JP2000090069A

JP2000090069A - 入力デジタル信号のシ―ケンスを処理する方法

Info

Publication number: JP2000090069A
Application number: JP11245749A
Authority: JP
Inventors: Robert Everest Johnson; エベレストジョンソンロバート
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1998-09-03
Filing date: 1999-08-31
Publication date: 2000-03-31
Also published as: AU4586399A; KR20000022768A; EP0984556A2; BR9903895A; EP0984556A3; CN1249567A; CA2278908A1

Abstract

(57)【要約】【課題】ハードウェアおよびソフトウェアによる具現
化の両方に有用なデジタルグリッチフィルタ技術を提供
する。【解決手段】劣化の可能性がある奇数（Ｎ）個のサン
プルされたデータ値の重複する時間シーケンスを処理
し、各時間インターバルｔ_iに対して示されるＮ個の値
の各セットのソートされた順序について、中央値を決定
する。この中央値は、Ｎ個の入力値の現在のセット（時
間インターバルｔ_i）に対する出力値としてとられる。
次の時間インターバルｔ_i+1において、以前のＮ個のサ
ンプルの最も古いものが廃棄され、新しいサンプルがそ
のセットに追加される。このプロセスは、各時間インタ
ーバルに対して繰り返される。ＦＰＬＡのような回路
が、信号に生じるグリッチを除去する上述の技術を使用
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタに係り、
特に、データサンプルの処理のためのフィルタに関し、
また、デジタルデータサンプル中のグリッチ、スパイ
ク、ドロップアウトまたは他の短時間異常を除去するた
めの回路および方法に関する。

【０００２】

【従来の技術】多くの電子回路、データバス、インタフ
ェースおよび伝送媒体は、隣接する信号源、スイッチン
グ誘起過度現象等のような外来の内部および外部要因に
よりもたらされる雑音および歪みを受ける。そのような
外来の負担の結果は、しばしば回路または媒体中のいく
つかの点における信号振幅の鋭い立ち上がりまたは立ち
下がりの形をとる。ここで、立ち上がりまたは立ち下が
りは、所望の信号には無関係である。そのような妨害ま
たは雑音の周波数、極性、期間および幾何形状が変化す
るので、多くの名称により知られている。例えば、これ
らの妨害信号が短時間および通常非周期的である場合、
これらはしばしば、「グリッチ(glitch)」または「ドロ
ップアウト(dropout)」と呼ばれ、これらを以下「グリ
ッチ」と単に称する。

【０００３】信号グリッチを取り扱うために、多くの解
決の試みが考えられてきた。これらは、信号または動作
条件のある範囲について程度を変化させるのに適してい
ることが分かった。いくつかの解決手段は、部分的なフ
ァームウェアまたはソフトウェアサポートと共にまたは
これらなしに、内部または外部補償回路として構成され
たとき、比較的より有利であることが分かった。他の場
合において、汎用または特定用途のプロセッサと共に使
用するための実行可能なソフトウェア（プログラム）の
形で解決手段が適用されてきた。

【０００４】

【発明が解決しようとする課題】しかし、ハードウェア
およびソフトウェアの両方の具現化において有用な一般
的な適応技術はなかった。

【０００５】

【課題を解決するための手段】本発明により、従来技術
の制約が克服され、かつ技術的な進歩がなされた。例示
的なグリッチフィルタの実施形態は、連続的な時間間隔
ｔ_i，ｉ＝１，２，…においてサンプルされる信号に適
用可能である。

【０００６】１つの側面において、本発明は、例示的な
実施形態において、奇数、すなわちＮ個のサンプルされ
るデータ値の重複する時間のシーケンスの処理を提供
し、各時間間隔ｔ_iに対して与えられるＮ値の各セット
のソートされた順番に対する中央値を決定する。この中
央値は、Ｎ入力値（即ち時間間隔ｔ_i）の現在のセット
に対する出力値として取られる。後の時刻ｔ_i+1におい
て、先行するＮ個のサンプルの最も古いものが廃棄さ
れ、新しいサンプルがセットに追加される。このプロセ
スは、各時刻について繰り返される。

【０００７】例示的なハードウェア実施形態において、
半導体チップ回路（例えば、フィールドプログラムドロ
ッジクアレイ，ＦＰＬＡ）のような回路は、上述した技
術を使用してその他の場合には処理されることになる信
号中に生じるグリッチを除去する。本発明の例示的なソ
フトウェア実施形態により、プロセッサは、望ましい信
号におわされるグリッチを同様に評価しかつ除去するた
めに、ソフトウェアルーチンまたはコンピュータプログ
ラムを実行する。

【０００８】

【発明の実施の形態】図１は、もしそうでなければ再生
または他の通常の処理に適したオーディオ信号のような
典型的なグリッチを伴う信号を示す。オーディオ信号と
の関連において、聴取者は、そのようなグリッチを、不
快なパチパチ言う音またはビシッと鳴る音として認識す
るかも知れない。本発明の原理および技術の使用によ
り、多くの可能性のある実施形態のうちの１つを使用す
ることにより、ブリッチが除去された図１の信号を示
す。

【０００９】具体的には、図１は、サイン波（正弦波）
の上に重畳(superimpose)された大きさ、極性および間
隔が変化する多数の短時間スパイクまたはグリッチを示
している。これらのグリッチを除去するために例示的な
７タップの有限インパルス応答（ＦＩＲ）デジタルフィ
ルタのような他の標準的な技術は、典型的には成功と失
敗が混じり合ったものとなる。即ち、特定のグリッチの
振幅は低減することができるが、全体として除去され
ず、その幾何学形状（例えば、その幅）は実際に増大す
る可能性がある。図２は、本発明の表示を使用して全て
のグリッチが有効に除去された図１のサイン波を示す。

【００１０】図３は、本発明の側面を多様な詳細な実施
形態において実行するための概略システムのブロック図
を示す。サンプラ３０１は、入力リード３００から入力
信号、例えば図１に示すようなアナログ信号を受信する
ように構成されている。適切な場合には、入力リード３
００の入力信号は、既にサンプルされていてもよく、こ
の場合には、サンプラ３０１は、入力信号を単に通過さ
せることができ、または異なるレートでサンプルするこ
ともできる。これは、当業者により特定の環境に適合す
るように決定される。

【００１１】入力リード３００の入力信号がサンプルで
あるが名目的に連続信号であるかにかかわらず、いかな
る外来グリッチの存在も、パルス振幅における変則的な
変動ととして反映される。一般に、サンプラ３０１のサ
ンプリングレートは、１つまたは２つ異常のサンプルに
おける実質的に全てのグリッチで影響を受けた振幅値を
とらえるために十分に高く選ばれる。サンプラ回路３０
１の出力は、存在するグリッチを反映するサンプルのシ
ーケンスである。参照目的のために、サンプルレートと
して１／ｔがとられ、ここでｔはサンプリング間隔であ
る。したがって、１つのサンプルは、ｔの各倍数におい
て生成される。即ちｔ_i，ｉ＝１，２，…である。

【００１２】クオンタイザ３０２は、サンプラ３０１か
らのサンプルされた出力を受信し、各サンプルの値のマ
ルチビット表現を生成する。１つの例示的な場合におい
て、サンプルは、８ビットデジタル値に変換される。し
かし、他の特定のサンプル粗さも特定の場合において使
用可能である。そのようなサンプルは、各ｔ_iに対して
生成される。

【００１３】Ｎサンプル遅延回路３０３は、サンプル値
の各デジタル表現を受信し、最新のＮ個のサンプルを保
持する。１つの例示的な場合において、Ｎ＝７であり、
遅延回路３０３は、７個の最新のサンプルを保持する。
各ｔ秒間隔の後に、最も古いサンプル値は廃棄され、次
の新しいサンプルが受信されて、遅延回路３０３により
一時的に保持される。遅延回路３０３は、典型的な実施
形態において、マルチビットシフトレジスタと、アドレ
ス可能なポインタを有する標準マルチビットメモリ、サ
ーキュラ（循環型）バッファ、または何れかの多様な他
の特定の回路実現として具現化され得る。

【００１４】好都合なことに、遅延回路３０３に格納さ
れた全てのＮ個の値は、現在のｔ秒時間間隔の間、ソー
タ３０４に対して利用可能である。ソータ３０４により
実行される主な機能は、それに提供された現在のＮ個の
値を、昇順（または降順）で並べ換えることである。Ｎ
は、好都合に奇数（例えば、７）に選ばれるので、現在
の時間間隔に対するＮ個の値の整列された(ordered)リ
スト中の中央のサンプル値は、中点セレクタ３０５によ
り容易に識別されかつ選択される。

【００１５】中点セレクタ３０５の出力は、グリッチフ
ィルタ出力である。実際の選択が予測可能な場所の単な
る読み出しとなるように、ソータ３０４によりソートさ
れる整列された時間サンプルを、セレクタ３０５が識別
できる物理的または論理的位置にあるレジスタまたはメ
モリロケーションのセット中に格納させることが便利で
あることが分かる。

【００１６】図４は、図３のシステムのソータおよび関
連する構成要素の例示的なハードウェアの実施形態であ
る。具体的に、図４には、サンプルストア４０５として
示されている図３のＮサンプル遅延エレメント３０３の
表現が示されている。この例では、Ｎ＝７であり、サン
プルストア４０５は、各記憶レジスタ中にサンプル１な
いし７を格納する。上述したように、サンプルストアの
内容は、各ｔ_iにおいて変化させられる。サンプルｊ
は、各時間間隔におけるｊ＝１，２，…６に対してサン
プル（ｊ＋１）となる。

【００１７】新しいサンプル１がサンプルストア４０５
の最上部に追加されるときに、サンプル７が廃棄され
る。上述したように、サンプルストア４０５の実際のハ
ードウェア具現化は、シフトレジスタ、リセット可能な
ポインタを有するランダムアクセスメモリ、またはＮ個
のサンプル値を論理的にシフトすることを具現化するた
めの他の適切なストアの形式となりうる。参照の都合の
ために、サンプル値１〜７のそれぞれは、各レジスタに
格納されるものとする。時間サンプルのシーケンスの最
後の７は、サンプルストア４０５に常に保持される。

【００１８】７個のレジスタされた発振４入力（４対
１）マルチプレクサ（ｍｕｘＡないしＧ）が、図４中に
４１０として示されている。参照の都合のために、ｍｕ
ｘＡは、例えば、ｍｕｘＢの上にあり、ｍｕｘＧは、ｍ
ｕｘＦの下にあると言う。これらのｍｕｘは、サンプル
ストア４０５中のレジスタのうちの各１つに格納された
サンプル値を入力として受信する。

【００１９】各ｍｕｘへのさらなる可能性のある入力に
は、隣接して上に位置するｍｕｘ出力（ｍｕｘＡに対し
てはない）、隣接して下に位置するｍｕｘ出力（ｍｕｘ
Ｇに対してはない）、およびその出力からフィードバッ
クされるｍｕｘの現在地が含まれる。制御入力４３５お
よび４４０は、比較論理モジュール４２０および４２５
からｍｕｘに受信される。当業者に知られているように
標準クロックおよびタイミング制御も受信される。

【００２０】例えば、新しいデータが入力された後の第
１のクロックの間に、ｍｕｘセレクトラインは、好都合
にｍｕｘレジスタにラッチするためのサンプル値を選択
する。次の７個のクロックサイクルの間に、比較論理モ
ジュールは、レジスタされた値の交番する対の大きさを
評価する。１つの例示的なシーケンスにおいて、比較論
理モジュール４２０および４２５は、まずｍｕｘＡ＆
Ｂ，Ｃ＆ＤおよびＥ＆Ｆに格納された値を比較する。

【００２１】次のクロックサイクルにおいて、ｍｕｘＢ
＆Ｃ，Ｄ＆ＥおよびＦ＆Ｇが比較される。各比較の後
に、より正の値がより負の値を超える場合、比較論理モ
ジュール４２０および４２５からのセレクトラインは、
ｍｕｘにそれらの現在値を保持することを命ずる。しか
し、より正の値がより負の値を下回る場合、比較論理
は、２つのｍｕｘにそれらの値を交換することを命ず
る。７つの比較サイクルの後に、ｍｕｘレジスタは、最
も正の値を伴うソートされた値を、ｍｕｘＡに保持し、
最も負の値をｍｕｘＧに保持する。

【００２２】ｍｕｘＤの値が、出力として与えられる中
央値である。即ち、図３における中点即ち中心セレクタ
３０５による選択は、ｍｕｘＤレジスタの指示を出力と
して意味する。比較論理および関連するクロックおよび
タイミングの詳細は、特定のロッジク構成ブロックおよ
び／または具現化ツールと共に変化し、これは当業者に
よってよく知られている。選択が、Ｎサンプルのソート
されたリスト（Ｎは奇数の整数）中の中央のサンプルで
ある場合、便利な場合は、上および下の１デシグネータ
が一様に逆転することができる。

【００２３】１つの例示的なハードウェア実施形態にお
いて、図４の回路のエレメントおよび動作シーケンス
は、それに関連する標準的開発ツールを使用して構成さ
れた標準ＡＴＭＥＬフィールドプログラマブルゲートア
レイ（ＦＰＧＡ）を使用して好都合に実現される。

【００２４】例示的なソフトウェア実施形態ソーティン
グフィルタのソフトウェアバージョンは、図３のＮサン
プル遅延３０１の機能を具現化するディスクファイルあ
るいはリアルタイム遅延要素から入力データが読み出さ
れることを可能にする。そして、演算されたフィルター
値は、後続の使用または検査のために、ディスクあるい
は他のメモリに書き込まれる。本発明のソフトウェアバ
ージョンは、典型的に、処理のために保持されるサンプ
ル数Ｎの容易な修正を可能にする。これは、ユーザが、
特定のデータセットに対してこのパラメータを変化させ
る効果を観察することを許容する。

【００２５】この技術分野においてよく知られているよ
うに、様々なアルゴリズムが、Ｎ個のサンプル値の現在
のセットをソートするために使用され得る。また、本発
明のハードウェア具現化によく適した特定のアルゴリズ
ムは、いくつかのソフトウェア実施形態にとってあまり
望ましくない可能性がある。しかし、ソーティングおよ
び関連するアルゴリズムはその詳細において異なる可能
性があるが、多様な実施形態においてそのようなアルゴ
リズムを使用する結果は、実質的に同じである。

【００２６】ソフトウェア実施形態において、Ｎサンプ
ル遅延要素（またはサーキュラバッファ）は、上述のハ
ードウェア具現化と好都合に類似している。１つのソフ
トウェア実施形態において、サーキュラバッファ配列
（ｃｂｕｆ）に対するインデックスが、各繰り返しにお
いて１ずつ増加し、かつＮに到達したときに前に折り重
なる（即ち、０にクリアされる）。この関係において、
新しい値がサーキュラバッファ中の古い値に上書きされ
る前に、古い値は、好都合に一時的に保持され、ソート
されたバッファ配列（レジスタされたｍｕｘに等価）に
おいてサーチされる。

【００２７】この古い値を保持するロケーションのみ
が、ソートされたバッファにおいて更新される。新しい
値のみが、各更新の後にソートされたバッファにおいて
順序づけられていないので、１つのみのソーティングパ
スが、完全なソートを達成するために必要とされる。サ
ーキュラバッファの内容全体が、ソートの前の各時点に
おいてソートされたバッファにコピーされるのであれ
ば、ソーティングプロセスは、７個のソーティングパス
を必要とすることになり、遙かに長い時間かかることに
なる。

【００２８】シングルパスソートは、いくつかのハード
ウェアバージョンにおいて具現化することが困難である
が、これらのハードウェア実施形態は、ソフトウェア実
施形態において容易に実現されない効率を提供する。し
たがって、例えば、ＦＰＧＡおよび他のハードウェア具
現化は、ソフトウェア実施形態において困難または不可
能であることが明らかになる動作、即ち並列に複数の比
較および交換を実行することを可能にする利点を有す
る。

【００２９】例示的なソーティングアルゴリズムが、次
の形の呼ぶことのできるルーチンとして表される。 median_value＝sort_filter(j); ここで、ｊは現在のサンプルである。ソフトウェアは、
１つのルーチン、sort_filter()、および２つの他のル
ーチンsort_top_down()、およびsort_bottom_up()を含
む。付録Ａ(Appendix Ａ）に示されたプログラムは、デ
ィスクファイルA:＼data_file.txtおよびA:＼sim_out.t
xtを開き、data_file.txtからｊの次の値を読み出し、
この値をsort_filter()へ送り、返された値を出力ファ
イルA:＼sim_out.txtへ書き込む。

【００３０】sort_filter()ルーチンは、付録Ｂ(Append
ix Ｂ）に示されている。そこで、コードを理解しやす
いように最初にいくつかの＃defineが宣言されている。
即ち、SAMPLE_SIZEは７と定義されている。次の２つの
配列cbuf［］およびsbuf［］は、サーキュラバッファお
よびソーティッドバッファとして宣言されている。それ
らは、SAMPLE_SIZEこの値を保持するようなサイズであ
る。

【００３１】この配列およびこれらの配列に対するイン
デックス、cndxおよびsndxは、静的変数として宣言され
ており、それらの値は、sort_filterの１つの呼び出し
から次の呼び出しへと保持される。このルーチンは、ま
ず、次の配列ロケーションを指し示すために、サーキュ
ラバッファインデックス変数cndxをインクリメントす
る。インデックスは、SAMPLE_SIZEに達したとき、０に
折り返される。そのロケーションにおける次の古い値
が、old_valueに保存されて、新しいサンプルが古いサ
ンプルに上書きされる。

【００３２】ソフトウェアは、old_valueの第１の発生
を見つけだすために、ソーティッドバッファをサーチす
る。その値が、発見されると、新しいサンプル値と置き
換えられて、サーチループはbreak文共にでる。

【００３３】最後に、ルーチンはsort_top_down()およ
びsort_bottom_up()を呼び出す。sort_top_downは、ま
ず、第１の配列値を第２の配列値と比較し、第１のロケ
ーションにより大きな値を入れることを必要とされる場
合、それらを交換する。そして、ルーチンは、第２の配
列値および第３の配列値と比較し、配列を下向きに進ん
でいく。sort_top_downは、新しいサンプルを配列の下
向きに移動させて、それを正しく位置させる。同様に、
sort_bottom_upは、必要であれば、新しいサンプルを配
列を上向きに移動させて、それを正しく位置させる。こ
れらの両方が呼び出された後、新しいサンプルが、正し
く配置されて、中央値が、return sbuf［MEDIAN_VALU
E］文で返される。

【００３４】上述した例示的なソフトウェア実施形態の
側面（付録Ｂに示されたリスト）を、図５のフローチャ
ートを参照してさらに説明する。

【００３５】Ｃ言語定義 SAMPLE_SIZE 保持されるデータサンプルの数。例示
的には、この例のリストにおいて使用される７のような
奇数の整数値。 SBUF_TOP 数０に等しい。これは、ソーティッド
バッファ配列の最上部がsbuf[SBUF_TOP]により参照され
得るので、より読み取り可能なコードを許容する。 SBUF_BOTM SAMPLE_SIZE−１に等しい。これはソー
ティッドバッファ配列の最下部がsbuf[SBUF_BOTM]によ
り参照され得るので、より読み取り可能なコードを許容
する。 MEDIAN_VALUE （SAMPLE_SIZE−１）／２に等しい。SAM
PLE_SIZEが７である場合、MEDIAN_VALUEは３である。こ
れは、各繰り返しの後にフィルタされた値として出力さ
れる格納された配列中の位置である。

【００３６】宣言されている変数 cbuf[cndx] サーキュラバッファ。サンプルの最後の
[SAMPLE_SIZE]数を保持するデータ配列。新しいサンプ
ルが入力されるとき、最も古いサンプルが上書きされ
る。この配列に対するインデックスは、cndxと呼ばれ
る。各新しいサンプルへ、cndxはインクリメントされ
る。cndxは０からSAMPLE_SIZEまで達し、そして０に戻
る。

【００３７】new_sample 呼び出される各時点にお
いてフィルタルーチンに送られる最新のデータサンプ
ル。 oldest_value new_sampleによりサーキュラバッファ
において上書きされる「最も古い」データ値。 sbuf[sndx] ストアードバッファ。サーキュラバッ
ファと同じサンプルを保持するが、この配列は、負から
正へ昇順でソートされている。この配列に対するインデ
ックスは、sndxである。

【００３８】サブルーチン sort_top_down() ソーティッドバッファsbuf[]を最上
部から最下部までソートするサブルーチン。上位の正の
値がその適切な位置まで下向きに移動させられる。 sort_bottom_up() ソーティッドバッファsbuf[]を最下
部から最上部へソートするサブルーチン。上位の負の値
が、それらの適切な位置まで上向きに移動させられる。

【００３９】図５のフローチャートにおいて実行される
ステップの概略１．サーキュラバッファにおける次のロケーションを
指し示す（ステップ５０１，５０２）： ++cndx; cndx%＝SAMPLE_SIZE; ２．最も古い値のコピーを作り、new_sampleと置き換
える（ステップ５０５〜５０８） oldest_value＝cbuf[cndx]; cbuf[cndx] ＝new_sample;

【００４０】３． oldest_valueを保持するソーティッ
ドバッファ中のロケーションを見つけだす。new_sample
と置き換える（ステップ５０５〜５０８） for(sndx＝SBUF_TOP), sndx<=SBUF_BOT; sndx++{ if(sbuf[sndx]＝＝oldest_value){ sbuf[sndx]＝new_sample; break; } }

【００４１】４．ストアードバッファを再ソートする： sort_top_down(); （ステップ５０９および５２０〜５２６） sort_bottom_up(); （ステップ５１０および５３０〜５３６）５．フィルタされた値を出力する。 return sbuf[MEDIAN_VALUE]; （ステップ５１５）

【００４２】本発明の範囲に入るそのような方法を実行
するための他のグリッジフィルタリング方法および関連
するシステムは、当業者によって考えられる。したがっ
て、特定のソーティング法および機能を説明したが、１
つまたは２つ以上の出力値の選択のためにサンプル値に
したがって入力サンプルのシーケンスの整列のために、
他のソーティング方法が使用され得ることが理解される
べきである。例示のために、システムおよび方法パラメ
ータに対する特定の値、例えばＮ＝７が使用されたが、
本発明の全ての実施形態に対してそのような値が基本的
なものではない。適切な場合において、ユーザは、特定
のデータまたはシステム特性あるいは制約に適合させる
ために、Ｎの値を調節することができる。

【００４３】本発明のいくつかの例示的な実施形態の使
用は、ＦＰＧＡの使用を意図しているが、当業者には、
適切な場合に、特定用途向け集積回路（ＡＳＩＣ）の部
分または全てが、本発明の実施形態のいくらかまたは全
ての構成要素を具現化するために設計され得ることが明
らかである。同様に、本発明にとって、特定のコンピュ
ータ、プログラム言語、メモリ構成または周辺構成が本
質的ではない。

【００４４】上述の例示的な例が、オーディオ信号の処
理との関連で部分的に示されたが、本発明の教示はこれ
に限定されない。したがって、当業者によく知られた調
節が、部品のスピード、サンプリングレートなどに対し
てなされたとき、幅広い様々な連続的な劣化した信号の
処理も適合されうる。

【００４５】Ｎ個の最新のサンプルの処理について前述
し、Ｎが奇数の整数であったが、適切な場合には、Ｎは
奇数の整数以外であってもよい。したがって、例えば、
Ｎが大きい場合、サンプル値のソートされたリストの中
央に位置した２つ以上のサンプル値のうちの１つを選ぶ
ことが適切である可能性がある。あるいは、複数の中央
に位置する値のいくつかの容易に導かれる関数（例え
ば、算術平均）が使用され得る。また、選択は格納され
たサンプルの実際の値に基づいて調節可能であり得る。

【００４６】各時間間隔に対する格納されたサンプルの
更新は、上記において、単一の新しいサンプルを追加し
かつ最も古い単一の以前のサンプルを廃棄する用に説明
したが、適切な場合には、適切に調節された時間間隔の
間に、１つよりも多いサンプルが追加され、同じ数の最
も古いサンプルが廃棄され得る。

【００４７】

【発明の効果】以上説明したように、本発明によれば、
ハードウェアおよびソフトウェアによる具現化の両方に
有用なデジタルグリッチフィルタ技術を提供することが
できる。

【図面の簡単な説明】

【図１】グリッチにより劣化された典型的な所望の信号
を示す図。

【図２】本発明の原理によりグリッチが除去された図１
の所望の信号を示す図。

【図３】主にハードウェアエレメントを使用して、また
はハードウェアとソフトウェアエレメントの組み合わせ
を使用して具現化され得るシステムの例示的な実施形態
を示す図。

【図４】本発明の一実施形態の例示的なハードウェア具
現化を示す図。

【図５】本発明の例示的なソフトウェア実施形態の側面
に関するフローチャート。

【図６】sort_filter()を呼び出すmainルーチンのＣ言
語プログラム（付録Ａ）。

【図７】sort_filter()、sort_top_down()、sort_botto
m_up()のルーチンのＣ言語プログラム（付録Ｂ）

【図８】図７の付録Ｂの後半。

【符号の説明】

３００入力リード３０１サンプラ３０２クオンタイザ３０３Ｎサンプル遅延回路３０４ソータ３０５中点セレクタ４０５サンプルストア４１０マルチプレクサ４２０，４２５比較論理モジュール４３０出力４３５，４４０制御入力

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 ＭｏｕｎｔａｉｎＡｖｅｎｕｅ, ＭｕｒｒａｙＨｉｌｌ，ＮｅｗＪｅｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者ロバートエベレストジョンソンアメリカ合衆国，07869 ニュージャージー，ランドルフ，リザーバーアベニュー 161

Claims

【特許請求の範囲】

【請求項１】それぞれがある数値を有する入力デジタ
ル信号のシーケンスを処理する方法であって、前記入力
デジタル信号の値の少なくともいくつかがグリッチによ
り劣化しているものにおいて、Ｎ個の整列された記憶ロケーションのセットに、Ｎ個の
現在の入力デジタル信号のセットを格納するステップ
と、前記Ｎ個の現在の信号のソートされたリストを形成する
ために、その各々の数値にしたがって、前記Ｎ個の現在
の入力デジタル信号のセットをソートするステップと、前記ソートされたリストから、出力値として中央値を選
択するステップとを有することを特徴とする方法。
【請求項２】Ｎが奇数の整数であることを特徴とする
請求項１記載の方法。
【請求項３】前記セットから最も古いＭ個の入力デジ
タル信号を検出するステップと、Ｍ個の新しい入力デジタル信号を前記セットに追加し、
Ｎ個の現在の入力デジタル信号の更新されたセットを生
成するステップと、出力値を生成するために、請求項１に記載されたステッ
プを繰り返すステップとをさらに有することを特徴とす
る請求項１記載の方法。
【請求項４】Ｍ＝１であり、前記入力デジタル信号が
周期ｔ秒で周期的に生じ、前記更新が、連続的なｔ秒の
時間インターバルで反復的に実行されることを特徴とす
る請求項３記載の方法。
【請求項５】前記ソートするステップが、前記ソート
された入力デジタル信号の対の比較のシーケンスを実行
することによりなされることを特徴とする請求項１記載
の方法。
【請求項６】前記整列された記憶ロケーションが、上
位から下位に整列され、前記対の比較が、信号が互いに
所定の関係を有する場合、記憶ロケーションの内容の交
換となることを特徴とする請求項５記載の方法。
【請求項７】前記所定の関係は、比較される一対の記
憶ロケーションの下位における上位の正の値があること
であることを特徴とする請求項６記載の方法。
【請求項８】各インターバルについて、前記更新が、
先行するインターバルから残っている格納されたデータ
信号の整列された関係を保持し、前記残存するデータ信
号をシングルパスソートにおいて、前記追加された入力
データ信号とソートすることにより実行されることを特
徴とする請求項４記載の方法。
【請求項９】それぞれがある数値を有する入力デジタ
ル信号のシーケンスを処理するためのシステムであっ
て、前記入力デジタル信号の前記値の少なくともいくつ
かが、グリッチにより劣化しているものにおいて、Ｎ個の整列された記憶ロケーションのセットに、Ｎ個の
現在の入力デジタル信号のセットを格納するステップ
と、前記Ｎ個の現在の信号のソートされたリストを形成する
ために、その各々の数値にしたがって、前記Ｎ個の現在
の入力デジタル信号のセットをソートするステップと、前記ソートされたリストから、出力値として中央値を選
択するステップとを有することを特徴とするシステム。
【請求項１０】Ｎが奇数の整数であることを特徴とす
る請求項９記載のシステム。
【請求項１１】前記入力デジタル信号が周期ｔ秒で周
期的に生じるものであり、前記システムは、前記セットから最も古いＭ個の入力デジタル信号を削除
するための手段と、前記格納されたデジタル信号のセットに、Ｍ個の新しい
入力デジタル信号を追加するための手段をさらに含み、
後続のｔ秒時間インターバルにおいて処理するために、
Ｎ個の現在の入力デジタル信号の更新されたセットを生
成することを特徴とする請求項１０記載のシステム。
【請求項１２】Ｍ＝１であることを特徴とする請求項
１１記載のシステム。
【請求項１３】前記ソートする手段が、前記ソートさ
れた入力デジタル信号の対の比較のシーケンスを実行す
る手段を含むことを特徴とする請求項９記載のシステ
ム。
【請求項１４】前記整列された記憶ロケーションが、
上位から下位に整列され、前記対の比較が、信号が互い
に所定の関係を有する場合、記憶ロケーションの内容の
交換となることを特徴とする請求項１３記載のシステ
ム。
【請求項１５】前記内容の交換を実行するための手段
が、一対の記憶ロケーションのうちの下位のものが、比
較される前記一対の記憶ロケーションの高位のものに格
納された値よりも上位の正の値である値を格納すべきで
あると決定された場合、内容の交換を実行するための手
段を含むことを特徴とする請求項１４記載のシステム。