[go: up one dir, main page]

FR3034252A1 - - Google Patents

Download PDF

Info

Publication number
FR3034252A1
FR3034252A1 FR1552416A FR1552416A FR3034252A1 FR 3034252 A1 FR3034252 A1 FR 3034252A1 FR 1552416 A FR1552416 A FR 1552416A FR 1552416 A FR1552416 A FR 1552416A FR 3034252 A1 FR3034252 A1 FR 3034252A1
Authority
FR
France
Prior art keywords
substrate
plasma
ion bombardment
metal contamination
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1552416A
Other languages
English (en)
Other versions
FR3034252B1 (fr
Inventor
Thierry Barge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1552416A priority Critical patent/FR3034252B1/fr
Priority to AU2016201774A priority patent/AU2016201774B2/en
Priority to JP2016058779A priority patent/JP2016181699A/ja
Priority to US15/078,902 priority patent/US9812371B2/en
Priority to KR1020160035557A priority patent/KR102507136B1/ko
Publication of FR3034252A1 publication Critical patent/FR3034252A1/fr
Application granted granted Critical
Publication of FR3034252B1 publication Critical patent/FR3034252B1/fr
Priority to JP2021013447A priority patent/JP7160469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cleaning In General (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

L'invention concerne un procédé de réduction de la contamination métallique sur la surface d'un substrat comprenant un traitement plasma de la surface du substrat par bombardement ionique, dans lequel un plasma d'un gaz fourni est généré et dans lequel l'énergie de bombardement des ions dans le plasma est contrôlée par un champ électromagnétique radiofréquence. L'énergie de bombardement des ions est supérieure à un premier seuil pour extraire la contamination métallique, et l'énergie de bombardement des ions est inférieure à un second seuil pour empêcher une dégradation de la qualité de surface de la surface du substrat.

Description

1 Procédé de réduction de la contamination métallique sur la surface d'un substrat DOMAINE DE L'INVENTION La présente invention concerne un procédé de réduction de la contamination métallique sur la surface d'un substrat. Ces substrats sont spécialement utilisés dans le domaine des dispositifs microélectroniques, micromécaniques, photoniques et à LED. ARRIERE-PLAN TECHNOLOGIQUE DE L'INVENTION L'un des défis inhérents à la production de dispositifs à semi-conducteurs est le problème de la contamination métallique sur la surface du substrat. Les dispositifs à semi-conducteurs sont extrêmement sensibles aux quantités infimes de métaux présents sur la surface ou à l'intérieur des substrats. Des espèces métalliques sont bien connues pour détériorer les performances électriques de la couche active. L'industrie des substrats en silicium est très ancienne et les principaux fournisseurs sont capables de fournir des matériaux à très bas niveau de contamination métallique (à la surface et dans la masse). Le saphir (A1203 monocristallin), l'un des oxydes métalliques les plus importants qui a de larges applications dans l'industrie des semi-conducteurs est utilisé depuis moins longtemps, même s'il connait un grand développement depuis quelques années. En particulier, 3034252 2 des tranches de saphir sont utilisées pour la fabrication de Silicium sur Saphir (ci-après dénommés "SOS" acronyme de « Silicon On Sapphire » selon la terminologie anglo-saxonne) mais également comme 5 substrats pour le dépôt de films de matériaux III/V pour les dispositifs à LED. Du fait d'une moindre maturité industrielle, les tranches de saphir peuvent être contaminées lors de différentes étapes de préparation et de manipulation des substrats, comme le 10 polissage, le stockage et la caractérisation. Typiquement, sur la surface des substrats en saphir utilisés pour les dispositifs à semi-conducteurs, on peut trouver une grande quantité de contamination métallique. La contamination métallique comprend 15 principalement des éléments de titane (Ti), de fer (Fe) et de nickel (Ni), qui sont typiquement présents dans les solutions abrasives utilisées pour polir la surface en saphir.
20 Dans les procédés de fabrication des substrats SOS, une mince couche active de silicium est déposée ou transférée sur un substrat en saphir. Les traitements thermiques à haute température exécutés pendant ou après le procédé de fabrication des substrats SOS 25 déclenchent la migration des espèces métalliques de la surface du substrat en saphir vers la couche de silicium, ce qui rend le substrat SOS incompatible avec la fabrication de dispositifs électroniques. En particulier, la vitesse de diffusion du fer dans le 30 silicium est élevée et sa solubilité dans le silicium 3034252 3 est très faible. Dans des cas de contamination importante en fer, des précipités de siliciure de fer peuvent se former dans la mince couche active de silicium et dégrader son intégrité électrique.
5 La séquence de nettoyage RCA est un procédé standard de nettoyage des surfaces en silicium. Cependant, un substrat en saphir est plus chimiquement inerte que le silicium, et nécessite des traitements 10 chimiques plus agressifs pour graver sa surface et dissoudre des contaminants métalliques. Le brevet CN102218410 mentionne un procédé de nettoyage de la surface d'un substrat en saphir poli 15 comprenant des traitements humides successifs fondés sur des solutions basiques et acides, y compris avec des mélanges de peroxyde d'ammoniaque, des mélanges de peroxyde sulfurique et des mélanges d'acide fluorhydrique. Ce document enseigne que les composés 20 organiques et inorganiques et les ions métalliques peuvent être efficacement éliminés. Dans le document CN103537453, l'invention concerne un procédé de nettoyage d'un substrat en 25 saphir poli fondé sur des bains à ultrasons, capable d'éliminer les particules, les ions métalliques et les composés organiques. Dans le document CN101912855, l'invention 30 concerne une solution de polissage à l'eau préparée à 3034252 4 partir de milieux neutres. Si l'on effectue le polissage à l'eau avec la solution mentionnée ci-dessus immédiatement après la fin du polissage alcalin, la solution de polissage résiduelle peut être évacuée, les 5 matériaux nettoyés facilement peuvent être adsorbés, la tension de surface peut être rapidement réduite, ce qui permet d'obtenir ainsi une surface polie propre. Dans un autre document, Dan Zhang et Yang Gan 10 effectuent une revue générale des processus de nettoyage sec et humide appliqués à un substrat monocristallin en saphir ("Recent progress on critical cleaning of sapphire single crystal substrates: a minireview" - Recent Patents on Chemical Engineering, 2013, 15 6, 161-166). Parmi différents procédés de nettoyage, ils mentionnent plus particulièrement l'irradiation aux UV et au plasma qui est capable d'enlever une couche mince de contaminants organiques, mais avec la plus grande partie des contaminants inorganiques demeurant 20 inchangés. Ils ont également observé un changement dans la morphologie de surface après ce type de traitements. Les éléments de la contamination métallique peuvent être situés à la surface et dans une couche 25 sous la surface des substrats, à une profondeur comprise entre 0,5 to 1,5 nm par exemple, et éventuellement jusqu'à une profondeur de 5 nm. Ceci est habituellement la raison pour laquelle les traitements humides qui ne réagissent qu'avec la surface du 30 substrat ne sont pas suffisamment efficaces et ne 3034252 5 répondent pas aux exigences spécifiques pour la fabrication de dispositifs électroniques. De plus, pour les substrats faiblement réactifs aux produits chimiques, comme le saphir, les traitements humides 5 sont inefficaces pour dissoudre l'intégralité des éléments de la contamination métallique, même à la surface du substrat, en fonction des liaisons chimiques de ces éléments.
10 Un polissage mécano-chimique peut éventuellement supprimer la couche sous la surface contaminée, mais il demeure difficile d'éliminer les résidus de contaminants issus des solutions abrasives et leur diffusion légère sous la surface : le niveau résiduel 15 de la contamination métallique peut difficilement répondre aux exigences spécifiques visées. De manière alternative, une étape de nettoyage humide à base d'une solution chimique d'acide 20 phosphorique (H3PO4) et effectuée à une température élevée (100°C voire plus) peut être efficace pour éliminer la contamination métallique à la surface et sensiblement sous la surface ; néanmoins, ce type de nettoyage est difficile à mettre en oeuvre dans une 25 infrastructure industrielle pour des raisons de sécurité et de fiabilité des éléments de chauffage du bain à une température aussi élevée. De plus, on a pu observer une contamination résiduelle au phosphore à la surface le phosphore étant un dopant pour le 3034252 6 silicium, ceci n'est pas approprié pour les applications électroniques ciblées. Les solutions de gravure chimique humide ou sèche 5 qui existent actuellement sont soit inefficaces pour éliminer la contamination métallique à la surface de substrats faiblement réactifs sur le plan chimique (comme le saphir) soit, lorsqu'elles sont efficaces, au moins partiellement, elles risquent de dégrader la 10 surface du substrat (points d'attaque locaux en surface, augmentation de la rugosité) de telle sorte que l'utilisation ultérieure de celui-ci risque d'être compromise.
15 Ainsi, un premier objectif de l'invention consiste à développer un procédé de nettoyage de la contamination métallique plus efficace. Un autre objectif de l'invention consiste à 20 proposer un procédé, qui limite la dégradation de la surface, afin d'être compatible avec une adhésion moléculaire directe sur une autre surface. RESUME DE L'INVENTION 25 L'invention concerne un procédé de réduction de la contamination métallique sur la surface d'un substrat comprenant un traitement plasma de la surface du substrat par bombardement ionique, dans lequel un 30 plasma d'un gaz fourni est généré et dans lequel une 3034252 7 énergie de bombardement des ions dans le plasma est contrôlée par un champ électromagnétique radiofréquence. L'énergie de bombardement des ions est supérieure à un premier seuil pour extraire la 5 contamination métallique, et l'énergie de bombardement des ions est inférieure à un second seuil pour empêcher une dégradation de la qualité de surface de la surface du substrat.
10 La présente invention vise à supprimer les contaminations métalliques sur la surface du substrat sans dégrader la qualité de surface, en particulier en termes de rugosité et de défectivité.
15 Selon les différentes caractéristiques avantageuses de l'invention, prises séparément ou combinées les unes aux autres : l'invention permet de réduire la contamination métallique à moins de 2E+10 20 atomes/cm2, la contamination métallique comprend des éléments de Ti et/ou de Ni et/ou de Fe, le substrat a une dureté supérieure à 5 (échelle de dureté de Mohs), et de préférence 25 supérieure à 7, le substrat est un isolant, par exemple, du saphir, le substrat est un semi-conducteur, par exemple, du silicium, 30 3034252 8 Selon un mode de réalisation préféré de l'invention : le gaz fourni comprend au moins une sorte de gaz noble, de préférence de l'Argon 5 le champ électromagnétique de radiofréquence fournit une densité de puissance comprise entre 0,8 watt/cm2 et 4 watt/cm2, de préférence comprise entre 2 watt /cm2 et 3 watt/cm2 le gaz fourni a une pression de gaz 10 comprise entre 30 et 120 millitorr le gaz fourni est délivré avec un débit de gaz de 75 cm3/mn le traitement au plasma dure entre 10 et 60 secondes.
15 L'invention concerne également un procédé de collage permettant de former une liaison entre une surface du substrat saphir traité au plasma et une surface d'un substrat semi-conducteur, tel qu'un 20 substrat en silicium, par adhésion moléculaire, dans lequel la contamination métallique sur la surface du substrat saphir est réduite grâce à un traitement plasma avec bombardement ionique, dans lequel un plasma d'un gaz fourni est généré et dans lequel une énergie 25 de bombardement des ions dans le plasma est contrôlée par un champ électromagnétique radiofréquence. L'énergie de bombardement des ions est supérieure à un premier seuil pour extraire la contamination métallique, et l'énergie de bombardement des ions est 30 inférieure à un second seuil pour empêcher une 3034252 9 dégradation de la qualité de surface de ladite surface dudit substrat. Dans un mode de réalisation avantageux, le 5 procédé de collage comprend une étape de traitement thermique visant à augmenter les forces de collage entre la surface du substrat saphir et une surface du substrat semi-conducteur.
10 La présente invention concerne également un substrat comprenant une surface d'un substrat saphir traité au plasma et une surface d'un substrat semiconducteur, dans lequel un collage direct est effectué par adhésion moléculaire entre ces deux surfaces, dans 15 lequel la contamination métallique sur la surface du substrat saphir est réduite par un traitement plasma avec bombardement ionique, dans lequel un plasma d'un gaz fourni est généré et dans lequel une énergie de bombardement des ions dans le plasma est contrôlée par 20 un champ électromagnétique radiofréquence. L'énergie de bombardement des ions est supérieure à un premier seuil pour extraire la contamination métallique, et l'énergie de bombardement des ions est inférieure à un second seuil pour empêcher une dégradation de la qualité de 25 surface de ladite surface dudit substrat. FIGURES La Figure 1 montre le niveau de contamination 30 métallique à la surface de substrats en saphir, 3034252 10 initialement et après différents traitements nettoyants, y compris les modes de réalisation selon la présente invention. Les niveaux de contamination métallique par trois différents éléments (Fe, Ni, Ti) 5 sont indiqués en atomes par centimètre carré. La Figure 2 montre la rugosité de surface de substrats en saphir après différents traitements nettoyants. La rugosité est mesurée par Microscopie à 10 Force Atomique (AFM) selon différentes surfaces de balayage (scan), de 2 pm x 2 pm, 10 pm x 10 pm et 40 pm x 40 pm. La figure montre les valeurs de rugosité RMS (acronyme pour « root mean square » selon la terminologie angl-saxonne).
15 DESCRIPTION DETAILLEE DES MODES DE RÉALISATION SPECIFIQUES DE LA PRÉSENTE INVENTION L'invention concerne un procédé de réduction de 20 la contamination métallique sur la surface d'un substrat comprenant un traitement plasma de la surface du substrat par bombardement ionique, dans lequel un plasma d'un gaz fourni est généré et dans lequel une énergie de bombardement des ions dans le plasma est 25 contrôlée par un champ électromagnétique radiofréquence (RF). L'énergie de bombardement des ions est supérieure à un premier seuil pour extraire la contamination métallique, et l'énergie de bombardement des ions est inférieure à un second seuil pour empêcher une 3034252 11 dégradation de la qualité de surface de la surface du substrat. Dans un mode de réalisation préféré, le plasma 5 est généré à partir d'au moins une sorte de gaz noble. Dans un mode de réalisation concret, un gaz noble pur, choisi parmi He, Ne, Ar, Kr, Xe est utilisé. Le mélange de différents gaz nobles donne aussi un résultat raisonnable. Les gaz nobles sont préférés aux autres 10 gaz, tels que les gaz réactifs comme le chlore et le chlorure de bore, afin d'éviter la génération de composés dérivés et des contaminations au chlore. Il est également possible de mélanger un gaz ou 15 des gaz noble(s) à de l'hydrogène. De préférence, le plasma est formé dans une chambre à plasma en délivrant le gaz dans la chambre pendant le traitement avec un débit contrôlé de 75 20 cm3/mn et sous une pression comprise entre 30 millitorr et 120 millitorr. La pression est contrôlée par une pompe à vide raccordée à la chambre à plasma. L'énergie de bombardement des ions dans le plasma 25 dépend principalement de la puissance RF. Un champ électromagnétique radiofréquence au sein de la chambre à plasma est établi avec une puissance comprise entre 200 watts et 1000 watts, afin de contrôler l'énergie de bombardement des ions sur la surface du substrat, pour 3034252 12 des tranches de 150 mm. Il correspond à une densité de puissance qui va d'environ 0,8 à 4 watt/cm2. Pour obtenir un résultat homogène et stable, le 5 traitement plasma est réalisé pendant une durée entre 10 secondes et 60 secondes. Le traitement plasma selon les paramètres ci-dessus est efficace pour éliminer la contamination 10 métallique présente en surface et dans la couche sous la surface du substrat et pour conserver la défectivité et la rugosité à un niveau compatible avec collage direct de très bonne qualité.
15 La présente invention est particulièrement avantageuse pour le traitement plasma de surfaces de substrats chimiquement faiblement réactifs, en particulier des substrats constitués d'un matériau ayant une dureté supérieure à 5 sur l'échelle de Mohs 20 (l'échelle de Mohs est une référence bien connue pour la mesure de la dureté de minéraux, basée sur la comparaison de la capacité d'un matériau à rayer d'autres matériaux). L'intérêt de la présente invention est d'autant plus fort pour les matériaux ayant une 25 dureté supérieure à 7 (échelle de Mohs). Pour ces matériaux, l'énergie de bombardement des ions doit atteindre l'énergie de pulvérisation de surface, pour réussir à retirer quelques couches 30 atomiques de la surface et briser efficacement les 3034252 13 liaisons des éléments de contamination métallique sur la surface et la couche sous la surface. Néanmoins, l'énergie de bombardement doit être contrôlée pour éviter toute dégradation de surface qui empêcherait un 5 collage direct ultérieur par adhésion moléculaire de haute qualité. Le procédé de nettoyage selon l'invention présente un intérêt tout particulier pour les substrats 10 en saphir. Le demandeur a découvert que la contamination métallique sur ces substrats comprenait en particulier des éléments de Ti, de Ni et de Fe. Ces éléments 15 peuvent être néfastes pour un traitement ultérieur du substrat. Par exemple, lorsqu'une couche active de silicium est formée sur un substrat en saphir dont la contamination métallique est supérieure à 2E10 atomes/cm2, elle induit des précipités de siliciure dans 20 la couche active de silicium pendant ou après le processus de fabrication de SOS, qui dégradent les propriétés électriques de la couche active de silicium. Comme illustré sur la Figure 1, les niveaux de 25 contamination en Ti, Ni et Fe sur le substrat en saphir initial, avant tout traitement de nettoyage, sont supérieurs à 2E+10 atomes/cm2 ; en particulier, les niveaux de Fe et de Ni sont même supérieurs à 2E+11 atomes/cm2. Les niveaux de contamination ont été mesurés 30 par fluorescence X à réflexion totale (TXRF). La TXRF 3034252 14 est une technique d'analyse élémentaire de surface fréquemment utilisée pour l'analyse de particules, de résidus, et d'impuretés sur les surfaces lisses. Elle constitue actuellement un outil important pour le 5 contrôle de la contamination de surface des tranches pendant la fabrication des composants micro-électroniques et en particulier pour l'analyse de la contamination métallique de surface. La sonde à rayons X est connue pour pénétrer jusqu'à environ 5 nm, en 10 permettant l'analyse de la surface et d'une couche sous la surface des substrats. Le traitement plasma selon l'invention permet au niveau de contamination métallique d'un substrat en 15 saphir de diminuer en dessous du niveau critique de 2E10 atomes/cm2, qui est adapté à la fabrication ultérieure de dispositifs électroniques. Tel qu'illustré sur la Figure 1, deux conditions A et B de traitement plasma selon l'invention ont été testées.
20 Elles montrent tout d'abord une efficacité de nettoyage significativement meilleure que le nettoyage standard (c'est-à-dire le nettoyage RCA), dont les résultats sont également illustrés sur la Figure 1. Les deux conditions, respectivement mises en oeuvre avec une 25 densité de puissance de 2 watt/cm2 (plasma A) et 4 watt/cm2 (plasma B), tous les autres paramètres étant identiques pour les deux conditions, révèlent une bonne efficacité pour l'élimination de la contamination métallique, en particulier pour les espèces de Fe et de 30 Ni. Une densité de puissance inférieure à 0,8 watt/cm2 3034252 15 ne permet pas que les résidus de contamination métallique soient inférieurs à la limite de 2E10 atomes/cm2, requise pour l'application visée : ceci indique que l'énergie de bombardement des ions dans ce 5 cas ne dépassait pas le premier seuil permettant d'extraire la contamination métallique. Par ailleurs, pour répondre auxdites exigences de l'application, la qualité de surface, après le 10 traitement au plasma, doit rester compatible avec des processus très exigeants, tels que le collage direct. On peut voir la qualité de surface sur la Figure 2 : les valeurs de la rugosité sont des valeurs de rugosité RMS exprimées en nm. Les mesures de rugosité ont été 15 réalisées par Microscopie à Force Atomique (AFM), sur des zones scannées de 2 pm x 2 pm, 10 pm x 10 pm et 40 pm x 40 pm. Comme cela est bien connu, l'AFM est une technique de microscopie à sonde à balayage, permettant une haute résolution, démontrée de l'ordre de fractions 20 du nanomètre. Les mesures effectuées sur différentes zones scannées donnent des informations sur la qualité de surface sur différentes plages : un petit balayage est représentatif d'une rugosité à faibles longueurs d'onde, que l'on pourrait également dénommer 25 microrugosité ; un balayage moyen est représentatif d'une rugosité de longueurs d'onde moyennes ; et enfin un grand balayage est représentatif d'une rugosité à grandes longueurs d'onde, plus proche de l'ondulation de surface.
30 3034252 16 La Figure 2 montre un exemple de rugosité de surface d'un substrat en saphir initial et de rugosité de surface de substrats en saphir après les deux conditions de traitement plasma précédemment décrites: 5 respectivement avec une densité de puissance de 2 watt/cm2 (plasma A) et 4 watt/cm2 (plasma B), tous les autres paramètres étant identiques pour les deux conditions. Ces deux conditions de plasma sont représentatives de deux énergies de bombardements 10 d'ions différentes sur la surface du substrat. Les résultats montrent que les deux conditions de plasma donnent une qualité de surface attendue pour ce qui concerne la rugosité à courtes et de moyennes 15 longueurs d'onde, typiquement selon les scans AFM de 2 pm x 2 pm et 10 pm x 10 pm. Par rapport à une rugosité de surface initiale, les traitements plasma donnent des résultats soit identiques, soit meilleurs.
20 Pour une rugosité à grandes longueurs d'onde, selon les scans AFM de 40 pm x 40 pm, le demandeur a remarqué une augmentation de la rugosité après le traitement plasma B, par rapport à l'état initial. Il s'agit d'une manifestation préliminaire de la 25 dégradation de surface qui définit le second seuil de bombardement, lequel ne doit pas être dépassé, afin d'éviter toute dégradation de surface préjudiciable. Selon un mode de réalisation préféré, avant le 30 traitement plasma, le substrat en saphir peut être 3034252 17 soumis à un nettoyage humide, par exemple un nettoyage du type RCA, comme première étape, dans le but d'éliminer les contaminants organiques et particulaires.
5 Après le traitement plasma de la surface du substrat saphir, le substrat saphir peut être préparé pour un collage direct sur un substrat semi-conducteur, par exemple un substrat de silicium. Comme cela est 10 bien connu en soi, le principe de l'adhésion moléculaire, également connue sous le terme de collage direct, est basé sur le fait de placer deux surfaces en contact direct, c'est-à-dire sans utiliser de matériau de liaison spécifique (adhésif, cire, brasure, etc.).
15 Une telle opération nécessite que les surfaces pour le collage soient suffisamment lisses, exemptes de particules ou de contamination, et soient suffisamment proches l'une de l'autre pour permettre d'initier un contact, typiquement à une distance de moins de 20 quelques nanomètres. Dans de telles circonstances, les forces d'attraction entre les deux surfaces sont suffisamment élevées pour provoquer un collage moléculaire (liaison induite par toutes les forces d'attraction (forces de Van Der Waals) impliquant une 25 interaction des électrons entre les atomes ou les molécules des deux surfaces). Le substrat en saphir traité au plasma peut ainsi être collé sur le substrat semi-conducteur. Avant le 30 collage, les deux substrats qui doivent être assemblés 3034252 18 peuvent, en option, être soumis à un nettoyage humide et/ou à un traitement d'activation plasma, en particulier pour améliorer la force de collage ultérieure entre les deux substrats. Pour encore 5 augmenter la force de collage, une étape de traitement thermique peut également être appliquée à la structure collée, après collage. Après le collage, la tranche de semi-conducteur 10 de la structure collée peut être amincie grâce à un procédé connu tel le meulage, le polissage, la gravure chimique, le procédé Smart CutTM, l'oxydation sacrificielle, etc. afin d'obtenir un substrat final comprenant la couche active de semi-conducteur au- 15 dessus du substrat support. Ce substrat support est en saphir dans l'exemple de substrat SOS final. Des traitements à haute température sont appliqués ultérieurement sur la structure pour consolider l'interface de collage : une température comprise entre 20 700 °C et 950 °C est préférée. Lorsque le substrat en saphir a été efficacement nettoyé avant l'étape de collage, aucune dégradation due aux précipités générés par la contamination 25 métallique, n'est observée dans la couche active supérieure de semi-conducteur. Un exemple de mode de réalisation spécifique selon l'invention est décrit ci-dessous.
30 3034252 19 Un substrat en saphir de 150 mm de diamètre tel que livré par les fournisseurs, peut avoir une contamination au Fer sur la surface supérieure, comprise entre 5E10 atomes/cm2 et 100E10 atomes/cm2. Le 5 substrat en saphir est soumis à un traitement plasma, à base d'Argon à un débit de gaz de 75 cm3/mn et une pression de 50 millitorr, pendant 30 secondes, avec une puissance RF de 700 watts, correspondant à une densité de puissance de 2,8 watt/cm2. Après le traitement plasma 10 de la surface du substrat en saphir par bombardement ionique, la contamination métallique sur la surface est réduite : le niveau de fer est proche de 0,8E10 atomes/cm2. Entretemps, le niveau de contamination métallique avec des éléments de Ti et de Ni est 15 également réduite respectivement de 3E10 atomes/cm2 à 1E10 atomes/cm2 et de 180E10 atomes/cm2 à 0,4E10 atomes/cm2 après le traitement au plasma. La rugosité de surface est compatible avec un 20 collage direct, qui reste proche de 0,1 nm RMS pour la rugosité à faibles longueurs d'onde et proche de 0,3 nm RMS pour la rugosité à grandes longueurs d'onde. Le substrat en saphir et un substrat en silicium 25 sont ensuite soumis à un nettoyage RCA standard avant de procéder au collage. Le collage entre les deux substrats se révèle être de bonne qualité et la structure assemblée est ensuite recuite à 150 °C puis soumise à des procédés standard d'amincissement et de 30 recuit pour obtenir le substrat final comprenant une 3034252 20 couche active de silicium au-dessus d'un substrat en saphir. Le traitement plasma selon l'invention peut 5 également être appliqué avec succès aux substrats en céramique, par exemple, tel que le nitrure d'aluminium et le carbure de silicium. Ces substrats, également faiblement réactifs aux produits chimiques standards de la microélectronique, présentent un intérêt croissant 10 pour différentes applications dans le domaine de la microélectronique. Le traitement plasma selon la présente invention permet de réduire la contamination métallique à la surface et dans une couche sous la surface des nouveaux substrats, dont la maturité en 15 matière de propreté est encore incompatible avec les normes en vigueur en microélectronique.

Claims (14)

  1. REVENDICATIONS1. Procédé de réduction de la contamination métallique sur la surface d'un substrat comprenant un traitement plasma de la surface du substrat par bombardement ionique, dans lequel un plasma d'un gaz fourni est généré et dans lequel une énergie de bombardement des ions dans le plasma est contrôlée par un champ électromagnétique radiofréquence, caractérisé en ce que l'énergie de bombardement des ions est supérieure à un premier seuil pour extraire la contamination métallique, et l'énergie de bombardement des ions est inférieure à un second seuil pour empêcher une dégradation de la qualité de surface de ladite surface dudit substrat.
  2. 2. Procédé selon la revendication 1, caractérisé en ce que ladite contamination métallique est réduite à moins de 2E10 atomes/cm2 par le traitement plasma de la surface du substrat par bombardement ionique.
  3. 3. Procédé selon la revendication 2, caractérisé en ce que la contamination métallique comprend des contaminations par des éléments de Ti et/ou de Ni et/ou de Fe.
  4. 4. Procédé selon la revendication 1, caractérisé en ce que ledit substrat a une dureté 3034252 22 supérieure à 5 (échelle de dureté de Mohs) et de préférence supérieure à 7.
  5. 5. Procédé selon la revendication 4, 5 caractérisé en ce que ledit substrat est un isolant, par exemple, du saphir.
  6. 6. Procédé selon la revendication 4, caractérisé en ce que ledit substrat est un 10 semiconducteur, par exemple, du silicium.
  7. 7. Procédé selon la revendication 1, caractérisé en ce que ledit gaz fourni comprend au moins une sorte de gaz noble, de préférence de 15 l'Argon.
  8. 8. Procédé selon la revendication 1, caractérisé en ce que ledit champ électromagnétique radiofréquence fournit une densité de puissance 20 comprise entre 0,8 watt/cm2 et 4 watt/cm2, de préférence comprise entre 2 watt /cm2 et 3 watt/cm2.
  9. 9. Procédé selon la revendication 1, caractérisé en ce que ledit gaz fourni a une pression 25 de gaz comprise entre 30 et 120 millitorr.
  10. 10. Procédé selon la revendication 1, caractérisé en ce que ledit gaz fourni est délivré avec un débit de gaz de 75 cm3/mn. 3034252 23
  11. 11. Procédé selon la revendication 1, caractérisé en ce que le traitement plasma dure entre 10 to 60 secondes. 5
  12. 12. Procédé de collage permettant de former une liaison entre une surface du substrat saphir traité au plasma et une surface d'un substrat semiconducteur, tel qu'un substrat en silicium, par adhésion moléculaire, dans lequel la contamination 10 métallique sur la surface du substrat saphir est réduite grâce à un traitement plasma avec bombardement ionique, selon le procédé des revendications 1 à 11. 15
  13. 13. Procédé de collage selon la revendication 12, caractérisé en ce qu'il comprend une étape de traitement thermique visant à augmenter les forces de collage entre une surface du substrat saphir traité au plasma et une surface du substrat semi-conducteur. 20
  14. 14. Substrat comprenant une surface d'un substrat saphir traité au plasma et une surface d'un substrat semi-conducteur, dans lequel un collage direct est effectué par adhésion moléculaire entre 25 ces deux surfaces, dans lequel la contamination métallique sur la surface du substrat saphir est réduite par un traitement plasma avec bombardement ionique, selon le procédé des revendications 1 à 11. 30
FR1552416A 2015-03-24 2015-03-24 Procede de reduction de la contamination metallique sur la surface d'un substrat Active FR3034252B1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
FR1552416A FR3034252B1 (fr) 2015-03-24 2015-03-24 Procede de reduction de la contamination metallique sur la surface d'un substrat
AU2016201774A AU2016201774B2 (en) 2015-03-24 2016-03-21 Method for reducing the metal contamination on a surface of a substrate
JP2016058779A JP2016181699A (ja) 2015-03-24 2016-03-23 基板の表面の金属汚染物を減少させるための方法
US15/078,902 US9812371B2 (en) 2015-03-24 2016-03-23 Methods for reducing metal contamination on a surface of a sapphire substrate by plasma treatment
KR1020160035557A KR102507136B1 (ko) 2015-03-24 2016-03-24 기판 표면 상의 금속 오염을 감소시키는 방법
JP2021013447A JP7160469B2 (ja) 2015-03-24 2021-01-29 基板の表面の金属汚染物を減少させるための方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1552416 2015-03-24
FR1552416A FR3034252B1 (fr) 2015-03-24 2015-03-24 Procede de reduction de la contamination metallique sur la surface d'un substrat

Publications (2)

Publication Number Publication Date
FR3034252A1 true FR3034252A1 (fr) 2016-09-30
FR3034252B1 FR3034252B1 (fr) 2018-01-19

Family

ID=53008789

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1552416A Active FR3034252B1 (fr) 2015-03-24 2015-03-24 Procede de reduction de la contamination metallique sur la surface d'un substrat

Country Status (5)

Country Link
US (1) US9812371B2 (fr)
JP (2) JP2016181699A (fr)
KR (1) KR102507136B1 (fr)
AU (1) AU2016201774B2 (fr)
FR (1) FR3034252B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283452B2 (en) * 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2938702A1 (fr) * 2008-11-19 2010-05-21 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399521A (ja) * 1985-12-12 1988-04-30 Agency Of Ind Science & Technol 半導体薄膜の製造方法
KR19980050972A (ko) * 1996-12-21 1998-09-15 양승택 리모트 수소 플라즈마를 이용한 금속오염 제거 방법
KR20010043555A (ko) * 1998-05-12 2001-05-25 조셉 제이. 스위니 진공 프로세싱 시스템에서 예비세정용 산소-아르곤 가스혼합물
KR100275534B1 (ko) * 1998-07-31 2000-12-15 정선종 실리콘 기판 표면위의 금속 오염물 제거방법
KR100573929B1 (ko) * 2001-12-14 2006-04-26 (주)에이피엘 플라즈마를 이용한 표면 세정 장치 및 방법
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278341A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 貼り合わせｓｏｓ基板
JP2012004272A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
CN101912855B (zh) 2010-07-21 2012-09-05 河北工业大学 蓝宝石衬底材料抛光后表面洁净方法
JP5613580B2 (ja) * 2011-02-09 2014-10-22 三菱電機株式会社 基板の製造方法
CN102218410A (zh) 2011-04-19 2011-10-19 浙江露笑光电有限公司 蓝宝石抛光后的清洗方法
EP2879177B1 (fr) * 2012-07-25 2020-08-19 Shin-Etsu Chemical Co., Ltd. Procédé de production de substrats sos et substrat sos
JP6160617B2 (ja) * 2012-07-25 2017-07-12 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
US9741603B2 (en) * 2013-05-01 2017-08-22 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrate, and hybrid substrate
CN103537453B (zh) 2013-08-20 2015-06-10 曾锡强 一种蓝宝石衬底晶片抛光后的超声清洗方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2938702A1 (fr) * 2008-11-19 2010-05-21 Soitec Silicon On Insulator Preparation de surface d'un substrat saphir pour la realisation d'heterostructures

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HIGURASHI E ET AL: "Room temperature GaN-GaAs direct bonding by argon-beam surface activation", PROCEEDINGS OF THE SPIE, vol. 6717, no. 1, 8 October 2007 (2007-10-08), THE INTERNATIONAL SOCIETY FOR OPTICAL ENGINEERING USA, pages 67170L-1 - 67170L-8, XP002753096, ISSN: 0277-786X *
KORNER ET AL: "Hydrogen plasma chemical cleaning of metallic substrates and silicon wafers", SURFACE AND COATINGS TECHNOLOGY, vol. 76-77, 1 December 1995 (1995-12-01), ELSEVIER, AMSTERDAM, NL, pages 731 - 737, XP022392965, ISSN: 0257-8972 *

Also Published As

Publication number Publication date
US9812371B2 (en) 2017-11-07
US20160284608A1 (en) 2016-09-29
KR20160114544A (ko) 2016-10-05
AU2016201774A1 (en) 2016-10-13
JP2021082828A (ja) 2021-05-27
AU2016201774B2 (en) 2021-02-25
JP2016181699A (ja) 2016-10-13
FR3034252B1 (fr) 2018-01-19
JP7160469B2 (ja) 2022-10-25
KR102507136B1 (ko) 2023-03-07

Similar Documents

Publication Publication Date Title
EP2596524B1 (fr) Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques
FR2938202A1 (fr) Traitement de surface pour adhesion moleculaire
FR2954585A1 (fr) Procede de realisation d'une heterostructure avec minimisation de contrainte
WO2007006803A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
FR2938702A1 (fr) Preparation de surface d'un substrat saphir pour la realisation d'heterostructures
FR2932108B1 (fr) Polissage de couches de germanium
CN1954422A (zh) 用于与另一晶片接合的半导体晶片表面的制备
FR2944645A1 (fr) Procede d'amincissement d'un substrat silicium sur isolant
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2842755A1 (fr) Rincage au moyen d'une solution de tensioactif apres planarisation mecano-chimique d'une tranche
FR2912841A1 (fr) Procede de polissage d'heterostructures
EP1646478A1 (fr) Procede de preparation de surface epiready sur films minces de sic
FR2881573A1 (fr) Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
FR2781922A1 (fr) Procede de polissage mecano-chimique d'une couche en un materiau a base de cuivre
EP1473765B1 (fr) Traitement par brossage d'une plaquette semiconductrice avant collage
FR3034252A1 (fr)
EP2449585A1 (fr) Procédé de modification de la structure cristalline d'un élément en cuivre
EP1715516A1 (fr) Traitement de plaques de semi-conducteur
FR2943459A1 (fr) Procede de finition pour la fabrication de substrats dans le domaine de l'electronique
EP1883953B1 (fr) Traitement de surface apres gravure selective
EP2433297A1 (fr) Procede de gravure d'un materiau en presence de particules solides
WO2024088942A1 (fr) Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé
FR2967295A1 (fr) Procédé de traitement d'une structure multicouche
FR2962141A1 (fr) Procédé de désoxydation d'une structure multicouche a l'acide fluorhydrique

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20160930

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11