[go: up one dir, main page]

FR2977076A1 - Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication - Google Patents

Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication Download PDF

Info

Publication number
FR2977076A1
FR2977076A1 FR1155433A FR1155433A FR2977076A1 FR 2977076 A1 FR2977076 A1 FR 2977076A1 FR 1155433 A FR1155433 A FR 1155433A FR 1155433 A FR1155433 A FR 1155433A FR 2977076 A1 FR2977076 A1 FR 2977076A1
Authority
FR
France
Prior art keywords
face
electrical connection
connection elements
semiconductor device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1155433A
Other languages
English (en)
Inventor
Patrick Laurent
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Priority to FR1155433A priority Critical patent/FR2977076A1/fr
Priority to CN2012101367790A priority patent/CN102842510A/zh
Priority to CN2012201952075U priority patent/CN202651112U/zh
Priority to US13/524,073 priority patent/US20120326332A1/en
Publication of FR2977076A1 publication Critical patent/FR2977076A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Dispositif semi-conducteur et son procédé de fabrication, dans lesquels des éléments de connexion électrique (7) sont enrobés périphériquement par une matière d'encapsulation (10) et présentent des faces d'extrémité découvertes (7a) correspondant à des zones d'appui (107a) sur un film de moulage (107).

Description

GRB 11-1208FR 1 Dispositif semi-conducteur à éléments de connexion électrique encapsulés et son procédé de fabrication
La présente invention concerne le domaine des dispositifs semi-conducteurs. On connaît des dispositifs semi-conducteurs qui comprennent une plaquette de substrat et une puce de circuits intégrés montée sur une face de cette plaquette de substrat et un bloc d'encapsulation de la puce de circuits intégrés couvrant cette face. Pour réaliser des connexions électriques extérieures du côté de la puce de circuits intégrés, on aménage des trous dans le bloc d'encapsulation, puis on dépose dans ces trous des gouttes de matière de soudure. Cette manière de procéder présente les inconvénients suivants. La réalisation des trous par laser prend beaucoup de temps. Les trous doivent être nettoyés pour éviter des mauvais contacts électriques des gouttes de matière de soudure sur les pistes ou plots de la plaquette de substrat. Lorsqu'on souhaite que le pas entre les trous soit petit, les trous sont très petits et en conséquence, la mise en place des gouttes de matière de soudure pose de réelles difficultés. Tout cela conduit à des dispositifs semi-conducteurs qui sont coûteux. La présente invention a pour but d'éviter les inconvénients ci-dessus. I1 est proposé un procédé de fabrication d'un dispositif semi- conducteur qui comprend : réaliser un sous-ensemble comprenant une plaquette de substrat présentant une première et une seconde faces opposées, au moins une puce de circuits intégrés et des éléments de connexion électrique extérieure disposés au-dessus de la première face du substrat ; placer le sous-ensemble dans une cavité d'un moule comprenant une première et une seconde faces opposées et équipé d'un film de moulage en une matière déformable contre sa première face, dans une position telle que la seconde face de la plaquette de substrat soit contre la seconde face de la cavité et que lesdits éléments de connexion électrique soient en contact contre ledit film de moulage respectivement par des zones d'appui ; injecter ou thermo-comprimer une matière d'encapsulation dans la cavité du moule ; et extraire le dispositif semi-conducteur obtenu, les éléments de connexion électrique de ce dispositif semi-conducteur étant enrobés périphériquement par la matière d'encapsulation et présentant des faces d'extrémité découvertes correspondant auxdites zones d'appui. La matière formant ledit film de moulage peut être choisie de telle sorte que lesdits éléments de connexion électrique pénètrent dans ce film. Le procédé peut comprendre : placer le sous-ensemble dans la cavité du moule dans une position telle que la puce de circuits intégrés soit à distance du film de moulage. Le procédé peut comprendre : placer le sous-ensemble dans la cavité du moule dans une position telle que la puce de circuits intégrés soit en appui sur le film de moulage.
I1 est également proposé un dispositif semi-conducteur qui comprend une plaquette de substrat présentant une première et une seconde faces opposées, au moins une puce de circuits intégrés et des éléments de connexion électrique extérieure disposés au-dessus de la première face de la plaquette de substrat ; et un bloc d'encapsulation enrobant au moins la périphérie de ladite puce de circuits intégrés et enrobant la périphérie des éléments de connexion électrique de telle sorte que ces derniers présentent des faces d'extrémité découvertes. Le bloc d'encapsulation peut présenter une face parallèle à la première face de la plaquette de substrat.
La plaquette de substrat peut comprendre un réseau de connexion électrique d'une face à l'autre, sélectivement relié à ladite puce de circuits intégrés et auxdits éléments de connexion électrique extérieure. I1 est également proposé un empilement qui comprend le dispositif semi-conducteur précité, et qui comprend un autre dispositif semi-conducteur et d'autres éléments de connexion électrique connectés sur lesdits éléments de connexion électrique extérieure. I1 est également proposé un moule destiné à la fabrication d'un dispositif semi-conducteur, comprenant une cavité destinée à la réception d'une plaquette de substrat présentant une première et une seconde faces opposées et munie d'au moins une puce de circuits intégrés et d'éléments de connexion électrique extérieure au-dessus de la première face, et dans lequel une face de la cavité, destinée à être située à distance de la première face du substrat, est recouverte, au moins partiellement, d'un film de moulage en une matière déformable, au moins dans la zone des éléments de connexion électrique extérieure. La cavité du moule peut présenter une face destinée à recevoir en appui ladite plaquette de substrat.
Des dispositifs semi-conducteurs et des modes de fabrication vont maintenant être décrits à titre d'exemples non limitatifs, illustrés schématiquement par le dessin sur lequel : - la figure 1 représente une coupe d'un dispositif semi-conducteur selon l'invention ; - les figures 2 à 5 représentent, en coupe, des étapes de fabrication du dispositif semi-conducteur de la figure 1 ; - la figure 6 représente une coupe d'un empilement comprenant le dispositif semi-conducteur de la figure 1 ; et - les figures 7 et 8 représentent, en coupe, des étapes de fabrication d'un autre dispositif semi-conducteur selon l'invention. Comme illustré sur la figure 1, un dispositif semi-conducteur 1 comprend une plaquette de substrat 2 qui présente des première et seconde faces 3 et 4 opposées, une puce de circuits intégrés 5 montée sur la première face 3 au moyen d'éléments de connexion électrique intermédiaires 6, des premiers éléments de connexion électrique extérieure 7 disposés sur la première face 3, autour et à distance de la périphérie de la puce de circuits intégrés 5, et des seconds éléments de connexion électrique extérieure 8 disposés sur la seconde face 4. Par exemple, ces éléments de connexion électrique peuvent être formés par des billes métalliques ou bien par des colonnes. La plaquette de substrat 2 comprend une matière électriquement isolante et un réseau de connexion électrique 9 permettant de réaliser des connexions électriques d'une face à l'autre et au niveau des faces 3 et 4, de façon à relier sélectivement la puce de circuits intégrés 5, les éléments de connexion électrique 7 et les éléments de connexion électrique 8. La plaquette de substrat 2 peut être à simple couche ou multicouches. Le dispositif semi-conducteur 1 comprend en outre un bloc d'encapsulation 10, en une matière électriquement isolante, qui est formé sur la première face 3 de la plaquette de substrat 2, qui enrobe au moins la périphérie de la puce de circuits intégrés 5 et qui enrobe uniquement la périphérie des éléments de connexion électrique extérieure 7, de telle sorte que ces éléments de connexion électrique extérieure 7, partiellement noyés dans le bloc d'encapsulation 10, présentent des faces d'extrémité 7a découvertes. L'extrémité de la face découverte 7a peut se trouver en saillie à une distance a de la face extérieure 11 du bloc d'encapsulation 10. Selon cet exemple, la face extérieure 11 du bloc d'encapsulation 10 et la face extérieure 12, opposée aux éléments de connexion électrique intermédiaires 6, de la puce de circuits intégrés 5, s'étendent dans un même plan ou approximativement dans le même plan parallèle à la première face 3 de la plaquette de substrat 2, de telle sorte que la face extérieure 12 de la puce de circuits intégrés 5 est découverte.
Selon une variante de réalisation, à partir de la première surface 3 de la plaquette de substrat 2, le rapport entre la hauteur des premiers éléments de connexion électrique extérieure 7 et l'épaisseur du bloc d'encapsulation 10 peut être compris entre 1,1 et 1,6. Le dispositif semi-conducteur 1 peut être issu d'une fabrication collective que l'on va maintenant décrire. Comme illustré sur la figure 2, on dispose d'un ensemble 13 comprenant une plaque collective de substrat 14 présentant des première et seconde faces 15 et 16, et comprenant une pluralité de sous-ensembles 17 de dispositifs semi-conducteurs 1 à réaliser, formés dans des emplacements adjacents 18 de la plaque collective de substrat 14. Chaque sous-ensemble 17 comprend, dans chaque emplacement 18, une portion de la plaque collective de substrat 14 correspondant à une plaquette de substrat 2, et, sur la première face 15 de cette plaque collective de substrat 14, une puce de circuits intégrés 5 montée par l'intermédiaire d'éléments de connexion électrique 6 et des premiers éléments de connexion électrique extérieure 7. Chaque sous-ensemble 17 est tel que la hauteur des premiers éléments de connexion électrique extérieure 7, à partir de la première face 14 de la plaque collective de substrat 14, incluant les premières faces des plaquettes de substrat 2, est supérieure à la distance entre la face extérieure 12 de la puce de circuits intégrés 5 et la première face 14 de la plaque collective de substrat 14. Comme illustré sur la figure 3, on dispose d'un moule 101 comprenant deux parties de moule 102 et 103 opposées délimitant entre elles une cavité 104 et présentant des première et seconde faces opposées parallèles 105 et 106, la première face 105 étant équipée d'un film de moulage 107 en une matière déformable. Le film de moulage 107 peut être en un polymère, par exemple en polyéthylène ou en polyuréthane, et peut être accolé à la face 105 de la cavité 104 par laminage. On place l'ensemble 13 dans la cavité 104 du moule 101 dans une position telle que, après fermeture du moule 101, la seconde face 16 de la plaque collective de substrat 14, incluant les secondes faces 4 des plaques de substrat 2, soit contre la seconde face 106 du moule 101 et la face extérieure 12 de chaque puce de circuits intégrés 5 soit en contact ou en appui contre le film de moulage 107 ou pénètre légèrement dans ce dernier, tandis que les premiers éléments de connexion électrique extérieure 7 sont en contact contre le film de moulage 107 par des zones d'appui 107a correspondant aux surfaces découvertes 7a à obtenir. Ces zones d'appui 107a résultent d'une pénétration des parties d'extrémité des premiers éléments de connexion électrique extérieure 7 dans la face 107b du film de moulage 107, tournée du côté de la cavité 104.
Le rapport entre la profondeur de pénétration des éléments de connexion électrique 7 dans le film de moulage 107 et l'épaisseur de ce film de moulage 107 peut être compris entre 0,1 et 0,5. Ensuite, comme illustré sur la figure 4, on injecte une matière d'encapsulation, par exemple une résine époxy, dans la cavité 104 de façon à former un bloc collectif d'encapsulation 19 formant un bloc d'encapsulation 10 dans chaque emplacement 18. Après démoulage, comme illustré sur la figure 5, on obtient un second ensemble 20 comprenant l'ensemble 13 et le bloc collectif d'encapsulation 19. Ensuite, on met en place, sur chaque emplacement 18, des seconds éléments de connexion électrique extérieure 8 sur la seconde face 16 de la plaque collective de substrat 14 incluant les secondes faces 4. I1 résulte de ce qui précède que l'on obtient, en une seule opération, l'encapsulation des puces de circuits intégrés et la réalisation de connexions électriques traversant le bloc d'encapsulation. Selon une variante de réalisation, on peut ensuite singulariser les différents dispositifs semi-conducteurs 1 en découpant le second ensemble 20 le long des bords des emplacements 18. Selon une autre variante de réalisation illustrée sur la figure 6, on peut monter au-dessus du dispositif semi-conducteur 1, du côté des premiers éléments de connexion électrique 7, un autre dispositif semi-conducteur 21, par exemple par l'intermédiaire d'éléments de connexion électrique 22 placés sur les premiers éléments de connexion électrique 7 du dispositif semi-conducteurs 1, de façon à réaliser une connexion électrique entre l'autre dispositif semi-conducteur 21 et le réseau de connexion électrique 9 du dispositif semi-conducteur 1. On obtient alors un empilement 23. Par exemple, cet empilement 23 peut être réalisé après que le dispositif semi-conducteur 1 ait été monté sur une plaque de circuit imprimé (non représentée) par l'intermédiaire des seconds éléments de connexion électrique 8. Selon une variante de fabrication illustrée sur la figure 7, un ensemble 13 peut être placé dans la cavité 104 d'un moule 101 dans une position telle que la face extérieure 12 de puces de circuits intégrés 5 soit à distance d'un film de moulage 107. Dans ce cas, comme illustré sur la figure 8, un ensemble 13 obtenu après injection d'une matière d'enrobage comprend alors un bloc collectif d'encapsulation 19 qui recouvre la face extérieure 12 des puces de circuits intégrés 5, ces dernières pouvant être d'épaisseur réduite. La présente invention ne se limite pas aux exemples ci-dessus décrits. Bien d'autres variantes de réalisation sont possibles, sans 5 sortir du cadre défini par les revendications annexées.

Claims (10)

  1. REVENDICATIONS1. Procédé de fabrication d'un dispositif semi-conducteur comprenant : réaliser un sous-ensemble (13) comprenant une plaquette de substrat (10) présentant une première et une seconde faces opposées (3, 4), au moins une puce de circuits intégrés (5) et des éléments de connexion électrique extérieure (7) disposés au-dessus de la première face du substrat ; placer le sous-ensemble dans une cavité (104) d'un moule comprenant une première et une seconde faces opposées et équipé d'un film de moulage (107) en une matière déformable contre sa première face (105), dans une position telle que la seconde face de la plaquette de substrat soit contre la seconde face de la cavité et que lesdits éléments de connexion électrique soient en contact contre ledit film de moulage respectivement par des zones d'appui (107a) ; injecter ou thermo-comprimer une matière d'encapsulation (10) dans la cavité du moule ; et extraire le dispositif semi-conducteur obtenu, les éléments de connexion électrique de ce dispositif semi-conducteur étant enrobés périphériquement par la matière d'encapsulation et présentant des faces d'extrémité découvertes (7a) correspondant auxdites zones d'appui.
  2. 2. Procédé selon la revendication 1, dans lequel la matière formant ledit film de moulage est choisie de telle sorte que lesdits éléments de connexion électrique pénètrent dans ce film.
  3. 3. Procédé selon l'une des revendications 1 et 2, comprenant : placer le sous-ensemble dans la cavité du moule dans une position telle que la puce de circuits intégrés soit à distance du film de moulage.
  4. 4. Procédé selon l'une des revendications 1 et 2, comprenant placer le sous-ensemble dans la cavité du moule dans une position telle que la puce de circuits intégrés soit en appui sur le film de moulage.
  5. 5. Dispositif semi-conducteur comprenant une plaquette de substrat (2) présentant une première et une seconde faces opposées (3, 4), au moins une puce de circuits intégrés (5) et des éléments de connexion électrique extérieure (7) disposés au-dessus de la première face de la plaquette de substrat ; et un bloc d'encapsulation (10) enrobant au moins la périphérie de ladite puce de circuits intégrés et enrobant la périphérie des éléments de connexion électrique de telle sorte que ces derniers présentent des faces d'extrémité découvertes (7a).
  6. 6. Dispositif selon la revendication 5, dans lequel le bloc d'encapsulation présente une face parallèle à la première face de la plaquette de substrat.
  7. 7. Dispositif selon l'une des revendications 5 et 6, dans lequel la plaquette de substrat comprend un réseau de connexion électrique (9) d'une face à l'autre, sélectivement relié à ladite puce de circuits intégrés et auxdits éléments de connexion électrique extérieure.
  8. 8. Empilement comprenant le dispositif semi-conducteur (1) selon l'une quelconque des revendication 5 à 7, et comprenant un autre dispositif semi-conducteur (22) et d'autres éléments de connexion électrique 23) connectés sur lesdits éléments de connexion électrique extérieure (7).
  9. 9. Moule destiné à la fabrication du dispositif semi-conducteur selon l'une quelconque des revendication 5 à 7, comprenant une cavité destinée à la réception d'une plaquette de substrat (2, 14) présentant une première et une seconde faces opposées (3, 15 ; 4, 16) et munie d'au moins une puce de circuits intégrés (5) et d'éléments de connexion électrique extérieure (7) au-dessus de la première face (3, 15), et dans lequel une face (105) de la cavité, destinée à être située à distance de la première face du substrat, est recouverte, au moins partiellement, d'un film de moulage (107) en une matière déformable, au moins dans la zone des éléments de connexion électrique extérieure (7).
  10. 10. Moule selon la revendication 9, dans lequel la cavité présente une face (106) destinée à recevoir en appui ladite plaquette de substrat (2, 14).
FR1155433A 2011-06-21 2011-06-21 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication Withdrawn FR2977076A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1155433A FR2977076A1 (fr) 2011-06-21 2011-06-21 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
CN2012101367790A CN102842510A (zh) 2011-06-21 2012-04-28 具有封装的电连接元件的半导体器件及其制造方法
CN2012201952075U CN202651112U (zh) 2011-06-21 2012-04-28 一种半导体器件以及一种层叠
US13/524,073 US20120326332A1 (en) 2011-06-21 2012-06-15 Semiconductor device with encapsulated electrical connection elements and fabrication process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1155433A FR2977076A1 (fr) 2011-06-21 2011-06-21 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication

Publications (1)

Publication Number Publication Date
FR2977076A1 true FR2977076A1 (fr) 2012-12-28

Family

ID=44543445

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1155433A Withdrawn FR2977076A1 (fr) 2011-06-21 2011-06-21 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication

Country Status (3)

Country Link
US (1) US20120326332A1 (fr)
CN (2) CN102842510A (fr)
FR (1) FR2977076A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
CN104051386B (zh) * 2013-03-14 2018-12-14 台湾积体电路制造股份有限公司 具有模塑料形成的台阶的封装件
CN105489580B (zh) * 2014-09-17 2018-10-26 日月光半导体制造股份有限公司 半导体衬底及半导体封装结构
FR3029687A1 (fr) * 2014-12-09 2016-06-10 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
CN104485292A (zh) * 2014-12-10 2015-04-01 华进半导体封装先导技术研发中心有限公司 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050637A1 (de) * 2005-10-20 2006-11-09 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
JP2007287762A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
WO2008082615A2 (fr) * 2006-12-27 2008-07-10 Spansion Llc Dispositif semi-conducteur et son procédé de fabrication
US20090146301A1 (en) * 2007-12-11 2009-06-11 Panasonic Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4619486B2 (ja) * 2000-06-01 2011-01-26 日東電工株式会社 リードフレーム積層物および半導体部品の製造方法
TW473947B (en) * 2001-02-20 2002-01-21 Siliconware Precision Industries Co Ltd Substrate structure of semiconductor packaging article
JP2004327855A (ja) * 2003-04-25 2004-11-18 Nec Electronics Corp 半導体装置およびその製造方法
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050637A1 (de) * 2005-10-20 2006-11-09 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
JP2007287762A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
WO2008082615A2 (fr) * 2006-12-27 2008-07-10 Spansion Llc Dispositif semi-conducteur et son procédé de fabrication
US20090146301A1 (en) * 2007-12-11 2009-06-11 Panasonic Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN202651112U (zh) 2013-01-02
US20120326332A1 (en) 2012-12-27
CN102842510A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
FR2938976A1 (fr) Dispositif semi-conducteur a composants empiles
EP2741323B1 (fr) Composant électronique et procédé de fabrication de ce composant électronique
FR2977076A1 (fr) Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication
FR2963478A1 (fr) Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
EP3089211B1 (fr) Procede d'encapsulation d'un circuit electronique
FR3029687A1 (fr) Procede de fabrication de dispositifs electroniques et dispositif electronique a double anneau d'encapsulation
KR101299852B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
FR3040534A1 (fr) Dispositif electronique muni d'une couche conductrice et procede de fabrication
TW201208013A (en) Semiconductor package and manufacturing method thereof
FR3048305A1 (fr) Dispositif electronique a bloc d'encapsulation localement d'epaisseur reduite
FR2960701A1 (fr) Procede de fabrication de composants semi-conducteurs et composants ainsi obtenus
CN205810795U (zh) 半导体结构
FR2987170A1 (fr) Boitier et dispositif electroniques
US20050208707A1 (en) Method for fabricating window ball grid array semiconductor package
US10784224B2 (en) Semiconductor devices with underfill control features, and associated systems and methods
FR2943176A1 (fr) Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
EP3764756A1 (fr) Composant electronique resistant a l'humidite et procede de realisation d'un tel composant
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
FR2965139A1 (fr) Support de circuit et procede de fabrication d'un tel support de circuit
FR2960095A1 (fr) Procede de fabrication des dispositifs semi-conducteurs et dispositif semi-conducteur comprenant une puce a vias traversants
FR3029013A1 (fr) Dispositif electronique comprenant des puces empilees
FR3079068A1 (fr) Dispositifs electroniques et procedes de fabrication
FR2972595A1 (fr) Procede d'interconnexion par retournement d'un composant electronique
FR2980952A1 (fr) Procede d'assemblage de deux dispositifs electroniques et structure comprenant ces dispositifs
CN215896372U (zh) 一种设置有基板绿油的封装结构

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140228