[go: up one dir, main page]

FR2959351A1 - Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium - Google Patents

Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium Download PDF

Info

Publication number
FR2959351A1
FR2959351A1 FR1053154A FR1053154A FR2959351A1 FR 2959351 A1 FR2959351 A1 FR 2959351A1 FR 1053154 A FR1053154 A FR 1053154A FR 1053154 A FR1053154 A FR 1053154A FR 2959351 A1 FR2959351 A1 FR 2959351A1
Authority
FR
France
Prior art keywords
layer
type
boron
silicon wafer
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1053154A
Other languages
English (en)
Other versions
FR2959351B1 (fr
Inventor
Barbara Bazer-Bachi
Mustapha Lemiti
Quang Nam Le
Yvon Pellegrin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synergies Pour Equipements Micro-Electronique Fr
Centre National de la Recherche Scientifique CNRS
Institut National des Sciences Appliquees de Lyon
EDF ENR PWT SAS
Original Assignee
INST NAT SCIENCES APPLIQ
SYNERGIES POUR EQUIPEMENTS MICRO ELECTRONIQUE COMM OPTIQUE SA
Centre National de la Recherche Scientifique CNRS
Photowatt International SA
Institut National des Sciences Appliquees de Lyon
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR1053154A priority Critical patent/FR2959351B1/fr
Application filed by INST NAT SCIENCES APPLIQ, SYNERGIES POUR EQUIPEMENTS MICRO ELECTRONIQUE COMM OPTIQUE SA, Centre National de la Recherche Scientifique CNRS, Photowatt International SA, Institut National des Sciences Appliquees de Lyon filed Critical INST NAT SCIENCES APPLIQ
Priority to US13/643,641 priority patent/US9082924B2/en
Priority to CN201180021231.5A priority patent/CN102971867B/zh
Priority to PCT/FR2011/050948 priority patent/WO2011135249A1/fr
Priority to KR1020127030885A priority patent/KR101777277B1/ko
Priority to JP2013506715A priority patent/JP5940519B2/ja
Priority to DE112011101439T priority patent/DE112011101439T5/de
Publication of FR2959351A1 publication Critical patent/FR2959351A1/fr
Application granted granted Critical
Publication of FR2959351B1 publication Critical patent/FR2959351B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/129—Passivating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/40—Optical elements or arrangements
    • H10F77/413—Optical elements or arrangements directly associated or integrated with the devices, e.g. back reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/707—Surface textures, e.g. pyramid structures of the substrates or of layers on substrates, e.g. textured ITO layer on a glass substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Energy (AREA)

Abstract

La présente invention concerne un procédé de préparation sur une plaque de silicium de structure de type n+pp+ ou de type p+nn+ qui comprend les étapes successives suivantes : a) Sur une plaque de silicium (1) de type p ou de type n qui comprend une face avant (8) et une face arrière (9), on forme par PECVD sur la face arrière (9) une couche d'oxyde de silicium dopée au bore (BSG) (2), puis une couche barrière à la diffusion de SiOx (3). b) On diffuse une source de phosphore de manière à ce que le phosphore et le bore co-diffusent et à former en outre : - sur la face avant (8) de la plaque obtenue à l'issue de l'étape a) : • une couche d'oxyde de silicium dopée au phosphore (PSG) (4), • une zone dopée n+ (5), - et sur la face arrière de la plaque obtenue à l'issue de l'étape a) : • une zone riche en bore (BRL) (6), ainsi qu' • une zone dopée p+ (7). c) On retire les couches d'oxydes BSG (2), PSG (4) et de SiOx (3), on oxyde la BRL (6) et on retire la couche résultante de cette oxydation. L'invention concerne aussi une plaque de silicium de structure de type n+pp+ ou de type p+nn+ susceptible d'être obtenue par ce procédé de préparation, ainsi qu'une cellule photovoltaïque fabriquée à partir d'une telle plaque de silicium.

Description

La présente invention a trait au domaine technique du photovoltaïque. Plus précisément, elle concerne un nouveau procédé de fabrication de cellules photovoltaïques sur des plaques de silicium (aussi communément appelées « wafers »).
Dans l'industrie du photovoltaïque, les coûts de fabrication des plaques de silicium constituent une part importante des coûts d'élaboration des cellules solaires ou autrement dit des cellules photovoltaïques. Afin de diminuer ces coûts de fabrication, il est connu soit d'utiliser des matériaux de qualité moindre, ce qui ne constitue pas une solution satisfaisante, soit de rechercher à réduire l'épaisseur de ces plaques de silicium. Dans l'optique de disposer de cellules photovoltaïques à hautes performances, cette orientation vers des épaisseurs de plaques de silicium de plus en plus fines doit néanmoins être conciliée avec la recherche des caractéristiques suivantes : - des contacts arrières de qualité, - une faible vitesse de recombinaison de la face arrière (ci-après dénommée « BSRV », car provenant de l'acronyme anglophone Back Surface Recombination Velocity). Il est à noter que l'interface entre le silicium et un contact conducteur est une zone de grande recombinaison. - une réflexion de la face arrière (ci-après dénommée « BSR », car provenant de l'acronyme anglophone Back Surface Reflectance) élevée. La technique la plus couramment utilisée pour la formation de contacts arrières de qualité est la création d'un champ arrière en aluminium (ci-après dénommé « AI-BSF », car provenant de l'acronyme anglophone Back Surface Field of Aluminium) par sérigraphie. Néanmoins, cela procure une BSRV élevée (plus de 400 cm/s) et un BSR faible (60-70%). De plus, à cause des coefficients de dilatation différents des deux matériaux (Si et Al), cette technique peut occasionner une courbure des plaques de silicium qui est d'autant plus importante que lesdites plaques sont fines (à savoir d'une épaisseur inférieure à 180pm). De ce fait, on a alors envisagé comme alternative à ces Al-BSF, des champs arrière en bore (ci-après dénommé « B-BSF », car provenant de l'acronyme anglophone Back Surface Field of Boron). Cette alternative est une des plus prometteuses pour l'obtention de contacts arrières de qualité. En effet, l'obtention d'un B-BSF procure les avantages suivants par rapport à un AIBSF : - Le B-BSF peut être formé sans induire de contraintes au substrat en silicium, et ne crée donc pas de courbure de la plaque de silicium. - Le B-BSF procure une zone p+ plus hautement concentrée du fait de sa limite de solubilité dans le silicium plus grande, ce qui permet ainsi un plus faible taux de recombinaison (champ répulsif arrière plus important). - Le B-BSF peut être réalisé en combinaison avec une passivation par diélectrique, et ainsi diminuer les recombinaisons en surface (BSRV) et augmenter la réflectivité (BSR). Cependant, la diffusion du bore est considérée comme une des techniques les plus difficiles à mettre en oeuvre dans les procédés de fabrication de cellules solaires. En effet, le coefficient de diffusion du bore est beaucoup plus faible que celui du phosphore. Par conséquent, des températures élevées de diffusion doivent être appliquées à la diffusion du bore. C'est pourquoi, lorsqu'on utilise du BBr3 comme source de bore, sa diffusion doit être mise en oeuvre avant la diffusion de l'émetteur, pour éviter la redistribution des atomes de phosphore. Des documents de l'état de l'art décrivent des procédés de diffusion de bore et de phosphore pour la formation de B-BSF, et ainsi l'obtention de plaque de silicium comportant une structure de type n+pp+ ou de type p+nn+.
A cet égard, la publication intitulée « Comparison of the passivation quality of boron and aluminium BSF for wafers of varying thickness » de S. R I E G E L et al., 24th European Photovoltaic Solar Energy Conference, Hambourg, Allemagne, 21-25 Septembre 2009, décrit un procédé de fabrication de plaques de silicium mettant en oeuvre la diffusion de BBr3 comme source de bore et dont les étapes relatives à la formation sur des plaques de silicium d'une structure de type n+pp+ sont au nombre de six et consistent à : - Etape 1 : On diffuse du BBr3 sur une plaque de silicium de type p décapée sur les faces avant et arrière. - Etape 2 : On retire sur les faces avant et arrière la couche d'oxyde de silicium dopée au bore ainsi formée à l'étape 1, ci-après dénommée la BSG (provenant de l'acronyme anglophone « Boro-Silicate Glass »). - Etape 3 : On effectue la protection de la face arrière en déposant un oxyde thermique de faible épaisseur surmonté d'un nitrure de silicium (SiNX) (déposé par PECVD - à savoir « Plasma Enhanced Chemical Vapor Deposition » ce qui se traduit par «dépôt chimique en phase vapeur assistée par plasma »). Cette étape permet également la passivation de la face arrière. - Etape 4 : Le bore diffusé sur la face avant est décapé dans de la soude chaude. - Etape 5 : On effectue la diffusion de phosphore à partir d'une source liquide de POCI3 sur la face avant. - Etape 6 : On retire la couche d'oxyde de silicium dopée au phosphore ainsi formée à l'étape 5, ci-après dénommée la couche de PSG (provenant de l'acronyme anglophone « Phospho-Silicate Glass). Cette étape 6 n'est pas décrite explicitement dans cette publication, mais il est évident qu'elle doit être réalisée pour poursuivre la réalisation d'une cellule solaire.
Une publication intitulée « Record efficiencies of solar cells based on n-type multicristalline silicon » de J. L I BAL et al ., 2 2nd European Photovoltaic Solar Energy Conference, Milan, Italie, 2007, décrit un autre procédé de fabrication de plaques de silicium mettant aussi en oeuvre du BBr3 comme source de bore. Le procédé de fabrication comprend les quatre étapes suivantes en ce qui concerne la formation sur des plaques de silicium d'une structure de type p+nn+ : - Etape 1 : On diffuse du BBr3 comme source de bore selon la technique du « back to back », à savoir que deux plaques de silicium sont positionnées dos à dos. Il se forme une zone riche en bore (ci-après dénommée « BRL » car provenant de l'acronyme anglophone « Boron Rich Layer »), - Etape 2 : Pour faciliter l'élimination de la BRL, une oxydation in situ est réalisée pour transformer la BRL en une couche d'oxyde de silicium dopée au bore (BSG). On retire la couche d'oxyde de silicium dopée au bore (BSG) et la BRL ainsi formées par trempage dans une solution d'acide fluorhydrique. - Etape 3 : Les plaques de silicium sont retournées pour se retrouver « face à face » et on réalise la diffusion du POC13,, il se forme couche d'oxyde de silicium dopée au phosphore (PSG) et en même temps un BBSF. - Etape 4 : On retire la couche d'oxyde de silicium dopée au phosphore (PSG) ainsi formée à l'étape 3. Le procédé décrit dans cette 2ième publication, mettant aussi en oeuvre du BBr3 comme source de bore, permet de réduire le nombre d'étapes nécessaires à la réalisation d'une plaque de silicium présentant une structure de type p+nn+, comparé au procédé décrit dans la 1 ière publication, et ce grâce à l'emploi de la technique du «back to back ». Néanmoins, cette technique du « back to back » entraîne une diffusion sur les bords du côté protégé de la plaque de silicium. Il est à noter que du fait de la symétrie du procédé décrit dans cette 2ième publication, on pourrait également obtenir une structure n+pp+ comme dans la 1 ière publication. Une autre publication intitulée « Silicon solar cells with boron back surface field formed by using boric acid », D. KIM et al., 22 nd European Photovoltaic Solar Energy Conference, Milan, Italie, 2007, décrit un autre procédé de fabrication de jonctions sur plaques de silicium, dont les étapes concernant la réalisation de structures de type n+pp+ met en oeuvre une autre technique de dépôt du bore, à savoir par spin-coating, dont les étapes sont les suivantes : - Etape 1 : On dépose du bore par « spin-coating » (ou autrement dit étalement par tournette) d'acide borique. - Etape 2 : On diffuse le bore. - Etape 3 : On retire la couche d'oxyde de silicium dopée au bore (BSG) ainsi formée à l'étape 1. - Etape 4 : On dépose du phosphore par « spin coating » d'acide phosphorique. - Etape 5 : On diffuse le phosphore. - Etape 6 : On retire la couche d'oxyde de silicium dopée au phosphore (PSG) ainsi formée à l'étape 5. Ce procédé décrit dans cette publication présente l'inconvénient de ne pouvoir être réalisé sur plusieurs plaques de silicium à la fois. En effet, le dépôt du dopant par « spin coating » ne peut être réalisé que sur une plaque de silicium à la fois. On constate ainsi des procédés de fabrication de cellules photovoltaïques et en particulier des étapes concernant la réalisation d'une structure de type n+pp+ par formation d'une B-BSF, qui ont été décrits ci-dessus qu'il est nécessaire de mettre en oeuvre de nombreuses étapes, ce qui induit des coûts importants lors de la fabrication de ces cellules à base de silicium. De plus, certains de ces procédés tels que celui décrit dans la 3ième publication ne permettent pas la réalisation de la diffusion de bore sur plusieurs plaques de silicium en même temps. Ainsi, on relève de l'état de la technique précité la complexité de la réalisation d'une structure de type n+pp+ mettant en oeuvre une diffusion du bore pour la formation d'un B-BSF au cours du procédé de fabrication de cellules photovoltaïques de silicium.
La présente invention se propose de remédier à ces inconvénients en fournissant un procédé tout à fait original de préparation sur plaques de silicium d'une structure de type n+pp+ ou de type p+nn+ en fonction de la nature du substrat, dont la zone p+ est obtenue par diffusion du bore de manière à obtenir un B-BSF, et dont le nombre d'étapes est réduit par rapport à ceux connus de l'état de la technique. En effet, ce procédé se limite à trois étapes principales. De plus, le procédé selon l'invention présente l'avantage d'avoir recours à des techniques classiquement utilisées dans le domaine du photovoltaïque et qui sont simples de mise en oeuvre telles que le PECVD.
Le procédé de préparation sur plaque de silicium d'une structure de type n+pp+ ou de type p+nn+ selon la présente invention se caractérise en ce qu'il comprend les étapes successives suivantes : a) Sur une plaque de silicium de type p ou de type n qui comprend une face avant et une face arrière, on forme par PECVD sur la face arrière une couche d'oxyde de silicium dopée au bore (BSG), puis une couche barrière à la diffusion de SiOX. b) On diffuse une source de phosphore de manière à ce que le phosphore et le bore co-diffusent et à former en outre : - sur la face avant de la plaque obtenue à l'issue de l'étape a) : •une couche d'oxyde de silicium dopée au phosphore (PSG), • une zone dopée n+, - et sur la face arrière de la plaque obtenue à l'issue de l'étape a) : • une zone riche en bore (BRL), ainsi qu' • une zone dopée p+. c) On retire les couches d'oxydes BSG, PSG et de SiOx, on oxyde la BRL et on retire la couche résultante de cette oxydation. La plaque de silicium peut être coupée d'un lingot de silicium monocristallin formé par la méthode de tirage Czochralski (plaque de silicium CZ) ou par la méthode de tirage à zone flottante (plaque de silicium FZ) ou encore d'un lingot de silicium multicristallin (plaque de silicium multicristallin) ou encore d'un ruban de silicium par exemple : plaque EFG coupée d'un ruban de silicium obtenu par la technique « Edge defined Film-fed Growth » , ou bien plaque RGS coupée d'un ruban de silicium obtenu par la technique « Ribbon Growth on Substrate ».
L'épaisseur de la plaque de silicium est avantageusement comprise entre 50 pm et 500 pm. A l'étape a) du procédé selon l'invention, le dépôt de la couche de BSG et de la couche de SiOx sont réalisés successivement dans un même réacteur.
Ainsi, au cours de l'étape a) du procédé de préparation selon l'invention, le dépôt par PECVD de la couche de BSG peut être réalisé à une température comprise entre 300 et 400°C. La puissance du plasma peut être comprise entre 500 et 1500W. On utilise comme précurseurs : du silane, du triméthyl-borate (connu sous la dénomination TMB et de formule chimique B(OCH3)3) comme source de bore, et du protoxyde d'azote (N2O). Avantageusement, le débit de silane est compris entre 30 et 60 sccm (ce qui signifie «standard cubic centimeters per minute », soit cm3/minute dans les conditions standard de température et de pression suivantes : T = 0°C et P = 101 325 kPa). Le débit de TMB peut être compris entre 100 et 1000 sccm. Le débit de N2O peut être compris entre 500 et 2000 sccm. De manière avantageuse, la durée du dépôt est comprise entre 10 à 20 minutes. En ce qui concerne le dépôt de SiOx par PECVD, la température est préférentiellement comprise entre 300 et 400°C. La puissance peut être comprise entre 500 et 1500W. On utilise comme précurseurs du silane, dont le débit est avantageusement compris entre 20 et 50 sccm et du N2O, dont le débit est préférentiellement compris entre 400 et 1000 sccm. Ainsi, à l'issue de l'étape a) du procédé selon l'invention, on dispose d'une plaque de silicium qui comprend : - une plaque de silicium de type p ou n, - une couche de BSG, - une couche barrière à la diffusion de SiOX. Avantageusement, l'étape b) du procédé selon l'invention est réalisée dans un four de diffusion thermique basse pression. Il peut s'agir d'un four de diffusion en quartz. Préférentiellement, on utilise un four de diffusion de type LYDOP® (soit un four travaillant à basse pression dont les caractéristiques techniques sont décrites dans la demande de brevet international WO 02/093621 A), ce qui permet la diffusion des dopants dans la plaque de silicium.
Dans un autre mode de réalisation de l'invention, l'étape b) peut être réalisée dans un four à pression atmosphérique. Ainsi, au cours de cette étape b) du procédé se forment les zones n+ et p+ de la plaque de silicium. Avantageusement, l'étape b) du procédé selon l'invention 20 comprend les étapes successives suivantes : b1) on commence par faire diffuser le bore dans la plaque de silicium à partir de la couche de BSG formée à l'issue de l'étape a), puis b2) on diffuse une source de phosphore de manière à ce que le bore et le phosphore co-diffusent. 25 Plus précisément, dans ce mode de réalisation de l'étape b), on commence par faire diffuser le bore dans la plaque de silicium à partir de la couche de BSG qui a été formée à l'étape a), ce qui permet la formation de la zone p+. Pour ce faire, la température du four peut être comprise entre 850 et 1050°C. Avantageusement, le débit de dioxygène est compris entre 500 et 30 2000 sccm. La diffusion du bore peut se dérouler pendant 15 minutes à 90 minutes selon la température. La pression est avantageusement maintenue entre 200 et 400 mbars. La diffusion du bore est initiée avant la diffusion du phosphore car elle nécessite un temps plus long pour former un BSF suffisant. Ensuite, on introduit du POCI3 dans le four, la diffusion du 35 phosphore est alors initiée, ce qui permet la formation de la zone n+. Le bore continue à diffuser, ce qui permet la poursuite de la formation de la zone p+.
Ainsi, le bore et le phosphore co-diffusent. Pour ce faire, on réduit avantageusement le débit de dioxygène entre 300 et 1000 sccm. Le débit en POCI3 peut être fixé entre 300 et 800 sccm. Préférentiellement, cette codiffusion a lieu pendant une durée comprise entre 10 et 60 minutes.
Ainsi, à l'issue de l'étape b) du procédé selon l'invention, on dispose d'une plaque de silicium qui comprend : - une couche de PSG, - une zone de type n+, - une plaque de silicium de type p ou n, - une zone de type p+, - une BRL, - une couche de BSG, - une couche barrière à la diffusion de SiOX. L'étape c) du procédé de préparation selon l'invention peut comprendre les étapes successives suivantes : cl) On effectue une fière gravure chimique humide, par exemple dans une solution d'acide fluorhydrique concentrée entre 1 à 10% (à savoir diluée entre 1 à 10% dans de l'eau désionisée), de manière à retirer les couches de BSG et PSG. c2) On oxyde la BRL, par exemple en faisant passer du dioxygène à un débit pouvant être compris entre 500 et 2000 sccm, à une température entre 700 et 1000°C,de manière à obtenir une fine couche de BSG formée à partir du bore présent dans la BRL et de l'oxygène présents dans l'atmosphère du four. c3) On effectue une 2ième gravure chimique humide, par exemple dans une solution d'acide fluorhydrique concentrée à 2%, de manière à retirer la couche d'oxyde BSG formée à l'issue de l'étape c2) Il est à noter que l'oxydation thermique utilisée pour l'étape c2) peut être remplacée par une oxydation humide via une solution d'acide nitrique bouillonnant ou un mélange d'acide sulfurique et de permanganate de potassium à l'étape c). Néanmoins, cette technique est moins avantageuse du fait de problèmes environnementaux qui peuvent se poser de par l'utilisation de ces composés chimiques.
L'étape c) du procédé selon l'invention est avantageusement mise en oeuvre dans un four d'oxydation, voire aussi dans le four de diffusion thermique utilisé à l'étape b) (tel qu'un four de type LYDOP ®). A l'issue de l'étape c) du procédé selon la présente invention, on dispose d'une plaque de silicium qui comprend : - une zone de type n+, - une plaque de silicium de type p ou n, - une zone de type p+. De manière préférée, le procédé de préparation sur plaques de silicium d'une structure de type n+pp+ ou de type p+nn+ selon la présente invention se caractérise en ce qu'il consiste en les étapes successives a) à c) telles que décrites ci-dessus. Un autre objet de la présente invention est une plaque de silicium de structure de type n+pp+ ou de type p+nn+ susceptible d'être obtenue par le procédé de préparation tel que décrit ci-dessus. Un objet de l'invention est un procédé de fabrication de cellule photovoltaïque au cours duquel on prépare une plaque de silicium de structure de type n+pp ou de type p+nn+ selon le procédé de préparation tel que décrit ci-dessus. Un autre objet de la présente invention est un procédé de fabrication de cellules photovoltaïques caractérisé en ce qu'il comprend les étapes suivantes : a) On prépare une plaque de silicium de structure de type n+pp+ ou de type p+nn+ selon le procédé de préparation tel que décrit ci-dessus. b) On dépose une couche anti-reflet sur la face avant de la plaque de silicium obtenue à l'issue de l'étape a). c) Eventuellement, on dépose une couche de passivation sur la face arrière. d) On pose des contacts électriques sous forme de grille sur les faces avant et arrière de la plaque de silicium obtenue à l'issue de l'étape b), ou éventuellement à l'issue de l'étape c). L'étape b) est réalisée de manière avantageuse par PECVD en déposant du Si,Ny : H (à savoir du nitrure de silicium hydrogéné). Eventuellement, l'étape b) pourrait être réalisée par UV-CVD (à savoir par dépôt chimique sous lumière ultra-violette). 25 30 35 La pose des contacts électriques de l'étape d) est réalisée par sérigraphie, suivie d'un recuit pour durcir la pâte métallique ainsi déposée au cours de ladite sérigraphie et assurer un bon contact. La sérigraphie des contacts par grille (particulièrement en face arrière) permet d'éviter la courbure des plaques de silicium, et ce comme dans le cas des cellules photovoltaïques comportant un Al-BSF. Un autre objet de la présente invention est une cellule photovoltaïque susceptible d'être obtenue par le procédé de fabrication décrit ci-dessus.
L'invention sera mieux comprise à l'aide de la description détaillée qui est exposée ci-dessous au regard du dessin annexé représentant notamment, à titre d'exemple non limitatif, une forme d'exécution du procédé de préparation sur plaques de silicium d'une structure de type n+pp+ selon l'invention.
La figure 1 représente schématiquement le déroulement des étapes a) à c) du procédé de préparation selon l'invention. La figure 2 est un graphe représentant le profil de diffusion à 850°C pendant 60 minutes des dopants (à savoir le phosphore et le bore) en fonction de la profondeur dans la plaque de silicium.
La figure 3 est un graphe représentant le rendement quantique interne obtenu sur deux cellules photovoltaïques, dont l'une est fabriquée selon le procédé de fabrication de l'invention et la seconde avec un Al-BSF. La figure 1 représente schématiquement le déroulement des étapes a) à c) du procédé de préparation d'une plaque de silicium de structure de type n+pp+ selon l'invention, à savoir la plaque de silicium obtenue à l'issue de chacune de ces étapes. On dispose d'une plaque de silicium 1 de type p qui comprend une face avant 8 et une face arrière 9. A l'étape a) du procédé de préparation selon l'invention, on forme par PECVD sur la face arrière 9 de cette plaque de silicium 1 de type p une couche d'oxyde de silicium dopée au bore (BSG) 2, puis une couche barrière à la diffusion de SiOX 3. On obtient à l'issue de l'étape a) tel que cela est représenté sur la figure 1 une plaque de silicium qui comprend : - une plaque de silicium 1 de type p, - une couche de BSG 2, - une couche barrière à la diffusion de SiOX 3.
Puis, à l'étape b) de ce procédé, on commence par faire diffuser le bore. Puis, on diffuse une source de phosphore de manière à ce que le phosphore et le bore co-diffusent et à former sur la face avant 8 de la plaque de silicium obtenue à l'issue de l'étape a) une couche d'oxyde de silicium dopée au phosphore (PSG) 4, ainsi qu'une zone de type n+ 5, à savoir une zone riche (ou autrement dit fortement dopée) en phosphore, et sur la face arrière 9 une zone dopée p+ 7, et une zone riche en bore (BRL) 6. On obtient ainsi à l'issue de l'étape b) tel que cela est représenté sur la figure 1 une plaque de silicium qui comprend : - une couche de PSG 4, - une zone de type n+ 5, - une plaque de silicium de type p 1, - une zone de type p+ 7, - une BRL 6, - une couche BSG 2, - une couche barrière à la diffusion de SiOX 3. A l'étape c) dudit procédé selon l'invention, on retire les couches BSG 2, PSG 4 et de SiOX 3, on oxyde la BRL 6 et on retire la couche résultante de cette oxydation. On obtient alors à l'issue de l'étape c) tel que cela est 20 représenté sur la figure 1 une plaque de silicium qui comprend : - une zone de type n+ 5, - une plaque de silicium de type p 1, et - une zone de type p+ 7 qui constitue le B-BSF de ladite plaque de silicium.
25 La figure 2 est un graphe représentant le profil de diffusion à 850°C pendant 60 minutes des dopants (phosphore et bore) d'une plaque de silicium telle que préparée selon le procédé de l'invention. Ainsi, la concentration (exprimée en nombre d'atomes de respectivement phosphore et de bore par cm3) est exprimée en fonction de leur profondeur (exprimée en pm) dans la 30 plaque de silicium. Les mesures ont été réalisées par SIMS (à savoir « Secondary Ion Mass Spectroscopy » ou spectrométrie de masse à ions secondaires). La figure 3 et le tableau 1 présentent des résultats de faisabilité du procédé de l'invention par rapport au procédé connu de l'état de technique 35 avec un Al-BSF.
15 La figure 3 est un graphe représentant le rendement quantique interne obtenu sur deux cellules photovoltaïques formées à partir de substrats de silicium monocristallin de type p, dont l'une possède un Al-BSF, et l'autre cellule est préparée selon l'invention, à savoir qu'elle possède un B-BSF. La cellule possédant un AI-BSF a été fabriquée selon un procédé de préparation classique de ce type de cellule. Dans le tableau 1 ci-après sont détaillées les grandeurs photovoltaïques obtenues pour ces deux cellules. Rendement Jcc (mA/cm2) Vco (mV) FF (%) (%) Cellulle avec un AI- 33,8 612 71,8 14,8 BSF Cellule selon 34,8 615 72,5 15,5 l'invention, avec un B-BSF Tableau 1 : Grandeurs photovoltaïques obtenues sur les deux cellules photovoltaïques Dans le tableau 1 ci-dessus, l'abréviation « Jcc » signifie la densité de photocourant de court-circuit et l'abréviation « Vco » signifie la tension de circuit ouvert. L'abréviation « FF » signifie le facteur de forme et «Rendement (%) » signifie le rendement de conversion photovoltaïque.

Claims (10)

  1. REVENDICATIONS1. Procédé de préparation sur plaque de silicium d'une structure de type n+pp+ ou de type p+nn+ caractérisé en ce que ledit procédé comprend les étapes successives suivantes : a) Sur une plaque de silicium (1) de type p ou de type n qui comprend une face avant (8) et une face arrière (9), on forme par PECVD sur la face arrière (9) une couche d'oxyde de silicium dopée au bore (BSG) (2), puis une couche barrière à la diffusion de SiOX(3). b) On diffuse une source de phosphore de manière à ce que le phosphore et le bore co-diffusent et à former en outre : - sur la face avant (8) de la plaque obtenue à l'issue de l'étape a) : • une couche d'oxyde de silicium dopée au phosphore (PSG) (4), • une zone dopée n+ (5), - et sur la face arrière (9) de la plaque obtenue à l'issue de l'étape a) : • une zone riche en bore (BRL) (6), ainsi qu' • une zone dopée p+ (7). c) On retire les couches d'oxydes BSG (2), PSG (4) et de SiOX (3), on oxyde la BRL (6) et on retire la couche résultante de cette oxydation.
  2. 2. Procédé de préparation selon la revendication 1 caractérisé en ce que 25 lors de la formation de la couche de BSG (2) le précurseur utilisé comme source de bore est le tri-méthyl-borate.
  3. 3. Procédé de préparation selon la revendication l ou 2 caractérisé en ce que la formation de la couche de BSG (2) est réalisée à une 30 température comprise entre 300 et 400°C et à une puissance comprise entre 500 et 1500W.
  4. 4. Procédé de préparation selon l'une quelconque des revendications 1 à 3 caractérisé en ce que le dépôt de SiOX (3) par PECVD est réalisé à une 35 température comprise entre 300 et 400°C et à une puissance comprise entre 500 et 1500W. 20
  5. 5. Procédé de préparation selon l'une quelconque des revendications 1 à 4 caractérisé en ce que l'étape b) est réalisée dans un four de diffusion thermique basse pression ou à pression atmosphérique.
  6. 6. Procédé de préparation selon l'une quelconque des revendications 1 à 5 caractérisé en ce que l'étape b) comprend les étapes successives suivantes : b1) on commence par faire diffuser le bore dans la plaque de silicium (1) à partir de la couche de BSG (2) formée à l'issue de l'étape a), puis b2) on diffuse une source de phosphore de manière à ce que le bore et le phosphore co-diffusent.
  7. 7. Procédé de préparation selon l'une quelconque des revendications 1 à 6 15 caractérisé en ce que l'étape c) comprend les étapes successives suivantes : c1) On effectue une 1'e' gravure chimique de manière à retirer les couches de BSG (2) et PSG (4). c2) On oxyde la BRL (6). 20 c3) On effectue une 2ième gravure chimique de manière à retirer la couche d'oxyde formée à l'issue de l'étape c2).
  8. 8. Plaque de silicium de structure de type n+pp+ ou de type p+nn+ susceptible d'être obtenue par le procédé de préparation selon l'une 25 quelconque des revendications 1 à 7.
  9. 9. Procédé de fabrication de cellules photovoltaïques caractérisé en ce qu'il comprend les étapes suivantes : a) On prépare une plaque de silicium de structure de type n+pp+ ou de type p+nn+ selon le procédé de préparation selon l'une quelconque des revendications 1 à 7. b) On dépose une couche anti-reflet sur la face avant de la plaque de silicium obtenue à l'issue de l'étape a). c) Eventuellement, on dépose une couche de passivation sur la face arrière. 30 35d) On pose des contacts électriques sous forme de grille sur les faces avant et arrière de la plaque de silicium obtenue à l'issue de l'étape b), ou éventuellement à l'issue de l'étape c).
  10. 10. Cellule photovoltaïque susceptible d'être obtenue par le procédé de fabrication selon la revendication 9.
FR1053154A 2010-04-26 2010-04-26 Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium Active FR2959351B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR1053154A FR2959351B1 (fr) 2010-04-26 2010-04-26 Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
CN201180021231.5A CN102971867B (zh) 2010-04-26 2011-04-26 在硅晶片上制备n+pp+型或p+nn+型结构的方法
PCT/FR2011/050948 WO2011135249A1 (fr) 2010-04-26 2011-04-26 Procédé de préparation d'une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
KR1020127030885A KR101777277B1 (ko) 2010-04-26 2011-04-26 실리콘 웨이퍼들 상에 ｎ+ｐｐ+ 또는 ｐ+ｎｎ+ 구조를 준비하는 방법
US13/643,641 US9082924B2 (en) 2010-04-26 2011-04-26 Method for preparing an N+PP+ or P+NN+ structure on silicon wafers
JP2013506715A JP5940519B2 (ja) 2010-04-26 2011-04-26 シリコンウェハ上にｎ＋ｐｐ＋型又はｐ＋ｎｎ＋型の構造を作製する方法
DE112011101439T DE112011101439T5 (de) 2010-04-26 2011-04-26 Verfahren zur Herstellung einer Struktur vom n+pp+-Typ oder p+nn+-Typ auf Siliciumwafern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1053154A FR2959351B1 (fr) 2010-04-26 2010-04-26 Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium

Publications (2)

Publication Number Publication Date
FR2959351A1 true FR2959351A1 (fr) 2011-10-28
FR2959351B1 FR2959351B1 (fr) 2013-11-08

Family

ID=43759723

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1053154A Active FR2959351B1 (fr) 2010-04-26 2010-04-26 Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium

Country Status (7)

Country Link
US (1) US9082924B2 (fr)
JP (1) JP5940519B2 (fr)
KR (1) KR101777277B1 (fr)
CN (1) CN102971867B (fr)
DE (1) DE112011101439T5 (fr)
FR (1) FR2959351B1 (fr)
WO (1) WO2011135249A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916347A (zh) * 2020-08-13 2020-11-10 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178152B (zh) * 2011-12-22 2015-09-16 茂迪股份有限公司 结晶硅太阳能电池的制造方法
JP2014045036A (ja) * 2012-08-24 2014-03-13 Amaya Corp 半導体装置の製造方法
NL2010116C2 (en) * 2013-01-11 2014-07-15 Stichting Energie Method of providing a boron doped region in a substrate and a solar cell using such a substrate.
KR101371801B1 (ko) 2013-01-11 2014-03-10 현대중공업 주식회사 양면수광형 태양전지의 제조방법
KR20150007394A (ko) * 2013-07-10 2015-01-21 현대중공업 주식회사 양면수광형 태양전지의 제조방법
WO2015087472A1 (fr) * 2013-12-13 2015-06-18 信越化学工業株式会社 Procédé de fabrication de cellules solaires et cellule solaire obtenue par ledit procédé de fabrication
WO2015186288A1 (fr) * 2014-06-02 2015-12-10 株式会社Sumco Tranche de silicium et son procédé de fabrication
DE102014109179B4 (de) 2014-07-01 2023-09-14 Universität Konstanz Verfahren zum Erzeugen von unterschiedlich dotierten Bereichen in einem Siliziumsubstrat, insbesondere für eine Solarzelle, und Solarzelle mit diesen unterschiedlich dotierten Bereichen
CN104538485A (zh) * 2014-11-06 2015-04-22 浙江正泰太阳能科技有限公司 一种双面电池的制备方法
CN105261670B (zh) * 2015-08-31 2017-06-16 湖南红太阳光电科技有限公司 晶体硅电池的低压扩散工艺
JP6509376B2 (ja) * 2015-12-21 2019-05-08 三菱電機株式会社 太陽電池の製造方法
CN105702809A (zh) * 2016-04-07 2016-06-22 南昌大学 一种低温气相沉积固态扩散源制备用于太阳电池的掺杂硅的方法
CN108110088B (zh) * 2017-12-21 2020-11-10 苏州阿特斯阳光电力科技有限公司 太阳能电池的低压扩散工艺及利用其制备得到的太阳能电池
CN109301031B (zh) * 2018-09-12 2021-08-31 江苏林洋光伏科技有限公司 N型双面电池的制作方法
CN111384210B (zh) * 2019-12-27 2021-10-22 横店集团东磁股份有限公司 一种perc叠加se的高开压扩散高方阻工艺
CN111755563B (zh) * 2020-05-26 2022-03-18 晶澳（扬州）太阳能科技有限公司 一种p型单晶硅硼背场双面电池及其制备方法
CN112071950A (zh) * 2020-08-27 2020-12-11 江苏杰太光电技术有限公司 一种用pecvd设备制备钝化接触电池的方法
CN113363334A (zh) * 2021-06-01 2021-09-07 常州时创能源股份有限公司 一种硼掺杂选择性发射极的制备方法
CN113629172B (zh) * 2021-09-14 2023-03-14 常州时创能源股份有限公司 一种太阳能电池的硼扩散方法及其制造方法
CN115020539A (zh) * 2022-05-27 2022-09-06 天津爱旭太阳能科技有限公司 一种perc电池背面结构、制备工艺及perc电池
CN116314465A (zh) * 2023-03-23 2023-06-23 浙江求是半导体设备有限公司 一种发射极及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363993A (en) * 1976-11-19 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
GB2077996A (en) * 1980-06-16 1981-12-23 Philips Nv Method of manufacturing solar cells
JP2000277503A (ja) * 1999-01-19 2000-10-06 Asahi Denka Kogyo Kk ホウ素ドープシリカ膜の形成方法及び電子部品の製造方法
WO2002093621A1 (fr) * 2001-05-14 2002-11-21 Semco Engineering Sa Procede et dispositif de dopage, diffusion et oxydation de plaquettes de silicium a pression reduite

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258077A (en) * 1991-09-13 1993-11-02 Solec International, Inc. High efficiency silicon solar cells and method of fabrication
JP3722326B2 (ja) * 1996-12-20 2005-11-30 三菱電機株式会社 太陽電池の製造方法
JP2008124381A (ja) * 2006-11-15 2008-05-29 Sharp Corp 太陽電池
JP5277485B2 (ja) * 2007-12-13 2013-08-28 シャープ株式会社 太陽電池の製造方法
CN101971358A (zh) * 2008-04-25 2011-02-09 株式会社爱发科 太阳能电池的制造方法、太阳能电池的制造装置以及太阳能电池
US7951637B2 (en) * 2008-08-27 2011-05-31 Applied Materials, Inc. Back contact solar cells using printed dielectric barrier
DE102010029741B4 (de) * 2010-06-07 2013-02-28 Solarworld Innovations Gmbh Verfahren zum Herstellen von Silizium-Wafern, Silizium Wafer und Verwendung eines Silizium-Wafer als Silizium-Solarzelle

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5363993A (en) * 1976-11-19 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4152824A (en) * 1977-12-30 1979-05-08 Mobil Tyco Solar Energy Corporation Manufacture of solar cells
GB2077996A (en) * 1980-06-16 1981-12-23 Philips Nv Method of manufacturing solar cells
JP2000277503A (ja) * 1999-01-19 2000-10-06 Asahi Denka Kogyo Kk ホウ素ドープシリカ膜の形成方法及び電子部品の製造方法
WO2002093621A1 (fr) * 2001-05-14 2002-11-21 Semco Engineering Sa Procede et dispositif de dopage, diffusion et oxydation de plaquettes de silicium a pression reduite

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
DAS A ET AL: "20% efficient screen printed boron BSF cells using spin-on dielectric passivation", PHOTOVOLTAIC SPECIALISTS CONFERENCE (PVSC), 2009 34TH IEEE, IEEE, PISCATAWAY, NJ, USA, 7 June 2009 (2009-06-07), pages 477 - 481, XP031626839, ISBN: 978-1-4244-2949-3 *
KRANZL A ET AL: "Bifacial Solar Cells on Multi-Crystalline Silicon with Boron BSF and Open Rear Contact", PHOTOVOLTAIC ENERGY CONVERSION, CONFERENCE RECORD OF THE 2006 IEEE 4TH WORLD CONFERENCE ON, IEEE, PI, 1 May 2006 (2006-05-01), pages 968 - 971, XP031007467, ISBN: 978-1-4244-0016-4 *
MICHAEL ANDREAS KESSLER ET AL: "Characterisation and implications of the boron rich layer resulting from open-tube liquid source BBR3 boron diffusion processes", PHOTOVOLTAIC SPECIALISTS CONFERENCE (PVSC), 2009 34TH IEEE, IEEE, PISCATAWAY, NJ, USA, 7 June 2009 (2009-06-07), pages 1556 - 1561, XP031626646, ISBN: 978-1-4244-2949-3 *
MOUSSI A ET AL: "BIFACIAL SILICON SOLAR CELLS FABRICATION BY SIMULTANEOUS DIFFUSION OF BORON AND PHOSPHOROUS", PROCEEDINGS OF THE INTERNATIONAL PHOTOVOLTAIC ENERGY CONFERENCE. FLORENCE, MAY 9 - 13, 1988; [PROCEEDINGS OF THE INTERNATIONAL PHOTOVOLTAIC ENERGY CONFERENCE], DORDRECHT, KLUWER, NL, vol. VOL. 2, no. 1988, 9 May 1988 (1988-05-09), pages 1378 - 1381, XP000044528 *
THOMAS KRYGOWSKI ET AL: "A Simultaneously Diffused, Textured, In Situ Oxide AR-Coated Solar Cell Process (STAR Process) for High-Efficiency Silicon Solar Cells", IEEE TRANSACTIONS ON ELECTRON DEVICES, IEEE SERVICE CENTER, PISACATAWAY, NJ, US, vol. 45, no. 1, 1 January 1998 (1998-01-01), pages 194 - 199, XP011016393, ISSN: 0018-9383 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916347A (zh) * 2020-08-13 2020-11-10 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法
CN111916347B (zh) * 2020-08-13 2023-03-21 中国电子科技集团公司第四十四研究所 一种用于soi片的磷扩散掺杂方法

Also Published As

Publication number Publication date
US9082924B2 (en) 2015-07-14
US20130112260A1 (en) 2013-05-09
CN102971867A (zh) 2013-03-13
KR101777277B1 (ko) 2017-09-11
WO2011135249A1 (fr) 2011-11-03
JP2013526049A (ja) 2013-06-20
DE112011101439T5 (de) 2013-04-11
KR20130129818A (ko) 2013-11-29
CN102971867B (zh) 2015-11-25
FR2959351B1 (fr) 2013-11-08
JP5940519B2 (ja) 2016-06-29

Similar Documents

Publication Publication Date Title
FR2959351A1 (fr) Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
CN102598311B (zh) 太阳能电池及制造所述太阳能电池的方法
EP2165371B1 (fr) Procédé pour produire une structure d'émetteur et structures d'émetteur obtenues par ce procédé
US7128975B2 (en) Multicrystalline silicon substrate and process for roughening surface thereof
JP5414298B2 (ja) 太陽電池の製造方法
CN112885923A (zh) 硅太阳能电池制备方法、硅晶片以及硅太阳能电池片
CN102986042A (zh) 制造光伏太阳能电池的方法
Yadav et al. c-Si solar cells formed from spin-on phosphoric acid and boric acid
Singh et al. Fabrication of c-Si solar cells using boric acid as a spin-on dopant for back surface field
TWI401810B (zh) 太陽能電池
EP3331031B1 (fr) Procede de fabrication d'une cellule photovoltaique et cellule photovoltaique
JP6144778B2 (ja) 太陽電池の製造方法
JP2002222973A (ja) 光電変換素子およびその製造方法
JP6426486B2 (ja) 太陽電池素子の製造方法
WO2016174351A1 (fr) Procede de fabrication d'une cellule photovoltaïque
JP2002164555A (ja) 太陽電池およびその形成方法
WO2012169277A1 (fr) Procédé de formation d'une structure de texture et procédé de fabrication de cellule solaire
JP3346907B2 (ja) 太陽電池及びその製造方法
KR20110075992A (ko) 실리콘 기판의 결함 제거 방법
TW201626585A (zh) 太陽能電池及其製造方法
FR3072827B1 (fr) Procede de fabrication d’une cellule photovoltaique
Hahn et al. Solar cells with 11% efficiency on ribbon‐growth‐on‐substrate (RGS) silicon
Hamoudi et al. Effect of rapid thermal annealing on photovoltaic properties of silicon solar cell fabricated by one-step laser doping in liquid
CN117941079A (zh) 生产太阳能电池的方法
CN120676740A (zh) 太阳能电池及其制备方法

Legal Events

Date Code Title Description
TQ Partial transmission of property

Owner name: EDF ENR PWT, FR

Effective date: 20130426

Owner name: SYNERGIES POUR EQUIPEMENTS MICRO-ELECTRONIQUE , FR

Effective date: 20130426

Owner name: CENTRE NATIONAL DE LA RECHERCHE SCIENTIFIQUE, FR

Effective date: 20130426

Owner name: INSTITUT NATIONAL DES SCIENCES APPLIQUEES DE L, FR

Effective date: 20130426

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15