[go: up one dir, main page]

FR2633747A1 - Adaptive image-processing system - Google Patents

Adaptive image-processing system Download PDF

Info

Publication number
FR2633747A1
FR2633747A1 FR8808924A FR8808924A FR2633747A1 FR 2633747 A1 FR2633747 A1 FR 2633747A1 FR 8808924 A FR8808924 A FR 8808924A FR 8808924 A FR8808924 A FR 8808924A FR 2633747 A1 FR2633747 A1 FR 2633747A1
Authority
FR
France
Prior art keywords
image
circuit
modification
determination
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8808924A
Other languages
French (fr)
Other versions
FR2633747B1 (en
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Societe Anonyme de Telecommunications SAT
Original Assignee
Societe Anonyme de Telecommunications SAT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societe Anonyme de Telecommunications SAT filed Critical Societe Anonyme de Telecommunications SAT
Priority to FR8808924A priority Critical patent/FR2633747A1/en
Publication of FR2633747A1 publication Critical patent/FR2633747A1/en
Application granted granted Critical
Publication of FR2633747B1 publication Critical patent/FR2633747B1/fr
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)

Abstract

The image to be processed is stored in a memory storage circuit 1. Modification circuits 2, 3, 7, 9 and circuits 4, 5, 6, 8, 10 for determining characteristic magnitudes of the image to be processed are arranged in cascade in order to form a single chain. A microprocessor 20 controls several successive passes of the image in the chain, setting the modification circuits 2, 3, 7, 9 and determination circuits 4, 5, 6, 8, 10 as a function of the preceding passes. The image is read in the form of a vector of pixels and processed on the move by each of the circuits. The invention applies to the detection of a target in a noisy image, for example.

Description

La présente invention a pour objet un système adaptatif de traitement d'image comprenant - une chaîne de moyens réglables de modification de l'image à traiter, - une pluralité de moyens de détermination de grandeurs caractéristiques de l'image à traiter, et, - des moyens pour, en réponse aux résultats en sortie des moyens de détermination, régler les moyens de modification afin que le traitement soit adapté aux dites grandeurs caractéristiques.The subject of the present invention is an adaptive image processing system comprising - a chain of adjustable means for modifying the image to be processed, - a plurality of means for determining magnitudes characteristic of the image to be processed, and, - means for, in response to the results at the output of the determination means, adjusting the modification means so that the processing is adapted to said characteristic quantities.

Un tel système peut s'appliquer à toute sorte de traitement image, et plus particulièrement à la détermination de la position d'une cible contrastée dans une image bruitée, par exemple une image infra-rouge.Such a system can be applied to any kind of image processing, and more particularly to the determination of the position of a contrasting target in a noisy image, for example an infrared image.

On connait déjà de tels, systèmes dans lequel la chaine des moyens de modification comprend un circuit formant masque suivi d'un circuit formant seuil, par exemple. Les moyens de détermination de grandeurs caractéristiques comprennent un circuit de calcul de barycentre, relié à la sortie de la chaîne, et un circuit de calcul de statistiques recevant le signal vidéo représentatif de l'image à traiter, reçu également par le circuit formant masque.Les moyens de réglage comprennent un microprocesseur agencé pour, en réponse aux résultats en sortie du circuit de calcul de statistiques, régler le circuit formant masque et le circuit formant seuil de façon adaptée aux caractéristiques statistiques de l'image, de façon à ce que les résultats en sortie du circuit de calcul du barycentre représentent, par exemple, les coordonnées d'une éventuelle cible contrastée avec une erreur aussi faible que possible.Such systems are already known, in which the chain of modification means comprises a mask circuit followed by a threshold circuit, for example. The means for determining characteristic quantities include a barycenter calculation circuit, connected to the output of the chain, and a statistics calculation circuit receiving the video signal representative of the image to be processed, also received by the mask circuit. The adjustment means comprise a microprocessor arranged to, in response to the results at the output of the statistics calculation circuit, adjust the mask circuit and the threshold circuit in a manner adapted to the statistical characteristics of the image, so that the results at the output of the barycenter calculation circuit represent, for example, the coordinates of a possible target contrasted with an error as small as possible.

Un tel système a pour inconvénient principal sa structure figée, qui fait que, si, dans un cas pratique, lton s'aperçoit qu'il est nécessaire, pour parvenir à un meilleur résultat, d'effectuer une modification d'un type nouveau, ou de calculer une grandeur caractéristique d'un type nouveau il est nécessaire de modifier toute la structure du système, ce qui est long et motteux. Ceci est un inconvénient important, surtout dans un domaine comme le traitement d'image ou, dans une situation donnée, les tâtonnements expérimentaux sont nombreux avant de parvenir à un résultat satisfaisant. De plus, lorsqu'un tel système tombe en panne, il est très difficile de localiser le circuit défectueux du fait de la structure complexe du système, et des interactions des différents circuits les uns sur les autres.The main drawback of such a system is its fixed structure, which means that if, in a practical case, it is noticed that it is necessary, in order to achieve a better result, to carry out a modification of a new type, or to calculate a characteristic quantity of a new type, it is necessary to modify the whole structure of the system, which is long and clumpy. This is a major drawback, especially in a field such as image processing or, in a given situation, there are numerous trial and error before reaching a satisfactory result. In addition, when such a system breaks down, it is very difficult to locate the defective circuit due to the complex structure of the system, and the interactions of the different circuits on each other.

La présente invention vise à pallier les inconvénients précédents.The present invention aims to overcome the above drawbacks.

A cet effet, elle a pour objet un système du type défini ci-dessus, caractérisé par le fait que - les sorties vidéo respectives des moyens de modification sont toutes identiques, - les entrées vidéo respectives des moyens de modification et des dits moyens de détermination sont toutes identiques, chacune d'entre elles pouvant recevoir le signal d'une sortie vidéo quelconque, - chacun des dits moyens de détermination est réglable, et pourvu d'une sortie vidéo identique aux précédentes délivrant un signal vidéo identique à celui reçu sur son entrée vidéo, - chacun des moyens de détermination est inséré dans ladite chaîne, - il est prévu, à l'entrée de ladite chaîne, des moyens pour mémoriser l'image à traiter, et, - les moyens de réglage sont agencés pour commander plusieurs passages successifs de l'image à traiter dans ladite chaîne, et pour régler, à chaque passage, les moyens de modification et les moyens de détermination en réponse aux résultats déterminés par les moyens de détermination au cours des passages précédents.To this end, it relates to a system of the type defined above, characterized in that - the respective video outputs of the modification means are all identical, - the respective video inputs of the modification means and of said determination means are all identical, each of them being able to receive the signal of any video output, - each of said means of determination is adjustable, and provided with a video output identical to the previous ones delivering a video signal identical to that received on its video input, - each of the determination means is inserted into said chain, - there is provided, at the input of said chain, means for storing the image to be processed, and, - the adjustment means are arranged to control several successive passages of the image to be processed in said chain, and to adjust, at each passage, the modification means and the determination means in response to the result s determined by the means of determination during the preceding passages.

Dans le système de l'invention, du fait que les moyens de détermination sont pourvus d'une sortie vidéo, et du fait que toutes les entrées vidéo et toutes les sorties vidéo sont compatibles, la structure du système, en forme d'une unique chaîne, est très simple et permet d'ajouter, ou de supprimer, un circuit sans remettre en cause l'architecture du système. De plus, grâce aux moyens de mémorisation et aux plusieurs passages successifs de l'image dans la chaîne, la simplicité de la structure est sans contrepartie sur la complexité des traitements susceptibles d'être effectués par le système.In the system of the invention, the fact that the determination means are provided with a video output, and the fact that all the video inputs and all the video outputs are compatible, the structure of the system, in the form of a single chain, is very simple and allows adding, or deleting, a circuit without calling into question the architecture of the system. In addition, thanks to the storage means and the several successive passages of the image in the chain, the simplicity of the structure is without compensation for the complexity of the processing operations that can be carried out by the system.

Avantageusement, les-moyens de réglage et les moyens de mémorisation sont agencés pour que l'image soit lue sous forme d'une succession de pixels, et les moyens de modification et les moyens de détermination sont prévus pour, lors de chaque passage, traiter à la volée la succession de pixels représentant l'image. Advantageously, the adjustment means and the storage means are arranged so that the image is read in the form of a succession of pixels, and the modification means and the determination means are provided for, during each pass, to process on the fly the succession of pixels representing the image.

Alors, la rapidité du système est compatible avec un traitement, en temps réel, d'images animées.The speed of the system is therefore compatible with real-time processing of moving images.

Avantageusement encore, il est prévu, sur chacun des moyens de modifification et des moyens de détermination une deuxième sortie vidéo, délivrant un signal vidéo identique à celui de ladite première sortie vidéo, raccordé à un bus vidéo unique.Advantageously also, a second video output is provided on each of the modification means and of the determination means, delivering a video signal identical to that of said first video output, connected to a single video bus.

Alors, la détermination des éléments défaillants en cas de panne est particulièrement simple.So determining which elements fail in the event of a failure is particularly simple.

La présente invention sera mieux comprise grâce à la description suivante de deux formes de réalisation du système de l'invention, faite en se référant aux dessins annexés, sur lesquels - la figure I représente un système pour l'acquisition d'une cible par un missile; - la figure 2 représente un système pour la poursuite d'une cible par un missile, et, - la figure 3 représente un système pour l'acquisition et la poursuite d'une cible par un missile.The present invention will be better understood from the following description of two embodiments of the system of the invention, made with reference to the accompanying drawings, in which - Figure I shows a system for the acquisition of a target by a missile; - Figure 2 shows a system for the pursuit of a target by a missile, and, - Figure 3 shows a system for the acquisition and pursuit of a target by a missile.

En se référant à la figure 1, un système d'acquisition d'une cible contrastée dans une image est maintenant décrit.Referring to FIG. 1, a system for acquiring a target contrasted in an image is now described.

L'image dont il s'agit ici est une image infra-rouge obtenue en sortie de la tête d'analyse d'un autodirecteur monté sur un missile, et la cible est par exemple un avion, qui, à cause de sa température beaucoup plus élevée que le fond de ciel sur lequel il se trouve, apparaît, de façon contrastée sur l'image infra-rouge.The image in question here is an infrared image obtained at the output of the analysis head of a seeker mounted on a missile, and the target is for example an airplane, which, because of its temperature very much higher than the background of the sky on which it is located, appears, in a contrasting manner on the infrared image.

Par acquisition, on entend la détermination de la position de la cible dans l'image, étant èntendu que, à priori, la position de cette cible est quelconque. Comme cela est bien connu de l'homme de métier, la phase d'acquisition est la phase au cours de laquelle le missile recherche sa cible. A cet effet, la tête d'analyse infra-rouge est commandée pour balayer le champ le plus large possible. Dès que l'acquisition a eu lieu, c 'est-à-dire dès que la cible a été détectée et sa position déterminée, le missile passe en phase de poursuite, au cours de laquelle les gouvernes sont commandées pour que la cible apparaisse au centre du champ et y reste, l'amplitude du balayage de la tête d'analyse étant alors sensiblement réduite. Un système de poursuite sera décrit en référence à la figure 2.By acquisition is meant the determination of the position of the target in the image, it being understood that, a priori, the position of this target is arbitrary. As is well known to those skilled in the art, the acquisition phase is the phase during which the missile searches for its target. To this end, the infrared analysis head is controlled to scan the widest possible field. As soon as the acquisition has taken place, that is to say as soon as the target has been detected and its position determined, the missile goes into the pursuit phase, during which the control surfaces are controlled so that the target appears at center of the field and remains there, the amplitude of the scanning of the analysis head then being substantially reduced. A tracking system will be described with reference to Figure 2.

Le système d'acquisition de la figure 1 comprend, disposés en cascade à la sortie de la tête d'analyse non représentée car classique, un circuit de mémorisation 1, un circuit 4 de détection des maxima locaux, un circuit 5 de calcul de statistiques, un circuit de filtrage 7, un circuit 9 de comparaison au bruit de fond, et un circuit 10 de mémorisation d'alarmes. The acquisition system of FIG. 1 comprises, arranged in cascade at the output of the analysis head, not shown because it is conventional, a storage circuit 1, a circuit 4 for detecting local maxima, a circuit 5 for calculating statistics , a filtering circuit 7, a circuit 9 for comparing the background noise, and a circuit 10 for storing alarms.

Le circuit de mémorisation 1 est pourvu d'une entrée vidéo numérique sur laquelle il reçoit, en provenance de la tête d'analyse, un signal vidéo numérique IO, supporté par un bus 50, et comprenant une suite de mots d'ici 12 bits, associés à des signaux d'horloge, de synchronisation et de validation connus de l'homme de métier. Chacun de ces mots représente un pixel de limage infra-rouge, et résulte de la conversion analogique-numérique du signal analogique représentant l'intensité du rayonnement infra-rouge mesurée pour ce pixel, éventuellement corrigée pour tenir compte des défauts de la tête d'analyse.The storage circuit 1 is provided with a digital video input on which it receives, from the analysis head, a digital video signal IO, supported by a bus 50, and comprising a series of words by 12 bits , associated with clock, synchronization and validation signals known to those skilled in the art. Each of these words represents a pixel of the infrared image, and results from the analog-digital conversion of the analog signal representing the intensity of the infrared radiation measured for this pixel, possibly corrected to take account of the defects of the head. analysis.

Le circuit de mémorisation 1 est pourvu d'une sortie vidéo numérique qui délivre un signal Il, comprenant, comme le signal IO, une suite de mots de 12 bits représentant chacun un pixel, associés à un signal d'horloge, un signal de validation et un signal de synchronisation. Le signal Il est supporté par un bus 51, qui comprend ici 19 conducteurs répartis comme suit : un pour chacun des 12 bits représentatifs du pixel, un pour le signal d'horloge, un pour le signal de validation, un pour le signal de synchronisation, et quatre non utilisés.The storage circuit 1 is provided with a digital video output which delivers a signal II, comprising, like the signal IO, a series of words of 12 bits each representing a pixel, associated with a clock signal, a validation signal and a synchronization signal. The signal It is supported by a bus 51, which here comprises 19 conductors distributed as follows: one for each of the 12 bits representative of the pixel, one for the clock signal, one for the validation signal, one for the synchronization signal , and four not used.

Le circuit 4 de détection des maxima locaux est pourvu d'une entrée vidéo numérique, recevant le signal Il', et d'une sortie vidéo numérique délivrant un signal I4, supporté par un bus 54 identique au bus 51.The local maximum detection circuit 4 is provided with a digital video input, receiving the signal Il ', and with a digital video output delivering a signal I4, supported by a bus 54 identical to the bus 51.

De même, le circuit 5 de calcul de statistiques, le circuit de filtrage 7, et le circuit 9 de comparaison au bruit de fond sont pourvus chacun d'une entrée vidéo numérique recevant respectivement le signal I4, un signal I5 et un signal I7, et chacun d'une sortie vidéo numérique délivrant respectivement les signaux I5, I7, et un signal I9. Les signaux I5, I7, et I9 sont supportés respectivement par des bus 55, 57 et 59, identiques aux bus 51 et 54.Similarly, the statistics calculation circuit 5, the filtering circuit 7, and the background noise comparison circuit 9 are each provided with a digital video input receiving respectively the signal I4, a signal I5 and a signal I7, and each of a digital video output respectively delivering the signals I5, I7, and a signal I9. Signals I5, I7, and I9 are supported respectively by buses 55, 57 and 59, identical to buses 51 and 54.

Enfin, le circuit 10 de mémorisation d'alarmes est pourvu d'une entrée vidéo numérique recevant le signal I9. Finally, the alarm storage circuit 10 is provided with a digital video input receiving the signal I9.

Ainsi, les sorties vidéo numériques des circuits 1, 4, 5, 7 et 9 sont toutes identiq(ues, ainsi que les entrées vidéo numériques des circuits 4, 5, 7, 9 et 10, et chacune de ces entrées pourrait donc recevoir le signal délivré par chacune de ces sorties.Thus, the digital video outputs of circuits 1, 4, 5, 7 and 9 are all identical, as well as the digital video inputs of circuits 4, 5, 7, 9 and 10, and each of these inputs could therefore receive the signal delivered by each of these outputs.

Comme cela apparaît sur la figure 1, chacun des circuits 1, 4, 5, 7, 9 et 10 est pourvu d'un accès relié à un microprocesseur 20 par l'intermédiaire d'un bus bidirectionnel 60.As shown in FIG. 1, each of the circuits 1, 4, 5, 7, 9 and 10 is provided with an access connected to a microprocessor 20 via a bidirectional bus 60.

Comme cela sera mieux compris dans la suite, chaque circuit 1, 4, 5, 7, 9 et 10 agit sur l'image qu'il reçoit soit pour la modifier, soit pour déterminer une ou plusieurs grandeurs caractéristiques de cette image. A cet effet, chacun de ces circuits reçoit sur l'accès qui le relie au bus 60, des données de reconfiguration, c' est-à-dire de réglage des tâches qu'il doit effectuer sur le signal vidéo qui le traverse. Lorsque ces tâches sont effectuées, des données représentant le ou les résultats de ces taches sont disponibles sur le même~ accès, où elles sont lues par le microprocesseur 20.As will be better understood hereinafter, each circuit 1, 4, 5, 7, 9 and 10 acts on the image which it receives either to modify it or to determine one or more quantities characteristic of this image. To this end, each of these circuits receives on the access which connects it to the bus 60, reconfiguration data, that is to say adjustment of the tasks which it must perform on the video signal which passes through it. When these tasks are performed, data representing the result or results of these tasks are available on the same access, where they are read by the microprocessor 20.

Chacun des circuits 1, 4, 5, 7, 9 et 10 est pourvu d'une sortie vidéo numérique supplémentaire, délivrant un signal identique à celui délivré sur la sortie vidéo numérique précédemment définie, reliée à un bus 70. Comme cela sera mieux compris dans la suite, ce bus, dit bus d'essai, ntest pas utilisé en fonctionnement normal, mais permet en cas de mauvais fonctionnement du système, par exemple, de déterminer quel est le circuit défaillant.Each of the circuits 1, 4, 5, 7, 9 and 10 is provided with an additional digital video output, delivering a signal identical to that delivered on the digital video output previously defined, connected to a bus 70. As will be better understood in the following, this bus, called test bus, is not used in normal operation, but allows in the event of a malfunction of the system, for example, to determine which circuit is faulty.

Ainsi il apparaît que les circuits 1, 4, 5, 7, 9 et 10 sont disposés de façon à former une chaîne unique, dans laquelle peut passer, sous forme des signaux Il, I4, 15, I7, et I9, successivement, une image à traiter mémorisée dans le circuit de mémorisation 1, pour y être modifiée et pour que soient déterminées certaines des grandeurs caractéristiques de cette image, sous les ordres du microprocesseur 20.Thus it appears that circuits 1, 4, 5, 7, 9 and 10 are arranged so as to form a single chain, in which can pass, in the form of signals Il, I4, 15, I7, and I9, successively, a image to be processed stored in the storage circuit 1, in order to be modified therein and so that certain of the quantities characteristic of this image are determined, under the orders of the microprocessor 20.

Avant d'aborder le fonctionnement détaillé du système, chacun des circuits 1, 4, 5, 7, 9 et 10 est maintenant décrit.Before tackling the detailed operation of the system, each of the circuits 1, 4, 5, 7, 9 and 10 is now described.

Le circuit de mémorisation 1 a pour fonction principale la mémorisation de l'image infra-rouge en sortie de la tête d'analyse. De plus, il autorise le changement de rythme entre l'écriture des pixels numérisés du signal IO, et la lecture de ceux du signal Il. En effet, le rythme d'écriture est ici sensiblement de 1 ps par pixel, alors que, comme cela sera mieux compris dans la suite, le rythme de lecture est sensiblement dix fois plus rapide, c'est-à- dire de 100 ns par pixel.The main function of the storage circuit 1 is the storage of the infrared image at the output of the analysis head. In addition, it allows the change of rhythm between the writing of the digitized pixels of the signal IO, and the reading of those of the signal Il. Indeed, the writing rate here is substantially 1 ps per pixel, while, as will be better understood below, the reading rate is significantly ten times faster, that is to say 100 ns per pixel.

Par ailleurs, les pixels de l'image à mémoriser étant organisés, de façon connue, en lignes et en colonnes, le circuit de mémorisation permet l'écriture et la lecture des pixels, au choix, ligne par ligne, ou colonne par colonne, de droite à gauche ou inversement, et de haut en bas ou inversement. Cette caractéristique permet, par exemple, d'adapter les sens de lecture ou d'écriture au sens de balayage de la tête d'analyse, sens de balayage qui est souvent inversé d'une image à la suivante. De cette façon, le signal Il correspond toujours à la même disposition de l'image de la cible, et non à une disposition inversée d'une image à la suivante, ce qui permet un gain de temps sur les traitements ultérieurs. Le choix des types et sens de lecture ou d'écriture est fait par le microprocesseur 20, par l'intermédiaire du bus 60. Furthermore, the pixels of the image to be memorized being organized, in a known manner, in rows and columns, the memorization circuit allows the writing and the reading of the pixels, as desired, row by row, or column by column, from right to left or vice versa, and from top to bottom or vice versa. This characteristic makes it possible, for example, to adapt the directions of reading or writing to the direction of scanning of the analysis head, direction of scanning which is often reversed from one image to the next. In this way, the signal Il always corresponds to the same arrangement of the target image, and not to an inverted arrangement from one image to the next, which saves time on subsequent processing. The choice of types and direction of reading or writing is made by the microprocessor 20, via the bus 60.

Enfin, le circuit de mémorisation 1 permet la lecture des pixels dans une portion seulement de l'image mémorisée, portion définie rar le rang de sa première ligne et de sa première colonne et le nombre de ses lignes et de ses colonnes, et appelée dans la suite "sous-image". Ceci permet, comme cela sera mieux compris dans la suite, un gain de temps pour certains traitements. Le choix de la sous-image est fait par le microprocesseur 20, par l'intermédiaire du bus 60.Finally, the storage circuit 1 allows the reading of the pixels in only a portion of the stored image, defined portion rar the rank of its first row and of its first column and the number of its rows and of its columns, and called in the continuation "sub-image". This will, as will be better understood hereinafter, save time for certain treatments. The choice of the sub-image is made by the microprocessor 20, via the bus 60.

Le circuit de mémorisation 1 comprend ici deux mémoires identiques de type RAM, permettant chacune la mémorisation d'une image de 512 x 512 pixels, et tous les circuits nécessaires pour l'adressage de ces mémoires, tel que cet adressage vient d'être décrit.Comme les pixels du signal Io arrivent de façon continue, et que l'on souhaite effectuer, dans la channe, un traitement en temps réel le plus rapide possible, chacune des deux mémoires est alternativement utilisée en lecture et en écriture, le signal IO étant inscrit dans l'une tandis que l'autre est lue pour engendrer le signal Il. La conception d'un circuit comprenant les deux mémoire's ci-dessus et des circuits d'adressage, agencés pour fonctionner comme cela vient d'être décrit, est à la portée de l'homme de métier et le circuit 1 ne sera donc pas davantage décrit.The storage circuit 1 here comprises two identical RAM type memories, each allowing the storage of an image of 512 x 512 pixels, and all the circuits necessary for the addressing of these memories, such as this addressing has just been described. .As the pixels of the Io signal arrive continuously, and we want to carry out, in the channe, a processing in real time as fast as possible, each of the two memories is alternately used in reading and writing, the IO signal being written in one while the other is read to generate the signal Il. The design of a circuit comprising the two memories above and addressing circuits, arranged to operate as just described, is within the reach of the skilled person and circuit 1 will therefore not be more described.

Le circuit 4 de détection des maxima locaux est agencé pour comparer l'intensité de chaque pixel du signal Il à l'intensité de chacun des'huit pixels les plus proches de ce pixel sur l'image, infra-rouge, et pour délivrer un signal I4 identique au siganl Il, à un temps de retard près. Le circuit 4 calcule chacune des huit différences d'intensité entre ce pixel et ses huit voisins. Si ces huit différences sont toutes supérieures à un seuil, le pixel est considéré comme étant un maximum local. La valeur du seuil est réglée par le microprocesseur 20, par l'intermédiaire du bus 60. Les coordonnées de ce maximum local sont des grandeurs caractéristiques de l'image infrarouge, déterminées par le circuit 4-de détection des maxima locaux.Ces coordonnées peuvent etre transmises au microprocesseur 20 afin que celui-ci les stocke en vue d'une utilisation ultérieure. Toutefois, comme quatre conducteurs du bus 54 sont inutilisés, il est également possible, et équivalent, d'utiliser l'un de ces conducteurs comme indicateur de maximum local, pour transmettre les résultats déterminés par le circuit 4 en aval de celui-ci. The local maxima detection circuit 4 is arranged to compare the intensity of each pixel of the signal II with the intensity of each of the eight pixels closest to this pixel on the infrared image, and to deliver a signal I4 identical to siganl II, except for a delay time. Circuit 4 calculates each of the eight intensity differences between this pixel and its eight neighbors. If these eight differences are all greater than a threshold, the pixel is considered to be a local maximum. The threshold value is adjusted by the microprocessor 20, via the bus 60. The coordinates of this local maximum are quantities characteristic of the infrared image, determined by the circuit 4-of detection of local maxima. These coordinates can be transmitted to the microprocessor 20 so that it stores them for later use. However, since four conductors of the bus 54 are unused, it is also possible, and equivalent, to use one of these conductors as a local maximum indicator, to transmit the results determined by the circuit 4 downstream of the latter.

A cet effet, le circuit 4 est agencé pour que, à sa sortie, au moment où les niveaux des 12 conducteurs de données représentent les 12 bits d'un pixel, le niveau du conducteur indicateur de maximum local soit haut, par exemple, si ce pixel est un maximum local, et bas dans le cas contraire.For this purpose, the circuit 4 is arranged so that, at its output, when the levels of the 12 data conductors represent the 12 bits of a pixel, the level of the local maximum indicator conductor is high, for example, if this pixel is a local maximum, and low otherwise.

On notera que le circuit 4 devant comparer la valeur de l'intensité d'un pixel à celle de ses huit voisins pour déterminer si ce pixel est ou n'est pas un maximum local, il est nécessaire, dans le cas où l'on utilise un indicateur de maximum local, comme cela vient d'être décrit, ## un certain délai s'écoule entre l'instant d'entrée des informations relatives à un pixel dans le circuit 4, et leur instant de sortie. Ce délai entre le signal I4 et le signal Il est au moins égal au laps de temps nécessaire pour que les informations relatives à chacun des huit pixels voisins du pixel traité soient connues du circuit 4.It will be noted that circuit 4 having to compare the value of the intensity of a pixel with that of its eight neighbors to determine if this pixel is or is not a local maximum, it is necessary, in the case where one uses a local maximum indicator, as has just been described, ## a certain time elapses between the time of entry of the information relating to a pixel in the circuit 4, and their time of exit. This delay between the signal I4 and the signal It is at least equal to the period of time necessary for the information relating to each of the eight pixels neighboring the processed pixel to be known to the circuit 4.

On notera que le circuit 4 ne modifie pas l'image qui le traverse, puisque le signal I4 est identique au signal Il, au délai près dont il a été question. Toutefois, comme cela sera mieux compris dans la suite, il se trouve des situations où l'on n'a pas besoin de détecter les maxima locaux. Dans ce cas, il est inutile de perdre du temps à cause du passage dans le circuit 4. Il est donc prévu, en amont de la sortie vidéo du circuit 4, un multiplexeur à deux entrées, l'une reliée à la sortie vidéo des circuits de travail du ctrcuit 4, l'autre relié directement au buffer d'entrée vidéo du circuit 4. Le microprocesseur 20 commande ce multiplexeur, par l'intermédiaire du bus 60, de façon à ce que le signal vidéo transite soit par l'intermédiaire des circuits de travail, soit directement vers la sortie.Dans le second cas, on dit que le microprocesseur 20 règle le circuit 4 afin qu'il soit "transparent". Cette caractéristique n'est pas particulière au circuit 4 et elle est systématiquement prévue sur tous les circuits qui seront décrits dans la suite comme étant pourvus d'une entrée vidéo et d'une sortie vidéo, et réglables par le microprocesseur 20. Pour des raisons de simplicité, il nty sera donc plus fait allusion.It will be noted that the circuit 4 does not modify the image which passes through it, since the signal I4 is identical to the signal Il, except for the delay which has been mentioned. However, as will be better understood below, there are situations where there is no need to detect the local maxima. In this case, it is useless to waste time because of the passage in the circuit 4. There is therefore provided, upstream of the video output of the circuit 4, a multiplexer with two inputs, one connected to the video output of the working circuits of circuit 4, the other connected directly to the video input buffer of circuit 4. The microprocessor 20 controls this multiplexer, via bus 60, so that the video signal passes through the through the working circuits, or directly to the output. In the second case, it is said that the microprocessor 20 regulates the circuit 4 so that it is "transparent". This characteristic is not particular to circuit 4 and it is systematically provided for on all circuits which will be described hereinafter as being provided with a video input and a video output, and adjustable by the microprocessor 20. For reasons simplicity, so nty will no longer be alluded to.

La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 4 de détection des maxima locaux est à la portée d'un homme de métier, et ce circuit ne sera donc pas davantage décrit.The design of a calculation circuit carrying out the functions which have just been described with regard to circuit 4 for detecting local maxima is within the reach of a person skilled in the art, and this circuit will therefore not be described further.

Le circuit 5 de calcul de statistiques est agencé pour déterminer des grandeurs caractéristiques de l'image représentée par les pixels du signal I4 et pour délivrer un signal I5 identique au signal I4, à un temps de retard près. Ces grandeurs sont ici les suivantes - nombre de pixels d'intensité nulle, - nombre de pixels d'intensité non nulle, - intensité maximale de l'image et coordonnées du ou des pixels d'intensité maximale, - intensité minimale de l'image et coordonnées du ou des pixels d'intensité minimale, - intensité moyenne de l'image, - intensité "efficace" ou R.M.S. de l'image, et, - valeur quadratique moyenne de l'intensité.The circuit 5 for calculating statistics is arranged to determine magnitudes characteristic of the image represented by the pixels of the signal I4 and to deliver a signal I5 identical to the signal I4, with a delay time. These quantities are here as follows - number of pixels of zero intensity, - number of pixels of non-zero intensity, - maximum intensity of the image and coordinates of the pixel (s) of maximum intensity, - minimum intensity of the image and coordinates of the pixel (s) of minimum intensity, - average intensity of the image, - "effective" intensity or RMS of the image, and, - quadratic mean value of the intensity.

Le choix de la ou des grandeurs à déterminer par le circuit 5 est fait par le microprocesseur 20, par l'intermédiaire du bus 60. De même, les résultats déterminés par le circuit 5 sont lus par le microprocesseur 20 grâce au bus 60. La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 5 est à la portée d'un homme de métier, et ce circuit ne sera donc pas davantage décrit.The choice of the quantity or quantities to be determined by the circuit 5 is made by the microprocessor 20, via the bus 60. Likewise, the results determined by the circuit 5 are read by the microprocessor 20 thanks to the bus 60. The design of a calculation circuit carrying out the functions which have just been described in connection with circuit 5 is within the reach of a skilled person, and this circuit will therefore not be described further.

Le circuit de filtrage 7 est agencé pour effectuer un filtrage de l'image représentée par les pixels du signal
I5, l'image filtrée étant représentée par les pixels du signal I7. Le filtrage peut entre soit passe-haut, soit passe-bas, soit une convolution 3 x 3 de type Sobel, pour faire ressortir les traits horizontaux. Le choix du type et des paramètres du filtrage 7 est fait par le microprocesseur 20, par l'intermédiaire du bus 60. Comme le circuit de filtrage 7 modifie l'image représentée par les pixels du signal I5, sans déterminer de grandeurs caractéristiques de cette image, ltaccès du circuit 7 raccordé au bus 60 est unidirectionnel, c'est-à-dire qu'il ne supporte que des informations entrant dans le circuit 7.
The filter circuit 7 is arranged to filter the image represented by the signal pixels
I5, the filtered image being represented by the pixels of the signal I7. The filtering can be either high-pass, low-pass, or a 3 x 3 Sobel-type convolution, to bring out the horizontal lines. The choice of the type and parameters of the filtering 7 is made by the microprocessor 20, via the bus 60. As the filtering circuit 7 modifies the image represented by the pixels of the signal I5, without determining the quantities characteristic of this image, the access to circuit 7 connected to bus 60 is unidirectional, that is to say that it only supports information entering circuit 7.

On peut dire que ces informations, relatives au type et aux paramètres de filtrage effectués par le circuit 7, sont relatives au réglage du circuit 7 par le microprocesseur 20. La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 7 est à la portée de l'homme de métier, et ce circuit ne sera donc pas davantage décrit.We can say that this information, relating to the type and filtering parameters carried out by the circuit 7, relates to the adjustment of the circuit 7 by the microprocessor 20. The design of a calculation circuit carrying out the functions which have just been described about circuit 7 is within the reach of the skilled person, and this circuit will therefore not be described further.

Le circuit 9 de comparaison au bruit de fond est agencé pour comparer l'intensité de chaque pixel au bruit de fond local autour de ce pixel, et pour le remplacer par un pixel d'intensité nulle lorsqu'il est insuffisamment contrasté par rapport au bruit de fond, ou lorsque, suffisamment contrasté, il n'a pas été détecté comme maximum local par le circuit 4. Lorsque par contre, un pixel est suffisamment contrasté et lorsque, de plus, il a été détecté comme maximum local par le circuit 4, le pixel est remplacé par un pixel d'intensité maximale. L'image ainsi modifiée par le circuit 9 est représentée par le signal I9. Plus précisément, le bruit de fond local autour d'un pixel est calculé par le circuit 9 comme étant la moyenne locale sur le carré de 3 x 3 ou de 5 x 5 pixels, par exemple, au centre duquel se trouve ce pixel.Le pixel est considéré comme ~suffisamment contrasté si la différence entre l'intensité du pixel et le bruit de fond local est supérieure à un seuil. Si tel est le cas, et si le microprocesseur 20 ou le signal sur le conducteur indicateur du maximum local indique que le pixel est un maximum local, le pixel est remplacé par un pixel d'intensité maximale.The background noise comparison circuit 9 is arranged to compare the intensity of each pixel with the local background noise around this pixel, and to replace it with a pixel of zero intensity when it is insufficiently contrasted with respect to the noise. background, or when, sufficiently contrasted, it was not detected as local maximum by circuit 4. When on the other hand, a pixel is sufficiently contrasted and when, moreover, it was detected as local maximum by circuit 4 , the pixel is replaced by a pixel of maximum intensity. The image thus modified by circuit 9 is represented by signal I9. More precisely, the local background noise around a pixel is calculated by circuit 9 as being the local average over the square of 3 x 3 or 5 x 5 pixels, for example, at the center of which this pixel is located. pixel is considered to be ~ sufficiently contrasted if the difference between the pixel intensity and the local background noise is greater than a threshold. If this is the case, and if the microprocessor 20 or the signal on the conductor indicating the local maximum indicates that the pixel is a local maximum, the pixel is replaced by a pixel of maximum intensity.

Le choix de la taille du carré servant au calcul du bruit de fond local, ainsi que celui du seuil, par exemple, sont fait par le microprocesseur 20, par l'intermédiaire du bus 60. Là, encore, comme le circuit 9 modifie l'image sans calculer de grandeur caractéristique de celle-ci, aucun résultat n'est transmis du circuit 9 vers le microprocesseur 20, et l'accès du circuit 9 raccordé au bus 60 est unidirectionnel vers le circuit 9. La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 9 est à la portée de l'homme de métier et ce circuit ne sera donc pas davantage décrit. The choice of the size of the square used for the calculation of the local background noise, as well as that of the threshold, for example, are made by the microprocessor 20, via the bus 60. Here again, as the circuit 9 modifies the image without calculating a characteristic magnitude thereof, no result is transmitted from circuit 9 to microprocessor 20, and access from circuit 9 connected to bus 60 is unidirectional to circuit 9. The design of a circuit computation carrying out the functions which have just been described with regard to circuit 9 is within the reach of those skilled in the art and this circuit will therefore not be described further.

Le circuit 10 de mémorisation d'alarmes est agencé pour déterminer et mémoriser, le cas échéant, la position du pixel de niveau maximal dans l'image représentée par les pixels du signal I9, pixel que l'on considère comme une alarme, ctest-à-dire comme une cible potentielle, puisque, comme cela a été expliqué, ce pixel est un maximum local, et il est bien contrasté par rapport au bruit de fond local. Le circuit 10 comprend essentiellement un circuit de détermination de la position de l'alarme suivie d'une mémoire du type FIFO ("First Input First Output c'est-àdire "Premier Entré Premier Sorti") dans lequel est stockée la position de l'alarme qui est une grandeur caractéristique de l'image représentée par le signal I9. Le microprocesseur 20 dialogue avec le circuit 10 par l'intermédiaire du bus 60.La conception d'un circuit réalisant les fonctions qui viennent d'être décrites à propos du circuit 10 est à la portée de l'homme de métier et ce circuit ne sera donc pas davantage décrit.The alarm storage circuit 10 is arranged to determine and store, if necessary, the position of the pixel of maximum level in the image represented by the pixels of the signal I9, a pixel that is considered to be an alarm, ctest- ie as a potential target, since, as has been explained, this pixel is a local maximum, and it is well contrasted with respect to the local background noise. The circuit 10 essentially comprises a circuit for determining the position of the alarm followed by a memory of the FIFO type ("First Input First Output", in which the position of the alarm is stored). alarm which is a characteristic quantity of the image represented by the signal I9. The microprocessor 20 dialogues with the circuit 10 via the bus 60. The design of a circuit carrying out the functions which have just been described in connection circuit 10 is within the reach of ordinary skill in the art and this circuit will therefore not be further described.

Le système d'acquisition de la figure 1, dont la structure vient d'être décrite, fonctionne comme suit.The acquisition system of FIG. 1, the structure of which has just been described, operates as follows.

Le microprocesseur 20 est agencé pour commander plusieurs passages, ou "flots", successifs, dans la chaîne comprenant les circuits 4, 5, 7, 9 et 10, de l'image mémorisée dans le circuit 1, c'est-à-dire de l'image à traiter.The microprocessor 20 is arranged to control several successive passages, or "flows", in the chain comprising circuits 4, 5, 7, 9 and 10, of the image stored in circuit 1, that is to say of the image to be processed.

Au cours de chaque passage, l'image mémorisée dans le circuit 1 est tout d'abord lue, et le signal vidéo correspondant traverse successivement chacun des circuits 4, 5, 7, 9 et 10. Entre un passage et le suivant, l'image mémorisée dans le circuit 1 est inchangée, mais les réglages des circuits 4, 5, 7, 9 et 10 sont éventuellement modifiés Lors 1un passage, les réglages dépendent des résultats relatifs aux grandeurs caractéristiques de l'image qui ont été déterminés au cours de passages précédents, c'est-à-dire que le système est adaptatif.During each pass, the image stored in circuit 1 is first read, and the corresponding video signal passes successively through each of circuits 4, 5, 7, 9 and 10. Between one pass and the next, the image stored in circuit 1 is unchanged, but the settings of circuits 4, 5, 7, 9 and 10 are possibly modified During a passage, the settings depend on the results relating to the characteristic quantities of the image which have been determined during previous passages, that is to say that the system is adaptive.

Ainsi, et à titre d'exemple, il est prévu, dans le système d'acquisition qui vient d'être décrit, trois passages successifs.Thus, and by way of example, there are provided, in the acquisition system which has just been described, three successive passages.

Avant le premier passage, le microprocesseur 20 commande, ou règle, le circuit 5 afin qu'il calcule l'intensité maximale, l'intensité minimale, l'intensité moyenne, et l'intensité efficace, ces grandeurs statistiques caractéristiques étant destinées à être utilisées au cours du troisième passage. Toujours avant le premier passage, le microprocesseur 20 règle le circuit de filtrage 7 afin que celui-ci se trouve configuré en filtre passe-haut, et règle notamment le seuil du circuit 9 de comparaison au bruit de fond, à une valeur prédéterminée.Before the first pass, the microprocessor 20 controls, or regulates, the circuit 5 so that it calculates the maximum intensity, the minimum intensity, the average intensity, and the effective intensity, these characteristic statistical quantities being intended to be used during the third pass. Still before the first pass, the microprocessor 20 adjusts the filter circuit 7 so that it is configured as a high-pass filter, and in particular adjusts the threshold of the circuit 9 for comparison with background noise, to a predetermined value.

Le microprocesseur 20 commande. alors la lecture successive de chacun des pixels de l'image mémorisée dans le circuit 1, pour effectuer le premier passage, ou premier flot.The microprocessor 20 controls. then the successive reading of each of the pixels of the image stored in circuit 1, to effect the first pass, or first flow.

Lorsque le premier passage a eu lieu, le microprocesseur 20 lit les résultats obtenus notamment en sortie des circuits 5 et 10 et les mémorise . Il est clair que le premier passage a permis ici la détection d'une éventuelle cible ponctuelle, c'est-à-dire d'une cible dont l'image a sensiblement la taille d'un pixel. When the first pass has taken place, the microprocessor 20 reads the results obtained in particular at the output of circuits 5 and 10 and stores them. It is clear that the first pass here made it possible to detect a possible point target, that is to say a target whose image is substantially the size of a pixel.

Avant le deuxième passage, et dans le cas particulier décrit ici, le microprocesseur 20 ne change pas les réglages des circuits de la chaîne.Before the second pass, and in the particular case described here, the microprocessor 20 does not change the settings of the circuits of the chain.

Toutefois, pour le deuxième passage, le microprocesseur commande la lecture successive d'un pixel sur deux seulement de l'image mémorisée. Le deuxième passage est donc identique au premier, à ceci près que l'image étant sous-échantillonnée, ce deuxième passage permet la détection d'une éventuelle cible moyenne, c' est-à-dire d'une cible dont l'image a sensiblement la taille d'un carré de 2x2 pixels.However, for the second pass, the microprocessor controls the successive reading of only one pixel out of two of the stored image. The second pass is therefore identical to the first, except that the image being undersampled, this second pass allows the detection of a possible average target, that is to say of a target whose image has roughly the size of a 2x2 pixel square.

Entre le deuxième et le troisième passage, le microprocesseur 20 lit les résultats obtenus notamment en sortie des circuits 5 et 10, les mémorise et change les réglages des circuits 4, 5, 7 et 9. Le circuit 4 de détection des maxima locaux et le circuit 5 de calcul des statistiques sont rendus transparents. Le circuit de filtrage 7 est réglé pour être configuré en filtre passebas, et le seuil du circuit 9, de comparaison au bruit de fond, est réglé en fonction des résultats statistiques déterminés lors du premier passage.Between the second and the third passage, the microprocessor 20 reads the results obtained in particular at the output of circuits 5 and 10, stores them and changes the settings of circuits 4, 5, 7 and 9. Circuit 4 for detecting local maxima and the circuit 5 for calculating the statistics are made transparent. The filtering circuit 7 is set to be configured as a low-pass filter, and the threshold of circuit 9, for comparison with background noise, is adjusted according to the statistical results determined during the first pass.

Au cours du troisième passage, le microprocesseur commande la lecture successive de chacun des pixels de l'image mémorisée dans le circuit 1, ce qui permet la détermination d'une éventuelle cible large, c'est-b-dire d'une cible dont l'image a sensiblement la taille d'un carré de 25 pixels, par exemple.During the third pass, the microprocessor controls the successive reading of each of the pixels of the image stored in circuit 1, which allows the determination of a possible wide target, that is to say of a target whose the image is roughly the size of a 25 pixel square, for example.

Après ces trois passages successifs, Si aucune cible n'a été trouvée, le microprocesseur 20 commande trois nouveaux passages, et ainsi de suite, jusqu'd ce qu'une cible soit trouvée. Les gouvernes du missile sont alors commandées pour que le missile se dirige vers la cible, ce qui a pour effet d'amener l'image de la cible au centre de l'image.After these three successive passes, If no target has been found, the microprocessor 20 controls three new passes, and so on, until a target is found. The control surfaces of the missile are then controlled so that the missile heads towards the target, which has the effect of bringing the image of the target to the center of the image.

La phase d'acquisition est alors terminée, et le missile passe en phase de poursuite.The acquisition phase is then completed, and the missile enters the pursuit phase.

En référence maintenant à la figure 2, le système de poursuite, qui peut donc être utilisé lorsqu'une cible a été acquise grâce au système d'acquisition de la figure 1 comprend, disposés en cascade à la sortie de la tête d'analyse, un circuit de mémorisation 1 identique à celui déjà décrit, un circuit 2 formant masque, un circuit 3 formant seuil, un circuit 5 de calcul de statistiques identique à celui déjà décrit, un circuit 6 de calcul des barycentres, un circuit de filtrage 7 identique à celui déjà décrit, et un circuit 8 détecteur de jet.Referring now to FIG. 2, the tracking system, which can therefore be used when a target has been acquired using the acquisition system of FIG. 1, comprises, arranged in cascade at the output of the analysis head, a storage circuit 1 identical to that already described, a circuit 2 forming a mask, a circuit 3 forming a threshold, a circuit 5 for calculating statistics identical to that already described, a circuit 6 for calculating barycenters, a filtering circuit 7 identical to that already described, and a circuit 8 jet detector.

Comme précédemment, le circuit de mémorisation 1 délivre le signal Il sur le bus 51. Les circuits 2, 3, 5, 6 et 7 sont pourvus chacun d'une sortie vidéo numérique identique à celles déjà décrites, délivrant des signaux I2, I3, I5, I6 et I7 respectivement, supportés par des bus 52, 53, 55, 56 et 57 respectivement, ces bus étant tous identiques au bus 51. As before, the storage circuit 1 delivers the signal Il on the bus 51. The circuits 2, 3, 5, 6 and 7 are each provided with a digital video output identical to those already described, delivering signals I2, I3, I5, I6 and I7 respectively, supported by buses 52, 53, 55, 56 and 57 respectively, these buses being all identical to bus 51.

De même les circuits 2, 3, 5, 6, 7 et 8 sont pourvus chacun d'une entrée vidéo numérique recevant les signaux Il, I2,
I3, I5, I6 et I7 respectivement. Toutes les entrées vidéo numériques sont identiques à celles déjà décrites.
Likewise circuits 2, 3, 5, 6, 7 and 8 are each provided with a digital video input receiving the signals Il, I2,
I3, I5, I6 and I7 respectively. All digital video inputs are identical to those already described.

Comme précédemment, chacun des circuits 2, 3, 5, 6, 7 et 8 est pourvu d'un accès relié à un microprocesseur 20, identique à celui déjà décrit, par l'intermédiaire d'un bus bidirectionnel 60', ayant les mêmes fonctions que le bus 60. De même, chacun des circuits 2, 3, 5, 6, 7 et 8 est pourvu d'une sortie vidéo numérique supplémentaire délivrant un signal identique à celui délivré sur la sortie vidéo numérique précédemment définie, et reliée à un bus d'essai 70' ayant les mêmes fonctions que le bus 70.As before, each of the circuits 2, 3, 5, 6, 7 and 8 is provided with an access connected to a microprocessor 20, identical to that already described, via a bidirectional bus 60 ', having the same bus 60. Similarly, each of the circuits 2, 3, 5, 6, 7 and 8 is provided with an additional digital video output delivering a signal identical to that delivered on the digital video output previously defined, and connected to a test bus 70 'having the same functions as bus 70.

Là, encore, il apparaît que les circuits 2, 3, 5, 6, 7 et 8 sont disposés de façon à former une chaîne unique dans laquelle peut passer, sous forme des signaux Il, I2, I3,
I5, I6, I7 et I8, successivement, une image à traiter mémorisée dans le circuit de mémorisation 1, pour y être modifiée, et pour que soient déterminées certaines des grandeurs caractéristiques de cette image, sous les ordres du microprocesseur 20.
Here again, it appears that circuits 2, 3, 5, 6, 7 and 8 are arranged so as to form a single chain through which signals Il, I2, I3, can pass,
I5, I6, I7 and I8, successively, an image to be processed stored in the storage circuit 1, to be modified there, and so that certain of the quantities characteristic of this image are determined, under the orders of the microprocessor 20.

Avant d'aborder le fonctionnement du système, chacun des circuits 2, 3, 5, 6, 7 et 8 est maintenant décrit.Before tackling the operation of the system, each of the circuits 2, 3, 5, 6, 7 and 8 is now described.

Le circuit 2 formant masque est agencé pour masquer soit l'intérieur, soit l'extérieur d'un certain nombre de fenêtres, ici rectangulaires et du nombre de 3, chaque fenêtre étant de position et de dimensions réglables. Le circuit 2 délivre un signal I2 dans lequel les pixels masqués ont une intensité nulle, les pixels non masqués ayant une valeur identique à celle qu'ils présentent dans le signal Il. Le circuit 2 est donc un circuit de modification de l'image. Le choix de la position et des dimensions de chaque fenêtre, définis par le rang de sa première ligne et de sa première colonne, et le nombre de ses lignes et de ses colonnes, ainsi que le type de masquage, intérieur ou extérieur à chaque fenêtre, est fait par le microprocesseur 20, par l'intermédiaire du bus 60'.The mask forming circuit 2 is arranged to mask either the inside or the outside of a certain number of windows, here rectangular and the number of 3, each window being of adjustable position and dimensions. Circuit 2 delivers a signal I2 in which the masked pixels have zero intensity, the non-masked pixels having a value identical to that which they present in the signal Il. Circuit 2 is therefore an image modification circuit. The choice of the position and dimensions of each window, defined by the rank of its first row and its first column, and the number of its rows and columns, as well as the type of masking, inside or outside each window , is made by the microprocessor 20, via the bus 60 '.

L'accès du circuit 2 raccordé au bus 60' est unidirec tionnel vers le circuit 2. La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 2 est à la portée de l'homme de métier, et ce circuit ne sera donc pas davantage décrit.Access to circuit 2 connected to bus 60 'is unidirec tional to circuit 2. The design of a computing circuit realizing the functions which have just been described in connection with circuit 2 is within the reach of the skilled person. profession, and this circuit will therefore not be described further.

Le circuit formant seuil 3 est agencé pour modifier certains des pixels de l'image représentée par le signal I2, et délivrer un signal 13 représentant l'image modifiée, en utilisant un des critères suivants - modification des pixels dtintensité inférieure à un seuil bas, pour rendre leur intensité nulle, par exemple, - modification des pixels d'intensité supérieure à un seuil haut, pour rendre leur intensité maximale, par exemple, et, - modification des pixels d'intensité comprise entre un seuil haut et un seuil bas, pour rendre leur intensité uniforme, par exemple.The threshold circuit 3 is arranged to modify some of the pixels of the image represented by the signal I2, and deliver a signal 13 representing the modified image, using one of the following criteria - modification of the pixels of intensity less than a low threshold, to make their intensity zero, for example, - modification of the pixels of intensity greater than a high threshold, to make their maximum intensity, for example, and, - modification of the pixels of intensity between a high threshold and a low threshold, to make their intensity uniform, for example.

De plus, le circuit 3 détermine les grandeurs suivantes, caractéristiques de l'image - nombre de pixels d'intensité inférieure au seuil bas, - nombre de pixels d'intensité supérieure au seuil haut, et, - nombre de pixels d'intensité comprise entre le seuil haut et le seuil bas.In addition, circuit 3 determines the following quantities, characteristics of the image - number of pixels of intensity below the low threshold, - number of pixels of intensity above the high threshold, and, - number of pixels of intensity included between the high threshold and the low threshold.

Le microprocesseur 20 règle notamment la valeur des seuils haut et bas, et recueille les grandeurs déterminées par le circuit 3 par l'intermédiaire du bus 60'. La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 2 est à la portée d'un homme de métier, et ce circuit ne sera pas davantage décrit.The microprocessor 20 notably regulates the value of the high and low thresholds, and collects the quantities determined by the circuit 3 via the bus 60 '. The design of a calculation circuit carrying out the functions which have just been described in connection with circuit 2 is within the reach of a person skilled in the art, and this circuit will not be described further.

Le circuit 6 de calcul des barycentres est agencé pour calculer le "barycentre thermique" et le "barycentre géométrique" de l'image représentée par le signal I5. Le "barycentre thermique" est le barycentre de l'image, au sens classique du terme. Le "barycentre géométrique" est le barycentre de l'image obtenue après que l'intensité de tous les pixels d'intensité inférieure à un seuil soit annulée, celle de tous les autres pixels de l'image étant rendue maximale. Sur une telle image, la cible apparaît , le cas échéant, comme une tache blanche sur fond noir, et la position du barycentre de cette tache apparaît bien comme liée à la géométrie de cette tache. Le circuit 5 délivre un signal I6 identique au signal I5, à un retard près.Le microprocesseur 20 règle la valeur du seuil, commande le calcul des barycentres et lit leurs coordonnées par l'intermédiaire du bus 60'. Un tel circuit est à la portée d'un homme de métier, et il ne sera pas davantage décrit.The circuit 6 for calculating the barycenters is arranged to calculate the "thermal barycenter" and the "geometric barycenter" of the image represented by the signal I5. The "thermal barycenter" is the barycenter of the image, in the classic sense of the term. The "geometric barycenter" is the barycenter of the image obtained after the intensity of all the pixels of intensity less than a threshold is canceled, that of all the other pixels of the image being made maximum. In such an image, the target appears, if necessary, as a white spot on a black background, and the position of the barycenter of this spot appears to be linked to the geometry of this spot. The circuit 5 delivers a signal I6 identical to the signal I5, except for a delay. The microprocessor 20 adjusts the threshold value, controls the calculation of the barycenters and reads their coordinates via the bus 60 '. Such a circuit is within the reach of a skilled person, and it will not be described further.

Le circuit 8, détecteur de jet, est agencé pour rechercher, sur chaque ligne horizontale de l'image représentée par le signal I7, la plus longue suite de pixels successifs d'intensité supérieure à un seuil, ainsi que pour déterminer les coordonnées du premier pixel de la suite, et le nombre de pixel de la suite. Le microprocesseur 20, par l'intermédiaire du bus 60', règle la valeur du seuil et lit les grandeurs caractéristiques de l'image que sont pour chaque ligne les coordonnées et le nombre qui viennent d'être définis. La conception d'un circuit de calcul réalisant les fonctions qui viennent d'être décrites à propos du circuit 8 est à la portée d'un homme de métier, et ce circuit ne sera donc pas davantage décrit. Circuit 8, a jet detector, is arranged to search, on each horizontal line of the image represented by signal I7, for the longest series of successive pixels of intensity greater than a threshold, as well as to determine the coordinates of the first pixel of the sequence, and the number of pixels of the sequence. The microprocessor 20, via the bus 60 ′, sets the threshold value and reads the characteristic magnitudes of the image that are for each line the coordinates and the number which have just been defined. The design of a calculation circuit carrying out the functions which have just been described in connection with circuit 8 is within the reach of a person skilled in the art, and this circuit will therefore not be described further.

Le système de poursuite dont la structure vient d'être décrite fonctionne, par exemple, de la façon suivante.The tracking system, the structure of which has just been described, operates, for example, in the following manner.

Comme pour le système d'acquisition, le microprocesseur 20 commande plusieurs passages successifs de l'image mémorisée dans la chaîne, en réglant, lors de chaque passage, chacun des circuits de la channe en réponse aux résultats déterminés lors des passages précédents.As with the acquisition system, the microprocessor 20 controls several successive passages of the image memorized in the chain, by adjusting, during each passage, each of the circuits of the channel in response to the results determined during the preceding passages.

On rappelle que, avant le premier passage, la cible est centrée, du moins de façon approximative, et que, au cours ,de la procédure d'acquisition, il a été déterminé s'il s'agit dtune cible ponctuelle, moyenne ou large. Le microprocesseur 20 règle alors. le circuit 2 pour que se trouve masquée l'intérieur d'une fenêtre centrée, de taille adaptée à la taille de la cible qui a été déterminée.Remember that, before the first pass, the target is centered, at least approximately, and that, during the acquisition procedure, it has been determined whether it is a point target, medium or wide . The microprocessor 20 then adjusts. circuit 2 so that the interior of a centered window is hidden, of a size adapted to the size of the target which has been determined.

Ainsi, selon que, en phase poursuite, une cible ponctuelle, moyenne ou large a été détectée le microprocesseur 20 choisit l'une des fenêtres d'un ensemble de trois, chacune étant de taille prédéterminée pour masquer, à coup sûr, l'image d'une cible de la taille correspondante. Cette fenêtre sera appelée dans la suite "fenêtre cible". Thus, depending on whether, in the tracking phase, a point, medium or large target has been detected, the microprocessor 20 chooses one of the windows from a set of three, each of which is of predetermined size to mask, for sure. of a target of the corresponding size. This window will be called in the following "target window".

Le microprocesseur 20 règle les circuits 3, 6, 7 et 8 afin que ceux-ci soient transparents, et il commande, ou règle, le circuit 5, de calcul de statistiques, pour calculer l'intensité moyenne et l'intensité efficace de l'image représentée par le signal I3.The microprocessor 20 adjusts circuits 3, 6, 7 and 8 so that they are transparent, and it controls, or adjusts, circuit 5, for calculating statistics, to calculate the average intensity and the effective intensity of l image represented by the signal I3.

Le microprocesseur 20 commande alors la lecture successive de chacun des pixels de l'image mémorisée dans le circuit 1, pour effectuer le premier passage, ou premier flot. Lors de ce premier flot, les seuls circuits actifs sont le circuit 2 et le circuit 5. Du fait que le circuit 2 masque la fenêtre cible, le circuit 5 opère sur la partie non masquée de l'image. Cette partie est ici de forme annulaire autour de la fenêtre cible, et sera désignée dans la suite comme étant la "fenêtre paysage".The microprocessor 20 then controls the successive reading of each of the pixels of the image stored in the circuit 1, to effect the first pass, or first flow. During this first flow, the only active circuits are circuit 2 and circuit 5. Because circuit 2 masks the target window, circuit 5 operates on the unmasked part of the image. This part is here annular around the target window, and will be designated in the following as the "landscape window".

Après le premier passage, les résultats des calculs statistiques effectués par le circuit 5 sur la fenêtre paysage sont lus par le microprocesseur 20, qui en déduit un seuil bas qui sera utilisé dans un passage ultérieur. Le microprocesseur 20 change alors les réglages en vue du deuxième passage. Ici, il modifie simplement le réglage du circuit 2 formant masque, pour le rendre transparent.After the first pass, the results of the statistical calculations made by the circuit 5 on the landscape window are read by the microprocessor 20, which deduces a low threshold which will be used in a later pass. The microprocessor 20 then changes the settings for the second pass. Here, it simply modifies the setting of circuit 2 forming a mask, to make it transparent.

Le microprocesseur 20 commande alors le deuxième passage.The microprocessor 20 then controls the second pass.

Pour cela, il commande le circuit de mémorisation 1 de façon à ce que seul les pixels d'une sous-image coïncidant avec la fenêtre cible soient lus. Ainsi, le circuit 5 opère seulement sur l'intérieur de la fenêtre cible.For this, it controls the storage circuit 1 so that only the pixels of a sub-image coinciding with the target window are read. Thus, circuit 5 operates only on the interior of the target window.

Après le deuxième passage, les résultats des calculs statistiques effectués par le circuit 5 sur la fenêtre cible sont lus par le microprocesseur 20, qui en déduit un seuil haut qui sera utilisé dans un passage ultérieur.After the second pass, the results of the statistical calculations performed by the circuit 5 on the target window are read by the microprocessor 20, which deduces a high threshold which will be used in a later pass.

On notera que, pour parvenir au meme résultat lors du deuxième passage, le microprocesseur 20 pourrait commander au circuit 1 de lire la totalité de l'image, et au circuit 2 de masquer l'extérieur de la fenetre cible, c'est-à-aire la fenêtre paysage. Néanmoins, dans la mesure où, comme cela est le cas ici, il est possible de commander la lecture d'une sous-image dans la mémoire du circuit 1, cette solution à l'avantage d'être plus rapide pour parvenir au même résultat. It will be noted that, to achieve the same result during the second pass, the microprocessor 20 could command circuit 1 to read the entire image, and circuit 2 to mask the outside of the target window, i.e. - make the landscape window. However, since, as is the case here, it is possible to command the reading of a sub-image in the memory of circuit 1, this solution has the advantage of being faster to achieve the same result. .

Après avoir déterminé le seuil haut, le microprocesseur 20 change alors les réglages en vue du troisième passage. Le circuit 2, formant masque, est réglé pour être transparent.After determining the high threshold, the microprocessor 20 then changes the settings for the third pass. Circuit 2, forming a mask, is set to be transparent.

Le circuit 3, formant seuil, est- réglé pour modifier l'image en annulant l'intensité des pixels d'intensité inférieure au seuil bas déterminé lors du premier passage, et en rendant maximale l'intensité des pixels d'intensité supérieure au seuil haut déterminé lors du deuxième passage. Le circuit 5, de calcul de statistiques, est réglé pour être transparent. Le circuit 6 est réglé pour être actif, c'est-à-dire pour calculer le barycentre thermique et le barycentre géométrique. Le circuit 7 est réglé pour faire ressortir les lignes horizontales. Enfin, le circuit 8 est réglé pour être actif, c'est-à-dire pour détecter le jet chaud ,éventuel d'un système de propulsion à réaction dont peut être munie la cible.On notera qu'il est prévu un dispositif de stabilisation du missile par rapport à la verticale, et qu'ainsi un tel jet doit apparaître en principe comme étant horizontal.Circuit 3, forming a threshold, is adjusted to modify the image by canceling the intensity of the pixels of intensity below the low threshold determined during the first pass, and by maximizing the intensity of the pixels of intensity above the threshold. high determined during the second pass. Circuit 5, for calculating statistics, is set to be transparent. Circuit 6 is set to be active, i.e. to calculate the thermal barycenter and the geometric barycenter. Circuit 7 is set to bring out the horizontal lines. Finally, circuit 8 is set to be active, that is to say to detect the possible hot jet of a reaction propulsion system with which the target can be fitted. It will be noted that a device is provided for stabilization of the missile with respect to the vertical, and that such a jet must in principle appear to be horizontal.

Lorsque ces réglages sont effectués, le microprocesseur 20 commande le troisième passage, toujours en ne lisant, dans le circuit 1, que les pixels intérieurs à la fenêtre cible.When these adjustments are made, the microprocessor 20 controls the third pass, still only reading, in circuit 1, the pixels inside the target window.

Après le troisième passage, le microprocesseur 20 lit les résultats en sortie du circuit 8, détecteur de jet, et les interprète comme suit.After the third pass, the microprocessor 20 reads the results from the circuit 8, jet detector, and interprets them as follows.

Si un jet a été détecté lors du troisième passage, le microprocesseur 20 commande un quatrième passage, pour lequel les circuits de la chaîne sont dans la même configuration que précédemment, mais pour lequel le microprocesseur 20 réduit la taille de la fenêtre cible, c'est-à-dire ici de la sous-image lue dans le circuit de mémorisation 1, de façon à ce que le jet ne soit pas pris en compte dans cette fenêtre. La fenêtre cible ainsi réduite est appelée fenêtre avion, dans la mesure où elle correspond seulement, en principe, à la structure de l'avion, et non d l'ensemble, de la structure et du jet chaud du système de propulsion. A la fin du quatrième passage, le microprocesseur 20 lit les coordonnées du barycentre géométrique de la fenêtre avion, qui seront alors considérées comme les coordonnées de la position de la cible dans l'image.If a jet was detected during the third pass, the microprocessor 20 controls a fourth pass, for which the circuits of the chain are in the same configuration as previously, but for which the microprocessor 20 reduces the size of the target window, it that is to say here of the sub-image read in the storage circuit 1, so that the jet is not taken into account in this window. The target window thus reduced is called the airplane window, insofar as it corresponds only, in principle, to the structure of the airplane, and not to the assembly, of the structure and of the hot jet of the propulsion system. At the end of the fourth pass, the microprocessor 20 reads the coordinates of the geometric barycenter of the airplane window, which will then be considered as the coordinates of the position of the target in the image.

Si aucun jet n'a été détecté lors du troisième passage, le microprocesseur 20 apprécie la distance de la cible à partir de la taille de son image. Si la cible est lointaine, le microprocesseur 20 va lire les coordonnées du barycentre thermique déterminé par le circuit 6, qui seront alors considérées comme les coordonnées de la position de la cible dans l'image. Si la cible est proche, le microprocesseur 20 va lire les coordonnées du barycentre géométrique déterminé par le circuit 6, qui seront alors considérées comme les coordonnées de la position de la cible dans l'image.If no jet was detected during the third pass, the microprocessor 20 assesses the distance of the target from the size of its image. If the target is far away, the microprocessor 20 will read the coordinates of the thermal barycenter determined by the circuit 6, which will then be considered as the coordinates of the position of the target in the image. If the target is close, the microprocessor 20 will read the coordinates of the geometric barycenter determined by the circuit 6, which will then be considered as the coordinates of the position of the target in the image.

Ainsi, en trois ou, le cas échéant, quatre passages de l'image dans la chaîne, les coordonnées de la position de la cible sont déterminées et peuvent être transmises au système de commande des gouvernes du missile pour poursuivre la cible. Le microprocesseur 20 va traiter ensuite l'image suivante, et ainsi de suite. Naturellement, pour le traitement d'une image de rang donné le microprocesseur 20 utilise les informations qui ont pu être déterminées grâce au traitement des images précédentes.Thus, in three or, if necessary, four passes of the image in the chain, the coordinates of the position of the target are determined and can be transmitted to the control system of the control surfaces of the missile to pursue the target. The microprocessor 20 will then process the next image, and so on. Naturally, for the processing of an image of given rank, the microprocessor 20 uses the information which could have been determined by virtue of the processing of the preceding images.

Notamment, le microprocesseur 20 ajuste, pour chaque image, les dimensions de la fenêtre cible de façon à suivre au mieux l'évolution de la taille apparente de la cible, en comparant l'intensité des pixels de l'image au seuil bas déterminé au cours du traitement de l'image précédente. Par traitement d'une image, il faut naturellement comprendre l'ensemble des trois ou quatre passages de cette image dans la chaîne, tels qu'il viennent d'être décrits.In particular, the microprocessor 20 adjusts, for each image, the dimensions of the target window so as to best follow the evolution of the apparent size of the target, by comparing the intensity of the pixels of the image at the low threshold determined at during the processing of the previous image. By processing an image, it is naturally necessary to understand all of the three or four passages of this image in the chain, as just described.

Naturellement, sur un missile, il n'est pas nécessaire de prévoir deux chaînes distinctes telle que les chaînes des figures 1 et 2 qui, pour la clarté de l'exposé, ont été décrites séparément. Ençparticulier, comme le montre la figure 3, on peut avantageusement utiliser une chaine unique comprenant par exemple les circuits 1 à 10 disposés en cascade, et, par exemple, dans cet ordre. Dans ce cas,le circuit 8 détecteur de jet est pourvu d'une sortie vidéo numérique identiques aux autres.Naturally, on a missile, it is not necessary to provide two separate chains such as the chains of FIGS. 1 and 2 which, for the sake of clarity, have been described separately. Particularly, as shown in Figure 3, one can advantageously use a single chain comprising for example circuits 1 to 10 arranged in cascade, and, for example, in this order. In this case, the jet detector circuit 8 is provided with a digital video output identical to the others.

Alors, le bus 60 est relié à chacun des circuits 1 à 10.Then, bus 60 is connected to each of circuits 1 to 10.

Pour l'acquisition le microprocesseur 20 rend transparents les circuits 2, 3, 6 et 8. Pour la poursuite, il rend transparents les circuits 4, 9 et 10.For acquisition, the microprocessor 20 makes circuits 2, 3, 6 and 8 transparent. For tracking, it makes circuits 4, 9 and 10 transparent.

Dans les chaînes qui ont été décrites ici, te signal d'horloge, dont la période est approximativement égale au temps nécessaire pour lire un pixel dans le circuit de mémorisation 1, ctest-à-dire 100 ns dans l'exemple décrit, est supportée par l'un des conducteurs des bus 51 à 59. On peut dire que l'horloge est mélangée aux données, et retardée avec elle dans les circuits I à 10, comme le signal de synchronisation, qui comprend une impulsion avant chaque flot de données, et le signal de validation, au niveau haut tant que des données transmises sont valides. In the chains which have been described here, the clock signal, the period of which is approximately equal to the time necessary to read a pixel in the storage circuit 1, that is to say 100 ns in the example described, is supported by one of the conductors of buses 51 to 59. We can say that the clock is mixed with the data, and delayed with it in circuits I to 10, like the synchronization signal, which includes a pulse before each data stream , and the validation signal, at the high level as long as the transmitted data are valid.

Les données changent approximativement à chaque flanc de montée du signal d'horloge, et on détermine leur valeur lors de chaque flanc de descente. The data changes approximately at each rising edge of the clock signal, and their value is determined at each falling edge.

Chaque circuit 2 à 10 fonctionne de manière synchrone. Les données ainsi que les signaux de synchronisation et de validation sont resynchronisés à l'entrée du circuit, par le signal d'horloge d'entrée. Chaque circuit délivre au circuit suivant un signal d'horloge synchrone des données et des signaux de synchronisation et de validation. A chaque coup d'horloge, les données se décalent et parcourent ainsi tous les circuits assemblés dans la chaîne.Each circuit 2 to 10 operates synchronously. The data as well as the synchronization and validation signals are resynchronized at the input of the circuit, by the input clock signal. Each circuit delivers to the following circuit a synchronous clock signal of the data and of the synchronization and validation signals. With each clock stroke, the data shifts and thus traverses all the circuits assembled in the chain.

La solution qui consiste à mélanger le signal d'horloge aux données est simple, mais peut conduire à des difficultés si trop de circuits sont montés en cascade, notamment du fait que les temps de montée des divers composants diffèrent de leurs temps de descente. Pour éviter ces difficultés, il est bien entendu possible d'utiliser un même signal d'horloge appliqué simultanément à chacun des circuits 1 à 10.The solution which consists in mixing the clock signal with the data is simple, but can lead to difficulties if too many circuits are connected in cascade, in particular because the rise times of the various components differ from their fall times. To avoid these difficulties, it is of course possible to use the same clock signal applied simultaneously to each of the circuits 1 to 10.

La durée totale d'un passage, ou flot, dans la chaîne, entre l'instant où le premier pixel de l'image sort du circuit 1 et l'instant où le dernier pixel de l'image est traité par le circuit 10, par exemple, est seulement très peu supérieure à la durée nécessaire pour effectuer la lecture de l'image dans le circuit 1, car le temps de retard introduit par chacun des circuits 1 à 10 entre son entrée vidéo et sa sortie vidéo est seulement de quelques coups d'horloge.The total duration of a passage, or flow, in the chain, between the moment when the first pixel of the image leaves circuit 1 and the moment when the last pixel of image is processed by circuit 10, for example, is only very little longer than the time required to read the image in circuit 1, since the delay time introduced by each of circuits 1 to 10 between its video input and its video output is only a few clock strokes.

Ainsi, et pour fixer les idées, lorsque la durée de lecture d'un pixel dans le circuit 1 est de l'ordre de 100 ns, une image de 32 x 32, soit 1024 pixels, nécessite une durée totale de lecture de sensiblement 100 ps. Thus, and to fix ideas, when the reading time of a pixel in circuit 1 is of the order of 100 ns, an image of 32 x 32, or 1024 pixels, requires a total reading time of substantially 100 ps.

La période d'horloge étant de 100 ns, le temps nécessaire à un pixel pour passer d'un bout à l'autre de la chaîne est de quelques P E, par exemple 2 # 8. Ainsi, le premier pixel de l'image qui sort du circuit 1 parvient en bout de chaîne, par exemple à la sortie du circuit 10, au moment où le vingtième pixel de l'image sort du circuit 1. Ainsi la durée d'un flot, ici de 102 Ils s apparaît comme principalement liée à la durée de lecture de l'image, ici de 100 ps. The clock period being 100 ns, the time necessary for a pixel to pass from one end to the other of the chain is a few PE, for example 2 # 8. Thus, the first pixel of the image which leaves circuit 1 reaches the end of the chain, for example at the exit from circuit 10, at the moment when the twentieth pixel of the image leaves circuit 1. Thus the duration of a flow, here of 102 They appear as mainly linked to the image reading time, here 100 ps.

On voit que, en phase de poursuite, lorsque l'on traite des images de 32 x 32, soit 1024 pixels, la durée totale de traitement d'une image est de quelques millisecondes. En effet, avec un temps d'écriture de 1 iis environ par pixel, il faut tout d'abord une durée de 1 ms environ pour écrire 11 image dans le circuit de mémorisation 1. Puis, pour chacun des passages, une durée légèrement supérieure à 100 s pour que la totalité des pixels de l'image traverse une fois la chaîne, et une durée de 1 ms environ pour que le microprocesseur lise les résultats de détermination et procède au changement de réglage en vue du passage suivant.We see that, in the tracking phase, when processing 32 x 32 images, or 1024 pixels, the total processing time for an image is a few milliseconds. Indeed, with a writing time of about 1 iis per pixel, it takes first of all a duration of about 1 ms to write 11 images in the memory circuit 1. Then, for each of the passages, a slightly longer duration at 100 s so that all the pixels of the image pass once through the chain, and a duration of around 1 ms so that the microprocessor reads the determination results and proceeds to change the setting for the next pass.

On obtient ainsi une durée totale de traitement d'une image de quelques ms, ce qui est compatible avec un traitement en temps réel, qui correspond à une cadence de une image toutes les 10 ms lorsque la cible est proche, et une toutes les 40 ms lorsqu'elle est lointaine, car alors, son image bouge assez lentement.A total image processing time of a few ms is thus obtained, which is compatible with real-time processing, which corresponds to a frame rate of one image every 10 ms when the target is close, and one every 40 ms when it is far away, because then its image moves rather slowly.

En phase d'acquisition cette durée de quelques millisecondes peut se trouver légèrement augmentée du fait notamment que l'image traitée peut être de plus grande taille. En effet, si l'on utilise, par exemple, une tête d'analyse comprenant un miroir mobile devant une mosaïque de 32 x 32 détecteurs, on commande le balayage du miroir en phase d'acquisition pour former des images en forme de bandeau de 32 x 256 pixels, par exemple. En phase de poursuite, par contre, on laisse le miroir immobile, et on forme des images de 32 x 32 pixels. Le temps d'écriture d'un bandeau est de 200 m s pour l'acquisition, car ce temps est lié à la vitesse de balayage du miroir. Par contre, il faut 800 p s environ pour lire un bandeau, ce qui augmente un peu le temps de traitement.In the acquisition phase, this duration of a few milliseconds may be slightly increased, in particular because the image processed can be larger. Indeed, if one uses, for example, an analysis head comprising a movable mirror in front of a mosaic of 32 x 32 detectors, the scanning of the mirror in the acquisition phase is controlled to form images in the form of a strip of 32 x 256 pixels, for example. In the pursuit phase, on the other hand, the mirror is left stationary, and images of 32 x 32 pixels are formed. The writing time of a strip is 200 m s for the acquisition, because this time is linked to the scanning speed of the mirror. On the other hand, it takes approximately 800 p s to read a banner, which slightly increases the processing time.

On peut dire que la chaîne de la figure 3, par exemple, apparaît comme la mise en cascade de circuits traitant chacun, à la volée, une image sous forme d'un vecteur, ou d'une succession, de pixels, ici au nombre de 1024 ou 8 192, puisque le traitement des premiers pixels est terminé très longtemps avant que ne commence celui des derniers.We can say that the chain in Figure 3, for example, appears as the cascading of circuits each processing, on the fly, an image in the form of a vector, or a succession, of pixels, here in number of 1024 or 8192, since the processing of the first pixels is finished a very long time before that of the last ones begins.

Comme cela a déjà été signalé, le rôle des bus 70 au 70' est de permettre le diagnostic de l'origine d'une panne du système, de proche en proche, sans avoir à démonter celuici. Pour ce faire, on connecte le bus 70 ou le bus 70' à un moniteur vidéo, et on charge dans le circuit de mémorisation une image type, par exemple une mire, de caractéristiques connues. De proche en proche, on peut ainsi contrôler le fonctionnement de chacun des circuits 2 à 10, en examinant, sur le moniteur, l'image de la mire, modifiée ou non, à la sortie de chacun des circuits 2 à 10, ou encore en comparant les résultats des déterminations des grandeurs caractéristiques, lues par le microprocesseur 20 dans ces circuits, à ce qu'elles doivent être pour la mire.As already mentioned, the role of buses 70 to 70 'is to allow the diagnosis of the origin of a system failure, step by step, without having to dismantle it. To do this, the bus 70 or the bus 70 ′ is connected to a video monitor, and a typical image, for example a test pattern, of known characteristics, is loaded into the storage circuit. Step by step, we can thus control the operation of each of circuits 2 to 10, by examining, on the monitor, the image of the target, modified or not, at the output of each of circuits 2 to 10, or by comparing the results of the determinations of the characteristic quantities, read by the microprocessor 20 in these circuits, with what they must be for the test chart.

Dans ce cas, la possibilité de rendre transparent l'un quelconque des circuits 2 à 10 est évidemment d'un grand intérêt. La panne peut ainsi être détectée sans difficultés et le circuit 2 à 10 défaillant remplacé rapidement par un autre circuit fonctionnant convenablement.In this case, the possibility of making any of the circuits 2 to 10 transparent is obviously of great interest. The failure can thus be detected without difficulty and the faulty circuit 2 to 10 quickly replaced by another circuit functioning properly.

Naturellement, l'invention n'est limitée ni aux deux procédés de mise en oeuvre des systèmes des figures 1, 2 ou 3 qui ont été décrits, ni même aux structures particulières de ces systèmes, structures qui n'ont été décrites qu'à titre d'exemple. En effet, il est évidemment à la portée d'un homme de métier de mettre au point d'autres procédés d'utilisation des systèmes décrits, ou même d'ajouter ou d'enlever un ou plusieurs circuits à ces systèmes, de façon à réaliser un traitement d'image spécifique au problème particulier qu'il peut avoir à résoudre.Naturally, the invention is not limited neither to the two methods of implementing the systems of FIGS. 1, 2 or 3 which have been described, nor even to the specific structures of these systems, structures which have only been described as an example. Indeed, it is obviously within the reach of a skilled person to develop other methods of using the systems described, or even to add or remove one or more circuits to these systems, so as to perform image processing specific to the particular problem it may have to solve.

Dans le système de l'invention, c'est la mise en cascade, pour former une unique chaîne, de circuits de modification d'image, et de circuits de détermination de grandeurs caractéristiques de ces images, et le réglage adaptatif de ces circuits au cours d'une séquence de plusieurs passages successifs, à la volée, de l'image dans la chaine, qui permet de parvenir au résultat, à savoir un système de traitement d'images animées en temps réel, de structure modulaire, dans lequel les différents circuits ou modules sont facilement interchangeables, ce système étant susceptible d'admettre de nouveaux circuits ou modules si nécessaire, et ce système étant facile à dépanner.In the system of the invention, it is the cascading, to form a single chain, of image modification circuits, and of circuits for determining magnitudes characteristic of these images, and the adaptive adjustment of these circuits to the during a sequence of several successive passages, on the fly, of the image in the chain, which makes it possible to achieve the result, namely a system for processing animated images in real time, of modular structure, in which the different circuits or modules are easily interchangeable, this system being capable of admitting new circuits or modules if necessary, and this system being easy to troubleshoot.

En effet, les systèmes d'acquisition et de poursuite qui ont été décrits apparaissent comme des systèmes adaptatifs de traitement d'images, dans lesquels l'image est traitée de manière adaptée à des grandeurs caractéristiques de cette image, comme son intensité moyenne, son intensité efficace, la présence ou l'absence d'un jet, et ainsi de suite. On peut dire que l'image à traiter est l'image bruitée .d'une cible contrastée, le résultat du traitement étant les coordonnées de la cible dans l'image.  In fact, the acquisition and tracking systems which have been described appear as adaptive image processing systems, in which the image is processed in a manner adapted to the quantities characteristic of this image, such as its average intensity, its effective intensity, the presence or absence of a jet, and so on. It can be said that the image to be processed is the noisy image of a contrasted target, the result of the processing being the coordinates of the target in the image.

Claims (6)

REVENDICATIONS 1.- Système adaptatif de traitement d'image comprenant - une chaîne de moyens (2, 3, 7, 9) réglables, de modification de l'image à traiter, - une pluralité de moyens (4, 5, 6, 8, 10) de détermination de grandeurs caractéristiques de l'image à traiter, et, - des moyens (20) pour, en réponse aux résultats en sortie des moyens de détermination (4, 5, 6, 8, 10), régler les moyens de modification (2, 3, 7, 9) afin que le traitement soit adapté aux dites grandeurs caractéristiques, système caractérisé par le fait que - les sorties vidéo respectives des moyens de modification (2, 3, 7, 9) sont toutes identiques, - les entrées vidéo respectives des moyens de modification (2, 3, 7, 9) et des moyens de détermination (4, 5, 6, 8, 10) sont toutes identiques, chacune d'entre elles pouvant recevoir le signal d'une sortie vidéo quelconque, - chacun des dits moyens de détermination (4, 5, 6, 8, 10) est réglable et pourvu d'une sortie vidéo identique aux précédentes délivrant un signal vidéo identique à celui reçu sur son entrée vidéo, - chacun des moyens de détermination (4, 5, 6, 8, 10) est inséré dans ladite chaîne, - il est prévu, à l'entrée de ladite chaîne, des moyens (1) pour mémoriser l'image à traiter, et, - les moyens de réglage (20) sont agencés pour commander plusieurs passages successifs de l'image à traiter dans ladite chaîne, et pour régler, à chaque passage, les moyens de modification (2, 3, 7, 9) elles moyens de détermination (4, 5, 6, 8, 10), en réponse aux résultats déterminés par les moyens de détermination (4, 5, 6, 8, 10) au cours des passages précédents.1.- Adaptive image processing system comprising - a chain of adjustable means (2, 3, 7, 9), for modifying the image to be processed, - a plurality of means (4, 5, 6, 8, 10) for determining characteristic quantities of the image to be processed, and, - means (20) for, in response to the results at the output of the determination means (4, 5, 6, 8, 10), adjusting the means of modification (2, 3, 7, 9) so that the processing is adapted to said characteristic quantities, system characterized in that - the respective video outputs of the modification means (2, 3, 7, 9) are all identical, - the respective video inputs of the modification means (2, 3, 7, 9) and of the determination means (4, 5, 6, 8, 10) are all identical, each of them being able to receive the signal of an output any video, - each of said means of determination (4, 5, 6, 8, 10) is adjustable and provided with a video output identical to the previous deliveries t a video signal identical to that received on its video input, - each of the determination means (4, 5, 6, 8, 10) is inserted in said chain, - there is provided, at the input of said chain, means (1) for storing the image to be processed, and, - the adjustment means (20) are arranged to control several successive passages of the image to be treated in said chain, and to adjust, with each passage, the means of modification (2, 3, 7, 9) them means of determination (4, 5, 6, 8, 10), in response to the results determined by the means of determination (4, 5, 6, 8, 10) during previous passages. 2.- Système selon la revendication 1, dans lequel les moyens de réglage (20) et les moyens de mémorisation (1) sont agencés pour que l'image soit lue sous forme d'une succession de pixels, et les moyens de modification (2, 3, 7, 9) et les moyens de détermination (4, 5, 6, 8, 10) sont prévus pour, lors de chaque passage, traiter à la volée la succession de pixels représentant l'image.2. The system as claimed in claim 1, in which the adjustment means (20) and the storage means (1) are arranged so that the image is read in the form of a succession of pixels, and the modification means ( 2, 3, 7, 9) and the determination means (4, 5, 6, 8, 10) are provided for, during each pass, to process on the fly the succession of pixels representing the image. 3.-Système selon l'une des revendications 1 ou 2, dans lequel l'image à traiter est l'image bruitée d'une cible contrastée, et le résultat du traitement est la position de la cible dans l'image.3.-System according to one of claims 1 or 2, wherein the image to be processed is the noisy image of a contrasting target, and the result of the processing is the position of the target in the image. 4.- Système selon l'une des revendications 1 à 3, dans lequel il est prévu sur chacun des moyens de modification (,2, 3, 7, 9) et des moyens de détermination (4, 5, 6, 8, 10) une deuxième sortie #vidéo, délivrant un signal vidéo identique à celui sur ladite première sortie vidéo, raccordé à un bus vidéo unique (70; 70').4.- System according to one of claims 1 to 3, wherein there is provided on each of the modification means (, 2, 3, 7, 9) and determination means (4, 5, 6, 8, 10 ) a second video output #, delivering a video signal identical to that on said first video output, connected to a single video bus (70; 70 '). 5.- Système selon l'une, -des revendications 1 à 4, dans lequel les moyens de modification comprennent des moyens de filtrage (7) et des moyens (9) de comparaison au bruit de fond, et les moyens de détermination comprennent des moyens (4) de détection des maxima locaux, des moyens (5) de calcul de statistiques et des moyens (10) de mémorisation d'alarmes.  5.- System according to one, of claims 1 to 4, in which the modification means comprise filtering means (7) and means (9) for comparison to background noise, and the determination means comprise means (4) for detecting local maxima, means (5) for calculating statistics and means (10) for storing alarms. 6.- Système selon l'une des revendications 1 à 4, dans lequel les moyens de modification Comprennent des moyens formant masque (2), des moyens formant seuil (3), des moyens de filtrage (7) et des moyens (8) détecteurs de jet, et les moyens de détermination comprennent des moyens (5) de calcul de statistiques et des moyens (6) de calcul de barycentres. 6.- System according to one of claims 1 to 4, wherein the modification means comprise mask means (2), threshold means (3), filtering means (7) and means (8) jet detectors, and the means for determining comprise means (5) for calculating statistics and means (6) for calculating barycenters.
FR8808924A 1988-07-01 1988-07-01 Adaptive image-processing system Granted FR2633747A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8808924A FR2633747A1 (en) 1988-07-01 1988-07-01 Adaptive image-processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8808924A FR2633747A1 (en) 1988-07-01 1988-07-01 Adaptive image-processing system

Publications (2)

Publication Number Publication Date
FR2633747A1 true FR2633747A1 (en) 1990-01-05
FR2633747B1 FR2633747B1 (en) 1991-03-22

Family

ID=9367979

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8808924A Granted FR2633747A1 (en) 1988-07-01 1988-07-01 Adaptive image-processing system

Country Status (1)

Country Link
FR (1) FR2633747A1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029226A (en) * 1989-10-10 1991-07-02 Unisys Corporation Method and apparatus for effecting spot/void filtering of image data
FR2660507A1 (en) * 1990-04-03 1991-10-04 Telecommunications Sa Method of fine adjustment of an imaging system for determining the position of a target, and devices for implementing the method
WO1991006065A3 (en) * 1989-10-10 1992-01-09 Unisys Corp Image data processor system
US5093871A (en) * 1989-10-10 1992-03-03 Unisys Corporation Method and apparatus for effecting background suppression of image data
FR2668011A1 (en) * 1990-10-11 1992-04-17 Telecommunications Sa Adaptive image processing system, with test of correct operation in real time
US5140444A (en) * 1989-10-10 1992-08-18 Unisys Corporation Image data processor
US5305398A (en) * 1989-10-10 1994-04-19 Unisys Corporation Method and apparatus for scaling image data

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742551A (en) * 1985-10-07 1988-05-03 Fairchild Camera & Instrument Corporation Multistatistics gatherer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742551A (en) * 1985-10-07 1988-05-03 Fairchild Camera & Instrument Corporation Multistatistics gatherer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PROCEEDINGS OF THE FIRST INTERNATIONAL CONFERENCE ON SUPERCOMPUTING SYSTEMS, St Petersburg, Florida, 16-20 décembre 1985, pages 476-484, IEEE; S.SASAKI et al.: "High speed pipeline image processor with a modifiable network" *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029226A (en) * 1989-10-10 1991-07-02 Unisys Corporation Method and apparatus for effecting spot/void filtering of image data
WO1991006065A3 (en) * 1989-10-10 1992-01-09 Unisys Corp Image data processor system
US5093871A (en) * 1989-10-10 1992-03-03 Unisys Corporation Method and apparatus for effecting background suppression of image data
US5140444A (en) * 1989-10-10 1992-08-18 Unisys Corporation Image data processor
US5305398A (en) * 1989-10-10 1994-04-19 Unisys Corporation Method and apparatus for scaling image data
FR2660507A1 (en) * 1990-04-03 1991-10-04 Telecommunications Sa Method of fine adjustment of an imaging system for determining the position of a target, and devices for implementing the method
FR2668011A1 (en) * 1990-10-11 1992-04-17 Telecommunications Sa Adaptive image processing system, with test of correct operation in real time

Also Published As

Publication number Publication date
FR2633747B1 (en) 1991-03-22

Similar Documents

Publication Publication Date Title
EP2056590B1 (en) Method and device for reading out pixels of a bidimensional matrix
EP0497945A1 (en) Charge transfer type panning camera in a security system
EP1694058A1 (en) Image capture method and device comprising local motion estimation
CA2859900A1 (en) Method of estimating optical flow on the basis of an asynchronous light sensor
FR2633747A1 (en) Adaptive image-processing system
EP0770884A1 (en) Detection method by means of laser designation and corresponding off-boresight apparatus with an array sensor
EP2695377B1 (en) Detection of space debris
EP2538665B1 (en) Detector with a selective imaging function and method for lightning detection
FR2661738A1 (en) Method of detecting and tracking a target, particularly a flying missile
FR2614488A1 (en) COLOR TELEVISION CAMERA WITH MULTIPLE TUBES HAVING AN AUTOMATIC COINCIDENCE ADJUSTMENT SYSTEM
FR2569842A1 (en) METHOD AND DEVICES FOR READING AN OPTOELECTRIC DETECTOR
EP3963539B1 (en) Method and device for removing remanence in an infrared image of a changing scene
EP0457639A1 (en) Method and apparatus for correcting images from periodic noise producing sensor
FR2816155A1 (en) METHOD AND DEVICE FOR QUALIFYING IMAGE DETECTORS AS A FUNCTION OF THEIR BAD PIXELS
FR2968876A1 (en) System for acquisition of images of scene, has separation unit separating flow of beam from focusing optics into predetermined fractions, and merging unit merging images output from sensors to generate final image
CA3160362A1 (en) Image capture using radiation-sensitive elements having a memory effect
EP1289274B1 (en) Process for detecting the relative motion between a scene from which a radiation is released and a pixel matrix capting this radiation
EP3963540B1 (en) Method and device for removing remanence in an infrared image of a static scene
FR2686471A1 (en) Method of deriving a matrix image with filtering of mean values of lines of pixels
WO2024028457A1 (en) Method for characterising the optical quality of a given region of a vehicle glazing unit
FR2968499A1 (en) METHOD OF USING IMAGE SENSOR
FR3131163A1 (en) Observation system and associated observation method
FR2668011A1 (en) Adaptive image processing system, with test of correct operation in real time
EP1426901B1 (en) Method of detecting point targets and surveillance system applying the method
EP3123462B1 (en) Display control method and device for implementing said method

Legal Events

Date Code Title Description
CL Concession to grant licences
TP Transmission of property
ST Notification of lapse

Effective date: 20070330