FR2630574A1 - ELECTRICALLY PROGRAMMABLE MEMORY WITH PROGRAMMING CONTROL CIRCUIT AND CORRESPONDING METHOD - Google Patents
ELECTRICALLY PROGRAMMABLE MEMORY WITH PROGRAMMING CONTROL CIRCUIT AND CORRESPONDING METHOD Download PDFInfo
- Publication number
- FR2630574A1 FR2630574A1 FR8805512A FR8805512A FR2630574A1 FR 2630574 A1 FR2630574 A1 FR 2630574A1 FR 8805512 A FR8805512 A FR 8805512A FR 8805512 A FR8805512 A FR 8805512A FR 2630574 A1 FR2630574 A1 FR 2630574A1
- Authority
- FR
- France
- Prior art keywords
- current
- cell
- voltage
- programming
- programmed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000015654 memory Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 8
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 4
- 230000008672 reprogramming Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Read Only Memory (AREA)
Abstract
L'invention concerne les mémoires électriquement programmables, et notamment les mémoires connues sous les appellations abrégées " EPROM ", " EEPROM ", " FLASH-EEPROM ". Pour tenir compte de la perte de charges des transistors à grille flottante au cours du temps, on propose de lire les mémoires en comparant le courant de sortie des cellules non seulement à une valeur de référence IR définissant la frontière entre cellules programmées et cellules non programmées, mais aussi à une deuxième valeur de référence IR1. Si le courant de sortie est compris entre ces deux valeurs (autrement dit s'il est trop proche de IR) on exécute une programmation complémentaire de la cellule.The invention relates to electrically programmable memories, and in particular to memories known by the abbreviated names “EPROM”, “EEPROM”, “FLASH-EEPROM”. To take into account the pressure drop of floating gate transistors over time, it is proposed to read the memories by comparing the output current of the cells not only with an IR reference value defining the border between programmed cells and non-programmed cells. , but also to a second reference value IR1. If the output current is between these two values (in other words if it is too close to IR), additional programming of the cell is carried out.
Description
MEMOIRE PROGRAMMABLE ELECTRIQUEMENT
AVEC CIRCUIT DE CONTROLE DE PROGRAMMATION
ET PROCEDE CORRESPONDANT
L'invention concerne les mémoires électriquement programmables, et notamment les mémoires connues sous les appellations abrégées EPROM, "EEPROM", "FLASH-EEPROM" qui correspondent à diverses variantes de mémoires dont la programmation se fait par introduction de charges électriques dans la grille flottante d'un transistor à grille flottante constituant l'élément de base de chaque cellule élémentaire de la mémoire.ELECTRICALLY PROGRAMMABLE MEMORY
WITH PROGRAMMING CONTROL CIRCUIT
AND CORRESPONDING METHOD
The invention relates to electrically programmable memories, and in particular the memories known by the abbreviated names EPROM, "EEPROM", "FLASH-EEPROM" which correspond to various variants of memories whose programming is done by introduction of electric charges in the floating grid. a floating gate transistor constituting the basic element of each elementary cell of the memory.
La programmation est électrique, ce qui signifie que pour programmer une cellule de la mémoire on désigne cette cellule à l'aide d'un décodeur de ligne et éventuellement un décodeur de colonne, et on applique à la cellule désignée des tensions adéquates permettant d'injecter des charges dans la grille flottante. The programming is electrical, which means that to program a memory cell, designate this cell using a line decoder and possibly a column decoder, and apply adequate voltages to the designated cell. inject charges into the floating grid.
L'information stockée dans la mémoire est définie par l'état de programmation de chaque cellule. Cet état de programmation représente une information binaire: une cellule est programmée ou n'est pas programmée. The information stored in the memory is defined by the programming status of each cell. This programming state represents binary information: a cell is programmed or is not programmed.
Pour lire l'information contenue dans la mémoire, on examine l'état de programmation des cellules. Pour cela on adresse une cellule déterminée à l'aide du ou des décodeurs, et on applique des tensions de lecture appropriées à cette cellule. Il en résulte un courant électrique ou une tension qui dépend de l'état de programmation de la cellule. En mesurant ce courant ou cette tension on détermine si la cellule a été ou n'a pas été prograiumée-. On peut ainsi recueillir cellule par cellule ou groupe de cellules par groupe de cellules les informations binaires stockées dans la mémoire. To read the information contained in the memory, the programming state of the cells is examined. For this, a determined cell is addressed using the decoder (s), and appropriate read voltages are applied to this cell. This results in an electric current or a voltage which depends on the programming state of the cell. By measuring this current or this voltage it is determined whether the cell has been or has not been prograiumed. It is thus possible to collect cell by cell or group of cells by group of cells the binary information stored in the memory.
Plus précisément, par exemple dans le cas où chaque cellule de mémoire est constituée par un transistor à grille flottante, la lecture de l'état de la cellule de mémoire consiste en une comparaison entre le courant issu de la cellule adressée et une valeur de courant de référence. La valeur du courant de référence est choisie sensiblement au milieu de l'intervalle entre la valeur de courant que fournirait une cellule programmée (valeur proche de zéro dans la pratique) et la valeur de courant que fournirait une cellule non programmée, cette cellule programmée et cette cellule non programmée recevant les mêmes tensions de lecture. More precisely, for example in the case where each memory cell is constituted by a floating gate transistor, the reading of the state of the memory cell consists in a comparison between the current coming from the addressed cell and a current value reference. The value of the reference current is chosen approximately in the middle of the interval between the value of current that a programmed cell would provide (value close to zero in practice) and the value of current that would provide a non-programmed cell, this programmed cell and this non-programmed cell receiving the same read voltages.
Ainsi, un comparateur de courant recevant d'une part le courant de la cellule à lire (à laquelle on applique les tensions de lecture nominales), et d'autre part le courant de référence, basculera franchement dans un -sens ou dans un autre selon ltétat de~ programmation de la cellule, fournissant ainsi à sa sortie une information binaire représentant l'information binaire stockée dans la cellule lue. Thus, a current comparator receiving on the one hand the current of the cell to be read (to which the nominal reading voltages are applied), and on the other hand the reference current, will switch frankly in one-sense or in another according to the programming state of the cell, thus providing at its output binary information representing the binary information stored in the read cell.
A titre d'exemple, une cellule EPROM vierge (non programmée) laissera circuler un courant de 100 microampères environ, tandis qu'une cellule programmée ne laissera passer qu'un courant inférieur à 20 microampères dans les mêmes conditions de lecture. La référence choisie pourra être un courant de 50 microampères. For example, a blank EPROM cell (not programmed) will allow a current of about 100 microamps to circulate, while a programmed cell will only allow a current of less than 20 microamps to pass under the same reading conditions. The reference chosen may be a current of 50 microamps.
Dans la pratique, le courant issu de la cellule sera de préférence converti en une tension fonction de ce courant (par exemple grâce a un intégrateur), de sorte que la comparaison pourra s'effectuer par un comparateur de tension, souvent plus facile à réaliser qu'un comparateur de courant. Comme le mode de comparaison (par tension ou courant) ne fait pas l'objet de l'invention et qu'on sait bien réaliser des conversions courant-tension, on se contentera dans la suite des explications de parler de comparateurs de courant, en ayant présent å l'esprit qu'il peut s'agir en fait de comparateurs de tension.On peut supposer par exemple que la valeur de référence de comparaison est définie à partir du courant issu d'une cellule vierge de référence, courant appliqué a un convertisseur courant-tension dont le gain définira précisément une tension de référence. In practice, the current from the cell will preferably be converted into a voltage which is a function of this current (for example thanks to an integrator), so that the comparison can be carried out by a voltage comparator, often easier to carry out. than a current comparator. As the comparison mode (by voltage or current) is not the subject of the invention and since we know well how to carry out current-voltage conversions, we will be satisfied in the following explanations to speak of current comparators, in bearing in mind that it may in fact be voltage comparators. We can assume for example that the comparison reference value is defined from the current from a blank reference cell, current applied to a current-voltage converter whose gain will precisely define a reference voltage.
Comme les phénomènes physiques mis en jeu par la programmation sont mal contrôlés industriellement, les courants issus des cellules vierges et des cellules programmées ne sont pas connus avec une grande précision. Ils dépendent de beaucoup de facteurs, y compris des valeurs de tension de lecture appliquées aux cellules. Le courant des cellules programmées dépend en outre de l'intensité de la programmation, c'est-à-dire de la quantité de charges qu'on a réussi à stocker dans la grille flottante d'une cellule; cette quantité de charges dépend de la tension de programmation et de la durée d'application de cette tension, voire encore de la manière dont elle a été appliquée.Il y a donc une très grande dispersion entre les valeurs de courant de cellule vierges et de cellules programmées dans une série de mémoires d'une même fabrication, et même à l'intérieur dtune seule mémoire. As the physical phenomena brought into play by programming are poorly controlled industrially, the currents coming from blank cells and programmed cells are not known with great precision. They depend on many factors, including the read voltage values applied to the cells. The current of the programmed cells also depends on the intensity of the programming, that is to say on the quantity of charges which one has managed to store in the floating grid of a cell; this quantity of charges depends on the programming voltage and the duration of application of this voltage, or even on the way in which it was applied. There is therefore a very great dispersion between the values of blank cell current and of cells programmed in a series of memories of the same manufacture, and even inside a single memory.
Enfin, la programmation d'une cellule programmée se dégrade au cours du temps, c'est-à-dire que la quantité de charges stockées dans une grille flottante diminue au cours du temps, surtout quand la température augmente (la durée de rétention est de l'ordre de 10 ans). Il en résulte que le courant issu d'une cellule programmée augmente progressivement au cours du temps, å mesure que la tension de seuil du transistor å grille flottante diminue par suite de cette perte de charges. Finally, the programming of a programmed cell degrades over time, that is to say that the quantity of charges stored in a floating grid decreases over time, especially when the temperature increases (the retention time is around 10 years). As a result, the current from a programmed cell gradually increases over time, as the threshold voltage of the floating gate transistor decreases as a result of this pressure drop.
Il en résulte la nécessité de contrôler d'une manière précise la manière dont les cellules sont programmées, faute de quoi on risque de lire des informations fausses: on croit lire une cellule vierge (état logique 1) alors qu'il s'agit en fait d'une cellule programmée (état logique 0) dont la programmation s'est dégradée. This results in the need to control in a precise manner the way in which the cells are programmed, failing which there is a risk of reading false information: it is believed to read a blank cell (logical state 1) while it is in question. made of a programmed cell (logic state 0) whose programming has deteriorated.
La présente invention propose un procédé et un circuit de test et programmation de mémoires électriquement programmables, destinés a améliorer la fiabilité de l'information stockée dans la mémoire. The present invention provides a method and a circuit for testing and programming electrically programmable memories, intended to improve the reliability of the information stored in the memory.
Le procédé est le suivant : il s'applique à une mémoire programmable électriquement, dans laquelle la lecture des informations mémorisées dans une cellule de mémoire se fait par comparaison entre d'une part une tension ou un courant fonction de l'état de programmation de la cellule et d'autre part une valeur de référence, pour fournir une première information ou une deuxième information selon que la tension ou le courant est supérieur ou inférieur à la valeur de référence; le procédé consiste à comparer la tension ou le courant à une deuxième valeur de référence, différente de la première, correspondant à une programmation plus forte de la cellule, et à exécuter une opération de programmation complémentaire si le résultat de la comparaison montre que la tension ou le courant est compris entre les deux valeurs de référence, du fait qu'une cellule lue qui devrait être programmée est en réalité programmée avec un niveau de sécurité insuffisant. The process is as follows: it applies to an electrically programmable memory, in which the information stored in a memory cell is read by comparison between a voltage or a current depending on the programming state of the cell and on the other hand a reference value, for providing first information or second information depending on whether the voltage or current is greater or less than the reference value; the method consists in comparing the voltage or the current with a second reference value, different from the first, corresponding to a stronger programming of the cell, and in carrying out a complementary programming operation if the result of the comparison shows that the voltage or the current is between the two reference values, because a read cell which should be programmed is actually programmed with an insufficient level of security.
La mémoire selon llinvention comporte pour cela un circuit de comparaison pour comparer la tension ou le courant de la cellule à la deuxième valeur de référence, et un circuit de commande activé par le circuit de comparaison en fonction du résultat de la comparaison, le circuit de commande déclenchant l'opération complémentaire de programmation. The memory according to the invention comprises for this a comparison circuit for comparing the voltage or current of the cell with the second reference value, and a control circuit activated by the comparison circuit as a function of the result of the comparison, the command triggering the additional programming operation.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels
- la figure 1 représente schématiquement une organisation classique de mémoire- programmable électriquement;
- la figure 2 représente une mémoire modifiée pour permettre la mise en oeuvre du procédé selon l'invention.Other characteristics and advantages of the invention will appear on reading the detailed description which follows and which is given with reference to the appended drawings in which
- Figure 1 schematically shows a conventional organization of electrically programmable memory;
- Figure 2 shows a memory modified to allow the implementation of the method according to the invention.
A la figure 1, on reconnaît une mémoire organisée en un réseau de lignes et de colonnes de transistors à grille flottante, chaque transistor constituant une cellule de mémoire individuelle et étant placé au carrefour d'une ligne et d'une colonne de la mémoire. In FIG. 1, a memory is recognized organized in a network of lines and columns of floating gate transistors, each transistor constituting an individual memory cell and being placed at the crossroads of a line and a column of the memory.
Les sources des transistors sont reliées à une masse électrique commune, les drains des transistors d'une même colonne sont reliés à un conducteur de colonne spécifique de cette colonne. Les grilles de commande des transistors d'une même ligne sont reliées à un conducteur de ligne spécifique de cette ligne. The sources of the transistors are connected to a common electrical ground, the drains of the transistors of the same column are connected to a specific column conductor of this column. The control gates of the transistors of the same line are connected to a specific line conductor of this line.
Un décodeur de ligne DEL permet de sélectionner une ligne déterminée et d'appliquer au conducteur de ligne correspondant L une tension de lecture (en mode de lecture) ou de programmation (en mode de programmation) ou de test (en mode de test). An LED line decoder makes it possible to select a determined line and to apply to the corresponding line conductor L a reading (in reading mode) or programming (in programming mode) or test (in testing mode) voltage.
Un décodeur de colonne DEC permet de sélectionner une colonne déterminée et de relier le conducteur de colonne correspondant C (en mode de lecture ou de test) à un circuit de lecture qui est symbolisé sur la figure 1 par un comparateur de courant COMP. Le comparateur a alors une première entrée A reliée à une colonne C et une deuxième entrée B reliée à une source de courant de référence SR délivrant un courant de référence IR (on se référera à ce qui a été dit plus haut sur la possibilité que la comparaison porte sur des tensions plutôt que sur des courants). La sortie du comparateur est reliée à une borne de sortie S de la mémoire, borne sur laquelle apparaissent les niveaux logiques correspondant aux informations programmées dans les cellules.On peut noter que les informations à stocker dans les cellules sont également appliquées sur la borne S, à partir de l'extérieur, pour être transmises vers les colonnes en mode de programmation. A column decoder DEC makes it possible to select a determined column and to connect the corresponding column conductor C (in reading or test mode) to a reading circuit which is symbolized in FIG. 1 by a current comparator COMP. The comparator then has a first input A connected to a column C and a second input B connected to a reference current source SR delivering a reference current IR (reference will be made to what has been said above on the possibility that the comparison relates to voltages rather than currents). The comparator output is connected to an output terminal S of the memory, terminal on which the logic levels corresponding to the information programmed in the cells appear. It can be noted that the information to be stored in the cells is also applied to the terminal S, from outside, to be transmitted to the columns in programming mode.
En mode de lecture comme en mode de test ou de programmation, le transistor TGF situé à l'intersection de la ligne L et de la colonne C est sélectionné et peut être lu ou testé ou programmé. In read mode as in test or programming mode, the transistor TGF located at the intersection of line L and column C is selected and can be read or tested or programmed.
Sur la figure 1 on a en outre représenté symboliquement un circuit de programmation PROG qui fournit les tensions nécessaires à la programmation, plus élevées qu'en mode dexlecture ou test. FIG. 1 also shows symbolically a programming circuit PROG which supplies the voltages necessary for programming, higher than in reading or test mode.
En mode de lecture, le comparateur COMP fournit sur la borne de sortie S un niveau logique correspondant à l'information théoriquement stockée dans la cellule niveau 0 pour les cellules programmées, niveau 1 pour les cellules non programmées. In read mode, the comparator COMP provides on the output terminal S a logic level corresponding to the information theoretically stored in the cell level 0 for the programmed cells, level 1 for the non-programmed cells.
Pour réaliser un meilleur contrôle de la programmation des cellules de mémoire, on met en oeuvre le procédé selon l'-invention en utilisant le circuit qu'on va maintenant décrire en référence à la figure 2. To achieve better control of the programming of the memory cells, the method according to the invention is implemented using the circuit which will now be described with reference to FIG. 2.
Sur cette figure 2, on retrouve tout d'abord exactement les mêmes éléments qu'à la figure 1 avec les mêmes références. In this figure 2, we first find exactly the same elements as in Figure 1 with the same references.
Par ailleurs, on a prévu, de préférence sur la puce de circuit-intégre contenant la mémoire, un deuxième comparateur COMP1 ayant une première entrée E reliée å la colonne C sélectionnée par le décodeur de colonne
DEC, et une deuxième entrée F reliée à une deuxieme source de courant de référence SR1 qui délivre un courant de référence IRl différent du courant IR et correspondant à une programmation plus forte.In addition, a second comparator COMP1 having a first input E connected to column C selected by the column decoder is preferably provided on the integrated circuit chip containing the memory.
DEC, and a second input F connected to a second reference current source SR1 which delivers a reference current IRl different from the current IR and corresponding to a stronger programming.
En d'autres mots, dans l'exemple décrit, le courant
IR1 est plus faible que le courant IR et une cellule qui fournirait le courant IRl serait a priori plus fortement programmée qu'une cellule qui fournirait le courant IR.In other words, in the example described, the current
IR1 is weaker than the IR current and a cell which would supply the current IR1 would a priori be more strongly programmed than a cell which would supply the current IR.
Le comparateur COMP fournit un niveau logique 0 pour une cellule programmée délivrant un courant I inférieur à IR et un niveau logique 1 pour une cellule non programmée délivrant un courant I supérieur à IR. The comparator COMP provides a logic level 0 for a programmed cell delivering a current I less than IR and a logic level 1 for a non-programmed cell delivering a current I greater than IR.
Le comparateur COMPl fournit un niveau logique 0 si le courant issu de la cellule est supérieur à IR1 et un niveau logique 1 s'il est inférieur à IRl. COMPl comparator provides a logic level 0 if the current from the cell is greater than IR1 and a logic level 1 if it is less than IRl.
De cette maniere, le# comparateurs COMP et COMP1 fournissent tous deux un niveau logique 0 si le courant délivré par une cellule est compris entre les deux valeurs de référence IRl et IR. Un circuit de commande de programmation complémentaire CPC, comprenant ici essentiellement une porte NON-OU et une porte ET, détecte ce cas et délivre un signal de commande dont la fonction est de déclencher une opération de programmation complémentaire de la cellule. On considère en effet selon l'invention que si le courant est compris entre les valeurs IRI et IR, c'est que la cellule est insuffisamment programmée et qu'il y a un risque notable que la perte de charges qui se produit au cours du temps aboutisse à une inversion de l'information stockée. In this way, the # comparators COMP and COMP1 both provide a logic level 0 if the current delivered by a cell is between the two reference values IR1 and IR. A complementary programming control circuit CPC, here essentially comprising a NOR gate and an AND gate, detects this case and delivers a control signal whose function is to trigger a complementary programming operation of the cell. It is indeed considered according to the invention that if the current is between the IRI and IR values, it is that the cell is insufficiently programmed and that there is a notable risk that the pressure drop which occurs during the time leads to an inversion of the stored information.
Les sorties des comparateurs sont appliquées aux entrées de la porte NON-OU. The outputs of the comparators are applied to the inputs of the NOR gate.
Le signal de sortie de la porte NON-OU peut être appliqué au circuit de programmation PROG pour autoriser l'application de tensions de programmation à la cellule. The NOR gate output signal can be applied to the PROG programming circuit to allow application of programming voltages to the cell.
La programmation complémentaire étant effectuée, on refait un test de la même cellule et on renouvelle la mesure de courant. Des opérations successives de reprogrammation peuvent être effectuées jusqu'à ce que le courant de sortie I de la cellule devienne inférieur au courant IRl.Once the additional programming has been carried out, the same cell is tested again and the current measurement is repeated. Successive reprogramming operations can be carried out until the output current I of the cell becomes lower than the current IR1.
On prévoit cependant de préférence que le résultat du test fait par les deux comparateurs COMP et COMP1 est appliqué sur une borne R de sortie de la mémoire. Cette borne R est par exemple à un microprocesseur apte à commander l'exécution d'une séquence de programmation des cellules. Dès que la borne R reçoit un niveau logique 1, indiquant qu'une cellule est programmée mais insuffisamment programmée, ce signal est transmis au microprocesseur pour commander l'interruption du fonctionnement normal en lecture et pour déclencher une opération de programmation complémentaire après laquelle le fonctionnement normal reprend. However, provision is preferably made for the result of the test made by the two comparators COMP and COMP1 to be applied to an output terminal R of the memory. This terminal R is for example to a microprocessor capable of controlling the execution of a programming sequence of the cells. As soon as the terminal R receives a logic level 1, indicating that a cell is programmed but insufficiently programmed, this signal is transmitted to the microprocessor to control the interruption of normal operation in reading and to trigger a complementary programming operation after which the operation normal resumes.
Dans l'utilisation de la mémoire, on s'arrangera pour qu'en moyenne le risque de programmation insuffisante soit faible, de sorte que le fonctionnement test ne sera interrompu en vue d'une reprogrammation qu'un petit nombre de fois, ce qui est important pour ne pas accroître trop le temps consommé par les opérations de reprogrammation. In the use of the memory, it will be arranged so that on average the risk of insufficient programming is low, so that the test operation will not be interrupted with a view to reprogramming a small number of times, which is important so as not to increase the time consumed by reprogramming operations too much.
A titre d'exemple, si le courant nominal d'une cellule vierge est 100 microampères et le courant maximal d'une cellule programmée est 20 microampères, on peut prévoir que les valeurs de IR et IR1 sont respectivement 50 et 35 microampères. For example, if the nominal current of a blank cell is 100 microamps and the maximum current of a programmed cell is 20 microamps, it can be expected that the values of IR and IR1 are 50 and 35 microamps respectively.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8805512A FR2630574A1 (en) | 1988-04-26 | 1988-04-26 | ELECTRICALLY PROGRAMMABLE MEMORY WITH PROGRAMMING CONTROL CIRCUIT AND CORRESPONDING METHOD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8805512A FR2630574A1 (en) | 1988-04-26 | 1988-04-26 | ELECTRICALLY PROGRAMMABLE MEMORY WITH PROGRAMMING CONTROL CIRCUIT AND CORRESPONDING METHOD |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2630574A1 true FR2630574A1 (en) | 1989-10-27 |
Family
ID=9365680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8805512A Withdrawn FR2630574A1 (en) | 1988-04-26 | 1988-04-26 | ELECTRICALLY PROGRAMMABLE MEMORY WITH PROGRAMMING CONTROL CIRCUIT AND CORRESPONDING METHOD |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2630574A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764571A (en) * | 1991-02-08 | 1998-06-09 | Btg Usa Inc. | Electrically alterable non-volatile memory with N-bits per cell |
| US6002614A (en) | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218764A (en) * | 1978-10-03 | 1980-08-19 | Matsushita Electric Industrial Co., Ltd. | Non-volatile memory refresh control circuit |
| WO1981000154A1 (en) * | 1979-07-02 | 1981-01-22 | Mostek Corp | Programmable read only memory integrated circuit with bitcheck and deprogramming modes and methods for programming and testing said circuit |
| US4279024A (en) * | 1978-06-30 | 1981-07-14 | Siemens Aktiengesellschaft | Word-by-word electrically reprogrammable nonvolatile memory |
| US4357685A (en) * | 1979-09-28 | 1982-11-02 | Sgs-Ates Componenti Elettronici S.P.A. | Method of programming an electrically alterable nonvolatile memory |
| US4460982A (en) * | 1982-05-20 | 1984-07-17 | Intel Corporation | Intelligent electrically programmable and electrically erasable ROM |
| EP0156417A1 (en) * | 1984-03-01 | 1985-10-02 | Koninklijke Philips Electronics N.V. | Semiconductor device having at least a non-volatile memory transistor |
| EP0241327A2 (en) * | 1986-03-10 | 1987-10-14 | Fujitsu Limited | Sense amplifier for programmable read only memory |
| US4718041A (en) * | 1986-01-09 | 1988-01-05 | Texas Instruments Incorporated | EEPROM memory having extended life |
-
1988
- 1988-04-26 FR FR8805512A patent/FR2630574A1/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4279024A (en) * | 1978-06-30 | 1981-07-14 | Siemens Aktiengesellschaft | Word-by-word electrically reprogrammable nonvolatile memory |
| US4218764A (en) * | 1978-10-03 | 1980-08-19 | Matsushita Electric Industrial Co., Ltd. | Non-volatile memory refresh control circuit |
| WO1981000154A1 (en) * | 1979-07-02 | 1981-01-22 | Mostek Corp | Programmable read only memory integrated circuit with bitcheck and deprogramming modes and methods for programming and testing said circuit |
| US4357685A (en) * | 1979-09-28 | 1982-11-02 | Sgs-Ates Componenti Elettronici S.P.A. | Method of programming an electrically alterable nonvolatile memory |
| US4460982A (en) * | 1982-05-20 | 1984-07-17 | Intel Corporation | Intelligent electrically programmable and electrically erasable ROM |
| EP0156417A1 (en) * | 1984-03-01 | 1985-10-02 | Koninklijke Philips Electronics N.V. | Semiconductor device having at least a non-volatile memory transistor |
| US4718041A (en) * | 1986-01-09 | 1988-01-05 | Texas Instruments Incorporated | EEPROM memory having extended life |
| EP0241327A2 (en) * | 1986-03-10 | 1987-10-14 | Fujitsu Limited | Sense amplifier for programmable read only memory |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404675B2 (en) | 1991-02-08 | 2002-06-11 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6327189B2 (en) | 1991-02-08 | 2001-12-04 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6104640A (en) * | 1991-02-08 | 2000-08-15 | Btg International Inc. | Electrically alterable non-violatile memory with N-bits per cell |
| US6243321B1 (en) | 1991-02-08 | 2001-06-05 | Btg Int Inc | Electrically alterable non-volatile memory with n-bits per cell |
| US6246613B1 (en) | 1991-02-08 | 2001-06-12 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US6324121B2 (en) | 1991-02-08 | 2001-11-27 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6356486B1 (en) | 1991-02-08 | 2002-03-12 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6339545B2 (en) | 1991-02-08 | 2002-01-15 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6343034B2 (en) | 1991-02-08 | 2002-01-29 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6344998B2 (en) | 1991-02-08 | 2002-02-05 | Btg International Inc. | Electrically alterable non-volatile memory with N-Bits per cell |
| US6002614A (en) | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US7075825B2 (en) | 1991-02-08 | 2006-07-11 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6724656B2 (en) | 1991-02-08 | 2004-04-20 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6870763B2 (en) | 1991-02-08 | 2005-03-22 | Btg International Inc. | Electrically alterable non-volatile memory with n-bits per cell |
| US6584012B2 (en) | 1991-02-08 | 2003-06-24 | Btg International Inc. | Electrically alterable non-volatile memory with N-bits per cell |
| US5764571A (en) * | 1991-02-08 | 1998-06-09 | Btg Usa Inc. | Electrically alterable non-volatile memory with N-bits per cell |
| US6714455B2 (en) | 1995-02-27 | 2004-03-30 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US6434050B2 (en) | 1995-02-27 | 2002-08-13 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US7006384B2 (en) | 1995-02-27 | 2006-02-28 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US7068542B2 (en) | 1995-02-27 | 2006-06-27 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US6353554B1 (en) | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US7286414B2 (en) | 1995-02-27 | 2007-10-23 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US7911851B2 (en) | 1995-02-27 | 2011-03-22 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US8570814B2 (en) | 1995-02-27 | 2013-10-29 | Mlc Intellectual Property, Llc | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0340107B1 (en) | Electrically programmable memory with several bits per cell | |
| EP0300885B1 (en) | Integrated circuit memory including an anti-fraud device | |
| EP0318363B1 (en) | Method for testing cells of electrically programmable memories and a corresponding integrated circuit | |
| EP0568439B1 (en) | Process and circuit for detecting current leaks in a bit line | |
| EP0674264B1 (en) | Circuit for selecting redundant memory elements and FLASH EEPROM containing said circuit | |
| EP0791933B1 (en) | Electrically alterable multilevel nonvolatile memory with autonomous refresh | |
| EP0585150B1 (en) | Memory read circuit, with precharging and equilibrating before reading | |
| FR2778012A1 (en) | DEVICE AND METHOD FOR READING EEPROM MEMORY CELLS | |
| FR2728380A1 (en) | METHOD FOR WRITING DATA IN A CORRESPONDING ELECTRICALLY PROGRAMMABLE MEMORY AND MEMORY | |
| FR2682503A1 (en) | Process for repairing overerased (overwritten) cells contained in a flash memory | |
| US20090231915A1 (en) | Reading array cell with matched reference cell | |
| EP0279712B1 (en) | Memory read circuit | |
| FR2792761A1 (en) | Device for memory programming comprises means for application of erasing and writing voltages to floating-gate transistors in memory cells | |
| FR2665973A1 (en) | Automatic erase optimisation circuit for an electrically erasable and programmable semiconductor memory, and method relating thereto | |
| FR2874449A1 (en) | SELF-ADAPTIVE PROGRAM DELAY CIRCUIT FOR PROGRAMMABLE MEMORY | |
| EP0252794B1 (en) | Device for detecting the functioning of the sensing system of an eprom or an eeprom memory cell | |
| FR2801419A1 (en) | Method and device for reading integrated circuit memory | |
| EP0278832B1 (en) | Memory reading circuit | |
| FR2630574A1 (en) | ELECTRICALLY PROGRAMMABLE MEMORY WITH PROGRAMMING CONTROL CIRCUIT AND CORRESPONDING METHOD | |
| FR2762708A1 (en) | METHOD FOR CONTROLLING A MEMORY CELL AND NON-VOLATILE PROGRAMMABLE MEMORY ONLY ON CMOS TECHNOLOGY | |
| EP0269468B1 (en) | Security circuit for programming a non-volatile electrically programmable memory | |
| EP0606796B1 (en) | Method of uniformly programming an electrically programmable memory and memory using the method | |
| FR2809222A1 (en) | EEPROM MEMORY COMPRISING AN ERROR CORRECTION SYSTEM | |
| FR2762435A1 (en) | MEMORY READING CIRCUIT WITH DYNAMICALLY CONTROLLED PRELOADING DEVICE | |
| FR2759195A1 (en) | CHANGE OF ADDRESS DETECTION CIRCUIT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |