FR2671417A1 - Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . - Google Patents
Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . Download PDFInfo
- Publication number
- FR2671417A1 FR2671417A1 FR9100067A FR9100067A FR2671417A1 FR 2671417 A1 FR2671417 A1 FR 2671417A1 FR 9100067 A FR9100067 A FR 9100067A FR 9100067 A FR9100067 A FR 9100067A FR 2671417 A1 FR2671417 A1 FR 2671417A1
- Authority
- FR
- France
- Prior art keywords
- varnish
- layer
- integrated circuit
- cavity
- conductive ink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Le procédé selon l'invention consiste à former par dépôt une première couche de vernis diélectrique (6) sur le circuit intégré (3), à l'exception des plots (4,4a) de ce dernier; à pourvoir le corps (1) de la carte d'une cavité (2) et d'une plage de conduction (5); à fixer le circuit intégré (3) dans la cavité; à former les contacts de lecture/écriture (8,8a) ainsi que les conducteurs (7) reliant ces derniers aux plots respectifs (4,4a) par dépôt d'une encre conductrice; et à former une seconde couche de vernis diélectrique (9) sur la première couche de vernis ainsi que sur les parties du dépôt d'encre qui ne constituent pas les contacts de lecture/écriture.
Description
"Procédé pour la fabrication d'une carte à mémoire et carte à mémoire ainsi obtenue"
La présente invention concerne un procédé pour la fabrication d'une carte à mémoire comprenant un corps en matière isolante sur lequel est prévu un circuit intégré comportant des plots que des conducteurs relient électriquement à des contacts de lecture/écriture.
La présente invention concerne un procédé pour la fabrication d'une carte à mémoire comprenant un corps en matière isolante sur lequel est prévu un circuit intégré comportant des plots que des conducteurs relient électriquement à des contacts de lecture/écriture.
Les procédés mis au point jusqu'ici pour fabriquer les cartes à mémoire comportent des étapes longues et délicates à réaliser et entraînent des coûts de production élevés.
La présente invention se propose plus particulièrement de remédier à ces inconvénients et, pour ce faire, elle a pour objet un procédé de fabrication d'une carte à mémoire, qui se caractérise en ce qu'il consiste à former par dépôt une première couche de vernis diélectrique sur le circuit intégré, à l'exception des plots de ce dernier ; à pourvoir le corps de la carte d'une cavité et d'une plage de conduction comprenant une partie interne située dans la cavité et une partie externe située hors de celle-ci ; à introduire et fixer le circuit intégré dans la cavité de façon à ce qu'il soit en contact avec la plage de conduction et à ce que la première couche de vernis soit tournée vers l'extérieur ; à former les contacts de lecture/écriture ainsi que les conducteurs reliant ces derniers aux plots respectifs du circuit intégré par dépôt d'une encre conductrice sur lesdits plots, sur la première couche de vernis, sur le corps de la carte, et sur la partie externe de la plage de conduction pour que celle-ci soit reliée à l'un des conducteurs ; et à former une seconde couche de vernis diélectrique sur les parties non recouvertes de la première couche de vernis ainsi que sur les parties du dépôt d'encre qui ne constituent pas les contacts de lecture/écriture.
Ce procédé comporte un nombre limité d'étapes et est facile à mettre en oeuvre, ce qui permet d'abaisser de façon notable le prix de revient des cartes à mémoire.
Selon un mode particulier de mise en oeuvre du procédé conforme à l'invention, la première couche de vernis diélectrique peut être déposée dans sa configuration définitive en une seule étape.
En variante, elle pourrait toutefois être d'abord déposée de façon à ne présenter aucune discontinuité, puis enlevée au niveau des plots du circuit intégré.
C'est ainsi qu'on pourrait par exemple la réaliser en déposant sur le circuit intégré, y compris sur ses plots, un vernis polymérisable sous l'action d'un faisceau lumineux, en recouvrant à l'aide d'un masque les parties du vernis qui sont situées à l'aplomb des plots du circuit intégré, en exposant au faisceau lumineux les autres parties du vernis afin de les polymériser, en enlevant le masque et en éliminant les parties non polymérisées du vernis.
On notera ici que le faisceau lumineux utilisé pourrait être un faisceau laser ou un faisceau de rayons ultraviolets, visibles ou infrarouges, et que l'élimination des parties non polymérisées du vernis pourrait être réalisée mécaniquement ou chimiquement.
En ce qui concerne la cavité, elle a de préférence des dimensions qui correspondent, au jeu de montage près, à celles du circuit intégré. Elle pourrait dans certains cas être réalisée avant la plage de conduction, par enlèvement de matière, par exemple par fraisage. Dans d'autres cas, sa réalisation pourrait être assurée après celle de la plage de conduction, par déformation du corps de la cavité, par exemple par thermoformage ou par formage par ultrasons.
Conformément au procédé selon l'invention, la plage de conduction est de préférence réalisée par dépôt d'une encre conductrice.
La plage de conduction, les couches de vernis diélectrique et la couche d'encre conductrice sont, de préférence également, réalisées par sérigraphie.
En outre, l'encre conductrice constituant les contacts de lecture/écriture et les conducteurs peut être déposée dans sa configuration définitive en une seule étape.
Elle pourrait cependant être d'abord déposée sous la forme d'une couche ne présentant aucune discontinuité, puis enlevée sélectivement de façon à séparer les uns des autres les ensembles constitués chacun d'un conducteur et du contact de lecture/écriture associé.
On précisera ici que l'enlèvement de l'encre conductrice peut être réalisé mécaniquement, par exemple à l'aide d'un stylet gratteur ou d'un outil de coupe, thermiquement, par exemple sous l'action d'un faisceau laser, ou chimiquement.
Bien entendu, la présente invention concerne également les cartes à mémoire obtenues par la mise en oeuvre du procédé de fabrication décrit ci-dessus.
Un mode d'exécution de la présente invention sera décrit ciaprès à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels
- la figure l est une vue schématique partielle de dessus d'une carte à mémoire obtenue par la mise en oeuvre du procédé conforme à l'invention
- la figure 2 est une vue en coupe schématique selon la ligne Il-Il de la figure l
- la figure 3 est une vue en coupe partielle montrant le circuit intégré après le dépôt de la première couche de vernis diélectrique
- la figure 4 est une vue partielle de dessus montrant le circuit intégré et la première couche de vernis diélectrique visibles sur la figure 3
- la figure 5 est une vue en coupe partielle montrant le corps de la carte après la réalisation de la cavité
- la figure 6 est une vue en coupe partielle montrant le corps de la carte après la réalisation de la cavité et de la plage de conduction
- la figure 7 est une vue partielle de dessus montrant le corps de la carte, la cavité et la plage de conduction visibles sur la figure 6
- la figure 8 est une vue en coupe partielle montrant le corps de la carte après la fixation dans la cavité du circuit intégré visible sur la figure 3
- la figure 9 est une vue partielle de dessus montrant le corps de la cavité et le circuit intégré visibles sur la figure 8
- la figure 10 est une vue en coupe partielle montrant le corps de la carte après le dépôt de la couche d'encre conductrice ; et
- la figure Il est une vue partielle de dessus montrant le corps de la carte et la couche d'encre conductrice visible sur la figure 10.
- la figure l est une vue schématique partielle de dessus d'une carte à mémoire obtenue par la mise en oeuvre du procédé conforme à l'invention
- la figure 2 est une vue en coupe schématique selon la ligne Il-Il de la figure l
- la figure 3 est une vue en coupe partielle montrant le circuit intégré après le dépôt de la première couche de vernis diélectrique
- la figure 4 est une vue partielle de dessus montrant le circuit intégré et la première couche de vernis diélectrique visibles sur la figure 3
- la figure 5 est une vue en coupe partielle montrant le corps de la carte après la réalisation de la cavité
- la figure 6 est une vue en coupe partielle montrant le corps de la carte après la réalisation de la cavité et de la plage de conduction
- la figure 7 est une vue partielle de dessus montrant le corps de la carte, la cavité et la plage de conduction visibles sur la figure 6
- la figure 8 est une vue en coupe partielle montrant le corps de la carte après la fixation dans la cavité du circuit intégré visible sur la figure 3
- la figure 9 est une vue partielle de dessus montrant le corps de la cavité et le circuit intégré visibles sur la figure 8
- la figure 10 est une vue en coupe partielle montrant le corps de la carte après le dépôt de la couche d'encre conductrice ; et
- la figure Il est une vue partielle de dessus montrant le corps de la carte et la couche d'encre conductrice visible sur la figure 10.
Les figures l et 2 sont des vues partielles respectivement de dessus et en coupe d'une carte à mémoire fabriquée par la mise en oeuvre du procédé conforme à l'invention.
Cette carte comporte tout d'abord un corps en matière isolante 1 pourvu d'une cavité 2 dans laquelle est fixé un circuit intégré 3 comportant des plots 4 dont l'un d'eux constitue un plot de masse 4a.
Elle comporte également une plage de conduction 5 située en partie dans la cavité 2 et en partie hors de celle-ci, une première couche de vernis diélectrique 6 recouvrant le circuit intégré 3, à l'exception de ses plots 4,4a, des conducteurs 7 prévus sur le corps l de la carte et sur la couche de vernis 6 pour relier électriquement les plots 4,4a à des contacts de lecture/écriture 8 dont l'un d'eux est un contact de masse 8a, et une seconde couche de vernis diélectrique 9 recouvrant les conducteurs 7, les parties non recouvertes de la première couche de vernis 6 et les parties du corps i de la carte qui s'étendent entre les conducteurs 7.
Dans l'exemple représenté, la cavité 2 est réalisée avec des dimensions qui correspondent, au jeu de montage près, à celles du circuit intégré 3. Elle pourrait cependant être bien plus grande que ce dernier sans que l'on sorte du cadre de la présente invention.
D'autre part, le conducteur 7 qui relie le plot de masse 4a au contact de masse 8a est relié électriquement à la plage de conduction 5 sur laquelle il repose en partie et permet par conséquent de mettre le circuit intégré 3 à la masse lors de l'utilisation de la carte.
La plage de conduction 5 est formée par polymérisation d'une encre conductrice constituée d'une résine synthétique chargée en pigments conducteurs et apte à être déposée par sérigraphie.
Les conducteurs 7 et les contacts de lecture/écriture 8,8a sont également constitués d'une encre conductrice déposée par sérigraphie, la résine synthétique constituant cette encre présentant une faible résistance de ligne après polymérisation et pouvant être gravée mécaniquement, chimiquement ou thermiquement.
En ce qui concerne les vernis utilisés pour former les première et seconde couches 6 et 9, ils sont constitués de résines synthétiques identiques ou différentes et sont aptes à être déposées par sérigraphie, le vernis formant la première couche 6 ayant en outre la particularité d'être compatible avec les semi-conducteurs et de pouvoir être insolé avec un faisceau laser ou avec un faiseau de rayons ultraviolets, visibles ou infrarouges, et abradé mécaniquement ou chimiquement.
On va maintenant décrire un mode particulier de mise en oeuvre du procédé conforme à l'invention.
Tout d'abord, on dépose par sérigraphie une première couche de vernis diélectrique 6 sur le circuit intégré 3, à l'exception des plots 4,4a de ce dernier (voir les figures 3 et 4).
La couche 6 est de préférence déposée dans sa configuration définitive en une seule étape. Elle pourrait cependant être formée en plusieurs étapes consistant successivement à déposer sur le circuit intégré 3 et sur les plots 4,4a, un vernis polymérisable sous l'action d'un faisceau lumineux, par exemple un faisceau laser ou un faisceau de rayons ultraviolets, visibles ou infrarouges, à recouvrir à l'aide d'un masque les parties du vernis qui sont situées à l'aplomb des plots 4,4a, à exposer au faisceau lumineux les autres parties du vernis afin de les polymériser, à enlever la masque, et à éliminer les parties non polymérisées du vernis qui recouvrent les plots 4,4a.
On réalise ensuite une cavité 2 dans un corps de carte l en matière isolante, par exemple par fraisage, après quoi l'on dépose une encre conductrice en partie dans la cavité 2 et en partie hors de celle-ci afin de former une plage de conduction 5 (voir les figures 6 et 7).
En variante, on pourrait réaliser la plage de conduction 5 avant de réaliser la cavité 2, par déformation du corps l, par exemple par thermoformage ou par formage par ultrasons.
Bien entendu, on pourrait réaliser la cavité 2 avant de déposer la première couche de vernis 6 sur le circuit intégré 3.
On introduit ensuite le circuit intégré 3 dans la cavité 2 de façon à ce qu'il soit en contact avec la plage de conduction 5 et à ce que la première couche de vernis 6 soit tournée vers l'extérieur (voir les figures 8 et 9).
On forme ensuite des contacts de lecture/écriture 8,8a ainsi que des conducteurs 7 reliant ces derniers aux plots respectifs 4,4a du circuit intrégré par dépôt par sérigraphie d'une encre conductrice sur lesdits plots, sur la première couche de vernis 6 et sur la partie apparente de la plage de conduction 5 afin de relier à celle-ci le plot de masse 4a et le contact de masse 8a (voir les figures 10 et ll).
L'encre conductrice constituant les contacts de lecture/écriture 8,8a et les conducteurs 7 est de préférence déposée dans sa configuration définitive en une seule étape. Elle pourrait cependant être d'abord déposée sous la forme d'une couche ne présentant aucune discontinuité, puis enlevée sélectivement de façon à séparer les uns des autres les ensembles constitués chacun d'un conducteur et du contact de lecture/écriture associé.
On notera ici que l'enlèvement sélectif de l'encre conductrice peut être réalisé mécaniquement, par exemple à l'aide d'un stylet gratteur ou d'un outil de coupe, thermiquement, par exemple sous l'action d'un faisceau laser, ou chimiquement.
Enfin, lorsque les conducteurs 7 et les contacts de lecture/écriture 8,8a sont réalisés, on dépose de préférence par sérigraphie une seconde couche de vernis diélectrique 9 sur les parties non recouvertes de la première couche de vernis, sur les parties du dépôt d'encre qui ne constituent pas les contacts de lecture/écriture 8,8a,et sur la partie du corps l de la carte qui s'étend entre ces derniers (voir figures l et 2).
Grâce à cette seconde couche de vernis, la carte à mémoire est alors protégée contre les rayures lors de la lecture, ce qui permet de l'utiliser dans des conditions de fonctionnement optimales.
Dans le mode de réalisation qui vient d'être décrit, le circuit intégré comporte huit plots. Il va de soi cependant que l'on ne sortirait pas du cadre de la présente invention si l'on utilisait un circuit intégré comportant un nombre différent de plots.
Claims (11)
- 2. Procédé selon la revendication i, caractérisé en ce que la première couche de vernis diélectrique (6) est déposée dans sa configuration définitive en une seule étape.
- 3. Procédé selon la revendication i, caractérisé en ce que la première couche de vernis diélectrique (6) est d'abord déposée de façon à ne présenter aucune discontinuité, puis enlevée au niveau des plots (4,4a) du circuit intégré (3).
- 4. Procédé selon la revendication l ou 3, caractérisé en ce que la formation de la première couche de vernis diélectrique (6) comprend les étapes consistant à déposer sur le circuit intégré (3), y compris ses plots (4,4a), un vernis polymérisable sous l'action d'un faisceau lumineux, à recouvrir à l'aide d'un masque les parties du vernis qui sont situées à l'aplomb des plots du circuit intégré, à exposer au faisceau lumineux les autres parties du vernis afin de les polymériser, à enlever le masque et à éliminer les parties non polymérisées du vernis.
- 5. Procédé selon la revendication 4, caractérisé en ce que le faisceau lumineux est un faisceau laser ou un faisceau de rayons ultraviolets, visibles ou infrarouges.
- 6. Procédé selon l'une quelconque des revendications i à 5, caractérisé en ce que la cavité (2) a des dimensions qui correspondent, au jeu de montage près, à celles du circuit intégré (3).
- 7. Procédé selon la revendication l ou 6, caractérisé en ce que la cavité (2) est réalisée avant la plage de conduction (5), par enlèvement de matière.
- 8. Procédé selon la revendication i ou 6, caractérisé en ce que la cavité (2) est réalisée après la plage de conduction (5), par déformation du corps (l) de la carte.
- 9. Procédé selon l'une quelconque des revendications i à 8, caractérisé en ce que la plage de conduction (5) est réalisée par dépôt d'une encre conductrice.10. Procédé selon l'une quelconque des revendications l à 9, caractérisé en ce que la plage de conduction (5), les couches de vernis diélectrique (6,9) et la couche d'encre conductrice sont réalisées par sérigraphie.il. Procédé selon l'une quelconque des revendications l à 10, caractérisé en ce que l'encre conductrice constituant les contacts de lecture/écriture (8,8a) et les conducteurs (7) est appliquée dans sa configuration définitive en une seule étape.
- 12. Procédé selon l'une quelconque des revendications l à 10, caractérisé en ce que l'encre conductrice constituant les contacts de lecture/écriture (8,8a) et les conducteurs (7) est d'abord déposée sous la forme d'une couche ne présentant aucune discontinuité, puis enlevée sélectivement de façon à séparer les uns des autres les ensembles constitués chacun d'un conducteur et du contact de lecture/écriture associé.
- 13. Procédé selon la revendication 12, caractérisé en ce que l'encre conductrice est enlevée mécaniquement, chimiquement ou thermiquement.
- 14. Carte à mémoire obtenue par la mise en oeuvre du procédé selon l'une quelconque des revendications précédentes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9100067A FR2671417B1 (fr) | 1991-01-04 | 1991-01-04 | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9100067A FR2671417B1 (fr) | 1991-01-04 | 1991-01-04 | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2671417A1 true FR2671417A1 (fr) | 1992-07-10 |
| FR2671417B1 FR2671417B1 (fr) | 1995-03-24 |
Family
ID=9408454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9100067A Expired - Fee Related FR2671417B1 (fr) | 1991-01-04 | 1991-01-04 | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2671417B1 (fr) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0637841A3 (fr) * | 1993-08-04 | 1995-11-29 | Hitachi Ltd | Dispositif semiconducteur à couche mince et procédé de fabrication. |
| FR2735284A1 (fr) * | 1995-06-12 | 1996-12-13 | Solaic Sa | Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce |
| FR2750250A1 (fr) * | 1996-06-20 | 1997-12-26 | Solaic Sa | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
| FR2754619A1 (fr) * | 1996-10-14 | 1998-04-17 | Solaic Sa | Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant |
| WO1998016900A1 (fr) * | 1996-10-15 | 1998-04-23 | Siemens Aktiengesellschaft | Carte a puce munie d'une zone de contact et procede permettant de la produire |
| FR2756975A1 (fr) * | 1996-12-05 | 1998-06-12 | Solaic Sa | Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant |
| EP1104647B1 (fr) * | 1999-04-16 | 2013-01-23 | Imbera Electronics Oy | Procede pour fabriquer des modules eletroniques haute densite sans soudure |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198376A1 (fr) * | 1985-04-10 | 1986-10-22 | EM Microelectronic-Marin SA | Unité électronique notamment pour carte à microcircuits et carte comprenant une telle unité |
| EP0207852A1 (fr) * | 1985-06-26 | 1987-01-07 | Bull S.A. | Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques |
| EP0254444A1 (fr) * | 1986-07-07 | 1988-01-27 | Hitachi Maxell Ltd. | Module moulé pour circuit intégré |
| FR2629667A1 (fr) * | 1988-04-05 | 1989-10-06 | Toshiba Kk | Dispositif a circuit imprime |
| EP0343030A1 (fr) * | 1988-05-09 | 1989-11-23 | Bull Cp8 | Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit |
-
1991
- 1991-01-04 FR FR9100067A patent/FR2671417B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0198376A1 (fr) * | 1985-04-10 | 1986-10-22 | EM Microelectronic-Marin SA | Unité électronique notamment pour carte à microcircuits et carte comprenant une telle unité |
| EP0207852A1 (fr) * | 1985-06-26 | 1987-01-07 | Bull S.A. | Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques |
| EP0254444A1 (fr) * | 1986-07-07 | 1988-01-27 | Hitachi Maxell Ltd. | Module moulé pour circuit intégré |
| FR2629667A1 (fr) * | 1988-04-05 | 1989-10-06 | Toshiba Kk | Dispositif a circuit imprime |
| EP0343030A1 (fr) * | 1988-05-09 | 1989-11-23 | Bull Cp8 | Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051877A (en) * | 1993-08-04 | 2000-04-18 | Hitachi, Ltd. | Semiconductor device and fabrication method |
| US5689136A (en) * | 1993-08-04 | 1997-11-18 | Hitachi, Ltd. | Semiconductor device and fabrication method |
| EP0637841A3 (fr) * | 1993-08-04 | 1995-11-29 | Hitachi Ltd | Dispositif semiconducteur à couche mince et procédé de fabrication. |
| US6291877B1 (en) | 1993-08-04 | 2001-09-18 | Hitachi, Ltd. | Flexible IC chip between flexible substrates |
| US6486541B2 (en) | 1993-08-04 | 2002-11-26 | Hitachi, Ltd. | Semiconductor device and fabrication method |
| FR2735284A1 (fr) * | 1995-06-12 | 1996-12-13 | Solaic Sa | Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce |
| WO1996042109A1 (fr) * | 1995-06-12 | 1996-12-27 | Solaic | Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce |
| US5753901A (en) * | 1995-06-12 | 1998-05-19 | Solaic | Chip for an electronic card coated with a layer of insulating material, and an electronic card including such a chip |
| FR2750250A1 (fr) * | 1996-06-20 | 1997-12-26 | Solaic Sa | Procede de protection d'une galette de circuits integres, et galette de circuits integres obtenue |
| FR2754619A1 (fr) * | 1996-10-14 | 1998-04-17 | Solaic Sa | Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant |
| WO1998016900A1 (fr) * | 1996-10-15 | 1998-04-23 | Siemens Aktiengesellschaft | Carte a puce munie d'une zone de contact et procede permettant de la produire |
| FR2756975A1 (fr) * | 1996-12-05 | 1998-06-12 | Solaic Sa | Circuit integre ayant une face active recouverte d'une couche isolante et carte a circuit integre le comportant |
| EP1104647B1 (fr) * | 1999-04-16 | 2013-01-23 | Imbera Electronics Oy | Procede pour fabriquer des modules eletroniques haute densite sans soudure |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2671417B1 (fr) | 1995-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0688033B1 (fr) | Microcontacteur magnétique et son procédé de fabrication | |
| EP0753827B1 (fr) | Procédé de production et d'assemblage de carte à circuit intégré et carte ainsi obtenue | |
| EP0344058B1 (fr) | Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé | |
| EP0627707B1 (fr) | Procédé de fabrication d'une carte à mémoire et carte à mémoire ainsi obtenue | |
| EP0490739B1 (fr) | Procédé et dispositif d'interconnexion de circuits intégrés en trois dimensions | |
| WO1996042109A1 (fr) | Puce pour carte electronique revetue d'une couche de matiere isolante et carte electronique comportant une telle puce | |
| FR2671417A1 (fr) | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue . | |
| WO1999060519A1 (fr) | Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte | |
| EP0494126B1 (fr) | Procédé pour la fabrication d'une carte à mémoire et carte à mémoire ainsi obtenue | |
| FR2785071A1 (fr) | Procede de fabrication d'une carte a puce et d'un module electronique destine a etre insere dans une telle carte | |
| FR2778308A1 (fr) | Procede de realisation d'un composant electronique et composant electronique | |
| EP0305267B1 (fr) | Procédé pour la réalisation d'un ensemble de motifs électriquement conducteurs sur une surface isolante de forme complexe | |
| FR2965139A1 (fr) | Support de circuit et procede de fabrication d'un tel support de circuit | |
| FR2671418A1 (fr) | Procede pour la fabrication d'une carte a memoire et carte a memoire ainsi obtenue. | |
| EP1084481A1 (fr) | Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre | |
| FR2921740A1 (fr) | Procede de fabrication d'une cle electronique a connecteur usb | |
| US6809886B2 (en) | Method for manufacturing a combined solid immersion lens (SIL) and submicron aperture, and device thereof | |
| FR2786317A1 (fr) | Procede de fabrication de carte a puce a contact affleurant utilisant une etape de gravure au laser et carte a puce obtenue par le procede | |
| EP0969410B1 (fr) | Carte à microcircuit incluant une antenne | |
| FR2676577A1 (fr) | Procede de fabrication de matrices de pressages, notamment pour la realisation de disques optiques. | |
| EP1677347B1 (fr) | Mémoire vive magnétique | |
| WO2020114753A1 (fr) | Procede de fabrication d'une carte a puce metallique ou non avec antenne relais | |
| FR2686996A1 (fr) | Procede de fabrication d'une carte a memoire comprenant un micromodule equipe d'un capot, et carte a memoire ainsi obtenue. | |
| FR2610778A1 (fr) | Plaquette a circuits imprimes pour cle plate de serrure a composants electroniques et procede pour fabriquer la plaquette | |
| EP1709574A1 (fr) | Procede de fabrication d' une cle electronique a connecteur usb et cle electronique obtenue |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20091030 |