FR2578367A1

FR2578367A1 - Device imparting a digitally controllable delay to a pulse

Info

Publication number: FR2578367A1
Application number: FR8503082A
Authority: FR
Inventors: Joseph Hetyei
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1985-03-01
Filing date: 1985-03-01
Publication date: 1986-09-05

Abstract

The subject of the invention is a device imparting to a pulse a delay whose value can be controlled digitally. It essentially includes an analog circuit (integrator AI, C, R and digitally controlled comparator Cp) which recreates an outward pulse S using the input pulse E as trigger.

Description

DISPOSITIF CONFERANT A UNE IMPULSION UN
RETARD COMMANDABLE NUMERIQUEMENT
La présente invention a pour objet un dispositif conférant un retard à une impulsion, retard dont la valeur est commandable numériquement.DEVICE PROVIDING A PULSE ONE
DIGITALLY COMMANDABLE DELAY
The subject of the present invention is a device conferring a delay on a pulse, a delay the value of which is digitally controllable.

Dans certaines applications, il est nécessaire de conférer à une impulsion, dont le front de montée peut être très rapide dans certains cas, un retard précis dont la valeur doit être commandable. In certain applications, it is necessary to give a pulse, the rising edge of which can be very rapid in certain cases, a precise delay whose value must be controllable.

A cet effet, différentes solutions sont connues parmi lesquelles on peut citer notamment la ligne à retard analogique et le registre à décalage. To this end, various solutions are known, among which there may be mentioned in particular the analog delay line and the shift register.

La ligne à retard analogique classique, du type circuit LC à constantes localisées ou réparties, peut comporter des prises, commutables, réparties tout au long de la ligne et permettant de prélever le signal avec un retard qui dépend de la position de la prise. Les inconvénients d'un tel dispositif sont principalement les suivants : les valeurs des retards qu'on peut ainsi conférer à un signal d'entrée ne peuvent prendre que des valeurs définies lors de la construction de la ligne ; la commutation des prises est complexe à réaliser ; la bande passante de la ligne est limitée technologiquement et, ce, d'autant plus que le retard conféré est grand, ce qui fait que ce type de ligne est particulièrement inadapté aux impulsions dont le front de montée est très rapide; enfin, le retard conféré au signal d'entrée ne peut pas être très précisément déterminé du fait de l'existence d'un coefficient de température souvent non négligeable en pratique, surtout dans le cas de retards importants. The conventional analog delay line, of the LC circuit type with localized or distributed constants, may include sockets, switchable, distributed along the line and making it possible to take the signal with a delay which depends on the position of the socket. The disadvantages of such a device are mainly the following: the values of the delays that can thus be given to an input signal can only take on values defined during the construction of the line; switching sockets is complex to achieve; the bandwidth of the line is technologically limited, and this is all the more so since the delay imparted is large, which means that this type of line is particularly unsuitable for pulses whose rising edge is very rapid; finally, the delay given to the input signal cannot be very precisely determined due to the existence of a temperature coefficient which is often not negligible in practice, especially in the case of significant delays.

Les registres à décalage sont des circuits numériques qui comportent un certain nombre de cellules en cascade, l'impulsion d'entrée avançant d'une cellule à chaque - période d'une horloge extérieure ; le signal peut être prélevé au niveau de chacune des cellules, avec un retard dont la valeur dépend de la position de la cellule.Les limitations d'un tel dispositif se situent au niveau de la résolution : en effet, pour obtenir une résolution fine, c'està-dire pouvoir faire varier le retard conféré d'une petite valeur, la fréquence de l'horloge doit être élevée et, lorsqu'on souhaite obtenir un retard long, le nombre des cellules doit être très grand ; à titre d'exemple, pour conférer à une impulsion un retard de 10 ,us avec une résolution de 25 ns, il faudrait une horloge dont la fréquencé devrait être de 40 MHz, ce qui est à l'heure actuelle sensiblement la limite de ce qu'on sait réaliser en technologie TTL, et un registre à décalage de 400 cellules.Par ailleurs, un tel dispositif présente des inconvénients : l'horloge et le signal d'entrée n'étant pas en général synchronisés, il existe une incertitude (appelée "gitter" en Anglais) sur la position du signal de sortie, égale à la valeur d'une période de l'horloge; de plus, la commutation d'une valeur de retard à une autre devient complexe lorsque le nombre de retards possibles augmente (grande résolution et retard long); enfin, des limitations technologiques dues à la vitesse de commutation des cellules font qu'il est difficile à l'heure actuelle d'obtenir une résolution de l'ordre de quelques dizaines de nanosecondes. Shift registers are digital circuits that have a number of cells in cascade, the input pulse advancing one cell in each - period of an external clock; the signal can be taken at the level of each cell, with a delay whose value depends on the position of the cell. The limitations of such a device are at the level of the resolution: indeed, to obtain a fine resolution, that is to say being able to vary the delay given by a small value, the frequency of the clock must be high and, when it is desired to obtain a long delay, the number of cells must be very large; for example, to give a pulse a delay of 10, us with a resolution of 25 ns, we would need a clock whose frequency should be 40 MHz, which is currently substantially the limit of this that we know how to produce in TTL technology, and a shift register of 400 cells. Furthermore, such a device has drawbacks: the clock and the input signal not being generally synchronized, there is uncertainty ( called "gitter" in English) on the position of the output signal, equal to the value of a period of the clock; moreover, switching from one delay value to another becomes complex when the number of possible delays increases (high resolution and long delay); Finally, technological limitations due to the switching speed of the cells make it difficult at present to obtain a resolution of the order of a few tens of nanoseconds.

La présente invention a pour objet-un dispositif qui permet d'éviter ces différents inconvénients et qui consiste à utiliser un circuit analogique, comportant principalement dans un mode de réalisation un intégrateur et un dispositif à seuil à commande numérique, qui recrée l'impulsion d'entrée, cette dernière n'étant utilisée que pour déclencher le fonctionnement du circuit analogique. The subject of the present invention is a device which makes it possible to avoid these various drawbacks and which consists in using an analog circuit, comprising mainly in one embodiment an integrator and a threshold device with digital control, which recreates the pulse of input, the latter being used only to trigger the operation of the analog circuit.

Cette solution présente notamment l'avantage de permettre d'obtenir un retard précis sans utiliser d'horloge extérieure et sans "gitter", avec une grande résolution et un temps de retard long par rapport à la résolution obtenue. This solution has the particular advantage of making it possible to obtain a precise delay without using an external clock and without "gitter", with a high resolution and a long delay time compared to the resolution obtained.

Le dispositif selon l'invention, pour conférer un retard à une impulsion, comporte:
- des premiers moyens, recevant l'impulsion à retarder et la transformant en un signal d'amplitude constante et de durée T prédéfinie;
- un intégrateur recevant le signal précédent et le transformant en une rampe de tension à pente constante pendant la durée
T;
- des moyens à seuil recevant la rampe de tension et engendrant le front de montée d'un signal lorsque la rampe de tension atteint une valeur égale à celle d'une tension de référence programmable, et le front de descente dudit signal à la fin de la rampe, ledit signal constituant le signal de sortie du dispositif, présentant un retard par rapport à l'impulsion à retarder dont la valeur est fonction de la tension de référence.The device according to the invention, for giving a delay to a pulse, comprises:
- first means, receiving the pulse to be delayed and transforming it into a signal of constant amplitude and of predefined duration T;
- an integrator receiving the previous signal and transforming it into a voltage ramp with constant slope for the duration
T;
- threshold means receiving the voltage ramp and generating the rising edge of a signal when the voltage ramp reaches a value equal to that of a programmable reference voltage, and the falling edge of said signal at the end of the ramp, said signal constituting the output signal of the device, having a delay with respect to the pulse to be delayed whose value is a function of the reference voltage.

D'autres objets, particularités et résultats de l'invention ressortiront de la description suivante, donnée à titre d'exemple non limitatif et illustrée sur les dessins annexés, qui représentent:
- la figure 1, un mode de réalisation du dispdsitif selon l'invention;
- la figure 2, différents diagrammes de signaux en fonction du temps, se rapportant au fonctionnement du dispositif de la figure 1.Other objects, features and results of the invention will emerge from the following description, given by way of nonlimiting example and illustrated in the appended drawings, which represent:
- Figure 1, an embodiment of the device according to the invention;
- Figure 2, different signal diagrams as a function of time, relating to the operation of the device of Figure 1.

Sur ces différentes figures les mêmes références se rapportent aux mêmes éléments. In these different figures, the same references relate to the same elements.

L'impulsion à retarder est donc appliquée à l'entrée du dispositif et repérée E sur la figure 1. L'impulsion E est illustrée, en fonction du temps, sur le premier diagramme de la figure 2 : il s'agit d'une impulsion rectangulaire, dont le front de montée correspond à un instant repéré to. Cette impulsion est appliquée à un monostable
M dont le signal de sortie est représenté sur le deuxième diagramme de la figure 2 : le monostable M a pour fonction de transformer l'impulsion d'entrée en un signal rectangulaire de plus longue durée
T, T étant la valeur maximale du retard qu'il est possible de conférer à l'impulsion d'entrée, avec T = tl - to. En pratique, il est préférable que la durée T soit légèrement supérieure au retard maximum souhaité.The pulse to be delayed is therefore applied to the input of the device and marked E in FIG. 1. The pulse E is illustrated, as a function of time, in the first diagram in FIG. 2: it is a rectangular impulse, the rising edge of which corresponds to an instant marked to. This impulse is applied to a monostable
M whose output signal is represented in the second diagram of FIG. 2: the monostable M has the function of transforming the input pulse into a rectangular signal of longer duration
T, T being the maximum value of the delay which it is possible to give to the input pulse, with T = tl - to. In practice, it is preferable that the duration T is slightly greater than the maximum desired delay.

Ce signal rectangulaire est ensuite appliqué à ùn intégrateur, réalisé par exemple à l'aide d'un amplificateur opérationnel Al dont l'entrée positive est reliée à la masse, l'entrée négative reçoit le signal rectangulaire par l'intermédiaire d'une résistance R et la sortie est reliée à l'entrée négative par l'intermédiaire d'un condensateur C. En outre, la sortie du monostable M est reliée à un amplificateur AQ, lequel est relié à l'entrée de commande d'un transistor Q, dont les deux autres bornes sont reliées aux bornes du condensateur C; le transistor Q est de préférence un transistor à effet de champ.En fonctionnement, pendant la durée T, l'amplificateur AQ bloque le transistor Q, ce qui permet la charge linéaire du condensateur C par l'amplificateur opérationnel Al ; on obtient ainsi à la sortie de l'amplificateur Ai une rampe linéaire, représentée sur le troisième diagramme de la figure 2, s'étendant sur la durée T et revenant à zéro à l'instant tl. La pente de la charge du condensateur (dv/dt) est choisie en fonction de la valeur du retard maximum souhaité (T) et de la tension maximum qui est possible d'obtenir par l'amplificateur Al sans saturation. This rectangular signal is then applied to an integrator, produced for example using an operational amplifier Al whose positive input is connected to ground, the negative input receives the rectangular signal via a resistor R and the output is connected to the negative input via a capacitor C. In addition, the output of the monostable M is connected to an amplifier AQ, which is connected to the control input of a transistor Q , the other two terminals of which are connected to the terminals of capacitor C; the transistor Q is preferably a field effect transistor. In operation, for the duration T, the amplifier AQ blocks the transistor Q, which allows the linear charge of the capacitor C by the operational amplifier Al; a linear ramp is thus obtained at the output of the amplifier Ai, represented in the third diagram of FIG. 2, extending over the duration T and returning to zero at the instant tl. The slope of the charge of the capacitor (dv / dt) is chosen as a function of the value of the maximum desired delay (T) and of the maximum voltage which can be obtained by the amplifier Al without saturation.

La rampe de tension obtenue est traitée ensuite par un dispositif à seuil. Plus précisément, elle est appliquée sur la première entrée (-) d'un comparateur de tension Cp, caractérisé de préférence par une grande rapidité et une faible dérive d'entrée. The voltage ramp obtained is then processed by a threshold device. More precisely, it is applied to the first input (-) of a voltage comparator Cp, preferably characterized by a high speed and a low input drift.

L'autre entrée (+) du comparateur Cp reçoit une tension de référence VR, qui est obtenue à l'aide d'un convertisseur numériqueanalogique Cv, lui-même recevant un signal de commande numérique C. On a représenté, sur le quatrième diagramme de la figure 2, les deux signaux reçus sur les entrées du comparateur C, à savoir la rampe issue de l'intégrateur sur l'entrée (-) et la tension VR sur l'entrée (+) . Ces deux tensions sont égales tout d'abord à un instant t2, compris entre t et tl, puis à l'instant tl. The other input (+) of the comparator Cp receives a reference voltage VR, which is obtained using a digital analog converter Cv, itself receiving a digital control signal C. There is shown in the fourth diagram in FIG. 2, the two signals received on the inputs of comparator C, namely the ramp from the integrator on the input (-) and the voltage VR on the input (+). These two voltages are equal first of all at an instant t2, between t and tl, then at the instant tl.

Le dernier diagramme de la figure 2 représente le signal S de sortie du comparateur Cp qui est un signal rectangulaire dont le front de montée correspond à l'instant t2, où la rampe de tension devient égale à la tension VR et qui est défini par la valeur de la tension VR, et le front de descente à l'instant tl, où la rampe de tension croise à nouveau la valeur VR. The last diagram in FIG. 2 represents the output signal S of the comparator Cp which is a rectangular signal whose rising edge corresponds to the instant t2, where the voltage ramp becomes equal to the voltage VR and which is defined by the value of the voltage VR, and the falling edge at time tl, where the voltage ramp again crosses the value VR.

Il ressort de ce qui précède que le dispositif de la figure 1 permet d'obtenir un signal de sortie S de forme rectangulaire, dont le front de montée présente un retard T = t2 - t0 par rapport à l'impulsion d'entrée E, avec T 4 T, ce retard T étant défini par la valeur d'une tension (VR) qui est commandable numériquement (signal C). It follows from the above that the device in FIG. 1 makes it possible to obtain an output signal S of rectangular shape, the rising edge of which exhibits a delay T = t2 - t0 relative to the input pulse E, with T 4 T, this delay T being defined by the value of a voltage (VR) which is digitally controllable (signal C).

Il est à noter que, dans ce dispositif, la durée T n'intervient pas sur la précision du retard T programmé, mais que l'amplitude de l'impulsion de sortie du monostable M doit être constante, sous peine de voir varier la pente de l'intégrateur (signal de sortie de AI) et, par suite, le retard T correspondant à une tension de référence VR donnée. It should be noted that, in this device, the duration T does not affect the precision of the programmed delay T, but that the amplitude of the output pulse of the monostable M must be constant, otherwise the slope will vary of the integrator (output signal of AI) and, consequently, the delay T corresponding to a given reference voltage VR.

Par ailleurs, dans ce dispositif, la résolution des pas de retard qu'il est possible d'obtenir est déterminée par le nombre de bits du signal C de commande du comparateur Cp : par exemple quatre bits pour le signal C permettent 16 retards différents, donc une- résolution de T/16, huit bits, une résolution de T/256, etc. Furthermore, in this device, the resolution of the delay steps which it is possible to obtain is determined by the number of bits of the signal C for controlling the comparator Cp: for example four bits for the signal C allow 16 different delays, therefore a resolution of T / 16, eight bits, a resolution of T / 256, etc.

A titre d'exemple, avec une tension maximum à l'instant tl de 5 V et un retard maximum T de 1 us, on obtient 236 pas de 4 ns chacun, correspondant à un pas de tension (pour VR) de 20 mV. For example, with a maximum voltage at time tl of 5 V and a maximum delay T of 1 us, 236 steps of 4 ns each are obtained, corresponding to a voltage step (for VR) of 20 mV.

Le dispositif selon l'invention permet donc de conférer un retard T, programmable, à une impulsion d'entrée E sans nécessiter d' horloge et sans "gitter". Il permet en outre de réaliser des retards relativement longs par rapport à la résolution possible : le rapport retard/résolution peut être de l'ordre de 1000 et, ce, aussi bien pour les circuits électroniques lents que les circuits électroniques rapides le retard peut être de l'ordre de la milliseconde avec un pas de l'ordre de la microseconde ou un retard maximum de l'ordre de quelques microsecondes avec un pas de quelques nanosecondes. The device according to the invention therefore makes it possible to confer a programmable delay T to an input pulse E without requiring a clock and without "gitter". It also makes it possible to achieve relatively long delays with respect to the possible resolution: the delay / resolution ratio can be of the order of 1000 and this, for both slow electronic circuits and fast electronic circuits, the delay can be of the order of a millisecond with a step of the order of a microsecond or a maximum delay of the order of a few microseconds with a step of a few nanoseconds.

Enfin, la valeur du retard est directement et simplement programmable par l'entrée du convertisseur numérique-analogique Cv, sans problème de commutation particulier.Finally, the value of the delay is directly and simply programmable by the input of the digital-analog converter Cv, without any particular switching problem.

Un tel dispositif de retard est plus particulièrement adapté à l'utilisation dans un système d'aide à Patterrissage de type DME (pour Distance Measuring Equipement), où il est nécessaire de régler le retard interne du système avec une grande précision (quelques nanosecondes) avec des impulsions dont le front de montée est très rapide (inférieur ou égal à 20 ns). Such a delay device is more particularly suitable for use in a DME (for Distance Measuring Equipment) type landing aid system, where it is necessary to adjust the internal delay of the system with great precision (a few nanoseconds). with pulses whose rising edge is very fast (less than or equal to 20 ns).

Claims

1. Device conferring a delay on an impulse, characterized in that it comprises:

- first means (M), receiving the pulse to be delayed and transforming it into a signal of constant amplitude and of predefined duration T;

- an integrator (AI, R, C), receiving the previous signal and transforming it into a voltage ramp with constant slope for the duration T

- threshold means (Cp), receiving the voltage ramp and generating the rising edge of a signal when the voltage ramp reaches a value equal to that of a programmable reference voltage (VR), and the descent of said signal at the end of the ramp, said signal constituting the output signal (S) of the device, having a delay (T) relative to the pulse to be delayed whose value is a function of the reference voltage.

2. Device according to claim 1, characterized in that the reference voltage (VR) is digitally programmable using a digital-analog converter (Cv), receiving a digital command (C) and delivering the voltage of corresponding reference (VR).

3. Device according to one of the preceding claims, characterized in that the first means comprise a monostable (M).

4. Device according to one of the preceding claims, characterized in that the integrator comprises an operational amplifier (A1) of which an input (-) receives said previous signal via a resistor (R) and is connected at its output via a capacitor (C), the other input (+) being connected to ground, a transistor (Q) being further connected to the terminals of the capacitor (C), the control input of the transistor (Q) receiving said previous signal.

5. Device according to one of the preceding claims, characterized in that the threshold means comprise a voltage comparator (cl), receiving on one of its inputs (+) the voltage

p reference (VR) and on the other (-) the voltage ramp, and delivering the output signal (S) of the device. I