ES2346888T3 - Circuito de activacion de bateria. - Google Patents
Circuito de activacion de bateria. Download PDFInfo
- Publication number
- ES2346888T3 ES2346888T3 ES04813748T ES04813748T ES2346888T3 ES 2346888 T3 ES2346888 T3 ES 2346888T3 ES 04813748 T ES04813748 T ES 04813748T ES 04813748 T ES04813748 T ES 04813748T ES 2346888 T3 ES2346888 T3 ES 2346888T3
- Authority
- ES
- Spain
- Prior art keywords
- circuit
- activation
- detailed
- latch
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
- G06K19/0705—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery the battery being connected to a power saving arrangement
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0707—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of collecting energy from external energy sources, e.g. thermocouples, vibration, electromagnetic radiation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0712—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement being capable of triggering distinct operating modes or functions dependent on the strength of an energy or interrogation field in the proximity of the record carrier
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Near-Field Transmission Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
- Mobile Radio Communication Systems (AREA)
- Primary Cells (AREA)
Abstract
Circuito (400) que está configurado para activar un dispositivo y comprende: un circuito de interrupción (408) para determinar si un periodo de interrupción (304) de una instrucción de activación (300) en una señal recibida casa con una pluralidad predeterminada de valores o queda dentro de una predeterminada gama de valores comparando el periodo de interrupción con la pluralidad predeterminada de valores o con la gama de valores predeterminada; caracterizado por el hecho de que el circuito de interrupción da de salida una señal de interrupción si el periodo de interrupción casa con el valor predeterminado o queda dentro de la gama de valores predeterminada; y un seccionador de datos (414) que se activa si es dada de salida una señal de interrupción desde el circuito de interrupción, para comparar un código de activación (306) de la instrucción de activación con un valor almacenado, y para enviar una señal de despertar para activar el dispositivo si el código de activación recibido casa con el valor almacenado.
Description
Circuito de activación de batería.
La presente invención se refiere a la
circuitería de conservación de energía eléctrica, y más en
particular esta invención se refiere a los circuitos que son
activables selectivamente para la conservación de energía
eléctrica.
La tecnología de identificación automática
("Auto-ID") se usa para ayudar a las máquinas a
identificar objetos y capturar datos automáticamente. Una de las
primeras tecnologías de Auto-ID fue la del código de
barras, que usa una serie alternativa de bandas delgadas y anchas
que pueden ser interpretadas digitalmente por un explorador óptico.
Esta tecnología llegó a gozar de una extensa adopción y de una
aceptación casi universal con la designación del código universal
de producto ("UPC"), que es un estándar gobernado por un
consorcio llamado Consejo del Código Uniforme, que abarca a toda la
industria. Adoptado formalmente en 1973, el UPC es uno de los
símbolos ubicuos que está presente en virtualmente todas las
mercancías manufacturadas hoy en día y ha permitido contar con una
enorme eficacia
en el seguimiento de mercancías a lo largo de las etapas de fabricación, suministro y distribución de mercancías varias.
en el seguimiento de mercancías a lo largo de las etapas de fabricación, suministro y distribución de mercancías varias.
Sin embargo, el código de barras aún requiere
una interrogación manual por parte de un operador humano para
explorar cada objeto etiquetado individualmente con un explorador.
Éste es un proceso en línea de visión que tiene inherentes
limitaciones de velocidad y fiabilidad. Adicionalmente, los códigos
de barras UPC tan sólo permiten codificar en el código de barras la
información del fabricante y del tipo de producto, y no el número
de serie del artículo individual. El código de barras que va en un
cartón de leche es igual al de todos los demás, lo cual hace que
sea imposible contar objetos o verificar individualmente las fechas
de caducidad.
Actualmente los cartones se comercializan con
etiquetas de código de barras. Estas etiquetas impresas tienen más
de 40 presentaciones "estándar", y pueden ser impresas
incorrectamente, manchadas, posicionadas incorrectamente e
identificadas incorrectamente. En tránsito, a menudo sucede que se
dañan o se pierden estas etiquetas exteriores. Tras la recepción,
los palets típicamente tienen que ser desempaquetados, y cada caja
tiene que ser explorada en un sistema de la empresa. Los porcentajes
de error en cada punto de la cadena de suministro han venido siendo
de un 4-18%, creando así un problema de visibilidad
de inventario de billones de dólares. Solamente con la
identificación por radiofrecuencia ("RFID") el plano físico de
las mercancías reales se enlaza automáticamente con las
aplicaciones de software, para así proporcionar un preciso
seguimiento.
La emergente tecnología de RFID emplea un enlace
inalámbrico de radiofrecuencia ("RF") y chips de ordenador
ultrapequeños embebidos para superar estas limitaciones del código
de barras. La tecnología de RFID permite que los objetos físicos
sean identificados y rastreados por medio de estas "etiquetas"
inalámbricas. Dicha tecnología funciona como un código de barras
que se comunica con el lector automáticamente sin requerir una
exploración en línea de visión o una singularización manual de los
objetos. La RFID promete transformar radicalmente las industrias
del menudeo, farmacéutica, militar y del transporte.
Se resumen en la Tabla 1 las ventajas de las
RFIDs en comparación con el código de barras:
Como se muestra en la Fig. 1, un sistema de RFID
100 incluye una etiqueta 102, un lector 104 y un servidor opcional
106. La etiqueta 102 incluye un chip de IC (chip de circuito
integrado) y una antena. El chip de IC incluye un decodificador
digital que es necesario para ejecutar las instrucciones de
ordenador que la etiqueta 102 recibe del lector de etiquetas 104.
El chip de IC también incluye un circuito de suministro de energía
eléctrica para extraer y regular la energía eléctrica del lector de
RF; un detector para decodificar las señales del lector; un
modulador de retrodispersión, o sea un transmisor para enviar los
datos de regreso al lector; circuitos de protocolo anticolisión; y
al menos memoria suficiente para almacenar su código EPC.
La comunicación comienza con un lector 104
emitiendo señales para encontrar la etiqueta 102. Cuando la onda de
radio incide en la etiqueta 102 y la etiqueta 102 reconoce la señal
del lector y responde a la misma, el lector 104 decodifica los
datos programados en la etiqueta 102. La información es entonces
pasada a un servidor 106 para su procesamiento. Etiquetando una
variedad de artículos, puede conocerse instantánea y
automáticamente la información acerca de la naturaleza y la
situación de las mercancías.
Muchos sistemas de RFID usan ondas de
radiofrecuencia (RF) reflejadas o "retrodispersadas" para
transmitir información de la etiqueta 102 al lector 104. Puesto que
las etiquetas pasivas (de Clase 1 y de Clase 2) obtienen toda su
energía eléctrica de la señal del lector, las etiquetas solamente
son energizadas cuando están en el haz del lector 104.
Se exponen a continuación las clases de
etiquetas que son conformes al EPC del Centro de
Auto-ID:
Clase 1
- \bullet
- Etiquetas de identidad (programables por el usuario por RF, alcance máximo 3 m)
- \bullet
- Son las de coste más bajo
(Objetivos del AIDC: 5
100 bajando a 2100 para volúmenes del orden del trillón de unidades/año
Clase 2
- \bullet
- Etiquetas de memoria (de 8 bits a 128 Mbits programables a nivel de un alcance máximo de 3 m)
- \bullet
- Seguridad y protección de la intimidad
- \bullet
- Son de bajo coste (Objetivos del
AIDC: típicamente 10
100 para volúmenes del orden del billón de unidades)
Clase 3
- \bullet
- Etiquetas de batería (de 256 bits a 64 Kb)
- \bullet
- Retrodispersión autoenergizada (reloj interno, soporte de interfaz de sensores)
- \bullet
- Alcance de 100 metros
- \bullet
- Son de coste moderado
(Objetivos: 50 \textdollar actualmente, 5 \textdollar en 2
años, 20
100 para volúmenes del orden del billón de unidades)
Clase 4
- \bullet
- Etiquetas activas
- \bullet
- Transmisión activa (permite modos de funcionamiento en los que la etiqueta habla primero)
- \bullet
- Alcance de hasta 30.000 metros
- \bullet
- Son de coste más alto
(Objetivos: 10 \textdollar en 2 años, 30
100 para volúmenes del orden del billón de unidades)
\vskip1.000000\baselineskip
En los sistemas de RFID en los que los
receptores pasivos (es decir, las etiquetas de Clase 1 y de Clase
2) son capaces de capturar energía de la RF transmitida suficiente
para energizar el dispositivo, no son necesarias baterías. En los
sistemas en los que la distancia impide energizar un dispositivo de
esta manera, debe usarse una fuente de energía alternativa. Para
estos sistemas "alternos" (también conocidos como activos o
semipasivos), las baterías son la forma de energía más común. Esto
incrementa en gran medida el alcance de lectura y la fiabilidad de
las lecturas de las etiquetas, porque la etiqueta no necesita
energía del lector. Las etiquetas de Clase 3 solamente necesitan
una señal de 10 mV del lector en comparación con los 500 mV que una
etiqueta de Clase 1 necesita para funcionar. Esta reducción de
2.500:1 de la necesidad de energía permite que las etiquetas de
Clase 3 funcionen hasta a una distancia de 100 metros o más, en
comparación con el alcance de tan sólo aproximadamente 3 metros que
corresponde a la Clase 1.
Las primeras pruebas de campo han demostrado que
las etiquetas pasivas de corto alcance de Clase 1 y de Clase 2 que
están actualmente disponibles son a menudo inadecuadas para
etiquetar palets y muchos tipos de cajas. Los problemas que se
tienen con estas etiquetas pasivas son particularmente graves cuando
se trabaja con materiales "poco amigos de la RF", tales como
el metal (como en el caso de las latas de sopa), los folios
metálicos (como en el caso de las patatas fritas) o los líquidos
conductores (como en el caso de las bebidas no alcohólicas y del
champú). Nadie puede leer consistentemente etiquetas de cajas
situadas en el interior de una pila de cajas, como sucede en un
almacén o en un palet. Las etiquetas pasivas existentes son también
inadecuadas para etiquetar objetos grandes o que se mueven
rápidamente, como sucede en el caso de los camiones, los coches,
los contenedores para transporte, etc.
Las etiquetas de la Clase 3 resuelven este
problema incorporando baterías y preamplificadores de señales para
incrementar el alcance. Esta batería durará muchos años si se maneja
bien el consumo de energía, pero tan sólo unos pocos días si se
maneja mal el consumo de energía. Debido al hecho de que los
sistemas energizados por batería coexistirán con las etiquetas
pasivas de Clase 1, hay que procurar reducir el consumo de energía
de los sistemas energizados por batería. Si un dispositivo de Clase
3 está respondiendo continuamente a órdenes para "otros"
dispositivos, tales como indeseadas instrucciones para la Clase 1,
la energía de la batería será consumida con extremada rapidez.
Los ejemplos relevantes del estado de la técnica
incluyen a los siguientes:
La US 6172596 da a conocer un sistema, un método
de uso y una pluralidad de tipos de Transpondedores de
Radiofrecuencia.
La US 6593845 da a conocer un transpondedor de
RF activo con un circuito despertador que despierta al transpondedor
de RF desde un estado de sueño al producirse la detección de una
señal interrogadora de RF.
La US 6310558 da a conocer un formato de cuadro
de señal de transmisión que incluye un campo de dirección y un campo
de mensaje.
La US 5686902 da a conocer un sistema de
comunicación para identificar, localizar, rastrear y establecer
comunicación con otras finalidades con grandes números de etiquetas
de manera eficiente en cuanto al tiempo y a la energía.
La US 4839642 da a conocer un sistema para
obtener selectivamente información de una pluralidad de dispositivos
indicadores de datos situados en ubicaciones remotas que incluye una
fuente de interrogación y una pluralidad de transpondedores que
están asociados cada uno con uno distinto de los dispositivos
indicadores de datos. Se reconoce este estado de la técnica en el
preámbulo de las reivindicaciones 1 y 16.
La US 2003104848 da a conocer un sistema de RFID
que incluye un protocolo de etiqueta de RFID basado en
retrodispersión híbrido compatible con los estándares
802.11x/Bluetooth existentes, así como con los estándares de
RFID.
La presente invención incluye un circuito de
activación y una estructura de instrucciones de activación que les
permite a los dispositivos que son semipasivos (como p. ej. los
energizados por batería) detectar una particular secuencia de datos
que le ordena al dispositivo que se active. Si el dispositivo no
recibe la secuencia correcta, puede ignorar las instrucciones que
reciba, ahorrando con ello energía. El circuito puede ejecutarse,
por ejemplo, en una etiqueta de identificación por radiofrecuencia
(RFID) o en cualquier otro dispositivo en el que sea deseable
limitar el consumo de energía.
Según un aspecto de la presente invención se
aporta un circuito que es para activar un dispositivo y comprende
las características de la reivindicación 1.
Según otro aspecto de la presente invención se
aporta un método que es para activar un dispositivo y comprende los
pasos de la reivindicación 16.
Un circuito para activar un dispositivo según
una realización incluye un circuito de interrupción para determinar
si un periodo de interrupción de una señal recibida casa con una
pluralidad predeterminada de valores o queda dentro de una gama de
valores predeterminada y es con ello identificado como una
instrucción de activación. Una instrucción de activación preferida
preferiblemente incluye una secuencia de centraje de
preamplificador, el periodo de interrupción y un código de
activación. El circuito de interrupción da de salida una señal de
interrupción si el periodo de interrupción casa con el valor
predeterminado o queda dentro de la gama de valores predeterminada.
Un seccionador de datos especial compara un código de activación
recibido con un valor almacenado, enviando el seccionador de datos
una señal de despertar para activar el dispositivo si el código de
activación recibido casa con el valor almacenado.
El circuito preferiblemente incluye un
amplificador autopolarizado que establece un punto de polarización
sobre la base de una forma de onda con un ciclo de servicio de un
50% de una secuencia de sincronización de reloj recibida. Esto le
permite al circuito establecer el punto de polarización en el punto
correcto para leer la instrucción de activación entrante (y
transmisiones subsiguientes) a pesar de la presencia de ruido o de
variaciones de la intensidad de la señal.
Puede estar previsto un filtro de paso de banda
para excluir el ruido indeseado de la señal recibida.
El circuito de interrupción preferiblemente
incluye una primera pareja de inversores espejo, estando cada
inversor sintonizado para una distinta temporización de retardo
especificada, detectando la primera pareja de inversores espejo si
un periodo bajo de un impulso de interrupción está entre las
temporizaciones de retardo especificadas. Está también prevista una
segunda pareja de inversores espejo, estando cada inversor
sintonizado para una distinta temporización de retardo
especificada, detectando la segunda pareja de inversores espejo si
un periodo alto del impulso de interrupción está entre las
temporizaciones de retardo especificadas. Un primer pestillo
muestrea y almacena la salida de la primera pareja de inversores
espejo. Un segundo pestillo muestrea y almacena la salida de la
segunda pareja de inversores espejo. Un tercer pestillo muestrea y
almacena la salida del primer pestillo. Los pestillos pueden
incluir puertas de paso. Una puerta lógica recibe la salida del
segundo pestillo y la salida del tercer pestillo, y si los impulsos
alto y bajo de la interrupción quedan dentro de las temporizaciones
de retardo, la puerta lógica da de salida la señal de
interrupción.
El circuito de interrupción preferiblemente
incluye una primera puerta OR exclusivo (XOR) posicionada entre la
primera pareja de inversores espejo y el primer pestillo, y una
segunda puerta XOR posicionada entre la segunda pareja de
inversores espejo y el segundo pestillo. La salida de la primera
puerta XOR es activada si el periodo bajo del impulso de
interrupción está entre los tiempos de retardo especificados de la
primera pareja de inversores espejo, y la salida de la segunda
puerta XOR es activada si el periodo alto del impulso de
interrupción está entre los tiempos de retardo especificados de la
segunda pareja de inversores espejo.
El circuito de interrupción también
preferiblemente incluye una serie de inversores entre la primera
pareja de inversores espejo y el tercer pestillo, y una serie de
inversores entre la segunda pareja de inversores espejo y el
segundo pestillo.
La puerta lógica puede también recibir una señal
directamente del voltaje de entrada. La puerta lógica puede así ser
una puerta lógica de cinco entradas.
El circuito para activar el dispositivo puede
también incluir un circuito de temporización adaptativa para
controlar a un seccionador de datos. Tal circuito de temporización
adaptativa puede incluir un oscilador de referencia ajustable, un
oscilador de bucle enganchado en fase (PLL), un espejo de corriente
calibrado u otro circuito similar.
El método general para activar un dispositivo
tal como una etiqueta de RFID, preferiblemente usando el circuito
anteriormente mencionado, incluye los pasos de permanecer a la
escucha de una instrucción de activación en un dispositivo; recibir
la instrucción de activación, incluyendo la instrucción de
activación una secuencia de sincronización de reloj, un periodo de
interrupción y un código de activación; analizar el código de
activación si el periodo de interrupción casa con un valor
predeterminado o queda dentro de una gama de valores predeterminada;
y activar el dispositivo si el código de activación casa con un
valor almacenado en el dispositivo, o no activar el dispositivo si
el código de activación no casa con el valor prealmacenado.
Obsérvese sin embargo que pueden también emplearse códigos de
activación especiales. Por ejemplo, poniendo el código de activación
de una etiqueta a todo ceros se hará que esta etiqueta responda a
todos y cualesquiera de los códigos de activación enviados por un
lector. Análogamente, las etiquetas pueden prepararse para responder
a una pluralidad de códigos. Opcionalmente, el lector puede también
emitir una rápida sucesión de varios códigos de activación distintos
para activar múltiples grupos de etiquetas al mismo tiempo y
comunicarse con los mismos.
El método puede ser ejecutado por varias
etiquetas de RFID, siendo varias de las etiquetas activadas al
recibir una determinada instrucción de activación.
Otros aspectos y ventajas de la presente
invención quedarán más claramente de manifiesto a la luz de la
siguiente descripción detallada que, tomada en conjunción con los
dibujos, ilustra a modo de ejemplo los principios de la
invención.
Para una más plena comprensión de la naturaleza
y de las ventajas de la presente invención, así como del modo de
uso preferido, deberá hacerse referencia a la siguiente descripción
detallada leyéndola en conjunción con los dibujos acompañantes.
La Fig. 1 es un diagrama de un sistema de
RFID.
La Fig. 2 es el diagrama del sistema de un chip
de circuito integrado (IC) para la puesta en ejecución de una
etiqueta de RFID.
La Fig. 3A es una representación de una
instrucción de activación según una realización.
La Fig. 3B es una representación de una
instrucción de activación según otra realización.
La Fig. 4 es un diagrama de un circuito de
activación según una realización.
La Fig. 5 es un diagrama de circuito de un
inversor espejo según una realización.
La Fig. 6 es un diagrama de circuito de un
ejemplo de espejo de corriente según una realización.
La Fig. 7 es un diagrama de circuito de las
partes de antena y de detección de la envolvente del circuito de
activación de la Fig. 4 según una realización.
La Fig. 8 es un diagrama de circuito del
preamplificador autopolarizado del circuito de activación de la Fig.
4 según una realización.
La Fig. 9 ilustra una zona de paso de banda de
una señal filtrada por los filtros de paso alto y de paso bajo del
circuito de activación.
La Fig. 10 es un diagrama de circuito del
circuito de interrupción del circuito de activación de la Fig. 4
según una realización.
La Fig. 11 es un diagrama de circuito del
oscilador controlado por voltaje y del seccionador de datos del
circuito de activación de la Fig. 4 según una realización.
La Fig. 12 es un diagrama de circuito de la
parte de sincronización de la Fig. 11 según una realización.
La Fig. 13 es un diagrama de circuito de la
parte de seccionamiento de datos de la Fig. 11 según una
realización.
La Fig. 14 es un diagrama de circuito del
convertidor de digital a analógico de la Fig. 11 según una
realización.
La Fig. 15A es una representación de una
instrucción de activación según una realización.
La Fig. 15B es un diagrama de circuito del
circuito de interrupción del circuito de activación de la Fig. 4
según una realización.
La descripción siguiente es la mejor realización
que actualmente se contempla para realizar la presente invención.
Esta descripción se hace con la finalidad de ilustrar los principios
generales de la presente invención y no pretende limitar los
conceptos inventivos que aquí se reivindican.
La presente invención se pone preferiblemente en
ejecución en un chip de Clase 3 o de una Clase más alta. La Fig. 2
representa una disposición de conjunto del circuito de un chip de
Clase 3 200 según una realización preferida para su empleo en una
etiqueta de RFID. Este chip de Clase 3 puede constituir el núcleo de
chips de RFID apropiados para muchas aplicaciones tales como la
identificación de palets, cajas de cartón, contenedores, vehículos
o cualesquiera cosas para las que se desee un alcance de más de
2-3 metros. Tal como se muestra, el chip 200
incluye varios circuitos según normas industriales que incluyen a un
circuito de generación y regulación de energía 202, un circuito
decodificador de instrucciones digitales y de control 204, un módulo
interfaz de sensores 206, un circuito de protocolo de interfaz C1V2
208 y una fuente de energía eléctrica (batería) 210. Puede añadirse
un módulo controlador de presentación 212 para controlar una unidad
de presentación visual.
Está también presente un circuito 214 de
activación de batería para actuar como un activador de despertar.
Se describe detalladamente a continuación este circuito 214.
Resumiendo, el circuito 214 de activación de batería incluye un
preamplificador de pequeño ancho de banda y de
ultra-baja energía con un consumo estático de
corriente de tan sólo 50 nA. El circuito 214 de activación de
batería también incluye un circuito de interrupción
autosincronizado y usa un innovador código digital de despertar de
16 bits programable por el usuario. El circuito 214 de activación
de batería chupa menos energía durante su estado durmiente y está
mucho mejor protegido contra los falsos eventos de despertar tanto
fortuitos como malintencionados que de otro modo conducirían a un
agotamiento prematuro de la batería 210 de la etiqueta de Clase
3.
Un decodificador AM de enlace hacia adelante 216
usa un oscilador de bucle enganchado en fase simplificado que
requiere una cantidad absolutamente mínima de área de chip.
Preferiblemente, el circuito 216 requiere tan sólo una mínima
cadena de impulsos de referencia.
Un bloque modulador de retrodispersión 218
preferiblemente incrementa la profundidad de modulación de
retrodispersión hasta más de un 50%.
Un puro mecanismo
Fowler-Nordheim de tunelado directo a través del
óxido 220 está presente para reducir las corrientes tanto de
GRABACIÓN como de BORRADO a menos de 0,1 \muA/celda en el conjunto
de memoria EEPROM. A diferencia de lo que sucede en el caso de las
etiquetas de RFID que se han venido fabricando hasta la fecha, esto
permitirá diseñar las etiquetas para que operen al máximo alcance
incluso cuando estén siendo llevadas a cabo operaciones de
GRABACIÓN y BORRADO.
El chip 200 también incorpora un circuito de
cifrado de seguridad 222 altamente simplificado pero muy eficaz.
Para que funcione el chip 200 tan sólo se
requieren cuatro áreas terminales de conexión (no ilustradas): Vdd
a la batería, tierra, más dos conductores de antena para soportar
antenas omnidireccionales multielementos. Pueden añadirse sensores
para supervisar la temperatura, los choques, la manipulación
indebida, etc. agregando al chip nuclear una interfaz 12C hecha
según normas industriales.
Pueden hacerse dispositivos de seguridad de
Clase 2 de coste extremadamente bajo simplemente inhabilitando o
quitando del núcleo del chip de Clase 3 el módulo de despertar, los
preamplificadores y los módulos IF.
El circuito 214 de activación de batería que
aquí se describe se usa en comunicación entre dos dispositivos donde
un transmisor quiere activar o habilitar un dispositivo receptor por
medio de Radiofrecuencia (FR). Si bien esta circuitería se ha
previsto para ser usada en sistemas de RFID, no queda en modo alguno
limitada a solamente esa industria. Esta exposición describe un
circuito de activación en el que la descripción y realización
preferida se refiere a la RFID, pero el mismo no queda en modo
alguno limitado tan sólo a esa tecnología. En consecuencia, es de
aplicación a esta idea todo sistema que requiera que una entidad
(como p. ej. un transmisor) alerte a otra entidad (como p. ej. un
lector), con independencia del medio que se use (como p. ej. RF, IR,
cable, etc.).
A fin de reducir el consumo de corriente y de
incrementar la duración de los recursos de batería, se usa la
activación de un dispositivo de Clase 3 (o superior). Esta
instrucción "de activación" incluye una "instrucción"
tripartita. La primera parte es sincronización de reloj. La segunda
parte es una interrupción. La última parte es un código de
instrucción de activación de usuario digital. Estas tres partes
conceptualmente crean el protocolo de activación. Mientras que no
es necesario seguir exactamente este proceso de tres pasos, los
pasos del método deben ser suficientemente separados del "otro
tráfico normal" como para poder descifrar la instrucción de
activación de entre otras instrucciones en los dispositivos ya sea
de Clase 1 o bien de Clase 3. Las características básicas de la
instrucción "de Activación" son:
- \bullet
- Subida o sincronización de reloj
- \bullet
- Una interrupción para sincronizar el inicio de una instrucción con suficiente diferencia con respecto a las instrucciones "normales" (tal como una violación de la temporización en el protocolo de comunicaciones hacia adelante)
- \bullet
- Un código de activación para permitir una activación potencialmente selectiva o de todos inclusive.
La Fig. 3A muestra una estructura preferida de
la señal de la instrucción de activación 300. Las cuatro partes
están ilustradas como: Centraje PreAmp 302, Interrupción 304, Sinc
305 y Muestreo Datos 306.
Se exponen más detalladamente a continuación la
circuitería y una descripción de cada fase de la instrucción 300;
si bien se presentan ahora en forma resumida los principios
básicos.
Cuando no están en modo de activación, o bien en
un punto de partida inicial, todos los dispositivos estarán "a la
escucha" de las señales entrantes para detectar la instrucción de
activación. Es deseable que se consuma muy poca energía al estar a
la escucha para detectar la secuencia activa. La energía consumida
está directamente relacionada con la duración de la batería (y por
lo tanto potencialmente con la duración del dispositivo). Al ser
recibida y procesada la instrucción de activación, se activan partes
del circuito a medida que se completa una mayor parte de la
secuencia de la instrucción de activación.
Primeramente es recibida por el dispositivo una
secuencia de centraje del preamplificador (Centraje PreAmp) 302.
Este centraje preferiblemente incluye una serie de formas de onda de
ciclo de servicio del 50% de 6 KHz. De nuevo, el uso de un tono de
6 KHz es específico del método preferido y no representa a todos
los posibles métodos de sincronización. Este centraje se usa para
interpretar todas las instrucciones subsiguientes para este
periodo. Enviando "un cierto número" de impulsos, el
dispositivo receptor (etiqueta) tiene tiempo suficiente para
ajustar su punto umbral de muestreo. Esto le permitirá al receptor
distinguir entre los valores lógicos altos y bajos (unos y
ceros).
La secuencia siguiente es el periodo de
interrupción (Interrupción) 304. Esto preferiblemente incluye una
forma de onda de ciclo de servicio del 50% de 2 KHz. Observando el
periodo de interrupción, el receptor (la etiqueta) se apercibirá de
que ha recibido una instrucción "de Activación" bien
formada.
La secuencia siguiente es una señal de
sincronización 305, que es usada para sincronizar un circuito de
temporización adaptativa (Fig. 11). Aquí, el circuito de
temporización no es activado hasta que el dispositivo detecte el
correcto periodo de interrupción 304. El circuito de temporización
puede entonces usar la señal de sincronización 305 para establecer
el periodo. De esta manera, el oscilador 412 (Fig. 4) no tiene que
estar funcionando constantemente a fin de ser correctamente
calibrado.
El dispositivo deberá entonces dirigir su
atención a decodificar un subsiguiente campo recibido, que es el
código de activación digital (Muestreo Datos) 306.
El código de activación digital 306 es una señal
de ciclo de servicio del 50% (+/- 10%) basada en un protocolo de
modulación F2F que le permitirá al transmisor (lector) seleccionar
qué poblaciones de receptores (etiquetas) desea activar en un modo
de Clase 3. El código de activación está ilustrado como de 16 bits,
lo cual permite 2^{16} = 65.536 posibles valores de código. El
número real de posibles códigos se ve reducido en uno. El valor
0000(hex) se usa para seleccionar a todos los dispositivos
independientemente del código de activación preprogramado.
La Fig. 3B ilustra otra estructura preferida de
una señal de instrucción de activación 300. Sin embargo, esta forma
de onda es mucho más sencilla. Por ejemplo, ya no se necesitan las
partes de Centraje PreAmp y Sinc. Obsérvese que el Centraje PreAmp
puede estar presente, si se desea, estando indicado como
"Patrón" en la Fig. 3B. El "Patrón" es preferiblemente
una serie de todo ceros, como p. ej. 16 ceros.
En lugar de enviar señales de varios símbolos
(como p. ej. de 2, 4, 5 y 8 KHz como en la Fig. 3A), se usan
solamente dos señales de símbolo. En este ejemplo, los símbolos son
2 KHz (1 lógico) y 8 KHz (0 lógico). El símbolo de 2 KHz es también
usado en calidad de la interrupción.
Debido al hecho de que se usan solamente dos
símbolos, la circuitería puede ser mucho más sencilla. De hecho, no
se necesita sincronización de reloj. Esto también reduce las
necesidades de energía. Análogamente, el funcionamiento es más
robusto, puesto que es más fácil distinguir entre dos símbolos, en
oposición a cuatro. Una contrapartida es la de que no pueden usarse
todas las posibles combinaciones de ceros y unos. Sin embargo, el
número de combinaciones disponibles es más que suficiente para la
mayoría de las aplicaciones potenciales, si no para todas
ellas.
Una ventaja adicional es la de que la señal
entrante puede ser asíncrona. En otras palabras, sincronizando en
el borde de subida, el dispositivo puede leer una sincronización de
datos asíncrona por tachonado. Debido al hecho de que periodos más
cortos (como p. ej. símbolos de 8 KHz) pueden ir seguidos
inmediatamente por la siguiente señal de datos, la señal total es
más eficiente en el tiempo. Por ejemplo, cuatro símbolos de 8 KHz
(cuatro ceros) encajan dentro del mismo periodo de tiempo como un
símbolo de 2 KHz (un solo 1). Usando cuatro a uno, no es necesario
un oscilador adaptativo, quedando así eliminada la necesidad de gran
parte de la circuitería adicional que de otro modo se requeriría.
Esto también preserva el ciclo de servicio del 50%.
En funcionamiento, la señal puede ser enviada
como un flujo continuo. Puede enviarse un flujo de 8 KHz de un
patrón repetitivo (de ceros) u otra serie seleccionada para
permitirle al dispositivo centrar la señal.
El dispositivo receptor está a la escucha para
detectar una interrupción, que en este ejemplo es un 1 lógico
(ilustrado como [1] en la Fig. 3B). Al encontrar cualquier 1 lógico,
el dispositivo compara entonces secuencialmente el flujo de datos
entrante con una instrucción de activación almacenada. Si la
siguiente secuencia de bits casa con la instrucción de activación,
el dispositivo despierta (como se describe más adelante). Si no
encaja uno de los bits de la secuencia, el dispositivo se
reinicializa, busca el siguiente 1 lógico, y comienza a supervisar
la secuencia de bits después del siguiente 1 lógico. Así por
ejemplo, si el tercer bit es un 1, el dispositivo se apercibirá de
que ésta no es la correcta instrucción de activación, se
reinicializará, y comenzará a mantenerse de nuevo a la escucha para
detectar la interrupción. En este ejemplo, el dispositivo comparará
de nuevo el código recibido después del sexto bit (el siguiente
"1" en la secuencia). Sin embargo, el código no casará y el
dispositivo se reinicializará de nuevo. Así, si bien quien ponga en
práctica la invención deberá procurar seleccionar códigos que no
redunden en una activación involuntaria, serán raros los casos en
los que se produzca una activación involuntaria. Obsérvese que
pueden predeterminarse y asignarse códigos que eviten una
activación involuntaria. Lo mismo sería de aplicación a los bits que
preceden a la interrupción correcta.
Obsérvese que la instrucción de activación 300
puede ser enviada varias veces para asegurar que se active la
etiqueta de código. También pueden enviarse consecutivamente varias
instrucciones de activación distintas para activar a una pluralidad
de etiquetas.
Un experto en la materia comprenderá que la
circuitería siguiente funcionará con una señal como la descrita con
referencia a la Fig. 3A. El dispositivo siguiente, al ser usado con
una señal como la que se muestra en la Fig. 3B, no requiere ciertas
partes del dispositivo (como p. ej., el VCO (VCO = oscilador
controlado por voltaje) [Fig. 11], la parte de sincronización [Fig.
12], el seccionador de datos [Fig. 13] y el DAC (DAC = convertidor
de digital a analógico) [Fig. 14]).
Se muestra en la Fig. 4 el diagrama de bloques
del sistema 400 que se usa para ejecutar un método preferido de la
función de activación. El sistema 400 se encuentra en el extremo
delantero de un dispositivo de etiqueta de RFID. La señal entrante
es recibida por la antena 402 y pasada a un detector de la
envolvente 404. El detector de la envolvente 404 proporciona
filtración de paso de banda y amplificación. La polarización de la
etapa de amplificación 406 es también establecida durante la fase
de sintonización de reloj. El control de preamplificador y el de
ganancia de la etapa de amplificación 406 tienen un circuito
autopolarizado (sobre el que se trata más adelante) que le permite
al circuito autoajustar el umbral de señal para dar cuenta de
cualquier ruido en la señal.
Las varias partes siguientes se ocupan de
recoger esta señal filtrada y amplificada y de intentar casar la
información entrante con la instrucción de activación. En el
circuito de interrupción 408, la observación de la información
entrante es comparada con el periodo de interrupción para casar la
señal observada con el periodo de interrupción requerido. Si dicha
comparación da un resultado positivo, es enviada una señal de
interrupción a las partes del oscilador de voltaje y del seccionador
de datos, alertándolas sobre un código de activación digital
entrante. Durante el periodo de subida el calibrador 410 del
oscilador es usado para sintonizar el VCO (oscilador controlado por
voltaje) 412 de un valor "preestablecido" al valor requerido
que es necesario para esta sesión activa. Este valor requerido
puede ser almacenado en un pestillo y la energización del VCO puede
ser reducida para conservar la energía. La parte del seccionador de
datos 414 se usa para observar la instrucción de activación y
comparar el valor recibido con el valor almacenado de la etiqueta.
Si los valores casan, se envía a la etiqueta (al dispositivo) una
señal de "despertar" que pone a la etiqueta en un estado
plenamente activo (energizado por batería).
La circuitería subsiguiente hace uso de
"espejos de corriente". Examinando la función de un espejo de
corriente, el mismo es usado para limitar la cantidad de consumo de
corriente en una operación o función lógica.
La Fig. 5 muestra un uso de los espejos de
corriente 500 para crear un inversor de baja energía. Un espejo de
corriente es un dispositivo que se usa en los circuitos integrados
para regular una corriente, para mantenerla constante
independientemente de la carga. Los dos transistores centrales 502,
504 comprenden un típico inversor. Poniendo un uno lógico o voltaje
alto en la entrada, el transistor inferior 504 es puesto en la zona
activa y lleva la señal de salida a un 0 lógico o al nivel de
voltaje bajo. Si se pone en la señal de entrada un voltaje bajo (0
lógico), el transistor superior 502 se conectará, llevando así la
señal de salida al nivel alto (1 lógico). Existe un problema al
pasar de conectar un transistor y desconectar el otro por cuanto
que ambos transistores están conectados por un momento, lo cual
lleva la corriente a tierra. Ésta es una gran caída de corriente, y
usará grandes cantidades de energía de la batería.
Añadiendo el principio de los espejos de
corriente, se usan dos transistores adicionales 506, 508 para
limitar la cantidad de corriente que pasa por el inversor.
La Fig. 6 ilustra un ejemplo de espejo de
corriente 600 según una realización. Según la Fig. 6, el transistor
Q_{1} está conectado de forma tal que tiene una corriente
constante pasando a través del mismo; comportándose dicho
transistor en realidad como un diodo polarizado hacia adelante, y la
corriente viene determinada por la resistencia R_{1}. Es
importante tener el Q_{1} en el circuito, en lugar de un diodo
regular, porque los dos transistores serán igualados, y así las dos
ramas del circuito tendrán características similares. El segundo
transistor Q_{2} varía su propia resistencia de forma tal que la
resistencia total de la segunda rama del circuito es la misma como
la resistencia total de la primera rama, independientemente de la
resistencia de carga R_{2}. Puesto que la resistencia total en
cada rama es la misma, y puesto que las mismas están conectadas a
la misma alimentación V_{S+}, la cantidad de corriente en cada
rama es la misma.
El valor de R_{1} puede ser variado para
variar la cantidad de corriente que pasa por R_{2}. Puesto que
R_{2} puede variar dinámicamente, y dado que seguirá siendo la
misma la corriente a su través, el espejo de corriente no tan sólo
es un regulador de corriente, sino que también puede ser considerado
como una fuente de corriente constante, la cual es la manera como
se le utiliza en los circuitos integrados.
La primera parte del protocolo es la de las
partes de antena y de detección de la envolvente 402, 404. Este
circuito 700 se muestra en la Fig. 7.
Hay varias partes en este circuito 700. Dos
puntos de interés proceden de la antena 402: El primero es la señal
en la que existe la información, y el segundo es la energía radiada
de RF. Con la potencia radiada se trata por separado. La
información (señal) es entonces filtrada por un filtro de paso bajo.
Desde esta parte la señal es enviada al circuito de amplificación y
autopolarización 406 que se muestra en la Fig. 8.
La primera parte de este circuito 406 es un
filtro de paso alto. Esto en conjunción con el filtro de paso bajo
de la etapa previa crea un filtro de paso de banda. Ilustrada en la
Fig. 9, esta zona de paso de banda 900 es de aproximadamente 7 KHz
con una caída de 12 db/octava en cada lado. Este filtro de paso de
banda se usa para excluir la mayor parte del ruido indeseado.
Las cualidades de este amplificador bietápico
permiten una sintonización y autopolarización de la señal de
salida. Una señal entrará por el lado de la izquierda de la Fig. 8 y
será filtrada por el circuito resistencia-capacidad
(RC). Esto permite la filtración de las señales indeseadas (paso
alto). La señal pasa entonces al diseño del amplificador
operacional, lo cual debido a la configuración de retroalimentación
permitirá la autopolarización. El ruido asociado al fondo puede
hacer que el punto de polarización se traslade de una posición
óptima a un punto muy fuera de la gama de valores. Debido al hecho
de que la señal es una forma de onda de ciclo de servicio del 50%
(50% alto y 50% bajo), el umbral se trasladará hacia el valor medio,
centrándose en el punto de polarización deseado. Si se recibe
ruido, la resistencia elimina algo de la señal. Obligando al ciclo
de servicio a ser del 50%, el nivel DC buscará siempre un punto
medio entre dos señales, haciéndole centrarse en la señal recibida,
independientemente de la cantidad de ruido o de la intensidad de la
señal. Y a pesar de que el ruido indeseado puede ciertamente quedar
dentro de la gama de valores permitida por el filtro de paso de
banda, el ruido no presentará las características de una forma de
onda de ciclo de servicio del 50%. Si la forma de onda no es del
50%, el punto de polarización se desplazará finalmente hacia el
nivel apropiado.
Si se recibe una señal de ruido tal que el
amplificador recibe un ciclo de servicio no del 50% del voltaje
alto muy desequilibrado, el punto de polarización se desplazará a un
voltaje de entrada más alto (el argumento equivalente existe para
el estado opuesto y un voltaje de entrada más bajo). En este caso,
cuando una señal "real" que presente un ciclo de servicio del
50% dentro de la gama de valores del filtro de paso de banda sea
presentada a la entrada del preamplificador, la misma puede tener un
distinto umbral de voltaje. Dejando que se produzcan varios ciclos,
el ciclo de servicio del 50% ajustará el punto de polarización,
bajando o subiendo el nivel de voltaje para acomodar a la señal
"real" en oposición a la señal "de ruido" (fondo,
interferencia u otra cosa). La salida del preamplificador deberá ser
una "entrada" digital media cuadrática (RMS) de 1 V a las
partes siguientes. Estas dos partes son el circuito de interrupción
y el circuito del código de activación.
En este punto, el circuito ha ayudado a
sintonizar el reloj, y ha sido establecido el umbral. Ahora tiene
que ser identificada la interrupción. La interrupción tiene un
periodo bajo especificado y un periodo alto especificado. Si los
periodos alto y bajo quedan dentro de una gama de valores
preespecificada, el circuito sabe buscar el código de
activación.
Se muestra en la Fig. 10 el circuito de
interrupción 408. La salida del preamplificador 406 entra por el
lado de la izquierda del circuito de interrupción 408 que se muestra
en la Fig. 10 en forma del voltaje de entrada digital. La misma es
entonces pasada por un pestillo de retroalimentación débil 1002 que
contendrá el valor digital hasta que cambie la entrada. La parte
siguiente (de inversores espejo) 1004 casa los tiempos de periodo
bajo y alto asociados al periodo de interrupción. Este periodo de
interrupción corresponde a la segunda parte del preámbulo de la
instrucción de activación.
Cada una de las partes equivalentes paralelas
contiene dos inversores 1006, 1008, 1010, 1012 que limitan por
retardo el periodo del periodo alto y bajo del intervalo de
interrupción. La mitad superior del circuito captura o casa el
periodo bajo del impulso de interrupción, y la mitad inferior
captura el periodo alto del impulso. Ambas partes del diagrama
presentan unos límites de 120 \museg. y de 2 mseg. con la señal.
Esto se produce por medio de los inversores espejo iguales 1006,
1008, 1010, 1012. Cada uno de estos inversores 1006, 1008, 1010,
1012 contiene un espejo de corriente para limitar el consumo de
corriente. Cada uno de estos inversores 1006, 1008, 1010, 1012 es
"sintonizado" para una temporización de retardo específica. Un
inversor (en cada mitad del circuito) es sintonizado para 120
\museg. y el otro es sintonizado para 2 mseg. Esto permite la
igualación de retardos entre estos intervalos. El intervalo de
interrupción es establecido nominalmente para 256 \museg., que es
una temporización de periodo de entre 2 mseg. y 120 \museg.;
siendo eso un intervalo de impulso de 256 \museg. con una
tolerancia de -135 \museg. a +1,74 mseg.
Los inversores espejo 1006, 1008, 1010, 1012 son
similares al que se muestra en la Fig. 5. Sin embargo, para lograr
la larga temporización de retardo deseada (de p. ej. 2 mseg.), se
prevén varias características singulares. La anchura de canal del
transistor del lado P (502 de la Fig. 5) es reducida a un mínimo
(como p. ej. 0,6 \mum). La longitud de canal del transistor del
lado P es prolongada (siendo p. ej. de 20 \mum) para reducir
adicionalmente la corriente que pasa a su través. La corriente es
enlentecida aún más porque la gran longitud de canal incrementa el
umbral, haciendo que sea más difícil conectar el transistor.
Adicionalmente, el transistor es más capacitivo debido a su tamaño,
enlenteciendo aún más la señal. Para prolongar adicionalmente el
retardo de temporización, se añaden transistores espejo (506 y 508
de la Fig. 5) que son accionados por voltajes espejo. Los
transistores espejo son también asimétricos, teniendo el transistor
espejo del lado P unas dimensiones de canal similares a las del
transistor del lado P. Sin embargo, el transistor espejo del lado P
es ajustado para estar solamente 10 seg. de mV por encima del
umbral. Obsérvese que el transistor espejo del lado N (508 de la
Fig. 5) es opcional, puesto que el transistor del lado N (504 de la
Fig. 5) es un dispositivo de tamaño natural y por tanto se conmuta
rápidamente.
Debido al hecho de que los inversores espejo
trabajan como circuitos de temporización, tienen una capacitancia
muy grande, y la señal en consecuencia está en la zona de defecto
por espacio de un largo periodo de tiempo, es decir que describe su
rampa muy lentamente. Para hacer que sean bien definidos los bordes
de la señal ahora delimitada o filtrada, la salida de cada inversor
1006, 1008 de la mitad superior pasa a una puerta OR exclusivo
(XOR) 1014 y luego pasa por varias etapas de inversores para llegar
a una puerta de paso 1018. Cada "etapa" hace que el borde de
la señal sea un poco más bien definido, amplificando y limpiando la
señal para proporcionar una señal con un corto tiempo de
transición. Obsérvese que una M indica un inversor espejo, mientras
que una F indica un inversor espejo
rápido.
rápido.
El mismo proceso es cierto para el periodo alto
en la mitad inferior de la figura. El periodo alto limitado pasa
entonces de nuevo a través de una puerta XOR 1016 por varios
inversores y llega a una puerta de paso 1020. Ambas puertas de paso
alto y paso bajo 1018, 1020 se usan como pestillos. La diferencia es
la de que el recorrido superior tiene una puerta de paso adicional
1022, para permitir que un sistema de registro de desplazamiento
sincronice la temporización y el orden. Puesto que el tiempo bajo
precede al tiempo alto en medio periodo de reloj, la señal válida
baja debe ser mantenida por espacio de este periodo de tiempo
adicional para alinearse con la señal válida de periodo alto. Las
puertas OR exclusivo 1014, 1016 se usan para seleccionar la parte
activa del protocolo de interrupción. Puesto que la temporización de
periodos válidos queda dentro del periodo de 120 \museg. a 2
mseg., las salidas de los inversores espejo 1006, 1008 activarán la
salida de la puerta XOR 1014, haciéndola conductora. Esta señal es
a su vez capturada con la polaridad correcta por la puerta de paso
1018 usada como pestillo para sincronización. Si la secuencia del
protocolo de interrupción es "válida", entonces la salida de
la puerta lógica (p. ej. NAND) 1024 pasará a nivel bajo, señalizando
así que se ha producido una salida de interrupción. La puerta
lógica 1024 tiene cinco entradas: las cuatro salidas de los
inversores espejo 1006, 1008, 1010, 1012 y la salida del pestillo de
realimentación 1002.
Esta señal de salida de interrupción es entonces
pasada al bloque final 1100 que se muestra en la Fig. 11, que es la
segunda mitad del circuito de activación 400 que se muestra en la
Fig. 4. Esta parte incluye cuatro bloques independientes, que son
un reloj de funcionamiento libre 1102, un reloj controlado por
voltaje 412, el bloque de seccionamiento y comparación de datos 414
y un convertidor de digital a analógico de 6 bits 1104.
Se muestra en la Fig. 12 un diagrama de los
circuitos de sincronización 1200. La Fig. 12 está dividida en dos
partes: en primer lugar el reloj controlado por voltaje 412 y en
segundo lugar el reloj de funcionamiento libre 1102. El mismo
consta de tres transistores que están combinados para proporcionar
una configuración de oscilador. Debido a la naturaleza de la
configuración, proporcionará una referencia de oscilación libre que
es enviada al circuito de interrupción. La segunda mitad de la Fig.
12 trata del reloj controlado por voltaje 412. Hay tres entradas
básicas al circuito; siendo la primera el voltaje de referencia,
siendo la segunda la reinicialización y siendo la última una
entrada de reloj autopolarizada autocorregida que se usa en
conjunción con los datos de entrada para alinear los bordes de reloj
con la señal entrante.
La entrada de control de Frecuencia procede del
convertidor de digital a analógico 1104 y se usa para ajustar la
parte del reloj controlado por voltaje 412. Aumentando o
disminuyendo el voltaje asociado a esta señal, se varía la
velocidad del oscilador. Este ajuste afecta a los inversores espejo
1202, 1204 para incrementar o reducir la velocidad de oscilación.
Esta salida es entonces usada como la referencia para la parte de
seccionamiento de datos. Puesto que también se desea ajustar el
periodo de reloj para alinearlo correctamente con la señal de datos
entrante, se usa también una entrada autopolarizada y autocorregida
para ajustar el borde de reloj. Si se pone un 0 lógico en esta
entrada, conecta el transistor superior y desconecta el transistor
inferior (las entradas a los inversores espejo). Esto pondrá
entonces un 1 lógico en la salida de referencia de reloj. En
consecuencia, también es cierto lo opuesto: un 1 lógico puesto en
esta entrada desconectará el transistor superior y conectará el
transistor inferior. Esto asegurará un 0 lógico en la salida de
referencia de reloj. La última entrada es la entrada de
Interrupción, que se usa para reinicializar el circuito de reloj,
parando el oscilador y conservando con ello energía. Muy del mismo
modo como se usa un 1 lógico de la entrada autopolarizada
autocorregida, lo mismo se cumple para la entrada de
interrupción/reinicialización. Una ventaja de esta configuración es
la de que el oscilador tan sólo necesita funcionar durante el
intervalo de calibración.
Finalmente, se usa una puerta de paso para
regular el valor de interrupción/reinicialización (no ilustrado en
aras de la claridad). La función de esta puerta de paso es la de
hacer una selección entre la entrada autocorregida o la entrada de
reloj controlado por voltaje, y la salida de esta puerta pasa a la
parte de seccionamiento de datos en calidad del reloj
seleccionado.
La Fig. 13 ilustra la parte del seccionamiento
de datos adaptativo 414. Esta parte 414 decodifica el flujo de
datos entrante y determina si la codificación de datos F2F entrante
casa con el valor de código de activación preprogramado interno. La
entrada de datos procede del bloque de la etapa de amplificación y
de filtro de paso de banda 406 y pasa a la puerta de paso 1302.
Desde la puerta de paso 1302, que es sincronizada desde el
oscilador controlado por voltaje, el valor de datos es mantenido en
un pestillo de realimentación débil 1304. En cada transición de la
entrada de datos en conjunción con bordes de reloj es sincronizado
un contador 1306. Este contador 1306 se usa para direccionar la
EEPROM de 16 bits 1308. El contador 1306 es reinicializado desde la
recepción de la parte de interrupción del protocolo. Después de la
interrupción, el contador 1306 comienza a direccionar las
subsiguientes ubicaciones de EEPROM. Estas ubicaciones de EEPROM
contienen el "código de Activación" de este dispositivo. En
cada intervalo de reloj, se hace una comparación entre el valor de
entrada de los datos entrantes y el valor almacenado del código de
activación. Si hay una falta de coincidencia, la puerta OR
exclusivo 1310 pondrá un segmento del registro acumulativo de 16
bits 1312. Esto a su vez impedirá que se afirme la señal de
despertar. Si no hay falta de coincidencia, el registro acumulativo
de 16 bits 1312 no tiene segmentos puestos, y afirmará su señal
casada. Esto es entonces adicionalmente cualificado por el contador
al alcanzar su final, de todo unos. Este valor es detectado, y
cuando se da, hará valer la señal de coincidencia completa. La
señal de coincidencia completa cualifica la salida de la puerta OR
de coincidencia o de todo ceros 1314. Si está afirmada la puerta OR
1314, será también afirmada la salida del despertar. Dos valores
pueden ocasionar un despertar: una coincidencia del código de
activación almacenado o un código especial, como p. ej. el de todo
ceros. El valor de todo ceros se usa para intentar casar códigos de
activación de cualquier lector. Por ejemplo, el valor todo ceros
puede ordenarle a la etiqueta que responda a todos los lectores,
proporcionando con ello una interoperatividad de las etiquetas en
varios entornos.
Obsérvese que el código de activación especial
puede ser alguna secuencia de valores distintos de todo ceros, tal
como todo unos, o una segunda secuencia de unos y ceros. Puede
requerirse lógica y/o memoria adicional para identificar y/o casar
estos otros valores.
La parte final es el convertidor de digital a
analógico 1104 que se muestra en la Fig. 14. El funcionamiento
básico de esta parte 1104 consiste en optimizar el reloj controlado
por voltaje 412. Esto se lleva a cabo mediante el accionamiento
inicial de partida del VCO 412 usando un valor "sintonizado"
fijo almacenado en la ROM 1402. El valor se ajusta nominalmente a
un valor de 24 que seleccionará a los transistores ponderados o
dimensionados elegidos para aportar un voltaje fijo al VCO 412.
Ajustando los transistores activos se modifica la salida de
voltaje, ya sea hacia arriba o bien hacia abajo. Esta modificación
es llevada a cabo por el contador de 6 bits 1404. Durante los
periodos de sintonización activa la velocidad del VCO 412 es
incrementada o decrementada conectando o desconectando distintas
combinaciones de los transistores.
El reloj al contador es del VCO 412 y la
reinicialización al contador procede de las salidas del amplificador
operacional en la etapa de filtración y amplificación 406. La
sintonización tiene lugar durante la fase inicial de la instrucción
de activación. Por la Fig. 3 vemos que la primera parte de la
instrucción de activación es un periodo de sintonización de 6 KHz.
Es este periodo de sintonización el que se usa para ajustar el valor
usando en contador 1404, y por consiguiente, el valor y número de
transistores que han sido conectados. Esto ajustará a su vez el
valor de la señal de "control de frecuencia".
Las Figs. 15A-B representan una
realización preferida del circuito de interrupción 408 y una señal
de instrucción de interrupción ilustrativa 1500. Este circuito de
interrupción 408 detecta una señal de instrucción de activación
1500 similar a la que se muestra en la Fig. 3B. Sin embargo, en este
circuito 408 están presentes cuatro (o más) vías de datos para
detectar un "agrupamiento de interrupción" 1502 en la señal
entrante, donde el agrupamiento de interrupción es una serie de
símbolos que el circuito reconoce como una interrupción. Aquí, el
agrupamiento de interrupción es un 1-1 de datos. De
nuevo, al detectar el correcto agrupamiento de interrupción, el
circuito comparará entonces la instrucción de activación 1504
recibida posteriormente con un valor almacenado en el
dispositivo.
Con respecto a la señal de instrucción de
activación 1500 que se muestra en la Fig. 15A, se prefiere que la
parte de la instrucción de activación 1504 de la señal 1500 no
contenga secuencia alguna de dos 1's consecutivos. En un código de
16 bits 1504 son posibles aproximadamente 1 millón de combinaciones.
En un código de 32 bits 1504 hay aproximadamente 4 billones de
posibles combinaciones.
La primera parte del circuito es un circuito de
detección de intervalo 1505 que detecta el agrupamiento de
interrupción. La vía de datos A detecta el primer borde ascendente
1506 del agrupamiento de interrupción. La "r" a continuación
de los tiempos de retardo (250 \museg. y 1 mseg.) denota que los
inversores espejo 1508, 1510 responden al borde ascendente
1506.
El primer inversor espejo 1508 responde al
primer borde ascendente lentamente, p. ej. en 256 \museg. El
segundo inversor tarda aún más en responder, como p. ej. 1 mseg. Los
dos actuando juntamente crean un impulso negativo 1512 (debido al
inversor) en respuesta al borde de reloj positivo 1506. El impulso
pasa a nivel bajo y dura de 250 \museg. a 1 mseg. La información,
una vez inicialmente muestreada, es sincronizada como un registro
de desplazamiento a través de la lógica restante. En esta
realización, los datos pasan por varios pestillos lógicos, y así p.
ej., la primera puerta de habilitación 1514 cae en 500 \museg.
para capturar un 1 lógico. La señal pasa luego a través de
adicionales pestillos, inversores y registros para finalmente
llegar a una puerta AND lógico. Los otros pestillos que están en la
vía de datos A responden análogamente al primer pestillo 1514,
exceptuando que los que tienen una "\hat{e}" capturan los
datos en el borde descendente.
La vía de datos B funciona prácticamente de la
misma de manera como la vía de datos A, con la excepción de que los
inversores espejo responden al primer borde descendente 1516, como
indica la "f" a continuación del tiempo de retardo. Otra
diferencia es la de que la vía de datos B tiene menos elementos
lógicos, puesto que el borde 1516 al que responde es posterior en
el tiempo.
Lo mismo se cumple para las vías de datos C y D.
El resultado neto es el de que la señal de cada vía de datos llega
a la puerta de interrupción 1518 (puerta AND) al mismo tiempo.
Si el agrupamiento de interrupción es correcto,
todas las entradas a la puerta de interrupción 1518 son 1's,
incluyendo la entrada que va por la línea 1520 (resultante del borde
ascendente 1522). Cuando todos los 1's son introducidos en la
puerta de interrupción 1518, la puerta de interrupción 1518 da de
salida un impulso que pone en funcionamiento un contador de 5 bits
1524 y activa a un pestillo 1526.
El circuito 408 ahora sabe buscar un código de
activación de 32 bits 1504 usando un circuito detector de periodo
1530 que reinicializa la temporización en el borde ascendente del
reloj y un circuito de comparación 1532 que compara la instrucción
de activación con un valor prealmacenado.
El circuito detector de periodo 1530 se ocupa
solamente de la longitud del símbolo (p. ej. de borde ascendente a
borde ascendente o de borde descendente a borde descendente). En
consecuencia, es menos importante tener el correcto ciclo de
servicio. Al pasar la señal entrante de nivel bajo a nivel alto en
el borde ascendente, pasa a través de un primer inversor 1534 y de
un segundo inversor 1538, y abre asimismo un primer pestillo y un
tercer pestillo 1536, 1552. La señal pasa a través del primer
pestillo 1536 y es almacenada en un condensador 1540. La señal
entra entonces en un circuito de retardo 1542 acoplado a un
dispositivo P 1544. El circuito de retardo 1542 da de salida un
impulso tras un tiempo predeterminado, de p. ej. 250 \museg., lo
cual activa al transistor 1546 y permite que los datos almacenados
en el condensador 1540 pasen a un segundo pestillo 1548. El segundo
pestillo 1548 se abre en el borde descendente, permitiéndole a la
señal llegar a la puerta NOR 1550, donde es comparada con la
instrucción de activación almacenada.
Pasando ahora al circuito de comparación, el
contador 1524 se pone en funcionamiento cuando es recibida una
señal de interrupción desde la puerta AND 1518. Una memoria 1554
almacena un código de activación predeterminado. El código es
aportado de la memoria 1554 a la puerta NOR 1550 bajo el control del
contador 1524. Debido al hecho de que el contador 1524 y el tercer
pestillo 1552 están sobre la misma señal de reloj, la puerta NOR es
capaz de comparar la secuencia de código almacenada con la secuencia
de datos entrantes con la temporización correcta. Si el código
entrante casa con el código almacenado, una segunda puerta AND 1560
da de salida un impulso de activación que le ordena a la etiqueta
que despierte.
De nuevo, como se ha mencionado anteriormente,
el circuito puede también saber que debe proceder a la activación
si la interrupción es coincidente y si la subsiguiente instrucción
de activación es 0's.
Como se ha mencionado anteriormente, en algunos
casos la etiqueta puede tener que detectar una pluralidad de
códigos, tales como códigos de activación públicos, códigos de
activación privados, códigos para clases específicas de etiquetas o
artículos y códigos específicos de la etiqueta. Por ejemplo puede
también usarse una estructura jerárquica, donde un código activa
todas las etiquetas que están en un almacén, otro código activa las
etiquetas de los productos de limpieza, y un tercer código es
específico de cada etiqueta. Un experto en la materia comprenderá
que pueden usarse muchas opciones que están a disposición del
diseñador y del usuario cuando pueden usarse los de una pluralidad
de códigos.
Para habilitar una pluralidad de códigos, pueden
replicarse partes de la parte de comparación de la instrucción de
activación 1532 del circuito (con el otro código almacenado en la
memoria), como comprenderá un experto en la materia.
Hay también que señalar que el circuito 408 es
autosincronizado. La línea 1520 aporta una señal de sincronización
al contador 1524, que usa el voltaje de entrada en calidad de la
señal de sincronización.
Así, ambos circuitos 408 que se muestran en las
Figs. 10 y 15 son circuitos autosincronizados (al no estar presente
reloj alguno). En consecuencia, se han mostrado dos métodos sobre
cómo detectar una interrupción sin que se requiera que esté
presente una señal de reloj. Un experto en la materia comprenderá
que pueden usarse otros diseños de circuito para poner en ejecución
la invención.
Si bien se han descrito anteriormente varias
realizaciones, debe entenderse que las mismas se han presentando
tan sólo a modo de ejemplo, y no con carácter limitativo.
\vskip1.000000\baselineskip
Esta lista de referencias que cita el
solicitante se aporta solamente en calidad de información para el
lector y no forma parte del documento de patente europea. A pesar de
que se ha procedido con gran esmero al compilar las referencias, no
puede excluirse la posibilidad de que se hayan producido errores u
omisiones, y la OEP se exime de toda responsabilidad a este
respecto.
- \bullet US 6172596 B [0014]
- \bullet US 5686902 A [0014]
- \bullet US 6593845 B [0014]
- \bullet US 4839642 A [0014]
- \bullet US 6310558 B [0014]
- \bullet US 2003104848 A [0014]
Claims (29)
1. Circuito (400) que está configurado para
activar un dispositivo y comprende:
un circuito de interrupción (408) para
determinar si un periodo de interrupción (304) de una instrucción de
activación (300) en una señal recibida casa con una pluralidad
predeterminada de valores o queda dentro de una predeterminada gama
de valores comparando el periodo de interrupción con la pluralidad
predeterminada de valores o con la gama de valores predeterminada;
caracterizado por el hecho de que el circuito de interrupción
da de salida una señal de interrupción si el periodo de
interrupción casa con el valor predeterminado o queda dentro de la
gama de valores predeterminada; y
un seccionador de datos (414) que se activa si
es dada de salida una señal de interrupción desde el circuito de
interrupción, para comparar un código de activación (306) de la
instrucción de activación con un valor almacenado, y para enviar
una señal de despertar para activar el dispositivo si el código de
activación recibido casa con el valor almacenado.
2. Circuito (400) como el pormenorizado en la
reivindicación 1, donde el circuito es puesto en ejecución en una
etiqueta de identificación por radiofrecuencia (RFID).
3. Circuito (400) como el pormenorizado en la
reivindicación 1, que comprende adicionalmente un amplificador
autopolarizado (406) que establece un punto de polarización sobre la
base de una forma de onda de ciclo de servicio del 50% de una
secuencia de centraje de preamplificador recibida (302).
4. Circuito (400) como el pormenorizado en la
reivindicación 1, que comprende adicionalmente un filtro de paso de
banda (404) para excluir el ruido indeseado de una señal
recibida.
5. Circuito (400) como el pormenorizado en la
reivindicación 1, donde el circuito de interrupción (408) incluye
una puerta lógica de cinco entradas (1024).
6. Circuito (400) como el pormenorizado en la
reivindicación 1, donde el circuito de interrupción (408)
incluye:
una primera pareja de inversores espejo (1006,
1008), estando cada inversor sintonizado para una distinta
temporización de retardo especificada, detectando la primera pareja
de inversores espejo si un periodo bajo de un impulso de
interrupción está entre las temporizaciones de retardo
especificadas;
una segunda pareja de inversores espejo (1010,
1012), estando cada inversor sintonizado para una distinta
temporización de retardo especificada, detectando la segunda pareja
de inversores espejo si un periodo alto del impulso de interrupción
está entre las temporizaciones de retardo especificadas;
un primer pestillo (1018) que muestrea y
almacena la salida de la primera pareja de inversores espejo;
un segundo pestillo (1020) que muestrea y
almacena la salida de la segunda pareja de inversores espejo;
un tercer pestillo (1022) que muestrea y
almacena la salida del primer pestillo; y
una puerta lógica (1024) que recibe la salida
del segundo pestillo y la salida del tercer pestillo,
donde la salida de la puerta lógica es la señal
de interrupción.
7. Circuito (400) como el pormenorizado en la
reivindicación 6, que comprende adicionalmente una primera puerta
OR exclusivo (XOR) (1014) posicionada entre la primera pareja de
inversores espejo (1006, 1008) y el primer pestillo (1018), y una
segunda puerta XOR (1016) posicionada entre la segunda pareja de
inversores espejo (1010, 1012) y el segundo pestillo (1020), donde
la salida de la primera puerta XOR es activada si el periodo bajo
del impulso de interrupción está entre los tiempos de retardo
especificados de la primera pareja de inversores espejo, donde la
salida de la segunda puerta XOR es activada si el periodo alto del
impulso de interrupción está entre los tiempos de retardo
especificados de la segunda pareja de inversores espejo.
8. Circuito (400) como el pormenorizado en la
reivindicación 6, que comprende adicionalmente una serie de
inversores entre la primera pareja de inversores espejo (1014) y el
tercer pestillo (1022).
9. Circuito (400) como el pormenorizado en la
reivindicación 6, que comprende adicionalmente una serie de
inversores entre la segunda pareja de inversores espejo (1010, 1012)
y el segundo pestillo (1020).
10. Circuito (400) como el pormenorizado en la
reivindicación 6, donde los pestillos (1018, 1022, 1022) incluyen
puertas de paso.
\newpage
11. Circuito (400) como el pormenorizado en la
reivindicación 6, donde la puerta lógica (1024) también recibe la
salida de un pestillo de realimentación (1002) que almacena un valor
asociado al impulso de interrupción.
12. Circuito (400) como el pormenorizado en la
reivindicación 1, que comprende adicionalmente un circuito de
temporización adaptativa (412) para controlar al seccionador de
datos (414).
13. Circuito (400) como el pormenorizado en la
reivindicación 1, que comprende adicionalmente un circuito de
temporización adaptativa (1100) para habilitar y ajustar un reloj
(412) para el procesamiento subsiguiente, donde un valor de salida
del circuito de temporización adaptativa es almacenado en un
pestillo, donde se hace que descienda la energización del circuito
de temporización adaptativa al ser el valor de salida del circuito
de temporización adaptativa almacenado en el pestillo.
14. Circuito (400) como el pormenorizado en la
reivindicación 1, donde la señal recibida es una instrucción de
activación (300) que tiene una secuencia de centraje de
preamplificador (302), el periodo de interrupción (304) y el código
de activación (306).
15. Circuito (400) como el pormenorizado en la
reivindicación 1, que comprende adicionalmente:
un circuito de temporización adaptativa (1100)
que recibe la señal de interrupción del circuito de interrupción,
habilitando y ajustando el circuito de temporización adaptativa a un
reloj (412) para el procesamiento subsiguiente; y
un calibrador (410) para sintonizar el circuito
de temporización adaptativa.
16. Método que es para activar a un dispositivo
y comprende los pasos de:
permanecer a escucha de una instrucción de
activación (300) en un dispositivo;
recibir la instrucción de activación, incluyendo
la instrucción de activación un periodo de interrupción (304) y un
código de activación (306); y
usar un circuito de interrupción (408) para
determinar si el periodo de interrupción de la instrucción de
activación en una señal recibida casa con una predeterminada
pluralidad de valores o queda dentro de una predeterminada gama de
valores comparando el periodo de interrupción con la pluralidad
predeterminada de valores o con la gama de valores
predeterminada;
caracterizado por los pasos de:
dar de salida desde el circuito de interrupción
una señal de interrupción si el periodo de interrupción casa con el
valor predeterminado o queda dentro de la gama de valores
predeterminada;
activar a un seccionador de datos (414) si es
dada de salida una señal de interrupción desde el circuito de
interrupción;
usar el seccionador de datos para comparar el
código de activación de la instrucción de activación con un valor
almacenado; y
activar el dispositivo si el código de
activación casa con un valor almacenado en el dispositivo.
17. Método como el pormenorizado en la
reivindicación 16, donde la instrucción de activación (300)
adicionalmente incluye una secuencia de centraje de preamplificador
(302).
18. Método como el pormenorizado en la
reivindicación 16, donde el método es ejecutado en una etiqueta de
identificación por radiofrecuencia (RFID).
19. Método como el pormenorizado en la
reivindicación 16, donde el método es ejecutado por varias etiquetas
de RFID, siendo varias de las etiquetas activadas al recibir una
determinada instrucción de activación (300).
20. Método como el pormenorizado en la
reivindicación 16, donde el método es ejecutado en una pluralidad de
dispositivos.
21. Método como el pormenorizado en la
reivindicación 16, donde un determinado código de activación le
ordena al dispositivo responder a todos los dispositivos
interrogadores.
22. Método como el pormenorizado en la
reivindicación 16, donde el dispositivo responde a una pluralidad de
códigos de activación (300).
23. Método como el pormenorizado en la
reivindicación 16, donde la secuencia de centraje de preamplificador
(302) es una forma de onda de ciclo de servicio del 50%.
24. Método como el pormenorizado en la
reivindicación 16, donde se usa un circuito de interrupción (408)
para determinar si el periodo de interrupción casa con el valor
predeterminado o queda dentro de la gama de valores predeterminada,
comprendiendo el circuito de interrupción:
una primera pareja de inversores espejo (1006,
1008), estando cada inversor sintonizado para una distinta
temporización de retardo especificada, detectando la primera pareja
de inversores espejo si un periodo bajo de un impulso de
interrupción está entre las temporizaciones de retardo
especificadas;
una segunda pareja de inversores espejo (1010,
1012), estando cada inversor sintonizado para una distinta
temporización de retardo especificada, detectando la segunda pareja
de inversores espejo si un periodo alto del impulso de interrupción
está entre las temporizaciones de retardo especificadas;
un primer pestillo (1018) que muestrea y
almacena la salida de la primera pareja de inversores espejo;
un segundo pestillo (1020) que muestrea y
almacena la salida de la segunda pareja de inversores espejo;
un tercer pestillo (1022) que muestrea y
almacena la salida del primer pestillo; y
una puerta lógica (1024) que recibe la salida
del segundo pestillo y la salida del tercer pestillo,
donde la salida de la puerta lógica es la señal
de interrupción.
25. Método como el pormenorizado en la
reivindicación 24, donde la puerta lógica (1024) también recibe la
salida de un pestillo de realimentación (1002) que almacena un valor
asociado al impulso de interrupción.
26. Método como el pormenorizado en la
reivindicación 16, donde el método es ejecutado por varias etiquetas
de RFID, respondiendo las etiquetas a una pluralidad de lectores al
recibir un determinado código de activación (306).
27. Método como el pormenorizado en la
reivindicación 16, donde un determinado código de activación (306)
activa a todos los dispositivos.
28. Método como el pormenorizado en la
reivindicación 16, donde un determinado código de activación le da
un rodeo al circuito de activación (400).
29. Método como el pormenorizado en la
reivindicación 16, que comprende además los pasos de sincronizar un
reloj (412) y reconocer un periodo de interrupción que es indicativo
de una instrucción de activación (300), donde el código de
activación (306) es recibido como parte de la instrucción de
activación.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US52814803P | 2003-12-09 | 2003-12-09 | |
| US528148P | 2003-12-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2346888T3 true ES2346888T3 (es) | 2010-10-21 |
Family
ID=34676823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04813748T Expired - Lifetime ES2346888T3 (es) | 2003-12-09 | 2004-12-08 | Circuito de activacion de bateria. |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7612652B2 (es) |
| EP (1) | EP1692883B1 (es) |
| AT (1) | ATE470317T1 (es) |
| DE (1) | DE602004027532D1 (es) |
| ES (1) | ES2346888T3 (es) |
| WO (1) | WO2005057688A2 (es) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3874007B2 (ja) * | 2004-01-27 | 2007-01-31 | オムロン株式会社 | Ｒｆｉｄタグ用の読み書き処理装置および読み書き処理方法 |
| JP4328705B2 (ja) * | 2004-02-27 | 2009-09-09 | 均 北吉 | Ｒｆｉｄタグ装置 |
| US20060244598A1 (en) * | 2005-04-29 | 2006-11-02 | Impinj, Inc. | Interference rejection in RFID tags |
| US7917088B2 (en) * | 2004-04-13 | 2011-03-29 | Impinj, Inc. | Adaptable detection threshold for RFID tags and chips |
| US7545272B2 (en) | 2005-02-08 | 2009-06-09 | Therasense, Inc. | RF tag on test strips, test strip vials and boxes |
| US8391785B2 (en) * | 2005-04-29 | 2013-03-05 | Impinj, Inc. | Interference rejection in RFID tags |
| US7643951B2 (en) * | 2005-05-06 | 2010-01-05 | Stragent, Llc | Battery monitor |
| US8248211B2 (en) * | 2005-07-20 | 2012-08-21 | Intelleflex Corporation | Selective RF device activation |
| US7508249B2 (en) * | 2005-07-27 | 2009-03-24 | Analog Devices, Inc. | Distributed transistor structure for high linearity active CATV power splitter |
| US20070139159A1 (en) * | 2005-12-15 | 2007-06-21 | Intelleflex Corporation | Clock generation circuit |
| US8548098B2 (en) * | 2005-12-15 | 2013-10-01 | Intelleflex Corporation | Clock-free activation circuit |
| KR100833511B1 (ko) | 2006-12-08 | 2008-05-29 | 한국전자통신연구원 | 휘발성 메모리를 구비한 패시브 태그 |
| KR100833512B1 (ko) | 2006-12-08 | 2008-05-29 | 한국전자통신연구원 | 태그의 센싱 데이터 저장 장치 및 그 방법 |
| KR100853198B1 (ko) * | 2007-03-14 | 2008-08-20 | 한국전자통신연구원 | 능동형 ｒｆｉｄ 태그의 웨이크업 버스트 검출 장치 및 그방법 |
| US8046596B2 (en) * | 2007-06-21 | 2011-10-25 | Emc Corporation | Reset-tolerant authentication device |
| US8149108B2 (en) * | 2007-11-14 | 2012-04-03 | Stryker Corporation | System and method for automatically powering on and synchronizing a wireless remote console to a central control unit so as to allow remote control of a medical device |
| US8525692B2 (en) | 2008-06-13 | 2013-09-03 | Elster Solutions, Llc | Techniques for limiting demand from an electricity meter with an installed relay |
| US7940073B1 (en) * | 2008-12-05 | 2011-05-10 | Kovio, Inc. | Deactivation of integrated circuits |
| US8203463B2 (en) | 2009-02-13 | 2012-06-19 | Elster Electricity Llc | Wakeup and interrogation of meter-reading devices using licensed narrowband and unlicensed wideband radio communication |
| US20110102157A1 (en) * | 2009-11-05 | 2011-05-05 | Nokia Corporation | Wake-Up For Wireless Devices Based On Requested Data |
| EP2398288A3 (en) * | 2010-06-16 | 2012-07-11 | Essence Security International Ltd. | Adaptive thresholding in a wake-on-radio system |
| GB2489002A (en) * | 2011-03-14 | 2012-09-19 | Nujira Ltd | Delay adjustment to reduce distortion in an envelope tracking transmitter |
| WO2013142679A1 (en) * | 2012-03-21 | 2013-09-26 | Thermo King Corporation | Interfaces for setup of a transport refrigeration system and providing transport refrigeration system diagnostic information to a user |
| WO2015163886A1 (en) * | 2014-04-24 | 2015-10-29 | Empire Technology Development, Llc | Broadcasting a message using modulated power |
| US11057834B2 (en) | 2018-12-19 | 2021-07-06 | Silicon Laboratories Inc. | Low power wake on radio |
Family Cites Families (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689885A (en) | 1970-09-15 | 1972-09-05 | Transitag Corp | Inductively coupled passive responder and interrogator unit having multidimension electromagnetic field capabilities |
| US3890581A (en) | 1972-12-27 | 1975-06-17 | Rixon | Digital FM (FSK) modulator |
| FR2469839A1 (fr) * | 1979-11-14 | 1981-05-22 | Brossard Pierre | Codeur-decodeur pour voies de transmission numeriques |
| US4325146A (en) | 1979-12-20 | 1982-04-13 | Lennington John W | Non-synchronous object identification system |
| US4525713A (en) | 1983-03-01 | 1985-06-25 | Lockheed Electronics Co., Inc. | Electronic tag identification system |
| US4646090A (en) | 1983-08-12 | 1987-02-24 | Rca Corporation | Codeable identifying tag and method of identification thereof |
| JPS60171475A (ja) | 1984-02-15 | 1985-09-04 | アイデンティフィケ−ション・デバイセス・インコ−ポレ−テッド | 識別システム |
| US4839642A (en) * | 1985-01-22 | 1989-06-13 | Northern Illinois Gas Company | Data transmission system with data verification |
| US4879756A (en) | 1986-09-22 | 1989-11-07 | Stevens John K | Radio broadcast communication systems |
| US4937586A (en) | 1986-09-22 | 1990-06-26 | Stevens John K | Radio broadcast communication systems with multiple loop antennas |
| US5252966A (en) | 1987-05-21 | 1993-10-12 | Trw Inc. | Transmitter for remote control system for door locks |
| US5109221A (en) | 1987-05-21 | 1992-04-28 | Trw Inc. | Remote control system for door locks |
| US5245332A (en) | 1988-06-22 | 1993-09-14 | Iedsco Oy | Programmable memory for an encoding system |
| US5684828A (en) | 1988-12-09 | 1997-11-04 | Dallas Semiconductor Corp. | Wireless data module with two separate transmitter control outputs |
| US4955038A (en) | 1988-12-09 | 1990-09-04 | Dallas Semiconductor Corporation | Low-power RF receiver |
| US5025456A (en) * | 1989-02-02 | 1991-06-18 | At&T Bell Laboratories | Burst mode digital data receiver |
| US5305008A (en) | 1991-08-12 | 1994-04-19 | Integrated Silicon Design Pty. Ltd. | Transponder system |
| US4928275A (en) | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
| US5028918A (en) | 1989-12-18 | 1991-07-02 | Dairy Equipment Company | Identification transponder circuit |
| US5528232A (en) * | 1990-06-15 | 1996-06-18 | Savi Technology, Inc. | Method and apparatus for locating items |
| US5640151A (en) | 1990-06-15 | 1997-06-17 | Texas Instruments Incorporated | Communication system for communicating with tags |
| AT395224B (de) | 1990-08-23 | 1992-10-27 | Mikron Ges Fuer Integrierte Mi | Kontaktloses, induktives datenuebertragungssystem |
| US5206639A (en) * | 1990-10-25 | 1993-04-27 | Timex Corporation | Single antenna dual frequency transponder |
| RU2156540C2 (ru) * | 1992-08-26 | 2000-09-20 | Бритиш Технолоджи гроуп Лимитед | Система идентификации с опросным устройством и множеством ответчиков, ответчик системы идентификации |
| US5450088A (en) | 1992-11-25 | 1995-09-12 | Texas Instruments Deutschland Gmbh | Transponder arrangement |
| US5410315A (en) | 1992-12-08 | 1995-04-25 | Texas Instruments Incorporated | Group-addressable transponder arrangement |
| US5491482A (en) | 1992-12-29 | 1996-02-13 | David Sarnoff Research Center, Inc. | Electronic system and method for remote identification of coded articles and the like |
| CA2135856A1 (en) | 1993-12-10 | 1995-06-11 | Steven Peter Allen | Low power, addressable data communication device and method |
| US5471212A (en) | 1994-04-26 | 1995-11-28 | Texas Instruments Incorporated | Multi-stage transponder wake-up, method and structure |
| US5530702A (en) | 1994-05-31 | 1996-06-25 | Ludwig Kipp | System for storage and communication of information |
| US6130603A (en) | 1994-06-13 | 2000-10-10 | Ers International, Inc. | Low-powered RF-linked price display system |
| JP2658891B2 (ja) | 1994-07-15 | 1997-09-30 | 日本電気株式会社 | 選択呼出システム及びその受信方法 |
| US5489908A (en) | 1994-07-27 | 1996-02-06 | Texas Instruments Deutschland Gmbh | Apparatus and method for identifying multiple transponders |
| US5550536A (en) | 1994-08-17 | 1996-08-27 | Texas Instruments Deutschland Gmbh | Circuit frequency following technique transponder resonant |
| US6172596B1 (en) | 1994-09-09 | 2001-01-09 | Intermec Ip Corp. | System method and apparatus for identifying and communicating with a plurality of types of radio frequency communication devices |
| US5673037A (en) | 1994-09-09 | 1997-09-30 | International Business Machines Corporation | System and method for radio frequency tag group select |
| US6249212B1 (en) | 1994-10-05 | 2001-06-19 | Avid Marketing, Inc. | Universal electronic identification tag |
| US5525992A (en) | 1994-11-14 | 1996-06-11 | Texas Instruments Deutschland Gmbh | Method and system for conserving power in a recognition system |
| US5483193A (en) * | 1995-03-24 | 1996-01-09 | Ford Motor Company | Circuit for demodulating FSK signals |
| US6333690B1 (en) | 1995-03-29 | 2001-12-25 | Medical Tracking Systems | Wide area multipurpose tracking system |
| US5521601A (en) | 1995-04-21 | 1996-05-28 | International Business Machines Corporation | Power-efficient technique for multiple tag discrimination |
| FR2741979B1 (fr) | 1995-12-01 | 1998-01-23 | Raimbault Pierre | Procede d'interrogation a distance d'etiquettes station et etiquette pour sa mise en oeuvre |
| US5856788A (en) | 1996-03-12 | 1999-01-05 | Single Chips Systems Corp. | Method and apparatus for radiofrequency identification tags |
| US6130602A (en) | 1996-05-13 | 2000-10-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6774685B2 (en) | 1996-05-13 | 2004-08-10 | Micron Technology, Inc. | Radio frequency data communications device |
| US6696879B1 (en) | 1996-05-13 | 2004-02-24 | Micron Technology, Inc. | Radio frequency data communications device |
| US5838257A (en) | 1996-05-24 | 1998-11-17 | Trw Inc. | Keyless vehicle entry system employing portable transceiver having low power consumption |
| US5887176A (en) | 1996-06-28 | 1999-03-23 | Randtec, Inc. | Method and system for remote monitoring and tracking of inventory |
| US6150921A (en) | 1996-10-17 | 2000-11-21 | Pinpoint Corporation | Article tracking system |
| US6353406B1 (en) | 1996-10-17 | 2002-03-05 | R.F. Technologies, Inc. | Dual mode tracking system |
| US6104333A (en) | 1996-12-19 | 2000-08-15 | Micron Technology, Inc. | Methods of processing wireless communication, methods of processing radio frequency communication, and related systems |
| US6167246A (en) * | 1997-05-09 | 2000-12-26 | Micrel Incorporated | Fully integrated all-CMOS AM receiver |
| DE69827858T2 (de) | 1997-05-14 | 2005-11-24 | Btg International Ltd. | Verbessertes Identifikationssystem |
| GB9723743D0 (en) | 1997-11-12 | 1998-01-07 | Philips Electronics Nv | Battery economising in a communications system |
| DE19752029B4 (de) * | 1997-11-24 | 2004-02-26 | Siemens Ag | Diebstahlschutzsystem für ein Kraftfahrzeug |
| US6593845B1 (en) | 1998-01-09 | 2003-07-15 | Intermac Ip Corp. | Active RF tag with wake-up circuit to prolong battery life |
| FR2774495B1 (fr) | 1998-02-04 | 2000-09-22 | Sgs Thomson Microelectronics | Procede d'identification de cartes electroniques presentes dans une zone d'investigation |
| JP4008086B2 (ja) * | 1998-02-04 | 2007-11-14 | 沖電気工業株式会社 | データモニタ回路 |
| GB9804584D0 (en) * | 1998-03-04 | 1998-04-29 | Trolley Scan Pty Limited | Identification of objects by a reader |
| US6362738B1 (en) | 1998-04-16 | 2002-03-26 | Motorola, Inc. | Reader for use in a radio frequency identification system and method thereof |
| US6351215B2 (en) | 1998-06-02 | 2002-02-26 | Rf Code, Inc. | Monitoring antenna system |
| US6084452A (en) * | 1998-06-30 | 2000-07-04 | Sun Microsystems, Inc | Clock duty cycle control technique |
| DE69942854D1 (de) | 1998-08-17 | 2010-11-25 | Nxp Bv | Datenträger mit mitteln zur verringerung des leistungsverbrauches während des empfangs von daten |
| US6411199B1 (en) | 1998-08-21 | 2002-06-25 | Keri Systems, Inc. | Radio frequency identification system |
| US6342830B1 (en) | 1998-09-10 | 2002-01-29 | Xerox Corporation | Controlled shielding of electronic tags |
| US6535109B1 (en) | 1998-12-01 | 2003-03-18 | Texas Instruments Sensors And Controls, Inc. | System and method for communicating with multiple transponders |
| US6285890B1 (en) * | 1999-01-26 | 2001-09-04 | Ericsson, Inc. | Automatic sensing of communication or accessories for mobile terminals |
| US6617963B1 (en) | 1999-02-26 | 2003-09-09 | Sri International | Event-recording devices with identification codes |
| US6603391B1 (en) | 1999-03-09 | 2003-08-05 | Micron Technology, Inc. | Phase shifters, interrogators, methods of shifting a phase angle of a signal, and methods of operating an interrogator |
| US6693511B1 (en) | 1999-09-24 | 2004-02-17 | Ge Interlogix, Inc. | System and method for communicating with dormant radio frequency identification tags |
| US6963270B1 (en) | 1999-10-27 | 2005-11-08 | Checkpoint Systems, Inc. | Anticollision protocol with fast read request and additional schemes for reading multiple transponders in an RFID system |
| US6388575B1 (en) | 1999-11-05 | 2002-05-14 | Industrial Technology, Inc. | Addressable underground marker |
| US6452980B1 (en) | 2000-01-10 | 2002-09-17 | Sarnoff Corporation | Encoding/decoding system for coherent signal interference reduction |
| AU2001243473A1 (en) | 2000-03-07 | 2001-09-17 | American Express Travel Related Services Company, Inc. | System for facilitating a transaction |
| US7019664B2 (en) | 2000-06-12 | 2006-03-28 | Supersensor (Proprietary) Limited | Reading protocol for transponders of electronic identification system |
| US6847892B2 (en) | 2001-10-29 | 2005-01-25 | Digital Angel Corporation | System for localizing and sensing objects and providing alerts |
| WO2002007993A2 (en) | 2000-07-26 | 2002-01-31 | Bridgestone/Firestone, Inc. | Electronic tire management system |
| US6765484B2 (en) | 2000-09-07 | 2004-07-20 | Savi Technology, Inc. | Method and apparatus for supplying commands to a tag |
| US7253717B2 (en) | 2000-11-29 | 2007-08-07 | Mobile Technics Llc | Method and system for communicating with and tracking RFID transponders |
| US6690264B2 (en) | 2001-01-23 | 2004-02-10 | Single Chip Systems Corporation | Selective cloaking circuit for use in a radiofrequency identification and method of cloaking RFID tags |
| US6765476B2 (en) | 2001-03-09 | 2004-07-20 | Battelle Memorial Institute Kl-53 | Multi-level RF identification system |
| US20020175806A1 (en) | 2001-05-25 | 2002-11-28 | Marneweck Willem J. | Electronic tag binary selection method |
| US6582105B1 (en) * | 2001-08-02 | 2003-06-24 | The Will-Burt Company | Extendable mast arrangement having a coded remote control system |
| US7023356B2 (en) | 2001-11-26 | 2006-04-04 | Aero-Vision Technologies, Inc. | System and method for monitoring individuals and objects associated with wireless identification tags |
| US7215976B2 (en) * | 2001-11-30 | 2007-05-08 | Symbol Technologies, Inc. | RFID device, system and method of operation including a hybrid backscatter-based RFID tag protocol compatible with RFID, bluetooth and/or IEEE 802.11x infrastructure |
| US6639459B1 (en) * | 2002-04-25 | 2003-10-28 | Celio Semiconductor Corporation | Demodulator using digital circuitry |
| US20040046642A1 (en) | 2002-09-05 | 2004-03-11 | Honeywell International Inc. | Protocol for addressing groups of RFID tags |
| US7091827B2 (en) | 2003-02-03 | 2006-08-15 | Ingrid, Inc. | Communications control in a security system |
| US7119658B2 (en) | 2003-02-03 | 2006-10-10 | Ingrid, Inc. | Device enrollment in a security system |
| US6970070B2 (en) | 2003-05-08 | 2005-11-29 | Rsa Security Inc. | Method and apparatus for selective blocking of radio frequency identification devices |
| US7248165B2 (en) | 2003-09-09 | 2007-07-24 | Motorola, Inc. | Method and apparatus for multiple frequency RFID tag architecture |
| US7023342B2 (en) | 2003-09-17 | 2006-04-04 | The United States Of America As Represented By The Secretary Of The Navy | Continuous wave (CW)—fixed multiple frequency triggered, radio frequency identification (RFID) tag and system and method employing same |
| US7119664B2 (en) * | 2003-09-17 | 2006-10-10 | Id Solutions, Inc. | Deep sleep in an RFID tag |
-
2004
- 2004-12-08 WO PCT/US2004/041483 patent/WO2005057688A2/en not_active Ceased
- 2004-12-08 ES ES04813748T patent/ES2346888T3/es not_active Expired - Lifetime
- 2004-12-08 US US11/007,973 patent/US7612652B2/en not_active Expired - Fee Related
- 2004-12-08 AT AT04813748T patent/ATE470317T1/de not_active IP Right Cessation
- 2004-12-08 DE DE602004027532T patent/DE602004027532D1/de not_active Expired - Lifetime
- 2004-12-08 EP EP04813748A patent/EP1692883B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ATE470317T1 (de) | 2010-06-15 |
| EP1692883A4 (en) | 2008-06-04 |
| EP1692883B1 (en) | 2010-06-02 |
| DE602004027532D1 (de) | 2010-07-15 |
| US7612652B2 (en) | 2009-11-03 |
| EP1692883A2 (en) | 2006-08-23 |
| WO2005057688A2 (en) | 2005-06-23 |
| WO2005057688A3 (en) | 2006-04-20 |
| US20050121526A1 (en) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2346888T3 (es) | Circuito de activacion de bateria. | |
| ES2360878T3 (es) | Activación selectiva de dispositivos de rf. | |
| US7604178B2 (en) | Smart tag activation | |
| US8098159B2 (en) | RF device comparing DAC output to incoming signal for selectively performing an action | |
| US8570172B2 (en) | RFID system with distributed transmitters | |
| US7800500B2 (en) | RF systems and methods for tracking and singulating tagged items | |
| US9087226B2 (en) | System, method and computer program product for calibrating interrogator signal strength and/or tag response range setting | |
| US7321290B2 (en) | Radio tag and system | |
| EP2795950B1 (en) | Nfc security system and method for disabling unauthorized tags | |
| ES2819251T3 (es) | Método y sistema para una etiqueta de identificación por radiofrecuencia usando un protocolo de comunicación de conjunto reducido | |
| WO2023009464A3 (en) | Hybrid rfid and wireless communication system for tracking of assets and people and method thereof | |
| US20070040683A1 (en) | Light-activated RFID tag | |
| WO2007076095A2 (en) | Hybrid radio frequency identification (rfid) tag system | |
| US8026819B2 (en) | Radio tag and system | |
| US20160132758A1 (en) | Bluetooth low energy i(ble)-based asset tag with integrated scanner for, and method of, transmitting an asset-identifying code as a beacon transmission | |
| Arnaud et al. | Ultra low-cost sensors using RFID standards for data collection, for IoT systems in food production and logistics | |
| JP2006268359A (ja) | 非接触ｉｃタグ及び非接触ｉｃタグ通信システム | |
| US7611066B2 (en) | Differential input circuit with process variation and temperature compensation | |
| KR102505286B1 (ko) | 태그 리더 일체형 rfid 융합 모듈 및 그를 포함하는 rfid 시스템 | |
| JP2005354500A (ja) | 携帯型受信機を備えた無線式データキャリアシステム |