[go: up one dir, main page]

EP3204328A1 - Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone - Google Patents

Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone

Info

Publication number
EP3204328A1
EP3204328A1 EP15788212.7A EP15788212A EP3204328A1 EP 3204328 A1 EP3204328 A1 EP 3204328A1 EP 15788212 A EP15788212 A EP 15788212A EP 3204328 A1 EP3204328 A1 EP 3204328A1
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
electronic device
carbon nanotubes
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP15788212.7A
Other languages
German (de)
English (en)
Inventor
Costel-Sorin Cojocaru
Fatima Zahra BOUANIS
Kitchner Max Garry ROSE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Ecole Polytechnique
Institut Francais des Sciences et Technologies des Transports de lAmenagement et des Reseaux IFSTTAR
Original Assignee
Centre National de la Recherche Scientifique CNRS
Ecole Polytechnique
Institut Francais des Sciences et Technologies des Transports de lAmenagement et des Reseaux IFSTTAR
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Ecole Polytechnique, Institut Francais des Sciences et Technologies des Transports de lAmenagement et des Reseaux IFSTTAR filed Critical Centre National de la Recherche Scientifique CNRS
Publication of EP3204328A1 publication Critical patent/EP3204328A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4146—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS involving nanosized elements, e.g. nanotubes, nanowires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10K85/225—Carbon nanotubes comprising substituents
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method of manufacturing an electronic device, in particular comprising a flexible and / or low cost substrate and / or carbon nanotubes.
  • transistors in particular field effect, sensors, inverters, etc ...
  • the substrate is a high cost rigid substrate, such as wafers of silicon.
  • Fumiaki N. Ishikawa et al. “Transparent Electronics Based on Transfer Printed Aligned Carbon Nanotubes on Rigid and Flexible Substrates", ACS Nano, vol. 3, No. 1, pp 73-78, disclose a transparent thin-film transistor in which the substrate is a transparent flexible polyethylene terephthalate (PET) substrate.
  • PET polyethylene terephthalate
  • the transistor manufacturing process must be a low temperature manufacturing process and that such a low temperature manufacturing process would also make it possible to manufacture devices, in this case transistors, on paper, and even on artificial skin.
  • the active layer made of a semiconductor material consists of single-walled carbon nanotubes (SWNTC).
  • the SWNTCs are first grown on a quartz substrate and then detached from this quartz substrate to be placed on a PET substrate previously formed with a back door and a layer of dielectric material. Then, the source and drain electrodes were made by photolithography.
  • This process has at least three disadvantages.
  • the first disadvantage is that the manufacturing method described in this article is difficult to implement industrially because it is important for an electronic device, all connections and components are perfectly positioned, which is only achievable when the support is a perfectly flat and rigid support. However, this is not the case for a flexible substrate as described in the article by Fumiaki N. Ishikawa et al.
  • the third disadvantage is that by the transfer technique carbon nanotubes, they are no longer aligned, lose their length and therefore their effectiveness as a semiconductor material.
  • the invention aims to overcome the disadvantages of the methods of the prior art by providing a method of manufacturing electronic devices on a flexible substrate and / or having a low cost and / or which could be damaged, or even destroyed, by the use of high temperatures and / or aggressive conditions, process according to the invention in which methods of forming the various components can be used which requires the use of high temperatures and / or aggressive conditions, such as etchings with acids , etc ...
  • the invention proposes a method of manufacturing an electronic device comprising:
  • an active layer made of a semiconductor material characterized in that it comprises the following steps:
  • step b) forming on a surface of the support when step b) is not implemented or on the free surface of the layer formed in step b) when step b) is implemented, a active layer made of a semiconductor material,
  • step d) deposition of a protective layer on the stack obtained in step d) of layers and of the various components of the electronic device, this protective layer being of the desired material M for the substrate, and
  • the material M is made of a flexible material comprising an organic part, preferably chosen from polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyvinyl chloride and poly (methylmethacrylate) (PM A), preferably PMMA.
  • the substrate is a low cost material, preferably selected from metal, glass and paper.
  • the support is in an alkali or alkaline-earth metal salt chosen from chlorides, bromides, fluorides, iodides, oxides, hydroxides and carbonates, an alkali metal or alkaline earths selected from magnesium, sodium and potassium.
  • an alkali or alkaline-earth metal salt chosen from chlorides, bromides, fluorides, iodides, oxides, hydroxides and carbonates, an alkali metal or alkaline earths selected from magnesium, sodium and potassium.
  • the support is NaCl or K.C1.
  • the support is NaCl.
  • the material of the dielectric layer is selected from ⁇ 1 2 0 3 and Si0 2 .
  • the active layer is made of a material chosen from graphene, carbon nanotubes preferably single-walled, silicon, germanium, alloys of silicon and germanium, silicon carbide and organic semiconducting materials selected from tetracene, anthracene, polythiophene, poly (3-hexylthiophene) (P3HT), poly [N-9'-heptadecanyl-2,7-carbazole-alt-5, 5- (4,7) -dien-2-thienyl-2 ', 1', 3'-benzothidiazole] (PCDTBT), poly [2-methoxy-5- (3,7-dimethyloctyloxy) -1,4- phenylene vinylene] (MDMO-PPV), poly [2-methoxy-5- (2-hexyloxy) -1,4-phenylene-vinylene] (MEH-PPV), poly (3,4-ethylenedioxythiophene) (PE), poly (3,4-ethylenedioxythioph
  • the active layer is made of single-walled carbon nanotubes.
  • the active layer of carbon nanotubes can be obtained by forming a percolating network of carbon nanotubes formed from separately prepared carbon nanotubes.
  • the active layer of carbon nanotubes is obtained by growth of the carbon nanotubes directly on the surface of the support when step b) is not implemented, or directly on the free surface of the layer of a dielectric material when step b) is implemented.
  • the electronic device manufactured by the method of the invention is a transistor.
  • the electronic device produced by the method of the invention is a sensor comprising electrodes, to which the method of the invention further comprises, after step f), a step of functionalizing the electrodes with the desired substances.
  • the electronic device manufactured by the method of the invention is an inverter.
  • FIG. 1 schematically represents a transistor comprising a flexible substrate obtained by a method of the prior art
  • FIG. 2 diagrammatically represents a transistor obtained by the method of the invention, before step f) of the method of the invention,
  • FIG. 3 represents a transistor, obtained by the method of the invention
  • FIG. 4 diagrammatically represents the various stages of synthesis of carbon nanotubes, according to a particularly advantageous embodiment of the process of the invention
  • FIG. 5 diagrammatically represents the various stages of fabrication of a bottomgate gate transistor by lithography according to the method of the invention
  • FIG. 6 represents the different stages of fabrication of a high-gate transistor by lithography according to one embodiment of the method of the invention
  • FIG. 7 diagrammatically represents the various steps of manufacturing a layerless inverter made of a dielectric material between the support and the active layer, according to an embodiment of the method of the invention
  • FIG. 8 diagrammatically represents the various steps of manufacturing an inverter with a layer made of a dielectric material between the support and the active layer, according to one embodiment of the method of the invention
  • FIG. 9 schematically represents the various steps of manufacturing a low-pass transistor by ink-jet printing according to one embodiment of the method of the invention.
  • FIG. 10 schematically represents the various steps of manufacturing a low-pass transistor by ink-jet printing according to another embodiment of the method of the invention
  • FIG. 11 is a diagrammatic representation of the various stages of manufacturing a high-gate transistor by ink-jet printing according to one embodiment of the method of the invention.
  • FIG. 12 schematically shows the various steps of manufacturing an inverter by inkjet printing according to an embodiment of the method of the invention.
  • a flexible PET substrate, denoted 100 in FIG. 1, is bonded to one side of a rigid support, denoted 500 in FIG. 1, for example made of metal, provided on a grid, denoted 401 in FIG. 1, is formed on the opposite face. of the substrate 100.
  • an active layer denoted 300 in FIG. 1
  • a semi-conducting material It may be a layer of carbon nanotubes forming a percolating network. These carbon nanotubes were previously grown on a different substrate and transferred onto the surface of the substrate 100.
  • a layer, denoted 600 in FIG. 1, made of an insulating protective material is deposited on the entire free surface of the layer 300 and on the electrodes source and drain 402 and 403.
  • This layer 600 may be, for example, polymethyl methacrylate (PMMA).
  • a flexible substrate such as a substrate made of a material comprising an organic part, such as a polymer, etc. or of paper, or else a substrate with low cost such as glass or paper (which is both flexible and low cost)
  • the deposition of the various components of the electronic device is on the desired final substrate of the electronic device.
  • the manufacturing conditions of one or more of the components of the final electronic device such as temperature, acid use, etc., would damage or destroy the substrate.
  • this component, or these components requiring the use of such conditions, on a separate substrate and to transfer this (or these) component (s) to the desired final substrate.
  • the layer forming the substrate is deposited in the final, after the formation of all the different components of the electronic device (active layer, source electrode, drain, high or low grid, etc. .), the formation of this active layer and all the different components of the electronic device is made on a single support which will then be eliminated.
  • none of the components of the electronic device are manufactured on a separate substrate and then transferred to the substrate to be removed.
  • the first step of the method of the invention consists in the provision of a support, noted in FIGS. 2 and 3, this support then being intended to be eliminated.
  • This support is preferably a salt of an alkali metal or alkaline earth metal. Indeed, it allows to eliminate it easily by simple dissolution,
  • alkali metal or alkaline earth metal salts which can be used are all salts such as chloride salts, bromides, fluorides, iodides, carbonates, oxides or hydroxides, of alkali or alkaline earth metals such as magnesium, sodium, potassium.
  • the support 10 is sodium chloride (aCl) or potassium chloride (KCl).
  • the carrier is sodium chloride.
  • the second step of the method of the invention is an optional step of depositing on one side of the support 10 a layer, denoted 2 in FIGS. 2 and 3, of a dielectric material. This layer serves to isolate the support 10 from the layers which will then be deposited or formed on this support 10.
  • the dielectric materials that can be used to form this layer 2 are all dielectric materials known to those skilled in the art.
  • the layer of dielectric material 2 will be silica.
  • the second step (if the deposition step of the layer 2 is not performed) or the third step (if the deposition step of the dielectric material layer is performed) of the method of the invention is a step of deposition of an active layer, denoted 3 in FIGS. 2 and 3, in a semiconductor material.
  • This layer may be any desired semiconductor material such as silicon, silicon carbide, alloys of silicon and germanium, germanium, different forms of carbon such as graphene and carbon nanotubes mono- or multi tetracene, anthracene, fullerenes or organic semiconducting polymers such as polythiophene, poly (3-hexyithiophene) (P3HT), poly [N-9'-heptadecanyl-2,7- carbazole-alt ⁇ 5,5- (4,7) -di-2-thienyl-2 ', 1', 3'-benzothidiazole] (PCDTBT), poly [2-methoxy-5- (3,7-dimethyloctyloxy) 1- (4-phenylene-vinylene) (MDMO-PPV), poly [2-methoxy-5- (2-emyl-hexyloxy) -1,4-phenylene-vinylene] (MEH-PPV), poly (3 4-ethylenedioxythiophene) (PEDOT),
  • the carbon nanotubes can also be transferred, after being grown on a separate substrate, to form a percolating network.
  • the growth process is carried out as schematically shown in FIG. 4.
  • the surfaces of the support (10) (salt) or of the layer 2 (salt) with an insulating layer) are functionalized by coordinating organic groups (pyridines), obtained by silanization (FIG. Step 1).
  • coordinating organic groups pyridines
  • Non-functionalized surfaces do not have any metallic deposits.
  • the advantage of this approach is the control of density and catalyst position on the surface, characteristics that arise when the integration of nanomaterials into devices is considered.
  • the carbon nanotubes will be synthesized by hot filament-assisted chemical vapor deposition (HFCVD under hydrogen and methane) (Figure 4 step 4).
  • next step of the method of the invention is the formation of the various components of the device on and / or under layer 3.
  • a protective layer denoted 5 in FIGS. 2 and 3, is deposited on the stack of layers obtained, this protective layer being made of the desired material M to form the substrate 1 of the electronic device.
  • this layer 5 may be of a flexible material such as a sheet of paper, a polymer such as polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyvinyl chloride, or poly (methyl methacrylate) ( PMMA), or a low-cost material such as, again, a sheet of paper or glass or metal.
  • a polymer such as polyimide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyvinyl chloride, or poly (methyl methacrylate) ( PMMA), or a low-cost material such as, again, a sheet of paper or glass or metal.
  • the last step of the process of the invention is then to eliminate the support 10 and the electronic device shown in FIG. 3 is obtained by inverting the structure obtained.
  • This device comprises the flexible substrate 1 and the active layer 3, in particular made of single-walled carbon nanotubes.
  • the method of the invention is particularly advantageous when one wishes to form an electronic device having a flexible substrate or a low cost material not supporting high synthesis temperatures, it can also be used with any type of other substrates, such as a silicon wafer, etc.
  • the essential point of the process of the invention is the formation of the different layers and components of the electronic device on a support which is then eliminated and the formation of the substrate in the last step, which allows not only to grow in situ. directly carbon nanotubes, without transferring from a different substrate, but also to use all the desired methods of forming the various components of the electronic device.
  • Example 1 Manufacture of a low gate transistor (bottom-gate transitor)
  • SWNTs single-wall carbon nanotubes
  • the electrodes (bearing respectively the drain (D), source (S) and gate (G)) names (the components 4) are formed by standard lithography (recessing, then the insolation of the sample through a first mask of lithography, evaporation of metal, lift-off). They can also be formed by much simpler methods, less expensive, carried out at room temperature and atmospheric pressure such as UV lithography (Ultraviolet).
  • the spacing between the drain electrode and the source electrode is of the order of 1 to 20 ⁇ and the width of the electrodes is of the order of a few microns to a few millimeters.
  • the spacing between the electrodes is preferably chosen in order to avoid the probability of having percolations between the carbon nanotubes, that is to say to have exclusively carbon nanotubes that directly interconnect the electrodes.
  • the thickness of D, S and G is the same (a few nm to a few tens of nm) to thus have a uniform dielectric deposition thereafter.
  • a layer 2 of a dielectric material (Si0 2 ) which serves to isolate the carbon nanotubes from the grid is performed.
  • the thickness of the layer 2 in this step is preferably from a few nanometers to a few hundred nanometers to have high-performance transistors because the use of larger thicknesses requires the application of a high voltage to harvest only a small current.
  • a reactive ionic dry etching of the surface by plasma (eg by oxygen) or wet is performed. This operation is performed using a second mask.
  • a second insulator is deposited by evaporation. To make the surface uniform mechanical polishing will be performed, this layer serves as a bonding layer / bonding final transfer substrate 1, for example glass (step e) of the method of the invention).
  • Steps 3) to 6) above correspond to step d) of the process of the invention.
  • step f Dissolution of the synthesis support (step f) of the process of the invention).
  • a step of connecting the electrodes is performed by a fourth mask.
  • a transfer substrate 1 can also be deposited uniformly over the entire surface of the electronic devices obtained by the method of the invention by:
  • Example 2 Manufacture of a low-gate transistor by lithography. The different manufacturing steps are shown schematically in FIG.
  • step a) of the method of the invention 1) Providing a support 10 in KO (step a) of the method of the invention).
  • step b) of the process of the invention Deposition of a layer 2 in A1 2 0 3 by evaporation on the support 10 (step b) of the process of the invention).
  • SW Ts single-wall carbon nanotubes
  • a second plasma etching eg by oxygen
  • Steps 5) to 8) above form, in combination with step 3) above, step d) of the method of the invention.
  • step f Dissolution of synthesis support (step f) of the process of the invention). 12) Connection of the electrodes by a fifth mask.
  • Example 3 Manufacture of a high gate transistor (top-gate transistor) by lithography.
  • Electrode deposition (drain and source, using a second masking step) by evaporation.
  • Example 4 Manufacture of a high gate transistor.
  • Example 5 Manufacture of a high gate transistor.
  • Example 3 The procedure is as in Example 3 except that before step 6) the metal of the electrode is chosen to obtain an output work similar to that obtained with carbon nanotubes.
  • the preferred metal is palladium because it has high charge injection properties, high resistance to corrosion, etc.
  • Example 6 Manufacture of a high gate transistor.
  • Example 3 The procedure is as in Example 3 except that before step 6, a step of localized deposition of a compound such as potassium is carried out.
  • Example 7 Manufacture of a sensor.
  • Example 1 The procedure is as in Example 1 except that an additional step of functionalization of the surface of the electrodes by the desired chemical substances (those intended to detect and / or quantify the desired compound) after the dissolution step 9) is carried out. of support 10.
  • Example 8 Manufacture of an inverter without layer 2 in a dielectric material.
  • transfer substrate 1 plastic, glass, metal .
  • Example 9 Manufacture of an inverter with layer 2 in a dielectric material.
  • Example 10 Manufacture of a low gate transistor by inkjet printing.
  • SW Ts single-wall carbon nanotubes
  • Steps 3), 4) and 5) above correspond to step d) of the process of the invention.
  • a second dielectric material or plastic for example poly (methyl methacrylate) (PMMA), for example by spin coating (spin coating).
  • PMMA poly (methyl methacrylate)
  • spin coating spin coating
  • Example 11 Manufacture of a low gate transistor.
  • SWNTs single-walled carbon nanotubes
  • step 4 Localized deposit of a dielectric material, such as Al 2 O 3 or SiO 2 , between the two electrodes deposited in step 4).
  • a dielectric material such as Al 2 O 3 or SiO 2
  • step 7 Localized deposit of a dielectric material different from a dielectric material deposited in step 5), followed by mechanical polishing to make the surface uniform.
  • Example 12 Manufacture of a low gate transistor. The different stages of this manufacture are schematically represented in FIG.
  • Steps 4) and 5) correspond to step d) of the process of the invention.
  • Steps 4) and 5) correspond to step d) of the process of the invention.
  • 6) Deposition of a second dielectric material, followed by mechanical polishing to make the surface uniform.
  • Example 13 Manufacture of a high gate transistor. The different stages of this manufacture are schematically represented in FIG.
  • step d Localized deposit of the electrodes (drain and source) (step d) of the process of the invention).
  • a second dielectric material serves as a bonding layer on the transfer substrate 1. After this step, mechanical polishing is performed to make the surface uniform.
  • transfer substrate 1 plastic, glass, metal, etc.
  • Example 14 Manufacture of a low gate transistor.
  • Example 15 Manufacture of a high gate transistor.
  • Example 13 The procedure is as in Example 13 except that an additional step of functionalization of the CNTs is performed after step 2) of synthesis of single-wall carbon nanotubes (SW Ts).
  • SW Ts single-wall carbon nanotubes
  • Example 16 Manufacture of a sensor.
  • Example 10 The procedure is as in Example 10 except that it implements an additional step of functionalization of the CNTs in step 8).
  • Example 17 Manufacture of an inverter.
  • Steps 2) and 3) correspond to step d) of the process of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Molecular Biology (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un dispositif électronique, en particulier comprenant un substrat flexible et/ ou à bas coût et/ou des nanotubes de carbone, et les dispositifs électroniques obtenus par ce procédé. Le procédé de fabrication d'un dispositif électronique comprenant un substrat (1) en un matériau M, et une couche active en un matériau semi-conducteur (3), comprend les étapes suivantes : a) fourniture d'un support (10) en un sel d'un métal alcalin ou alcalino-terreux, de préférence en chlorure de sodium NaCI ou en chlorure de potassium (KCI), b) optionnellement, dépôt sur une face du support d'une couche en un matériau diélectrique (2), c) formation sur une surface du support lorsque l'étape b) n'est pas mise en oeuvre, ou sur la surface libre de la couche lorsque l'étape b) est mise en oeuvre, d'une couche active en un matériau semi-conducteur (3), d) formation des différents composants du dispositif électronique sur et/ou sous la couche, e) dépôt d'une couche de protection sur l'empilement obtenu à l'étape d) de couches et des différents composants du dispositif électronique, cette couche de protection étant en le matériau M voulu pour le substrat (1), f) élimination du support (10) par dissolution et dans laquelle le procédé ne comprend aucune étape de fabrication de l'un ou de plusieurs des composants dudit dispositif électronique sur un substrat différent du substrat. L'invention trouve application dans le domaine de l'électronique, en particulier.

Description

PROCEDE DE FABRICATION D'UN DISPOSITIF ELECTRONIQUE, EN PARTICULIER A BASE DE NANOTUBES DE CARBONE
L'invention se rapporte à un procédé de fabrication d'un dispositif électronique, en particulier comprenant un substrat flexible et/ou à bas coût et/ou des nanotubes de carbone.
Elle concerne également les dispositifs électroniques obtenus par ce procédé.
De nombreux dispositifs électroniques existent.
On peut citer les transistors en particulier à effet de champs, les capteurs, les inverseurs, etc ...
Tous ces dispositifs ont en commun de comporter un substrat et une couche active en un matériau semi-conducteur. En général, le substrat est un substrat rigide à coût élevé, tel que des tranches (wafers) de silicium.
La miniaturisation de ces dispositifs électriques, ainsi que l'apparition d'une demande pour de tels dispositifs sur des substrats flexibles et/ou à faible coûts connaît un grand développement actuellement.
Ainsi, Fumiaki N. Ishikawa et al. "Transparent Electronics Based on Transfer Printed Aligned Carbon Nanotubes on Rigid and Flexible Substrates", ACS Nano, vol. 3, n°l , pp 73-78, décrivent un transistor à couche mince transparente dans lequel le substrat est un substrat flexible transparent en polyéthylène téréphtalate (PET).
Ils indiquent qu'en raison de la nature du substrat, le procédé de fabrication du transistor doit être un procédé de fabrication à basse température et qu'un tel procédé de fabrication à basse température permettrait également de fabriquer des dispositifs, en l'occurrence des transistors, sur du papier, et même sur de la peau artificielle.
Dans cet article, la couche active en un matériau semi-conducteur est constituée de nanotubes de carbone monoparois (SWNTC).
Dans le procédé de fabrication décrit, les SWNTC sont d'abord mis à croître sur un substrat en quartz puis détachés de ce substrat de quartz pour être placé sur un substrat en PET sur lequel avait été formé auparavant une porte arrière et u e couche en un matériau diélectrique. Puis, les électrodes source et drain ont été fabriquées par photolithographie.
Ce procédé présente au moins trois inconvénients.
Le premier inconvénient est que le procédé de fabrication décrit dans cet article est difficile à mettre en œuvre industriellement car il est important pour un dispositif électronique, que toutes les connexions et les composants soient parfaitement positionnés, ce qui n'est atteignable que lorsque le support est un support parfaitement plan et rigide. Or, cela n'est pas le cas pour un substrat flexible tel que décrit dans l'article de Fumiaki N. Ishikawa et al
La demande de Brevet WO 2004/088728 a alors proposé de positionner le substrat flexible sur un support rigide et de l'y fixer par une bande adhésive, puis de former les différents composants du dispositif électronique, et en fin de procédure, d'éliminer le support rigide.
Mais ce procédé présente les mêmes inconvénients que celui décrit dans Fumiaki N. Ishikawa et al, à savoir que les températures du procédé de fabrication doivent être limitées pour ne pas endommager le substrat flexible. Ceci est le deuxième inconvénient.
Le troisième inconvénient est que par la technique de transfert des nanotubes de carbone, ceux-ci ne sont plus alignés, perdent de leur longueur et donc de leur efficacité en tant que matériau semi-conducteur.
L'invention vise à pallier les inconvénients des procédés de l'art antérieur en fournissant un procédé de fabrication des dispositifs électroniques sur un substrat flexible et/ou ayant un faible coût et/ou qui pourrait être détérioré, ou même détruit, par l'emploi de températures élevées et/ou de conditions agressives, procédé selon l'invention dans lequel des méthodes de formation des différents composants peuvent être utilisés qui nécessite l'emploi de températures élevées et/ou de conditions agressives, tels que des gravures par des acides, etc...
Autrement dit, tous les procédés de fabrication des différents composants des dispositifs électroniques de l'art antérieur, même ceux nécessitant l'emploi de températures élevées et/ou de conditions agressives pour le substrat, pourront être utilisés dans le procédé de l'invention. Mais, grâce au procédé de l'invention, ces températures élevées et/ou ces conditions agressives n'endommagerons ou ne détruirons pas le substrat.
Ainsi, grâce au procédé de l'invention des températures élevées et/ou des conditions agressives, qui dans les procédés de l'art antérieur étaient des facteurs limitants pour le choix de la nature du substrat, pourront être utilisés pour fabriquer les différents composants des dispositifs électroniques.
A cet effet, l'invention propose un procédé de fabrication d'un dispositif électronique comprenant :
- un substrat en un matériau M, et
- une couche active en un matériau semi-conducteur, caractérisé en ce qu'il comprend les étapes suivantes :
a) fourniture d'un support en un sel d'un métal alcalin ou alcalino- terreux,
b) optionnellement dépôt sur une face du support d'une couche en un matériau diélectrique,
c) formation sur une surface du support lorsque l'étape b) n'est pas mise en œuvre ou sur la surface libre de la couche formée à l'étape b) lorsque l'étape b) est mise en œuvre, d'une couche active en un matériau semi- conducteur,
d) formation des différents composants du dispositif électronique sur et/ou sous la couche active en un matériau semi-conducteur,
e) dépôt d'une couche de protection sur l'empilement obtenu à l'étape d) de couches et des différents composants du dispositif électronique, cette couche de protection étant en le matériau M voulu pour le substrat, et
f) élimination du support,
et en ce qu'il ne comprend aucune étape de formation de l'un des composants du dispositif électronique sur un substrat séparé.
Dans une première variante préférée du procédé de l'invention, le matériau M est en un matériau flexible comprenant une partie organique, de préférence choisi parmi le polyimide, le polyéthylènetéréphtalate (PET), le polyéthylènenaphtalate (PEN), le polychlorure de vinyle et le poly(méthylméthacrylate) (PM A), de préférence le PMMA. Dans une seconde variante préférée du procédé de l'invention, le substrat est un matériau à bas coût, de préférence choisi parmi un métal, du verre et du papier.
De préférence, dans toutes les variantes du procédé de l'invention, le le support est en un sel de métal alcalin ou alcalino-terreux choisi parmi les sels chlorures, bromures, fluorures, iodures, oxydes, hydroxydes et carbonates, un métal alcalin ou alcalino terreux choisi parmi le magnésium, le sodium et le potassium.
De préférence le support est en NaCl ou K.C1.
Le plus préférablement le support est en NaCl.
Egalement, dans toutes les variantes du procédé de l'invention, le matériau de la couche diélectrique est choisi parmi Α1203 et Si02.
Toujours dans toutes les variantes du procédé de l'invention, la couche active est en un matériau choisi parmi le graphène, les nanotubes de carbone de préférence monoparois, le silicium, le germanium, les alliages de silicium et de germanium, le carbure de silicium et les matériaux semi -conducteurs organiques choisis par le tétracène, l'anthracène, le polythiophène, le poly(3-hexylthiophène) (P3HT), le poly[N-9'-heptadecanyl-2,7-carbazole-alt-5,5-(4,7)~di-2-thiényl- 2',1 ',3'benzothidiazole] (PCDTBT), le poly[2-mé oxy-5~(3,7-diméthyloctyloxy)-l,4- phénylène-vinylène] (MDMO-PPV), le poly[2-méthoxy~5-(2-éfhyl-hexyloxy)-l ,4- phénylène-vinylène] (MEH-PPV), le poly(3,4-éthylènedioxythiophène) (PEDOT), le poly(3,4-éthylènediox>'thiophène) : poly(styrène sulfonate) (PEDOT :PSS), les fullerènes, le [6,6]-phényl~C6i-butyrate de méthyle (PCBM), le poly[oxa-l ,4- phényIène-(l-cyano-l,2-vinylène)-(2~méthoxy-5-(3,7-diméthyloctyloxy)~l ,4- phénylène)-l,2-(2-cyanovinylène)-l,4-phénylène] (PCNEPV), le polyfluorène et le poly(styrène sulfonate) (PSS).
Mais dans un mode de mise en œuvre particulièrement préféré du procédé de l'invention, la couche active est en nanotubes de carbone monoparois.
Dans ce cas, la couche active de nanotubes de carbone peut être obtenue par formation d'un réseau percolant de nanotubes de carbone formé à partir de nanotubes de carbone préparés séparément.
Mais, de préférence, la couche active de nanotubes de carbone est obtenue par croissance des nanotubes de carbone directement sur la surface du support lorsque l'étape b) n'est pas mise en œuvre, ou directement sur la surface libre de la couche en un matériau diélectrique lorsque l'étape b) est mise en œuvre.
Toujours de préférence, le dispositif électronique fabriqué par le procédé de l'invention est un transistor.
Encore de préférence, le dispositif électronique fabriqué par le procédé de l'invention est un capteur comprenant des électrodes, auquel le procédé de l'invention comprend de plus, après l'étape f), une étape de fonctionnalisation des électrodes avec les substances voulues.
Aussi de préférence, le dispositif électronique fabriqué par le procédé de l'invention est un inverseur.
L'invention sera mieux comprise et d'autres caractéristiques et avantages de celle-ci apparaîtront plus clairement à la lecture de la description explicative qui suit et qui faite en référence aux figures dans lesquelles :
- la figure 1 représente schématiquement un transistor, comprenant un substrat flexible, obtenu par un procédé de l'art antérieur,
- la figure 2 représente schématiquement un transistor obtenu par le procédé de l'invention, avant l'étape f) du procédé de l'invention,
- la figure 3 représente un transistor, obtenu par le procédé de l'invention,
- la figure 4 représente schématiquement les différentes étapes de synthèse des nanotubes de carbone, selon un mode particulièrement avantageux du procédé de l'invention,
- la figure 5 représente schématiquement les différentes étapes de fabrication d'un transistor à grille basse (bottom-gate) par lithographie selon le procédé de l'invention,
- la figure 6 représente les différentes étapes de fabrication d'un transistor à grille haute par lithographie selon un mode de mise en œuvre du procédé de l'invention,
- la figure 7 représente schématiquement les différentes étapes de fabrication d'un inverseur sans couche en un matériau diélectrique entre le support et la couche active, selon un mode de mise en œuvre du procédé de l'invention, - la figure 8 représente schématiquement les différentes étapes de fabrication d'un inverseur avec une couche en un matériau diélectrique entre le support et la couche active, selon un mode de mise en œuvre du procédé de l'invention,
- la figure 9 représente schématiquement les différentes étapes de fabrication d'un transistor à grille basse par impression jet d'encre selon un mode de mise en œuvre du procédé de l'invention,
- la figure 10 représente schématiquement les différentes étapes de fabrication d'un transistor à grille basse par impression jet d'encre selon un autre mode de réalisation du procédé de l'invention,
- la figure 11 représente schématiquement les différentes étapes de fabrication d'un transistor à grille haute par impression jet d'encre selon un mode de mise en œuvre du procédé de l'invention, et
- la figure 12 représente schématiquement les différentes étapes de fabrication d'un inverseur par impression jet d'encre selon un mode de mise en œuvre du procédé de l'invention.
Le procédé de fabrication d'un transistor sur substrat flexible selon l'art antérieur va être décrit en référence à la figure 1 annexée.
Les différentes étapes de ce procédé de fabrication sont les suivantes.
Un substrat flexible en PET, noté 100 en figure 1 est collé sur une face d'un support rigide, noté 500 en figure 1, par exemple en métal, muni sur une grille, notée 401 en figure 1, est formé sur la face opposée du substrat 100.
Ensuite, sur la surface du substrat flexible 100 sur laquelle est positionnée la grille 401, est formée une couche active, notée 300 en figure 1, en un matériau semi -conducteur. Il peut s'agir d'une couche en nanotubes de carbone formant un réseau percolant. Ces nanotubes de carbone ont été préalablement mis à croître sur un substrat différent et transférés sur la surface du substrat 100.
Puis, sur la surface libre de la couche active 300, sont formées les électrodes source et drain, notées respectivement 402 et 403 en figure 1.
Enfin, une couche, notée 600 en figure 1 , en un matériau protecteur isolant est déposée sur toute la surface libre de la couche 300 et sur les électrodes source et drain 402 et 403. Cette couche 600 peut être, par exemple, en polyméthylméthacrylate (PMMA).
Ainsi, dans les procédés de l'art antérieur, lorsqu'on utilise un substrat flexible tel qu'un substrat en un matériau comprenant une partie organique, tel qu'un polymère, etc .. ou en papier, ou encore en un substrat à bas coût tel que du verre ou du papier (qui est à la fois flexible et à bas coût), le dépôt des différents composants du dispositif électronique se fait sur le substrat final voulu du dispositif électronique. De plus, dans les procédés de l'art antérieur, lorsque les conditions de fabrication de l'un ou de plusieurs des composants du dispositif électronique final, telles que la température, l'utilisation d'acide etc ., endommageraient ou détruiraient le substrat final, il est nécessaire de fabriquer ce composant, ou ces composants, nécessitant l'emploi de telles conditions, sur un substrat séparé et de transférer ce (ou ces) composant(s) sur le substrat final voulu.
En contraste, dans le procédé de l'invention, la couche formant le substrat n'est déposée qu'au final, après la formation de tous les différents composants du dispositif électronique (couche active, électrode source, drain, grille haute ou basse etc .), la formation de cette couche active et de tous les différents composants du dispositif électronique se fait sur un seul et même support qui sera ensuite éliminé.
Ainsi, dans le procédé de l'invention, aucun des composants du dispositif électronique n'est fabriqué sur un substrat séparé et ensuite transféré sur le substrat qui sera éliminé.
Autrement dit, tous les composants du dispositif électronique fabriqué par le procédé de l'invention sont formés sur le substrat qui sera ensuite éliminé, ou sur l'une des couches déposées sur ce substrat.
Plus précisément, et comme montré en figures 2 et 3, la première étape du procédé de l'invention consiste en la fourniture d'un support, noté 10 en figures 2 et 3, ce support étant ensuite destiné à être éliminé.
Ce support est de préférence en un sel d'un métal alcalin ou alcalino-terreux. En effet, cela permet de l'éliminer facilement par simple dissolution,
De plus, avec de tels matériaux la rigidité et la planéité souhaitées peuvent être facilement obtenues. Il s'agit de plus, de matériaux ayant un faible coût. Les sels de métaux alcalins ou alcalino-terreux pouvant être utilisés sont tous les sels tels que les sels chlorures, bromures, fluorures, iodures, carbonates, oxydes ou hydroxydes, de métaux alcalins ou alcalino-terreux tels que le magnésium, le sodium, le potassium.
De préférence, le support 10 est en chlorure de sodium ( aCl) ou en chlorure de potassium (KC1).
Le plus préférablement, le support 10 est en chlorure de sodium.
La seconde étape du procédé de l'invention est une étape optionnelle de dépôt sur une face du support 10 d'une couche, notée 2 en figures 2 et 3, en un matériau diélectrique. Cette couche sert à isoler le support 10 des couches qui seront ensuite déposées ou formées sur ce support 10.
Les matériaux diélectriques utilisables pour former cette couche 2 sont tous matériaux diélectriques connus de l'homme de l'art.
Plus préférablement, il s'agira d'alumine (AI2O3) ou de silice (Si02). Le plus préférablement, la couche en matériau diélectrique 2 sera en silice.
La seconde étape (si l'étape de dépôt de la couche 2 n'est pas réalisée) ou la troisième étape (si l'étape de dépôt de la couche en matériau diélectrique est effectuée) du procédé de l'invention est une étape de dépôt d'une couche active, notée 3 en figures 2 et 3, en un matériau semi-conducteur.
Cette couche pourra être en tout matériau semi-conducteur voulu tel que le silicium, le carbure de silicium, les alliages de silicium et de germanium, le germanium, les différentes formes de carbone telles que le graphène et les nanotubes de carbone mono- ou multi-parois, le tétracène, l'anthracène, les fullerènes ou encore des polymères semi-conducteurs organiques tels que le polythiophène, le poly(3- hexyîthiophène) (P3HT), le poly[N-9'-heptadecanyl-2,7-carbazole-alt~5,5-(4,7)-di-2- thiényl-2',l ',3'benzothidiazole] (PCDTBT), le poly[2-méthoxy-5-(3,7- diméthyloctyloxy)-l ,4-phénylène-vinylène] (MDMO-PPV), le poly[2-méthoxy-5-(2- émyl-hexyloxy)-l ,4-phénylène-vinylène] (MEH-PPV), le poly(3,4- éthylènedioxythiophène) (PEDOT), le poly(3,4-éthylènedioxythiophène) : poly(styrène sulfonate) (PEDOT :PSS), les fullerènes, le [6,6]-phényl~C6i-butyrate de mé hyle (PCBM), le poly[oxa-l,4-phénylène-(l -cyano-l,2-vinylène)-(2-méthoxy-5- (3,7-dimét yloctyloxy)-l ,4-phénylène)-l,2-(2-cyanovmylène)-l,4-phénylène] (PCNEPV), le polyfluorène, le poly(styrène sulfonaie) (PSS).
Dans l'invention, il est particulièrement avantageux de former une couche en nanotubes de carbone monoparois.
En effet, il est possible, dans un mode particulièrement préféré du procédé de l'invention, de mettre à croître directement, sur le substrat 10 ou sur la couche 2, selon que l'étape de dépôt de la couche 2 est mise en œuvre ou non, les nanotubes de carbone, ce qui permet d'obtenir des nanotubes de carbone alignés et n'ayant pas été coupés lors de leur transfert comme cela se produit dans le cas de l'art antérieur.
Cela améliore fortement les propriétés globales du dispositif électronique ainsi obtenues.
Cependant, les nanotubes de carbone peuvent également être transférés, après avoir été mis à croître sur un substrat séparé, pour former un réseau percolant.
Lorsque les nanotubes de carbone sont mis à croître directement sur le support 10 ou la couche 2, le procédé de croissance est effectué comme schématiquement représenté en figure 4.
Au cours d'une première étape, les surfaces du support (10) (sel) ou de la couche 2 (sel) avec une couche d'isolant) sont fonctionnalisées par des groupements organiques coordinants (pyridines), obtenus par silanisation (figure 4 étape 1). Les silanes utilisés sont présenté ci-dessous :
Ces surfaces seront ensuite utilisées pour le dépôt par autoassemblage d'une couche monomoléculaire d'un (ou plusieurs) complexe(s) métallique(s) (ex : Fe, Ru, Co...) (figure 4, étape 2). La pyrolyse (sous hydrogène) contrôlée de cette couche auto-assemblée de complexes métalliques permet ensuite de les convertir en nanoparticules métalliques de catalyseurs (figure 4, étape 3). Le contrôle de la densité de métal sur la surface ainsi que leur diamètre est donné d'une part par la surface géométrique du ligand utilisé (permettra l'échange entre le groupe terminal pyridine de la molécule de silane et le complexe métallique déposé par auto- assemblage), et d'autre part par le nombre de sites de greffage présents sur la surface. Ceci permettra par conséquent, d'obtenir un tapis dilués de NTCs sur la surface.
Les surfaces non fonctionnalisées ne présentent aucun dépôt métallique. L'avantage de cette approche est le contrôle de la densité et la position de catalyseur sur la surface, des caractéristiques qui se posent lorsque l'intégration des nanomatériaux dans des dispositifs est envisagée. Après cette étape, les nanotubes de carbone seront synthétisés par dépôt chimique à phase vapeur assisté par filament chaud (HFCVD sous hydrogène et méthane) (figure 4 étape 4).
Bien entendu, pour former le dispositif voulu il est nécessaire de former préalablement différents composants du dispositif électronique, sur le support 10, ou la couche 2, avant l'étape de formation de la couche 3, cela est effectué.
En effet, l'étape suivante du procédé de l'invention est la formation des différents composants du dispositif sur et/ou sous la couche 3.
Enfin une couche de protection, notée 5 en figures 2 et 3 est déposée sur l'empilement de couches obtenues, cette couche de protection étant en le matériau M voulu pour former le substrat 1 du dispositif électronique.
Ainsi, cette couche 5 peut être en un matériau flexible tel qu'une feuille de papier, un polymère tel que le polyimide, le polyéthylènetéréphtalate (PET), le polyéthylènenaphtalate (PEN), le polychlorure de vinyle, ou le poly(méthylméthacrylate) (PMMA), ou encore un matériau à bas coût tel que, à nouveau, une feuille de papier ou du verre ou du métal.
La dernière étape du procédé de l'invention est alors d'éliminer le support 10 et on obtient le dispositif électronique montré en figure 3 par retournement de la structure obtenue. Ce dispositif comprend le substrat flexible 1 et la couche active 3, en particulier en nanotubes de carbone monoparois.
On comprendra aisément que, bien que le procédé de l'invention soit particulièrement avantageux lorsqu'on veut former un dispositif électronique ayant un substrat flexible ou en un matériau à bas coût ne supportant pas des températures élevées de synthèse, il peut également être utilisé avec tout type de substrats autres, tels qu'une tranche (wafer) de silicium, etc... En effet, le point essentiel du procédé de l'invention est la formation des différentes couches et composants du dispositif électronique sur un support qui est ensuite éliminé et la formation du substrat en dernière étape, ce qui permet non seulement de mettre à croître in situ directement les nanotubes de carbone, sans procéder au transfert à partir d'un substrat différent, mais également d'utiliser toutes les méthodes voulues de formation des différents composants du dispositif électronique.
Ainsi, pour former les différents composants du dispositif électronique, notés 4 dans les figures 2 et 3, on pourra utiliser toutes les méthodes voulues telles que l'impression par jet d'encre, par lithographie, par gravure, etc...sans avoir à se préoccuper de la température de déformation du substrat.
Afin de mieux faire comprendre l'invention, on va maintenant en décrire à titre d'exemple purement illustratifs et non limitatifs, plusieurs exemples de mise en œuvre.
Exemple 1 : Fabrication d'un transistor à grille basse (transitor bottom-gate)
1 ) Fourniture d'un support 10 en NaCl, Il pourra également être en KCl (étape a)) du procédé de l'invention). Ce support est à bas coût et écologique.
2) Les nanotubes de carbone monoparois (SWNTs) (la couche 3 semi-conductrice active) sont synthétisés par la méthode décrite précédemment (étape c)) du procédé de l'invention).
3) Les électrodes (portant respectivement les noms de drain(D), de source (S) et de grille (G)) (les composants 4) sont formées par lithographie standard (enrésinement, puis l'insolation de l'échantillon à travers un premier masque de lithographie, évaporation de métal, lift-off). Elles pourront également être formées par des méthodes beaucoup plus simples, moins coûteuse, réalisés à température ambiante et pression atmosphérique comme la lithographie UV (Ultraviolet). L'écartement entre l'électrode drain et l'électrode source est de l'ordre de 1 à 20 μηι et la largeur des électrodes est de l'ordre de quelques microns à quelques millimètres. A cette étape l'espacement entre les électrodes (drain et source) est de préférence choisi afin d'éviter la probabilité d'avoir des percolations entre les nanotubes de carbone, c'est-à- dire d'avoir exclusivement des nanotubes de carbone qui interconnectent directement les électrodes. L'épaisseur de D, S et G est la même (quelques nm à quelques dizaines de nm) pour avoir ainsi un dépôt uniforme de diélectrique par la suite.
4) Le dépôt d'une couche 2 en un matériau diélectrique (Si02) qui sert à isoler les nanotubes de carbone de la grille est effectué. L'épaisseur de la couche 2 dans cette étape est de préférence de quelques nanomètres à quelques centaines de nanomètres pour avoir des transistors performants car l'utilisation des épaisseurs plus importantes nécessite l'application d'une forte tension pour ne récolter qu'un faible courant.
5) Afin d'ouvrir une fenêtre qui donnera accès au contact de grille, une gravure sèche ionique réactive de la surface par plasma (ex : par oxygène) ou humide est effectuée. Cette opération est effectuée à l'aide d'un deuxième masque.
6) Le dépôt de la grille est effectué à l'aide d'un troisième masque.
7) Un deuxième isolant est déposé par évaporation. Pour rendre la surface uniforme un polissage mécanique sera réalisé, cette couche sert comme une couche d'accrochage/collage de substrat 1 de transfert final, par exemple le verre (étape e) du procédé de l'invention).
Les étapes 3) à 6) ci-dessus correspondent à l'étape d) du procédé de l'invention.
8) Dissolution du support 10 de synthèse (étape f) du procédé de l'invention).
9) Après la dissolution, une étape de connexion des électrodes est réalisée par un quatrième masque.
Il apparaît à l'évidence qu'un substrat 1 de transfert pourra également être déposé uniformément sur toute la surface des dispositifs électroniques obtenus par le procédé de l'invention par :
- spin-coating dans le cas d'un substrat en un matériau comprenant une partie organique, tel que le PMMA,
- évaporation dans le cas d'un métal. Exemple 2 : Fabrication d'un transistor à grille basse par lithographie. Les différentes étapes de fabrication sont présentées schématiquement en figure 5.
1) Fourniture d'un support 10 en KO (étape a) du procédé de l'invention).
2) Dépôt d'une couche 2 en A1203 par évaporation sur le support 10 (étape b) du procédé de l'invention).
3) Ouverture de fenêtres, par gravure plasma, qui déterminent l'emplacement et la taille respectifs des électrodes (drain, source et grille) à l'aide d'un premier masque (étape d) du procédé de l'invention).
4) Synthèse de nanotubes de carbone monoparois (SW Ts) (étape e) du procédé de l'invention).
5) Dépôt des électrodes (drain, source et grille) de même épaisseur avec un deuxième masque.
6) Evaporation d'un deuxième matériau diélectrique tel que A1203 ou Si02.
7) Ouverture d'une fenêtre, par une deuxième gravure plasma (ex : par oxygène), qui donnera accès au contact de grille. Cette opération sera effectuée à l'aide d'un troisième masque.
8) Dépôt de la grille à l'aide d'un quatrième masque.
Les étapes 5) à 8) ci-dessus forment, en combinaison avec l'étape 3) ci-dessus, l'étape d) du procédé de l'invention.
9) Dépôt d'un troisième matériau isolant, qui sert comme une couche d'accrochage, par évaporation suivie d'un polissage mécanique pour rendre la surface uniforme.
10) Dépôt du substrat de transfert uniformément sur toute la surface soit par
- spin-coating dans le cas de plastique (ex PMMA).
- collage dans le cas de verre.
- évaporation dans le cas de métal (étape e) du procédé de l'invention),
1 1) Dissolution du support Î0 de synthèse (étape f) du procédé de l'invention). 12) Connexion des électrodes par un cinquième masque.
Exemple 3 : Fabrication d'un transistor à grille haute (transistor top-gate) par lithographie.
Les différentes étapes de fabrication sont montrées schématiquement en figure 6.
1) Fourniture d'un support 10 en KC1 ou NaCl comme substrat de synthèse.
2) Evaporation d'un premier matériau diélectrique (couche 2). Cette couche 2 servira par la suite comme un isolant de NTCs et de la grille.
3) Délimitation de l'emplacement et de la taille des électrodes (drain et source), par gravure plasma sèche ou humide. Dans cette étape on choisit la distance entre les électrodes drain et source de telle façon que les NTCs s'interconnectent directement avec les électrodes. Cette étape est réalisée par lithographie classique avec un premier niveau de masquage.
4) Synthèse de nanotubes de carbone (couche 3).
5) Dépôt des électrodes (drain et source ; à l'aide d'une deuxième étape masquage) par évaporation.
6) Evaporation d'un deuxième matériau diélectrique, ce dernier sert comme une couche d'accrochage de substrat de transfert. Après cette étape, un polissage mécanique sera effectué pour rendre ainsi la surface uniforme.
7) Dépôt du substrat 1 de transfert (plastique, verre, métal...).
8) Dissolution du support 10 de synthèse.
9) Evaporation de la grille par un troisième masque. Après cette étape une étape connexion des électrodes par un quatrième masquage est nécessaire.
Exemple 4 : Fabrication d'un transistor à grille haute.
On procède comme à l'exemple 3 sauf que les électrodes source et drain sont fonctionnalisées avec du poly(éthyle imine) (PEI) avant l'étape 6. Cette fonctionnai! sation permet de passer d'un transistor à comportement de type "p" à un transistor à comportement de type "n" ou pour réaliser un transistor ambipolaire. Exemple 5 : Fabrication d'un transistor à grille haute.
On procède comme à l'exemple 3 sauf qu'avant l'étape 6) on choisit le métal de l'électrode pour obtenir un travail de sortie proche de celui obtenu avec des nanotubes de carbone.
En théorie, tous les métaux peuvent être utilisés mais le métal préféré est le palladium car il présente des propriétés élevées d'injection des charges, une grande résistance à la corrosion, etc...
Exemple 6 : Fabrication d'un transistor à grille haute.
On procède comme à l'exemple 3 sauf qu'avant l'étape 6, une étape de dépôt localisé d'un composé tel que du potassium est effectuée.
A cet exemple, au lieu de mettre en œuvre une évaporation du métal (ici le potassium) sur une grande surface avec un évaporateur, on procède à un dépôt localisé de ce métal, par impression à jet d'encre.
Exemple 7 : Fabrication d'un capteur.
On procède comme à l'exemple 1 sauf que Ton met en œuvre une étape supplémentaire de fonctionnalisation de la surface des électrodes par les substances chimiques voulues (celles destinées à détecter et/ou quantifier le composé voulu) après l'étape 9) de dissolution du support 10.
Exemple 8 : Fabrication d'un inverseur sans couche 2 en un matériau diélectrique.
Les différentes étapes de cette fabrication sont schématiquement représentées en figure 7.
1) Fourniture d'un support 10 en NaCl comme substrat de synthèse.
2) Synthèse de nanotubes de carbone (couche 3).
3) Evaporation des électrodes (Drain et Source) des deux transistors, de plot de Vin et de plot de la grille à l'aide d'un premier masque (couche 4).
4) Evaporation d'un premier matériau diélectrique. 5) Ouverture d'une fenêtre, par une gravure plasma (ex : par oxygène), qui donnera accès au contact de grille. Cette opération est effectuée à l'aide d'un deuxième masque.
6) Dépôt de la grille et du plot Vjn à l'aide d'un troisième masque. 7) Evaporation d'un deuxième matériau diélectrique. Ce dernier sert comme une couche d'accrochage sur le substrat 1 de transfert. Après cette étape, un polissage mécanique est effectué pour rendre ainsi la surface uniforme.
8) Dépôt du substrat 1 de transfert (plastique, verre, métal...)
9) Dissolution du support 10 de synthèse.
10) Fonctionnalisation de l'un des deux transistors.
11) Connexion des électrodes.
Exemple 9 : Fabrication d'un inverseur avec couche 2 en un matériau diélectrique.
Les différentes étapes de cette fabrication sont schématiquement représentées en figure 8.
1) Fourniture d'un support 10 en KC1 ou NaCl comme substrat de synthèse.
2) Dépôt de diélectrique (AI2O3 ou Si02.. .) par évaporation sur le support 10.
3) Ouverture de fenêtres (S, D Vin et Vout) par une gravure plasma (ex : par oxygène). Cette opération est effectuée à l'aide d'un premier masque.
4) Synthèse des nanotubes de carbone (couche 3).
5) Evaporation des électrodes (drain et source) des deux transistors, de plot de Vjn et de plot de la grille à l'aide d'un deuxième masque ou fonctionnalisation d'un des deux transistors (couche 4).
6) Evaporation d'un deuxième matériau diélectrique. Après cette étape, un polissage mécanique est effectué pour rendre la surface uniforme.
7) Dépôt du substrat 1 de transfert (plastique, verre, métal...).
8) Dissolution de support 10 de synthèse, suivie par une étape de connexion des électrodes. Exemple 10 : Fabrication d'un transistor à grille basse par impression jet d'encre.
Les différentes étapes de cette fabrication sont schématiquement représentées en figure 9.
1) Fourniture d'un support 10 en KC1 ou NaCl.
2) Synthèse de nanotubes de carbone monoparois (SW Ts)
(couche 3).
3) Dépôt localisé des électrodes (drain et source).
4) Dépôt localisé du premier diélectrique (ex : A1203 ou Si02).
5) Dépôt localisé de la grille.
Les étapes 3), 4) et 5) ci-dessus correspondent à l'étape d) du procédé de l'invention.
6) Dépôt d'un deuxième matéiiau diélectrique ou plastique, par exemple de poly(méthyle méthacrylate) (PMMA), par exemple par dépôt à la tournette (spin coating, en anglais). Cette couche sert par la suite comme une couche d'accrochage du substrat 1 de transfert, puis un polissage mécanique pour rendre la surface uniforme.
7) Le dépôt du substrat 1 de transfert uniformément sur toute la surface est réalisé soit par :
- spin-coating dans le cas de plastique (ex : PMMA).
- collage dans le cas de verre ou autre substrat.
- évaporation dans le cas de métal.
8) Dissolution du support 10 de synthèse, suivie d'une étape de connexion des électrodes.
Exemple 11 : Fabrication d'un transistor à grille basse.
On procède comme à l'exemple 10.
Ainsi, on procède aux étapes suivantes :
1) Fourniture d'un support 10 en KG ou NaCl.
2) Dépôt d'un matériau diélectrique avec trois zones, correspondant respectivement aux zones voulues pour le dépôt des électrodes drain et source et de la grille, sans matériau diélectrique. 3) Synthèse des nanotubes de carbone monoparois (SWNTs).
4) Dépôt des électrodes drain et source dans les zones non recouvertes de matériau diélectrique à l'étape 2).
5) Dépôt localisé d'un matériau diélectrique, tel que AI2O3 ou Si02, entre les deux électrodes déposées à l'étape 4).
6) Dépôt de la grille dans la troisième zone non recouverte de matériau diélectrique à l'étape 2).
7) Dépôt localisé d'un matériau diélectrique différent d'un matériau diélectrique déposé à l'étape 5), suivi d'un polissage mécanique pour rendre la surface uniforme.
8) Dépôt du substrat de transfert, uniformément, sur toute la surface par :
• Dépôt à la tournette (Spin-coating, en anglais) dans le cas d'un plastique tel que le PMMA.
* Collage dans le cas de verre, papier, ou autre.
* Evaporation dans le cas d'un métal.
9) Dissolution du support 0 en KC1 ou NaCl, et
10) Connexion des électrodes.
Exemple 12 : Fabrication d'un transistor à grille basse. Les différentes étapes de cette fabrication sont schématiquement représentées en figure 10.
1 ) Fourniture d'un support 10 en KC1 ou NaCl.
2) Dépôt localisé de trois zones (correspondant aux emplacement des électrodes D, S et G) en un matériau diélectrique (couche 2).
3) Synthèse de nanotubes de carbone monoparois (SWNTCs)
(couche 3).
4) Dépôt localisé des électrodes (drain et source).
5) Dépôt localisé du premier matériau diélectrique (ex : Al203 ou S1O2) entre les deux électrodes.
Les étapes 4) et 5) correspondent à l'étape d) du procédé de l'invention. 6) Dépôt d'un deuxième matériau diélectrique, suivi d'un polissage mécanique pour rendre la surface uniforme.
7) Le dépôt du substrat 1 de transfert "uniformément sur toute la surface est effectué soit par :
- spin-coating dans le cas de plastique (ex : PMMA).
- collage dans le cas de verre ou autre substrat.
- évaporation dans le cas de métal.
8) Dissolution de support 10 de synthèse, suivie d'une étape de connexion des électrodes.
Exemple 13 : Fabrication d'un transistor à grille haute. Les différentes étapes de cette fabrication sont schématiquement représentées en figure 3 1.
1) Fourniture d'un support 10 en KO ou NaCl comme substrat de synthèse.
2) Synthèse de nanotubes de carbone (couche 3).
3) Dépôt localisé des électrodes (drain et source) (étape d) du procédé de l'invention).
4) Dépôt d'un deuxième matériau diélectrique, ce dernier sert comme une couche d'accrochage sur le substrat 1 de transfert. Après cette étape, un polissage mécanique est effectué pour rendre la surface uniforme.
5) Dépôt du substrat 1 de transfert (plastique, verre, métal...)
6) Dissolution du support 10 de synthèse.
7) Dépôt d'une couche localisée du premier matériau diélectrique, ce dernier servira par la suite comme un isolant des NTCs et de la grille.
8) Dépôt localisé de la grille.
9) Connexion des électrodes.
Exemple 14 : Fabrication d'un transistor à grille basse.
On procède comme à l'exemple 10 sauf que l'on met en oeuvre une étape supplémentaire de fonctionnalisation des NTC après l'étape 8) de dissolution du support 10 de synthèse. Exemple 15 : Fabrication d'un transistor à grille haute.
On procède comme à l'exemple 13 sauf que Ton procède à une étape supplémentaire de fonctionnaiisation des NTC, après l'étape 2) de synthèse de nanotubes de carbone monoparois (SW Ts).
Cette fonctionnaiisation est effectuée pour rendre le transistor sensible à une molécule, un élément ou un composé précis (rendre le capteur sélectif). Ainsi, la fonctionnaiisation sera effectuée avec une molécule chimique permettant de détecter le(s) composé(s) voulu(s). Exemple 16 : Fabrication d'un capteur.
On procède comme à l'exemple 10 sauf que l'on met en œuvre une étape supplémentaire de fonctionnaiisation des NTC à l'étape 8).
Cette fonctionnaiisation est effectuée dans le même but que le transistor de l'exemple 15.
Exemple 17 : Fabrication d'un inverseur.
Les différentes étapes de cette fabrication sont schématiquement représentées en figure 12.
1) Fourniture d'un support 10 en KCI ou NaCl comme substrat de synthèse.
2) Synthèse de nanotubes de carbone (couche 3).
3) Dépôt localisé des électrodes (drain et source) des deux transistors et le plot de Vout.
4) Dépôt localisé du premier matériau diélectrique, électrode de grille et plot Vin.
Les étapes 2) et 3) correspondent à l'étape d) du procédé de l'invention.
5) Dépôt localisé du deuxième matériau diélectrique, ce dernier sert comme une couche d'accrochage sur le substrat 1 de transfert. Après cette étape, un polissage mécanique est effectué pour rendre la surface uniforme.
6) Dépôt du substrat 1 de transfert (plastique, verre, métal ...)
7) Dissolution du support 10 de synthèse. 8) Fonctionnalisation de l'un des deux transistors suivie par une étape de connexion des électrodes.

Claims

REVENDICATIONS
1. Procédé de fabrication d'un dispositif électronique comprenant : - un substrat (1) en un matériau M, et
- une couche active (3) en un matériau semi-conducteur,
caractérisé en ce qu'il comprend les étapes suivantes :
a) fourniture d'un support (10) en un sel d'un métal alcalin ou alcalino-terreux,
b) optionnellement, dépôt sur une face du support (10) d'une couche (2) en un matériau diélectrique,
c) formation sur une surface du support (10) lorsque l'étape b) n'est pas mise en œuvre, ou sur la surface libre de la couche (2) lorsque l'étape b) est mise en uvre, d'une couche active (3) en un matériau semi-conducteur,
d) formation des différents composants (4) du dispositif électronique sur et/ou sous la couche (3),
e) dépôt d'une couche de protection (5) sur l'empilement obtenu à l'étape d) de couches et des différents composants du dispositif électronique, cette couche de protection (5) étant en le matériau M voulu pour le substrat (1), et
f) élimination du support (10),
et en ce qu'il ne comprend aucune étape de fabrication de l'un ou de plusieurs des composants dudit dispositif électronique sur un substrat différent du substrat (1).
2. Procédé selon la revendication 1, caractérisé en ce que le matériau M est en un matériau flexible, en particulier, comprenant une partie organique, de préférence choisi parmi le polyimide, le polyéthylènetéréphtalate (PET), le polyéthylènenaphtalate (PEN), le polychlorure de vinyle, et le poly(méthyîméthacrylate) (PMMA), de préférence le PMMA.
3. Procédé selon la revendication 1, caractérisé en ce que le substrat (1) est un matériau à bas coût, de préférence choisi parmi un métal, du verre et du papier.
4. Procédé selon Tune quelconque des revendications précédentes, caractérisé en ce que le support (10) est en un sel de métal alcalin ou alcalino-terreux choisi parmi les sels chlorures, bromures, fluorures, iodures, oxydes, hydroxydes et carbonates, un métal alcalin ou alcalino terreux choisi parmi le magnésium, le sodium et le potassium, de préférence le support (10) est en NaCl ou KC1, le plus préférablement le support (10) est en NaCl.
5. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche (2) est en un matériau diélectrique choisi parmi A1203 et Si02.
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche active (3) est en un matériau choisi parmi le graphène, les nanotubes de carbone, de préférence monoparois, le silicium, le germanium, les alliages de silicium et de germanium, le carbure de silicium et les matériaux semiconducteurs organiques choisis par le tétracène, l'anthracène, le polythiophène, le poly(3-hexylthiophène) (P3HT), le poly[N-9'-heptadecanyl-2,7-carbazole-alt-5,5» (4s7)-di-2-thiényl-2'fr,3'ben2othidiazole] (PCDTBT), le poly[2-méthoxy-5-(3,7- diméthyloctyloxy)-l,4-phénylène-vinyIène] (MDMO-PPV), le poly[2~méthoxy-5-(2- éthyl-hexyloxy)-l,4-phény!ène-vinylène] (MEH-PPV), le poly(3,4- éthylènedioxythiophène) (PEDOT), le poly(3,4~éthylènedioxythiophène) : poly(styrène sulfonate) (PEDOT :PSS), les fullerènes, le [6,6]-phényl-C6l-butyrate de méthyle (PCBM), le poly[oxa-l,4-phénylène-(l-cyano-l,2-vinylène)-(2-méthoxy-5- (3,7-diméthyloctyloxy)-l ,4-phénylène)-l ,2~(2»cyanovinylène)~l ,4-phénylène] (PCNEPV), le polyfluorène et le poly(styrène sulfonate) (PSS).
7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que la couche active (3) est en nanotubes de carbone monoparois.
8. Procédé selon la revendication 7, caractérisé en ce que la couche active (3) de nanotubes de carbone est obtenue par formation d'un réseau percoiant de nanotubes de carbone formé à partir de nanotubes de carbone préparés séparément.
9. Procédé selon la revendication 7, caractérisé en ce que la couche active (3) de nanotubes de carbone est obtenue par croissance des nanotubes de carbone directement sur la surface du support (10) lorsque l'étape b) n'est pas mise en œuvre, ou directement sur la surface libre de la couche (2) lorsque l'étape b) est mise en œuvre.
10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que le dispositif électronique est un transistor.
1 1. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le dispositif électronique est un capteur comprenant des électrodes et en ce qu'il comprend de plus, après F étape f), une étape de fonctionnalisation des électrodes avec les substances voulues.
12. Procédé selon l'une quelconque des revendications 1 à 9, caractérisé en ce que le dispositif électronique est un inverseur.
EP15788212.7A 2014-10-08 2015-10-07 Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone Withdrawn EP3204328A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1459658A FR3027155B1 (fr) 2014-10-08 2014-10-08 Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone
PCT/IB2015/057665 WO2016055951A1 (fr) 2014-10-08 2015-10-07 Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone

Publications (1)

Publication Number Publication Date
EP3204328A1 true EP3204328A1 (fr) 2017-08-16

Family

ID=52273261

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15788212.7A Withdrawn EP3204328A1 (fr) 2014-10-08 2015-10-07 Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone

Country Status (4)

Country Link
US (1) US10158093B2 (fr)
EP (1) EP3204328A1 (fr)
FR (1) FR3027155B1 (fr)
WO (1) WO2016055951A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707216B (zh) * 2019-10-24 2023-06-13 宁波石墨烯创新中心有限公司 石墨烯薄膜晶体管、其制备方法及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290422A (zh) * 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
US20060093545A1 (en) * 2003-02-07 2006-05-04 Bussan Nanotech Research Institute Inc. Process for producing monolayer carbon nanotube with uniform diameter
EP1629531A2 (fr) 2003-04-02 2006-03-01 Koninklijke Philips Electronics N.V. Procede de fabrication d'un dispositif electronique souple et dispositif souple ainsi obtenu
EP1760798B1 (fr) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
US8354291B2 (en) * 2008-11-24 2013-01-15 University Of Southern California Integrated circuits based on aligned nanotubes
JP5584991B2 (ja) * 2009-04-02 2014-09-10 コニカミノルタ株式会社 透明電極、透明電極の製造方法、および有機エレクトロルミネッセンス素子
SG183900A1 (en) * 2010-03-04 2012-10-30 Univ Florida Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
US8933436B2 (en) * 2010-10-13 2015-01-13 The Regents Of The University Of Michigan Ordered organic-organic multilayer growth
US8703581B2 (en) * 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
FR2982853B1 (fr) * 2011-11-22 2018-01-12 Ecole Polytechnique Procede de fabrication de film de graphene

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None *
See also references of WO2016055951A1 *

Also Published As

Publication number Publication date
US10158093B2 (en) 2018-12-18
WO2016055951A1 (fr) 2016-04-14
FR3027155A1 (fr) 2016-04-15
FR3027155B1 (fr) 2018-01-12
US20170244056A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
Schmaltz et al. Self‐assembled monolayers as patterning tool for organic electronic devices
Ahmad Organic semiconductors for device applications: current trends and future prospects
Tong et al. Printed thin-film transistors: research from China
US20120058350A1 (en) Modified graphene structures and methods of manufacture thereof
Ha et al. One-step interface engineering for all-inkjet-printed, all-organic components in transparent, flexible transistors and inverters: polymer binding
US8513804B2 (en) Nanotube-based electrodes
US20090068915A1 (en) Highly efficient organic light-emmitting device using substrate or electrode having nanosized half-spherical convex and method for preparing the same
US20040121568A1 (en) Methods of fabricating devices by low pressure cold welding
Singh et al. Modulation of work function of ITO by self-assembled monolayer and its effect on device characteristics of inverted perovskite solar cells
EP2339658A2 (fr) Procédé de fabrication d'une électrode a nanostructures métallique et diélectrique pour le filtrage coloré dans une OLED et procédé de fabrication d'une OLED
KR20090025229A (ko) 태양광 발전 장치용 고신뢰성 나노 구조체와 어레이 및 이의 제조 방법
Moon et al. An eco‐friendly, CMOS‐compatible transfer process for large‐scale CVD‐graphene
US20150181704A1 (en) Circuit board including aligned nanostructures
US9334162B2 (en) Surface modification using functional carbon nanotubes
US20150129280A1 (en) Structure including molecular monolayer and graphene electrode, flexible electronic device, and method of producing the same
WO2007125950A1 (fr) Film mince a semiconducteur organique et dispositif a semiconducteur organique
KR101592371B1 (ko) 고전도성 pedot:pss 기반 전극의 전사방법
JooáLee et al. An organic photovoltaic featuring graphene nanoribbons
KR20130022575A (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
KR101923772B1 (ko) 2차원 나노박막을 전사시키는 방법
EP3204328A1 (fr) Procede de fabrication d'un dispositif electronique, en particulier a base de nanotubes de carbone
CN113113546A (zh) 一种光电晶体管及其制备方法
TW201021222A (en) Metal film electrode for organic solar cells and the method for forming the same
JP2009239033A (ja) 有機薄膜トランジスタまたは／および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
US20170321321A1 (en) Stable IR Transparent Conductive Graphene Hybrid Materials and Methods of Making

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20170502

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RIN1 Information on inventor provided before grant (corrected)

Inventor name: BOUANIS, FATIMA ZAHRA

Inventor name: ROSE, KITCHNER MAX GARRY

Inventor name: COJOCARU, COSTEL-SORIN

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 29/16 20060101ALI20200709BHEP

Ipc: H01L 27/12 20060101ALI20200709BHEP

Ipc: B82Y 40/00 20110101ALI20200709BHEP

Ipc: H01L 29/786 20060101ALI20200709BHEP

Ipc: H01L 51/00 20060101ALI20200709BHEP

Ipc: H01L 51/05 20060101ALI20200709BHEP

Ipc: B82Y 10/00 20110101AFI20200709BHEP

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20200911

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20210122