[go: up one dir, main page]

EP0967588A1 - Controleur d'ecran avec circuit d'animation - Google Patents

Controleur d'ecran avec circuit d'animation Download PDF

Info

Publication number
EP0967588A1
EP0967588A1 EP99201879A EP99201879A EP0967588A1 EP 0967588 A1 EP0967588 A1 EP 0967588A1 EP 99201879 A EP99201879 A EP 99201879A EP 99201879 A EP99201879 A EP 99201879A EP 0967588 A1 EP0967588 A1 EP 0967588A1
Authority
EP
European Patent Office
Prior art keywords
data
screen
memory
circuit
screen controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99201879A
Other languages
German (de)
English (en)
Inventor
Alain Boursier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of EP0967588A1 publication Critical patent/EP0967588A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Definitions

  • the invention relates to electronic equipment comprising a microprocessor, a liquid crystal display and a screen controller with memory. It relates to also a screen controller having a screen memory for storing data to be displayed on a liquid crystal display.
  • the invention in particular has applications for electronic equipment portable, for example for telephones.
  • LCD matrix screen controllers for example the PCF8549 controller sold by Philips Semiconductors, include in particular a screen memory in which a microprocessor of the equipment comes enter the data to be displayed on the screen via an external bus. The content of this memory must be modified by the microprocessor each time that one wishes modify the data to be displayed.
  • the invention aims to remedy these drawbacks, and in particular to allow to make screen animations at a lower cost in terms of charge of the microprocessor and energy consumption.
  • equipment and a screen controller according to the invention and such as described in the introductory paragraph are characterized in that said microprocessor includes means for transmitting commands to said screen controller, said screens commands indicating an operation to be performed on data stored in a source location of said memory, and said screen controller comprises means for processing to perform said operation.
  • the data exchanges that result from the screen animation have basically take place inside the screen controller integrated circuit.
  • the capacity of a internal link to an integrated circuit being much lower than that of an external link between integrated circuits, the consumption caused by the screen animation is therefore much lower.
  • the remote functions in the screen controller have been limited to the actual screen animation, which optimizes the size of the integrated circuit screen controller.
  • the cost price of an integrated circuit being proportional to its surface, this optimizes the manufacturing costs of the equipment. This is particularly important in the field of consumer electronics.
  • the optimization of the surface of the printed circuit is fundamental for the miniaturization of equipment.
  • the screen controller is provided with a buffer memory.
  • a buffer memory is for example used by the microprocessor for store specific data, for example fonts or icons.
  • the display of these shapes is then performed directly by the screen controller without microprocessor intervention.
  • these fonts or icons are stored in compressed form in the buffer memory, especially when two gray levels are sufficient to define them (a level for the bottom of the screen, and a level for the shape to display).
  • processing means make it possible to modify the data read before copying them to the destination memory location.
  • these processing means make it possible to perform video inversions, block filling, decompressing data read from the buffer.
  • FIG 1 there is shown by way of example a diagram of a mobile phone according to the invention.
  • This mobile telephone 1 notably comprises a matrix crystal screen liquids 2 which is connected to a screen controller 3.
  • the screen controller 3 receives controls of a microprocessor assembly 4 to which it is connected by a bus 5.
  • the assembly microprocessor 4 also ensures the conventional operation of the telephone which is symbolically represented in Figure 1 by dotted lines to an antenna 10 via a radio circuit 11, to a keyboard 12, and to an earpiece 13 and a microphone 14 via an audio circuit 15.
  • the foundations relating to the display on the screen are distributed between the microprocessor 4 of the telephone and the screen controller 3.
  • the microprocessor 4 essentially performs processing relating to addressing, and it provides to the screen controller 3 commands and addresses relating to the data to be processed.
  • the screen controller 3 performs the indicated commands.
  • FIG. 2 shows an example of a block diagram of a controller classic screen.
  • This screen controller notably includes a circuit 20 for interfacing with the bus 5.
  • This interface circuit 20 is connected on the one hand to a circuit 30 for decoding the commands received and secondly to a voltage generator circuit 32 which is intended for power the liquid crystal screen 2.
  • the circuit 30 manages access to a screen memory 34 in which the data to be displayed are stored. And he controls a video sequencer 36 which manages the display on the screen via an amplified shift register 37 and a output amplifier 38.
  • the display is made line by line: on order of the video sequencer 36, each line to be displayed is read from the screen memory 34, stored in a register latch 39, then transmitted to the output amplifier 38 which controls the columns of the screen.
  • the shift register 37 controls the lines of the screen. Circuits 37 and 38 as well that the video sequencer 36 receive clock pulses from a circuit 40 time generator which is itself connected to an oscillator 41.
  • FIG. 3 there is shown a screen controller according to the invention.
  • This controller screen 3 comprises, in addition to the controller of FIG. 2, an animation circuit 50 which make changes and move blocks of points on the screen to allow to realize various animations.
  • This animation circuit 50 receives commands in from the command decoding circuit 30, and it has access to the screen memory 34 to read the data it has to process and enter the data to be displayed on the screen after treatment.
  • the screen controller 3 according to the invention also includes a memory buffer 52 which is used for storing intermediate data, and a device 54 for access management to memories 34 and 52.
  • This access management device 54 comprises a multiplexer 56 which is controlled by the control decoding circuit 30 to give access to memories either to the equipment microprocessor (via bus 5), either to the entertainment circuit 50.
  • It also includes a dual access circuit 58 which manages the interface between the multiplexer 56 or the register 39 on the one hand and the two memories 34 and 52 on the other hand.
  • This dual access circuit also receives clock pulses in from the time generator circuit 40 in order to control the writes in the register 39.
  • FIG. 4 shows a block diagram of the animation circuit 50. From a generally, this circuit makes it possible to carry out different modes of copies of a block of points (an icon or a character for example) from a source memory location to a destination memory location.
  • a block of points an icon or a character for example
  • the animation circuit 50 includes a source address generator circuit 61, a circuit 62 destination address generator, a circuit 63 for processing data which reads and writes data to screen memory 34 or buffer 52, a multiplexer 64 which makes it possible to address these two memories 34 and 52 from an address supplied either by the source address generator 61 or by the address generator destination 62, and a sequencer circuit 65 which controls the operation of circuits 61 and 62 for address generation and circuit 63 for data processing.
  • the source and destination address generator circuits 61 and 62 have the function of successively generate all memory addresses (source and destination respectively) which correspond to the block to be processed, starting from the first source address and the first destination address respectively.
  • the buffer memory and the screen memory correspond to two different areas of a RAM memory, called buffer area and screen area in the following from the description. These two areas are organized differently.
  • the buffer zone is a so-called adjacent area in which the data is stored adjacent to each other, i.e. that the data lines which constitute a block are stored one after the other other.
  • the screen area is a so-called fragmented area which is a screen representation. This means that the different lines of a block are not stored one after the other, but at the memory address corresponding to their location on the screen. To move from one line to another, it suffices to increment the memory address of a unit when the block is read in an adjacent memory.
  • FIG. 5 shows a block diagram of such a generation circuit address. It includes a multiplexer circuit 71 which is controlled by the sequencer 65, a register 72 for storing the current line start address, an address counter 73 which is also controlled by the sequencer 65, and an adder 74.
  • the multiplexer 71 has a first entry which receives the first source address S or destination D stored in registers 66, and a second entry which receives the address delivered by the adder 74.
  • the sequencer first sends an order to the multiplexer 71 so that the first source address S or destination D is copied to register 72.
  • the address stored in the register 72 is read by the address counter 73 which increments it by one.
  • the incremented address is then delivered at the output of the circuit address generator.
  • the adder 74 adds to the address read from the register 72 the value necessary to move to the next line of the block to be processed when the processed block is stored or must be stored in segmented memory.
  • the sequencer sends an order to multiplexer 71 so that the address provided by the adder 74 is stored in the register 72. The operation continues thus line after line until the end of the block.
  • incrementation by the address counter 73 continues until the last is reached block address.
  • the sequencer 65 reads parameters L, H, S and D from registers 66.
  • the circuit 63 includes three multiplexers 82, 84, 86, a register 88 intended to store the input data 80, two programmable registers 90 and 92 for store two gray levels coded on 2 bits each, two logic gates 94 and 96 which carry out the exclusive OR function, a logic gate 98 which performs the AND logic function.
  • the multiplexer 82 delivers the output data 81. This data is made up by the data present either on a first entry 100 or a second entry 102 of the multiplexer 82, depending on the high or low level respectively of a control signal C1 carried on a third input 104 of the multiplexer 82.
  • the first input 100 is constituted by an output 106 from gate 94 (OR exclusive).
  • This door 94 has a first input 107 which receives a signal command C2 and a second input 109 which receives the input data 80 stored in register 88.
  • Command C2 indicates whether the reverse video function is active. In that case (high level of signal C2) the data available on input 100 of multiplexer 82 correspond to the logical complement of the input data. Otherwise (level signal C2), they are identical to the input data.
  • the second input 102 of the multiplexer 82 is connected to an output 110 of the multiplexer 84.
  • This output 110 copies the data present on a first input 112 or on a second input 114 of the multiplexer 84, depending on the high or low level respectively of a control signal 116 carried on a third input 118 of the multiplexer 84.
  • the first and second inputs 112 and 114 of multiplexer 84 are respectively connected to the outputs of registers 90 and 92.
  • the third input 118 of the multiplexer 84 is connected to an output 120 of the gate 98 (AND gate).
  • Gate 98 has a first input 121 which receives a signal command C3, and a second input which is connected to an output 124 of door 96 (OR exclusive).
  • the door 96 is itself provided with a first input 126 which receives the signal C2 command, and a second input 127 which is connected to an output 128 of the multiplexer 86.
  • the multiplexer 86 is controlled by a control signal C4 which is carried on its first input 131. It copies on its output 128 one of the two bits carried on its input 132 depending on the high or low level of the control signal C4. Entrance 132 is connected to the exit from register 88.
  • control signal C1 When the control signal C1 is high, the selection mode is therefore selected. “simple copy without inverting data” operation (C2 control signal low), or “simple copy with data inversion” (C2 high control signal).
  • control signals C3 and C4 are used as follows.
  • the circuit operates in filling mode: the output of door 98 (door ET) is low so that the multiplexer 84 outputs the color, called color background (for example 00 or 01), stored in the programmable register 92.
  • the command C1 is low, the data 81 output is equal to the content of register 92 whatever the data 80 supplied as input. So there is filling of the block with the background color stored in register 92.
  • the circuit operates in conversion mode encoding format.
  • This operating mode has two stages. The first step is takes place when the control signal C4 is low and it consists of copying at the output of the multiplexer 86 the first of the 2 bits read in register 88. This bit is copied (after inversion if the C2 control signal indicates that one is in inversion mode) on the third input of multiplexer 84. If it is equal to 0, it is the background color contained in register 92 (for example 00 or 01) which is copied at the output of multiplexer 84. If it is equal to 1, it is the color, called shape color (for example 10 or 11), contained in the programmable register 90 which is copied at the output of the multiplexer 84.
  • the 2 bits thus obtained are delivered at the output of circuit 63.
  • the second step takes place when the control signal C4 is high, and it consists of copying at output from multiplexer 86 the second of the 2 bits read from register 88.
  • This step which is identical to the previous one, performs a format conversion from the second bit contained in the register 88.
  • the "encoding format conversion" function allows the microprocessor to store data in the buffer memory in a format of 1 bit per pixel to save space. For example it can be typefaces or icons whose points all have the same gray level. To be displayed on the screen, such data must be copied into the screen memory with a 2-bit format per pixel.
  • the microprocessor can store in the buffer memory a series of clock dials corresponding to different positions of the second hand.
  • a screen animation can then consist of successively displaying every second a series dial to give the impression that the needle is moving.
  • the controller must therefore read the corresponding icons (coded on 1 bit per pixel) in the buffer memory, decompress them, and write the data results (coded on 2 bits per pixel) in the screen memory.
  • the embodiment described does not allow the four to be dissociated screen points whose code is stored in the same location in the RAM memory. But in another embodiment it would be possible to do so, at the cost of complexity increased entertainment circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Digital Computer Display Output (AREA)

Abstract

L'invention concerne un contrôleur d'écran à cristaux liquides qui comporte un circuit (50) dit circuit d'animation pour déplacer des données, éventuellement en les modifiant, entre une adresse source S et une adresse destination D d'une mémoire RAM. Cette mémoire RAM contient une mémoire d'écran, et avantageusement une mémoire tampon. L'invention permet de décharger le microprocesseur central de l'équipement des traitements correspondants, de réduire le nombre d'échanges de données entre le microprocesseur et le contrôleur d'écran, et donc de diminuer la consommation de l'équipement entraínée par les animations d'écran.

Description

L'invention concerne un équipement électronique comportant un microprocesseur, un écran à cristaux liquides et un contrôleur d'écran doté d'une mémoire. Elle concerne également un contrôleur d'écran comportant une mémoire d'écran pour stocker des données à afficher sur un écran à cristaux liquides.
L'invention a notamment des applications pour les équipements électroniques portables, par exemple pour les téléphones.
Les contrôleurs classiques pour écran matriciel à cristaux liquides, par exemple le contrôleur PCF8549 commercialisé par la société Philips Semiconductors, comportent notamment une mémoire d'écran dans laquelle un microprocesseur de l'équipement vient inscrire par l'intermédiaire d'un bus externe les données à afficher à l'écran. Le contenu de cette mémoire doit être modifié par le microprocesseur à chaque fois que l'on souhaite modifier les données à afficher.
Lorsqu'on fait des animations d'écran (modification et/ou déplacement de données affichées à l'écran, remplacement progressif d'un écran ou d'une partie d'écran, affichage rapide d'une succession d'images d'une série...), la charge du microprocesseur augmente donc considérablement. Par ailleurs, le nombre d'échanges sur le bus externe qui relie le microprocesseur au contrôleur d'écran augmente également, ce qui entraíne une augmentation de l'énergie consommée par l'équipement.
Les problèmes de consommation sont particulièrement importants dans le domaine de l'électronique portable, puisque l'on cherche toujours à augmenter l'autonomie des équipements. De plus, dans le cas d'équipements téléphoniques portables, les microprocesseurs ont une puissance limitée qui ne leur permet pas de gérer des animations d'écran en phase de communication.
L'invention a pour but de remédier à ces inconvénients, et notamment de permettre de réaliser des animations d'écran à un moindre coût en terme de charge du microprocesseur et de consommation énergétique.
Pour cela, un équipement et un contrôleur d'écran selon l'invention et tels que décrits dans le paragraphe introductif sont caractérisés en ce que ledit microprocesseur comporte des moyens pour transmettre des commandes audit contrôleur d'écran, lesdites commandes indiquant une opération à effectuer sur des données stockées dans un emplacement source de ladite mémoire, et ledit contrôleur d'écran comporte des moyens de traitement pour effectuer ladite opération.
Ainsi, les opérations de déplacement proprement dites sont réalisées par le contrôleur d'écran ce qui libère le microprocesseur de la charge correspondante.
De plus, les échanges de données qui résultent de l'animation d'écran ont essentiellement lieu à l'intérieur du circuit intégré contrôleur d'écran. La capacité d'une liaison interne à un circuit intégré étant bien inférieure à celle d'une liaison externe entre circuits intégrés, la consommation entraínée par l'animation d'écran est donc bien inférieure.
Enfin, les fonctions déportées dans le contrôleur d'écran ont été limitées à l'animation d'écran proprement dite, ce qui permet d'optimiser la taille du circuit intégré contrôleur d'écran. Le prix de revient d'un circuit intégré étant proportionnel à sa surface, cela permet d'optimiser les coûts de fabrication de l'équipement. Ceci est particulièrement important dans le domaine de l'électronique grand public. Enfin, l'optimisation de la surface du circuit imprimé est fondamentale pour la miniaturisation des équipements.
On notera que la solution proposée ici est particulièrement bien adaptée aux équipements qui ont des écrans de petite taille et dont les fonctionnalités graphiques sont relativement restreintes.
Dans un mode de réalisation avantageux, le contrôleur d'écran est doté d'une mémoire tampon. Une telle mémoire est par exemple utilisée par le microprocesseur pour stocker des données spécifiques, par exemple des polices de caractères ou des icônes. L'affichage de ces formes est ensuite effectué directement par le contrôleur d'écran sans intervention du microprocesseur. De façon avantageuse, ces polices ou icônes sont stockées sous forme comprimée dans la mémoire tampon, notamment lorsque deux niveaux de gris sont suffisants pour les définir (un niveau pour le fond de l'écran, et un niveau pour la forme à afficher).
Dans un mode de réalisation avantageux, des moyens de traitement permettent de modifier les données lues avant de les copier à l'emplacement mémoire destination. A titre d'exemple, ces moyens de traitement permettent d'effectuer des inversions vidéo, du remplissage de bloc, de la décompression de données lues dans la mémoire tampon.
L'invention sera mieux comprise et d'autres détails apparaítront dans la description qui va suivre en regard des dessins annexés qui sont donnés à titre d'exemples non limitatifs et dans lesquels:
  • la figure 1 représente schématiquement un exemple d'équipement selon l'invention,
  • la figure 2 est un schéma en blocs d'un contrôleur d'écran classique,
  • la figure 3 est un schéma en blocs d'un contrôleur d'écran selon l'invention qui comporte notamment un circuit, dit circuit d'animation, pour modifier et déplacer des blocs à l'écran,
  • la figure 4 un schéma en bloc du circuit d'animation de la figure 3,
  • les figures 5 et 6 sont des schémas plus détaillés de certains blocs du circuit d'animation de la figure 4.
Sur la figure 1 on a représenté à titre d'exemple un schéma d'un téléphone portable selon l'invention. Ce téléphone portable 1 comporte notamment un écran matriciel à cristaux liquides 2 qui est connecté à un contrôleur d'écran 3. Le contrôleur d'écran 3 reçoit des commandes d'un ensemble à microprocesseur 4 auquel il est relié par un bus 5. L'ensemble à microprocesseur 4 assure par ailleurs le fonctionnement classique du téléphone ce qui est représenté de façon symbolique sur la figure 1 par des liaisons pointillées vers une antenne 10 par l'intermédiaire d'un circuit radio 11, vers un clavier 12, et vers un écouteur 13 et un microphone 14 par l'intermédiaire d'un circuit audio 15.
Conformément à l'invention, les fondions relatives à l'affichage sur l'écran sont réparties entre le microprocesseur 4 du téléphone et le contrôleur d'écran 3. Le microprocesseur 4 effectue essentiellement des traitements relatifs à l'adressage, et il fournit au contrôleur d'écran 3 des commandes et des adresses relatives aux données à traiter. Le contrôleur d'écran 3 effectue les commandes indiquées.
Sur la figure 2 on a représenté un exemple de schéma en blocs d'un contrôleur d'écran classique. Ce contrôleur d'écran comporte notamment un circuit 20 d'interface avec le bus 5. Ce circuit d'interface 20 est relié d'une part à un circuit 30 de décodage des commandes reçues et d'autre part à un circuit générateur de tensions 32 qui est destiné à alimenter l'écran à cristaux liquides 2. Le circuit 30 gère l'accès à une mémoire d'écran 34 dans laquelle sont stockées les données à afficher. Et il commande un séquenceur vidéo 36 qui gère l'affichage sur l'écran par l'intermédiaire d'un registre à décalage amplifié 37 et d'un amplificateur de sortie 38. L'affichage se fait ligne par ligne: sur ordre du séquenceur vidéo 36, chaque ligne à afficher est lue dans la mémoire d'écran 34, stockée dans un registre latch 39, puis transmise à l'amplificateur de sortie 38 qui pilote les colonnes de l'écran. Parallèlement le registre à décalage 37 pilote les lignes de l'écran. Les circuits 37 et 38 ainsi que le séquenceur vidéo 36 reçoivent des impulsions d'horloge en provenance d'un circuit 40 générateur de temps qui est lui-même relié à un oscillateur 41.
Sur la figure 3 on a représenté un contrôleur d'écran selon l'invention. Ce contrôleur d'écran 3 comporte, en plus du contrôleur de la figure 2, un circuit d'animation 50 qui effectue des modifications et des déplacements de blocs de points sur l'écran pour permettre de réaliser diverses animations. Ce circuit d'animation 50 reçoit des commandes en provenance du circuit 30 de décodage de commandes, et il a accès à la mémoire d'écran 34 pour y lire les données qu'il doit traiter et y inscrire les données à afficher à l'écran après traitement. Le contrôleur d'écran 3 selon l'invention comporte également une mémoire tampon 52 qui est utilisée pour le stockage de données intermédiaires, et un dispositif 54 de gestion d'accès aux mémoires 34 et 52. Ce dispositif de gestion d'accès 54 comporte un multiplexeur 56 qui est commandé par le circuit 30 de décodage de commande pour donner l'accès aux mémoires soit au microprocesseur de l'équipement (par l'intermédiaire du bus 5), soit au circuit d'animation 50. Il comporte également un circuit double accès 58 qui gère l'interface entre le multiplexeur 56 ou le registre 39 d'une part et les deux mémoires 34 et 52 d'autre part. Ce circuit double accès reçoit également des impulsions d'horloge en provenance du circuit 40 générateur de temps afin de commander les écritures dans le registre 39.
Sur la figure 4 on a représenté un schéma en blocs du circuit d'animation 50. D'une façon générale, ce circuit permet d'effectuer différents modes de copies d'un bloc de points (une icône ou un caractère par exemple) d'un emplacement mémoire source à un emplacement mémoire destination.
Le circuit d'animation 50 comporte un circuit 61 générateur d'adresse source, un circuit 62 générateur d'adresse destination, un circuit 63 de traitement des données qui lit et écrit des données dans la mémoire d'écran 34 ou dans la mémoire tampon 52, un multiplexeur 64 qui permet d'adresser ces deux mémoires 34 et 52 à partir d'une adresse fournie soit par le générateur d'adresse source 61 soit par le générateur d'adresse destination 62, et un circuit séquenceur 65 qui contrôle le fonctionnement des circuits 61 et 62 de génération d'adresse et du circuit 63 de traitement des données.
Les paramètres qui sont fournis au circuit d'animation 50 par le microprocesseur de l'équipement sont les suivants:
  • S: première adresse source (c'est-à-dire adresse source du premier point du bloc à traiter),
  • D: première adresse destination (c'est-à-dire adresse destination du premier point du bloc à traiter),
  • L: largeur du bloc à traiter,
  • H: hauteur du bloc à traiter,
  • C1, C2, C3 et C4: commandes de sélection du mode de fonctionnement du circuit de traitement 63 (on verra par la suite que le circuit 63 est doté de plusieurs modes de fonctionnement).
Ces paramètres sont stockés dans des registres 66 pour être utilisés par les circuits 61, 62, 63 et 65 du circuit d'animation 50.
Les circuits générateur d'adresse source et destination 61 et 62 ont pour fonction de générer successivement toutes les adresses mémoire (source et destination respectivement) qui correspondent au bloc à traiter, à partir de la première adresse source et de la première adresse destination respectivement.
Dans la pratique, la mémoire tampon et la mémoire d'écran correspondent à deux zones différentes d'une mémoire RAM, appelée zone tampon et zone d'écran dans la suite de la description. Ces deux zones sont organisées différemment. La zone tampon est une zone dite adjacente dans laquelle les données sont stockées de façon adjacente, c'est-à-dire que les lignes de données qui constituent un bloc sont stockées les unes à la suite des autres. Au contraire, la zone d'écran est une zone dite fragmentée qui est une représentation de l'écran. Cela signifie que les différentes lignes d'un bloc ne sont pas stockées les unes à la suite des autres, mais à l'adresse mémoire qui correspond à leur emplacement à l'écran. Pour passer d'une ligne à une autre, il suffit donc d'incrémenter l'adresse mémoire d'une unité lorsque le bloc est lu dans une mémoire adjacente. Lorsqu'il est lu dans une mémoire segmentée, il faut additionner à l'adresse du début de la ligne le nombre d'emplacements mémoire nécessaire pour stocker une ligne entière. Par exemple, lorsque la mémoire RAM contient des mots de 8 bits, que chaque point de l'écran est codé sur 2 bits (ce qui permet d'avoir 4 niveaux de gris), et que les lignes de l'écran contiennent 104 points, il faut 26 emplacements mémoire pour stocker une ligne d'écran. En zone segmentée, il faut donc ajouter 26 à une adresse de début de ligne pour passer à l'adresse de début de ligne suivante dans le même bloc.
Sur la figure 5 on a représenté un schéma en blocs d'un tel circuit de génération d'adresse. Il comporte un circuit multiplexeur 71 qui est commandé par le séquenceur 65, un registre 72 pour stocker l'adresse courante de début de ligne, un compteur d'adresse 73 qui est lui aussi commandé par le séquenceur 65, et un additionneur 74. Le multiplexeur 71 est doté d'une première entrée qui reçoit la première adresse source S ou destination D stockée dans les registres 66, et d'une seconde entrée qui reçoit l'adresse délivrée par l'additionneur 74.
Le séquenceur envoie tout d'abord un ordre au multiplexeur 71 pour que la première adresse source S ou destination D soit copiée dans le registre 72. Sur ordre du séquenceur 65, l'adresse stockée dans le registre 72 est lue par le compteur d'adresse 73 qui l'incrémente d'une unité. L'adresse incrémentée est ensuite délivrée en sortie du circuit générateur d'adresse. L'additionneur 74 ajoute à l'adresse lue dans le registre 72 la valeur nécessaire pour passer à la ligne suivante du bloc à traiter lorsque le bloc traité est stocké ou doit être stocké en mémoire segmentée.
Lorsque, incrémentation par incrémentation, toute la ligne a été parcourue, et que le bloc traité est ou doit être stocké en mémoire segmentée, le séquenceur envoie un ordre au multiplexeur 71 pour que l'adresse fournie par l'additionneur 74 soit stockée dans le registre 72. Le fonctionnement se poursuit ainsi ligne après ligne jusqu'à la fin du bloc.
Lorsque le bloc traité est stocké ou doit être stocké en mémoire adjacente, l'incrémentation par le compteur adresse 73 se poursuit jusqu'à ce qu'on atteigne la dernière adresse du bloc.
Les instants auxquels le séquenceur 65 envoie ses ordres au multiplexeur 71 et au compteur d'adresse 73 dépendent de la largeur L et de la hauteur H du bloc à traiter, ainsi que de la nature adjacente ou segmentée de la zone mémoire source ou destination. Le séquenceur 65 lit les paramètres L, H, S et D dans les registres 66.
Sur la figure 6 on a représenté un exemple de circuit 63 de traitement des données qui permet d'effectuer, en fonction de commandes reçues C1, C2, C3 et C4, différents traitements sur des données 80 lues en mémoire à l'adresse indiquée par le générateur d'adresse source. Les données 81 fournies en sortie du circuit 63 sont copiées en mémoire à l'adresse indiquée par le générateur d'adresse destination. Dans le mode de réalisation décrit ici, les différents traitements possibles sont les suivants:
  • la copie simple dans laquelle les données de sortie 81 sont identiques aux données d'entrée 80,
  • l'inversion vidéo qui consiste à complémenter les données 80 reçues en entrée,
  • le remplissage du bloc,
  • la conversion d'un codage des points de l'écran sur 1 bit à un codage sur 2 bits, avec éventuellement inversion vidéo.
Pour cela, le circuit 63 comporte trois multiplexeurs 82, 84, 86, un registre 88 destiné à stocker les données d'entrée 80, deux registres programmables 90 et 92 pour stocker deux niveaux de gris codés sur 2 bits chacun, deux portes logiques 94 et 96 qui réalisent la fonction OU exclusif, une porte logique 98 qui réalise la fonction logique ET.
Le multiplexeur 82 délivre les données de sortie 81. Ces données sont constituées par les données présentes soit sur une première entrée 100 soit une seconde entrée 102 du multiplexeur 82, selon le niveau haut ou bas respectivement d'un signal de commande C1 porté sur une troisième entrée 104 du multiplexeur 82.
La première entrée 100 est constituée par une sortie 106 de la porte 94 (OU exclusif). Cette porte 94 est dotée d'une première entrée 107 qui reçoit un signal de commande C2 et d'une seconde entrée 109 qui reçoit les données d'entrée 80 stockées dans le registre 88. La commande C2 indique si la fonction inverse vidéo est active. Dans ce cas (niveau haut du signal C2) les données disponibles sur l'entrée 100 du multiplexeur 82 correspondent au complément logique des données d'entrée. Dans le cas contraire (niveau bas du signal C2), elles sont identiques aux données d'entrée.
La seconde entrée 102 du multiplexeur 82 est reliée à une sortie 110 du multiplexeur 84. Cette sortie 110 recopie les données présentes sur une première entrée 112 ou sur une seconde entrée 114 du multiplexeur 84, selon le niveau haut ou bas respectivement d'un signal de commande 116 porté sur une troisième entrée 118 du multiplexeur 84. La première et la seconde entrée 112 et 114 du multiplexeur 84 sont respectivement reliées aux sorties des registres 90 et 92.
La troisième entrée 118 du multiplexeur 84 est reliée à une sortie 120 de la porte 98 (porte ET). La porte 98 est dotée d'une première entrée 121 qui reçoit un signal de commande C3, et d'une seconde entrée qui est reliée à une sortie 124 de la porte 96 (OU exclusif). La porte 96 est elle-même dotée d'une première entrée 126 qui reçoit le signal de commande C2, et d'une seconde entrée 127 qui est reliée à une sortie 128 du multiplexeur 86. Le multiplexeur 86 est commandé par un signal de commande C4 qui est porté sur sa première entrée 131. Il recopie sur sa sortie 128 l'un des deux bits portés sur son entrée 132 selon le niveau haut ou bas du signal de commande C4. L'entrée 132 est reliée à la sortie du registre 88.
Lorsque le signal de commande C1 est haut on sélectionne donc le mode de fonctionnement "copie simple sans inversion des données" (signal de commande C2 bas), ou "copie simple avec inversion des données" (signal de commande C2 haut).
Les signaux de commande C3 et C4 sont utilisés de la façon suivante. Lorsque le signal C3 est bas, le circuit fonctionne en mode remplissage: la sortie de la porte 98 (porte ET) est basse de telle sorte que le multiplexeur 84 fournit en sortie la couleur, dite couleur de fond (par exemple 00 ou 01), stockée dans le registre programmable 92. Si la commande C1 est basse, les données 81 délivrées en sortie sont égales au contenu du registre 92 quelles que soient les données 80 fournies en entrée. Il y a donc remplissage du bloc avec la couleur de fond stockée dans le registre 92.
Si le signal de commande C3 est haut, le circuit fonctionne en mode conversion de format de codage. Ce mode de fonctionnement comporte deux étapes. La première étape se déroule lorsque le signal de commande C4 est bas et elle consiste à recopier en sortie du multiplexeur 86 le premier des 2 bits lus dans le registre 88. Ce bit est recopié (après inversion si le signal de commande C2 indique que l'on est en mode inversion) sur la troisième entrée du multiplexeur 84. S'il est égal à 0, c'est la couleur de fond contenue dans le registre 92 (par exemple 00 ou 01) qui est recopiée en sortie du multiplexeur 84. S'il est égal à 1, c'est la couleur, dite couleur de forme (par exemple 10 ou 11), contenue dans le registre programmable 90 qui est recopiée en sortie du multiplexeur 84. Si la commande C1 est basse, les 2 bits ainsi obtenus sont délivrés en sortie du circuit 63. On a donc réalisé une conversion de format à partir du premier bit contenu dans le registre 88. La seconde étape se déroule lorsque le signal de commande C4 est haut, et elle consiste à recopier en sortie du multiplexeur 86 le second des 2 bits lus dans le registre 88. Cette étape, qui est identique à la précédente, réalise une conversion de format à partir du second bit contenu dans le registre 88.
Les commandes à appliquer au circuit 63 en fonction du mode de fonctionnement recherché sont résumées ci-dessous (x indique que l'état de la commande est indifférent pour la fonction considérée):
C3 C1 C2 C4
copie simple avec inversion x 1 1 x
copie simple sans inversion x 1 0 x
conversion de format de codage avec inversion: 1ère étape 1 0 1 0
2ème étape 1 0 1 1
conversion de format de codage sans inversion: 1ère étape 1 0 0 0
2ème étape 1 0 0 1
remplissage 0 0 x x
On notera que la fonction "conversion de format de codage" permet au microprocesseur de stocker des données dans la mémoire tampon sous un format de 1 bit par pixel afin de gagner de la place. Par exemple il peut s'agir de polices de caractères ou d'icônes dont les points ont tous le même niveau de gris. Pour être affichées à l'écran, de telles données doivent être recopiées dans la mémoire d'écran avec un format de 2 bits par pixel.
A titre d'exemple, le microprocesseur peut stocker dans la mémoire tampon une série de cadrans d'horloge correspondant à différentes positions de l'aiguille trotteuse. Une animation d'écran peut alors consister à afficher successivement toutes les secondes un cadran de la série pour donner l'impression que l'aiguille se déplace. Dans ce cas, il est clairement avantageux de stocker la série de cadrans sous forme comprimée dans la mémoire tampon. Pour l'affichage, le contrôleur devra donc lire les icônes correspondantes (codées sur 1 bit par pixel) dans la mémoire tampon, les décomprimer, et écrire les données résultantes (codées sur 2 bits par pixel) dans la mémoire d'écran.
L'invention n'est pas limitée au mode de réalisation qui vient d'être décrit à titre d'exemple.
En particulier, le mode de réalisation décrit ne permet pas de dissocier les quatre points de l'écran dont le code est stocké dans un même emplacement de la mémoire RAM. Mais dans un autre mode de réalisation il serait possible de le faire, au prix d'une complexité accrue du circuit d'animation.
Par ailleurs d'autres modes de fonctionnement ou des modes de fonctionnement différents peuvent être prévus pour le circuit de traitement 63.

Claims (10)

  1. Equipement électronique comportant un microprocesseur (4), un écran à cristaux liquides (2) et un contrôleur d'écran (3) doté d'une mémoire (34), caractérisé en ce que:
    ledit microprocesseur comporte des moyens pour transmettre des commandes audit contrôleur d'écran, lesdites commandes indiquant une opération (C1, C2, C3, C4) à effectuer sur des données (L, H) stockées dans un emplacement source (S) de ladite mémoire,
    et ledit contrôleur d'écran comporte des moyens de traitement (50) pour effectuer ladite opération.
  2. Equipement selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comportent des moyens de déplacement de données (61, 62, 63) vers un emplacement destination (D) de ladite mémoire, ledit emplacement destination étant indiqué dans ladite commande.
  3. Equipement selon la revendication 1, caractérisé en ce que ladite mémoire (34) comporte une zone d'écran (34) pour stocker les données à afficher et une zone tampon (52) pour stocker des données intermédiaires ou des données spécifiques.
  4. Equipement selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comportent des moyens (84, 86, 90, 92) de conversion de format des données lues dans l'emplacement source.
  5. Equipement selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comportent des moyens (94, 96) d'inversion vidéo des données lues dans ledit emplacement source.
  6. Contrôleur d'écran (3) comportant une mémoire (34) pour stocker des données à afficher sur un écran à cristaux liquides (2), caractérisé en ce qu'il comporte des moyens de traitement (50) pour exécuter des commandes reçues d'un processeur externe, lesdites commandes indiquant une opération (C1, C2, C3, C4) à effectuer sur des données stockées dans un emplacement source (S) de ladite mémoire.
  7. Contrôleur d'écran selon la revendication 6, caractérisé en ce que lesdits moyens de traitement comportent des moyens (61, 62, 63) de déplacement de données vers un emplacement destination (D) de ladite mémoire, ledit emplacement destination étant indiqué dans ladite commande.
  8. Contrôleur d'écran selon la revendication 6, caractérisé en ce que ladite mémoire comporte une zone d'écran (34) pour stocker les données à afficher et une zone tampon (52) pour stocker des données intermédiaires ou des données spécifiques.
  9. Contrôleur d'écran selon la revendication 1, caractérisé en ce que lesdits moyens de traitement comportent des moyens (84, 86, 90, 92) de conversion de format des données lues dans l'emplacement source.
  10. Contrôleur d'écran selon la revendication 7, caractérisé en ce que lesdits moyens de traitement comportent des moyens (94, 96) d'inversion vidéo des données lues dans ledit emplacement source.
EP99201879A 1998-06-23 1999-06-14 Controleur d'ecran avec circuit d'animation Withdrawn EP0967588A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9807915 1998-06-23
FR9807915 1998-06-23

Publications (1)

Publication Number Publication Date
EP0967588A1 true EP0967588A1 (fr) 1999-12-29

Family

ID=9527732

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99201879A Withdrawn EP0967588A1 (fr) 1998-06-23 1999-06-14 Controleur d'ecran avec circuit d'animation

Country Status (5)

Country Link
US (1) US6795062B1 (fr)
EP (1) EP0967588A1 (fr)
JP (1) JP2000029443A (fr)
KR (1) KR20000006349A (fr)
CN (1) CN1203455C (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253578A4 (fr) * 2000-10-26 2004-03-31 Matsushita Electric Industrial Co Ltd Dispositif d'affichage d'image
WO2005083672A3 (fr) * 2004-02-24 2005-12-08 Qualcomm Inc Processeur d'affichage pour dispositif sans fil

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066938A (ja) * 2001-08-24 2003-03-05 Sharp Corp 表示コントローラ、表示制御方法、および画像表示システム
US8446398B2 (en) * 2009-06-16 2013-05-21 Intel Corporation Power conservation for mobile device displays
US9092069B2 (en) * 2009-06-16 2015-07-28 Intel Corporation Customizable and predictive dictionary
US20100318656A1 (en) * 2009-06-16 2010-12-16 Intel Corporation Multiple-channel, short-range networking between wireless devices
US8776177B2 (en) * 2009-06-16 2014-07-08 Intel Corporation Dynamic content preference and behavior sharing between computing devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996041252A1 (fr) * 1995-06-07 1996-12-19 Seiko Epson Corporation Systeme informatique a controleur video capable de fonctionner en modes economie d'energie
US5650955A (en) * 1994-06-20 1997-07-22 Neomagic Corporation Graphics controller integrated circuit without memory interface

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6073682A (ja) * 1983-09-30 1985-04-25 株式会社東芝 グラフイツクメモリ内デ−タ転送方式
US5150312A (en) * 1989-06-16 1992-09-22 International Business Machines Corporation Animation processor method and apparatus
JP3126360B2 (ja) * 1989-09-01 2001-01-22 キヤノン株式会社 表示システム及びその表示制御方法
US5287452A (en) * 1990-03-23 1994-02-15 Eastman Kodak Company Bus caching computer display system
US5680151A (en) * 1990-06-12 1997-10-21 Radius Inc. Method and apparatus for transmitting video, data over a computer bus using block transfers
JPH0748148B2 (ja) * 1991-01-25 1995-05-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示コントローラ、液晶表示装置、及び情報処理装置
JPH0628485A (ja) * 1992-07-09 1994-02-04 Toshiba Corp テクスチャーアドレス生成器、テクスチャーパターン生成器、テクスチャー描画装置及びテクスチャーアドレス生成方法
US5517612A (en) * 1993-11-12 1996-05-14 International Business Machines Corporation Device for scaling real-time image frames in multi-media workstations
US5706483A (en) * 1994-12-13 1998-01-06 Microsoft Corporation Run-time code compiler for data block transfer
US5907329A (en) * 1995-02-21 1999-05-25 Canon Kabushiki Kaisha Display control apparatus, information processing apparatus, and control method
KR0139119B1 (ko) 1995-06-21 1998-05-15 문정환 Osd 표시 회로 및 위치 검출 회로
EP0772119A3 (fr) * 1995-10-31 1997-12-29 Cirrus Logic, Inc. Opérations graphiques automatiques
US5801720A (en) * 1996-02-20 1998-09-01 National Semiconductor Corporation Data transfer from a graphics subsystem to system memory
US6091432A (en) * 1998-03-31 2000-07-18 Hewlett-Packard Company Method and apparatus for improved block transfers in computer graphics frame buffers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650955A (en) * 1994-06-20 1997-07-22 Neomagic Corporation Graphics controller integrated circuit without memory interface
WO1996041252A1 (fr) * 1995-06-07 1996-12-19 Seiko Epson Corporation Systeme informatique a controleur video capable de fonctionner en modes economie d'energie

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1253578A4 (fr) * 2000-10-26 2004-03-31 Matsushita Electric Industrial Co Ltd Dispositif d'affichage d'image
WO2005083672A3 (fr) * 2004-02-24 2005-12-08 Qualcomm Inc Processeur d'affichage pour dispositif sans fil

Also Published As

Publication number Publication date
KR20000006349A (ko) 2000-01-25
CN1203455C (zh) 2005-05-25
JP2000029443A (ja) 2000-01-28
CN1245948A (zh) 2000-03-01
US6795062B1 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
CA2277941C (fr) Systeme de telechargement d'objets ou de fichiers pour mise a jour de logiciels
US6252611B1 (en) Storage device having plural memory banks concurrently accessible, and access method therefor
EP1182638A2 (fr) Dispositif d'affichage à cristaux liquides et sa méthode de commande, et méthode de commande d'un dispositif d'information portatif comportant le dispositif d'affichage à cristaux liquides
JP2001222276A (ja) Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
JP2004233743A (ja) 表示駆動制御装置および表示装置を備えた電子機器
EP0967588A1 (fr) Controleur d'ecran avec circuit d'animation
EP1639576B1 (fr) Controleur/pilote et appareil d'affichage utilisant un tel dispositif
GB2358118A (en) Generation of icons
EP0108674B1 (fr) Terminal graphique à mémoire de points muni d'un système d'écriture en mémoire d'image de signaux de texture d'image
JP2556832B2 (ja) 表示装置
JP4251675B2 (ja) 記憶装置およびアクセス方法
EP3423978B1 (fr) Procede de d'affichage d'une animation lors de la phase de demarrage d'un dispositif electronique et dispositif electronique associe
FR2665542A1 (fr) Procede de mise en óoeuvre d'une memoire tampon permettant de produire un schema de declenchement et appareil de memorisation tampon associe.
JP2007249215A (ja) 液晶表示装置及びその駆動方法ならびに液晶表示装置を用いた携帯情報装置の駆動方法
CN114820318A (zh) 壁纸的显示方法、装置、电子设备和可读存储介质
JPH0836373A (ja) ディスプレイ用コントローラ
US7515311B2 (en) Image synthesis apparatus and image synthesis method
JP2001092433A (ja) 可変幾何形状表示領域を有する表示画面
JP3996094B2 (ja) 携帯端末
Barkans Color recovery: millions of colors from an 8-bit graphics device
KR100718688B1 (ko) 이동통신 단말기상에서의 이미지 확대·축소·회전표시방법
FR2836588A1 (fr) Procede d'affichage numerique d'image et dispositif d'affichage numerique
KR20020035971A (ko) 화면의 확대/축소가 가능한 개인 단말기 및 그 방법
CN119597702A (zh) 图像处理装置、图像处理方法、电子设备及介质
FR2759836A1 (fr) Equipement telephonique et methode d'affichage sur l'ecran d'un tel equipement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 20000629

AKX Designation fees paid

Free format text: DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20060508