[go: up one dir, main page]

DE3019868A1 - Verfahren zur herstellung von halbleiteranordnungen - Google Patents

Verfahren zur herstellung von halbleiteranordnungen

Info

Publication number
DE3019868A1
DE3019868A1 DE19803019868 DE3019868A DE3019868A1 DE 3019868 A1 DE3019868 A1 DE 3019868A1 DE 19803019868 DE19803019868 DE 19803019868 DE 3019868 A DE3019868 A DE 3019868A DE 3019868 A1 DE3019868 A1 DE 3019868A1
Authority
DE
Germany
Prior art keywords
semiconductor
resin layer
chips
organic resin
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803019868
Other languages
English (en)
Inventor
Tokio Kato
Akira Suzuki
Kunihiro Tsubosaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3019868A1 publication Critical patent/DE3019868A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • B e s c h r e i b u n g
  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiteranordnungen.
  • Bei der Herstellung von Keramik-Gehäusen für integrierte Schaltungen oder dergleichen ist man üblichenielse so vorgegangen, -daß man die Oberfläche eines Chips einer integrierten Schaltung mit einer Polyimid-Harzschicht durch Vergießen überzogen hat, bevor die Versiegelung des IC-Chips erfolgt ist, um Alpha-Strahlung abzufangen. Mit anderen Worten, da ein Keramik-Gehause Verunreinigungen als Alphastrahlen-Quelle enthält, wie z.B. Uran und Thorium, muß eine aus einer Polyirnid-Schicht bestehende Alphastrahlen-Abfangschicht auf der Oberfläche des IC-Chips ausgebildet werden, um zu verhindern, daß von der Alphastrahlen-öäuelle emittierte Alphas-trahlen in den aktiven Bereich von Speicherelementen auf der Oberfläche des IC-Chips eindringen und dami£ Fehler hervorrufen, die auch als "soft errors" bezeichne-c werden.
  • Bei dem vorstehend angegebenen, herkömmlichen Verfahren leidet j-edoch die durch Vergießen aufgebrachte organische Harzschicht -an.m#angelnder-Anhaftung an der Grenzschicht mit dem Chip und löst sich leicht ab. Außerdem ist es so, daß dann, wenn der mit der organischen Harzschicht durch Vergießen versehene IC-Chip durch Umpressen mit# Kunststoff eingeschlossen wird, sich die organische Harzschicht häufig vom Chip ablöst, und zwar aufgrund der Beanspruchung während der Einformung, so daß die Eeuchtigkeits-Widerstandsfähigkeit herabgesetzt wird.
  • Aufgabe der Erfindung ist es daher, ein neuartiges Verfahren zur Herstellung von Halbleiteranordnungen anzugeben, mit dem unter Vermeidung der genannten Nachteile ein wirkungsvolles Verschließen von integrierten Schaltungen möglich ist.
  • Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in: Fig. ia Darstellungen im Schnitt zur Erläuterung der verschiebis 1d denen Herstellungsschritte beim erfindungsgemäßen Verfahren.
  • Das erfindungsgemäße Verfahren eignet sich insbesondere dazu, die Feuchtigkeits-Widerstandsfähigkeit bei Halbleiteranordnungen zu verbessern, indem man in der nachstehend im einzelnen beschriebenen Weise organische Harz schichten in einer mehrschichtigen Anordnung auf der Oberfläche eines Halbleiterchips ausbildet.
  • Bei der nachstehenden Beschreibung entsprechen die Herstellungsschritte a) bis d) den Fig. 1a bis Id und werden nachstehend im einzelnen beschrieben.
  • Schritt a): Im plättchenförmigen Zustand, wo mehrere-Ralbleiterchips 10A, OB integriert werden, werden gewünschte Schaltungselemente z.B. in einer Silizium-Halbleiterschicht 11 ausgebildet, und es wird eine Isolierschicht 12 aus Siliziumoxid oder dergleichen zu Schutzzwecken ausgebildet, um die Oberfläche der Schaltungselemente abzudecken. Kontaktierungsplättchen 15, beispielsweise aus Aluminum, werden auf der Oberflache der Isolierschicht 12 an nicht näher dargestellten Stellen ausgebildet, um elektrische Anschlüsse an die Schaltungselemente in der Halbleiterschicht 11 zu bilden. Anschließend wird die gesamte Oberfläche der Platte mit einem Polyimid-Harz, wie z.B. Polyimid-Isoinaro-Chinazolindion, überzogen und ausgehärtet, um eine erste Polyimid-Harzschicht 14 auszubilden. Vor der Ausbildung der ersten Polyimid-Harzschicht 14 kann eine geeignete -schützende Isolierschicht auf der Oberfläche der Platte ausgebildet werden, um die Kontaktierungsplättchen 13 abzudecken, z.B. mit einem Siliziumnitridfilm durch ein chemisches Papierauftragsverfahren oder ein Plasmagasphasenreaktions-Verfahren, oder mit einem Siliziumoxidfilm durch ein Zerstäubungsverfahren.
  • Bei der Herstellung der ersten Polyimid-Harzschicht 14 ist es vorzuziehen, vorher eine Haftmittelschicht auf der Chip-Oberfläche auszubilden, indem man die Chip-Oberfläche beis#ielsweise mit einer Aluminiumchelatverbindung oder einer Verbindung, die eine Aminogruppe und eine Alkylgruppe in ihrem Molekül enthält, überzieht und dann die Verbindung beheizt, um ein ausreichendes Anhaften der Polyimid-Harzschicht auf der Grundschicht zu gewährleisten. Als nächstes werden die erste Polyimid-Harzschicht und die oben erwähnte Haftniittel schicht und/oder die schützende Isolierschicht, wenn sie unter der Polyimid-Harzschicht ausgebildet sind, selektiv durch ein herkömmliches Fo-to.itzverfa'llren entfernt, um einerl Teil der Kontaktierungsplättchen 13 freizulegen; anschließend wird die Platte in mehrere Halbleiterchips IOA, 10B mit einem üblichen Schneidverfahren oder dergleichen unterteilt.
  • Schritt b): Als nächstes wird der so hergestellte Halbleiterchip 10A auf ein Plättchen 15 eines Leitungsrahmens gesetzt, einer Wärmebehandlung unterzogen und die untere Oberfläche der Halbleiterschicht 11 am Plättchen 15 unter Verwendung eines geeigneten Wachsmaterials befestigt. Die inneren Endteile der Leitunger 16 des Leitungsrahmens werden mit den entsprechenden Kontaktierungsplättchen 13 mit einem üblichen Kontaktierungs- oder Bondingverfahren elektrisch verbunden. Die Verbindungsdrähte sind in diesem Falle in Fig. Ib mit dem Bezugszeichen 17 bezeichnet.
  • Schritt c): Eine zweite Poiyimid-Harzschicht 18, welche die gleiche Zusammensetzung wie die erste Polyimid-Harzschicht 14 4 aufweist, wird dann ausgebildet, um die gesamte Chip-Oberfläche auf dem Plättchen 15 zu überdecken. Wenn in diesem Falle Alphastrahlung abgefangen werden soll, wird die zweite Polyimid-Harzschicht 18 in der Weise hergestellt, daß die ersten und zweiten Polyimid-Harzschichten 14 und 18 eine Dicke von mindestens etwa 30 jum auf dem aktiven Bereich im-Inneren der Halbleiterschicht 11 besitzen. Eine Fluorharzschicht oder eine thermoplastische oder eine in der Wärme härtbare organische Harzschicht ohne Füllstoff kann anstelle der Polyimid-Harzschicht 18 verwendet werden.
  • Schritt d)#: Im Anschluß daran wird ein Harzkörper 19 mit einem herkömmlichen Einschmelz- und Versiegelungsverfahren mit einem verformbaren Harz hergestellt, der den Halbleiterchip 1 OÅ, das Plättchen 15, die inneren Endbereiche der Leitungen 16 sowie die Verbindungsdrähte 17 umschließt. Eine gewunsohte, in Harz eingeformte in--tegrierte Schaltung läßt sich erhalten indem man das Plättchen 15 und die Leitungen 16 vom Leitungsrahmen abschneidet.
  • Bei dem oben beschriebenen Verfahren wird die erste organische Harzschicht auf die Oberfläche des Plättchens oder Chips im plättchenförmigen Zustand oder in dem Zustand aufgebracht, wo die Plättchen- oder Chip-Oberfläche saubergehalten wird. Dementsprechend erfolgt ein ausgezeichnetes Anhaften zwischen der ersten organischen Harzschicht und dem Chip. Dieses Anhaften it bei weitem besser und stärker im Vergleich zu dem Falle, wo die organische Harzschicht im chipförmigen Zustand auf die Chip-Oberfläche aufgebracht wird. Es ist auch möglich, das Anhaften zwischen der ersten organischen Harzschicht und dem Chip weiter zu verbessern, indem man die Bindemittelschicht zwlschen der ersten organischen Harzschicht und der Chip-Oberfläche dazwischenschaltet, wie es im Zusammenhang mit Schritt a) beschrieben worden ist. Da die Bindemittelschicht im plättchenförmigen Zustand aufgebracht wird, kann die Bearbeitbarkeit erheblich gegenüber dem Falle verbessert werden, wo die Bindemittelschicht einzeln auf die jeweiligen Chips aufgebracht wird.
  • Somit wird es mit dem vorstehend beschriebenen Verfahren möglich, das Haftvermögen zwischen der organischen Harzschicht und der Chip-Oberfläche zu verbessern und Halbleiteranordnungen mit höherer Ausbeute herzustellen.
  • Weiterhin wird die zweite organische Harzschicht auf die erste organische Harzschicht auflaminiert, wobei letztere als Grundschicht verwendet wird, so daß das Anhaften zwischen diesen organischen Harzschichten ebenfalls gut ist. Infolgedessen sind die organischen Harzschichten 14 und 18 auf der Chip-OberflËche im ganzen mit ausreichender Haftfähigkeit ausgestattet und lassen sich äußerst schwer ablösen.
  • Die organischen Harzechichten 14 und 18 auf der Chip-Oberflache können nicht ohne weiteres abgelöst werden, und zwar auch nicht durch die Beanspruchungen, die vom abdichtenden Harzkörper 19 zum Zeitpunkt der Kunststoffumformung ausgeübt werden, so daß auch die Feuchtigkeits-Widerstandsfähigkeit drastisch verbessert wird. Dabei -können gleichzeitig Fehler durch hlphastrahlen in ausreichendem Maße verhindert werden, wenn man die Dicke der organischen Harzschichten 14 und 18 entsprechend erhöht.
  • Zusätzlich zu der oben angegebenen Kunststoftumformung läßt sich das erfindungsgemäße Herstellungsverfahren auch bei Keramik-Ge-h#usen, Glas-Gehäusen, Blech-Gehäusen oder dergleichen zum Einsatz bringen und liefert ähnliche Wirkungen wie vorstehend beschrieben.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung von Halblelteranordnungen wird somit die Oberfläche der Halbleiterchips vor dem Einkapseln mit einer organischen Harzschicht überzogen, wobei die Plattenoberfläche mit einer organischen Harzschicht überzogen wird, die als Grundlage für die vorstehend genannte, organische-Harzschicht dient, bevor die Platte in die Halbleiterchips unterteilt wird.
  • Leerseite

Claims (4)

  1. Verfahren zur Herstellung von Halbleiteranordnungen P a t e n t a n s p r ü c h e P a t e n t a n s p r ü c h e 1. Verfahren zur Herstellung von Halbleiteranordnungen, bei den ein Halbleiterplättchen in Halbleiterchips unterteilt und die entstandenen Halbleiterchips eingekapselt werden, dadurch g e k e n n z e i c h n e t, daß die Plattenoberfläche im plättchenförmigen Zustand des Halbleiters mit einer organischen Harzschicht überzogen und anschließend das Halbleiterplättchen in Halbleiterchips unterteilt wird.
  2. 2. Verfahren nach Anspruch 1, g e k e n n z e i c h n e t durch die Verfahrensschritte der Beschichtung der Oberfläche der Halbleiterplatte mit einer Bindemittelschicht und anschließendes Beschichten der Oberfläche der Halbleiterplatte mit einer organischen Harzschicht.
  3. 7. Verfahren zur Herstellung von Halbleiteranordnungen, bei dem eine Halbleiterplatte in Halbleiterchips unterteilt und dann die entstandenen Halbleiterchips eingekapselt werden, g ek en n z e i c h n e t durch folgende Verfahrensschritte: Beschichten der Plattenoberfläche mit einer ersten organischen Harzschicht im plattenförmigen Zustand des Halbleiters, Unterteilen der Halbleiterplatte in Halbleiterchips und Beschichten der Halbleiterchip-Oberfläche mit einer zweiten organischen Harzschicht vor dem Einkapseln der Halbleiterchips.
  4. 4. Verfahren nach Anspruch 3, g e k e n n z e 1 c h n e t durch den Verfahrensschritt der Beschichtung der HalblelUerplatten-Oberfläche mit der ersten organischen Herz schicht, na oiide m die Halbleiterplatten-Oberfläche mit einer Binde mit telschicht überzogen worden ist.
DE19803019868 1979-05-25 1980-05-23 Verfahren zur herstellung von halbleiteranordnungen Withdrawn DE3019868A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6389379A JPS55156343A (en) 1979-05-25 1979-05-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
DE3019868A1 true DE3019868A1 (de) 1980-11-27

Family

ID=13242425

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803019868 Withdrawn DE3019868A1 (de) 1979-05-25 1980-05-23 Verfahren zur herstellung von halbleiteranordnungen

Country Status (2)

Country Link
JP (1) JPS55156343A (de)
DE (1) DE3019868A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3120279A1 (de) * 1981-04-30 1982-11-18 Hitachi Chemical Co., Ltd., Tokyo In harz eingefasstes halbleiter-bauteil
DE3126361A1 (de) * 1981-05-18 1982-11-25 Hitachi Chemical Co., Ltd., Tokyo Mit harz vergossene halbleiter-vorrichtungen
EP0170724A1 (de) * 1984-03-15 1986-02-12 Siemens Aktiengesellschaft Optoelektronische Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3708251A1 (de) * 1986-03-14 1987-09-17 Mitsubishi Electric Corp Halbleiterbauelement
DE4230030A1 (de) * 1991-09-11 1993-03-18 Gold Star Electronics Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE4424549A1 (de) * 1993-07-12 1995-01-19 Korea Electronics Telecomm Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE19536434A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Verfahren zur Montage eines Halbleiterbauelements

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137043A (ja) * 1983-12-26 1985-07-20 Matsushita Electronics Corp 樹脂封止形半導体装置の製造方法
US5171716A (en) * 1986-12-19 1992-12-15 North American Philips Corp. Method of manufacturing semiconductor device with reduced packaging stress
JPH0243758A (ja) * 1988-08-03 1990-02-14 Fuji Electric Co Ltd 樹脂封止型半導体素子
JP2908818B2 (ja) * 1989-09-18 1999-06-21 株式会社日立製作所 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3120279A1 (de) * 1981-04-30 1982-11-18 Hitachi Chemical Co., Ltd., Tokyo In harz eingefasstes halbleiter-bauteil
DE3126361A1 (de) * 1981-05-18 1982-11-25 Hitachi Chemical Co., Ltd., Tokyo Mit harz vergossene halbleiter-vorrichtungen
EP0170724A1 (de) * 1984-03-15 1986-02-12 Siemens Aktiengesellschaft Optoelektronische Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3708251A1 (de) * 1986-03-14 1987-09-17 Mitsubishi Electric Corp Halbleiterbauelement
DE4230030A1 (de) * 1991-09-11 1993-03-18 Gold Star Electronics Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE4424549A1 (de) * 1993-07-12 1995-01-19 Korea Electronics Telecomm Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE19536434A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Verfahren zur Montage eines Halbleiterbauelements
US5943553A (en) * 1995-09-29 1999-08-24 Siemens Aktiengesellschaft Applying semiconductor laser mirror layers after securing support plate to laser body
DE19536434C2 (de) * 1995-09-29 2001-11-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterlaser-Bauelements

Also Published As

Publication number Publication date
JPS55156343A (en) 1980-12-05

Similar Documents

Publication Publication Date Title
DE69008702T2 (de) Halbleiterpackung mit von Trägern trennbaren Leitern.
DE69229489T2 (de) Herstellungsverfahren einer Halbleiterpackung mit Drähten und eine Oberfläche mit planarisierter Dünnfilmdecke
DE69216502T2 (de) Elektrische Durchführungsstruktur und Herstellungsverfahren
DE69324088T2 (de) Dicht versiegeltes Gehäuse für elektronische Systeme und Verfahren zu seiner Herstellung
DE68928633T2 (de) Verfahren zur Herstellung elektrischer Verbindungsteile
DE69426347T2 (de) Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf
DE3590792C2 (de)
EP0069901B1 (de) Stromrichtermodul
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE69602794T2 (de) In Kunststoff verkapselte SAW-Anordnung und -Verfahren
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE2245140A1 (de) Einkapselung fuer elektronische bauelemente
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2946801A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3116406A1 (de) Halbleiteranordnung
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE3138718A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3019868A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE4427309A1 (de) Herstellung eines Trägerelementmoduls zum Einbau in Chipkarten oder andere Datenträgerkarten
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE20208866U1 (de) Kontaktierte und gehäuste integrierte Schaltung
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
OC Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8141 Disposal/no request for examination