DE2847801C2

DE2847801C2 - Kodier- und Korrektureinrichtung zum Korrigieren von seriell auf einem Aufzeichnungsträger aufgezeichneten digitalen Daten

Info

Publication number: DE2847801C2
Application number: DE2847801A
Authority: DE
Inventors: Marshall R. Camarillo Calif. Brookhart
Original assignee: Minnesota Mining and Manufacturing Co
Current assignee: 3M Co
Priority date: 1977-11-02
Filing date: 1978-11-01
Publication date: 1986-08-28
Also published as: AU4125678A; JPS5474716A; ATA777878A; PL210665A1; AU515792B2; GB2007888A; IT1192614B; SE455550B; AT366842B; NL7810780A; DK151742B; ZA785455B; FR2408190A1; PL130939B1; NO156807C; NO783652L; DE2847801A1; BR7807240A; FR2408190B1; CH640970A5

Description

8. Einrichtung nach Anspruch 1, dadurch gekennzeichnet daß die weitere logische Schaltung (224) durch ein Exklusiv-ODER-Gatter gebildet ist

Die vorliegende Erfindung betrifft eine Kodier- und Korrektureinrichtung nach dem Oberbegriff des Patentanspruchs 1.

Die professionelle N F-Aufzeichnungstechnik beginnt dort, wo N F-Analogsignale in einer Anzahl von Spurenbspw. 4, 8 oder 16 Spuren, auf ein Muiterband aufgezeichnet werden, man dieses Mutterband dann mit anderen Mutterbändern zum Einblenden von anderen Tönen mischt und die gemischten Mutterbänder dann weiter zu Bändern mit nur einem monoralen Kanal, zwei Stereokanälen oder vier Quadrophoniekanälen mischt. Diese Bänder dienen dann als Grundlage für die Herstellung von sowohl Schallplatten als auch bespielten Bändern, so daß Defekte oder Mängel in den Analogsignalen auch in den nachfolgend hergestellten Mutter- und anderen Bändern vorliegen und Teil sämtlicher hergestellten Kopien werden. Um viele solche Mängel wesentlich zu reduzieren, wenn nicht vollständig zu eliminieren, wird derzeit unter den professionellen Anwendern dieser Technik die Übernahme digitaler Aufzeichnungsgeräte beabsichtigt wie sie auf den Gebieten der Instrumentation und der Computer-Datentechnik für N F-Anwendungen bereits allgemein eingesetzt werden. Bei solchen Aufzeichnungsgeräten (wie bspw. dem in den US-PS 37 86 201 vorgeschlagenen) werden die Analogsignale periodisch abgetastet und die Abtastwerte jeweils zu einem digitalen Wort umgewandelt Da nur das feinstrukturirrte digitalisierte Signal, nicht aber dessen numerischer Inhalt an sich beeinflußt wird, bleibt die Integrität des digitalisierten NF-Signals erhalten und man braucht keine Beeinträchtigung der Güte der aufgezeichneten Tonsignale auch bei wiederholtem Umspielen, Mischen oder dergleichen hinzunehmen. Die typische Abnahme der Amplitude oder die Verlängerung der Impulsanstiegzeit usw. der digitalen Impulse lassen sich nach herkömmlichen Signalverarbeitungsverfahren zur Rekonstruktion von digitalen Signalen ausgleichen.

Obgleich derartige digitale N F-Aufzeichnungsgeräte an sich sehr wünschenswert sind, haben sie sich in der professionellen Aufzeichnungstechnik noch nicht durchgesetzt. Vermutlich ist der Grund hierfür mindestens zum Teil darin zu sehen, daß Fehler im digitalisierten Signal bspw. infolge von Defekten im Aufzeichnungsträger, wie die bekannten Drop—Outs, auftreten können. Anstatt nur einen augenblicklichen Verlust des NF-Signals wie bei herkömmlichen Analog-NF-Aufzeichnungsgeräten zu bewirken, kann der Ausfall eines digitalen Bits, wenn er im ungünstigsten Zeitpunkt auftritt zu einem vollständigen Verlust der Synchronisierung führen, so daß sämtliche folgende Teile des digitalen Signals bedeutungslos werden. Um diesen Totalverlust zu verhindern, ist es üblich, die digitalisierten Datenworte zu aus einer Anzahl von Bris gebildeten Blöcken zusammenzufassen, die man jeweils mit einem Synchronisierwort markiert Auch diese Systeme verhindern den Verlust von Daten innerhalb eines gegebenen Blocks nicht Auch in diesem Fall erfolgt eine unerwünschte Verschiebung des Ausgangspegels oder es treten andere Störgeräusche auf. Gleichzeitig muß man den Verlust der beabsichtigten Töne in Kauf nehmen.

Um diesen Verlust von Computer- oder anderen Datenverarbeitungsinformationen zu verhindern, hat man Systeme zur Ermittlung von Fehlern in einem Wiedergabesignal und zur Korrektur der so ermittelten Fehler entwickelt Typischerweise ermöglichen solche Datenverarbeitungsgeräte eine Fehlerkorrektur durch eine Übermittlung redundanter Information, die man rückgewinnt und wiedergibt, falls in einer Hauptspur ein Fehler erfaßt wird.

Im einfachsten Fall weisen solche Systeme zwei oder mehr vollständig redundante Datenspuren auf, die die gleiche Information enthalten. Insbesondere kann man die Daten in den beiden Spuren räumlich entlang dem Band versetzt anordnen, so daß bei einem einzelnen Fehler, der beide Spuren erfaßt, nicht der gleiche Teil des Signals verloren geht. Während solche vollständig redundanten Systeme technisch möglich sind, erfordern sie offensichtlich den doppelten Raum auf dem Aufzeichnungsträger, der somit für andere Zwecke nicht verwendbar ist.

Man hat auch kompliziertere Aufzeichnungsgeräte in denen Fehlererkennungskodes erzeugt und gemeinsam mit den digitalen Daten aufgezeichnet werden. Wird ein Fehler entdeckt, werden die Korrekturkodes dekodiert, um einen korrigierten Datenteil zu erzeugen, der an die Stelle der fehlerhaften Daten gesetzt wird. Derartige Systeme benutzen im allgemeinen ebenfalls mehrere Spuren, von denen eine oder mehrere ausschließlich zur Aufzeichnung des Fehlerkorrekturkodes (ECC) dienen. Bei dem in der US-PS 37 45 528 beschriebenen Aufzeichnungsgerät liefert die Fehlerkorrektur bspw. auf einen fehlerhaften Datenblock weisende Hinweismarken, die erzeugt werden, indem man die Güte des Wiedergabesignals, d. h. die Wellenform insgesamt, bestimmt.

Nicht alle Daten- oder Aufzeichnungssysteme lassen sich jedoch zur Mehrspuraufzeichnung einrichten. Insbesondere, um eine Kompatibilität zu bereits eingesetzten Aufzeichnungssystemen zu gewährleisten, ist ein digitalisiertes Einspur-NF-Aufzeichnungsgerät erwünscht, in dem ebenfalls eine Fehlerkorrektur stattfindet. Die US-PS 39 13 068 offenbart ein Einspurgerät dieser Art, dessen Datenformat Fehlerprüfkodes am Ende eines Datenblocks enthält. Dabei werden aus der Wellenform des wiedergegebenen Signals abgeleitete externe Indikatoren erfaßt, um die Notwendigkeit einer Fehlerkorrektur anzuzeigen.

Aus der Druckschrift »Lexikon der Datenverarbeitung«, Verlag Moderne Industrie, 1969, 4. Auflage, Seiten 644, 645 ist bekannt, beim Kodieren von auf einem Aufzeichnungsträger seriell aufzuzeichnenden digitalen Daten, die in eine Folge von Blöcken mit einer vorgewählten Anzahl von Datenworten angeordnet sind, ein-Fehlerprüfkodewort zu erzeugen. Bei der Wiedergabe wird dann in einem Korrekturvorgang bei der Anwesenheit von fehlerhaften Signalen in einem Block ein

Blockfehlersignal erzeugt und mittels des Fehlerprüfkodewortes korrigierte Datenworte erzeugt und diese an der Stelle der zuvor ermittelten fehlerhaften Signale eingefügt.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Kodier- und Korrektureinrichtung der eingangs genannten Art anzugeben, bei der das bei der Aufnahme gewählte Datenformat zusammen mit den zugefügten Prüf- und Synchronisierzeichen bei der Wiedergabe eine Fehlerkorrektur der gelesenen digitalen Signale, vor ihrer Umsetzung in die ursprünglichen analogen Signale, ermöglicht, ohne daß eine Analyse der Wellenform des wiedergegebenen Signals erforderlich ist.

Diese Aufgabe wird durch eine Kodier- und Korrektureinrichtung der eingangs genannten Art gelöst, die durch die in dem kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gekennzeichnet ist.

Die erfindungsgemäße Kodier- und Korrektureinrichtung ist besonders vorteilhaft für die Verwendung in einem digitalen NF-Aufzeichnungsgerät geeignet. Eine derartige Kodier- und Korrektureinrichtung enthält Schaltungen wie bspw. einen Analog/Digital-Wandler, um ein analoges NF-Eingangssignal in ein entsprechendes digitalisiertes NF-Signal zu wandeln, sowie eine Kodieranordnung, um das digitalisierte NF-Signal zu einem Seriensignal aufzuteilen, was eine Folge von Blökken enthält, die zur Aufzeichnung auf den Aufzeichnungsträger geeignet sind. Jeder Block weist dabei eine vorgewählte Anzahl von Datenworten, eine vorgewählte Anzahl von Paritätsworten, ein Prüfwort entsprechend dem jeweiligen Block sowie ein den Block definierendes Synchronisierwort auf. In der Kodieranordnung werden die Paritätsworte jedes Blocks durch eine Exklusiv-ODER-Verknüpfung gemäß der Bezeichnung

D_k\~' θ Ab

gebildet.
Es bedeuten:

P% ein gegebenes Paritätswort im Abschnitt K des Blocks N.

D'k*," ein gegebenes Datenwort im Abschnitt K+j des Blocks N+ η und

ß5?+⁺*""ein gegebenes Datenwort im Abschnitt K+kdes

Blocks N+ m.

In diesen Ausdrücken sind Kj. k, m und η ganzzahlig, /η und η sind einander nicht gleich oder gleich null. Mit dieser bevorzugten Korrekturanordnung ist es vorteilhafterweise möglich, korrekte Daten aus dem fehlerhaften Block aus den Datenworten mindestens eines der vorgewählten Blöcke in Kombination mit den ursprünglichen aus den Datenworten des fehlerhaften Blocks erzeugten Paritätsworten zu rekonstruieren und die korrigierten Datenworte anstelle der Datenworte des fehlerhaft wiedergegeben Blocks in ein serialisiertes Wiedergabesigna] einzusetzen.

Vorzugsweise wählt man die vorgewählten Blöcke ihrerseits so, daß sie Datenworte enthalten, die von den Datenworten der gegebenen Blöcke einen unterschiedlichen vorbestimmten räumlichen Abstand haben, so daß die Zeitintervalle ausreichend lang sind, um eine ausreichende Trennung des gegebenen von den vorgewählten Blöcken zu gewährleisten. Auf diese Weise hält man die Wahrscheinlichkeit gering, daß ein einziger Defekt in dem Aufzeichnungsträger, auf dem das digitalisierte Signal aufgezeichnet werden soll, zu einem Verlust sowohl des dem gegebenen Block als auch der von den vorgewählten Blöcken entsprechenden Signale führt.

Die Kodieranordnung des Aufzeichnungsteils enthält vorzugsweise Schaltungsteile, um eine Folge von Blökken zu erzeugen, in der jeder Block eine gewählte Anzahl von Daten- und Paritätsworlen enthält. Vorzugsweise wird dabei jedes Paritätswort in zwei Komponenten aufgeteilt, die in einem gegebenen Block jeweils unmittelbar hinter einem Datenwort angeordnet werden. Weiterhin weist die die Paritätsworte erzeugende Einrichtung vorzugsweise Schaltungsteile auf, um die Paritätsworte aus einem gegebenen Block aus den Datenworten an mindestens zwei vorbestimmten räumlichen Orten innerhalb unterschiedlicher vorgewählter Blöcke zu erzeugen, die jeweils ein anderes Vielfaches Λ/νοη Blöcken von dem gegebenen Block entfernt sind. Beispielsweise hat vorzugsweise jeder Block sechszehn Datenwörter von je sechszehn Bits sowie acht Paritätsworte von je sechszehn Bits. Jedes 16-Bit-Datenwort entspricht der Amplitude des entsprechenden analogen NF-Eingangssignal während eines Abtastintervalls, das so ausgewählt wird, daß es kürzer ist als das, das der höchsten aufzuzeichnenden Frequenz entspricht. Bei einer oberen Frequenz von 20 kHz mit einer Periode von 50 \ls wird wünschenswerterweise eine Abtastperiode von 20 μ5 gewählt. Jedes 16 Bit-Paritätswort wird zu zwei 8-Bit-Teilen aufgeteilt, die jeweils nach einem Datenwort eingefügt werden.

Die Paritätsworte werden vorzugsweise aus Datenworten in zwei vorhergehenden Blöcken hergestellt, wobei der eine Block 15 Blöcke und der andere 30 Blökke vor dem jeweils formatierten Block liegen. Weiterhin erzeugt man das spezifische Datenwort innerhalb der Wortfolge aus 16 Daten- und 8 Paritätsworten jedes Blocks vorzugsweise aus dem Datenwort im (N+ 15)ten Block in der gleichen relativen Lage innerhalb des Blocks (d.h. j=0) und aus dem Datenwort im fN+30)sten Block in einer darauffolgenden Relativlage (d. h. Ic= 1). Im allgemeinen weist die Kodieranoronung eine Kombination von Schieberegistern und/oder Schreiblesespeichern (RAMs) auf, um die empfangenen Daten zeitweilig zu speichern, damit die Paritätsworte aus nacheinander ankommenden Datenworten hergestellt werden können. Die Kodieranordnung enthält weiterhin Schaltungen zur Erzeugung von Fehlprüfworten und Synchronisierworten sowie Mittel, um die jeweiligen Worte zu dem vollständigen Block zusammenzusetzen.

Die erfindungsgemäße Kodier- und Korrektureinrichtung, die nur eine Spur verwendet, ist deshalb besonders vorteilhaft, weil es den Aufwand für Aufnahme- und Wiedergabeköpfe gering zu halten gestattet und der Aufzeichnungsträger entsprechend schmaler sein kann, so daß die Handhabung des Trägers einfacher wird. Ein solches System ist besonders wünschenswert für professionelle NF-Aufzeichnungsgeräte, bei denen eine Mehrspuraufzeichnung und -mischung erwünschte Besonderheiten sind.

F i g. 1 zeigt ein Gesamtblockdiagramm des digitalen NF-Aufzeichnungsgeräts nach der vorliegenden Erfindung;

F i g. 2 zeigt das Format der nach der vorliegenden Erfindung kodierten Daten, wie sie auf ein Magnetband aufgezeichnet sind;

F i g. 3 zeigt ein Blockdiagramm des Aufnahmekodierers innerhalb des Aufnahmeteils des Geräts nach der

vorliegenden Erfindung;

F i g. 4 zeigt ein Blockdiagramm der Fehlererkennung im Wiedergabeteil des Geräts nach der vorliegenden Erfindung, und

F i g. 5 zeigt ein Blockdiagramm der Fehlerkorrekturschaltung im Wiedergabeteil.

Zunächst zeigt die F i g. 1 das Blockschaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßen Kodier- und Korrektureinrichtung, insbesondere eines digitalen N F-Aufzeichnungsgerätes mit Fehlerkorrektur. Wie gezeigt, weist das Gerät 10 einen Aufnahmeteil 12 und einen Wiedergabeteil 14 auf. Das an die Anschlüsse 16 gelegte analoge NF-Eingangssignal wird durch ein Tiefpaßfilter 18 geführt, das sämtliche höhere Frequenzen als die, die das Gerät verarbeiten soll, ausfiltert. Typischerweise beträgt die obere Grenzfrequenz 20 kHz. Ein besonders erwünschtes Filter für die Behandlung der analogen Eingangssignale ist das 20 kHz-Tiefpaßfilter vom Typ V87E der Fa. T. E., Inc., Los Angeles, California, V.St. A.-

Die gefilterten analogen Ausgangssignale aus dem Filter 18 werden auf einen Analog-Digital-Wandler 20 gegeben, der das Analogsignal in sein seriell formatiertes digitales Äquivalent umwandelt. Derartige Analog-Digital-Wandler sind üblich und bspw. in Form des Bauteils NP 8016 der Fa. Analogie Company im Handel: Man kann auch handelsübliche Wandler so modifizieren, daß sie eine geeignete Anzahl von Bits darstellen, mit der man eine gewünschte Dynamik erreicht.

Das serialisierte digitale Signal aus dem Wandler 20 geht auf eine Kodiereinrichtung 22, die unter Bezug auf die F i g. 3 ausführlich beschrieben ist und das serielle digitale Signal so verarbeitet, daß die seriellen digitalen Bits zu einer Folge von Blöcken aufgeteilt werden, die jeweils eine Vielzahl von Datenwörtern, Paritätswörtern, ein Fehlerprüfkodewort und ein Synchronisierwort enthalten. Dabei wird das serielle Eingangssignal zu einem parallelen Eingangssignal umgewandelt, das dann vorübergehend gespeichert wird, um es mit nachfolgend empfangenen Datenworten in einer logischen Schaltung 76 (F i g. 3) verknüpfen zu können und den nachfolgend empfangenen Datenworten entsprechende Paritätsworte zu erzeugen. Diese Paritätsworte werden dann mit den abgespeicherten Datenworten zu einem gegebenen Block formatiert

Die Aufnahme- und Zeitsteuerung 24 ist an sowohl den Analog-Digital-Wandler 20 als auch die Kodieranordnung 22 gelegt und bestimmt die Abtastzeitpunkte, zu denen der Analog-Digital-Wandler 20 digitale Bits entsprechend einem gegebenen Abtastzeitpunkt im Analog-Digital-Wandler 20 erzeugt. Um eine Wiedergabe der im Analogsignal vorliegenden höchsten Frequenz — d. h. von Frequenzen bis zu 20 kHz — zu gewährleisten, ist es wesentlich, daß die Abtastperiode kürzer als die Periodendauer solcher Frequenzen ist Da die Periode eines 20-kHz-Signals 50 μ5 ist, arbeitet man wünschenswerterweise mit einer Abtastperiode von 20 μβ. Weiterhin arbeitet die Aufnahme- und Zeitsteuerung 24 auf die Kodieranordnung 22 und liefert an diese die Zeitsteuersignale, mi denen sie die Länge jedes Daten-, Paritäts-, Fehlerprüfkode- und Synchronisierworts innerhalb des formatierten digitalen Signals bestimmt Vorzugsweise werden die erzeugten Daten- und Paritätswörter parallel verarbeitet Nachdem die Paritätswörter erzeugt worden sind, werden sie — bspw. mit einem herkömmlichen Schieberegister — von der Parallel- in die Serienform umgewandelt Ein serielles Ausgangssigna] entsprechend den Daten-, Paritäts- und die entsprechenden seriell formatierten Fehlerprüfkodesowie Synchronisierworte gehen dann über einen Ausgangsschalter, der die jeweiligen Datenwörter in die richtige Reihenfolge bringt. Die so formatierten Blöcke laufen vorzugsweise über ein verzögerungsmoduliertes Impulsgeneratorennetzwerk, so daß man ein Ausgangssignal erhält, das sich bei minimalen Bandbreitenanforderungen auf einen geeigneten Aufzeichnungsträger aufnehmen läßt. Dieses Ausgangssignal geht dann auf einen geeigneten Aufnahmewandler wie bspw. einen magnetischen Aufnahmekopf 25.

Im Wiedergabeteil 14 des Geräts 10 werden die auf einem Aufzeichnungsträger 23, wie z. B. einem Magnetband, aufgenommenen Signale wiedergegeben. Fehler im Signal ermittelt und diese Fehler korrigiert. Der Wiedergabeteil 14 weist also einen Wiedergabewandler 26, wie z. B. einen herkömmlichen magnetischen Wiedergabekopf, auf, dessen Ausgangssignal auf eine Vorverstärker- und Kompensationsschaltung 28 geht. Diese Schaltung 28 weist vorzugsweise herkömmliche Stufen auf, mit denen sich ein herkömmlicher magnetischer Wiedergabekopf an die nachfolgenden Verstärker- und Signalverarbeitungsschaltungen anpassen läßt. Die Schaltung 28 enthält eine zusätzliche Verstärkerstufe für das vom Wiederkopf 26 gelieferte Signal und kompensiert außerdem Amplituden- und Phasennichtlinearitäten. Die Schaltung 28 weist außerdem einen Begrenzer auf, der die vom Wiedergabekopf erfaßten Flußübergänge zu einem digitalen verzögerungsdemodulierten Signal umwandelt, das allgemein dem auf Aufzeichnungsträger 23 gespeicherten Signal entspricht. So kann die Vorverstärker- und Kompensierschaltung 28 vorzugsweise einen Anpaßtransformator enthalten, der den Wiedergabekopf 26 an einen integrierten Verstärkerbaustein.

bspw. des Typs CA 3095 der Fa. RCA, anpaßt. Das Ausgangssignal des integrierten Verstärkers kann auf einen Begrenzer, bspw. einen Nulldurchgangsdetektor, gegeben werden, der das verstärkte quasidigitale Signal zu einem standardisierten Verzögerungsmoduüerten Digitalsignal umwandelt. Das standardisierte Signal wird auf einen Bit-Synchron-Generator 30 gegeben, der ein Taktsignal, das der Geschwindigkeit der wiedergegebenen Daten mit einer Nennfrequenz von 1,25 MHz entspricht, sowie weiterhin ein Blocksynchronsignal mit einer Nennfrequenz von 3,125 kHz abgibt. Diese Signale werden später zur Steuerung der Datenverarbeitung benutzt Weiterhin wird das verzögerungsdemodulierte digitale Signal mit herkömmlichen Dekodierschaltungen zu einem als NRZ-formatierten Signal auf die Leitung 31 gegeben.

Das NRZ-Signal geht auf der Leitung 31 zur Fehlererkennungsschaltung 32, die unter Steuerung durch Steuersignale aus dem Bit-Synchron-Generator 30 das Blockfehlersignal erzeugt, wenn ein fehlerhafter Datenblock ermittelt worden ist.

Die Fehlererkennungsschaltung 32 wird weiter unten ausführlich unter Bezug auf die F i g. 4 beschrieben und führt allgemein gesagt zwei grundlegenden Funktionen, nämlich die Fehlerermittlung und die Zeitbasiskorrektür aus. Die Fehlerermittlung erfolgt mit einer Prüfschaltung für einen zyklischen Redundanskode (CRC). Diese Schaltung erzeugt aus den wiedergegebenen Signalen ein CRC-Prüfwort sowie ein Blockfehlersignal, das das Fehlen einer Obereinstimmung zwischen dem erzeugten CRC-Prüfwort und dem CRC-Kodewort am Ende jeden Blocks anzeigt

Das Ausgangssignal der Fehlererkennungsschaltung 32 geht auf die Rekonstruktionseinrichtung 34, die aus-

führlicher in dem Blockdiagramm der F i g. 5 gezeigt ist. Die Rekonstruktionseinrichtung 34 leitet ansprechend auf dieses Ausgangssignal die Fehlerkorrektur ein. Datenworte und Paritätsworte aus der Fehlererkennungsschaltung 32 werden in der Rekonstruktionseinrichtung 34 aufgespalten und die Datenworte werden vorläufig in einem zyklisch angesteuerten Datenwortspeicher 186 (F i g. 5) abgelegt. Entsprechend werden die empfangenen Paritätsworte in einem Paritätszwischenspeicher 220 vorläufig abgelegt. Bei entsprechender Befehlsgabe aus der Fehlererkennungsschaltung 32 und der Steuerung 36, die das Vorliegen fehlerhafter Worte in einem gegebenen Block anzeigt, werden die jeweiligen zuvor empfangenen Datenworte mit den entsprechenden Paritätsworten zur Rekonstruktion der korrekten Datenworte verknüpft und die rekonstruierten und korrekten Datenworte werden dann in den Datenwortspeicher 186 wieder eingeschrieben.

Die aufeinanderfolgenden und ggf. korrigierten Datenworte enthaltenden Blöcke werden dann mit geeigneten Schieberegistern serialisiert. Das serielle Ausgangssignal geht auf einen Digital-Analog-Wandler 38, wie bspw. das Bauteil DAC 169/16 der Fa. Datei Systems. Inc. Das resultierende analoge Ausgangssignal wird wünschenswerterweise durch ein Tiefpaßfilter 40 gegeben, um hochfrequente Störanteile auszufiltern, die dort infolge der digitalen Signalverarbeitung vorliegen können. Das so behandelte analoge NF-Wiedergabesignal steht schließlich am Ausgangsanschluß 42 zur Verfügung.

Fig.2 zeigt ein Aufnahmeformat für die NF-Information in digitaler Form gemeinsam mit geeigneten Kodes, die die Fehlerkorrektur nach der vorliegenden Erfindung ermöglichen.

Wie ersichtlich, werden die Daten innerhalb eines gegebenen Blocks (N) vorzugsweise in einer Folge von Orten (K) von 0 bis 7 angeordnet. Jeder der Orte K enthält seinerseits zwei Datenwörter D₀ bis A₅ sowie ein Paritätswort das jeweils in eine höherwertige Komponente Fkm und eine niederwertige Komponente Pkl aufgeteilt ist. Jeder Block wird vervollständigt durch ein Fehlerprüfkodewort, wie bspw. ein zyklisches Redundanzkodewort, und ein Synchronisierwort. Entsprechend dem hier gezeigten Format stellt jedes der Datenworte Do bis A 5 ein löstelliges Äquivalent der Größe eines gegebenen Abtastwerts des analogen Eingangssignals dar. Wie oben erwähnt wiederholt sich jeder der digitalen Abtastwerte aus jeweils 16 digitalen Bits in Abständen von 20 μδ. so daß eine Folge aus digitalen Bits entsteht die jeweils 1,25 μ$ dauern. Innerhalb der Kodieranordnung 22 werden die digitalisierten Datenworte zu einer Bitdauer von 0,8 μ5 komprimiert so daß man in jeden Block Zeit für das zugehörige Paritäts-, Fehlerprüf- und Synchronwort erhält, ohne daß man die für einen aufzunehmenden Block verfügbare Dauer verlängern muß. Im aufgenommenen Format hat also jedes der 16 Datenworte D₀ bis Di₅ mit je 16 Bits eine Dauer von 12,8 μβ. Die Paritätswortkomponenten P_0n, und P_0L bis P₁L und P_1L enthalten je 8 Bits, die ebenfalls 0,8 μ* dauern und daher 6,4 us einnehmen. Schließlich wird das Fehlerprüfkodewort in Form einer zyklischen Redundanzprüfung aus den vorgehenden 16 Datenworten und Paritätswortkomponenten erzeugt und enthält 12 Bits, d. h„ es dauert 9,6 μί. Jeder Block wird vervollständigt vom .Synchronisierwort, d;is uns einem 4-Bil-Signal besteht d. h. Λ2 \is dauert Jeder vollständige Block (N) dauert also insgesamt 320 μβ und wird in Echtzeit synchron mit den 16 Datenwort-Abtastwerten innerhalb jedes Blocks aufgezeichnet, die jeweils 20 μβ bei einer Gesamtabtastperiode von 320 μβ dauern.

Wie weiterhin in F i g. 2 gezeigt wird jedes des Paritätsworte Po_M und P₀₁. bis Ρη_Μ und P₇/. innerhalb eines Blocks erzeugt aus den Datenworten von Blöcken, die räumlich weit genug vom Block N entfernt sind, so daß ein einzelner Defekt auf dem Aufzeichnungsträger 28 nicht zum Verlust sowohl des Blocks A/als auch derjenigen Blöcke führen kann, aus denen die Paritätsworte für

ίο den Block N hergestellt worden sind. Beispielsweise werden in einer bevorzugten Ausführungsform die Paritätsworte Pkm ^und ^pKi. ^fur Jeden Ort K innerhalb des Blocks N aus den Datenworten D_0Mbzw. Dq₁ des Blocks M -I-15 über eine symbolisch mit »0« bezeichnete F.xelusiv-ODER-Verknüpfung mit den Dalcnwörlcrn des nächsten Orts.d. h. D\_M und D\, des Blocks M+30 hergestellt. Diese Beziehung läßt sich wie folgt verallgemeinern:

Dabei ist P¹K ein Paritätswort für den Ort K im Block

N. Es bezeichnen fVc_Mdie aus der höherwertigen Hälfte der Datenworte Dm_M und D$k-\)k erzeugten und Pk_l die aus der niederwertigen Hälfte der Datenworte D2kl und D(2k+i)l erzeugten Paritätsworte, η ist der Versatz zwischen den Blöcken, aus denen die Paritätsworte des Blocks N erzeugt werden.

Insbesondere lauten die Ausdrücke für die Paritätsworte Pkm und Pkl, die also dem höher- bzw. niederwertigen Teilen der Datenwörter D₂K und D₂K+1 entsprechen, aus denen die Paritätsworte erzeugt werden, wie folgt:

und

Gemäß einer bevorzugten Ausführungsform kann man N zu 15 wählen, so daß für einen gegebenen Ort K = 0 des Blocks Ndie Paritätsworte wie folgt lauten:

^po« = Dft¹⁵ θ Df+³⁰
sowie

Entsprechend gilt für K = 1 im Block N:

sowie

und für K = 2 im Block N:

^(>ri sowie

Wie also ersichtlich, ergibt sich für die bevorzugte Ausführungsform der Erfindung eine Fehlerkorrektur, bei der man gegenüber einem vollredundanten Aufnahmeformat durch Einsatz einer 2-aus-3-Redundanz ein Viertel des erforderlichen Bandaufnahmeraums einspart. Es liegt weiterhin im Rahmen der vorliegenden Erfindung, Kodierformate wie bspw. mit M und N Redundanzniveaus einzusetzen. Beispielsweise kann man eine 3-aus-4-Redundanz oder eine 4-aus-5-Redundanz einsetzen, indem man ein Kodierschema entsprechend dem in F i g. 2 gezeigten anwendet. Es liegt auch im Rahmen der vorliegenden Erfindung, ein dem der F i g. 2 entsprechendes Kodierformat anzuwenden, die Paritätsinformation und die Fehlerprüfkodes und Synchronisierworte innerhalb der einzelnen Blöcke jedoch anders anzuordnen. Beispielsweise kann man ein Synchronisierkodewort, das einen bestimmten Block örtlich festlegt, innerhalb dessen an einer Vielzahl von Stellen anordnen. In der Fig.2 schließt das Synchronisierwort den Block N ab. Man kann das Synchronisierwort jedoch an beliebiger Stelle im Block vorsehen und es auch aufteilen, so daß man das Ende eines gegebenen Wortes im Block markieren kann. Entsprechend lassen sich das Fehlerprüfkodewort und die Paritätsworte innerhalb des Blocks unterschiedlich anordnen oder auch am Ende des Blocks zusammenfassen.

Das Blockdiagramm der F i g. 3 zeigt die Einzelheiten einer bevorzugten Ausführungsform der Kodieranordnung 22 der F i g. 1. Wie ersichtlich, gehen die serialisierten digitalen Daten aus dem Analog-Digital-Wandler 20, die auf der Leitung 50 empfangen werden, auf eine Einrichtung 52, z. B. ein 8-Bit-Schieberegister 52, wie bspw. das Bauteil 74LS164 der Fa. Texas Instruments. Die Einrichtung 52 wandelt das serialisierte digitale Eingangssignal in ein paralleles Ausgangssignal um, das an der Doppelleitung 54 anliegt. Die parallelen Ausgangssignale gehen auf einen Schreib-Lese-Speicher 56, wie z. B. auf eine Gruppe aus 8 IC-RAM-Speicherbausteinen des Typs 2102 der Fa. NEC, die die Datenworte aufeinanderfolgender Blöcke aufnehmen, damit aus dem f/V+15)ten und dem (A/+30)sten Block die Paritätsworte erzeugt werden können. Der Schreib-Lese-Speicher 56 hat eine Speicherkapazität von 1024 Bits pro Baustein, so daß die Kapazität zur Speicherung von 30 Blöcken von je 256 Bits reicht. Die Speicherstellen innerhalb des Schreib-Lese-Speichers 56, in denen die parallelen Signale abgelegt werden, werden bestimmt durch die Ausgangssignale auf den Leitungen 58 der Aufnahme- und Zeitsteuerung 24. Diese liefert also als Ausgangssignale die Adressen des Schreib-Lese-Speichers 56, an denen die jeweiligen Ausgangssignale der Einrichtung 52 abgelegt werden. Die Einrichtung 52 wird ebenfalls von einem Signal auf der Leitung 64 aus der Aufnahme- und Zeitsteuerung 24 gesteuert, gemäß dem die seriellen Datenworte an seinem Eingang, d. h. der Leitung 50, auf die Leitung 54 übergeben werden. Um die Paritätsworte zu erzeugen, gehen die Ausgangssignale des Schreib-Lese-Speichers 56 auf die Register 66,68, bei denen es sich vorzugsweise im IC-Schaltkreise des Typs LSI 65 der Fa. Texas Instruments handeln kann. Das erste Register 66 wird mit Signalen aus der Aufnahme- und Zeitsteuerung 24 auf der Leitung gesteuert Man erhält dabei ein Paritätswort auf der Grundlage von Datenworte, die ΛΗ-15 Blöcke später auftreten. Das heißt, daß ein Befehlssignal aus der Aufnahme- und Zeitsteuerung 24 Datenworte in das Register 66 einschiebt, die 15 χ 256 Bits bzw. 3840 Bits nach einem ceeebenen Datenwort vorliegen.

10

15

20

25

30 Entsprechend wird das Register 63 von Zeitsignalen auf der Leitung 72 aus der Aufnahme- und Zeitsteuerung 24 gesteuert und erzeugt ein Paritätswort aufgrund von Datenworte, die an einem der aufeinanderfolgenden Orte innerhalb des jeweils f/V+30)sten Blocks auftreten. Es werden also Datenworte, die 30x272 bzw. 8160 Bits (d.h. einen Block von 256 Bits plus ein zusätzliches 16-Bit-Wort) hinter einem gegebenen Datenwort auftreten, von einem geeigneten Zeitsignal aus der Aufnahme- und Zeitsteuerung 24 in das Register 68 eingeschoben. Die Ausgangssignale der Register 66 und 68 werden dann seriell mit einem gemeinsamen Taktsignal auf der Leitung 74 herausgeschoben und im Exklusiv-ODER-Glied 76 verknüpft. Entsprechend werden die unverzögerten Datenworte im Schreib-Lese-Speicher 56 parallel auf den Leitungen 78 in Einrichtungen 80, 82 zum Speichern bzw. Schieberegister übergeben, wobei die Steuerung durch Signale aus der Aufnahme- und Zeitsteuerung 24 auf den Leitungen 84, 86 erfolgt, so daß der höherwertige und der niederwertige Teil jedes Datenwortes vorübergehend festgehalten werden. Das serialisierte Äquivalent des höherwertigen und des niederwertigen Teils eines gegebenen Datenworts werden dann aus den Einrichtungen 80, 82 zum Speichern herausgeschoben und mit den jeweiligen Paritätsworten aus dem Exklusiv—ODER-Glied 76 in einer Einrichtung 88 zum Kombinieren der gespeicherten Datenworte verknüpft. Weiterhin werden an die Einrichtung 88 Synchronsignale auf der Leitung 90 aus der Aufnahme- und Zeitsteuerung 24 sowie ein CRC-Kodewort aus dem CRC-Generator 92 gelegt. Der CRC-Generator 92 liegt vorzugsweise als integrierter Schaltkreis vor — bspw. als Typ 9404 der Fa. Fairchild Semiconductor Corp. Die vier Eingangssignale der Einrichtung 88 werden unter Steuerung durch Signale auf der Leitung 94 aus der Aufnahme- und Zeitsteuerung 24 durch die Einrichtung 88 hindurchgetastet. Die Einrichtung 88 liefert also auf der Ausgangsschaltung 96 ein vollständig formatiertes serialisiertes digitales Signal, das die Daten- und Paritätsworte sowie das Prüfkodewort und die Synchronisierworte in der erforderlichen Reihenfolge enthält. Das serielle Signal auf der Leitung 96 geht auf eine Einrichtung 97. die daraus ein entsprechendes Verzögerungsdemoduliertes Kodesignal erzeugt, gemeinsam mit Zeitsteuersignalen aus der Aufnahme- und Zeitsteuerung 24 auf der Leitung 98, die einer Taktgeschwindigkeit mit einer Grundfrequenz (Fo) von 1,25 MHs sowie einer solchen von 2F₀ entsprechen, und einem Übergangsfehlersignal. Das so aufbereitete digitale Signal aus der Einrichtung 97 in seiner verzögerungsmodulierten Form geht auf der Leitung 99 an eine Kopftreiberschaltung 100, die das digitale Signal verstärkt und das verstärkte Signal auf einen Aufnahmekopf 25 gibt. Das so aufbereitete verzögerungsmodulierte Signal kann dann auf einen geeigneten Aufzeichnungsträger 23 aufgespielt werden.

Wie im einzelnen die Signale während der Wiedergabe verarbeitet werden, um fehlerhafte Daten zu entdekken und die Zeitbasis der rückgewonnenen Signale zu korrigieren, ist im Blockdiagramm der Fehlererkennungsschaltung 32 der Fig.4 gezeigt. Gemäß dieser Figur empfängt die Fehlererkennungsschaltung 32 der F i g. 1 die serialisierten Daten aus dem Bit-Synchrongenerator 30 auf der Leitung 31. Dieses Eingangssignal wird auf eine CRC-Prüfschaltung 101 gegeben, die die Datenworte jedes empfangenen Blocks rekodiert und aus ihnen ein entsprechendes CRC-Prüfwort erzeugt, daß mit dem nachfolgend empfangenen CRC-Prüfwort

dieses Blocks in einer Komparatorschaltung innerhalb der CRC-Prüfschaltung 101 verknüpft wird. Die Synchronisation der jeweiligen Vergleichsvorgänge erfolgt durch das Datentaktsignal auf der Leitung 102 aus der Wiedergabesteuerung 36. Liegt keine Übereinstimmung zwischen dem regenerierten CRC-Prüfwort und dem nachfolgend empfangenen CRC-Prüfwort vor, erscheint auf der Leitung 104 ein Blockfehlersignal das auf einen Schalter 106 innerhalb eines allgemein mit 108 bezeichneten Eingangszeitsteuernetzwerks geht

Weiterhin werden die Eingangsdaten auf der Leitung 31 auf einen Serien-Parallelewandler 110 gegeben, der die seriellen Eingangsdaten zu einem entsprechenden 8-Kanal-Parallelausgangssignal auf den Leitungen 112 umwandelt Der Wandler 110 kann zweckmäßigerweise ein IC-Schaltkreis, wie bspw. das Bauteil LS164 der Fa. Texas Instruments sein. Die Aufeinanderfolge des vom Wandler 110 abgegebenen Signals wird von einem Bandtaktsignal auf der Leitung 114 aus dem Bit-Synchrongenerator 30 und aus einem 400-Bit-Zähler 116 in der Eingangszeitsteuerschaltung 108 gesteuert Der Zähler 126 wird seinerseits vom Bandtaktsignal auf der Leitung 114 und einem Blocksynchronsignal auf der Leitung 118 angesteuert und liefert auf den Leitungen 120, 122 Ausgangssignale, die dem Ende des jeweiligen Blocks entsprechen.

Sieben der acht parallelen Ausgangssignale des Wandlers 110 sind auf den Leitungen 112 an einen FIFO-Speicher 128 gelegt, bei dem es sich vorzugsweise aus einer Gruppe von sechs integrierten Schaltkreisen, wie bspw. des Typs 3341 der Fa. Fairchild Semiconductor Corp, handelt. Das achte parallele Eingangssignal für den FIFO-Speicher 128 auf der Leitung 13& kommt vom Schalter 106, der zwischen den Daten auf der achten Ausgangsleitung 113 des Wandlers 110 und dem Blockfehlersignal auf der Leitung 104 aus der CRC-Prüfschaltung 101 wählt. Der FIFO-Speicher 128 wird weiterhin von einem Rücksetzsignal aus dem UND-Glied 124 auf der Leitung 132 gesteuert; infolgedessen die Dateneingangssignale vorübergehend gespeichert werden und auf den parallelen Ausgangsleitungen 134 in ihrer zeitlichen Folge modifiziert angegeben werden können, wie dies erforderlich ist, um eine streng kontrollierte Zeitbasis zu gewährleisten.

Der Wandler 110 soll gemeinsam mit dem Schalter 106 das 12-BJt-CRC-PrUfWOn und das 4-Bit-Synchronisierwort der ankommenden Daten auf der Leitung 31 durch einen 16-Bit-FIFO-Synchronkode ersetzen. Dieser Synchronkode wird auf den Leitungen 112 zusammen mit den verbleibenden Daten- und Paritätsworten auf den FIFO-Speicher 128 gegeben. Eines der Bits des 16-Bit-Synchronkodes geht auf der Leitung 130 über den Schalter 106 zurück auf den achten Eingang des FIFO-Speichers 128, wenn ein entsprechendes Zeitsteuersignal auf der Leitung 122 vorliegt. Alle acht parallelen Bits aus dem FIFO-Speicher 128 gehen dann auf den Leitungen 134 an den Synchronkodedetektor 136 sowie an die Ausgänge 138 der Rekonstruktionseinrichtung 34. Der Synchronkodedetektor 136 spricht auf den Synchronkode auf den Leitungen 134 und auf Zeitsteuersignale aus der Wiedergabesteuerung 36 auf der Leitung 140 an, um ein Rückkoppelsteuersignal auf die Leitung 142 zu legen, wenn aus dem F!FO-Speicher 128 ausgegebene Daten nicht die richtige räumliche Lage einnehmen. Liegen die aus dem FIFO-Speicher 128 ausgegebenen Daten nicht synchron mit den Zeitsteuersignalen auf der Leitung 140, werden die Daten selbstätig durch Signale auf der Leitung 142 rückgesetzt, die auf das Eingangs-Auftast-Flipflop 126 arbeiten, das dann über das UND-Glied 124 automatisch rückgesetzt wird, um die Geschwindigkeit zu steuern, mit der die Daten im FIFO-Speicher 128 behandelt werden, und den FIFO-Speicher 128 und das Ausgangs-Auftast-Flipflop 158 rücksetzt

Der 400-Bit-Zähler 116 spricht auf die Bandtaktimpulse auf der Leitung 114 und das Blocksynchronsignal auf der Leitung 118 an und erzeugt ein Steuersignal auf der Leitung 144, dessen Frequenz 1/8 der der Bandtaktimpulse ist Dieses Signal wird mit dem Ausgangssignal des Flipflops 126 über das UND-Glied 124 und von dort über die Leitung 132 geschaltet um den Eingang des FIFO-Speichers 128 betriebsbereit zu schalten.

Die Fehlererkennungsschaltung 32 weist weiterhin eine Ausgangszeitgeberschalter 146 auf, die eine Rückkopplungsschleife zu einem phasenstarr angekoppelten Stellglied 148 schließt, das seinerseits auf der Leitung 150 Ausgangssignale liefert die die Geschwindigkeit eines Antriebs (nicht gezeigt) für den Aufzeichnungsträger 23 bestimmen, um die Geschwindigkeit zu regeln, mit der die Daten auf der Leitung 31 eingespeist werden. Das Netzwerk 146 enthält eine Überwachungsschaltung 152, die der. Füllgrad des FIFO-Speichers 128 überwacht und ein Ausgangssignal liefert wenn der FIFO-Speicher 128 halbvoll ist, d. h, wenn 75 Bit am Eingang zur Überwachungsschaltung 152 vorliegen. An diesem Punkt wird das Ausgangssignal auf das UND-Glied 154 gegeben, und zwar gemeinsam mit einem Ausgangsblock-Synchronsignal aus der Wiedergabesteuerung 36 auf der Leitung 156, das auch an das Phasenregel-Stellglied 148 geht und das Ausgangs-Auftast-Flipflop 158 setzt Das Ausgangssignal des Flipflops 158 schaltet wenn dieses gesetzt ist ein quarzgesteuertes Taktsignal auf der Leitung 164 aus der Wiedergabesteuerung 36 durch ein NAND-Glied 162 und liefert daher daß frequenzfeste Taktsteuersignal auf der Leitung 166 an den FIFO-Speicher 123. Das Netzwerk 146 spricht also auf die festen Taktsignale und auf zusätjliehe Synchronisiersignale aus der Wiedergabesteuerung 36 an und steuert die Geschwindigkeit, mit der Signale aus dem FIFO-Speicher 128 herausgetastet werden, um zu gewährleisten, daß die Ausgangssignale auf der Leitung 138 eine absolute feste zeitliche Beziehung haben.

Weiterhin enthält die Fehlererkennungsschaltung 32 Mittel, um ein Blockfehlersignal zu erzeugen. Ein solches Signal wird von der Leitung 168 vom achten Ausgang des FIFO-Speichers 128 her getriggert und geht auf ein ODER-Glied 170, das weiterhin mit einem Signal

so auf der Leitung 142 aus dem Synchronkodedetektor 136 angesteuert wird und ein Ausgangssignal liefert, das auf die Gut/Schlecht-Zwischenspeicherschaltung 172 gegeben wird, um das Blockfehlersignal auf die Leitung 174 zu legen.

Die Einzelheiten der Rekonstruktionseinrichtung 34 sind im Blockdiagramm der Fig.5 gezeigt. In dieser Fig. gehen die acht parallelen Ausgangssignale aus dem FIFO-Speicher 128 der Fehlererkennungsscrtaltung 32 auf den Leitungen 138 an eine Schalteinrichtung 180 und einen Paritätszwischenspeicher 182. Die Schalteinrichtung 180 wird seinerseits von einem Zeitsignal auf der Leitung 184 aus der Wiedergabesteuerung 36 angesteuert. Dieses Signal steuert seinerseits die Schalteinrichtung 180 so, daß die Datenworte auf den Eingangsleitungen 138 auf einen zyklisch getriebenen Datenwortspeicher 186 gegeben werden. Der Datenwortspeicher 186 ist vorzugsweise eine Anordnung aus Schreib-Lese-Speichern (RAMs), wie bspw. den irjtc-

grierten Speicherschaltkreisen des Typs 2102 der Fa. NEC Der Datenwortspeicher 186 wird seinerseits von einem Schreib-Lese-Steuersignal auf der Leitung 188 gesteuert, das aus dem UND- und dem ODER-Glied 190 bzw. 192 ansprechend auf das Schreib-Korrektur- und das Dateneinschreib-Signal auf den Leitungen 194 bzw. 196 geliefert wird, die ihrerseits die Wiedergabesteuerung 36 liefert

Das Blockfehlersignal auf der Leitung 174, das den Fehlerkorrekturvorgang insgesamt steuert, ist an einen Blockstatus-Wahlschalter, der aus den Gliedern 198,200 besteht, gelegt Dieser Schalter 198, 200 legt ein Signal auf die Leitung 202 an den Gut/Schlecht-Speicher 204, dessen Ausgangssignal an einen Blockstatus-Speicher 206 geht der ein Schreib/Lese-Steuersignal für die RAM-Bausteine auf die Leitung 208 legt Das Signal auf der Leitung 208 wird zurück auf den Eingang des UND-Glieds 200 geführt, um den Blockstatus-Schalter weiterhin zu steuern, und geht auch auf das UND-Glied 190, wo es das Anlegen des Schreib-Lese-Korrektursignals auf der Leitung 188 steuert. In dieser Verschaltung wird der Datenwortspeicher 186 von der Wiedergabesteuerung über die Leitung 210 zyklisch derart angesteuert, daß die Datenworte aufeinanderfolgender Blöcke nacheinander eingeschrieben werden. Diese Steuersignale bewirken weiterhin, daß die Datenworte jedes Blocks aus dem Datenwortspeicher 186 sukzessive ausgetastet werden, wenn die Datenworte des um N+ 30 Blöcke später folgenden Blocks nacheinander eintreffen. Die aus dem Datenwortspeicher 186 ausgegebenen Signale gehen auf die Schieberegister 212,214, die die parallelen Daten serialisieren. Diese Register 212, 214 sind vorzugsweise integrierte Schaltkreise, bspw. des Typs LSI 65. Das serielle Ausgangssignal wird über das UND-Glied 216 auf die Ausgangsleitung 218 gegeben, von wo das Signal auf den Digital-Analog-Wandler 38 gegeben wird, wie dies in F i g. 1 gezeigt ist.

Das Ausgangssignal des Datenwortspeichers 186 geht auch auf einen Datenwortzwischenspeicher 220 und koppelt (ansprechend auf ein Datenspeichersignal aus der Wiedergabesteuerung 36 auf der Leitung 222) die dann am Datenwortspeicher 186 vorliegenden Datenworte auf eine Anordnung aus Exklusiv-ODER-Gliedern 224. Der Paritätszwischenspeicher 182 für das Paritätsspeichersignal wird ebenfalls durch Signale auf der Leitung 226 aus der Wiedergabesteuerung 36 gesteuert. Wie im folgenden ausführlich erläutert wird, ermöglicht der vorerwähnte Teil der Rekonstruktionsschaltung 34 eine Korrektur fehlerhafter Datenworte innerhalb eines gegebenen Blocks.

Zusätzlich zu diesen Korrekturmerkmalen weist die Rekonstruktionsschaltung 34 Schaltungsteile auf, um den Ausgang zu deaktivieren, wenn eine Korrektur nicht möglich sein sollte. Dieser Teil der Schaltung enthält eine Sperrstufe 228, die Signale aus dem Gut-Schlecht-Speicher 204 aufnimmt und auch von Signalen auf der Leitung 230 aus der Wiedergabesteuerung 36 gesteuert wird. Das Ausgangssignal der Sperrstufe 228 geht auf der Leitung 232 zum UND-Glied 216, wo es mit dem Ausgangssignal der Schieberegister 212, 214 verknüpft wird. Wird also ein nicht korrigierbarer Block erfaßt, verhindert das Signal auf der Leitung 232, daß das UND-Glied 216 das Ausgangssignal der Schieberegister 212, 214 durchschalltet, und liefert auf der Ausgangsleitung 218 eine Reihe digitaler Nullen.

Die Funktionsweise der Rekonstruktionsschaltung 34 läßt sich wie folgt allgemein beschreiben. Es wird angenommen, daß gerade ein gegebener Block (N+]) verarbeitet worden ist und das erste Datenwort eines neuen Blocks N in der Rekonstruktionsschaltung eintrifft Erscheint das erste Datenwort dieses Blocks N, wird die erste 8-Bit-Gruppe, d. h. der höherwertige Teil dieses Daten worts, in den Datenwortspeicher 186 eingeschrieben. Dann wird der Datenwortspeicher 186 weitergeschaltet und die nächste 8-Bit-Gruppe, d. h. der niederwertige Teil des ersten Datenwortes, in ihn eingeschrieben. Bei den nächsten auf der Leitung 138 zu empfangenden Daten handelt es sich um ein 8-Bit-Paritätswort, das ursprünglich aus den Datenworten der Block? JV+15 und N+30 erzeugt worden ist Da jeder Block nur 8 Worte Paritätsinformation enthält, ergibt sich, daß aus einer Verknüpfung der Paritätsworte eines Blocks mit den Datenworten eines anderen Blocks nur die Hälfte der Datenworte des Blocks N rekonstruiert werden kann. Das empfangene Paritätswort wird aus dem Datenstrom durch die Wiedergabesteuerung 36 herausgenommen und in den Paritätszwischenspeicher 182 eingeschrieben. Mit der nun empfangenen Paritätsinformation des Blocks N und den bereits im Datenwortspeicher 186 vorliegenden Datenworten des Blocks Λ/+30 ist es nun möglich, die Hälfte der Datenworte zu korrigieren, die derzeit in dem Datenwortspeicher 186 an der Stelle /V+15, d.h. in demjenigen Block, der zeitlich 15 Blöcke vor dem Block /Vliegt, vorliegen.

Der Status der Datenworte des Blocks N+15 wird aus dem Gut-Schlecht-Speicher 204 in den Blockstatus-Zwischenspeicher 206 übergeben. Geht eine Meldung ein, daß irgendwelche der Datenworte des Blocks N+15 fehlerhaft sind, geht auf der Leitung 208 ein Korrektursignal über die Schaltstufe 190, 192 auf der Leitung 188 an den Datenwortspeicher 186, damit korrigierte Datenworte aus der Exklusiv-ODER-Verknüpfung 224 in die richtige Adresse des Datenwortspeichers 186 eingeschrieben werden können. Die fehlerhaften Datenworte an diesen Stellen werden also überschrieben. Trifft eine solche Blockfehlermeldung ein, liefert, nachdem jedes Paritätswort des Blocks N im Paritätszwischenspeicher 132 abgelegt worden ist, die Wiedergabesteuerung 36 ein Signal auf der Leitung 222, das dem Datenwortzwischenspeicher 220 den Zugriff auf die Hälfte der Datenworte des Blocks Λ/+30 erlaubt, die folglich in diesen Datenwortzwischenspeicher 220 übernommen werden. Das Exklusiv-ODER-Netzwerk 224 verknüpft sie und liefert ein Ausgangssignal, das die mögliche Rekonstruktion der Hälfte der Datenworte des Blocks N+15 darstellt.

Die andere Hälfte des Blocks N+ 15 wird rekonstruiert, wenn die 8-Bit-Paritätsworte des Blocks N —15 fünfzehn Blöcke später empfangen werden. Diese Paritätsworte liefern die Information, die zusätzlich gebracht wird, um die Rekonstruktion zu vervollständigen. Zu dieser Zeit werden die Paritätsworte des Blocks N —15 nacheinander in dem Paritätszwischenspeicher 182 gespeichert und die Wiedergabesteuerung 36 gibt ein Signal auf die Leitung 222, die dem Datenwortzwischenspeicher 220 nacheinander den Zugriff auf jeweils die Hälfte der Datenworte des Blocks N erlaubt. Das Exklusiv-ODER-Netzwerk 224 verknüpft diese beiden Wortgruppen und liefert ein Ausgangssignal an dem Datenwortspeicher 186, so daß nunmehr die Rekonstruktion der Datenworte des Blocks N+ 15 beendet ist. Jede Hälfte der oben beschriebenen Funktionsschrilte geht also für die 16 Datenwort-Teile eines ankommenden Blocks vor sich. Jedes Datenwort wird abgetrennt und in den Datenwort-Speicher 186 eingeschrieben, während die Paritätsworte nacheinander abge-

17 18

trennt und in den Paritätszwischenspeicher 182 eingeschrieben werden, wo sie dazu dienen, nacheinander die Hälfte der Datenworte in den Stellungen 1,2,3,4,..., 16 zu rekonstruieren. Am Ende des Blocks trifft schließlich die Gut/Schlecht-Zustandsmeldung für den Block ein, in dem die Paritätswörter verwendet werden können, so daß diese Information zur Bestimmung dienen kann, ob die in den Datenwortspeicher 186 eingeschriebene korrigierte Information tatsächlich eine annehmbare Korrektur darstellt Nach der Korrektur der ersten Hälfte des Blocks N+15 gibt der Gut-Schlecht-Speicher 204 den Status des Blocks TV+15 an den Blockstatusspeicher 206 aus, dessen Ausgangssignal, das den Status bzw. Zustand des Blocks N+15 angibt, seinerseits mit dem Gut-Schlecht-Statussignal des Blocks N im UND-Glied 200 (von der Leitung 174 her) summiert wird. Unter der Steuerung der Wiedergabesteuerung 36 schaltet das NOR-Glied 198 dann das Summenausgangssignal des UND-Glieds 200 auf den Gut-Schlecht-Speicher 204. Das Summensignal wird also in den Speieher 204 als neue Gut-Schlecht-Statusinformation über den Block Λ/+15 eingeschrieben. Diese Folge wiederholt sich, wenn später die zweite Hälfte des Blocks N+15 aus den Blöcken N und N—15 rekonstruiert wird, so daß das Ausgangssignal des Zwischenspeichers 206, das nun den Zustand des Blocks N meldet, im NAND-Glied 200 mit der Meldung über den Block N—15 summiert wird, so daß an den Speicher 204 ein fertiges Summensignal gelangt, das den endgültigen Gut-Schlecht-Status des Blocks N+15 angibt

In der oben beschriebenen bevorzugten Ausführungsform ist die Bedingung für die Korrektur der Daten, daß nur zwei der drei benutzten Blöcke einwandfrei sind, so daß, wenn die Gut-Schlecht-Zustandsmeldung derjenigen Blöcke, aus denen die Paritätsinformation erzeugt worden war, die Bewertung »gut« ergab, und der jeweils andere Block Λ/+15 oder N+ 30 ebenfalls »gut« war, sich ein korrigiertes Datenwort aufbauen und in den Datenwortspeicher 186 an die entsprechende Stelle N+ 30 oder N+15 einschreiben läßt. Analog lassen sich ähnliche Systeme aufbauen, bei denen 3-aus-4- oder 4-aus-5-Rekonstruktionsverfahren verwendet werden.

Da die Information vom Aufzeichnungsträger 23 infolge der während der Aufnahme eingefügten zusätzlichen Paritätsinformation mit einer Geschwindigkeit genommen wird, die größer ist als die zu ihrer Ausgabe erforderliche Geschwindigkeit, muß sie notwendigerweise in den Schieberegistern 212,214 zwischengespeichert werden. Wenn ein vollständiges Datenwort in den Schieberegistern 212,214 enthalten ist, kann ein serialisiertes Ausgangssignal auf das UND-Glied 216 gegeben werden. In Kombination mit der endgültigen Gut-Schlecht-Meldung auf der Leitung 232 wird dieses Wort dann auf der Ausgangsleitung 218 abgegeben.

Hierzu 3 Blatt Zeichnungen

60

65

Claims

Patentansprüche: 1. Kodier- und Korrektureinrichtung mit a) einer Kodieranordnung zum Verarbeiten von auf einem Aufzeichnungsträger seriell aufzuzeichnenden digitalen Daten in eine Folge von Blöcken, wobei jeder Block eine vorgewählte Anzahl von Datenworten und aus gegeneinander verzögerten Datenworten gebildeten Paritätsworten, ein Fehlerprüfkodewort, das aus den Daten- und Paritätsworten des Blocks gebildet wird, und ein bestimmtes Synchronisierwort enthält, und b) einer Korrekturanordnung zur Ermittlung der Anwesenheit von fehlerhaften Signalen in einem Block bei der Wiedergabe und zur Erzeugung eines Blockfehlersignals bei der Ermittlung eines fehlerhaften Signals, wobei die Korrekturanordnung auf das Blockfehlersignal anspricht und korrigierte Datenworte erzeugt und diese an der Stelle der zuvor ermittelten fehlerhaften Signale einfügt, 25 dadurch gekennzeichnet, daß a) die Kodieranordnung (22)

1. Register (66,88) zum Speichern von vorgewählten Datenworten entsprechend ihrem zeitlichen Auftreten und

2. eine logische Schaltung (76) zur Bildung der Paritätsworte aus den vorgewählten und gespeicherten Datenworten enthält, wobei die Paritätsworte bei der Wiedergabe ausreichen, um die Rekonstruktion eines durch das Blockfehlersignal bezeichneten fehlerhaften Blocks zu ermöglichen, und daß

b) die Korrekturanordnung (32,34,36)

1. eine an sich bekannte Fehlererkennungsschaltung (32) enthält, die aus reproduzierten Daten- und Paritätsworten das entsprechende Fehlerprüfkodewort generiert, um dieses mit dem reproduzierten Fehlerprüfkodewort jedes Blocks zu vergleichen und um ein Blockfehlersignal auszugeben, wenn die beiden Fehlerprüfkodeworte nicht übereinstimmen, und

2. eine Rekonstruktionseinrichtung (34) enthält, die einen Datenwortspeicher (186), der zyklisch die wiedergegebenen Datenworte empfängt, einen Datenwortzwischenspeicher (220), der die von dem Datenwortspeicher (186) ausgegebenen Datenworte empfängt, einen Paritätszwischenspeicher (182), der die entsprechenden Paritätsworte aufnimmt, eine weitere logische Schaltung (224), die aus dem im Datenwortzwischenspeicher (220) enthaltenen Datenworten und den in dem Paritätszwischenspeicher (182) enthaltenen Paritätsworten die korrigierten Datenworte erzeugt, und eine Schalteinrichtung (180) enthält, die die korrigierten Datenworte in den Datenwortspeicher (186) anstelle der fehlerhaften Datenworte einfügt.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als logische Schaltung (76) ein Exklusiv-ODER-Gatter vorgesehen ist, um die Paritätsworte gemäß der Beziehung

zu bilden, wobei

P% ein vorgegebenes Paritätswort am Segment K

des Blocks Wist,
wobei

θψ+ι^α> ein vorgegebenes Datenwort ist, das am Segment K+j eines anderen vorgewählten Blocks N+η angeordnet ist, wobei J eine ganze Zahl ist,
wobei

Z)JfS,"' ein vorgegebenes Datenwort ist, das am Segment K+k eines weiteren anderen vorgewählten Blocks N+ m ist, wobei K, k, π und m ganze Zahlen sind, die einander nicht gleich sind, und die ausreichend groß sind, um sicher zu stellen, daß der vorgegebene Block N von den unterschiedlichen, vorgewählten Blöcken N+π und N+m ausreichend getrennt ist, um zu vermeiden, daß ein Fehler auf dem Aufzeichnungsträger (23) sowohl einen Verlust von Signalen des Blocks TVaIs auch entweder des Blocks N+ η oder des Blocks N+m bewirkt

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Paritätsworte des Blocks N aus Blöcken erzeugt werden, die η und 2n Blöcke vom Block /Vbeabstandet sind.

4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Paritätsworte in einem vorbestimmten Segment K des Blocks N aus den Datenworten an einem vorbestimmten Segment 2K des Blocks Λ/+15 und aus den Datenworten in einem vorbestimmten Segment 2K+\ des Blocks Λ/+30 erzeugt werden.

5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Kodieranordnung (22) eine Einrichtung (88) aufweist, die das digitalisierte Signal in aufeinanderfolgende Blöcke formiert, die jeweils aus 400 Bits mit den 16 χ 16-Bit-Datenworten, den 16 χ 8-Bit-Paritätsworten, dem 12-Bit-Fehlerprüfkodewort und dem 4-Bit-Synchronisierwort bestehen.

6. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie einen CRC-Generator (92) aufweist, der eine zyklische Redundanzprüfung zur Herstellung des Fehlerprüfkodewortes durchführt.

7. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Kodieranordnung (22) enthält:

1) eine Einrichtung (52) zur Umwandlung eines seriellen digitalisierten Signals in ein paralleles digitalisiertes Eingangssignal,

2) einen Schreib-Lese-Speicher (56) mit parallelen Eingängen zum Empfang und Speichern des parallelen digitalisierten Eingangssignals,

3) die Register (66, 68) zum Empfang von verzögerten vorgewählten gespeicherten Datenworten aus dem Schreib-Lese-Speicher (56),

4) eine Einrichtung (80, 82) zum Speichern von parallelen Ausgangssignalen aus dem Schreib-Lese-Speicher (56), die dan aufzuzeichnenden Datenworten entsprechen,

5) die Einrichtung (88) zum Kombinieren der gespeicherten Ausgangssignale, die den Datenworten entsprechen, mit den Paritätsworten, den Fehlerprüfkodeworten und den Synchronisierworten zur Erzeugung von senalisierten, digitalisierten Ausgangssignalen, die die Folge der Blöcke bilden und

6) eine Einrichtung (97), die aus dem serialisierten Ausgangssignal ein entsprechendes verzögerungsmoduliertes Kodesignal erzeugt, das bei miniinaler Bandbreite zum Ansteuern einer Treiberschaltung (100) geeignet ist