[go: up one dir, main page]

DE2730367A1 - Verfahren zum passivieren von halbleiterelementen - Google Patents

Verfahren zum passivieren von halbleiterelementen

Info

Publication number
DE2730367A1
DE2730367A1 DE19772730367 DE2730367A DE2730367A1 DE 2730367 A1 DE2730367 A1 DE 2730367A1 DE 19772730367 DE19772730367 DE 19772730367 DE 2730367 A DE2730367 A DE 2730367A DE 2730367 A1 DE2730367 A1 DE 2730367A1
Authority
DE
Germany
Prior art keywords
silicon
layer
semiconductor element
semiconductor elements
vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772730367
Other languages
English (en)
Other versions
DE2730367C2 (de
Inventor
Juergen Dr Krausse
Wilhelm Ladenhauf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19772730367 priority Critical patent/DE2730367A1/de
Priority to GB22229/78A priority patent/GB1587030A/en
Priority to EP78100268A priority patent/EP0000480B1/de
Priority to IT25181/78A priority patent/IT1096857B/it
Priority to CA306,759A priority patent/CA1111149A/en
Priority to JP8187078A priority patent/JPS5417672A/ja
Publication of DE2730367A1 publication Critical patent/DE2730367A1/de
Priority to US06/178,750 priority patent/US4322452A/en
Application granted granted Critical
Publication of DE2730367C2 publication Critical patent/DE2730367C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

-ι-
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen
Berlin und München VPA 77 P 1 0 7 7 BRD
Verfahren zum Passivieren von Halbleiterelementen
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht.
Ein wesentliches Problem besteht bei Halbleiterbauelementen darin, die Strom-Spannungskennlinien stabil zu halten. Bei Gleichrichtern und Transistoren sind dies insbesondere die Kennlinien in Sperrichtung, während bei Thyristoren das Augenmerk auf die Stabilität der Kennlinien in Sperrichtung und in Kipprichtung zu lenken ist. Es ist allgemeiner Stand der Technik, die Oberflächen der Halbleiterelemente der genannten Halbleiterbauelemente dadurch zu passivieren, daß eine oder mehrere organische oder anorganische Deckschichten aufgetragen werden. Bekannt hierfür ist beispielsweise die Anwendung von Lacken, Kautschuken oder Gläsern. Mit diesen Deckschichten lassen sich im allgemeinen eine ausreichende Stabilität der Kennlinien erreichen. Es treten jedoch gelegentlich Instabilitäten auf, deren Ursachen in nicht erkannten Änderungen der Eigenschaften der Deckschichten und/oder der Oberfläche des Halbleiterelements zu suchen sind.
Dies führt bei der Herstellung immer wieder zu starken Schwankungen in der Ausbeute an brauchbaren Halbleiterbauelementen.
Es ist bereits ein Verfahren beschrieben worden, durch das ein Halbleiterelement mittels einer thermisch aufwachsenden SiIiciumschicht passiviert wird. Dieses Passivierungsverfahren er-
809883/0329 Hab 1 Dx / 27.06.1977 - 2 -
3 —2~- 77P 1 0 77 BRD
fordert Temperaturen zwischen 600 und 700 0C, was eine Anwendung bei bereits kontaktierten und eventuell verlöteten Bauelementen unmöglich macht. Das Silicium muß außerdem an denjenigen Stellen, an denen es nicht benötigt wird, weggeätzt werden. Weiter kann dieses Verfahren zu einer starken Herabsetzung der Trägerlebensdauer im Volumen und an der Oberfläche führen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs erwähnten Art so weiterzubilden, daß ein wesentlich einfacheres Aufbringen des Siliciums möglich ist, ohne daß die erwähnten Nachteile auftreten. Außerdem sollen die im gesperrten Zustand des Halbleiterelements fließenden Ströme möglichst gering sein.
. Die Erfindung ist dadurch gekennzeichnet, daß das Silicium aufgedampft wird und dann die aufgedampfte Schicht getempert wird.
Die Schicht wird vorzugsweise bei Temperaturen zwischen der Raumtemperatur und der Kristallisationstemperatur des aufgedampften Siliciums getempert. Bei bereits kontaktierten Halbleiterelementen empfiehlt es sich, bei Temperaturen, die unterhalb der Schmelztemperatur einer auf das Halbleiterelement aufgebrachten Metallisierung liegen, zu tempern. Besonders günstige Ergebnisse lassen sich erzielen, wenn in sauerstoffhaltiger Atmosphäre getempert wird.
Die Erfindung wird an Hand eines Ausführungsbeispiels in Verbindung mit den Fig. 1 und 3 und an Hand eines Diagramms (Fig. 2) näher erläutert:
In Fig. 1 ist das Halbleiterelement eines Thyristors im Schnitt dargestellt. Es hat vier Zonen, von denen die kathodenseitige Emitterzone mit 1, die kathodenseitige Basiszone mit 2, die innere Basiszone mit 3 und die anodenseitige Emitterzone mit 4 bezeichnet ist. Zwischen den genannten Zonen liegen pn-Übergänge 5, 6, 7. Das Halbleiterelement besteht aus Silicium und die genannten Zonen sind in üblicher Weise je nach Verwendungszweck des Halbleiterbauelements dotiert.
809883/0329 - 3 -
-^— 77P 1 077 BRO
Auf den Rand des Halbleiterelements wird wenigstens an den Stellen, an denen die pn-Übergänge an die Oberfläche treten, eine Schutzschicht 8 aus Silicium aufgedampft, die beispielsweise 0,1 /um oder auch dicker sein kann, beispielsweise 1 /um. Die nicht zu bedampfenden Flächen des Halbleiterelements werden vor dem Bedampfen abgedeckt. Zur Erhöhung der dielektrischen Überschlagsfestigkeit und zur Verbesserung des mechanischen Schutzes kann auf die aufgedampfte Siliciumschicht 8 eine weitere Schutzschicht 9 aufgebracht werden, die beispielsweise aus normalem Kautschuk oder einem anderen Schutzlack bestehen kann.
Die aufgedampfte Siliciumschicht 8 kann zur Einstellung des spezifischen Widerstands Dotierstoffe wie zum Beispiel Bor oder Phosphor enthalten. Einen Gehalt an den genannten Dotierstoffen erhält man dadurch, daß mit dem Silicium einer oder mehrere die*- ser Stoffe verdampft werden. Die Schicht 8 kann zur Einstellung des spezifischen Widerstands auch ein oder mehrere Metalle wie zum Beispiel Aluminium enthalten. Die Metalle können ebenfalls durch Aufdampfen mit dem Silicium in dieses eingebaut werden.
Mit Änderung des spezifischen Widerstands der Schicht 8 lassen sich die Potentialverhältnisse am Rand des Halbleiterelements einstellen. So kann die Schicht 8 beispielsweise mit Phosphor
dotiert sein und einen spezifischen Widerstand von 10 Ohm cm haben.
Die Siliciumschicht 8 wurde in einer Vakuum-Bedampfungsanlage bei einem Druck von ca. 6,5 . 10" Pa (5 . 10 Torr) aufgedampft. Als Siliciumquelle kann beispielsweise ein Siliciumblock verwendet werden. Das Silicium kann mittels eines Elektronen-Strahls verdampft werden. Mit einer Beschleunigungsspannung von 8 kV und einem Strom von rund 0,5 A wurde eine Aufdampfrate von 0,25 /um/min erzielt. Sie läßt sich durch Erhöhung der Energie des Elektronenstrahls auch beispielsweise auf 0,5 /um/min und darüber steigern.
809883/0329
77? 10 77 BRO
Das Silicium kann auch durch einen Ionenstrahl, durch direkten Stromdurchfluß oder durch induktive Erhitzung verdampft werden. Es ist auch möglich, das Silicium durch Strahlungswärme zu verdampfen.
5
Die Schicht 8 kann auch aus mehreren nacheinander aufgedampften Schichten mit jeweils verschiedenen Eigenschaften bestehen. Damit erhält man eine Änderung des spezifischen Widerstands über die Dicke und eine Beeinflussung der Potentialverhältnisse an der Randfläche des Halbleiterelements.
Anschließend an das Bedampfen des Halbleiterelements wird die aufgedampfte Siliciumschicht getempert. Das Tempern findet bei einer Temperatur zwischen Zimmertemperatur und der Kristallisationstemperatur des Siliciums statt. Die Kristallisationstemperatur des Siliciums liegt nach Literaturangaben zwischen 700 und 900 K. Bei bereits kontaktierten Halbleiterelementen wird das Tempern bei einer Temperatur vorgenommen, die unterhalb der Schmelztemperatur des zum Kontaktieren verwendeten Materials, zum Beispiel Weichlot, oder einer anderen Metallisierung liegt. Durch das Tempern lassen sich der Sperrstrom in Sperrichtung und der Sperrstrom in Kipprichtung des Halbleiterelements drastisch absenken. In Fig. 2 ist dargestellt, daß der Sperrstrom bei einem bestimmten Halbleitertyp ohne das Tempern bei 2 . 10* nA lag. Nach einer Temperzeit von drei Stunden bei 280 0C lag der Sperrstrom für drei Meßexemplare zwischen 3 und 5 . 10 nA. Nach 23 und 41 Stunden Temperzeit bei 280 0C wurden weitere Absenkungen der Sperrströme beobachtet.
Das Aufdampfen des Siliciums selbst kann bei Zimmertemperatur durchgeführt werden. Die Temperatur der anschließenden Wärmebehandlung kann dann so gewählt werden, daß die gewünschte Absenkung der Sperrströme erreicht wird, ohne daß zum Beispiel bereits kontaktierte Bauelemente in Mitleidenschaft gezogen werden. Damit ist es möglich, bereits aufgelötete und kontaktierte Chips zu passivieren, so daß keine Maskierung oder kein selektives Ätzen der Chips erforderlich ist.
809883/0329 - 5 -
77Ρ 1 0 77 BRO
Halbleiterelemente, die durch Aufdampfen einer Siliciumschicht und nachfolgendes Tempern passiviert wurden, wiesen eine überraschend gute Stabilität der Kennlinien bei niedrigem Stromniveau auf. Dies galt sowohl für die Sperrkennlinien in Rückwärtsrichtung bei Dioden und Transistoren als auch für die Sperrkennlinien in Rückwärtsrichtung und Kipprichtung bei Thyristoren. Bei Thyristoren trat auch der sogenannte Yoshida-Effekt nicht mehr auf, der eine drastische Erhöhung der Sperrströme nach vorhergehender Durchlaßbelastung bewirkt.
Die Stabilität der Kennlinien läßt sich anschaulich an Hand der Fig. 3 erklären, in der die Gestalt der Raumladungszone dargestellt ist, wenn der pn-übergang 7 in Sperrichtung beansprucht ist. Zu Anfang der Sperrbelastung verlaufen die Grenzen 11, 12 der Raumladungszone 10 zum Beispiel parallel zu den pn-Übergängen. Liegt längere Zeit Sperrbelastung an, so weitet sich die Raumladungszone dadurch auf, daß sich die Grenze 12 der Raumladungszone 10 am Rand des Halbleiterelements in Richtung auf den pn-übergang 6 verschiebt. Gleichzeitig entfernt sich die Grenze 11 der Raumladungszone 10 vom pn-übergang 7, jedoch nur in erheblich schwächerem Maße, da die Zone 4 stärker als die Zone 3 dotiert ist. Die Aufweitung der Raumladungszone ist in der Fig. gestrichelt dargestellt. Mit größer werdender Aufweitung der Raumladungszone nimmt der Sperrstrom zu, bis mit Erreichen des pn-übergangs 6 am Rand der sogenannte Punch-Through-Effekt eintritt, wo der pn-übergang 7 seine Sperrfähigkeit verliert. Die Aufweitung findet auch am pn-übergang 6 statt, wenn das Halbleiterelement in der umgekehrten Richtung, das heißt der Kipprichtung, mit einer Spannung belastet wird.
Mit der Passivierungsschicht gemäß der Erfindung weitet sich die Raumladungszone 10 am Rand nicht mehr auf. Dies läßt sich beispielsweise mit der bekannten lichtelektrischen Methode zur Untersuchung der Raumladungszonen am Rand eines Halbleiterelements
Vb feststellen. Dies bedeutet, daß sich die Sperrströme nicht erhöhen, mit anderen Worten, daß die Kennlinien in Sperrichtung stabil bleiben.
809883/0329
77Ρ 1 0 77 BRD
Die Erfindung wurde in Verbindung mit einem Halbleiterelement für einen Thyristor beschrieben. Sie läßt sich jedoch auch bei Dioden, Transistoren und anderen Halbleiterbauelementen verwenden. Sie ist gleichermaßen für Mesa- oder Planarstrukturen verwendbar. Wesentlich ist, daß auf mindestens denjenigen Bereich, in dem die pn-Übergänge an die Oberfläche des Halbleiterelements treten, Silicium aufgedampft wird.
A Patentansprüche
3 Figuren
- 7 809583/0329

Claims (4)

Patentansprüche
1. Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht, dadurch gekennzeichnet , daß das Silicium aufgedampft wird und dann die aufgedampfte Schicht (8) getempert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (8) bei Temperaturen zwischen der Raumtemperatur und der Kristallisationstemperatur des aufgedampften Siliciums getempert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht (8) bei Temperaturen getempert wird, die unterhalb der Schmelztemperatur einer auf das Halbleiterelement aufgebrachten Metallisierung liegen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in sauerstoffhaltiger Atmosphäre getempert wird.
809883/0329
DE19772730367 1977-07-05 1977-07-05 Verfahren zum passivieren von halbleiterelementen Granted DE2730367A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19772730367 DE2730367A1 (de) 1977-07-05 1977-07-05 Verfahren zum passivieren von halbleiterelementen
GB22229/78A GB1587030A (en) 1977-07-05 1978-05-25 Passivation of semiconductor elements
EP78100268A EP0000480B1 (de) 1977-07-05 1978-06-28 Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht
IT25181/78A IT1096857B (it) 1977-07-05 1978-06-30 Procedimento per passivare elementi semiconduttori
CA306,759A CA1111149A (en) 1977-07-05 1978-07-04 Passivation of semiconductor elements
JP8187078A JPS5417672A (en) 1977-07-05 1978-07-05 Method of stabilizing semiconductor piece
US06/178,750 US4322452A (en) 1977-07-05 1980-08-18 Process for passivating semiconductor members

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772730367 DE2730367A1 (de) 1977-07-05 1977-07-05 Verfahren zum passivieren von halbleiterelementen

Publications (2)

Publication Number Publication Date
DE2730367A1 true DE2730367A1 (de) 1979-01-18
DE2730367C2 DE2730367C2 (de) 1988-01-14

Family

ID=6013203

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772730367 Granted DE2730367A1 (de) 1977-07-05 1977-07-05 Verfahren zum passivieren von halbleiterelementen

Country Status (7)

Country Link
US (1) US4322452A (de)
EP (1) EP0000480B1 (de)
JP (1) JPS5417672A (de)
CA (1) CA1111149A (de)
DE (1) DE2730367A1 (de)
GB (1) GB1587030A (de)
IT (1) IT1096857B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3021175A1 (de) * 1980-06-04 1981-12-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum passivieren von siliciumbauelementen
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US6355973B1 (en) * 1991-02-20 2002-03-12 Texas Instruments Incorporated Integrated circuit having a sealed edge
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860066A (en) * 1987-01-08 1989-08-22 International Business Machines Corporation Semiconductor electro-optical conversion
ES2072321T3 (es) * 1989-02-01 1995-07-16 Siemens Ag Capa de pasivado electroactiva.
EP0381110B1 (de) * 1989-02-01 1994-06-29 Siemens Aktiengesellschaft Schutzschicht für elektroaktive Passivierschichten
US5213670A (en) * 1989-06-30 1993-05-25 Siemens Aktiengesellschaft Method for manufacturing a polycrystalline layer on a substrate
JP2501641B2 (ja) * 1989-07-19 1996-05-29 住友重機械工業株式会社 長尺搬送材の横送り装置
DE4137341C1 (de) * 1991-11-13 1993-04-29 Siemens Ag, 8000 Muenchen, De
US6885522B1 (en) 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
US10581082B2 (en) * 2016-11-15 2020-03-03 Nanocomp Technologies, Inc. Systems and methods for making structures defined by CNT pulp networks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2018517A1 (en) * 1970-04-17 1971-11-25 Hitachi Ltd Semiconductor with passivating film of silica and tantalum - pentoxide having improved moisture resistance
DE2513459B2 (de) * 1974-03-30 1981-01-08 Sony Corp., Tokio Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2789258A (en) * 1955-06-29 1957-04-16 Raytheon Mfg Co Intrinsic coatings for semiconductor junctions
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3765940A (en) * 1971-11-08 1973-10-16 Texas Instruments Inc Vacuum evaporated thin film resistors
US3806361A (en) * 1972-01-24 1974-04-23 Motorola Inc Method of making electrical contacts for and passivating a semiconductor device
JPS6022497B2 (ja) * 1974-10-26 1985-06-03 ソニー株式会社 半導体装置
JPS6041458B2 (ja) * 1975-04-21 1985-09-17 ソニー株式会社 半導体装置の製造方法
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
FR2335951A1 (fr) * 1975-12-19 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur a surface passivee et procede d'obtention de la structure de passivation
DE2632647A1 (de) * 1976-07-20 1978-01-26 Siemens Ag Halbleiterbauelement mit passivierender schutzschicht
DE2642413A1 (de) * 1976-09-21 1978-03-23 Siemens Ag Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht
US4179528A (en) * 1977-05-18 1979-12-18 Eastman Kodak Company Method of making silicon device with uniformly thick polysilicon
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2018517A1 (en) * 1970-04-17 1971-11-25 Hitachi Ltd Semiconductor with passivating film of silica and tantalum - pentoxide having improved moisture resistance
DE2513459B2 (de) * 1974-03-30 1981-01-08 Sony Corp., Tokio Halbleiterbauelement mit einer polykristallinen Siliciumabdeckung und Verfahren zu seiner Herstellung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3021175A1 (de) * 1980-06-04 1981-12-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum passivieren von siliciumbauelementen
EP0041684A1 (de) * 1980-06-04 1981-12-16 Siemens Aktiengesellschaft Verfahren zur Vorbereitung einer anschliessenden Kontaktierung von mit einer Aluminisierung versehenen Siliciumbauelementen
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US6355973B1 (en) * 1991-02-20 2002-03-12 Texas Instruments Incorporated Integrated circuit having a sealed edge
DE10358985B3 (de) * 2003-12-16 2005-05-19 Infineon Technologies Ag Halbleiterbauelement mit einem pn-Übergang und einer auf einer Oberfläche aufgebrachten Passivierungsschicht
US7187058B2 (en) 2003-12-16 2007-03-06 Infineon Technologies Ag Semiconductor component having a pn junction and a passivation layer applied on a surface

Also Published As

Publication number Publication date
US4322452A (en) 1982-03-30
EP0000480A1 (de) 1979-02-07
JPS5417672A (en) 1979-02-09
CA1111149A (en) 1981-10-20
IT7825181A0 (it) 1978-06-30
DE2730367C2 (de) 1988-01-14
GB1587030A (en) 1981-03-25
EP0000480B1 (de) 1981-08-12
IT1096857B (it) 1985-08-26
JPS6158976B2 (de) 1986-12-13

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0075874B1 (de) Verfahren zur Erzeugung elektrisch leitender Schichten
DE2730367A1 (de) Verfahren zum passivieren von halbleiterelementen
EP0400178B1 (de) Halbleiterbauelement mit Passivierungsschicht
DE112010005626T5 (de) Halbleitervorrichtung
DE3632209A1 (de) Elektrodenstruktur fuer einen siliciumcarbid-einkristallhalbleiter
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
EP0343369A1 (de) Verfahren zum Herstellen eines Thyristors
EP0833388A2 (de) Halbleiterbauelement mit Lateralwiderstand
DE102015207981A1 (de) Siliziumcarbid-Halbleitervorrichtung
EP1114465B1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE3117202C2 (de)
DE1032405B (de) Flaechenhalbleiter mit guter Waermeableitung
DE2804147C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2831035A1 (de) Verfahren zur herstellung eines waermeempfindlichen halbleiter-schaltelements
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2654416A1 (de) Verfahren zur herstellung von schottky-dioden mit verbesserter hoehe der barriere
DE2632647A1 (de) Halbleiterbauelement mit passivierender schutzschicht
DE2642413A1 (de) Verfahren zum aufbringen einer aus silicium bestehenden passivierungsschicht
EP0009125A1 (de) Halbleiterbauelement mit passivierender Schutzschicht
DE2142342A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE1170082B (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE2710701A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee