DE2426529C3 - Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit - Google Patents
Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuitInfo
- Publication number
- DE2426529C3 DE2426529C3 DE2426529A DE2426529A DE2426529C3 DE 2426529 C3 DE2426529 C3 DE 2426529C3 DE 2426529 A DE2426529 A DE 2426529A DE 2426529 A DE2426529 A DE 2426529A DE 2426529 C3 DE2426529 C3 DE 2426529C3
- Authority
- DE
- Germany
- Prior art keywords
- zone
- zones
- emitter
- epitaxial layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 2
- 238000013461 design Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000035558 fertility Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/63—Combinations of vertical and lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
- H10D84/0116—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including integrated injection logic [I2L]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung beschäftigt sich mit der Herstellung eines für die I2L-Auslegung einer monolithisch integrierten Schaltung vorgesehenen Transistors. Die Bezeichnung I2L leitet sich als Abkürzung aus der in der englischsprachigen Literatur verwendeten Bezeichnung »Integrated Injection Logic« ab, vgl. »Philips Technical Review« (33) Nr. 3 (1973), Seiten 76 bis 85. Dieses Auslegungsprinzip wird auch als »Merged Transistor Logic« bezeichnet, vgl. »1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers«, Seiten 90 bis 93. Im gleichen Zusammenhang wäre auf die DE-OS 2021824 zu verweisen. Das Hauptmerkmal dieses Auslegungsprinzips ist ein Injektor, der als Teil einer lateralen Tranistorstruktur den Stromfluß in einem vertikalen, invers betriebenen Transistor, dessen Kollektor also an der Halbleiteroberfläche liegt, steuert. Der Injektor kann im Ersatzschaltbild als Ersatzschaltbild-Transitor dargestellt werden, dessen Basis auf Emitterpotential des betreffenden vertikalen Transisors und dessen Kollektor an der Basis des vertikalen Transistors liegt. Die Kollektorzone des Ersatzschaltbild-Transistors ist identisch mit der Basiszone des vertikalen Transistors.The invention is concerned with the production of a transistor provided for the I 2 L design of a monolithic integrated circuit. The designation I 2 L is derived as an abbreviation from the designation "Integrated Injection Logic" used in the English-language literature, see "Philips Technical Review" (33) No. 3 (1973), pages 76 to 85. This interpretation principle is also used referred to as “Merged Transistor Logic”, see “1972 IEEE International Solid-State Circuits Conference, Digest of Technical Papers”, pages 90 to 93. In the same context, reference should be made to DE-OS 2021824. The main feature of this design principle is an injector which, as part of a lateral transistor structure, controls the flow of current in a vertical, inversely operated transistor, the collector of which is therefore on the semiconductor surface. The injector can be represented in the equivalent circuit diagram as an equivalent circuit diagram transistor, the base of which is at the emitter potential of the relevant vertical transistor and the collector of which is at the base of the vertical transistor. The collector zone of the equivalent circuit transistor is identical to the base zone of the vertical transistor.
Vorteile dieses vorstehend erwähnten Auslegungsprinzips der Injektionslogik (I2L) sind ein relativ geringer Oberflächenbedarf an Halbleitermaterial und die Möglichkeit der leichten Realisierbarkeit von digitalen Schaltungen mit Mehrfachkollektortransistoren in normaler Planardiffusionstechnik ohne Widerstände und Kondensatoren. Ferner sind keine besonderen Stromquellen, beispielsweise Konstantstromquellen, für die einzelnen Transistoren erforderlich, da die Stromversorgung über die vorhandenen Injektoren erfolgt.Advantages of the above-mentioned design principle of the injection logic (I 2 L) are a relatively small surface area of semiconductor material and the possibility of easy implementation of digital circuits with multiple collector transistors in normal planar diffusion technology without resistors and capacitors. Furthermore, no special current sources, for example constant current sources, are required for the individual transistors, since the power supply takes place via the existing injectors.
Entsprechend der bei der Herstellung von monolithischen integrierten Schaltungen angewendeten Technik werden auch bei der I2L-Auslegung die Zonen - Kollektorzonen, Basiszonen, Isolierzonen - in der Epitaxialschicht des einen Leitungstyps auf einem plattenförmigen Substratkörper, insbesondere aus Silicium, des anderen Leitungstyps unter Anwendung des allgemein bekannten Planardiffusionsverfahrens hergestellt. Um ausreichend hohe Stromverstärkungswerte der I;L-Transistoren zu gewährleisten, ist jedoch eine dünnere Epitaxialschicht erforderlich, als sie bei einer herkömmlichen Bipolar-Auslegung imAccording to the technology used in the production of monolithic integrated circuits, the I 2 L design also uses the zones - collector zones, base zones, insulating zones - in the epitaxial layer of one conduction type on a plate-shaped substrate body, in particular made of silicon, of the other conduction type using the well-known planar diffusion method produced. In order to achieve sufficiently high current amplification values for the I ; To ensure L-transistors, however, a thinner epitaxial layer is required than in a conventional bipolar design
Unterschied zu einer I2L-Auslegung erforderlich ist.Difference to an I 2 L design is required.
Wird also eine monolithisch integrierte SchaltungSo it will be a monolithic integrated circuit
ausgelegt, welche einen Teil in I2L-Auslegung und einen Teil in herkömmlicher Bipolar-Auslegung - insbesondere mit für höhere Spannungen erforderlichen größeren Dicken der Epitaxialschicht - enthält, so sind zusätzliche Arbeitsgänge erforderlich, um die sich widerstrebenden Anforderungen hinsichtlich der Dicke der Epitaxialschicht zu erfüllen.designed, which contains a part in I 2 L design and a part in conventional bipolar design - in particular with greater thicknesses of the epitaxial layer required for higher voltages - additional operations are required to meet the conflicting requirements with regard to the thickness of the epitaxial layer fulfill.
Die Erfindung betrifft ein Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I:L-Schaltung gemäß dem Oberbegriff des Anspruchs 1, wie es aus »Valvo Berichte«.The invention relates to a planar diffusion method for producing a transistor in a monolithically integrated I : L circuit according to the preamble of claim 1, as it is from "Valvo Reports".
XVIII (April 1974), Seiten 215 bis 226, bekannt ist. Der Erfindung liegt die aus der letztgenannten Literaturstelle bekannte Aufgabe zugrunde, das bekannte Verfahren so weiterzubilden, daß auch bei relativ dicken Epitaxialschichten ausreichend hoheXVIII (April 1974), pages 215-226. The invention resides in the latter reference known object to develop the known method so that even with relative thick epitaxial layers sufficiently high
bo Stromverstärkungsfaktoren der Transistoren der PL-Schaltung gewährleistet sind.bo current amplification factors of the transistors of the PL circuit are guaranteed.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 genannte Verfahrensmaßnahme gelöst.According to the invention, this object is achieved by what is stated in the characterizing part of claim 1 Procedural measure resolved.
(i-i Die Lösung dieser Aufgabe ermöglicht die Herstellung einer monolithisch integrierten I2L-Schaltung, bei der auf einem Substrat gleichzeitig mit minimalem Prozeßaufwand und bei bestmöglicher Kompatibilität(ii The solution to this problem enables the production of a monolithically integrated I 2 L circuit, in which on a substrate at the same time with minimal process effort and with the best possible compatibility
der Prozeßschritte zugleich mit einem Bereich der I2L-Schaltung ein Bereich in konventioneller Bipolar-Auslegung hergestellt werden kann. Dabei kann nämlich wie in herkömmlicher Bipolar-Auslegung von einem Substrat des einen Leitungstyps mit einer einheitlich dicken Epitaxialschicht des anderen Leitungstyps mit hochdotierten Zwischenschichten (»Buried Layers«) ausgegangen werden.of the process steps at the same time as an area of the I 2 L circuit, an area can be produced in a conventional bipolar design. As in the conventional bipolar design, a substrate of one conduction type with a uniformly thick epitaxial layer of the other conduction type with heavily doped intermediate layers (“buried layers”) can be assumed.
Gemäß einer Ausgestaltung kann das Planardiffusionsverfahren auch so durchgeführt werden, daß gleichzeitig mit einer Isolationsdiffusion von den Leitungstyp des Substrats erzeugenden Dotierstoff zum Herstellen von die Elemente eines Bereichs mit bipolaren Transistoren, deren Emitterzonen an der Oberfläche des Halb'eiterkörpers liegen, rahmenförmig umgebenden und die Epitaxialschicht durchdringenden Isolationszonen eine die Injektorzone berührende Injektorteilzone diffundiert wird, welche von der hochdotierten Zwischenschicht vom Le;tungstyp der Epitaxialschicht begrenzt wird.According to one embodiment, the planar diffusion process can also be carried out in such a way that, at the same time as an insulation diffusion of the dopant generating the conductivity type of the substrate, to produce the elements of a region with bipolar transistors, the emitter zones of which are on the surface of the semiconductor body, frame-like and surround the epitaxial layer penetrating insulation zones, an injector subzone touching the injector zone is diffused, which is diffused by the highly doped intermediate layer of the Le ; type of epitaxial layer is limited.
Im Interesse eines geringen Zuleitungswiderstanides ist es günstig, daß die die Epitaxialschicht durchdringende Kontaktierzone in parallel zur Oberfläche des Halbleiterkörpers liegenden Ebenen U-förmigen Querschnitt aufweist.In the interest of a low lead resistance it is favorable that the contacting zone penetrating the epitaxial layer is parallel to the surface of the semiconductor body lying planes U-shaped cross section.
Die gleichzeitige Herstellung der Emitterteilzone mit den Kollektorzonen bzw. der Kollektorzone bei dem Verfahren nach der Erfindung hat den Vorteil, daß sehr enge Toleranzen und daher kleine Abstände zwischen der Emitterteilzone und den Kollektorzonen bzw. der Kollektorzone reproduzierbar eingehalten werden können. Außerdem besteht die Möglichkeit, reproduzierbar die ß-Werte der einzelnen Transistoren durch Wahl und Festlegung mittels einer einzigen Diffusionsmaske einzustellen, so daß die Emitterteilzone den an der Halbleiteroberfläche liegenden Basiszonenteil zwischen mehreren Kollektorzonen und der Kontaktierzone entsprechend den /i-Werten unterschiedlich eir engen.The simultaneous production of the emitter zone with the collector zones or the collector zone in the method according to the invention has the advantage that very tight tolerances and therefore small distances between the emitter zone and the collector zones or the collector zone can be maintained reproducibly. It is also possible to reproducibly the .beta.-values of the individual transistors by select and determine by means of a single diffusion mask set, so that the emitter subregion tight different eir the lying at the semiconductor surface base part between a plurality of collector regions and the contacting zone in accordance with the / i values.
Im folgenden wird die Erfindung anhand eines Beispiels, das die Herstellung eines Transistors für den I2L-TeU einer monolithisch integrierten Schaltung zeigt, welche noch einen Teil in herkömmlicher Bipolar-Auslegung aufweist, in Verbindung mit der Zeichnung näher erläutert. Es zeigenIn the following, the invention is explained in more detail using an example that shows the production of a transistor for the I 2 L-TeU of a monolithic integrated circuit, which still has a part in a conventional bipolar design, in conjunction with the drawing. Show it
Fig. 1 bis 4 ausschnittsweise Ansichten von Schnitten senkrecht zur Oberflächenseite eines plattenförmigen HalbleiteTkörpers, die zur Erläuterung der aufeinanderfolgenden Arbeitsprozesse des Planardiffusionsverfahrens dienen, und1 to 4 partial views of sections perpendicular to the surface side of a plate-shaped Semiconductor body used to explain the successive Work processes of the planar diffusion process are used, and
Fig. 5 eine Aufsicht zur Schnittansicht entlang der Schnittlinie A-A entsprechend der Fig. 4.FIG. 5 shows a plan view of the sectional view along the section line AA corresponding to FIG. 4.
Zur Herstellung einer monolithisch integrierten Festkörperschaltung mit einem bipolaren Bereich 8, der in üblicher Bipolar-Auslegung ausgebildete Planartransistorelemente, pn-Diodenelemente und/oder diffundierte Widerstandselemente aufweisen kann und der ferner einen anhand der Figuren der Zeichnung erläuterten I:L-Bereich mit einem entsprechend ausgelegten Transistor aufweist, wird zunächst auf einem plattenförmigen Substi^: jus Silicium des einen Leitungstyps, beispielsweise vom p-Leitungstyp entsprechend dem Ausführungsbeispiel, unter Anwendung des bekannten Planardiffusionsverfahrens am Ort der herzustellenden Isolationszone 7 eine p-leitende Zone 13, auf welche auch verzichtet werden kann, und am Ort der herzustellenden Emitterzone des Transistors der I2L-Auslegung eine η+-leitende Zwischenschicht hergestellt. Nach Entfernung der Diffusionsmaske wird anschließend eine n-leitende Epitaxialschicht 9 aufgebracht, so daß eine Anordung gemäß der Fig. 1 entsteht. Diese Anordnung enthält somit neben der Zwischenschicht 4 eine Isolationsteilzone 13 in Form von »vergrabenen Schichten«. Die Dicke der Epitaxialschicht 9 wird entsprechend den maximal geforderten elektrischen Werten des bzw. der Transistoren, Dioden und/oder Widerstandselemente im bipolaren Bereich 8 bemessen. Die Dicke der Epitaxialschicht 9 ist daher, insbesondere bei höherer Anforderungen an die Spannungsfestigkeit der Elemente im bipolaren Bereich 8, größer, als für die optimale Auslegung des I2L-Bereichs tragbar ist. Dies gilt insbesondere für die Ergiebigkeit der teilweise durch die Zwischenschicht 4 gebildeten Emitterzone. Dieser Zwischenschicht 4 ist zwar ebenfalls ein n-leitender Zonenteil vorgelagert mit einer Dotierungskonzentration entsprechend der Epitaxialschicht 9, diese Dotierungskonzentration muß aber so niedrig entsprechend einem spezifischen Widerstand von einigen Ohm · cm bemessen werden, daß praktisch nur die Dotierungskonzentration der Zwischenschicht 4 in die Emitterergiebigkeit eingeht. Da die Zwischenschicht 4 aber etwa in einem Abstand der um die Basiszonendicke verminderten Dicke der Epitaxialschicht 9 vom Emitter-Basis-pn-Übergang zu liegen kommt, werden im Bereich der I2L-Auslegung zu niedrige /3-Werte erhalten.For the production of a monolithically integrated solid-state circuit with a bipolar area 8, which can have planar transistor elements, pn diode elements and / or diffused resistance elements formed in the usual bipolar design and which also has an I : L area with a correspondingly designed Has transistor, is first on a plate-shaped Substi ^: jus silicon of one conduction type, for example of the p-conduction type according to the embodiment, using the known planar diffusion method at the location of the isolation zone 7 to be produced a p-conductive zone 13, which can also be dispensed with , and at the location of the emitter zone of the transistor of the I 2 L design to be produced, an η + -conducting intermediate layer is produced. After the diffusion mask has been removed, an n-conducting epitaxial layer 9 is then applied, so that an arrangement according to FIG. 1 is produced. In addition to the intermediate layer 4, this arrangement thus contains an insulation subzone 13 in the form of “buried layers”. The thickness of the epitaxial layer 9 is dimensioned in accordance with the maximum required electrical values of the transistor or transistors, diodes and / or resistance elements in the bipolar region 8. The thickness of the epitaxial layer 9 is therefore greater than is acceptable for the optimal design of the I 2 L area, especially when there are higher demands on the dielectric strength of the elements in the bipolar region 8. This applies in particular to the productivity of the emitter zone partially formed by the intermediate layer 4. This intermediate layer 4 is also preceded by an n-conductive zone part with a doping concentration corresponding to the epitaxial layer 9, but this doping concentration must be measured so low, corresponding to a specific resistance of a few ohm cm, that practically only the doping concentration of the intermediate layer 4 is included in the emitter yield . However, since the intermediate layer 4 comes to lie approximately at a distance of the thickness of the epitaxial layer 9 from the emitter-base pn junction, which is reduced by the base zone thickness, / 3 values that are too low are obtained in the area of the I 2 L design.
Durch das Planardiffusionsverfahren nach der Erfindung wird dieses Problem ohne zusätzliche Planardiffusionsprozesse gelöst, d. h. beim Planardiffusionsverfahren nach der Erfindung ist neben den ohnehin bei der herkömmlichen bipolaren Auslegung üblichen Diffusionsprozessen zum Herstellen der »vergrabenen Schichten«, den Isolationszonen, den Basiszonen, den Emitterzonen einschließlich den Kontaktierungszonen kein weiterer Planardiffusionsprozeß erforderlich. The planar diffusion method according to the invention eliminates this problem without additional planar diffusion processes solved, d. H. in the planar diffusion process according to the invention is in addition to the anyway In the conventional bipolar design, the usual diffusion processes for producing the »buried Layers «, the isolation zones, the base zones, the emitter zones including the contacting zones no further planar diffusion process required.
Es ist möglich, die Epitaxialschicht 9 auch in zwei Schritten aufzubringen und zwischen den beiden Teilschichten weitere »vergrabene Schichten« vorzusehen, wodurch eine Erhöhung der Emitterergiebigkeit und eine erhöhte Packungsdichte erzielt werden kann, die Genauigkeit und Einstellmöglichkeit hinsichtlich der einzelnen ß-Werte wird hierdurch aber nicht erhöht, worauf noch näher eingegangen wird.It is possible, 9 deposit the epitaxial layer in two steps and "provide further between the two sub-layers" buried layers, thereby increasing the emitter fertility and an increased packing density can be achieved, the accuracy and adjustment of the individual ß values is respect this way but not increased, which will be discussed in more detail below.
Als nächstes werden nun gemäß Fig. 2 in die freiliegende Oberfläche der Epitaxialschicht 9 unter Verwendung von p-dotierenden Diffusionsmaterialien die Basiszonen 12 und die Injektorzonen 10 gleichzeitig mit der Basiszonendiffusion des bipolaren Bereichs 8 hergestellt. Die Herstellung dieser Zonen kann auch so erfolgen, daß zunächst im Bereich der I2L-Auslegung eine p-leitende Schicht einheitlicher Dicke hergestellt wird, welche anschließend entsprechend dem erforderlichen Muster der einzelnen Basiszonen 12 und der davon getrennten Injektorzonen 10 unter Anwendung einer diese Schicht einheitlicher Dicke durchdringenden Planardiffusion aufgeteilt wird.Next, according to FIG. 2, the base zones 12 and the injector zones 10 are produced simultaneously with the base zone diffusion of the bipolar region 8 in the exposed surface of the epitaxial layer 9 using p-doping diffusion materials. These zones can also be produced in such a way that a p-conductive layer of uniform thickness is first produced in the area of the I 2 L design, which is then produced in accordance with the required pattern of the individual base zones 12 and the separate injector zones 10 using this layer uniform thickness penetrating planar diffusion is divided.
Gemäß der Fig. 3 werden nun p-dotierende und η-dotierende Materialien entsprechend den herzustellenden Isolationszonen 7 und den Kontaktierzonen 3 unter Anwendung des Planardiffusionsverfahrens aufgebracht und entsprechend der Fig. 3 mindestens bis an die Isolationszone 13 bzw. bis an die Zwischenschicht 4 diffundiert.According to FIG. 3, p-doping and η-doping materials are now corresponding to those to be produced Isolation zones 7 and the contact zones 3 using the planar diffusion process applied and according to FIG. 3 at least up to the isolation zone 13 or up to the intermediate layer 4 diffuses.
Vorzugsweise wird diese Kontaktierzone 3 U-för-This contact zone is preferably 3 U-shaped
mig ausgebildet, wie die Aufsicht der Fig. 5 erkennen läßt. Dadurch wird der Bahnwiderstand von der Zwischenschicht 4 zu der noch herzustellenden Emitterteilzone 2 auf niedrige Werte gebracht. Auch kann zur Erhöhung der Ergiebigkeit der Injektorzone 10 und damit ebenfalls zur Erhöhung des /3-Wertes des Transistors mindestens bis an die Injektorzone 10, vorzugsweise innerhalb deren Berandung, eine Injektorteilzone 11 gleichzeitig mit der Isolationszone 7 diffundiert werden, welche auf die η-leitende Zwischenschicht 4 aufläuft und dadurch begrenzt wird.mig formed, as can be seen from the top view of FIG. This removes the resistance from the intermediate layer 4 brought to low values for the emitter subzone 2 still to be produced. Also can to increase the productivity of the injector zone 10 and thus also to increase the / 3 value of the Transistor at least up to the injector zone 10, preferably within its boundary, an injector sub-zone 11 are diffused simultaneously with the insulation zone 7, which is applied to the η-conductive intermediate layer 4 runs up and is thereby limited.
Als nächstes werden gemäß der Fig. 4 unter Anwendung des Planardiffusionsverfahrens gleichzeitig mit den Emitterzonen des bipolaren Bereichs 8 im Bereich der I'L-Auslegung die Koiiektorzonen 1 und die Emitterteilzonen 2 derart diffundiert, daß die Emitterteilzonen in Berührung mit der Kontaktierzone 3 den an der Halbleiteroberfläche liegenden Basiszonenteil 5 zwischen mindestens einer Kollektorzone 1 und der Kontaktierzone 3 einengen. Dadurch kann der ß-Wert des Transistors der I2L-Auslegung wesentlich erhöht werden, zumal aufgrund der gleichzeitigen Planardiffusion und der dazu erforderlichen photolithographischen Ätzprozesse beim Planardiffusionsverfahren nach der Erfindung geringste Abstände möglich und darüber hinaus auch sehr genau einstellbar sind. t Next, according to FIG. 4, using the planar diffusion process, simultaneously with the emitter zones of the bipolar area 8 in the area of the I'L design, the Koiiektor zones 1 and the emitter sub-zones 2 are diffused in such a way that the emitter sub-zones in contact with the contact zone 3 on the The base zone part 5 lying on the semiconductor surface is narrowed between at least one collector zone 1 and the contact zone 3. As a result, the ß-value of the transistor of the I 2 L design can be increased significantly, especially since, due to the simultaneous planar diffusion and the necessary photolithographic etching processes in the planar diffusion process according to the invention, the smallest distances are possible and also very precisely adjustable. t
Dieser Vorteil des Planardiffusionsverfahrens nach der Erfindung macht es in Weiterbildung möglich, die einzelnen ß-Werte auf unterschiedliche Werte einzustellen, indem die Abstände der Emitterteilzone 2 bzw. der Emitterteilzonen über deren Verlauf zu den einzelnen Kollektorzonen 1 auf unterschiedliche Werte gebracht werden, wodurch die an der Halbleiteroberfläche liegenden Basiszonenteile zwischen den Kollektorzonen 1 und der Kontaktierzone 3 unterschiedlich eingeengt sind.This advantage of the planar diffusion method according to the invention makes it possible in a further development to set the individual β values to different values by bringing the distances between the emitter subzone 2 or the emitter subzone over their course to the individual collector zones 1 to different values, whereby the The base zone parts lying on the semiconductor surface between the collector zones 1 and the contact zone 3 are differently narrowed.
Es ist zwar unter Anwendung des bereits erwähntenIt is true using what has already been mentioned
ίο Verfahrens mit einer Aufbringung von zwei Teilschichten anstelle einer Epitaxialschicht 9 und dazwischen angeordneten »vergrabenen Schichten« ebenfalls möglich, die /3-Werte der Transistoren im Bereich der I2L-Auslegung zu erhöhen; dieses Verfahren hatίο method with an application of two partial layers instead of an epitaxial layer 9 and "buried layers" arranged between them also possible to increase the / 3 values of the transistors in the area of the I 2 L design; this procedure has
is jedoch nicht die vorstehend erwähnten Vorteile einer Einstellung der einzelnen ß-Werte unter Ausnutzung der beim Planardiffusionsverfahren nach der Erfindung erreichbaren Toleranzen. Die Diffusion der Injektorteilzone 11 in Berührung mit der Injektorzone 10 hat bei einer streifenförmigen Injektorzone 10 gemäß der Fig. 5 den Vorteil, daß in der Injektorzone 10 der Bahnwiderstand im Verlauf dieser Injektorzone 10 wesentlich herabgesetzt wird und infolge dessen der Spannungsabfall verringert wird. Dies führt, insbesondere dort, wo die Injektorzone 10 infolge darüberliegender Leiterbahnen nicht durch Metallisierung kurzgeschlossen werden kann, zu einer merklichen Verbesserung des Injektionswirkungsgrades auf der Gesamtlänge der Injektorzone.However, this does not include the above-mentioned advantages of setting the individual β values using the tolerances that can be achieved in the planar diffusion process according to the invention. The diffusion of the injector subzone 11 in contact with the injector zone 10 has the advantage in a strip-shaped injector zone 10 according to FIG. This leads to a noticeable improvement in the injection efficiency over the entire length of the injector zone, particularly where the injector zone 10 cannot be short-circuited by metallization as a result of the conductor tracks lying above it.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (5)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2426529A DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
| GB22127/75A GB1482298A (en) | 1974-05-31 | 1975-05-22 | Monolithically integrated circuit |
| IT23742/75A IT1038519B (en) | 1974-05-31 | 1975-05-27 | PLANAR DIFFUSION FOR THE FABERI CAATION OF A TRANSISTOR |
| FR7516605A FR2273373B3 (en) | 1974-05-31 | 1975-05-28 | |
| NL7506334A NL7506334A (en) | 1974-05-31 | 1975-05-29 | PROCEDURE FOR PLANAR DIFFUSION. |
| JP50065986A JPS515974A (en) | 1974-05-31 | 1975-05-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2426529A DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2426529A1 DE2426529A1 (en) | 1975-12-11 |
| DE2426529B2 DE2426529B2 (en) | 1979-12-20 |
| DE2426529C3 true DE2426529C3 (en) | 1980-08-28 |
Family
ID=5917044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2426529A Expired DE2426529C3 (en) | 1974-05-31 | 1974-05-31 | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS515974A (en) |
| DE (1) | DE2426529C3 (en) |
| FR (1) | FR2273373B3 (en) |
| GB (1) | GB1482298A (en) |
| IT (1) | IT1038519B (en) |
| NL (1) | NL7506334A (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5541533B2 (en) * | 1974-12-04 | 1980-10-24 | ||
| JPS52141587A (en) * | 1976-05-20 | 1977-11-25 | Matsushita Electric Ind Co Ltd | Semiconductor device and its process |
| DE3004681A1 (en) * | 1980-02-08 | 1981-08-13 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Diode element for integrated circuit - achieves low noise and small differential impedance by using three specified zones |
| WO2008051503A2 (en) | 2006-10-19 | 2008-05-02 | Amberwave Systems Corporation | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
-
1974
- 1974-05-31 DE DE2426529A patent/DE2426529C3/en not_active Expired
-
1975
- 1975-05-22 GB GB22127/75A patent/GB1482298A/en not_active Expired
- 1975-05-27 IT IT23742/75A patent/IT1038519B/en active
- 1975-05-28 FR FR7516605A patent/FR2273373B3/fr not_active Expired
- 1975-05-29 NL NL7506334A patent/NL7506334A/en unknown
- 1975-05-31 JP JP50065986A patent/JPS515974A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS515974A (en) | 1976-01-19 |
| DE2426529A1 (en) | 1975-12-11 |
| NL7506334A (en) | 1975-12-02 |
| DE2426529B2 (en) | 1979-12-20 |
| GB1482298A (en) | 1977-08-10 |
| FR2273373B3 (en) | 1978-12-29 |
| FR2273373A1 (en) | 1975-12-26 |
| IT1038519B (en) | 1979-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
| DE2757762C2 (en) | Monolithic combination of two complementary bipolar transistors | |
| DE19704996A1 (en) | Process for the production of IGBT components | |
| DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
| DE1764570C3 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE2556668A1 (en) | SEMICONDUCTOR STORAGE DEVICE | |
| DE1903870A1 (en) | Process for producing monolithic semiconductor devices | |
| DE2133976B2 (en) | Monolithically integrated semiconductor device | |
| DE2426529C3 (en) | Planar diffusion process for manufacturing a transistor in a monolithically integrated I2 L circuit | |
| DE1764578C3 (en) | Method for producing a semiconductor arrangement with a field effect transistor | |
| DE1639549C2 (en) | Integrated semiconductor circuit | |
| DE2800363C2 (en) | Semiconductor device and method for the production thereof | |
| DE2525529A1 (en) | SEMICONDUCTOR ARRANGEMENT WITH COMPLEMENTARY TRANSISTOR STRUCTURES AND PROCESS FOR THEIR PRODUCTION | |
| DE2403816C3 (en) | Semiconductor device and method for its manufacture | |
| DE2627922A1 (en) | SEMI-CONDUCTOR COMPONENT | |
| DE2737503A1 (en) | FIELD EFFECT TRANSISTOR WITH INTERDIGITAL STRUCTURE AND PROCESS FOR ITS MANUFACTURING | |
| DE1769271C3 (en) | Method of manufacturing a solid-state circuit | |
| DE2602395C3 (en) | Monolithically integrated I2 L planar transistor and process for its manufacture | |
| DE2133980C3 (en) | Method for manufacturing an integrated semiconductor circuit | |
| DE2101278A1 (en) | Integrated semiconductor device and method for making same | |
| DE2557911C2 (en) | Method for producing a monolithic integrated circuit | |
| DE2414222A1 (en) | METHOD OF MANUFACTURING A TRANSISTOR | |
| DE2105178C3 (en) | Integrated semiconductor circuit | |
| DE7605242U1 (en) | INTEGRATED MONOLITHIC ARRANGEMENT WITH POWER TRANSISTOR AND SIGNAL TRANSISTOR AREAS | |
| DE4443933A1 (en) | Semiconductor device with bipolar transistors separated by insulating layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |