[go: up one dir, main page]

DE2150695B2 - Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen - Google Patents

Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen

Info

Publication number
DE2150695B2
DE2150695B2 DE19712150695 DE2150695A DE2150695B2 DE 2150695 B2 DE2150695 B2 DE 2150695B2 DE 19712150695 DE19712150695 DE 19712150695 DE 2150695 A DE2150695 A DE 2150695A DE 2150695 B2 DE2150695 B2 DE 2150695B2
Authority
DE
Germany
Prior art keywords
intermediate layer
metallic body
insulating
insulating intermediate
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19712150695
Other languages
English (en)
Other versions
DE2150695A1 (de
Inventor
Gerhard Dipl-Phys 7022 Leinfelden Kirner Kuno Dr-Ing 7016 Gerlingen Staiger Karl 7056 Beutelsbach Conzelmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19712150695 priority Critical patent/DE2150695B2/de
Publication of DE2150695A1 publication Critical patent/DE2150695A1/de
Publication of DE2150695B2 publication Critical patent/DE2150695B2/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum isolierten Aufbau von Halbleiterelementen, gedruckten und/oder monolithisch und/oder hybrid integrierten Schaltungen auf einem metallischen, als Träger dienenden Körper mittels einer isolierenden Zwischenschicht.
Plättchen aus Halbleiterkristallen können je nach dem Herstellungsverfahren die verschiedenartigsten Bauelemente bilden, wie beispielsweise Dioden, Transistoren, Thyristoren; sie können aber auch ganze Schaltungen oder Teile daraus enthalten. Die in den Plättchen umgesetzte Verlustwärme muß nach außen abgeführt werden. Die Plättchen sind deshalb meist auf den Boden eines Metallgehäuses aufgelötet oder auflegiert Die aufgelötete Seite des Halbleiterkristalls, das Substrat, stellt normalerweise eine Elektrode, die Substratelektrode, des Halbleitersystems dar. Enthält eine Schaltung mehrere Halbleiterbauelemente, so können deren Substratelektroden auf unterschiedlichen Potentialen liegen. Sollen sie sich auf einem gemeinsamen metallischen Körper befinden, so müssen die Substrate gegeneinander isoliert werden. Bei einzelverpackten Bauelementen geschieht dies durch Einbringen dünner Plättchen aus Isoliermaterial, wie beispielsweise Glimmer oder Teflon, zwischen den Gehäuseboden und den gemeinsamen metallischen Körper. Es sind aber auch einzelverpackte Bauelemente, wie beispielsweise Hochfrequenztransistoren, bekannt, bei denen zwischen den Kristall und das Metallgehäuse eine isolierende Scheibe aus keramischem Material eingebracht ist Auch ist es bekannt, Anordnungen, die zwei oder mehr Halbleiterkristalle enthalten, auf keramischen Plättchen aufzubauen. Besteht diese Keramik aus billigem Material, wie beispielsweise Aluminiumoxyd, so läßt sich wegen der geringen Wärmeleitfähigkeit dieses Materials nur eine geringe Verlustleistung abführen. Größere Verlustleistungen, vor al!em at«r hohe Verlüstleistungsdichten, wie sie besonders bei Leistungshalbleitern und monolithisch integrierten Schaltungen vorkommen, lassen sich aber nur mit keramischen Plättchen aus einem Material hoher Wärmeleitfä-
higkeit, wie beispielsweise aus dem sehr teueren Berylliumoxyd, erreichen.
Aus der US-PS 34 71 752 ist es bereits bekannt, einen Isolierkörper aus Berylliumoxyd zwischen der Kollektorzone eines Transistors und einem wärmeableitenden Teil eines Gehäuses anzuordnen. Ferner ist es aus dieser Patentschrift bekannt, zwischen einem Halbleiterelement und einem Träger eine Siliziumscheibe mit einer darauf aufgebrachten isolierenden Schicht aus einer Siliziumverbindung anzuordnen.
Der Erfindung liegt die Aufgabe zugrunde, ein vereinfachtes Verfahren der eingangs genannten Art zu entwickeln.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die isolierende Zwischenschicht aus einem festen, pulver- oder pastenförmigen Material durch einen thermischen Prozeß unmittelbar auf dem metallischen Körper erzeugt wird.
Im Gegensatz zu selbsttragenden keramischen Plättchen oder Scheiben, die aus Festigkeitsgründen meist Dicken von 1 mm und mehr haben müssen, lassen sich auf dem tragfähigen metallischen Körper sehr viel dünnere organische oder anorganische Schichten erzeugen, die beispielsweise bereits bei Dicken von 0,05 mm hinreichend elektrisch isolieren. Bei dem erfindungsgemäßen Verfahren kann die Dicke der Isolation somit ungefähr eine Größenordnung und mehr dünner sein als bei den bekannten Verfahren. Damit lassen sich aber noch mit Schichten aus einem sehr viel schlechter wärmeleitenden Material als Berylliumoxyd, wie beispielsweise die Oxyde von Aluminium, Chrom, Magnesium bis hin zum Porzellan oder glasigen oder emailleartigen Schichten hinreichend große Wärmeströme bzw. Wärmestromdichten erzielen. Größte Wärmestromdichten lassen sich auch hier mit Berylliumoxyd erreichen, wobei sich als Vorteil ein außerordentlich geringer Stoffbedarf ergibt.
Keramische Schichten können wegen ihres hohen Schmelzpunkts normalerweise nicht auf Metalle aufgeschmolzen werden. Die Erfindung sieht deshalb vor, vorzugsweise Schichten mit einem höheren Schmelzpunkt als dem des Trägermetalls mittels des Plasmaspritzverfahrens aufzutragen, wobei nicht zu beschichtende Flächen durch geeignete Maskiertechniken freigehalten werden. Neben dem direkten Abdecken nicht zu beschichtender Flächen während des Plasmaspritzens durch Masken wird ein indirektes Maskierverfahren vorgeschlagen, das darauf beruht, die nicht zu beschichtenden Flächen mit einer organischen oder anorganischen Substanz, wie beispielsweise mit einem Lack, zu versehen, die während des thermischen Auftrags der isolierenden Zwischenschicht zersetzt wird und so ein Haften der isolierenden Zwischenschicht auf den lackierten Stellen verhindert. Bei einer den thermischen Prozeß überdauernden organischen oder SS anorganischen Substanz kann diese auch anschließend mittels eines Lösungsmittels zusammen mit der nachträglich aufgebrachten isolierenden Zwischenschicht entfernt werden, wobei sich quellende Substanzen besonders eignen.
Für glasige und emailleartige Zwischenschichten ist darüber hinaus vorgesehen, diese in pastenförmigem Zustand nur auf die zu isolierenden Teilflächen aufzudrucken, beispielsweise mittels des bekannten Siebdruckverfahrcns. fy
Um eine besonders große Beständigkeit der herzu stellenden Anordnungen gegenüber Temperaturwechsel zu erreichen, ist vorgesehen, die Koeffizienten der Wärmeausdehnung von metallischem Körper und isolierender Zwischenschicht einander anzupassen. Hierzu kann es vorteilhaft sein, Mischungen oder Verbindungen verschiedener Oxyde oder auch mehrere Schichten verschiedener Zusammensetzung zu verwenden. Bei glasigen oder emailleartigen Schichten sind viele Paarungen mit gleicher oder ähnlicher Wärmeausdehnung möglich.
Auch eine große Haftfestigkeit ist anzustreben. Diese wird in Weiterbildung der Erfindung erhöht durch Aufrauhen mittels Sandstrahlen oder durch Ätzen der zu beschichtenden Oberfläche des metallischen Körpers. Auch eine chemische Veränderung der zu beschichtenden Oberfläche, beispielsweise eine Oxydation, erweist -;ch besonders bei glasigen oder emailleartigen Schichten als vorteilhaft
Soll die isolierende Zwischenschicht als Unterlage für einen Halbleiterkristall dienen, so muß ihre freie Oberfläche ganz oder teilweise mit einer lot- oder legierungsfähigen Metallisierung versehen sein. Erfindungsgemäß wird vorgeschlagen, diese Metallisierung mittels Metallfarben aufzudnjcken und einzubrennen, wobei als Bestandteile lot- oder legierungsfähiger Metallfarben vorzugsweise Silber, Gold, Platin oder Nickel bzw. die Eutektika von Gold-Germanium und/oder Gold-Silizium dienen. Die Metallisierung läßt sich aber ebenso im Plasmaspritzverfahren auftragen wie im Vakuum aufstäuben oder aufdampfen.
Anhand der Zeichnung soll die Erfindung näher erläutert werden. Es zeigt
F i g. 1 den Metallboden eines modifizierten Transistorgehäuses für den Spannungsregler einer Lichtmaschine,
Fig.2 den fertig montierten Spannungsregler auf demselben Boden mit einem monolithisch integrierten Schaltkreis, einem Leistungstransistor und einer Freilaufdiode. In
F i g. 3 ist ebenfalls ein Spannungsregler dargestellt der aber anstelle der monolithisch integrierten Schaltung ein Dickschichtnetzwerk enthält, das mittels des Siebdruckverfahrens hergestellt ist, wobei mehrere Halbleiterkomponenten erforderlich sind.
In F i g. 1 ist mit 1 der metallische Körper des modifizierten Transistorgehäuses bezeichnet Mit. 2, 3 und 4 sind Anschlußstifte bezeichnet. Mit 5 ist eine keramische Zwischenschicht bezeichnet, die beispielsweise im Plasmaspritzverfahren aufgetragen sein kann. Ferner ist eine ebenfalls plasmagespritzte lötfähige Metallisierung 6 vorgesehen, die zur Aufnahme eines Leistungstransistors und einer Freilaufdiode dient Die Metallisierung ist mit etwas kleinerer Fläche ausgeführt, so daß ein in sich geschlossener isolierender Rand stehen bleibt der einen Kurzschluß zwischen Metallisierung und metallischem Körper mit Sicherheit verhindert. Die halbkreisförmige Erweiterung der Metallisierung dient als Anschlußfleck für den Bonddraht
In Fig. 2 ist der fei tig montierte Spannungsregler dargestellt Mit 7 ist die einseitig mit dem Kollektor des Leistungstransistors 8 verbundene Freilaufdiode und mit 9 die monolithisch integrierte Schaltung bezeichnet Die Positionen 10 bis 15 sind Bonddrähte zum Verbinden der einzelnen Komponenten untereinander und mit den Anschlußstiften 2, 3 und 4. Der Anschlußstift 2 führt zur nicht gezeichneten Erregerwicklung der Lichtmaschine. Er ist ferner über den Bonddraht 10 mit der Metallisierung 6 verbunden. Der Bonddraht U verbindet den Emitter des Transistors 8 mit dem den Minuspol darstellenden metallischen
Körper. Der Bonddraht 12 verbindet den anderen Pol der Freilaufdiode mit dem zum Pluspol führenden Anschlußstift 4, an den über den Bonddraht 13 auch der positive Anschluß der monolithisch integrierten Schaltung 9 angeschlossen ist. Der Bonddraht 14 stellt die Verbindung des Ausgangs der monolithisch integrierten Schaltung 9 mit der Basis des Transistors 8 her, und der Bonddraht 15 verbindet einen weiteren Anschlußpunkt der monolithisch integrierten Schaltung 9 mit dem Anschlußstift 3, der den Anschluß äußerer Bauelemente erlaubt
Im weiteren Ausführungsbeispiel gemäß F i g. 3 dient als metallischer Körper eine auf der Oberseite ganzflächig mit der isolierenden Zwischenschicht beschichtete ebene Metallplatte 16. Die Schichten 26, IS 27,28,29,30 und 31 sind Metallisierungen zum Auflöten von-Komponenten bzw. zum Schaffen von Verbindungen. Die Schichten 21, 22, 23, 24 und 25 sind Dickschichtwiderstände. Die Schichten 21 bis 31 können im Siebdruckverfahren aufgebracht werden. Diese Schichten können aber auch ganz oder teilweise als dünne Schichten im Vakuum aufgebracht werden. Mit 7, 18, 20,32 und 33 sind Halbleiterkomponenten und mit 17 ein Kondensator bezeichnet Von den nach außen führenden Anschlußdrähten geht der Anschlußdraht 4' 2J zum Pluspol, der Anschlußdraht 41' zum Minuspol und der Anschlußdraht 2' wieder zur Erregerwicklung der Lichtmaschine, während die Drähte 34 bis 40 Bonddrähte für innere Verbindungen darstellen. Mit der an den Pluspol angeschlossenen Metallisierung 27 sind einseitig die Widerstände 21 und 25, sowie über den Bonddraht 39 der eine Pol der Freilaufdiode 7 verbunden, die mit ihrem anderen Pol auf die Metallisierung 26 aufgelötet ist Auf die Metallisierung 26 ist auch mit seinem Kollektor der monolithische Leistungsverstärker 18 in Darlingtonschaltung aufgelötet, außerdem bildet die Metallisierung 26 noch die eine Anschlußelektrode des Widerstandes 22. Der Minuspol wird durch die Metallisierung 28 über den Draht 34 zu einem Belag des Kondensators 17 geführt Er bildet ferner eine Anschlußelektrode des Widerstandes 23 und ist über den Bonddraht 38 mit dem Emitter des Leistungsverstärkers 18 und über den Bonddraht 40 mit dem Emitter der monolithischen Vorstufe 20, die einen Transistor, einen Widerstand und eine Zenerdiode als Referenzelement für die Spannung enthält verbunden. Die Vorstufe 20 ist mit ihrem Kollektor auf die Metallisierung 19 aufgelötet, die die andere Anschlußelektrode des Widerstandes 21 bildet und über den Bonddraht 37 mit der F)asis des Darlington-Leistungsverstärkers 18 verbunden ist Auf der Metallisierung 31 sitzen die beiden Diodenchips 32 und 33, wobei der Chip 32 über den Bonddraht 36 mit dem Zener-Referenzelement der Vorstufe 20, und der Chip 33' über den Bonddraht 35 mit der Metallisierung 30 verbunden ist Die Schicht 30 verbindet außerdem noch je ein Ende der Widerstände 22, 23 und 24 miteinander. Die noch freien Anschlußelektroden der Widerstände 24 und 25 werden gemeinsam durch die Metallisierung 29 gebildet, auf die noch ι der Kondensator 17 mit seinem anderen Belag aufgelötet ist
Anhand der gezeigten Beispiele läßt sich die Erfindung weiter ausgestalten zu Anordnungen mit einzelverpackten Bauelementen, sogenannten Multichipanordnungen, komplexeren hybriden Anordnungen und Anordnungen mit rein passiven Netzwerken, wobei die isolierende Zwischenschichten tragenden Metallplatten weniger als wärmeabführende Elemente als vielmehr als billige Substrate dienen können.
Hierzu 1 Blatt Zeichnungen

Claims (12)

j* Patentansprüche:
1. Verfahren zum isolierten Aufbau von Halbleiterelementen, gedruckten und/oder monolithisch und/oder hybrid integrierten Schaltungen auf einem metallischen, als Träger dienenden Körper mittels einer isolierenden Zwischenschicht, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (5) aus einem festen, pulver- oder ι ο pastenförmigen Material durch einen thermischen Prozeß unmittelbar auf dem metallischen Körper (1) erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (5) aus glasigen oder emailleartigen Substanzen oder aus keramischem Material, vorzugsweise aus den Oxyden von Aluminium, Barium, Beryllium, Kalzium, Chrom, Magnesium, Silizium, Titan, Zirkon oder aus Mischungen oder chemischen Verbindungen dieser Oxyde gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zwei oder mehr isolierende Zwischenschichten (5) verschiedener Zusammensetzung aufgebracht werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (5) im Plasmaspritzverfahren aufgetragen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereiche des metallischen Körpers (1) vor dem Aufbringen des isolierenden Materials mittels einer Maske abgedeckt werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereiche des metallischen Körpers (1) vor dem Aufbringen des isolierenden Materials mitt einer organischen oder anorganischen Substanz, beispielsweise mit einem Lack oder Salz, beschichtet werden, die sich während des Aufbringens des isolierenden Materials thermisch zersetzt und so ein Haften des isolierenden Materials auf den mit der organischen oder anorganischen Substanz beschichteten Oberflächenbereichen des metallischen Körpers (1) verhindert.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereiche des metallischen Körpers (1) vor dem Aufbringen des isolierenden Materials mit einer organischen oder anorganischen, in einem Lösungsmittel löslichen und dabei gegebenenfalls quellenden SS Substanz beschichtet werden, daß dann das isolierende Material auf der gesamten Oberfläche des metallischen Körpers (1) aufgetragen wird und daß schließlich das aufgebrachte isolierende Material an den nicht mit der isolierenden Zwischenschicht (5) zu belegenden Oberflächenbereichen durch Behandeln in dem Lösungsmittel entfernt wird.
8. Verfahren nach einem der Ansprüche I bis 7, dadurch gekennzeichnet, daß die aus einem glasigen oder emailleartigen Material bestehende Zwischen- 6s schicht (5) aufgeschmolzen oder aufgesintert wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das glasige oder emailleartige Material
pastenförmig im Siebdruckverfahren aufgetragen
wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zur Erzielung einer hohen Temperaturwechselbeständigkeit die Koeffizienten der Wärmeausdehnung von metallischem Körper (1) und isolierender Zwischenschicht (5) durch geeignete Stoffauswahl, durch Mischung mehrerer Oxyde oder durch mehrere Schichten verschiedener Zusammensetzung einander angeglichen werden.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß zur Erhöhung der Haftfestigkeit der isolierenden Zwischenschicht (5) auf dem melallischen Körper mindestens die zu beschichtende Oberfläche des metallischen Körpers (1) mechanisch oder chemisch oder elektrochemisch aufgerauht wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zur Erhöhung der Haftfestigkeit der isolierenden Zwischenschicht (5) auf dem metallischen Körper (1) mindestens die zu beschichtende Oberfläche des metallischen Körpers (1) durch einen chemischen Prozeß, beispielsweise durch Oxydieren, chemisch verändert wird.
DE19712150695 1971-10-12 1971-10-12 Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen Ceased DE2150695B2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19712150695 DE2150695B2 (de) 1971-10-12 1971-10-12 Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712150695 DE2150695B2 (de) 1971-10-12 1971-10-12 Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen

Publications (2)

Publication Number Publication Date
DE2150695A1 DE2150695A1 (de) 1973-04-19
DE2150695B2 true DE2150695B2 (de) 1977-09-15

Family

ID=5822072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712150695 Ceased DE2150695B2 (de) 1971-10-12 1971-10-12 Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen

Country Status (1)

Country Link
DE (1) DE2150695B2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335184A1 (de) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbausteinen
DE3626151A1 (de) * 1986-08-01 1988-02-04 Siemens Ag Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE3912280A1 (de) * 1989-04-14 1990-10-18 Bosch Gmbh Robert Verfahren zum herstellen eines sensors zum bestimmen von druckkraeften
DE102008041873A1 (de) * 2008-09-08 2010-03-11 Biotronik Crm Patent Ag LTCC-Substratstruktur und Verfahren zur Herstellung derselben

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2610136A1 (de) * 1976-03-11 1977-09-22 Bosch Gmbh Robert Spannungsregler fuer generatoren
DE2610137A1 (de) * 1976-03-11 1977-09-29 Bosch Gmbh Robert Generator mit freilaufdiode und spannungsregler
US4310792A (en) * 1978-06-30 1982-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor voltage regulator
JPS6080357A (ja) * 1983-10-08 1985-05-08 Ricoh Co Ltd 電子回路担持装置
DE3412296A1 (de) * 1984-04-03 1985-10-03 Brown, Boveri & Cie Ag, 6800 Mannheim Hybridschaltung in multilayer-technik
FR2617639B1 (fr) * 1987-07-02 1990-04-27 Merlin Gerin Procede de fabrication d'un circuit de puissance comportant un substrat a base d'alumine et circuit obtenu par ce procede
DE3837975A1 (de) * 1988-11-09 1990-05-10 Telefunken Electronic Gmbh Elektronisches steuergeraet
JPH05308107A (ja) * 1991-07-01 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置及びその製作方法
FR2790340B1 (fr) * 1999-02-26 2001-05-18 Valeo Equip Electr Moteur Alternateur pour vehicule automobile a redresseur et regulateur

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3335184A1 (de) * 1983-09-28 1985-04-04 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbausteinen
DE3626151A1 (de) * 1986-08-01 1988-02-04 Siemens Ag Spannungszufuehrung fuer eine integrierte halbleiterschaltung
DE3912280A1 (de) * 1989-04-14 1990-10-18 Bosch Gmbh Robert Verfahren zum herstellen eines sensors zum bestimmen von druckkraeften
DE102008041873A1 (de) * 2008-09-08 2010-03-11 Biotronik Crm Patent Ag LTCC-Substratstruktur und Verfahren zur Herstellung derselben

Also Published As

Publication number Publication date
DE2150695A1 (de) 1973-04-19

Similar Documents

Publication Publication Date Title
DE3936322C2 (de) Verfahren zum Herstellen eines keramischen Substrates mit metallgefüllten Durchgangslöchern für eine Hybrid-Mikroschaltung und derart hergestelltes Substrat
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE2150695B2 (de) Verfahren zum isolierten aufbau von halbleiterelementen, gedruckten und/ oder monolithisch und/oder hybrid integrierten schaltungen
DE69013310T2 (de) Gehäuse für Leistungshalbleiterbauelemente.
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
DE102009026480A1 (de) Modul mit einer gesinterten Fügestelle
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102008001220A1 (de) Bauteil mit einem Keramikkörper, dessen Oberfläche metallisiert ist
DE102004041088A1 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip
DE1952789C3 (de) Luftdichte Kapselung für elektronische Bauelemente
EP4047648A1 (de) Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren
DE3930858A1 (de) Modulaufbau
EP0170012B1 (de) Metall-Keramik-Verbundelement und Verfahren zu dessen Herstellung
DE2039887A1 (de) Sockel fuer elektronische Vorrichtungen und Verfahren fuer deren Herstellung
DE19930190A1 (de) Lötmittel zur Verwendung bei Duffusionslötprozessen sowie Verfahren zur Herstellung von Lötverbindungen unter Verwendung des Lötmittels
DE1156457B (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
EP0278413A2 (de) Verfahren zur Herstellung einer Verbindung zwischen einem Bonddraht und einer Kontaktfläche bei hybriden Dickschicht-Schaltkreisen
WO2004100259A2 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE19902769A1 (de) Keramisches, passives Bauelement
DE1564444C3 (de) Halbleiteranordnung mit einem isolierenden Träger
DE102007022338B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
DE102006011743A1 (de) Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
DE2513509A1 (de) Duennschicht-chipkondensator
EP0865075A2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen

Legal Events

Date Code Title Description
8220 Willingness to grant licences (paragraph 23)
8235 Patent refused