DE19933985A1 - Randabschluß für Leistungshalbleiterbauelement - Google Patents
Randabschluß für LeistungshalbleiterbauelementInfo
- Publication number
- DE19933985A1 DE19933985A1 DE19933985A DE19933985A DE19933985A1 DE 19933985 A1 DE19933985 A1 DE 19933985A1 DE 19933985 A DE19933985 A DE 19933985A DE 19933985 A DE19933985 A DE 19933985A DE 19933985 A1 DE19933985 A1 DE 19933985A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- edge
- field
- field plate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 230000005684 electric field Effects 0.000 claims abstract description 7
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000006731 degradation reaction Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004922 lacquer Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101150107341 RERE gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005065 mining Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Die Erfindung betrifft einen Randabschluß für ein Leistungshalbleiterbauelement, bei dem im Halbleiterkörper (1) innere Feldplatten (7, 8; 11) zur Führung des elektrischen Feldes vorgesehen sind.
Description
Die Erfindung betrifft einen Randabschluß für ein Leistungs
halbleiterbauelement mit einem Halbleiterkörper des einen
Leitungstyps und einer auf diesem vorgesehenen Isolator
schicht.
Bei Leistungshalbleiterbauelementen, wie beispielsweise Lei
stungstransistoren, wird die Spannung zwischen Source und
Drain im Volumen des Halbleiterkörpers kontinuierlich abge
baut. Dieser Abbau der Spannung, auch Feldabbau genannt, muß
dabei gegen den Rand des Halbleiterkörpers bzw. Chiprand hin
definiert verlaufen, da sonst ein elektrischer Durchbruch am
Ohiprand schon bei relativ kleinen Spannungen eintreten könn
te. Zweckmäßigerweise wird der Feldabbau an der Oberfläche
des Halbleiterkörpers bzw. Chipoberfläche durchgeführt, was
mit zwei wesentlichen Vorteilen verbunden ist:
- 1. Das Leistungshalbleiterbauelement verhält sich elektrisch auch auf Scheibenebene, also vor seiner Vereinzelung in Chips, so, wie wenn es bereits vereinzelt wäre. Mit ande ren Worten, die Chips können bereits in einem Prüffeld auf Scheibenebene geprüft und vermessen werden, was eine erhebliche Einsparung bei der Fertigung bedeutet. Würde der Feldabbau vertikal zur Chip- bzw. Scheibenoberfläche beispielsweise in der Ritzrahmenebene in welcher die Ver einzelung der Chips vorgenommen wird, erfolgen, so könnte eine solche Chipmessung auf Scheibenebene nicht vorgenom men werden, da benachbarte Chips miteinander verkoppelt wären.
- 2. Die wesentlichen Fertigungsschritte für die einzelnen Chips sind bereits vor dem Vereinzeln abgeschlossen. Wür de der definierte Feldabbau am Rand eines Chips an einer nicht von der Oberfläche her zugänglichen Stelle erfol gen, also beispielsweise in der Ritzrahmenebene, so müßte jeder einzelne Chip nach dem Sägen nochmals nachbearbei tet werden, um ihm die gewünschten elektrischen Eigen schaften aufzuprägen.
Um den oben beschriebenen Feldabbau herzustellen, wird die
Oberfläche des äußersten Chiprandes mit dem Substrat des
Chips durch einen sogenannten Kanal- bzw. Channelstopper
kurzgeschlossen und damit bei einem Leistungstransistor auf
Drainpotential gelegt. Hierzu wird dieser Teil der Chipober
fläche am äußersten Chiprand gewöhnlich als Feldplatte bei
spielsweise in Form von hochdotiertem polykristallinem Sili
zium ausgeführt. Bei einer derartigen Gestaltung liegt zwi
schen dem Channelstopper und der eigentlichen Transistorzel
le, die mit dem Sourcepotential beaufschlagt ist, die gesamte
Spannung an. Ziel jeder stabilen Randgestaltung ist es, die
Äquipotentiallinien vom Halbleiterkörper aus so durch die
Chipoberfläche und dort zwischen Channelstopper und Source zu
führen, daß unterhalb der Nennspannung des fertiggestellten
Halbleiterleistungsbauelementes an keinem Ort ein kritischer
Wert des elektrischen Feldes, der zu einem Durchbruch führen
würde, überschritten wird.
Bisher wird der Feldabbau neben dem Channelstopper mit Hilfe
von Feldplatten vorgenommen, die außerhalb des Halbleiterkör
pers auf dessen Oberfläche angebracht sind und zusammen mit
der ein Dielektrikum bildenden Isolierschicht und einer im
Halbleiterkörper aus Silizium vorhandenen Raumladungszone
elektrisch als Kondensator zu betrachten sind. Eine derartige
Anordnung wird auch als "Hochvoltpolsterrand" bezeichnet,
dessen wichtigsten Eigenschaften im folgenden kurz erläutert
werden sollen.
Mit Hilfe der Feldplatten wird der Hauptteil der Spannung
zwischen Source und Drain im wesentlichen in dem an der Chip
oberfläche gebildeten Kondensator aus Channelstopper und ei
ner auf Sourcepotential liegenden Platte, der sogenannten
Sourceplatte, abgebaut, wobei das Dielektrikum dieses Konden
sators wieder durch die Isolierschicht, also insbesondere Si
liziumdioxid, gebildet wird. Die beiden Platten sind auf der
Chipoberfläche nebeneinander unter einem lateralen Abstand
voneinander angeordnet und verlaufen auf einem unterschiedli
chen Topologieniveau: um nämlich die Äquipotentiallinien zur
Chipoberfläche hin zu führen, muß der vertikale Abstand zwi
schen Drainanschluß und Sourceplatte gegen den Channelstopper
hin kontinuierlich vergrößert werden. Das heißt, es muß eine
hochgezogene Feldplatte eingesetzt werden, wobei das oberste
Topologieniveau durch die Oberfläche einer dicken Isolier
schicht gebildet wird, bis zu der die Feldplatte hochgezogen
ist.
Die Herstellung eines derartigen Randaufbaues ist infolge der
unterschiedlich dicken Isolierschichten aufwendig und teuer.
Sie bestimmt auch zu einem großen Teil die Chipkosten bei
Leistungshalbleiterbauelementen.
Bei einem sogenannten Mehrplattenrand mit mehreren Feldplat
ten wird der Feldabbau nicht nur auf Channelstopper und Sour
ceplatte begrenzt sondern auf mehrere hintereinander liegende
Platten verteilt, die insgesamt wie eine einzige Sourceplatte
wirken. Ein Vorteil einer derartigen Gestaltung mit einem
Mehrplattenrand ist darin zu sehen, daß die benötigten Dicken
für die Isolierschicht, also die Oxiddicken, geringer sein
können als bei Verwendung von nur einer Sourceplatte. Nach
teilhaft ist aber, daß mit jeder Feldplatte ein Teil der
Äquipotentiallinien an die Chipoberfläche und in die die To
pologie formende Isolierschicht geführt werden muß. Zu diesem
Zweck haben die einzelnen Feldplatten in der Praxis einen
stufenförmigen Verlauf, bei welchem aber jede einzelne Stufe
bezüglich eines möglichen elektrischen Durchbruches eine ge
wisse Instabilität hervorruft.
Für den Randabschluß eines Chips können unter Umständen auch
sehr dünne hochohmige Schichten aus beispielsweise amorphem
Silizium oder leitfähigem Siliziumnitrid eingesetzt werden.
Durch eine solche Schicht werden dann der Bereich oberhalb
von Source als äußerste Zelle und der auf Drainpotential lie
gende Channelstopper leitend verbunden. Dadurch ergibt sich
zwischen diesen beiden Orten ein homogenes Spannungsgefälle.
Die Herstellung eines derartigen Randabschlusses ist wenig
aufwendig. Der Verlauf des elektrischen Feldes im Halbleiter
körper ist aber weitgehend undefiniert, so daß der Feldabbau
auch Instabilitäten zeigen kann.
Es ist Aufgabe der vorliegenden Erfindung, einen einfachen
und stabilen Randabschluß anzugeben, der einen zuverlässigen
Feldabbau zum Chiprand hin zu gewährleisten vermag.
Diese Aufgabe wird bei einem Randabschluß der eingangs ge
nannten Art erfindungsgemäß durch wenigstens eine innere
floatende Feldplatte im Innern des Halbleiterkörpers gelöst.
Die vorliegende Erfindung beschreitet damit einen vom bishe
rigen Stand der Technik vollkommen abweichenden Weg: anstelle
der üblichen äußeren Feldplatten wird nämlich eine innere
Feldplatte verwendet, welche im Innern des Halbleiterkörpers
ausgeführt ist. Damit kann auf die sonst notwendige weit
hochgezogene Feldplatte verzichtet werden.
In einer Weiterbildung der Erfindung ist vorgesehen, daß meh
rere, voneinander getrennte und floatende Feldplatten für den
Feldabbau eingesetzt werden. In diesem Fall baut jede Feld
platte einen Teil der gesamten Spannung, die beispielsweise
zwischen Drain und Source eines Leistungstransistors liegt,
ab, wobei die Platten hier als Spannungsteiler wirken. Die
einzelnen Feldplatten sind dabei kürzer als äußere Feldplat
ten und benötigen wegen einer geringeren Teilspannung eine
wesentlich dünnere Isolierschicht als äußere Feldplatten.
Der Verlauf des elektrischen Feldes im Halbleiterkörper und
der definierte Feldabbau kann durch die inneren, gegeneinan
der floatenden Feldplatten optimiert werden. Diese inneren
Feldplatten können durch einen Bereich, der sich in seiner
Dotierung von der Untergrunddotierung des Halbleiterkörpers
unterscheidet, gebildet werden. Dies kann beispielsweise
durch eine p-Dotierung in einer n-leitenden epitaktischen
Schicht oder auch durch eine n-Dotierung, die sich von der
Dotierung der epitaktischen Schicht in ihrer Konzentration
unterscheidet, geschehen. In beiden Fällen verlaufen die
Äquipotentiallinien vorzugsweise senkrecht zu dem Dotierungs
gradienten bzw. parallel zu einem pn-Übergang zwischen der p-
Dotierung und der n-leitenden epitaktischen Schicht.
Die Herstellung der inneren floatenden Feldplatten aus einem
Gebiet des gleichen oder entgegengesetzten Leitungstyps wie
der Halbleiterkörper kann beispielsweise durch Ionenimplanta
tion von der Oberfläche des Halbleiterkörpers aus folgen. Ei
ne Formgebung für innere Feldplatten wird dabei durch latera
le Einstellung der Ionenimplantationsdosis und der Eindring
tiefe mittels entsprechender Maskierung ermöglicht.
Es kann auch vorteilhaft sein, bei dem erfindungsgemäßen
Randabschluß innere floatende Feldplatten mit üblichen äuße
ren Feldplatten zu kombinieren, so daß diese Feldplatten ein
System von Kondensatoren miteinander bilden.
Nachfolgend wird die Erfindung anhand der Zeichnung näher er
läutert. Es zeigen:
Fig. 1 einen Schnitt durch einen Halbleiterkörper mit
zwei inneren und zwei äußeren Feldplatten bei ei
nem Randabschluß für ein Leitungshalbleiterbau
element und
Fig. 2 einen Schnitt durch ein weiteres Ausführungsbei
spiel des erfindungsgemäßen Randabschlusses mit
mehreren inneren Feldplatten und einem Channel
stopper.
Fig. 1 zeigt einen Halbleiterkörper 1 aus Silizium, auf dem
eine Isolierschicht 2 aus Siliziumdioxid aufgebracht ist. In
Fenstern dieser Isolierschicht 2 sind äußere floatende Feld
platten 3, 4 aus polykristallinem Silizium vorgesehen. Außer
dem sind später noch abzutragende Lackschichten 5, 6 gezeigt,
die bei einem Ionenimplantationsschritt als Maskierung wir
ken.
Durch eine solche Ionenimplantation mit möglichst hohen Ener
gien im Bereich bis zum MeV sind nämlich innere Feldplatten
7, 8 in den Halbleiterkörper 1 eingebracht.
Diese Feldplatten 7, 8 können den gleichen Leitungstyp wie
der Halbleiterkörper 1 haben, jedoch höher als dieser dotiert
sein. Ebenso ist es aber auch möglich, für die Feldplatten 7,
8 den zum Halbleiterkörper entgegengesetzten Leitungstyp vor
zusehen. Wenn also beispielsweise der Halbleiterkörper 1, bei
dem es sich um eine epitaktische Siliziumschicht auf einem
Siliziumsubstrat handeln kann, n-leitend ist, so können die
inneren Feldplatten 7, 8 n+- bzw. p- oder p+-leitende Halb
leitergebiete sein.
Die inneren Feldplatten 7, 8 sind vorzugsweise stufenförmig
gestaltet, wie dies in Fig. 1 gezeigt ist. Diese stufenförmi
ge Gestaltung wird durch die Ionenimplantation (vgl. die
Pfeile 9) erreicht: In Bereichen des Photolacks 5, 6 wird die
Ionenimplantation maskiert. Das heißt, unterhalb der Photo
lackschichten 5, 6 sind keine Feldplatten vorhanden. Die
Feldplatten 7, 8 haben die größte Eindringtiefe in Bereichen,
in denen die Ionenimplantation direkt auf den Halbleiterkör
per 1 trifft und nicht zuerst die äußeren Feldplatten 3, 4 zu
durchsetzen braucht. Entsprechend ist die Eindringtiefe der
Feldplatten 7, 8 unterhalb der äußeren Feldplatten 3, 4 und
der Isolierschicht 2 am geringsten.
Durch den stufenförmigen Verlauf werden Äquipotentiallinien
10 im Halbleiterkörper 1 bzw. in der Isolierschicht 2 so ge
führt, daß unterhalb der Nennspannung des Leistungshalblei
terbauelements an keinem Ort der kritische Wert des elektri
schen Feldes überschritten wird. Dies wird durch die homogene
Verteilung der Äquipotentiallinien infolge der inneren Feld
platten 7, 8 erreicht.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung
mit einer Vielzahl von inneren Feldplatten 11 und einem auf
Potential von Drain D liegenden Channelstopper 12. Auch aus
dieser Figur ist zu ersehen, wie die inneren Feldplatten 11
in vorteilhafter Weise die Äquipotentiallinien 10 homogeni
sieren, so daß Spitzen des elektrischen Feldes vermieden wer
den.
1
Halbleiterkörper
2
Isolierschicht
3
äußere Feldplatte
4
äußere Feldplatte
5
Lackschicht
6
Lackschicht
7
innere Feldplatte
8
innere Feldplatte
9
Pfeile für Ionenimplantation
10
Äquipotentiallinien
11
innere Feldplatten
12
Channelstopper
Claims (11)
1. Randabschluß für Leistungshalbleiterbauelement mit einem
Halbleiterkörper (1) des einen Leitungstyps und einer auf
diesem vorgesehenen Isolierschicht (2),
gekennzeichnet durch
wenigstens eine innere floatende Feldplatte (7, 8; 11) im
Innern des Halbleiterkörpers (1).
2. Randabschluß nach Anspruch 1,
dadurch gekennzeichnet, daß
die inneren Feldplatten (7, 8) durch Halbleitergebiete
gebildet sind.
3. Randabschluß nach Anspruch 2,
dadurch gekennzeichnet, daß
die Halbleitergebiete den anderen, zum einen Leitungstyp
entgegengesetzten Leitungstyp haben.
4. Randabschluß nach Anspruch 2,
dadurch gekennzeichnet, daß
die Halbleitergebiete den gleichen Leitungstyp wie der
Halbleiterkörper haben und eine andere Dotierungskonzen
tration als der Halbleiterkörper (1) aufweisen.
5. Randabschluß nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß
bei mehreren inneren Feldplatten (7, 8; 11) diese vonein
ander getrennt sind.
6. Randabschluß nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß
die Feldplatte (7, 8; 11) Bereiche mit unterschiedlicher
Entfernung zur Oberfläche des Halbleiterkörpers aufweist.
7. Randabschluß nach Anspruch 6,
dadurch gekennzeichnet, daß
die Feldplatte (7, 8; 11) stufenförmig gestaltet ist.
8. Randabschluß nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß
die Feldplatte (7, 8; 11) zur Führung des elektrischen
Feldes im Halbleiterkörper (1) dient.
9. Randabschluß nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß
die Feldplatte (7, 8; 11) durch Ionenimplantation herge
stellt ist.
10. Randabschluß nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß
zusätzlich der wenigstens einen inneren Feldplatte (7, 8;
11) noch mindestens eine äußere Feldplatte (3, 4) vorge
sehen ist.
11. Randabschluß nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß
im Bereich der äußersten inneren Feldplatte (11) noch ein
Channelstopper (12) vorgesehen ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19933985A DE19933985C2 (de) | 1999-07-20 | 1999-07-20 | Randabschluß für Leistungshalbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19933985A DE19933985C2 (de) | 1999-07-20 | 1999-07-20 | Randabschluß für Leistungshalbleiterbauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19933985A1 true DE19933985A1 (de) | 2001-02-22 |
| DE19933985C2 DE19933985C2 (de) | 2001-07-19 |
Family
ID=7915414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19933985A Expired - Fee Related DE19933985C2 (de) | 1999-07-20 | 1999-07-20 | Randabschluß für Leistungshalbleiterbauelement |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19933985C2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004012884A1 (de) * | 2004-03-16 | 2005-10-06 | Ixys Semiconductor Gmbh | Leistungs-Halbleiterbauelement in Planartechnik |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661753A1 (de) * | 1994-01-04 | 1995-07-05 | Motorola, Inc. | Halbleiterstruktur mit feldsbegrenzender Zone und Verfahren zur Herstellung |
| DE19631872A1 (de) * | 1996-08-07 | 1998-02-12 | Daimler Benz Ag | Vertikales Halbleiterbauelement |
-
1999
- 1999-07-20 DE DE19933985A patent/DE19933985C2/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661753A1 (de) * | 1994-01-04 | 1995-07-05 | Motorola, Inc. | Halbleiterstruktur mit feldsbegrenzender Zone und Verfahren zur Herstellung |
| DE19631872A1 (de) * | 1996-08-07 | 1998-02-12 | Daimler Benz Ag | Vertikales Halbleiterbauelement |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004012884A1 (de) * | 2004-03-16 | 2005-10-06 | Ixys Semiconductor Gmbh | Leistungs-Halbleiterbauelement in Planartechnik |
| US7030426B2 (en) | 2004-03-16 | 2006-04-18 | Ixys Semiconductor Gmbh | Power semiconductor component in the planar technique |
| DE102004012884B4 (de) * | 2004-03-16 | 2011-07-21 | IXYS Semiconductor GmbH, 68623 | Leistungs-Halbleiterbauelement in Planartechnik |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19933985C2 (de) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102015204636B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE69937101T2 (de) | Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet | |
| WO1999053550A1 (de) | Hochvolt-randabschluss für planarstrukturen | |
| DE19828669A1 (de) | Lateraler IGBT in SOI-Bauweise und Verfahren zur Herstellung | |
| DE3537004A1 (de) | Vdmos-baustein | |
| DE19918028A1 (de) | Halbleiter-Bauelement | |
| DE102006002065A1 (de) | Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand | |
| DE2904424C2 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
| WO1998038681A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
| DE102004047772B4 (de) | Lateraler Halbleitertransistor | |
| WO2001088992A2 (de) | Halbleiter-leistungsbauelement | |
| WO2006015822A2 (de) | Hochvolt-nmos-transistor und herstellungsverfahren | |
| DE102004057792B4 (de) | Halbleiterbauteil | |
| DE3821405C2 (de) | ||
| WO2007144416A1 (de) | Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf | |
| DE19933985C2 (de) | Randabschluß für Leistungshalbleiterbauelement | |
| DE2451364C2 (de) | Digital steuerbarer MOS-Feldeffektkondensator | |
| WO2017097482A1 (de) | Halbleitertransistor mit superlattice-strukturen | |
| DE102019004599A1 (de) | Vertikale Hallsensorstruktur, Betrieb derselben und vertikaler Hallsensor | |
| DE19801093A1 (de) | Soi-igbt | |
| DE19902749A1 (de) | Leistungstransistoranordnung mit hoher Spannungsfestigkeit | |
| DE4006886A1 (de) | Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation | |
| DE102010035296B4 (de) | Randabschlussstruktur für Transistoren mit hohen Durchbruchspannungen | |
| DE102006002438A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE102020202036A1 (de) | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |