[go: up one dir, main page]

DE19927749A1 - Elektronische Anordnung mit flexiblen Kontaktierungsstellen - Google Patents

Elektronische Anordnung mit flexiblen Kontaktierungsstellen

Info

Publication number
DE19927749A1
DE19927749A1 DE19927749A DE19927749A DE19927749A1 DE 19927749 A1 DE19927749 A1 DE 19927749A1 DE 19927749 A DE19927749 A DE 19927749A DE 19927749 A DE19927749 A DE 19927749A DE 19927749 A1 DE19927749 A1 DE 19927749A1
Authority
DE
Germany
Prior art keywords
flexible
elevation
recess
electronic arrangement
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19927749A
Other languages
English (en)
Inventor
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19927749A priority Critical patent/DE19927749A1/de
Priority to EP00945648A priority patent/EP1186036A1/de
Priority to JP2001505059A priority patent/JP4190182B2/ja
Priority to PCT/DE2000/001983 priority patent/WO2000079590A1/de
Publication of DE19927749A1 publication Critical patent/DE19927749A1/de
Priority to US10/022,606 priority patent/US6555415B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Beschrieben wird eine elektronische Anordnung mit elektrischen Kontakten (1) zumindest auf einer ersten Oberfläche (2) der elektronischen Anordnung zur Kontaktierung der elektronischen Anordnung, wobei auf der ersten Oberfläche (2) zumindest eine flexible Erhebung (3) aus einem isolierenden Material angeordnet ist und die flexible Erhebung (3) zumindest eine Ausnehmung (5, 6) aufweist und DOLLAR A die Oberfläche (10, 11) der flexiblen Erhebung (3) zur Bildung eines elektrischen Kontaktes (1) zumindest teilweise mit einem elektrisch leitenden Material (8) bedeckt ist.

Description

Die vorliegende Erfindung betrifft eine elektronische Anord­ nung mit elektrischen Kontakten zumindest auf einer ersten Oberfläche der elektronischen Anordnung, die zur Kontaktie­ rung der elektronischen Anordnung dienen. Die elektronische Anordnung kann dabei beispielsweise als elektronisches Bau­ element oder als Bauelementträger ausgebildet sein.
Problematisch bei einer Kontaktierung dieser Anordnungen, beispielsweise über Lötkugeln, Kontaktstifte oder direkte Lötverbindungen zwischen der elektronischen Anordnung und ei­ ner weiteren Anordnung (z. B. zwischen einem Bauelement und einem Träger, auf den das Bauelement montiert werden soll) ist dabei, daß es bei thermischer Beanspruchung zu einer un­ terschiedlichen Längenausdehnung der elektronischen Anordnun­ gen kommen kann. Folge sind mechanische Spannungen an den Lötverbindungen zwischen den elektronischen Anordnungen (also z. B. zwischen dem Bauelementträger und dem elektronischen Bauelement). Solche Spannungen können jedoch auch durch ande­ re, mechanische Belastungen der Anordnungen auftreten. Eine Folge dieser Spannungen ist die Gefahr einer Beschädigung oder Zerstörung der Lötverbindungen zwischen den elektroni­ schen Anordnungen.
Aus dem Stand der Technik ist aus US 5,685,885 bekannt, elek­ trische Kontakte auf einer flexiblen Schicht anzuordnen. Die­ se erweist sich jedoch als nicht ausreichend elastisch, um die auftretenden mechanischen Spannungen optimal aufzunehmen. Außerdem ist die Herstellung von Bauelementen mit der dort offenbarten Schicht relativ aufwendig.
Aufgabe der vorliegenden Erfindung ist es daher, eine elek­ tronische Anordnung sowie ein Verfahren zu deren Herstellung bereitzustellen, durch welche eine größere Unempfindlichkeit gegen mechanische Spannungen im Bereich der elektrischen Kon­ takte gegeben ist.
Diese Aufgabe wird gelöst durch die Merkmale der Patentan­ sprüche 1, 10 und 11.
Erfindungsgemäß ist vorgesehen, daß auf der ersten Oberfläche der elektronischen Anordnung, auf der die elektrischen Kon­ takte der Anordnung angeordnet sind, zumindest eine flexible Erhebung aus einem isolierenden Material vorgesehen ist, wo­ bei zumindest ein elektrischer Kontakt auf der zumindest ei­ nen flexiblen Erhebung in Form eines elektrisch leitenden Ma­ terials angeordnet ist, das zumindest teilweise die Oberflä­ che der flexiblen Erhebung bedeckt. Man erreicht damit eine elastische Anbringung der elektrischen Kontakte auf dem elek­ tronischen Bauelement, so daß bei einer thermischen oder me­ chanischen Beanspruchung des Bauelements die entsprechenden Spannungen durch die flexible Erhebung aufgefangen werden. Dies ist bei einer Erhebung, im Gegensatz zu einer durchge­ henden Schicht nach dem Stand der Technik, viel besser mög­ lich, da die Erhebung eine größere Bewegungsfreiheit aufweist und daher größere Toleranzen ausgleichen kann. Die flexible Erhebung weist dabei eine Ausnehmung auf, wodurch die Flexi­ bilität der Erhebung noch erhöht werden kann.
Grundsätzlich kann auch die gesamte flexible Erhebung aus ei­ nem flexiblen und elektrisch leitfähigen Material hergestellt sein, so daß die leitende Verbindung nicht durch einen sepa­ raten Leitungspfad aus einem anderen Material, sondern durch das flexible Material selbst hergestellt wird. Hierzu sind jedoch sehr spezifische Materialien nötig, die die Auswahl an flexiblen Materialien und deren Zusammensetzung einschränken. Außerdem sind solche Materialien in der Regel hochohmiger als ein reines Leitungsmaterial, welches einen Leitungspfad bil­ det. Bei der bevorzugten erfindungsgemäßen Lösung, bei der das elektrisch leitende Material die Oberfläche der flexiblen Erhebung bedeckt, ist somit eine separate Optimierung des flexiblen Verhaltens und des Leitungsverhaltens der Erhebung möglich.
Eine spezielle Bedeutung hat diese erfindungsgemäße Anordnung bei elektronischen Bauelementen, deren Größe beispielsweise weitgehend der Größe der elektronischen Schaltung, bzw. des Schaltungschips des Bauelementes entsprechen kann, wie bei sogenannten Chip-Size-Bauelementen. Gerade in diesem speziel­ len Fall sind außer der elektronischen Schaltung bzw. außer dem Schaltungschip praktisch keine weiteren Gehäuseelemente vorgesehen, die Spannungen am elektronischen Bauelement ab­ fangen können. Es besteht bei solchen Bauelementen eine be­ sonders hohe Gefahr der Beschädigung oder Zerstörung der elektrischen Kontakte. Gerade in solch einem Fall kann durch eine flexible Erhebung, wie sie erfindungsgemäß vorgeschlagen wird, das Auftreten zu hoher mechanischer Spannungen vermie­ den werden und somit die Betriebssicherheit des Bauelements garantiert werden. Die erfindungsgemäße Lehre kann jedoch auch bei beliebigen anderen elektronischen Anordnungen eine vorteilhafte Anwendung finden.
Die elektrischen Kontakte des elektronischen Bauelements sind somit auf einer flexiblen Erhebung angeordnet, die die auf­ tretenden mechanischen Spannungen ausgleicht. Um eine leiten­ de Verbindung zu einem elektrischen Kontakt auf einer Erhe­ bung herzustellen, kann beispielsweise vorgesehen sein, daß ein Leitungspfad auf der äußeren Oberfläche der flexiblen Er­ hebung angeordnet ist, also außerhalb der Ausnehmung. Als Al­ ternative zu einem Leitungspfad auf der äußeren Oberfläche der flexiblen Erhebung kann auch ein Leitungspfad in der Aus­ nehmung der flexiblen Erhebung angeordnet sein. Die leitende Verbindung wird somit über die innere Oberfläche der flexi­ blen Erhebung, also über die durch die Ausnehmung gebildete Oberfläche, geführt.
Es kann nun beispielsweise eine elektronische Schaltung in der elektronischen Anordnung vorgesehen sein, die leitend mit den elektrischen Kontakten verbunden wird. Die elektronische Schaltung kann beispielsweise direkt an die flexible Erhebung angrenzen, es kann jedoch auch vorgesehen sein, daß zwischen der flexiblen Erhebung und der elektronischen Schaltung noch zusätzliche Leiterzüge angeordnet sind, so daß die flexible Erhebung von der elektronischen Schaltung beabstandet ange­ ordnet werden kann.
Sofern weitere Leiterzüge, beispielsweise zwischen einer elektronischen Schaltung und der flexiblen Erhebung, vorgese­ hen sind, können diese auf einer isolierenden Schicht, die zumindest teilweise die erste Oberfläche des elektronischen Bauelementes bedeckt, angeordnet sein, wobei die isolierende Schicht an die flexible Erhebung angrenzt. Dies hat den Vor­ teil, daß eine Strukturierung der Leiterzüge beispielsweise durch eine indirekte Strukturierung, nämlich durch eine Strukturierung der isolierenden Schicht, erfolgen kann.
Die Ausnehmung, die in der flexiblen Erhebung vorgesehen ist, kann in unterschiedlicher Weise ausgebildet sein. Es kann vorgesehen werden, daß sich die Ausnehmung parallel zur er­ sten Oberfläche in die flexible Erhebung erstreckt. Insbeson­ dere kann hierbei die Ausnehmung durch eine Einkerbung der Oberfläche der flexiblen Erhebung parallel zur ersten Ober­ fläche gebildet werden. Die Ausnehmung könnte jedoch auch beispielsweise die Form eines Kanals oder einer Röhre durch die flexible Erhebung aufweisen.
Alternativ kann vorgesehen sein, daß sich die Ausnehmung senkrecht zur ersten Oberfläche in die flexible Erhebung er­ streckt. Die Ausnehmung kann dabei beispielsweise durch eine trogförmige oder grabenförmige Einkerbung der Oberfläche der flexiblen Erhebung senkrecht zur ersten Oberfläche gebildet werden, sie kann jedoch auch beispielsweise als kesselförmige Aushöhlung der flexiblen Erhebung senkrecht zur ersten Ober­ fläche gebildet sein.
Durch eine entsprechende Formgebung der Ausnehmung der flexi­ blen Erhebung kann erreicht werden, daß die flexible Erhebung eine noch weitergehende Verbesserung ihre Flexibilität er­ fährt. Dies wird durch die Verringerung der Querschnittsflä­ che der flexiblen Erhebung erreicht, die durch die Ausnehmung bewirkt wird.
Andererseits kann jedoch auch die Formgebung der flexiblen Erhebungen so aufeinander abgestimmt werden, daß jeweils zwei flexible Erhebungen miteinander zusammenwirken und dabei ei­ nen elektrischen Kontakt bilden können. So kann beispielswei­ se jeweils eine Erhebung, deren Ausnehmung sich parallel zur ersten Oberfläche erstreckt, mit jeweils einer Erhebung, de­ ren Ausnehmung sich senkrecht zur ersten Oberfläche er­ streckt, entsprechend einem Druckknopfprinzip zusammenwirken, wobei die erste Erhebung in die Ausnehmung der zweiten Erhe­ bung eingreift. Auf diese Weise können beispielsweise elek­ trische Kontakte innerhalb von elektronischen Modulen gebil­ det werden, so daß eine leitende Verbindung von einer ersten elektronischen Anordnung zu einer zweiten elektronischen An­ ordnung hergestellt werden kann. Die erste Anordnung kann da­ bei beispielsweise als elektronisches Bauelement ausgebildet sein, die zweite Anordnung als Bauelementträger oder auch als weiteres elektronisches Bauelement.
Im folgenden wird ein erfindungsgemäßes Verfahren zur Her­ stellung einer elektronischen Anordnung, wie sie vorstehend beschrieben wurde, dargestellt. Es wird hierbei in einem er­ sten Schritt eine isolierende Schicht auf die erste Oberflä­ che aufgebracht, so daß die isolierende Schicht zumindest teilweise die erste Oberfläche bedeckt. Anschließend wird ei­ ne Vertiefung in die isolierende Schicht strukturiert oder die Oberfläche der isolierenden Schicht zumindest in dem Be­ reich aufgerauht, auf oder neben den die flexible Erhebung plaziert werden soll. Dann wird die isolierende Schicht zu­ mindest im Bereich der mindestens einen Vertiefung mit einer Metallisierung versehen. Schließlich wird die flexible Erhe­ bung über der mindestens einen Vertiefung oder unmittelbar benachbart zu der mindestens einen Vertiefung angeordnet und es erfolgt die Bildung der Ausnehmung mit Hilfe eines Lasers. Dieses Verfahren erweist sich als besonders vorteilhaft, da nicht eine reine Laserstrukturierung durchgeführt wird, die eventuell zu ungenau für die Erzeugung der gewünschten Aus­ nehmungen ist oder nur mit relativ aufwendigen Mitteln durch­ führbar ist. Es wird vielmehr ausgenutzt, daß durch die zuvor erfolgte Bildung einer Vertiefung in der isolierenden Schicht sowie deren anschließende Metallisierung ein fokussierender Spiegel auf der ersten Oberfläche erzeugt wird, der bei einer entsprechenden Anordnung der Vertiefung sowie der flexiblen Erhebung die auf die flexible Erhebung einwirkende Laser­ strahlung zusätzlich fokussiert, so daß die Bildung der Aus­ nehmung in der gewünschten Form erreicht oder gegebenenfalls unterstützt wird. Wird beispielsweise die flexible Erhebung direkt über der Vertiefung angeordnet, so erhält man durch eine Bestrahlung mit einem Laser senkrecht zur ersten Ober­ fläche nicht eine trichterförmige, sondern eine trog- oder kesselförmige Aushöhlung der flexiblen Erhebung. Wird dagegen die flexible Erhebung unmittelbar benachbart zu einer oder mehreren Vertiefungen angeordnet, so erreicht man bei einer Bestrahlung mit einem Laser senkrecht zur ersten Oberfläche eine Fokussierung der Laserstrahlung auf die Seitenwände der flexiblen Erhebung, so daß eine Einkerbung parallel zur er­ sten Oberfläche gebildet wird. Analoges gilt, wenn statt ei­ ner Vertiefung eine rauhe Oberfläche auf der isolierenden Schicht erzeugt wird, die dann metallisiert wird. Hier ent­ steht ein streuender Reflexionsspiegel, der das auftrefffen­ de Licht in verschiedenste Raumrichtungen zurückstreut und damit ebenfalls eine Strukturierung der Ausnehmung in Rich­ tungen erlaubt, die von der (idealerweise senkrechten) Ein­ fallsrichtung der Laserstrahlung abweichen. Das Aufbringen der Metallisierung stellt keinen zusätzlichen Verfahrens­ schritt dar, da die Metallisierung auch gleichzeitig zur Bil­ dung von Leitungspfaden oder Leiterbahnen auf der elektroni­ schen Anordnung verwendet werden kann.
Das Aufbringen der isolierenden Schicht auf der ersten Ober­ fläche erfolgt bevorzugt durch einen Druckprozeß, der einfach und kostengünstig und trotzdem mit der erforderlichen Genau­ igkeit durchführbar ist. Ebenso kann auch das Aufbringen der flexiblen Erhebung durch einen solchen Druckprozeß erfolgen. Die Bildung der mindestens einen Vertiefung in der isolieren­ den Schicht kann ebenfalls, wie auch die Bildung der Ausneh­ mung, mit Hilfe eines Lasers erfolgen.
Das leitende Material zur Herstellung der Leiterzüge bzw. der Leitungspfade und der elektrischen Kontakte kann durch übli­ che Verfahren, wie beispielsweise Sputtermetallisierung oder chemische Metallisierung auf die flexible Erhebung bzw. auf die isolierende Schicht aufgebracht werden. Spezielle Verfah­ ren hierzu sind in WO 98/55 669 und WO 99/05 895 beschrieben, wobei zunächst eine Keimbildung in einer isolierenden Schicht erfolgt und anschließend eine Metallisierung dieser Bereiche erfolgt. Als Alternative zu diesen Verfahren aus dem Stand der Technik kann vorgesehen werden, daß durch eine Laserbe­ handlung der Oberfläche der flexiblen Erhebung und gegebenen­ falls auch der flexiblen Schicht oder durch ein anderes ge­ eignetes Verfahren eine Aufrauhung dieser Oberfläche erfolgt, die dem später aufzutragenden leitenden Material der Metalli­ sierung eine bessere Haftung bietet. Es kann dabei auch vor­ gesehen werden, daß vor den Aufbringen der Metallisierung und nach der Oberflächenaufrauhung Metallkeime oder andere geeig­ nete Keime auf die rauhe Oberfläche aufgebracht werden, die aus jedem geeigneten Material bestehen können, z. B. aus Pal­ ladium.
Spezielle Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der Fig. 1 bis 24 erläutert. Hierbei wird beispielhaft auf ein Chipsize-Halbleiterbauelement Bezug genommen.
Es zeigen:
Fig. 1 Halbleiterchip nach Aufdrucken einer isolierenden Schicht.
Fig. 2 Strukturieren einer Vertiefung in die isolierende Schicht mit Hilfe eines Lasers.
Fig. 3 Aufbringen einer Metallisierung auf die isolierende Schicht.
Fig. 4 Aufbringen einer flexiblen Erhebung auf die Metalli­ sierung.
Fig. 5 Strukturieren einer kesselförmigen Ausnehmung in die flexible Erhebung.
Fig. 6 Metallisierung der Oberfläche der flexiblen Erhe­ bung.
Fig. 7 Aufdrücken der flexiblen Erhebung auf eine Kontakt­ fläche.
Fig. 8 Flexible Erhebung nach dem Aufdrücken auf eine Kon­ taktfläche.
Fig. 9 Halbleiterchip nach dem Aufdrucken einer isolieren­ den Schicht.
Fig. 10 Strukturieren zweier Vertiefungen in die isolieren­ de Schicht mit Hilfe eines Lasers.
Fig. 11 Aufbringen einer Metallisierung auf die isolierende Schicht.
Fig. 12 Aufbringen einer flexiblen Erhebung zwischen die Vertiefungen.
Fig. 13 Strukturieren von Einkerbungen in die Seitenwände der flexiblen Erhebung mit Hilfe eines Lasers.
Fig. 14 Metallisierung der Oberfläche der flexiblen Erhe­ bung.
Fig. 15 Zusammenführen einer flexiblen Erhebung mit Einker­ bungen und einer flexiblen Erhebung mit kesselför­ miger Aushöhlung.
Fig. 16 Eingreifen der flexiblen Erhebung mit Einkerbungen in die flexible Erhebung mit kesselförmiger Aushöh­ lung.
Fig. 17 Schematische Gesamtansicht der elektrischen Verbin­ dung eines elektronischen Bauelementes zu einer elektronischen Anordnung gemäß Fig. 8.
Fig. 18 Wie Fig. 17, jedoch mit einer elektrischen Verbin­ dung gemäß Fig. 16.
Fig. 19 Wie Fig. 17, jedoch mit einer elektrischen Verbin­ dung gemäß Fig. 14.
Fig. 20 bis 24 Weitere Alternativen für flexible Erhebun­ gen.
Die Fig. 1 bis 6 beschreiben die Herstellung einer flexi­ blen Erhebung, die zur Kontaktierung eines elektronischen Bauelementes wie beispielsweise eines Chipsize- Halbleiterbauelements, Anwendung finden kann. Es wird hierbei zunächst auf eine erste Oberfläche 2 eines Halbleiterchips 9 eine isolierende Schicht 7 aufgebracht. Das Aufbringen dieser Schicht sowie gegebenenfalls eine erste Strukturierung kann beispielsweise durch einen Druckprozeß auf einfache Weise er­ folgen. Anschließend erfolgt die Strukturierung einer Vertie­ fung 12 in die isolierende Schicht 7, wobei diese Strukturie­ rung grundsätzlich auf beliebige Weise erfolgen kann, bei­ spielsweise bereits im Rahmen des vorgenannten Druckprozes­ ses, oder auch mit Hilfe eines Lasers, wie in Fig. 2 darge­ stellt.
Es kann dabei auch eine Aufrauhung der Oberfläche der isolie­ renden Schicht 7 mit Hilfe eines Lasers zumindest in denjeni­ gen Bereichen erfolgen, in denen in einem späteren Schritt die Metallisierung 4 gebildet werden sollen. Die rauhe Ober­ fläche sorgt dabei insbesondere für eine bessere Haftung des leitenden Materials der Metallisierung 4 auf der Oberfläche. Ein analoger Schritt kann in einem späteren Verfahrensstadium auch für die Oberfläche der flexiblen Erhebung 3 erfolgen, um eine bessere Haftung des elektrisch leitenden Materials 8 zu erzeugen.
Die Aufrauhung der Oberfläche der isolierenden Schicht 7 kann aber auch oder zusätzlich in dem Bereich erfolgen, auf oder neben dem später die flexible Erhebung 3 aufgebracht wird. Wurde, wie vorstehend beschrieben, an dieser Stelle eine Ver­ tiefung 12 erzeugt, so erfolgt eine Aufrauhung der Oberfläche der Vertiefung 12. Es kann jedoch aufgrund einer solchen Oberflächenaufrauhung gegebenenfalls sogar auf eine Vertie­ fung 12 verzichtet werden. Man erhält dann eine rauhe Ober­ fläche auf der isolierenden Schicht 12, auf der eine eben­ falls rauhe Metallisierung 4 erzeugt wird. Während die Ver­ tiefung 12 nach Metallisierung wie ein fokussierender Spiegel wirkt, so wirkt die rauhe Oberfläche mit Metallisierung 4 wie ein streuender Reflexionsspiegel, der senkrecht auftreffendes Licht in unterschiedliche Richtungen zurückreflektiert, die in der Regel nicht mit der Einfallsrichtung übereinstimmen.
Nach der Strukturierung der Vertiefung 12 und gegebenenfalls einer Aufrauhung der Oberfläche der isolierenden Schicht er­ folgt die Aufbringung einer Metallisierung 4 auf die isolie­ rende Schicht 7, so daß die isolierende Schicht 7 zumindest teilweise von der Metallisierung 4 bedeckt ist. Zumindest wird jedoch dabei der Bereich der Vertiefung 12 von der Me­ tallisierung 4 bedeckt. Die Strukturierung der Vertiefung 12 oder der Aufrauhung und die Aufbringung der Metallisierung 4 erfolgt derart, daß für die späteren Schritte ein Spiegel mit der gewünschten Fokussierungswirkung für die späteren Verfah­ rensschritte gebildet wird. Es soll im folgenden lediglich auf eine Vertiefung 12 eingegangen werden.
Es erfolgt nun die Aufbringung einer flexiblen Erhebung 3 im Bereich der Vertiefung 12, so daß die Vertiefung 12 von der flexiblen Erhebung 3 bedeckt wird. Dieses Aufbringen der fle­ xiblen Erhebung kann ebenfalls auf beliebige Weise, wie bei­ spielsweise durch einen Druckprozeß, erfolgen. Anschließend erfolgt die Strukturierung einer Ausnehmung 5 in die flexible Erhebung 3, wobei mit Hilfe eines Lasers senkrecht zur Ober­ fläche 2 des Halbleiterchips 9 auf die Oberfläche 10 der fle­ xiblen Erhebung 3 eingewirkt wird. Die Laserstrahlung dringt dabei zunächst ausgehend von der Oberfläche 10 der flexiblen Erhebung 3 in die flexible Erhebung 3 ein, wodurch bereits der erste Teil der Ausnehmung 5 in der flexiblen Erhebung 3 strukturiert wird. Durch die zusätzliche Reflexionswirkung und Fokussierungswirkung des Spiegels, der in der Vertiefung 12 gebildet wurde, erhält die Ausnehmung 5 eine trogförmige oder kesselförmige Struktur mit einer inneren Oberfläche 11. Eine solche Struktur ist günstiger im Hinblick auf die Flexi­ bilität und Stabilität der flexiblen Erhebung als eine reine trichterförmige Ausnehmung. Wird zusätzlich zur Vertiefung 12 oder statt der Vertiefung 12 eine rauhe Oberfläche vorgese­ hen, die metallisiert wurde, so erhält man die trogförmige oder kesselförmige Struktur auch oder ausschließlich durch die streuende Reflexionswirkung der rauhen Oberfläche.
Schließlich erfolgt eine Metallisierung der Oberfläche 10, 11 der flexiblen Erhebung 3, wobei grundsätzlich auch nur eine teilweise Metallisierung der Oberfläche, beispielsweise nur der äußeren Oberfläche 10 oder auch nur der inneren Oberflä­ che 11 der flexiblen Erhebung erfolgen kann. Dies richtet sich nach der gewünschten Kontaktierungsart, wie im späteren noch ausgeführt wird. Es muß lediglich sichergestellt werden, daß eine elektrisch leitende Verbindung des nunmehr gebilde­ ten elektrischen Kontaktes 1 zu eventuell vorhandenen Lei­ tungspfaden oder Leiterzügen 4 hergestellt werden kann.
Zur Kontaktierung des Halbleiterchips 9 kann nunmehr vorgese­ hen werden, wie in Fig. 7 dargestellt, daß die flexible Er­ hebung, die den elektrischen Kontakt 1 bildet, auf eine Kon­ taktfläche einer anderen elektronischen Anordnung 14, bei­ spielsweise eines Chipträgers, aufgepreßt wird. Im vorliegen­ den Beispiel ist es hierzu nötig, daß zumindest die äußere Oberfläche 10 der flexiblen Erhebung 3 eine Metallisierung 8 aufweist. Nach dem Aufpressen der flexiblen Erhebung 3 auf die Kontaktfläche 13 wird die flexible Erhebung durch den An­ preßdruck verformt, wie in Fig. 8 dargestellt, wodurch eine flexible Kontaktierung, d. h., eine flexible, elektrisch lei­ tende Verbindung, zwischen dem Halbleiterchip 9 und der wei­ teren elektronischen Anordnung 14 entsteht.
Eine schematische Gesamtansicht eines Halbleiterchips 9 mit elektrischen Verbindungen nach dem Prinzip von Fig. 8 ist in Fig. 17 dargestellt. Der Halbleiterchip weist dabei mehrere flexible Erhebungen auf, die die elektrischen Kontakte 1a bis 1f bilden. Diese elektrischen Kontakte 1a bis 1f stellen eine elektrisch leitende Verbindung zu Kontaktflächen 13a bis 13f einer weiteren elektronischen Anordnung 14 her. Von jedem der elektrischen Kontakte 1a bis 1f führen Leiterzüge 4a bis 4f weg, die beispielsweise mit einer elektronischen Schaltung verbunden sein können.
Ein alternatives Verfahren zur Herstellung einer flexiblen Erhebung ist in den Fig. 9 bis 12 dargestellt. Hierbei er­ folgt zunächst ebenfalls das Aufbringen einer isolierenden Schicht auf einem Halbleiterchip 9. Dieser Verfahrensschritt entspricht somit dem Verfahrensschritt nach Fig. 1.
Anschließend erfolgt die Strukturierung einer oder mehrerer Vertiefungen 12 in die isolierende Schicht 2, wobei im vor­ liegenden Beispiel nach Fig. 10 zwei Vertiefungen darge­ stellt sind. Es kann jedoch auch beispielsweise eine einzige, ringförmige Vertiefung gebildet werden. Alternativ kann auch zusätzlich oder statt der Bildung der Vertiefungen 12 eine rauhe Oberfläche erzeugt werden, die analog zur Beschreibung der Fig. 1 folgende als streuender Reflexionsspiegel wirkt. Es soll im folgenden jedoch beispielhaft nur auf Ver­ tiefungen 12 eingegangen werden. Die Strukturierung dieser Vertiefung oder Vertiefungen 12 kann ebenfalls mit Hilfe ei­ nes Lasers erfolgen. Danach erfolgt wiederum eine zumindest teilweise Metallisierung der isolierenden Schicht 7, zumin­ dest jedoch im Bereich der Vertiefungen 12.
Die flexible Erhebung 3 wird nunmehr neben oder zwischen den Vertiefungen 12 angeordnet. Danach erfolgt die Strukturierung der Ausnehmungen in die flexible Erhebung, wobei wiederum ein Laser senkrecht zur ersten Oberfläche 2 des Halbleiterchips 9 auf die flexible Erhebung 3 einwirkt. Durch die Reflexions­ wirkung und Fokussierungswirkung der Vertiefungen 12, die wiederum als Spiegel wirken, wird die Laserstrahlung im Bei­ spiel nach Fig. 13 auf die Seitenwände der flexiblen Erhe­ bung 3 gelenkt und bildet dabei Einkerbungen 6 in den Seiten­ wänden der flexiblen Erhebung 3, die parallel zur ersten Oberfläche 2 des Halbleiterchips 9 angeordnet sind und eine innere Oberfläche 11 aufweisen. Schließlich erfolgt wiederum eine Metallisierung der Oberfläche 10, 11 der flexiblen Erhe­ bung 3, so daß diese Oberfläche 10, 11 mit einem elektrisch leitenden Material 8 bedeckt ist, wodurch die flexible Erhe­ bung 3 einen elektrischen Kontakt 1 bildet. Wie in Fig. 19 dargestellt, kann ein solcher elektrischer Kontakt in Analo­ gie zu Fig. 17 ebenfalls auf Kontaktflächen 13 einer weite­ ren elektronischen Anordnung aufgepreßt werden. Fig. 19 zeigt hierbei die schematische Darstellung eines Halbleiter­ chips mit mehreren elektrischen Kontakten 1a bis 1f, die auf Kontaktflächen 13a bis 13f einer weiteren elektronischen An­ ordnung 14 aufgepreßt werden. Es werden wiederum Leiterzüge 4a bis 4f vorgesehen, die jeweils mit einem elektrischen Kon­ takt 1a bis 1f in elektrisch leitender Verbindung stehen.
Bei einer entsprechend angepaßten Ausgestaltung der flexiblen Erhebungen kann jedoch auch ein Zusammenwirken zweier flexi­ bler Erhebungen 3, 103 erreicht werden. Wie Fig. 15 zeigt, weist dabei eine der flexiblen Erhebungen 3 eine trogförmige oder kesselförmige Ausnehmung 5 auf, die andere flexible Er­ hebung 103 dagegen weist Einkerbungen 106 auf. Die erste fle­ xible Erhebung 3 bildet damit einen elektrischen Kontakt 1 einer ersten elektronischen Anordnung 9, beispielsweise eines Halbleiterchips, die zweite flexible Erhebung 103 bildet ei­ nen elektrischen Kontakt 101 einer weiteren elektronischen Anordnung 109, beispielsweise eines Chipträgers oder eines weiteren Halbleiterchips. Die erste flexible Erhebung 3 weist hierzu zumindest auf ihrer inneren Oberfläche 11 eine Metal­ lisierung 8 auf, die zweite flexible Erhebung 103 zumindest auf der inneren Oberfläche 111, die durch die Einkerbungen 106 gebildet wird. Wie Fig. 16 zeigt, greift nach einem Zu­ sammenführen der beiden flexiblen Erhebungen bei angepaßter Formgebung der beiden Erhebungen 3, 103 die zweite flexible Erhebung 103 in die trogförmige oder kesselförmige Ausnehmung 5 der ersten flexiblen Erhebung 3 ein. Die Einkerbungen 106 der zweiten flexiblen Erhebung 3 sorgen dabei für ein Einra­ sten in der ersten flexiblen Erhebung 3 und verhindern ein Herausgleiten der zweiten flexiblen Erhebung 103 aus der Aus­ nehmung 5 der ersten flexiblen Erhebung 3. Man erreicht damit auf einfache Weise die Bildung einer stabilen und trotzdem flexiblen elektrischen Verbindung zwischen dem Halbleiterchip 9 und einer weiteren elektronischen Anordnung 109, wie bei­ spielsweise einem Chipträger. Eine solche elektrische Verbin­ dung ist insbesondere zur Bildung elektronischer Module ge­ eignet, da sie eine ausreichende Stabilität und Flexibilität der Module garantiert und gleichzeitig ein einfaches Auswech­ seln einzelner Elemente des Moduls erlaubt. In Fig. 18 ist eine Gesamtdarstellung eines solchen Moduls schematisch dar­ gestellt, wobei ein Halbleiterchip 9 mehrere flexible Erhe­ bungen 3a bis 3f aufweist, die elektrische Kontakte bilden, wobei flexible Erhebungen 103a bis 103f einer weiteren elek­ tronischen Anordnung 109, wie beispielsweise eines Chipträ­ gers, in die flexiblen Erhebungen 3a bis 3f zur Herstellung einer elektrisch leitenden Verbindung eingreifen. Es ist da­ bei jede der flexiblen Erhebungen 3a bis 3f und 103a bis 103f mit Leiterzügen 4a bis 4f bzw. 104a bis 104f verbunden. Diese Leiterzüge können wiederum die elektrische Verbindung zu ei­ ner elektronischen Schaltung herstellen.
Fig. 20 bis 23 zeigen weitere Beispiele für Ausgestal­ tungsmöglichkeiten der flexiblen Erhebung 3. Wiederum ausge­ hend von einer aufgedruckten flexiblen Erhebung 3, wie Fig. 20 zeigt, können die Ausnehmungen der flexiblen Erhebung 3 unterschiedlich strukturiert werden. Es können einander ge­ genüberstehende Elemente stehenbleiben, wie in Fig. 21 dar­ gestellt, wobei die einzelnen Elemente beispielsweise eine sektorisierte Form aufweisen, wie die Draufsicht auf eine solche Erhebung 3 in Fig. 23 zeigt. Durch Zahl und Größe der Sektoren sowie die Tiefe der Ausnehmungen kann die Federwir­ kung der flexiblen Erhebung weiter variiert werden. Es ist hier sogar möglich, ein Ende des Federweges einzustellen, nämlich denjenigen Punkt, in dem sich die einzelnen Sektoren aufgrund einer Verformung unter einem senkrechten Druck auf die flexible Erhebung berühren. Es kann jedoch auch nur ein einzelnes Element stehenbleiben, wie in Fig. 22 dargestellt, das beispielsweise einem einzelnen Sektor oder zwei Sektoren aus Fig. 23 entspricht.
Generell kann für alle flexiblen Erhebungen die Federwirkung außerdem über die Art und Dicke der Schicht des elektrisch leitenden Materials 8 auf der Oberfläche der flexiblen Erhe­ bung 3 eingestellt werden. In den Fig. 1 bis 23 wurden stets Anordnungen dargestellt, bei denen praktisch die gesam­ te Oberfläche der Erhebung 3 mit einem elektrisch leitenden Material 8 bedeckt ist. Es kann jedoch auch bei jeder dieser Anordnungen vorgesehen sein, daß nur ein Teil der Oberfläche mit einem leitenden Material 8 bedeckt ist, wie beispielswei­ se in der Fig. 24 am Beispiel der äußeren Oberfläche darge­ stellt. Dies kann z. B. durch eine gezielte Aufrauhung der äu­ ßeren Oberfläche und eine anschließende Metallisierung, gege­ benenfalls nach einer Bekeimung der aufgerauhten Oberfläche, z. B. durch Palladium, erfolgen.

Claims (19)

1. Elektronische Anordnung mit elektrischen Kontakten (1) zu­ mindest auf einer ersten Oberfläche (2) der elektronischen Anordnung zur Kontaktierung der elektronischen Anordnung, dadurch gekennzeichnet, daß auf der ersten Oberfläche (2) zumindest eine flexible Er­ hebung (3) aus einem isolierenden Material angeordnet ist und die flexible Erhebung (3) zumindest eine Ausnehmung (5, 6) aufweist und die Oberfläche (10, 11) der flexiblen Erhebung (3) zur Bil­ dung eines elektrischen Kontaktes (1) zumindest teilweise mit einem elektrisch leitenden Material (8) bedeckt ist.
2. Elektronische Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich die Ausnehmung (6) parallel zur ersten Oberfläche (2) in die flexible Erhebung erstreckt.
3. Elektronische Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Ausnehmung (6) durch eine Einkerbung der äußeren Oberfläche (10) der flexiblen Erhebung (3) parallel zur er­ sten Oberfläche (2) gebildet wird.
4. Elektronische Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich die Ausnehmung (5) senkrecht zur ersten Oberfläche (2) in die flexible Erhebung (3) erstreckt.
5. Elektronische Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausnehmung (5) durch eine trogförmige oder grabenför­ mige Einkerbung der äußeren Oberfläche (10) der flexiblen Er­ hebung (3) senkrecht zur ersten Oberfläche (2) gebildet wird.
6. Elektronische Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausnehmung (5) durch eine kesselförmige Aushöhlung der flexiblen Erhebung (3) senkrecht zur ersten Oberfläche (2) gebildet wird.
7. Elektronische Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, das elektrisch leitende Material die äußere Oberfläche (10) außerhalb der Ausnehmung (5, 6) der flexiblen Erhebung (3) bedeckt.
8. Elektronische Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das elektrisch leitende Material die innere Oberfläche (11) innerhalb der Ausnehmung (5, 6) der flexiblen Erhebung (3) bedeckt.
9. Elektronische Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die elektronische Anordnung durch ein elektronisches Bau­ element oder einen Bauelementträger gebildet wird.
10. Elektronisches Modul, aufweisend eine erste elektronische Anordnung nach Anspruch 2 und eine zweite elektronische An­ ordnung nach Anspruch 4, wobei jeweils eine flexible Erhebung (3) der ersten elektro­ nischen Anordnung in die Ausnehmung (5) einer flexiblen Erhe­ bung (3) der zweiten Anordnung eingreift.
11. Verfahren zur Herstellung einer elektronischen Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet,
daß in einem ersten Schritt eine isolierende Schicht (7) zu­ mindest teilweise auf die erste Oberfläche (2) aufgebracht wird,
mindestens eine Vertiefung (12) in die isolierende Schicht (7) strukturiert wird und/oder eine rauhe Oberfläche zumin­ dest in einem Teilbereich der isolierenden Schicht (7) er­ zeugt wird,
die isolierende Schicht (7) zumindest im Bereich der minde­ stens einen Vertiefung (12) oder der rauhen Oberfläche mit einer Metallisierung (4) versehen wird und
die flexible Erhebung (3) über der mindestens einen Vertie­ fung (12) oder rauhen Oberfläche oder unmittelbar benachbart zu der mindestens einen Vertiefung (12) oder rauhen Oberflä­ che angeordnet wird und
die Bildung der Ausnehmung (5, 6) mit Hilfe eines Lasers er­ folgt.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Aufbringung der isolierenden Schicht (7) durch einen Druckprozeß erfolgt.
13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Bildung der mindestens einen Vertiefung (12) und/oder der rauhen Oberfläche mit Hilfe eines Lasers erfolgt.
14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß nach der Aufrauhung der Oberfläche der isolierenden Schicht (7) und vor dem Aufbringen Metallisierung (4) auf der Oberfläche der isolierenden Schicht (7) eine Abscheidung von Keimen auf der Oberfläche der isolierenden Schicht (7) er­ folgt.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Keime aus Palladium bestehen.
16. Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß die Aufbringung der flexiblen Erhebung (3) durch einen Druckprozeß erfolgt.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß nach dem Aufbringen der flexiblen Erhebung (3) eine Auf­ rauhung der Oberfläche der Erhebung (3) zumindest in dem Be­ reich erfolgt, der mit elektrisch leitendem Material (8) be­ deckt werden soll, insbesondere mit Hilfe eines Lasers.
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß nach der Aufrauhung der Oberfläche der flexiblen Erhebung (3) und vor dem Aufbringen des elektrisch leitenden Materials (8) auf der Oberfläche der Erhebung (3) eine Abscheidung von Keimen auf der Oberfläche der Erhebung (3) erfolgt.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Keime aus Palladium bestehen.
DE19927749A 1999-06-17 1999-06-17 Elektronische Anordnung mit flexiblen Kontaktierungsstellen Withdrawn DE19927749A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19927749A DE19927749A1 (de) 1999-06-17 1999-06-17 Elektronische Anordnung mit flexiblen Kontaktierungsstellen
EP00945648A EP1186036A1 (de) 1999-06-17 2000-06-16 Elektronische anordnung mit flexiblen kontaktierungsstellen
JP2001505059A JP4190182B2 (ja) 1999-06-17 2000-06-16 フレキシブル接触部を備える電子装置
PCT/DE2000/001983 WO2000079590A1 (de) 1999-06-17 2000-06-16 Elektronische anordnung mit flexiblen kontaktierungsstellen
US10/022,606 US6555415B2 (en) 1999-06-17 2001-12-17 Electronic configuration with flexible bonding pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19927749A DE19927749A1 (de) 1999-06-17 1999-06-17 Elektronische Anordnung mit flexiblen Kontaktierungsstellen

Publications (1)

Publication Number Publication Date
DE19927749A1 true DE19927749A1 (de) 2000-12-28

Family

ID=7911617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19927749A Withdrawn DE19927749A1 (de) 1999-06-17 1999-06-17 Elektronische Anordnung mit flexiblen Kontaktierungsstellen

Country Status (5)

Country Link
US (1) US6555415B2 (de)
EP (1) EP1186036A1 (de)
JP (1) JP4190182B2 (de)
DE (1) DE19927749A1 (de)
WO (1) WO2000079590A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233641A1 (de) * 2002-07-24 2004-02-12 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE102004062885A1 (de) * 2004-12-27 2006-07-06 Infineon Technologies Ag Befestigungsmittel für elektronische Bauteile, Anordnung und Verfahren

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
US6893300B2 (en) * 2002-07-15 2005-05-17 Visteon Global Technologies, Inc. Connector assembly for electrical interconnection
AU2003228259A1 (en) * 2002-08-08 2004-02-25 Nanoink, Inc. Protosubstrates
JP3722137B2 (ja) * 2002-08-21 2005-11-30 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
JP4045261B2 (ja) * 2003-06-13 2008-02-13 沖電気工業株式会社 半導体装置
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
US7674142B2 (en) * 2004-11-29 2010-03-09 Palo Alto Research Center Incorporated Latching structure and a method of making an electrical interconnect
US7452214B2 (en) * 2006-12-08 2008-11-18 Verigy (Singapore) Pte. Ltd. Interconnect assemblies, and methods of forming interconnects, between conductive contact bumps and conductive contact pads
JP5380800B2 (ja) * 2007-07-12 2014-01-08 ヤマハ株式会社 電子部品の製造方法
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
FR2981795B1 (fr) 2011-10-25 2015-01-02 Commissariat Energie Atomique Hybridation flip-chip de composants microelectroniques par chauffage local des elements de connexion
CN113133327B (zh) * 2019-10-31 2024-01-26 京东方科技集团股份有限公司 承接背板及其制备方法、背板
JP7525878B2 (ja) 2020-06-17 2024-07-31 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる搭載部品、基体及びバンプ接続体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
US5812378A (en) * 1994-06-07 1998-09-22 Tessera, Inc. Microelectronic connector for engaging bump leads
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0079590B1 (de) 1981-11-12 1986-02-19 Daikin Kogyo Co., Ltd. Verwendung von Polyacryl- oder Methacrylsäureestern von Fluor enthaltenden Alkoholen als tintenabweisende Mitteln
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5312456A (en) * 1991-01-31 1994-05-17 Carnegie Mellon University Micromechanical barb and method for making the same
JPH05144823A (ja) 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk 高密度バンプ形成方法
US5299939A (en) * 1992-03-05 1994-04-05 International Business Machines Corporation Spring array connector
US5457879A (en) * 1994-01-04 1995-10-17 Motorola, Inc. Method of shaping inter-substrate plug and receptacles interconnects
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5903059A (en) * 1995-11-21 1999-05-11 International Business Machines Corporation Microconnectors
US6007349A (en) * 1996-01-04 1999-12-28 Tessera, Inc. Flexible contact post and post socket and associated methods therefor
JP3507654B2 (ja) 1997-04-01 2004-03-15 富士通テン株式会社 ナビゲーション装置
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
DE19841996B4 (de) 1998-09-04 2004-02-12 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02180036A (ja) * 1988-12-29 1990-07-12 Sharp Corp 電極の形成方法
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
US5812378A (en) * 1994-06-07 1998-09-22 Tessera, Inc. Microelectronic connector for engaging bump leads
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 1-281792 A, In: Patent Abstracts of Japan *
JP 5-144823 A, In: Patent Abstracts of Japan *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233641A1 (de) * 2002-07-24 2004-02-12 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US6887777B2 (en) 2002-07-24 2005-05-03 Infineon Technologies Ag Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
DE10233641B4 (de) * 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
DE102004062885A1 (de) * 2004-12-27 2006-07-06 Infineon Technologies Ag Befestigungsmittel für elektronische Bauteile, Anordnung und Verfahren
DE102004062885B4 (de) * 2004-12-27 2007-10-18 Infineon Technologies Ag Anordnung mit einer elektronischen Leiterplatte und mindestens einem Halbleiterbaustein und Verfahren
US7427202B2 (en) 2004-12-27 2008-09-23 Infineon Technologies Ag Means of mounting for electronic components, arrangement and procedure

Also Published As

Publication number Publication date
WO2000079590A1 (de) 2000-12-28
US20020094707A1 (en) 2002-07-18
US6555415B2 (en) 2003-04-29
EP1186036A1 (de) 2002-03-13
JP4190182B2 (ja) 2008-12-03
JP2003502867A (ja) 2003-01-21

Similar Documents

Publication Publication Date Title
DE19927749A1 (de) Elektronische Anordnung mit flexiblen Kontaktierungsstellen
DE69634005T2 (de) Steckverbinder mit integriertem leiterplattenzusammenbau
EP0634888B1 (de) Steckbare Baugruppe, insbesondere Relaismodul für Kraftfahrzeuge
EP1186035A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
EP1287558A1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
EP1106040A1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
WO2023237531A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE10227544A1 (de) Vorrichtung zur optischen und/oder elektrischen Datenübertragung und/oder -verarbeitung
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
DE102019111816A1 (de) Verfahren zur herstellung eines bauelements und bauelement
DE102023110343B3 (de) Verfahren zur Herstellung einer mit einem Schaltungsträger bestückten SMD-Halbleiterbauelementbaugruppe, SMD-Halbleiterbauelementbaugruppe sowie Schaltungsträger
DE2214163A1 (de) Elektrische schaltungsanordnung
EP1449252A2 (de) Elektronische anordnung
WO1999010926A1 (de) Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat
DE4208604A1 (de) Verbundmaterial zur verwendung als traeger elektrischer schaltkreise sowie unter verwendung des verbundmaterials hergestellter elektrischer schaltkreis
DE102004047061A1 (de) Gehäuse für mindestens einen optoelektronischen Halbleiterchip, Verfahren zum Herstellen einer von Vielzahl Gehäusen, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102007016904A1 (de) Optoelektronische Vorrichtung und Verfahren zur Herstellung einer optoelektronischen Vorrichtung
DE102004042753A1 (de) Chipkondensator
DE4306404A1 (de) Modul und Verfahren zu dessen Herstellung
WO2022223284A1 (de) Verfahren zur herstellung eines bauteils mit kavität und bauteil mit kavität

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee