[go: up one dir, main page]

DE19917064A1 - Verfahren zur Herstellung einer Schichtstruktur - Google Patents

Verfahren zur Herstellung einer Schichtstruktur

Info

Publication number
DE19917064A1
DE19917064A1 DE19917064A DE19917064A DE19917064A1 DE 19917064 A1 DE19917064 A1 DE 19917064A1 DE 19917064 A DE19917064 A DE 19917064A DE 19917064 A DE19917064 A DE 19917064A DE 19917064 A1 DE19917064 A1 DE 19917064A1
Authority
DE
Germany
Prior art keywords
polishing
carrier
disc
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19917064A
Other languages
English (en)
Inventor
Georg J Pietsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE19917064A priority Critical patent/DE19917064A1/de
Publication of DE19917064A1 publication Critical patent/DE19917064A1/de
Ceased legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/18Handling of layers or the laminate
    • B32B38/1866Handling of layers or the laminate conforming the layers or laminate to a convex or concave profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/0012Mechanical treatment, e.g. roughening, deforming, stretching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung einer Schichtstruktur mit einer unteren Schicht und einer oberen Schicht und gegebenenfalls einer Zwischenschicht zwischen der unteren und der oberen Schicht, umfassend das Aufeinanderlegen einer planarisierten Seite einer Substratscheibe und einer planarisierten Seite einer Trägerscheibe und eine Wärmebehandlung der Substratscheibe und der Trägerscheibe, bis zwischen den aufeinanderliegenden Scheiben eine unlösbare Verbindung besteht. Das Verfahren ist dadurch gekennzeichnet, daß die Seite der Substratscheibe und die Seite der Trägerscheibe durch einen Doppelseiten-Bearbeitungsschritt planarisiert werden.

Description

Gegenstand der Erfindung ist ein Verfahren zur Herstellung ei­ ner Schichtstruktur mit einer unteren Schicht und einer oberen Schicht und gegebenenfalls einer Zwischenschicht zwischen der unteren und der oberen Schicht. Das Verfahren umfaßt das Auf­ einanderlegen einer planarisierten Seite einer Substratscheibe und einer planarisierten Seite einer Trägerscheibe und eine Wärmebehandlung der Substratscheibe und der Trägerscheibe bis zwischen den aufeinanderliegenden Scheiben eine unlösbare Ver­ bindung besteht.
Die Erfindung betrifft insbesondere die Herstellung einer Schichtstruktur, bei der die Substratscheibe aus halbleitendem Material besteht, insbesondere die Herstellung einer SOI- Halbleiterscheibe.
Das Akronym SOI (semiconductor-on-insulator, insbesondere sili­ con-on-insulator) steht für eine vertikale Schichtstruktur, die von einer unteren Schicht, einer elektrisch isolierenden Zwi­ schenschicht und einer halbleitenden oberen Schicht gebildet wird. Ein Weg zur Herstellung einer solchen Struktur wird als direktes Bonden (wafer direct bonding) bezeichnet. Eine SOI- Struktur entsteht beispielsweise, indem zwei Vorläuferscheiben (eine Träger- und eine Substratscheibe), die eine Seite mit ei­ ner Oberfläche aus einer hydrophilierten Oxidschicht aufweisen, so übereinandergelegt werden, daß die Oxidschichten aufeinan­ derliegen, und durch eine nachfolgende Wärmebehandlung untrenn­ bar miteinander verbunden werden. Während der Wärmebehandlung bilden sich Oxidbrücken aus, wobei die Oxidschichten zu einer Zwischenschicht verwachsen. Nach dem Bonden wird die halblei­ tende obere Schicht der SOI-Schichtstruktur stark ausgedünnt, beispielsweise bis auf eine Schichtdicke von einigen µm oder weniger abgeschliffen.
Die Herstellung einer Schichtstruktur erfordert, daß die zu verbindenden Flächen möglichst glatt und eben sind.
Das Planarisieren der zu verbindenden Seiten der Vorläufer­ scheiben erfolgt dem Stand der Technik zufolge durch eine Ein­ seitenpolitur (single-side polishing, SSP), weil damit eine Seite einer Vorläuferscheibe gezielt planarisiert werden und der Materialabtrag auf das Notwendigste beschränkt werden kann. Bei dieser Art der Politur wird eine Vorläuferscheibe nach der anderen (Einzelscheiben-Einseitenpolitur) oder mehrere Vorläu­ ferscheiben gleichzeitig (Mehrscheiben-Einseitenpolitur) po­ liert.
SOI-Schichtstrukturen, die auf die beschriebene Weise herge­ stellt werden, weisen oftmals unerwünschte Einschlüsse, Blasen oder Hohlräume in oder an der Oxidschicht auf.
Die Aufgabe der Erfindung bestand darin, ein Verfahren zur Her­ stellung einer Schichtstruktur bereitzustellen, bei dem die vorstehend genannten Probleme weitgehend vermieden werden.
Gegenstand der Erfindung ist ein Verfahren zur Herstellung ei­ ner Schichtstruktur mit einer unteren Schicht und einer oberen Schicht und gegebenenfalls einer Zwischenschicht zwischen der unteren und der oberen Schicht, umfassend das Aufeinanderlegen einer planarisierten Seite einer Substratscheibe und einer planarisierten Seite einer Trägerscheibe und eine Wärmebehand­ lung der Substratscheibe und der Trägerscheibe, bis zwischen den aufeinanderliegenden Scheiben eine unlösbare Verbindung be­ steht, das dadurch gekennzeichnet ist, daß die Seite der Sub­ stratscheibe und die Seite der Trägerscheibe durch einen Dop­ pelseiten-Bearbeitungsschritt planarisiert werden.
Das Material der oberen Schicht der erfindungsgemäß herge­ stellten Schichtstruktur stammt von der Substratscheibe, das Material der unteren Schicht von der Trägerscheibe und das Ma­ terial der Zwischenschicht von einem Überzug, der die Oberflä­ chen der aufeinandergelegten Seiten bedeckt.
Bei dem Doppelseiten-Bearbeitungsschritt handelt es sich um ei­ nen Verfahrensschritt, bei dem beide Seiten einer Vorläufer­ scheibe (Trägerscheibe oder Substratscheibe) gleichzeitig in einem einzigen simultanen Bearbeitungsschritt eingeebnet wer­ den. Geeignet sind alle Verfahren, die auf den Seiten der Vor­ läuferscheibe eine ebene Oberfläche mit geringer Rauhigkeit (finish) erzeugen können. Bevorzugt sind Verfahren wie das Dop­ pelseitenpolieren, das Doppelseiten-Planparallelschleifen und das DIP-Schleifen.
Die Doppelseitenpolitur (double-side polishing, DSP) ist ein zur Herstellung von Halbleiterscheiben mit ebener Vorder- und Rückseite bekanntes Polierverfahren, bei dem beide Seiten ein­ zelner (Einzelscheibenpolitur) oder mehrerer Scheiben (Mehr­ scheibenpolitur) in einem Arbeitsschritt planarisiert werden. Dabei befinden sich die Scheiben zwischen zwei einander gegen­ überstehenden planparallelen Poliertellern, die mit Poliertü­ chern bespannt sind und typischerweise - jedoch nicht notweni­ gerweise - gegenläufig unter Druck auf die Werkstücke und unter Zugabe von Poliermittel rotieren. Die Werkstücke liegen in dün­ nen Führungskäfigen, den sogenannten Läuferscheiben (carrier), die sich zwischen zwei konzentrischen Zahnkränzen, die die Po­ lierteller nach innen und außen begrenzen, abwälzen. Typischer­ weise sind Innen- und Außenzahnkranz sowie die somit ringförmi­ gen oberen und unteren Polierteller unabhängig angetrieben, so daß die Werkstücke eine Vielzahl von Abwälzkurven (verkürzten oder verlängerten Epi- oder Hypozykloiden) auf den Poliertü­ chern beschreiben können.
Charakteristisch für dieses Polierverfahren ist neben der Si­ multanbearbeitung beider Werkstückseiten in einem Arbeitsgang die mögliche freie Bewegung und insbesondere eine freie Rotati­ on der Werkstücke in den sie lediglich frei über das Poliertuch führenden Ausnehmungen der Läuferscheiben. Die Scheiben folgen also weitgehend zwangskräftefrei dem Wechselspiel aus Kinematik der Polierbewegung (Abwälzkurven) und Hydrodynamik des Polier­ mittelfilms.
Das Doppelseiten-Planparallelschleifen (auch Flachhonen oder Feinschleifen genannt), hat dieselbe Kinematik und Werkstück­ anordnung wie die DSP. Unterschiede bestehen darin, daß an die Stelle eines Poliertuches eine Arbeitsscheibe und an die Stelle eines freien Poliermittels ein gebundenes Abrasiv (wie Diamant oder CBN) tritt. Letzteres wird beispielsweise in Form von Dis­ ken (pellets) bereitgestellt, die auf die Oberfläche der Ar­ beitsscheibe geklebt sind, oder in Form von vorimprägnierten, mit einer abrasivhaltigen Schleifschicht beschichteten Fein­ schleiftüchern, die direkt auf die Arbeitsscheiben geklebt oder auf andere Weise montiert werden und deren Schleifbeschichtung typischerweise zusätzlich geometrisch strukturiert ist (bei­ spielsweise durch zylinder-, quader- oder anderweitig geformte Noppen). Dazwischen vorhandene Kanäle erleichtern den Abtrans­ port von Schleifschlamm. Dieses auch als "slurry-free poli­ shing" bezeichnete Verfahren führt zu besonders glatten, schä­ digungsfreien und homogenen Oberflächen.
Beim DIP-Schleifen (DIP = diamondimpregnated pad, diamond­ impregnated polishing) ist das bei der DSP übliche Poliertuch durch eine Kunststoffolie ersetzt, die entweder wie oben be­ schrieben mit Polierkorn vorimprägniert ist oder zu der erst während der Politur oder während des Schleifens loses Polier­ mittelkorn zugeführt wird. Das abrasiv wirkende Korn nistet sich im letzteren Fall aufgrund der Nachgiebigkeit der Kunst­ stoffolie in der Oberfläche der Folie ein, verbleibt dort im wesentlichen ohne weitere Lateralbewegung über die Folienober­ fläche und agiert somit als "quasi-fixed abrasive".
Sofern eine Schichtstruktur mit Zwischenschicht bereitgestellt werden soll, haben die Oberflächen der zu verbindenden Seiten von Substrat- und Trägerscheibe aus dem Material zu bestehen, das als Zwischenschicht-Material vorgesehen ist. Zu diesem Zweck wird ein Überzug auf diesen Seiten erzeugt. Der Überzug besteht vorzugsweise aus isolierendem oder halbleitendem Mate­ rial. Besonders bevorzugt ist oxidisches Material, insbesondere ein Film aus Siliciumdioxid. Dieser kann beispielsweise durch thermische Oxidation der Oberfläche der Seite einer Substrat- oder Trägerscheibe aus Silicium entstehen oder durch Aufbringen von Siliciumdioxid durch Sputtern oder durch Gasphasen- Abscheidung (CVD) geeigneter organischer oder anorganischer Verbindungen abgeschieden werden. Eine Hydrophilierung des Oxidfilms, die dazu führt, daß die oxidische Oberfläche mit ei­ nem dünnen, gleichmäßig anhaftenden Wasserfilm bedeckt ist, be­ günstigt das Zusammenwachsen der Scheiben während der Wärmebe­ handlung. Die Hydrophilierung kann naßchemisch oder bereits während der thermischen Oxidation (Naßoxidation) erfolgen.
Es ist bevorzugt, daß die Dicke der oberen Schicht geringer ist als die Dicke der unteren Schicht, da insbesondere für mikro­ elektronische Anwendungen die Dicke der oberen Schicht, wenn deren Vorteile wirksam sein sollen (SOI zur Vermeidung von Mi­ kro-Kurzschlüssen, dem sog. "latch-up" in CMOS-Strukturen), ge­ rade nur die der tiefsten eingebrachten Bauelementestrukturen betragen soll (bis etwa 10 µm bei sog. "trench capacitors", Mi­ kro-Kondensatoren, deren Platten durch ein mit Dielektrikum ge­ füllten "Graben" getrennt sind; weniger, ~ 1 µm, bei anderen, neuartigen Strukturen). Diese dünne Enddicke der oberen Schicht kann durch Ausdünnen, insbesondere Abschleifen der oberen Schicht realisiert werden, oder dadurch, daß eine dünnere Sub­ stratscheibe mit einer dickeren Trägerscheibe verbunden wird. Letzteres wird vorteilhaft beispielsweise mit dem in der US- 5,374,564 beschriebenen "smart-cut"-Verfahren realisiert.
Gemäß einer bevorzugten Ausführungsform der Erfindung werden zur Herstellung der Schichtstruktur die Substratscheibe und die Trägerscheibe aus gleichartigem Material ausgewählt, insbe­ sondere aus halbleitendem Material wie Silicium (Si), Germanium (Ge), III/V- und II/VI-Verbindungshalbleitern wie Gallium- Arsenid (GaAs), Indium-Phosphid (InP) und deren ternären oder quaternären Verbindungen wie Gallium-Aluminium-Arsenid (GaAlAs) und Gallium-Indium-Phosphid (GaInP).
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung werden zur Herstellung der Schichtstruktur die Substratscheibe und die Trägerscheibe aus im wesentlichen gleichartigem Materi­ al ausgewählt, wobei insbesondere die im vorhergehenden Absatz genannten Materialien in Frage kommen. Unter im wesentlichen gleichartig ist zu verstehen, daß es Unterschiede in der Her­ stellung des Materials und in der Zusammensetzung des Materials hinsichtlich der Art und Menge von Zusatzstoffen geben kann. So können beispielsweise eine Trägerscheibe aus tiegelgezogenen Silicium (Cz-Silicium) und eine Substratscheibe aus zonengezo­ genem Silicium (Fz-Silicium) zu einer Schichtstruktur verbunden werden. Ein anderes Beispiel betrifft die Herstellung einer Schichtstruktur aus einer Träger- und Substratscheibe, die sich nur hinsichtlich der Konzentration und/oder Natur von beige­ mengten Dotierstoffen unterscheiden.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung werden zur Herstellung der Schichtstruktur die Substratscheibe und die Trägerscheibe aus verschiedenartigem Material ausge­ wählt. Besonders bevorzugt ist es, für die Trägerscheibe ein Material vorzusehen, das kostengünstig und ausreichend mecha­ nisch stabil ist und gegebenenfalls als elektrische oder chemi­ sche Barriere wirkt. Die Substratscheibe besteht vorzugsweise aus einem Material, das bereits als für Substratscheiben geeig­ net genannt wurde.
Je nach Art des gewählten Systems (Substratscheibe, Träger­ scheibe und gegebenenfalls Überzug) wird die Verbindung der Scheiben hauptsächlich durch kovalente Kräfte, van der Waals- Kräfte oder Dipol-Kräfte hergestellt. Während bei der Herstel­ lung einer SOI-Schichtstruktur hauptsächlich kovalente Bin­ dungskräfte wirken, sind es bei Dünnschichtstrukturen mit Sub­ stratscheiben aus III/V-Verbindungshalbleitern oder Saphir in der Regel von der Waals Bindungen. Bei der Verbindung von Sili­ ciumscheiben (beispielsweise einer Trägerscheibe aus Cz- Silicium und einer Substratscheibe aus Fz-Silicium, die durch eine sogenannte HF-last-Behandlung hydrophob und oxidfrei ge­ macht wurden, spielen auch Dipolkräfte eine größere Rolle. Un­ abhängig von den beim Verbinden der Scheiben wirkenden Kräfte unterliegt der Bindungsprozeß jedoch einer gleichartigen Dyna­ mik.
Die Vorteile des erfindungsgemäßen Verfahrens werden anhand von Figuren näher beschrieben, wobei die Erfindung mit dem Stand der Technik verglichen wird, der davon ausgeht, daß die zu ver­ bindenden Seiten durch Einseitenpolitur zu planarisieren sind, während erfindungsgemäß insbesondere eine Doppelseitenpolitur vorgeschlagen wird. Die Beschreibung erfolgt an einem besonders bevorzugten Beispiel, nämlich der Herstellung einer SOI- Schichtstruktur bestehend aus einer unteren Schicht aus Silici­ um, einer Zwischenschicht aus Siliciumdioxid und einer oberen Schicht aus Silicium.
Fig. 1 zeigt eine Übersicht der Dickendifferenz-Topographie zweier unterschiedlich planarisierter Scheiben, gemessen mit­ tels eines kapazitiven Dickenmeßverfahrens. Fig. 1a) zeigt die Dickendifferenz-Topographie einer einseiten-polierten Scheibe, Fig. 1b) die einer doppelseitenpolierten Scheibe.
In den Fig. 2a) bis 2f) sind getrennt für den Stand der Technik (Fig. 2a) bis 2c)) und die Erfindung (Fig. 2d) bis 2f)) jeweils drei Etappen des Entstehens der Verbindung zwischen der Träger- und der Substratscheibe während der Wärmebehandlung schematisch dargestellt.
Wie aus Fig. 1a) hervorgeht, weist eine einseiten-polierte Scheibe 1 charakteristische Abweichungen von einer idealen planparallelen Form (Geometriedefekte) auf. So ist eine Anisotropie bezüglich des Ebenheitsverlaufs 2 feststellbar, das heißt, es gibt keine ausgezeichnete Symmetrie in der Topogra­ phie der Scheibe. Weiterhin zeigen die Höhenlinien eine ani­ sotrope Dickenabnahme (Keiligkeit) und einen nicht-monotonen Dickenprofilverlauf über den Scheibendurchmesser (irreguläre längerreichweitige lokale Abfolgen von Erhebungen und Vertie­ fungen 3 an. Charakteristisch für eine einseiten-polierte Scheibe ist auch eine konzentrisch umlaufende, randnahe Erhe­ bung 4 (Randwulst). Diese kann mit einem kapazitiven Meßverfah­ ren (Fig. 2a) nicht aufgelöst werden, ist jedoch aus anderen Meßverfahren (bspw. hochauflösende Dickenmessung mittels Laser- Triangulationsverfahren u. a.) bekannt und daher in Fig. 2a) mittels einer gestrichelten Umrandungslinie zusätzlich angedeu­ tet.
Wie aus Fig. 1b) hervorgeht, weist eine doppelseiten-polierte Scheibe 5 ebenfalls charakteristische Abweichungen von einer idealen planparallelen Form (Geometriedefekte) auf. So ist eine nahezu rotationssymmetrische Dickenvariation 6 in Form einer mehr oder weniger ausgeprägten, radial von der Scheibenmitte zum Scheibenrand verlaufenden Dickenverjüngung 7 (Randabfall) feststellbar. Das Oberflächenprofil einer doppelseiten­ polierten Scheibe verläuft also radial streng monoton. Eine DSP-Scheibe ist demnach über seine gesamte Oberfläche aus­ schließlich konvex gekrümmt, ohne daß ein Randwulst oder loka­ le Erhebungen auftreten.
Erfindungsgemäß werden die Geometriedefekte einer doppelseitig­ polierten Scheibe zur Herstellung einer Schichtstruktur ausge­ nutzt, während dies mit einseitig-polierten Scheiben nicht mög­ lich ist. Dies macht die Darstellung in den Fig. 2a) bis 2c) deutlich.
Die Oberflächen der einseitig-polierten Scheiben 1a und 1b sind beispielsweise mittels thermischer Oxidation und chemi­ scher Hydrophilierung mit jeweils einer Oxidschicht 8a und 8b überzogen, wobei ein Wasserfilm 9a den Zwischenraum zwischen den aufeinanderliegenden Scheiben füllt. Dieser Wasserfilm rührt entweder von der vorangegangenen naßchemischen Scheiben­ reinigung her oder ist aufgrund der hydrophilen (benetzungsver­ mittelnden) Eigenschaft der Oxidschichten 8a und 8b an Atmo­ sphäre in Form eines dünnen Wasserbelages aus der Luftfeuchtig­ keit ohnehin vorhanden. Wie den Fig. 2a) bis 2c) zu entneh­ men ist, berühren sich die einseiten-polierten Scheiben 1a und 1b wegen ihrer Geometriedefekte nur punktuell und nicht voll­ flächig, anfänglich sogar nur an den hervorstehendsten Struktu­ ren, den Randwulsten 4a und 4b. Das sich von den Berührungs­ punkten aus ausbreitende, die Verbindung der Scheiben schaffen­ de Brückenwachstum startet bei Wärmeeinwirkung an mehreren Punkten gleichzeitig und verursacht Spannungsfelder 10a und 10b in der entstehenden Schichtstruktur. Durch das Brückenwachstum kommen sich auch Oberflächenpunkte 11a und 11b näher, wodurch auch ausgehend von solchen Punkten weiteres Brückenwachstum einsetzt und weitere Spannungsfelder entstehen. Die Spannungs­ felder stoppen schließlich das Brückenwachstum, so daß zahlrei­ che nicht-verbundene Zonen 12a bis 12d entstehen, die als Hohl­ räume, chemisch-strukturelle Si/SiO2-Grenzflächen- oder Innero­ xid-Defekte bestehen bleiben.
Die Geometrie-Defekte doppelseiten-polierter Scheiben kommen hingegegen der Herstellung einer Schichtstruktur entgegen. Dies ist in den Fig. 2d) bis 2f) dargestellt. Die beiden mittels Doppelseiten-Politur planarisierten Scheiben 5a und 5b mit ih­ ren Oxidfilmen 13a und 13b berühren sich aufgrund der streng konvexen Form 6a und 6b ihrer Oberflächen und der zusätzlichen Verjüngung im Randbereich 14a und 14b (Randabfall) zu Beginn der Wärmebehandlung nur im Zentrum 7. Von dort startet das die Scheiben verbindende Brückenwachstum und breitet sich während der Wärmebehandlung radialsymmetrisch und gleichmäßig über die gesamte Oberfläche der Scheiben aus. Aufgrund der Monotonie der Konvexität der Oberfläche und dem Fehlen lokaler Erhebungen sind die beim Verbinden der Scheiben auftretenden, das Brücken­ wachstum hemmenden Spannungen 10c bis 10e zu gering, um den Verbindungsprozeß stoppen zu können. Es treten im wesentlichen keine Einschlüsse, Inhomogenitäten oder Hohlräume an der Ver­ bindungsgrenzfläche auf. Die entstehende Schichtstruktur ist auch im Verbindungsbereich der sie bildenden Scheiben homogen.

Claims (7)

1. Verfahren zur Herstellung einer Schichtstruktur mit einer unteren Schicht und einer oberen Schicht und gegebenenfalls ei­ ner Zwischenschicht zwischen der unteren und der oberen Schicht, umfassend das Aufeinanderlegen einer planarisierten Seite einer Substratscheibe und einer planarisierten Seite ei­ ner Trägerscheibe und eine Wärmebehandlung der Substratscheibe und der Trägerscheibe, bis zwischen den aufeinanderliegenden Scheiben eine unlösbare Verbindung besteht, dadurch gekenn­ zeichnet, daß die Seite der Substratscheibe und die Seite der Trägerscheibe durch einen Doppelseiten-Bearbeitungsschritt planarisiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Doppelseiten-Bearbeitungsschritt ausgewählt wird aus einer Gruppe, die die Doppelseitenpolitur, das Doppelseiten- Planparallelschleifen, insbesondere das "slurry-free polishing" mit abrasiv-beschichteten und gegebenenfalls mit oberflächen­ strukturierten Polier- oder Schleiftüchern durchgeführte Plan­ parallelschleifen, und das DIP-Schleifen umfaßt.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekenn­ zeichnet, daß gleichartiges Material für die Substratscheibe und die Trägerscheibe gewählt wird.
4. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekenn­ zeichnet, daß im wesentlichen gleichartiges Material für die Substratscheibe und die Trägerscheibe gewählt wird.
5. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekenn­ zeichnet, daß verschiedenartiges Material für die Substrat­ scheibe und die Trägerscheibe gewählt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Seiten der Substratscheibe und der Träger­ scheibe vor dem Aufeinanderlegen mit einem Überzug versehen werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, daß dafür gesorgt wird, daß die Dicke der oberen Schicht geringer ist, als die Dicke der unteren Schicht.
DE19917064A 1999-04-15 1999-04-15 Verfahren zur Herstellung einer Schichtstruktur Ceased DE19917064A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19917064A DE19917064A1 (de) 1999-04-15 1999-04-15 Verfahren zur Herstellung einer Schichtstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19917064A DE19917064A1 (de) 1999-04-15 1999-04-15 Verfahren zur Herstellung einer Schichtstruktur

Publications (1)

Publication Number Publication Date
DE19917064A1 true DE19917064A1 (de) 2000-08-24

Family

ID=7904687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19917064A Ceased DE19917064A1 (de) 1999-04-15 1999-04-15 Verfahren zur Herstellung einer Schichtstruktur

Country Status (1)

Country Link
DE (1) DE19917064A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung
EP1056549B1 (de) * 1998-01-20 2003-12-03 Lam Research Corporation Reinigungs-/schwabbeleinheit für halbleiterbearbeitungsvorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539245A (en) * 1991-11-18 1996-07-23 Mitsubishi Materials Silicon Corporation Semiconductor substrate having a gettering layer
US5761350A (en) * 1997-01-22 1998-06-02 Koh; Seungug Method and apparatus for providing a seamless electrical/optical multi-layer micro-opto-electro-mechanical system assembly
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539245A (en) * 1991-11-18 1996-07-23 Mitsubishi Materials Silicon Corporation Semiconductor substrate having a gettering layer
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US5761350A (en) * 1997-01-22 1998-06-02 Koh; Seungug Method and apparatus for providing a seamless electrical/optical multi-layer micro-opto-electro-mechanical system assembly
DE19704546A1 (de) * 1997-02-06 1998-08-13 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HAISMA, J. et.al.: Improved geometry of double- sided polished parallel wafers prepared for direct wafer bonding. In: Applied Optics, Vol. 33,No. 34, 1.12.1994, pp. 7945-54 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1056549B1 (de) * 1998-01-20 2003-12-03 Lam Research Corporation Reinigungs-/schwabbeleinheit für halbleiterbearbeitungsvorrichtung
DE10210023A1 (de) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Siliciumscheibe und Verfahren zu ihrer Herstellung

Similar Documents

Publication Publication Date Title
EP1209727B1 (de) Verfahren zur Oberflächenpolitur von Siliciumscheiben
DE69001411T2 (de) Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE60124252T2 (de) Zweistufiges chemisch-mechanisches polierverfahren
DE69904209T2 (de) Polierkissen für halbleitersubstrat
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE69333152T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE102015220090B4 (de) Verfahren zum Abrichten von Poliertüchern
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE69839136T2 (de) Verfahren zum Polieren unterschiedlicher leitender Schichten in einer halbleitende Anordnung
DE60201515T2 (de) Polierscheibe mit endpunkterfassungsöffnung
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
EP0857542B1 (de) Verfahren zur Herstellung einer einseitig beschichteten und mit einem Finish versehenen Halbleiterscheibe
DE19905737A1 (de) Halbleiterscheibe mit verbesserter Ebenheit und Verfahren zur Herstellung der Halbleiterscheibe
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE102009051008A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE69330870T2 (de) Planarisierungsverfahren von einer Halbleitervorrichtung
DE112016004787T5 (de) Halbleiter-Wafer-Prozessierungsverfahren
DE69122441T2 (de) Polierscheibe mit eingestellter Schmiegsamkeit
EP1146551A1 (de) Verfahren zur Überführung einer Rücklaufscheibe in eine Halbleiterscheibe
DE112018007133T5 (de) Waferproduktionsverfahren
DE19629756A1 (de) Verfahren zum Polieren eines Halbleitersubstrats
DE69610821T2 (de) Chemisch-mechanisch polieren mit gebogenen traegern

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection