DE19915146C1 - Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen - Google Patents
Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten SchaltungenInfo
- Publication number
- DE19915146C1 DE19915146C1 DE19915146A DE19915146A DE19915146C1 DE 19915146 C1 DE19915146 C1 DE 19915146C1 DE 19915146 A DE19915146 A DE 19915146A DE 19915146 A DE19915146 A DE 19915146A DE 19915146 C1 DE19915146 C1 DE 19915146C1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- compounds
- bath
- pulses
- iron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer auf mit Vertiefungen 2 versehenen Oberflächen von Halbleitersubstraten (Wafern) 1 bei der Herstellung von integrierten Schaltungen. Das Verfahren umfaßt folgende Verfahrensschritte: a. Beschichten der mit den Vertiefungen 2 versehenen Oberflächen der Halbleitersubstrate 1 mit einer ganzflächigen Grundmetallschicht, um eine ausreichende Leitfähigkeit für die galvanische Abscheidung zu erzielen; b. ganzflächiges Abscheiden von Kupferschichten 3 mit gleichmäßiger Schichtdicke auf der Grundmetallschicht mit einem galvanischen Metallabscheideverfahren durch in-Kontakt-Bringen der Halbleitersubstrate mit einem Kupferabscheidebad, wobei das Kupferabscheidebad mindestens eine Kupferionenquelle, mindestens eine Additivverbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der Kupferschichten sowie Fe(II)- und/oder Fe(III)-Verbindungen enthält und wobei zwischen den Halbleitersubstraten und dimensionsstabilen, in dem Bad unlöslich und mit diesem in Kontakt gebrachten Gegenelektroden eine elektrische Spannung angelegt wird, so daß zwischen den Halbleitersubstraten 1 und den Gegenelektroden ein elektrischer Strom fließt; c. Strukturieren der Kupferschicht 3.
Description
Die Erfindung betrifft ein Verfahren zum galvanischen Bilden von Leiterstruktu
ren aus hochreinem Kupfer, beispielsweise von Leiterbahnen, Durchgangslö
chern, Verbindungskontaktierungen und Anschlußplätzen, auf mit Vertiefungen
versehenen Oberflächen von Halbleitersubstraten (Wafern) bei der Herstellung
von integrierten Schaltungen, insbesondere in Fällen, in denen die Vertiefungen
ein hohes Aspektverhältnis aufweisen.
Zur Herstellung integrierter Schaltungen wird die sogenannte Silizium-Planar
technik eingesetzt, bei der Epitaxie- und Dotierungsverfahren angewendet wer
den. Hierzu werden einkristalline Siliziumscheiben, sogenannte Wafer, mit phy
sikalischen Methoden bearbeitet, um im Mikrometer- und seit einiger Zeit auch
im Sub-Mikrometerbereich (derzeit 0,25 µm) unterschiedlich leitfähige Bereiche
auf der Siliziumoberfläche zu bilden.
Der Herstellungsprozeß läßt sich in drei Etappen unterteilen:
- a) Herstellung von Transistoren und deren gegenseitige Isolation; dieser Prozeß wird auch FEOL (Front End of Line) bezeichnet ("Technologie hoch integrierter Schaltungen", D. Widmann, H. Mader, H. Friedrich, 2. Auflage, Springer-Verlag, 1996; "VLSI-Electronic Microstructure Science", Norman G. Einspruch, Editor, insbes. Vol. 19 "Advanced CMOS Technology", J. M. Pimbley, M. Ghezzo, H. G. Parks, D. M. Brown, Academic Press, New York, 1989);
- b) Kontaktierung und Verbindung der einzelnen mono- und polykristallinen Siliziumbereiche des FOEL-Teils gemäß der gewünschten integrierten Schal tung;
- c) Passivierung bzw. Schutz gegen mechanische Beschädigung oder ge gen das Eindringen von Fremdstoffen.
Die Transistoren werden in der zweiten Etappe in der Regel durch Mehrlagen
metallisierung kontaktiert und miteinander verbunden, wobei zur Isolation der
hierfür gebildeten Leiterzüge üblicherweise das dielektrische Siliziumdioxid ver
wendet wird.
Zur Herstellung der Leiterbahnen, der Verbindungskontaktierungslöcher und
der Anschlußplätze wird seit langem eine im allgemeinen 1 µm dicke Alumi
niumschicht mit physikalischen Methoden, beispielsweise einem Aufdampf-
(Elektronenstrahlverdampfungs-) oder einem Sputterverfahren, aufgebracht.
Diese wird durch geeignete Ätzverfahren unter Verwendung eines Photoresists
nachträglich strukturiert.
Aluminium wird in der älteren Literatur als günstigste Alternative der verfügba
ren Materialien zur Herstellung der Leiterbahnen, Verbindungskontaktierungen
und Anschlußplätze beschrieben. Beispielsweise werden Anforderungen an
diese Schicht in "Integrierte Bipolarschaltungen" von H.-M. Rein und R. Ranfft,
Springer-Verlag, Berlin, 1980 angegeben. Die dort genannten Probleme werden
durch bestimmte Verfahrensoptimierungen zwar minimiert, können jedoch nicht
völlig vermieden werden.
In jüngerer Zeit ist es gelungen, Aluminium durch galvanisch abgeschiedenes
Kupfer zu ersetzen (IEEE-Spektrum, January 1998, Linda Geppert, "Solid
State", Seiten 23 bis 28). Insbesondere wegen der höheren elektrischen Leit
fähigkeit, höheren Wärmebeständigkeit sowie Diffusions- und Migrationsfestig
keit hat sich Kupfer als Alternative zu Aluminium als bevorzugtes Material her
ausgestellt. Hierzu wird die sogenannte "Damaszene"-Technik angewendet
(IEEE-Spektrum, January 1998, Linda Geppert, "Solid State", Seiten 23 bis 28
und P. C. Andricacos et al. in IBM J. Res. Developm., Vol. 42, Seiten 567 bis
574). Zunächst wird dazu eine Dielektrikumschicht auf das Halbleitersubstrat
aufgebracht. Die erforderlichen Löcher (vias) und Gräben (trenches) werden zur
Aufnahme der gewünschten Leiterstrukturen geätzt, üblicherweise mit einem
Trockenätzverfahren. Nach dem Aufbringen einer Diffusionsbarriere (meist Ti
tannitrid, Tantal oder Tantalnitrid) und einer Leitschicht (meist gesputtertes Kup
fer) werden die Vertiefungen, d. h. die Löcher und Gräben, galvanisch mit dem
sogenannten trench-filling-Prozeß aufgefüllt. Da das Kupfer dabei ganzflächig
abgeschieden wird, muß der Überschuß an den unerwünschten Stellen nach
träglich wieder entfernt werden. Dies geschieht mit dem sogenannten CMP-
Prozeß (Chemisch-mechanisches Polieren). Durch Wiederholung des Prozes
ses, d. h. mehrmaliges Aufbringen des Dielektrikums (beispielsweise von Sili
ziumdioxid) und Bilden der Vertiefungen durch Ätzen, lassen sich Mehrlagen
schaltungen herstellen.
Ein derartiges Verfahren zum Herstellen von durch galvanotechnische Metalli
sierung abgeschiedenen metallischen Strukturen ist auch in WO 98/27585 A1
beschrieben, wonach auf die Isolatorschichten zunächst eine metallische
Grundschicht und auf diese eine Kupferschicht durch elektrolytische Abschei
dung aufgebracht wird. Die Kupferschicht wird aus einem Kupferbad abgeschie
den, das Additive enthält, die derartigen Bädern üblicherweise zur Bildung glän
zender, ebener Schichten mit geringer innerer Spannung zugegeben werden.
Aus DE 196 53 681 A1 ist ferner ein Verfahren zum elektrolytischen Abschei
den von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen
und metallphysikalischen Eigenschaften bei der Herstellung von Leiterplatten
beschrieben. Es wird ein Kupferbad eingesetzt, das Kupferionen, die elektrische
Leitfähigkeit des Abscheidebades erhöhende Verbindungen, beispielsweise
Schwefelsäure, sowie Additivverbindungen zur Beeinflussung der metallphysi
kalischen Eigenschaften der Kupferschichten sowie zusätzlich Verbindungen
eines elektrochemisch reversiblen Redoxsystems, beispielsweise Verbindungen
von Eisen(II)- und Eisen(III)-Ionen enthält. Bei der elektrolytischen Abschei
dung werden Anoden verwendet, die sich beim Abscheideprozeß auflösen.
Nachfolgend sind die technischen Anforderungen an den galvanischen Kupfer
abscheideprozeß wiedergegeben:
- a) Konstante Schichtdicke über die gesamte Waferoberfläche (Planarität); je geringer die Abweichungen von der Sollschichtdicke sind, desto ein facher ist der nachfolgende CMP-Prozeß;
- b) Zuverlässiges trench-filling auch sehr tiefer Gräben mit hohem Aspekt verhältnis; in der Zukunft werden Aspektverhältnisse von 1 : 10 erwartet;
- c) Höchstmögliche elektrische Leitfähigkeit und damit zwangsläufig höchste Reinheit des abgeschiedenen Kupfers; beispielsweise wird gefordert, daß die Summe aller Verunreinigungen in der Kupferschicht weniger als 100 ppm (Δ 0,01 Gew.-%) beträgt.
Es hat sich herausgestellt, daß diese Technik zur Herstellung der Leiterbahnen,
Verbindungskontaktierungen und Anschlußplätze gegenüber dem bisher ver
wendeten Aluminium Vorteile bietet. Allerdings zeigen sich nunmehr auch
Nachteile bei Anwendung der galvanotechnischen Verfahren nach dem Stand
der Technik, die zu einer Verringerung der Ausbeute oder zumindest zu hohen
Kosten bei der Herstellung führen:
- a) Bei Verwendung von löslichen Anoden tritt der Nachteil auf, daß sich die Geometrie der Anoden während des Abscheideprozesses langsam ändert, da sich die Anoden beim Abscheideprozeß auflösen, so daß keine Dimensions stabilität und damit auch keine konstante Feldlinienverteilung zwischen den Anoden und den Wafern erreicht werden kann. Um diesem Problem zumindest teilweise zu begegnen, werden zwar inerte Behälter für stückiges Anodengut eingesetzt, so daß sich die Abmessungen der Anoden während des Abscheide prozesses nicht zu sehr verändern und aufgelöste Anoden relativ leicht wieder ersetzt werden können. Während der Ergänzung dieser sogenannten Anoden körbe mit frischem Anodenmaterial muß der Abscheideprozeß jedoch stillgelegt werden, so daß bei einer erneuten Inbetriebnahme des Prozesses wegen der damit einhergehenden Veränderungen des Bades zunächst nur Probemuster bearbeitet werden können, um wieder konstante stationäre Verhältnisse des Prozesses zu erreichen. Außerdem führt jeder Anodenwechsel zu einer Konta mination des Bades durch Ablösen von Verunreinigungen von den Anoden (Anodenschlamm). Auch von daher ist eine längere Einarbeitungszeit nach dem Anoden-Nachfüllen erforderlich.
- b) Außerdem verarmt im Bad gelöstes Kupfer während der Kupferabschei dung. Werden daraufhin Kupfersalze im Bad ergänzt, so führt dies zu einem schwankenden Kupfergehalt in der Lösung. Um diesen wiederum konstant zu halten, muß ein erheblicher regelungstechnischer Aufwand getrieben werden.
- c) Ferner besteht bei Verwendung unlöslicher Anoden die Gefahr, daß an den Anoden Gase entwickelt werden. Diese Gase lösen sich beim Abscheide prozeß von den üblicherweise horizontal gehaltenen Anoden ab und steigen in der Abscheidelösung nach oben. Dort treffen sie auf die ebenfalls üblicherweise horizontal gehaltenen und der Anode gegenüberliegenden Wafer und lagern sich an deren unterer Oberfläche ab. Die Stellen auf der Waferoberfläche, an denen sich die Gasblasen anlagern, werden gegen das homogene elektrische Feld im Bad abgeschirmt, so daß dort keine Kupferabscheidung stattfinden kann. Die derart gestörten Bereiche können zum Ausschuß des Wafers oder zumindest von Teilen des Wafers führen.
- d) Außerdem werden unlösliche Anoden bei der Anwendung von Pulstech niken zerstört, indem die Edelmetallbeschichtungen aufgelöst werden.
- e) Ferner dürfen sich in den mit Kupfer gefüllten Vertiefungen keine Pha sengrenzen durch eine vom Boden der Vertiefungen und/oder den Seitenflä chen her wachsende Kupferschicht oder sogar Hohlräume im Kupfer bilden. Derartiges ist beispielsweise von P. C. Andricacos et al., ibid beschrieben wor den. Eine Verbesserung wurde dort durch Zugabe von Zusätzen zum Abschei debad erreicht, die zur Verbesserung der Schichteigenschaften dienen.
- f) Ein weiterer wesentlicher Nachteil besteht darin, daß die aufgebrachte Kupferschicht sehr eben sein muß. Da die Kupferschicht sowohl in den Vertie fungen als auch auf den erhabenen Stellen des Wafers gebildet wird, entsteht eine sehr ungleichmäßig dicke Kupferschicht. Beim Einsatz der Damaszene- Technik wird die Oberfläche mit dem CMP-Verfahren geglättet. Dabei kann die erhöhte Polierrate (dishing) über den Strukturen (trenches und vias) von Nach teil sein. In der Veröffentlichung von P. C. Andricacos et al., ibid ist als bestes Ergebnis eine Kupferschicht gezeigt, bei der über den Vertiefungen noch eine leichte Einkerbung vorliegt. Auch diese führt beim Polieren zu Problemen.
Der vorliegenden Erfindung liegt von daher die Aufgabe zugrunde, die Nachtei
le der bekannten Verfahren zu vermeiden und insbesondere die bei Verwen
dung der günstigeren unlöslichen Anoden erhaltene erhöhte Kontamination der
Kupferüberzüge zu minimieren. Außerdem soll vermieden werden, daß sich
beim Bilden der Kupferstrukturen in Vertiefungen mit einem großen Aspektver
hältnis Elektrolyteinschlüsse in der Kupferstruktur bilden. Darüber hinaus sollen
die Probleme, die sich durch die Ergänzung der Kupfersalze in der Abscheide
lösung ergeben, gelöst werden. Sehr wichtig ist auch die Vermeidung des
dishing-Problems.
Gelöst werden diese Probleme durch das Verfahren nach Anspruch 1. Bevor
zugte Ausführungsformen der Erfindung sind in den Unteransprüchen angege
ben.
Das erfindungsgemäße Verfahren zum galvanischen Bilden von Leiterstruktu
ren aus hochreinem Kupfer auf den Halbleitersubstraten (Wafern) bei der Her
stellung von integrierten Schaltungen umfaßt folgende wesentliche Verfahrensschritte:
- a) Füllen der an den Oberflächen der Wafer liegenden Vertiefungen mit einer vorzugsweise 0,02 µm bis 0,3 µm dicken, ganzflächigen Grund metallschicht zur Herstellung ausreichender Leitfähigkeit (plating base), wobei vorzugsweise ein physikalisches Metallabscheideverfahren und/oder ein CVD-Verfahren und/oder ein PECVD-Verfahren eingesetzt wird;
- b) ganzflächiges Abscheiden von Kupferschichten mit gleichmäßiger
Schichtdicke auf der Grundmetallschicht mit einem galvanischen Metall
abscheideverfahren in einem Kupferabscheidebad,
- a) wobei das Kupferabscheidebad mindestens eine Kupferionen quelle, mindestens eine Additivverbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der Kupferschichten sowie Fe(II)- und/oder Fe(III)-Verbindungen enthält und
- b) wobei zwischen den Wafern und dimensionsstabilen, in dem Bad unlöslichen und mit diesem in Kontakt gebrachten Gegen elektroden eine elektrische Spannung angelegt wird, so daß zwi schen den Wafern und den Gegenelektroden ein elektrischer Strom fließt, und wobei die elektrische Spannung und der fließen de Strom entweder konstant sind oder in Form von uni- oder bi polaren Pulsen zeitlich verändert werden;
- c) Strukturieren der Kupferschicht, vorzugsweise durch ein CMP-Verfah ren.
Mit dem erfindungsgemäßen Verfahren ist es möglich, die Nachteile der ver
schiedenen bekannten Verfahrensvarianten zur Herstellung von integrierten
Schaltungen erstmalig zu vermeiden.
Es wurde überraschend gefunden, daß durch Zusatz von Fe(II)/Fe(III)-Verbin
dungen nicht nur - wie in DE 195 45 231 A1 für die Anwendung in der Leiter
plattentechnik beschrieben - die vorgenannten Nachteile (a) bis (d) behoben
werden können, sondern daß gegen jede Erwartung auch die Reinheit der Kup
ferschichten ausgezeichnet ist und daß vor allem kein Eisen in das Kupfer ein
gebaut wird ein Phänomen, für
das es bislang keine plausible wissenschaftliche Erklärung gibt, so daß das abgeschiedene Kupfer alle Spezifikationen erfüllt, ins
besondere auch die Forderung nach gutem trench-filling. Besonders
überraschend war die Beobachtung, daß sich sogar eine etwas dickere Metall
schicht über den Vertiefungen bildete als über den erhabenen Strukturen, so
daß der nachteilige Effekt des "dishing" kompensiert wird.
- a) Entgegen aller Erwartung hat sich herausgestellt, daß sich der Kontami
nationsgrad der erzeugten Kupferstrukturen bei Verwendung von dimensions
stabilen, unlöslichen Anoden deutlich absenken läßt, obwohl dem Abscheide
bad weitere Bestandteile, nämlich Eisensalze, zugegeben werden. Typischer
weise enthält das Kupfer nur höchstens 10 ppm Eisen. Das gefundene Ergeb
nis steht in Widerspruch zu der Erwartung, daß durch Zugabe weiterer Stoffe
zum Abscheidebad üblicherweise auch stärker kontaminierte Überzüge erhalten
werden. Daher hat bislang die Forderung bestanden, möglichst reine Chemika
lien für die Herstellung von integrierten Schaltungen zu verwenden. Im allge
meinen wird nämlich davon ausgegangen, daß ausschließlich höchstreine Che
mikalien bei der Herstellung von integrierten Schaltungen eingesetzt werden
dürfen, um Kontaminationen des höchstempfindlichen Silizium zu vermeiden.
Diese Anforderung beruht darauf, daß der Kontaminationsgrad der elektrischen
Bereiche in einer integrierten Schaltung umso größer ist, je größer der Kontami
nationsgrad der für die Herstellung der Schaltung verwendeten Chemikalien ist.
Eine Kontamination der elektrischen Bereiche im Silizium ist auf jeden Fall zu
vermeiden, da selbst bei geringster Verunreinigung dieser Bereiche nachteilige
Folgen und wahrscheinlich sogar ein Totalausfall der Schaltung zu befürchten
sind.
Verglichen mit Herstelltechniken für integrierte Schaltungen werden in der Lei terplattentechnik nicht annähernd so hohe Anforderungen an die Reinheit der Kupferschicht gestellt. Daher konnte der Einsatz von Eisensalzen in jenem Fall problemlos hingenommen werden.
Darüber hinaus ist bekannt, daß sich Eisen üblicherweise aus galvanotechnischen Bädern zum Abscheiden von Kupferlegierungen, die Eisen enthalten, als Legierungs metall mit abscheidet. Beispielsweise ist in "Electrodeposition of high Ms cobalt iron-copper alloys for recording heads", J. W. Chang, P. C. Andricacos, B. Petek, L. T. Romankiw, Proc. - Electrochem. Soc. (1992), 92-10 (Proc. Int. Symp. Magn. Mater. Processes, Devices, 2nd, 1991), Seiten 275 bis 287 für die Abscheidung einer Kupfer und Eisen enthaltenden Legierung beschrieben, daß ein Gehalt von Eisen im Abscheidebad (15 g/l, FeSO4 . 7H2O), der im wesentlichen dem Eisengehalt im erfindungsgemäßen Kupferabscheidebad entspricht, zu einem erheblichen Eisengehalt in der Legierung führt. Auch in anderen Veröffentli chungen wird auf die galvanische Abscheidung von Eisen enthaltenden Legie rungen hingewiesen, beispielsweise in "pH-changes at the cathode during elec trolysis of nickel, iron, and copper and their alloys and a simple technique for measuring pH changes at electrodes", L. T. Romankiw, Proc. - Electrochem. Soc. (1987), 87-17 (Proc. Symp. Electrodeposition Technol., Theory Pract.), 301-25. - b) Ferner wird eine sehr gleichmäßige Kupferschichtdicke an allen Stellen
des Wafers erreicht.
Vertiefungen mit üblicherweise sehr geringer Breite bzw. einem sehr geringen Durchmesser werden sehr schnell vollständig mit Metall gefüllt. Über derartigen Vertiefungen wird sogar eine etwas größere Dicke des Metalls erreicht als über den erhabenen Strukturen. Daher ist der Aufwand beim nachfolgenden Polieren mit dem CMP-Verfahren nicht sehr groß. Die Vertiefungen haben im allgemei nen eine Breite bzw. einen Durchmesser von 0,15 µm bis 0,5 µm. Deren Tiefe beträgt üblicherweise etwa 1 µm.
Die durch Herstellung nach dem erfindungsgemäßen Verfahren erhaltenen Kupferschichten sind bei Vertiefungen mit größeren lateralen Abmessungen im Gegensatz zu den bekannten Verfahren an den Eintrittskanten zu den zu metal lisierenden Vertiefungen ebenso dick wie an den Seitenwänden und am Boden der Vertiefungen. Die Kupferschicht folgt weitgehend der Oberflächenkontur der Waferoberfläche. Dadurch wird der Nachteil vermieden, daß der Querschnitt der Vertiefungen am oberen Rand bereits vollständig mit Kupfer gefüllt wird, während sich im unteren Bereich der Vertiefungen noch Abscheidelösung befin det. Die mit einem derartigen Einschluß von Elektrolyt einhergehenden Proble me, beispielsweise explosionsartiges Entweichen der eingeschlossenen Flüs sigkeit beim Erwärmen der Schaltung, Diffusion von Verunreinigungen durch das Kupfer, werden dadurch vollständig vermieden. Es wird eine gleichmäßig mit Kupfer ausgefüllte Metallstruktur erhalten, die die üblichen Anforderungen erfüllt, die bei der Herstellung von integrierten Schaltungen bestehen. - c) Des weiteren können die Nachteile, die sich durch den Einsatz von lösli
chen (Kupfer-)anoden ergeben, vermieden werden. Insbesondere wird eine
reproduzierbare Feldlinienverteilung innerhalb des Abscheidebades erreicht.
Dagegen ändert sich die Geometrie löslicher Anoden durch die Auflösung stän
dig, so daß zumindest im äußeren Bereich der den Anoden gegenüberliegen
den Wafer keine zeitstabile Feldlinienverteilung erhalten werden kann. Durch
Einsatz der dimensionsstabilen Anoden ist es daher nunmehr möglich, auch
größere Wafer herzustellen als bisher.
Die bei der Ergänzung von verbrauchtem Anodenmaterial auftretenden Proble me (Kontamination des Bades durch Anodenschlamm und durch andere Ver unreinigungen, Betriebsunterbrechungen durch Abschalten des Bades und er neutes Anfahren und Einfahren des Bades) können beim Einsatz unlöslicher Anoden ebenfalls vermieden werden. - d) Überraschend ist auch, daß mit dem erfindungsgemäßen Verfahren pro
blemlos Vertiefungen mit sehr hohen Aspektverhältnissen mit Kupfer gefüllt
werden können, ohne daß sich Gas- oder Flüssigkeitseinschlüsse in dem Kup
ferleiterzug bilden würden. Eine wissenschaftliche Erklärung für dieses Phäno
men ist bislang noch nicht gefunden worden.
Es wurde auch beobachtet, daß manche Elektrolyte ein überraschend gutes trench-filling-Verhalten aufweisen, während mit anderen ein derartiges Ergebnis nicht erhalten werden konnte.
Es wird ein Strompuls- oder Spannungspulsverfahren eingesetzt. Beim Puls stromverfahren wird der Strom zwischen den als Kathode polarisierten Werk stücken und den Anoden galvanostatisch eingestellt und mittels geeigneter Mittel zeitlich moduliert. Beim Pulsspannungsverfahren wird eine Spannung zwischen den Wafern und den Gegenelektroden (Anoden) potentiostatisch ein gestellt und die Spannung zeitlich moduliert, so daß sich ein zeitlich veränderli cher Strom einstellt.
Vorzugsweise wird das aus der Technik als Reverse-Pulse-Verfahren bekannte Verfahren mit bipolaren Pulsen eingesetzt. Insbesondere geeignet sind solche Verfahren, bei denen die bipolaren Pulse aus einer Folge von 20 Millisekunden bis 100 Millisekunden dauernden kathodischen und 0,3 Millisekunden bis 10 Millisekunden dauernden anodischen Pulsen bestehen. In einer bevorzugten Anwendung wird der Betrag des Peakstroms der anodischen Pulse auf mindestens densel ben Wert eingestellt wie der des Peakstroms der kathodischen Pulse. Vorzugsweise wird der Betrag des Peakstroms der anodischen Pulse zwei- bis dreimal so hoch eingestellt wie der des Peakstroms der kathodischen Pulse. - e) Ferner wird verhindert, daß an den unlöslichen Anoden Gasblasen ent
wickelt werden. Weil als Anodenreaktion nicht Wasser zersetzt wird gemäß
2H2O → O2 + 4H+ + 4e-
sondern die Reaktion
Fe2+ → Fe3+ + e-
stattfindet, werden die Probleme vermieden, die bei Anwendung der bekannten Verfahren mit der Ablagerung dieser Gasblasen auf den den Anoden gegen überliegenden Wafern einhergehen. Dadurch findet eine elektrische Abschir mung einzelner Bereiche an den Waferoberflächen während der Kupferabschei dung nicht statt, so daß insgesamt eine verbesserte Ausbeute bei der Herstel lung der integrierten Schaltungen erreicht wird. Darüberhinaus wird auch weni ger elektrische Energie benötigt.
Das zur Kupferabscheidung eingesetzte Bad enthält neben der mindestens
einen Kupferionenquelle, vorzugsweise einem Kupfersalz, beispielsweise Kup
fersulfat, Kupfermethansulfonat oder Kupferfluoroborat, zusätzlich mindestens
einen Stoff zur Erhöhung der elektrischen Leitfähigkeit des Bades, beispiels
weise Schwefelsäure, Methansulfonsäure oder Fluoroborsäure.
Typische Konzentrationen dieser Grundbestandteile sind nachfolgend angege
ben:
Kupfersulfat (CuSO4 . 5H2O) 20-250 g/l
vorzugsweise 80-140 g/l
oder 180-220 g/l
Schwefelsäure, konz. 50-350 g/l
vorzugsweise 180-280 g/l
oder 50-90 g/l.
vorzugsweise 80-140 g/l
oder 180-220 g/l
Schwefelsäure, konz. 50-350 g/l
vorzugsweise 180-280 g/l
oder 50-90 g/l.
Ferner kann in der Abscheidelösung ein Chlorid enthalten sein, beispielsweise
Natriumchlorid oder Salzsäure. Deren typische Konzentrationen sind nachfol
gend angegeben:
Chloridionen (zugegeben
beispielsweise als NaCl) 0,01-0,18 g/l
vorzugsweise 0,03-0,10 g/l.
vorzugsweise 0,03-0,10 g/l.
Darüber hinaus enthält das erfindungsgemäße Bad mindestens eine Additiv
verbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der
Kupferschichten. Geeignete Additivverbindungen sind polymere Sauerstoff ent
haltende Verbindungen, organische Schwefelverbindungen, Thioharnstoffver
bindungen und polymere Phenazoniumverbindungen.
Die Additivverbindungen sind innerhalb folgender Konzentrationsbereiche in der
Abscheidelösung enthalten:
übliche polymere Sauerstoff ent haltende Verbindungen 0,005-20 g/l
vorzugsweise 0,01-5 g/l
übliche wasserlösliche organische Schwefelverbindungen 0,0005-0,4 g/l
vorzugsweise 0,001-0,15 g/l.
übliche polymere Sauerstoff ent haltende Verbindungen 0,005-20 g/l
vorzugsweise 0,01-5 g/l
übliche wasserlösliche organische Schwefelverbindungen 0,0005-0,4 g/l
vorzugsweise 0,001-0,15 g/l.
In Tabelle 1 sind einige polymere Sauerstoff enthaltende Verbindungen aufge
führt.
Carboxymethylcellulose
Nonylphenol-polyglykolether
Octandiol-bis-(polyalkylenglykolether)
Octanolpolyalkylenglykolether
Ölsäure-polyglykolester
Polyethylen-propylenglykol
Polyethylenglykol
Polyethylenglykol-dimethylether
Polyoxypropylenglykol
Polypropylenglykol
Polyvinylalkohol
Stearinsäure-polyglykolester
Stearylalkohol-polyglykolether
β-Naphthol-polyglykolether
Nonylphenol-polyglykolether
Octandiol-bis-(polyalkylenglykolether)
Octanolpolyalkylenglykolether
Ölsäure-polyglykolester
Polyethylen-propylenglykol
Polyethylenglykol
Polyethylenglykol-dimethylether
Polyoxypropylenglykol
Polypropylenglykol
Polyvinylalkohol
Stearinsäure-polyglykolester
Stearylalkohol-polyglykolether
β-Naphthol-polyglykolether
In Tabelle 2 sind verschiedene Schwefelverbindungen mit geeigneten funktio
nellen Gruppen zur Erzeugung der Wasserlöslichkeit angegeben.
3-(Benzthiazolyl-2-thio)-propylsulfonsäure, Natriumsalz
3-Mercaptopropan-1-sulfonsäure, Natriumsalz
Ethylendithiodipropylsulfonsäure, Natriumsalz
Bis-(p-sulfophenyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfobutyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfohydroxypropyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfopropyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfopropyl)-sulfid, Dinatriumsalz
Methyl-(ω-sulfopropyl)-disulfid, Dinatriumsalz
Methyl-(ω-sulfopropyl)-trisulfid, Dinatriumsalz
O-Ethyl-dithiokohlensäure-S-(ω-sulfopropyl)-ester, Kaliumsalz
Thioglykolsäure
Thiophosphorsäure-O-ethyl-bis-(ω-sulfopropyl)-ester, Dinatriumsalz
Thiophosphorsäure-tris-(ω-sulfopropyl)-ester, Trinatriumsalz
3-Mercaptopropan-1-sulfonsäure, Natriumsalz
Ethylendithiodipropylsulfonsäure, Natriumsalz
Bis-(p-sulfophenyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfobutyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfohydroxypropyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfopropyl)-disulfid, Dinatriumsalz
Bis-(ω-sulfopropyl)-sulfid, Dinatriumsalz
Methyl-(ω-sulfopropyl)-disulfid, Dinatriumsalz
Methyl-(ω-sulfopropyl)-trisulfid, Dinatriumsalz
O-Ethyl-dithiokohlensäure-S-(ω-sulfopropyl)-ester, Kaliumsalz
Thioglykolsäure
Thiophosphorsäure-O-ethyl-bis-(ω-sulfopropyl)-ester, Dinatriumsalz
Thiophosphorsäure-tris-(ω-sulfopropyl)-ester, Trinatriumsalz
Thioharnstoffverbindungen und polymere Phenazoniumverbindungen als
Additivverbindungen werden in folgenden Konzentrationen eingesetzt:
0,0001-0,50 g/l
vorzugsweise 0,0005-0,04 g/l.
vorzugsweise 0,0005-0,04 g/l.
Um die erfindungsgemäßen Wirkungen bei der Anwendung des beanspruchten
Verfahrens zu erreichen, sind im Bad zusätzlich Fe(II)- und/oder Fe(III)-Verbin
dungen enthalten. Die Konzentration dieser Stoffe ist nachfolgend angegeben:
Eisen-(II)-sulfat (FeSO4 . 7H2O) 1-120 g/l
vorzugsweise 20-80 g/Liter.
vorzugsweise 20-80 g/Liter.
Geeignete Eisensalze sind Eisen(II)-sulfat-Heptahydrat und Eisen(III)-sulfat-
Nonahydrat, aus denen sich nach kurzer Betriebszeit das wirksame Fe2+/Fe3+-
Redoxsystem bildet. Diese Salze sind hervorragend geeignet für wäßrige, saure
Kupferbäder. Es können auch andere wasserlösliche Eisensalze verwendet
werden, beispielsweise Eisenperchlorat, sofern sie keine biologisch nicht ab
baubaren (harten) Komplexbildner enthalten, die bei der Spülwasserentsorgung
Probleme bereiten können (beispielsweise Eisenammoniumalaun). Die Verwen
dung von Eisenverbindungen mit Anionen, die bei der Kupferabscheidelösung
zu unerwünschten Nebenreaktionen führen, wie beispielsweise Chlorid oder
Nitrat, sollten möglichst vermieden werden.
Als Anoden werden keine löslichen Anoden aus Kupfer eingesetzt, sondern
dimensionsstabile, unlösliche Anoden. Durch Verwendung der dimensionsstabi
len, unlöslichen Anoden kann ein konstanter Abstand zwischen den Anoden
und den Wafern eingestellt werden. Die Anoden sind in ihrer geometrischen
Form problemlos an die Wafer anpaßbar und verändern im Gegensatz zu lösli
chen Anoden ihre geometrischen Außenabmessungen praktisch nicht. Dadurch
bleibt der die Schichtdickenverteilung an der Oberfläche der Wafer beeinflus
sende Abstand zwischen den Anoden und den Wafern konstant.
Zur Herstellung unlöslicher Anoden werden gegenüber dem Elektrolyten wider
standsfähige (inerte) Materialien eingesetzt, wie beispielsweise Edelstahl oder
Blei. Vorzugsweise werden Anoden verwendet, die als Grundwerkstoff Titan
oder Tantal enthalten, das vorzugsweise mit Edelmetallen oder Oxiden der
Edelmetalle beschichtet ist. Als Beschichtung werden beispielsweise Platin,
Iridium oder Ruthenium sowie die Oxide oder Mischoxide dieser Metalle ver
wendet. Für die Beschichtung können neben Platin, Iridium und Ruthenium
grundsätzlich auch Rhodium, Palladium, Osmium, Silber und Gold bzw. deren
Oxide und Mischoxide eingesetzt werden. Eine besonders hohe Widerstands
fähigkeit gegenüber den Elektrolysebedingungen konnte beispielsweise an ei
ner Titananode mit einer Iridiumoxidoberfläche beobachtet werden, die mit fei
nen Partikeln, beispielsweise kugelförmigen Körpern, bestrahlt und dadurch
porenfrei verdichtet wurde.
Da die bei der Abscheidung aus der Abscheidelösung verbrauchten Kupferio
nen durch die Anoden nicht unmittelbar durch Auflösung nachgeliefert werden
können, werden diese durch chemische Auflösung von entsprechenden Kupfer
teilen oder Kupfer enthaltenden Formkörpern ergänzt. Durch die oxidierende
Wirkung der in der Abscheidelösung enthaltenen Fe(III)-Verbindungen werden
in einer Redoxreaktion Kupferionen aus den Kupferteilen oder Formkörpern
gebildet.
Zur Ergänzung der durch Abscheidung verbrauchten Kupferionen wird daher
ein Kupferionen-Generator eingesetzt, in dem Teile aus Kupfer enthalten sind.
Zur Regenerierung der durch Verbrauch an Kupferionen verarmten Abschei
delösung wird diese an den Anoden vorbeigeführt, wobei sich Fe(III)-Verbin
dungen aus den Fe(II)-Verbindungen bilden. Anschließend wird die Lösung
durch den Kupferionen-Generator hindurchgeleitet und dabei mit den Kupfer
teilen in Kontakt gebracht. Dabei reagieren die Fe(III)-Verbindungen mit den
Kupferteilen unter Bildung von Kupferionen, d. h. die Kupferteile lösen sich auf.
Gleichzeitig werden die Fe(III)-Verbindungen in die Fe(II)-Verbindungen über
führt. Durch Bildung der Kupferionen wird die Gesamtkonzentration der in der
Abscheidelösung enthaltenen Kupferionen konstant gehalten. Vom
Kupferionen-Generator aus gelangt die Abscheidelösung wieder zurück in den
mit den Wafern und den Anoden in Kontakt stehenden Elektrolytraum.
Durch diese spezielle Technik kann die Konzentration der Kupferionen in der
Abscheidelösung sehr leicht konstant gehalten werden.
Für die Kupferabscheidung werden die Wafer üblicherweise horizontal gehalten.
Dabei wird darauf geachtet, daß die Rückseite des Wafers nicht mit der Ab
scheidelösung in Kontakt kommt. Den Wafern sind Anoden im Abscheidebad,
ebenfalls horizontal gehalten, direkt gegenüber angeordnet.
Das erfindungsgemäße Verfahren eignet sich insbesondere zum Bilden von
Leiterbahnen, Verbindungskontaktierungen und Anschlußplätzen in an den
Oberflächen von Wafern liegenden Vertiefungen. Üblicherweise werden die
Oberflächen der Wafer vor der Bildung dieser metallischen Strukturen aus Sili
ziumdioxid gebildet. Zur Herstellung der Leiterbahnen und Verbindungskontak
tierungen wird Kupfer hierzu in grabenartigen oder als Sackloch ausgebildeten
Vertiefungen abgeschieden.
Um auf der dielektrischen Oberfläche der Siliziumdioxidschicht eine Kupfer
schicht galvanisch abscheiden zu können, muß erstere zunächst elektrisch
leitend gemacht werden. Außerdem müssen geeignete Vorkehrungen getroffen
werden, um die Diffusion von Kupferatomen in das darunterliegende Silizium zu
verhindern.
Um eine Diffusionssperre zwischen der Kupferschicht und Silizium zu erzeugen
wird daher beispielsweise eine Nitridschicht (beispielsweise Tantalnitridschicht)
mit einem Sputterverfahren gebildet.
Anschließend wird die Grundmetallschicht erzeugt, die eine elektrisch leitfähige
Grundlage für die anschließende galvanische Metallisierung bildet. Als Grund
metallschicht wird eine vorzugsweise 0,02 µm bis 0,3 µm dicke, ganzflächige
Schicht erzeugt, vorzugsweise mit einem physikalischen Metallabscheidever
fahren und/oder einem CVD-Verfahren und/oder einem PECVD-Verfahren.
Beispielsweise kann eine aus Kupfer bestehende Grundmetallschicht abge
schieden werden.
Danach wird die etwa 1 µm dicke Kupferschicht nach dem vorstehend beschrie
benen Verfahren galvanisch abgeschieden. Selbstverständlich kann diese
Schicht auch dünner oder dicker sein, beispielsweise von 0,2 µm bis 5 µm.
Nach der Bildung dieser Kupferschicht wird die Struktur der Leiterbahnen, Ver
bindungskontaktierungen und Anschlußplätze übertragen. Hierzu können übli
che Strukturierungsverfahren angewendet werden. Beispielsweise kann die
gebildete Kupferschicht mit einer Resistschicht überzogen werden und an
schließend durch Entfernen der Resistschicht an den Stellen wieder freigelegt
werden, an denen keine Leiterbahnen, Verbindungskontaktierungen oder An
schlußplätze gebildet werden sollen. Schließlich wird die Kupferschicht in den
freigelegten Bereichen entfernt.
In der als "Damaszener Kupfermetallisierung" bekannt gewordenen Verfahrens
weise wird Kupfer insbesondere in den graben- bzw. lochartigen Vertiefungen
abgeschieden und das sich auf der Oberfläche des Wafers außerhalb der Ver
tiefungen abgeschiedene Kupfer mit einem Polierverfahren, das auf mecha
nischen und chemischen Methoden beruht (CMP-Verfahren), selektiv entfernt.
Nachfolgend wird ein Beispiel für das erfindungsgemäße Verfahren angegeben.
Zur Herstellung einer Kupferschicht wurde ein mit Vertiefungen (trenches, vias)
versehener Wafer zuerst mit einer Diffusionsbarriere aus Tantalnitrid und an
schließend mit einer etwa 0,1 µm dicken Kupferschicht, die beide mit Sputter
verfahren gebildet wurden, überzogen. Zur weiteren Abscheidung der Kupfer
schicht mit dem erfindungsgemäßen Verfahren wurde ein Kupferabscheidebad
mit folgender Zusammensetzung eingesetzt:
H2SO4, 98 Gew.-% 230 g/l,
CuSO4 . 5H2O 138 g/l
FeSO4 . 7H2O 65 g/l
NaCl 0,08 g/l
Sauerstoff enthaltende polymere Netzmittel in Wasser
CuSO4 . 5H2O 138 g/l
FeSO4 . 7H2O 65 g/l
NaCl 0,08 g/l
Sauerstoff enthaltende polymere Netzmittel in Wasser
Das Kupfer wurde unter folgenden Bedingungen abgeschieden:
kathodische Stromdichte 4 A/dm2
Umwälzleistung des Bades 5 l/min
unlösliche Anoden
Raumtemperatur
Umwälzleistung des Bades 5 l/min
unlösliche Anoden
Raumtemperatur
Das Beschichtungsergebnis ist an Hand von Querschliffen durch den Wafer 1 in
Fig. 1 gezeigt, der mit Kupfer 3 gefüllte Vertiefungen 2 mit unterschiedlichen
Breiten D vor Durchführung eines CMP-Verfahrens aufweist. Auch die Ober
flächen der erhabenen Stellen am Wafer 1 sind mit der Kupferschicht 3 überzo
gen. Die Kupferschichtdicke d über den Vertiefungen 2 ist überraschenderweise
größer als über den erhabenen Stellen auf dem Wafer 1. Dadurch ist es nicht
sehr aufwendig, eine ebene Oberfläche des Wafers 1 mit dem CMP-Verfahren
zu erreichen.
Claims (9)
1. Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem
Kupfer auf mit Vertiefungen versehenen Halbleitersubstratoberflächen bei der
Herstellung von integrierten Schaltungen, insbesondere in Vertiefungen mit
hohem Aspektverhältnis, mit folgenden Verfahrensschritten:
- a) Beschichten der mit den Vertiefungen versehenen Halbleitersubstrat oberflächen mit einer ganzflächigen Grundmetallschicht, um eine aus reichende Leitfähigkeit für die galvanische Abscheidung zu erzielen;
- b) ganzflächiges Abscheiden von Kupferschichten mit gleichmäßiger
Schichtdicke auf der Grundmetallschicht mit einem galvanischen Metall
abscheideverfahren durch In-Kontakt-Bringen der Halbleitersubstrate mit
einem Kupferabscheidebad,
- a) wobei das Kupferabscheidebad mindestens eine Kupferionen quelle, mindestens eine Additivverbindung zur Steuerung der physikalisch-mechanischen Eigenschaften der Kupferschichten sowie Fe(II)-Verbindungen und/oder Fe(III)-Verbindungen enthält und
- b) wobei zwischen den Halbleitersubstraten und dimensionsstabi len, in dem Bad unlöslichen und mit diesem in Kontakt gebrachten Gegenelektroden eine elektrische Spannung angelegt wird, so daß zwischen den Halbleitersubstraten und den Gegenelektroden ein elektrischer Strom fließt;
- c) Strukturieren der Kupferschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Strom mit
einer zeitlichen Abfolge von uni- oder bipolaren Pulsen verändert wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Strom mit
einer zeitlichen Abfolge von bipolaren Pulsen, bestehend aus einer Folge von
20 Millisekunden bis 100 Millisekunden dauernden kathodischen und 0,3 Milli
sekunden bis 10 Millisekunden dauernden anodischen Pulsen, verändert wird.
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß
im Falle bipolarer Pulse der Betrag des Peakstroms der anodischen Pulse auf mindestens
denselben Wert eingestellt wird wie der Betrag des Peakstroms der kathodischen Pulse.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß
im Falle bipolarer Pulse der Betrag des Peakstroms der anodischen Pulse zwei- bis dreimal
so hoch eingestellt wird wie der Betrag des Peakstroms der kathodischen Pulse.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich
net, daß mindestens eine Additivverbindung verwendet wird, ausgewählt aus
der Gruppe, bestehend aus polymeren Sauerstoff enthaltenden Verbindungen,
organischen Schwefelverbindungen, Thioharnstoffverbindungen und polymeren
Phenazoniumverbindungen.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich
net, daß mit Edelmetallen oder Oxiden der Edelmetalle beschichtete inerte Me
talle als dimensionsstabile, unlösliche Gegenelektroden eingesetzt werden.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß mit Iridiumoxid
beschichtetes und mittels feiner Partikel bestrahltes Titan-Streckmetall als Ge
genelektrode eingesetzt wird.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeich
net, daß die Konzentration der Verbindungen der Kupferionenquelle im Kupfer
abscheidebad zeitlich konstant gehalten wird, indem Kupferteile oder Kupfer
enthaltende Formkörper mit dem Kupferabscheidebad in Kontakt gebracht und
Kupfer durch Reaktion mit im Bad enthaltenen Fe(III)-Verbindungen und/oder
Fe(III)-ionen aufgelöst wird.
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19915146A DE19915146C1 (de) | 1999-01-21 | 1999-03-26 | Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen |
| US09/831,763 US6793795B1 (en) | 1999-01-21 | 2000-01-11 | Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits |
| CA002359473A CA2359473A1 (en) | 1999-01-21 | 2000-01-11 | Method for electrolytically forming conductor structures from highly pure copper when producing integrated circuits |
| AT00908927T ATE282248T1 (de) | 1999-01-21 | 2000-01-11 | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
| EP00908927A EP1153430B1 (de) | 1999-01-21 | 2000-01-11 | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
| KR10-2001-7009124A KR100399796B1 (ko) | 1999-01-21 | 2000-01-11 | 집적회로 제조시 고순도 구리의 도체 구조를 전해적으로형성시키는 방법 |
| PCT/DE2000/000133 WO2000044042A1 (de) | 1999-01-21 | 2000-01-11 | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
| HK02100957.9A HK1039683B (zh) | 1999-01-21 | 2000-01-11 | 在集成電路的製造中電化學形成高純度銅導體的方法 |
| BR0007639-2A BR0007639A (pt) | 1999-01-21 | 2000-01-11 | Processo para formação galvânica de estruturas condutoras de cobre de alta pureza na produção de circuitos integrados |
| AU31435/00A AU3143500A (en) | 1999-01-21 | 2000-01-11 | Method for galvanically forming conductor structures of high-purity copper in the production of integrated circuits |
| CNB008029377A CN1137511C (zh) | 1999-01-21 | 2000-01-11 | 生产集成电路时由高纯铜电镀形成导体结构的方法 |
| DE50008594T DE50008594D1 (de) | 1999-01-21 | 2000-01-11 | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
| JP2000595378A JP3374130B2 (ja) | 1999-01-21 | 2000-01-11 | 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法 |
| TW089100776A TW464989B (en) | 1999-01-21 | 2000-01-19 | Method of electrolytically forming conductor structures from highly pure copper when producing integrated circuits |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19903178 | 1999-01-21 | ||
| DE19915146A DE19915146C1 (de) | 1999-01-21 | 1999-03-26 | Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19915146C1 true DE19915146C1 (de) | 2000-07-06 |
Family
ID=7895537
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19915146A Expired - Fee Related DE19915146C1 (de) | 1999-01-21 | 1999-03-26 | Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen |
| DE50008594T Expired - Lifetime DE50008594D1 (de) | 1999-01-21 | 2000-01-11 | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE50008594T Expired - Lifetime DE50008594D1 (de) | 1999-01-21 | 2000-01-11 | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100399796B1 (de) |
| DE (2) | DE19915146C1 (de) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1323850A1 (de) * | 2001-12-18 | 2003-07-02 | Shipley Co. L.L.C. | Elektroplatierungsverfahren von Schaltkreisen mit pulsierender Stromdichte |
| DE10232612A1 (de) * | 2002-07-12 | 2004-02-05 | Atotech Deutschland Gmbh | Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses |
| WO2004081262A1 (en) * | 2003-03-10 | 2004-09-23 | Atotech Deutschland Gmbh | Method of electroplating a workpiece having high-aspect ratio holes |
| DE10325101A1 (de) * | 2003-06-03 | 2004-12-30 | Atotech Deutschland Gmbh | Verfahren zum Auffüllen von µ-Blind-Vias (µ-BVs) |
| DE102004045451A1 (de) * | 2004-09-20 | 2006-03-30 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
| WO2007112971A3 (de) * | 2006-03-30 | 2007-11-29 | Atotech Deutschland Gmbh | Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen |
| US20180047606A1 (en) * | 2016-03-29 | 2018-02-15 | Ngk Insulators, Ltd. | Electrostatic chuck heater |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110140203A (zh) * | 2016-11-18 | 2019-08-16 | 哈钦森技术股份有限公司 | 高纵横比电镀结构和各向异性电镀工艺 |
| US11521785B2 (en) | 2016-11-18 | 2022-12-06 | Hutchinson Technology Incorporated | High density coil design and process |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19545231A1 (de) * | 1995-11-21 | 1997-05-22 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Metallschichten |
| DE19653681A1 (de) * | 1996-12-13 | 1998-06-18 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften |
| WO1998027585A1 (en) * | 1996-12-16 | 1998-06-25 | International Business Machines Corporation | Electroplated interconnection structures on integrated circuit chips |
-
1999
- 1999-03-26 DE DE19915146A patent/DE19915146C1/de not_active Expired - Fee Related
-
2000
- 2000-01-11 DE DE50008594T patent/DE50008594D1/de not_active Expired - Lifetime
- 2000-01-11 KR KR10-2001-7009124A patent/KR100399796B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19545231A1 (de) * | 1995-11-21 | 1997-05-22 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Metallschichten |
| DE19653681A1 (de) * | 1996-12-13 | 1998-06-18 | Atotech Deutschland Gmbh | Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften |
| WO1998027585A1 (en) * | 1996-12-16 | 1998-06-25 | International Business Machines Corporation | Electroplated interconnection structures on integrated circuit chips |
Non-Patent Citations (5)
| Title |
|---|
| "Electrodeposition of high Ms cobalt-iron-copper alloys for recording heads", J.W. Chang, P.C. Andricacos, B. Petek, L.T. Romankiw, Proc.-Elec- trochem. Soc.(1992),92-10(Proc. Int. Symp. Magn. Mater. Processes, Devices, 2nd,1991),S.275-287 * |
| "pH-changes at the cathode during electrolysis of nickel, iron, and copper and their alloys and a simple technique for measuring pH changes at electrodes", L.T. Romankiw, Proc.-Electrochem. Soc.(1987),87-17(Proc. Symp. Electrodeposition Technol., Theory Pract.),301-25 * |
| "Technologie hochintegrierter Schaltungen", D. Widmann, H. Mader,H. Friedrich, 2.Aufl., Springer-Verlag, 1996 * |
| "VLSI-Electronic Microstructure Science", Norman G. Einspruch, Editor, insbes. Vol.19 "Advanced CMOS Technology", J.M. Pimbley, M. Ghezzo, H.G. Parks, D.M. Brown, Academic Press, New York, 1989 * |
| P.C. Andricacos et al. in IBM J. Res. Developm., Vol.42, S.567-574 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1323850A1 (de) * | 2001-12-18 | 2003-07-02 | Shipley Co. L.L.C. | Elektroplatierungsverfahren von Schaltkreisen mit pulsierender Stromdichte |
| DE10232612B4 (de) * | 2002-07-12 | 2006-05-18 | Atotech Deutschland Gmbh | Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses |
| DE10232612A1 (de) * | 2002-07-12 | 2004-02-05 | Atotech Deutschland Gmbh | Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses |
| WO2004081262A1 (en) * | 2003-03-10 | 2004-09-23 | Atotech Deutschland Gmbh | Method of electroplating a workpiece having high-aspect ratio holes |
| DE10325101A1 (de) * | 2003-06-03 | 2004-12-30 | Atotech Deutschland Gmbh | Verfahren zum Auffüllen von µ-Blind-Vias (µ-BVs) |
| DE102004045451B4 (de) * | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
| DE102004045451A1 (de) * | 2004-09-20 | 2006-03-30 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
| US9445510B2 (en) | 2004-09-20 | 2016-09-13 | Atotech Deutschland Gmbh | Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper |
| US9526183B2 (en) | 2004-09-20 | 2016-12-20 | Atotech Deutschland Gmbh | Galvanic process for filling through-holes with metals, in particular of printed circuit boards with copper |
| WO2007112971A3 (de) * | 2006-03-30 | 2007-11-29 | Atotech Deutschland Gmbh | Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen |
| CN101416569B (zh) * | 2006-03-30 | 2011-04-06 | 埃托特克德国有限公司 | 用金属填充孔和凹处的电解方法 |
| US8784634B2 (en) | 2006-03-30 | 2014-07-22 | Atotech Deutschland Gmbh | Electrolytic method for filling holes and cavities with metals |
| US20180047606A1 (en) * | 2016-03-29 | 2018-02-15 | Ngk Insulators, Ltd. | Electrostatic chuck heater |
| US10930539B2 (en) * | 2016-03-29 | 2021-02-23 | Ngk Insulators, Ltd. | Electrostatic chuck heater |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100399796B1 (ko) | 2003-09-29 |
| DE50008594D1 (de) | 2004-12-16 |
| KR20010092786A (ko) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1153430B1 (de) | Verfahren zum galvanischen bilden von leiterstrukturen aus hochreinem kupfer bei der herstellung von integrierten schaltungen | |
| DE19653681C2 (de) | Verfahren zur elektrolytischen Abscheidung von Kupferschichten mit gleichmäßiger Schichtdicke und guten optischen und metallphysikalischen Eigenschaften und Anwendung des Verfahrens | |
| DE60123189T2 (de) | Keimschichtreparatur und Elektroplattierungsbad | |
| DE69929607T2 (de) | Metallisierungsstrukturen für mikroelektronische anwendungen und verfahren zur herstellung dieser strukturen | |
| EP0862665B1 (de) | Verfahren zur elektrolytischen abscheidung von metallschichten | |
| DE60126853T2 (de) | Plattierungsverfahren zum Füllen von Kontaktlöchern | |
| WO2009006988A1 (de) | Kontakt-struktur für euin halbleiter-bauelement sowie verfahren zur herstellung desselben | |
| DE19915146C1 (de) | Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen | |
| DE60100233T2 (de) | Keimschicht | |
| DE102015219012A1 (de) | Halbleiterstruktur, die eine Schicht aus einem ersten Metall zwischen einer Diffusionsbarrierenschicht und einem zweiten Metall umfasst und Verfahren für ihre Herstellung | |
| DE10321509B4 (de) | Verfahren zum Füllen blinder Durchkontaktierungen und zum Bilden einer Elektrode | |
| DE10232612B4 (de) | Vorrichtung und Verfahren zur Überwachung eines elektrolytischen Prozesses | |
| DE102005014748B4 (de) | Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung | |
| DE10319135B4 (de) | Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern | |
| KR20160006011A (ko) | SnCl2 혹은 SnCl2-2H2O을 사용하는 Sn-Ag 도금액 | |
| EP1218569B1 (de) | Galvanisierungslösung für die galvanische abscheidung von kupfer | |
| DE19623274A1 (de) | Wäßrige Lösung zur elektrolytischen Abscheidung von Zinn oder einer Zinnlegierung | |
| DE10033934A1 (de) | Verfahren zum galvanischen Bilden von Leiterstrukturen aus hochreinem Kupfer bei der Herstellung von integrierten Schaltungen | |
| DE2943399A1 (de) | Zusammensetzung und verfahren fuer die galvanische abscheidung von metallischem palladium bei im wesentlichen konstanter badleistung | |
| DE102019132610B4 (de) | Verfahren zum durchführen eines ecp-prozesses, verfahren zum herstellen einer halbleiterstruktur und ecp-anlage | |
| EP2028686A1 (de) | Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens | |
| OYAMADA et al. | Via-filling by Copper Electroplating using Stepwise Current Control | |
| WO2005057643A1 (de) | Verfahren zum abscheiden, insbesondere auf kupfer, und integrierte schaltungsanordnung | |
| MXPA01007379A (es) | Metodo para formar electroliticamente estructuras conductoras a partir de cobre altamente puro cuando se producen circuitos integrados |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of the examined application without publication of unexamined application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |