DE19912208A1 - Feldeffekthalbleiterbauelement - Google Patents

Abstract

Ein n·+·-Halbleiterbereich (12) ist in einem unteren Teil (3a) eines p-leitenden Diffusionsbereichs (3) ausgebildet, wo ein Kanal geschaffen wird. Der n·+·-Halbleiterbereich (12) ist in einem Bereich gebildet, der sich von einer Hauptoberfläche der einen Seite einer Halbleiterschicht (100) nach oben bis zu dem unteren Teil (3a) des p-leitenden Diffusionsbereichs (3) erstreckt. Die Störstellenkonzentration des n·+·-Halbleiterbereichs (12) ist höher als die eines n·-·-Halbleiterbereichs (2) festgelegt. Mit dieser Struktur ist es möglich, einen Einschaltwiderstand zu verringern, ohne eine Lawinendurchbruch-Stehspannung zu verschlechtern.

Description

Die Erfindung betrifft ein Feldeffekthalbleiterbauelement und speziell ein Feldeffekthalbleiterbauelement mit einer Me­ talloxidhalbleiter- bzw. MOS-Struktur in einer Halbleiter­ schicht, die einer seiner Bestandteile ist.

Ein MOS-Halbleiterbauelement wird häufig als ein Schaltelement verwendet, weil es im Gebrauch von Spannung getrieben wird und ein relativ einfaches Hochgeschwindigkeitsschalten ermöglicht. Die Fig. 15 und 16 zeigen ein Beispiel eines bekannten Lei­ stungs-MOSFET, der eine Bauart eines MOS-Halbleiterbauelements ist. Fig. 15 zeigt eine Störstellenstruktur, die in einer Ober­ fläche einer Halbleiterschicht gebildet ist, bei Betrachtung von der vorderen Oberfläche des Leistungs-MOSFET her, und Fig. 16 ist ein schematischer Schnitt entlang der Linie A-A von Fig. 15. In Fig. 15 sind eine Gateelektrode 6, eine Zwischenschicht- Isolationsschicht 7 und eine Sourceelektrode 8 von Fig. 16 weggelassen.

Bei dem Leistungs-MOSFEET mit der angegebenen Struktur ist in einem n⁺-Halbleitersubstrat 1 ein n^--Halbleiterbereich 2 gebil­ det. Der n^--Halbleiterbereich 2 ist ein Bestandteil der Halb­ leiterschicht. Der n^--Halbleiterbereich 2 ist beispielsweise eine Epitaxialschicht. Eine Vielzahl von p-leitenden Diffu­ sionsbereichen 3 ist wie Inseln in einer Oberfläche des n^-- Halbleiterbereichs 2, anders ausgedrückt einer Hauptfläche der einen Seite der Halbleiterschicht, angeordnet. Der p-leitende Diffusionsbereich 3 hat eine planare, im wesentlichen quadra­ tische Gestalt und ist im Schnitt umgekehrt gebaucht (nach un­ ten konvex) mit flachem Boden. Im Inneren einer Oberfläche des p-leitenden Diffusionsbereichs 3 ist ein n⁺-Sourcebereich 4 ge­ bildet. Der n⁺-Sourcebereich 4 hat eine planare Viereckringge­ stalt und einen im wesentlichen viereckigen Querschnitt. Der n⁺-Sourcebereich 4 ist an der Seite der Halbleiterschicht von dem p-leitenden Diffusionsbereich 3 bedeckt, um als FET wirksam zu sein. Eine Gate-Isolierschicht 5 ist so ausgebildet, daß sie die Oberfläche des p-leitenden Diffusionsbereichs 3 zwischen dem n⁺-Sourcebereich 4 und dem n^--Halbleiterbereich 2 und die Oberfläche des n^--Halbleiterbereichs 2 bedeckt. Anders ausgedrückt ist die Gate-Isolierschicht 5 auf der Hauptfläche der einen Seite der Halbleiterschicht über einem Kanalbereich 10 zwischen dem ringförmigen Umfangsbereich des ringförmigen n⁺-Sourcebereichs 4 und dem Umfangsbereich des p-leitenden Dif­ fusionsbereichs 3, die einander benachbart sind, ausgebildet. Auf der Gate-Isolierschicht 5 ist die Gateelektrode 6 gebildet, die nahezu die gleiche planare Gestalt wie die Gate-Isolier­ schicht 5 hat. Als Material der Gateelektrode 6 wird beispiels­ weise Polysilicium verwendet. Die Zwischenschicht-Isolier­ schicht 7 ist so ausgebildet, daß sie die Gateelektrode 6 überdeckt. Die Oberfläche des p-leitenden Diffusionsbereichs 3 im Inneren des ringförmigen n⁺-Sourcebereichs 4 und ein Teil der Oberfläche der Innenumfangsseite des n⁺-Sourcebereichs 4 sind nicht von der Zwischenschicht-Isolierschicht 7 bedeckt. Da die Sourceelektrode 8 vollständig auf der Hauptfläche der einen Seite der Halbleiterschicht einschließlich der obigen Zwischen­ schicht-Isolierschicht 7 abgeschieden ist, ist die Sourceelek­ trode 8 mit dem Teil des n⁺-Sourcebereichs 4 in Berührung, der nicht mit der Zwischenschicht-Isolierschicht 7 bedeckt ist, und mit dem p-leitenden Diffusionsbereich 3, der von dem n⁺-Source­ bereich 4 an der Hauptfläche der einen Seite der Halbleiter­ schicht 100 umgeben ist.

Wenn bei dem Leistungs-MOSFET mit der obigen Struktur eine po­ sitive Gatespannung an die Gateelektrode 6 angelegt wird, wäh­ rend gleichzeitig eine Drainspannung angelegt wird, so daß das Potential der Drainelektrode 9 relativ zu dem Potential der Sourceelektrode 8 positiv werden kann, wird die Polarität der Oberfläche des p-leitenden Diffusionsbereichs 3 zwischen dem n⁺-Sourcebereich 4 und dem n^--Halbleiterbereich 2 in den n-Typ umgekehrt, wodurch in dem Kanalbereich 10 ein Kanal entsteht. In diesem Zustand fließt ein Elektronenstrom durch den n⁺- Sourcebereich 4 und den Kanalbereich 10 in den n^--Halbleiterbe­ reich 2, so daß der Leistungs-MOSFET in den Leitungs- bzw. Durchlaßzustand gebracht wird.

Ein Einschaltwiderstand dieses Leistungs-MOSFET ist beispiels­ weise in Widerstandselemente entsprechend Fig. 17 klassifi­ ziert. Referenzvorzeichen, die den Widerstandselementen von Fig. 17 gegeben sind, werden ebenfalls verwendet, um Werte der Widerstandselemente darzustellen. In Fig. 17 repräsentiert Rn⁺ das Widerstandselement des n⁺-Sourcebereichs 4, Rch repräsen­ tiert ein Kanalwiderstandselement, Rac repräsentiert ein Akku­ mulationswiderstandselement der Siliciumoberfläche, Rj reprä­ sentiert das Widerstandselement eines Schichtfeldeffekttransi­ stors (nachstehend J-FET), der zwischen den p-leitenden Diffu­ sionsbereichen 3 benachbarter MOS-Einzelzellen gebildet ist, Repi repräsentiert das Widerstandselement des n^--Halbleiterbe­ reichs 2, und Rsub repräsentiert das Widerstandselement des n⁺- Halbleitersubstrats 1. Die MOS-Einzelzelle bezieht sich auf eine Struktur, die nur einen p-leitenden Diffusionsbereich 3 aufweist, der wie eine Insel existiert, um als ein MOSFET zu wirken. Wenn der Einschaltwiderstand des Leistungs-MOSFET mit Ron angegeben ist, wird der Einschaltwiderstand Ron aus der Gleichung (1) erhalten:

Ron = Rn⁺ + Rch + Rac + Rj + Repi + Rsub (1).

Um den Einschaltwiderstand des Leistungs-MOSFET zu verringern, müssen die Widerstandselemente der Gleichung (1) niedriger ge­ macht werden. Zur Verringerung des Kanalwiderstandselements Rch ist es wirksam, eine Kanalbreite zu vergrößern. Zur Vergrö- ßerung der Kanalbreite ist es wirksam, die Zellendichte der MOS-Einzelzelle zu vergrößern unter Größenverringerung des p- leitenden Diffusionsbereichs 3.

Fig. 18 ist ein schematischer Schnitt, der einen bekannten ver­ tikalen MOSFET zeigt, der beispielsweise in der JP-OS Gazette Nr. 3-70387 gezeigt ist. Zur Verringerung des Widerstandsele­ ments Rj des J-FET, der zwischen den p-leitenden Diffusionsbe­ reichen 3 gebildet ist, wie Fig. 18 zeigt, ist es effektiv, einen n⁺-Diffusionsbereich 12 zwischen den p-leitenden Diffu­ sionsbereichen zu bilden. Der bekannte n⁺-Diffusionsbereich 12 ist an dem Umfangsrand eines Bereichs gebildet, in dem eine Vielzahl von MOS-Einzelzellen angeordnet ist. Das Vorsehen des n⁺-Diffusionsbereichs 12 erzeugt den Effekt der Verminderung des Abstands zwischen den p-leitenden Diffusionsbereichen 3, ohne das Widerstandselement Rj zu vergrößern, wodurch das Ka­ nalwiderstandselement Rch verringert werden kann.

Fig. 17 zeigt außerdem ein äquivalentes Schaltungsmodell der MOS-Einzelzelle. Elemente, die das äquivalente Schaltungsmodell bilden, werden nachstehend unter Bezugnahme auf Fig. 17 beschrieben. Ein Substrat-Transistor bzw. parasitärer Transi­ stor existiert darin, der aus dem n⁺-Sourcebereich 4, dem p- leitenden Diffusionsbereich 3 und dem n^--Halbleiterbereich 2 besteht. Die Basis des parasitären npn-Transistors ist mit der Sourceelektrode 8 durch das Widerstandselement Rn⁺ des Source­ bereichs 4 verbunden. Das Widerstandselement Rn⁺ des Sourcebe­ reichs 4 bildet gemeinsam mit dem Kanalwiderstandselement Rch, dem kumulativen Widerstandselement Rac, dem Widerstandselement Rj des J-FET, dem Widerstandselement Repi des n^--Halbleiterbe­ reichs 2 und dem Widerstandselement Rsub des Halbleitersub­ strats 1, die in Reihe mit dem Widerstandselement Rn⁺ geschal­ tet sind, das Widerstandselement Ron des Leistungs-MOSFET. Bei Darstellung einer Potentialdifferenz zwischen dem n⁺-Sour­ cebereich 4 und dem p-leitenden Diffusionsbereich 3, eines La­ winendurchbruch-Stroms und eines Diffusionsbasiswiderstands un­ mittelbar unter dem n⁺-Sourcebereich 4 als Vb bzw. Jb bzw. Rb werden, wenn der Bedingung von Gleichung (2) genügt ist, der n⁺-Sourcebereich 4 und der p-leitende Diffusionsbereich 3 in einen Durchlaßvorspannungs-Zustand gebracht, um den parasitären npn-Transistor in den Leitungszustand zu bringen.

Vb = Jb × Rb ≧ ca. 0,6 V (2).

Zum Abschalten des Leistungs-MOSFET ist es notwendig, die Gateelektrode 6 in das gleiche Potential wie das der Sour­ ceelektrode 8 oder ein negatives Potential zu bringen. Dabei ist die Größe einer Spannung, die über die Sourceelektrode 8 und die Drainelektrode 9 anzulegen ist, von der Durchbruchspan­ nungs-Widerstandskennlinie einer Diode abhängig, die in dem p- leitenden Diffusionsbereich 3 und dem n^--Halbleiterbereich 2 gebildet ist. Ein Durchbruch des Leistungs-MOSFET bewirkt das Fließen des Lawinenstroms.

Wenn der parasitäre npn-Transistor leitend wird, fließt örtlich ein Strom, der den Durchbruch des Leistungs-MOSFET bewirkt. Um ein Leiten des parasitären npn-Transistors zu verhindern, ist es wirksam, den Lawinenstrom Jb zu verringern und den Diffusionsbasiswiderstand Rb zu senken. Zur Verringerung des Lawinenstroms Jb gibt es eine Methode, um die Ausbildung eines Pfads für den Lawinenstrom unmittelbar unter dem n⁺- Sourcebereich 4 zu verhindern. Um das Fließen des Lawinenstroms unmittelbar unter dem n⁺-Sourcebereich 4 zu verhindern, ist es wirksam, einen p-leitenden Diffusionsbereich 11 tiefer als den p-leitenden Diffusionsbereich 3 auszubilden, wie Fig. 18 zeigt. Die Tiefe des n⁺-Diffusionsbereichs 12 ist flacher als ein unterer Teil des p⁺-Diffusionsbereichs 11 festgelegt. Mit anderen Worten ist der n⁺-Sourcebereich 4 mit dem n^--Halblei­ terbereich 2 durch die p-leitenden Bereiche verbunden, die den n⁺-Sourcebereich 4 umgeben, d. h. durch den p-leitenden Diffu­ sionsbereich 3 und den p⁺-Diffusionsbereich 11. Um den Diffu­ sionsbasiswiderstand Rb zu senken, ist es wirksam, die Konzen­ tration des p-leitenden Diffusionsbereichs 3 zu erhöhen oder einen anderen p-leitenden Diffusionsbereich hoher Konzentration im Inneren des p-leitenden Diffusionsbereichs 3 zu bilden.

Die JP-OS-Gazette Nr. 8-227993 zeigt eine Technik zur Verbes­ serung einer Lawinendurchbruch-Stehspannung mit einer Struktur, die von der obigen verschieden ist.

In einem Schaltelement wie dem Leistungs-MOSFET ist es zur För­ derung von Energieeinsparung und Vereinfachung der Schaltungs­ auslegung vorteilhaft, wenn die Energieverluste des Elements beim Schalten oder in einem Einschaltzustand möglichst klein sind. Daher ist eine Verringerung der Schaltverluste und des Einschaltwiderstands der kritischste Punkt in bezug auf das Schaltelement.

Nachstehend wird die Verringerung des Einschaltwiderstands durch Verringerung der Widerstandselemente Rj und Rch unter­ sucht. Wie bereits erörtert wurde, besteht eine der Methoden zur Verringerung der Widerstandselemente Rj und Rch darin, den n⁺-Diffusionswiderstand 12 in der Oberfläche des n^--Halbleiter­ bereichs 2 auszubilden. Die in Fig. 19 gezeigten Beziehungen bestehen zwischen der Phosphormenge, die zur Bildung des n⁺- Diffusionsbereichs 12 injiziert wird, und dem Einschaltwider­ stand Ron sowie zwischen dem Abstand zwischen den p-leitenden Diffusionsbereichen 3 und dem Einschaltwiderstand Ron. Insbe­ sondere gilt, daß mit zunehmender Konzentration des n⁺-Diffu­ sionsbereichs 12 der Einschaltwiderstand Ron niedriger wird, und mit breiter werdendem Abstand zwischen den p-leitenden Diffusionsbereichen 3 der Einschaltwiderstand Ron niedriger wird.

Andererseits bewirkt die Verbreiterung des Abstands zwischen den p-leitenden Diffusionsbereichen 3 und die Erhöhung der in­ jizierten Phosphormenge zur Ausbildung des n⁺-Diffusionsbe­ reichs 12 eine Abnahme der Stehspannung. Fig. 20 zeigt Bezie­ hungen zwischen der zur Bildung des n⁺-Diffusionsbereichs 12 injizierten Phosphormenge und der Stehspannung VDSS sowie zwi­ schen dem Abstand zwischen den p-leitenden Diffusionsbereichen 3 und der Stehspannung V_DSS. Mit zunehmender Phosphormenge, die zur Bildung des n⁺-Diffusionsbereichs 12 injiziert wird, wird die Stehspannung V_DSS geringer. Mit breiter werdendem Abstand zwischen den p-leitenden Diffusionsbereichen 3 nimmt die Steh­ spannung ab, und diese Tendenz wird mit zunehmender injizierter Phosphormenge noch ausgeprägter. Dieses Phänomen resultiert daraus, daß eine elektrische Feldstärke durch Verbreiterung des Abstands zwischen den p-leitenden Diffusionsbereichen 3 und Er­ höhen der injizierten Phosphormenge ansteigt. Da es erforder­ lich ist, eine gewünschte Stehspannung zu gewährleisten, sollte der Abstand zwischen den p-leitenden Diffusionsbereichen 3 nicht willkürlich verbreitert werden, und die injizierte Phosphormenge sollte nicht willkürlich erhöht werden. Es ist daher erforderlich, den Abstand zwischen den p-leitenden Dif­ fusionsbereichen 3 und die Phosphormenge, die zur Bildung des n⁺-Diffusionsbereichs 12 injiziert wird, unter Berücksichtigung sowohl der Stehspannung als auch des Einschaltwiderstands festzulegen.

Bei dem bekannten Feldeffekthalbleiterbauelement ist die Stör­ stellenkonzentration des n⁺-Diffusionsbereichs 12 in der Ober­ fläche der Halbleiterschicht gleichmäßig festgelegt, obwohl sie unter Berücksichtigung der Ausgleichsbeziehung zwischen der Stehspannung und dem Einschaltwiderstand, wie oben erörtert, bestimmt ist. Selbst wenn beispielsweise, wie Fig. 15 zeigt, die Abstände zwischen den MOS-Einzelzellen, d. h. die Abstände a und b zwischen den p-leitenden Diffusionsbereichen ver­ schieden sind, da die MOS-Einzelzellen in dem Leistungs-MOSFET Polygone sind, ist die Störstellenkonzentration des n⁺-Diffu­ sionsbereichs 12 in Übereinstimmung mit dem Abstand b bestimmt, damit die Stehspannung nicht in dem breiten Abstand b abnimmt. Aus diesem Grund ist die Beziehung zwischen der Stehspannung und dem Einschaltwiderstand in dem Abstand a nicht optimal.

Um zu verhindern, daß der parasitäre npn-Transistor einschal­ tet, wenn der Lawinenstrom in dem Leistungs-MOSFET fließt, wird in manchen Fällen der p-leitende Diffusionsbereich 11 nahe der Mitte eines unteren Teils des p-leitenden Diffusionsbereichs 3 so ausgebildet, daß er tiefer als der untere Teil des p-leiten­ den Diffusionsbereichs 3, wie er unter Bezugnahme auf Fig. 18 erörtert wird, ist. Der Einfluß des p-leitenden Diffusionsbe­ reichs 11 auf den Einschaltwiderstand wird unter Bezugnahme auf die Fig. 21 bis 23 erörtert. Die Fig. 21 bis 23 zeigen Simu­ lationen des Einschaltwiderstands eines 60 V-System-Leistungs- MOSFET. In den Fig. 21 bis 23 sind Linien mit den Bezugszeichen J1 bis J12 äquivalente Stromdichtelinien, und ein Bezugszeichen mit höherer Zahl bezeichnet eine höhere Stromdichte. In den Fig. 21 bis 23 zeigen die äquivalenten Stromdichtelinien mit gleichem Bezugszeichen die gleiche Stromdichte. Die Leistungs- MOSFET der Fig. 21 bis 23 haben die gleichen strukturellen Bedingungen mit Ausnahme des Vorhandenseins des p-leitenden Diffusionsbereichs 11 und seiner Tiefe. Aus den Fig. 21 bis 23 ist ersichtlich, daß eine relativ hohe Stromdichte bis nahe zur Mitte des unteren Teils des p-leitenden Diffusionsbereichs 3 verteilt ist. Aus diesen Figuren ist ferner ersichtlich, daß der p⁺-Diffusionsbereich 11 mit zunehmender Tiefe eine Auswirkung auf eine Elektronendichteverteilung hat und daß, wenn der p⁺-Diffusionsbereich 11 existiert oder tiefer ist, ein Bereich für die hohe Stromdichteverteilung schmaler gemacht wird, um den Einschaltwiderstand zu erhöhen. Der p-leitende Diffusionsbereich 11 ist zwar nahe der Mitte des unteren Teils des p-leitenden Diffusionsbereichs 3 ausgebildet, um beim Stand der Technik die Lawinendurchbruch-Stehspannung zu verbessern, aber die Ausbildung des p⁺-Diffusionsbereichs 11 hat eine nachteilige Auswirkung auf den Einschaltwiderstand, da der Einschaltwiderstand erhöht wird.

Aufgabe der Erfindung ist die Herabsetzung des Einschaltwider­ stands bei einem Feldeffekthalbleiterbauelement, ohne daß die Lawinendurchbruch-Stehspannung verschlechtert wird.

Die Erfindung betrifft ein Feldeffekthalbleiterbauelement. Ge­ mäß einem ersten Aspekt der Erfindung weist das Feldeffekt­ halbleiterbauelement eine Halbleiterschicht eines ersten Leit­ fähigkeitstyps auf, die auf einer Seite eine Hauptoberfläche und auf der anderen Seite eine Hauptoberfläche hat, die zu­ einander entgegengesetzt sind. Bei dem Feldeffekthalbleiter­ bauelement nach dem ersten Aspekt weist die Halbleiterschicht auf: einen ersten Halbleiterbereich eines zweiten Leitfähig­ keitstyps, der inselartig in der Hauptoberfläche auf der einen Seite der Halbleiterschicht angeordnet ist, einen zweiten Halb­ leiterbereich vom ersten Leitfähigkeitstyp, der in einer Ober­ fläche des ersten Halbleiterbereichs so vorgesehen ist, daß seine Seite der Halbleiterschicht mit dem ersten Halbleiterbe­ reich bedeckt sein kann, einen dritten Halbleiterbereich vom ersten Leitfähigkeitstyp, der in der Hauptoberfläche der einen Seite der Halbleiterschicht angeordnet ist und sich von der Hauptoberfläche der einen Seite der Halbleiterschicht an dem Umfang des ersten Halbleiterbereichs unter einen unteren Teil des ersten Halbleiterbereichs erstreckt, und einen vierten Halbleiterbereich vom zweiten Leitfähigkeitstyp, der in der Hauptoberfläche auf der einen Seite der Halbleiterschicht ent­ fernt von dem ersten Halbleiterbereich angeordnet ist. Das Feldeffekthalbleiterbauelement nach dem ersten Aspekt weist ferner folgendes auf: eine Isolationsschicht, die einen Teil einer Oberfläche des zweiten Halbleiterbereichs und einen Ka­ nalbereich bedeckt, der zwischen dem zweiten Halbleiterbereich und dem dritten Halbleiterbereich in der Oberfläche des ersten Halbleiterbereichs existiert; eine Gateelektrode, die auf der Isolationsschicht über dem Kanalbereich vorgesehen ist, eine Sourceelektrode, die so angeordnet ist, daß sie mit dem ersten, dem zweiten und dem vierten Halbleiterbereich in Kontakt gelangt; und eine Drainelektrode, die mit der Hauptoberfläche auf der anderen Seite der Halbleiterschicht verbunden ist. In dem Feldeffekthalbleiterbauelement nach dem ersten Aspekt hat der dritte Halbleiterbereich eine Störstellenkonzentration, die höher als diejenige der Halbleiterschicht ist, die den dritten Halbleiterbereich umgibt, und ist in einem Teil, mit Ausnahme unter einem unteren Teil, des vierten Halbleiterbereichs ange­ ordnet, und die Halbleiterschicht ist unter dem vierten Halb­ leiterbereich dünner als unter dem ersten Halbleiterbereich.

Gemäß einem zweiten Aspekt der Erfindung ist bei dem Feld­ effekthalbleiterbauelement nach dem ersten Aspekt die Halblei­ terschicht unter dem vierten Halbleiterbereich dünner als unter dem ersten Halbleiterbereich, weil der vierte Halbleiterbereich so vorgesehen ist, daß er sich von der Hauptoberfläche auf der einen Seite der Halbleiterschicht bis zu einem Teil erstreckt, der tiefer als der erste Halbleiterbereich ist.

Gemäß einem dritten Aspekt der Erfindung umfaßt bei dem Feld­ effekthalbleiterbauelement nach dem ersten oder zweiten Aspekt die Halbleiterschicht eine Vielzahl von ersten Halbleiterbe­ reichen, und die Halbleiterschicht hat einen ersten und einen zweiten freiliegenden Bereich, in dem Oberflächen des dritten Halbleiterbereichs zwischen benachbarten der Vielzahl von er­ sten Halbleiterbereichen oder zwischen einem der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich in der Hauptoberfläche auf der einen Seite freiliegen, und eine Störstellenkonzentration ist höher in einem von dem ersten und dem zweiten freiliegenden Bereich, der in einem engeren Abstand zwischen den benachbarten der Vielzahl von ersten Halbleiterbe­ reichen oder zwischen dem einen von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich exi­ stiert.

Gemäß einem vierten Aspekt der Erfindung weist das Feldeffekt­ halbleiterbauelement eine Halbleiterschicht eines ersten Leit­ fähigkeitstyps auf, die eine Hauptoberfläche auf einer Seite und eine Hauptoberfläche auf der anderen Seite hat, die zu­ einander entgegengesetzt sind. Bei dem Feldeffekthalbleiter­ bauelement nach dem vierten Aspekt umfaßt die Halbleiterschicht eine Vielzahl von ersten Halbleiterbereichen eines zweiten Leitfähigkeitstyps, die inselartig in der Hauptoberfläche der einen Seite der Halbleiterschicht angeordnet sind, einen zwei­ ten Halbleiterbereich vom ersten Leitfähigkeitstyp, der in einer Oberfläche von jedem von der Vielzahl von ersten Halblei­ terbereichen so vorgesehen ist, so daß seine Seite der Halblei­ terschicht mit jedem von der Vielzahl von ersten Halbleiterbe­ reichen bedeckt sein kann, einen dritten Halbleiterbereich vom ersten Leitfähigkeitstyp, der auf dem Umfangsrand von jedem der Vielzahl von ersten Halbleiterbereichen in der Hauptoberfläche der einen Seite der Halbleiterschicht angeordnet ist und eine Störstellenkonzentration hat, die höher als die der daran an­ grenzenden Halbleiterschicht ist, und einen vierten Halblei­ terbereich vom zweiten Leitfähigkeitstyp, der in der Haupt­ oberfläche der einen Seite der Halbleiterschicht entfernt von jedem von der Vielzahl von ersten Halbleiterbereichen angeord­ net ist. Das Feldeffekthalbleiterbauelement nach dem vierten Aspekt weist ferner folgendes auf: eine Isolationsschicht, die einen Teil einer Oberfläche des zweiten Halbleiterbereichs und einen Kanalbereich bedeckt, der zwischen dem zweiten Halblei­ terbereich und dem dritten Halbleiterbereich in der Oberfläche von jedem der Vielzahl von ersten Halbleiterbereichen exi­ stiert; eine Gateelektrode, die auf der Isolationsschicht über dem Kanalbereich vorgesehen ist, eine Sourceelektrode, die so angeordnet ist, daß sie in Kontakt mit dem ersten, dem zweiten und dem vierten Halbleiterbereich gelangt; und eine Drainelek­ trode, die mit der Hauptoberfläche auf der anderen Seit der Halbleiterschicht verbunden ist. Bei dem Feldeffekthalbleiter­ bauelement nach dem vierten Aspekt hat die Halbleiterschicht einen ersten und einen zweiten freiliegenden Bereich, in denen Oberflächen des dritten Halbleiterbereichs zwischen benachbar­ ten von der Vielzahl von ersten Halbleiterbereichen oder zwi­ schen einem von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich in der Hauptoberfläche der einen Seite freiliegen, und eine Störstellenkonzentration ist höher in einem von dem ersten und dem zweiten freiliegenden Bereich, der in einem engeren Abstand zwischen den benachbarten der Vielzahl von ersten Halbleiterbereichen oder zwischen dem einen von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich existiert.

Gemäß einem fünften Aspekt der Erfindung sind in dem Feld­ effekthalbleiterbauelement nach dem dritten oder vierten Aspekt die Störstellenkonzentration des ersten freiliegenden Bereichs und die Störstellenkonzentration des zweiten freiliegenden Be­ reichs in dem dritten Halbleiterbereich so eingestellt, daß sie zu dem Quadrat des Abstands zwischen den aneinandergrenzenden der Vielzahl von ersten Halbleiterbereichen oder zwischen dem einen von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich umgekehrt proportional sind.

Gemäß einem sechsten Aspekt der Erfindung ist in dem Feld­ effekthalbleiterbauelement nach einem von dem dritten bis fünf­ ten Aspekten einer von dem ersten und dem zweiten freiliegenden Bereich, der in dem engeren Abstand existiert, tiefer als der andere, der in einem breiteren Abstand existiert.

Gemäß einem siebten Aspekt der Erfindung weist das Feldeffekt­ halbleiterbauelement eine Halbleiterschicht eines ersten Leit­ fähigkeitstyps auf, die eine Hauptoberfläche auf einer Seite und eine Hauptoberfläche auf einer anderen Seite hat, die zu­ einander entgegengesetzt sind. Bei dem Feldeffekthalbleiter­ bauelement nach dem siebten Aspekt weist die Halbleiterschicht folgendes auf: eine Vielzahl von ersten Halbleiterbereichen eines zweiten Leitfähigkeitstyps, die inselartig in der Haupt­ oberfläche der einen Seite der Halbleiterschicht angeordnet sind, einen zweiten Halbleiterbereich des ersten Leitfähig­ keitstyps, der in einer Oberfläche von jedem der Vielzahl von ersten Halbleiterbereichen so vorgesehen ist, daß seine Seite der Halbleiterschicht mit jedem von der Vielzahl von ersten Halbleiterbereichen bedeckt sein kann, einen dritten Halblei­ terbereich vom ersten Leitfähigkeitstyp, der auf dem Umfangs­ rand jedes von der Vielzahl von ersten Halbleiterbereichen in der Hauptoberfläche der einen Seite der Halbleiterschicht an­ geordnet ist und eine Störstellenkonzentration hat, die höher als diejenige der daran angrenzenden Halbleiterschicht ist, und einen vierten Halbleiterbereich vom zweiten Leitfähigkeitstyp, der in der Hauptoberfläche der einen Seite der Halbleiter­ schicht entfernt von jeder der Vielzahl von ersten Halbleiter­ bereichen angeordnet ist. Das Feldeffekthalbleiterbauelement nach dem siebten Aspekt weist ferner folgendes auf: eine Isola­ tionsschicht, die einen Teil einer Oberfläche des zweiten Halb­ leiterbereichs und einen Kanalbereich bedeckt, der zwischen dem zweiten Halbleiterbereich und dem dritten Halbleiterbereich in der Oberfläche von jedem von der Vielzahl von ersten Halblei­ terbereichen existiert; eine Gateelektrode, die auf der Isola­ tionsschicht über dem Kanalbereich vorgesehen ist, eine Sour­ ceelektrode, die so angeordnet ist, daß sie mit dem ersten, dem zweiten und dem vierten Halbleiterbereich in Kontakt gelangt; und eine Drainelektrode, die mit der Hauptoberfläche der ande­ ren Seite der Halbleiterschicht verbunden ist. In dem Feld­ effekthalbleiterbauelement nach dem siebten Aspekt hat die Halbleiterschicht einen ersten freiliegenden Bereich, in dem eine Oberfläche des dritten Halbleiterbereichs in einem engeren Abstand zwischen aneinandergrenzenden von der Vielzahl von ersten Halbleiterbereichen oder zwischen einem von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halblei­ terbereich in der Hauptoberfläche der einen Seite freiliegt, und einen zweiten freiliegenden Bereich, in dem die Halbleiter­ schicht, die eine Störstellenkonzentration hat, die niedriger als diejenige des dritten Halbleiterbereichs ist, in einem breiteren Abstand freiliegt.

Gemäß einem achten Aspekt der Erfindung weist das Feldeffekt­ halbleiterbauelement nach einem von dem ersten bis siebten Aspekt ferner einen fünften Halbleiterbereich vom zweiten Leit­ fähigkeitstyp auf, der in der Halbleiterschicht so angeordnet ist, daß er flacher als der vierte Halbleiterbereich nahe der Mitte des unteren Teils des ersten Halbleiterbereichs ist, wobei der dritte Halbleiterbereich so angeordnet ist, daß er sich nach oben bis unter den fünften Halbleiterbereich er­ streckt.

Da bei dem Feldeffekthalbleiterbauelement nach dem ersten Aspekt der dritte Halbleiterbereich unter dem ersten Halblei­ terbereich angeordnet ist, kann der Einschaltwiderstand durch Herabsetzen des Widerstandswerts an einem Teil hoher Strom­ dichte verringert werden, und die Lawinendurchbruch-Stehspan­ nung kann verbessert werden, weil der Lawinenstrom leichter in Richtung zu dem vierten Halbleiterbereich fließen kann, der im Vergleich mit dem ersten Halbleiterbereich tiefer als der erste Halbleiterbereich angeordnet ist.

Das Feldeffekthalbleiterbauelement nach dem zweiten Aspekt be­ wirkt eine Vereinfachung eines Herstellungsverfahrens, da sowohl der erste als auch der vierte Halbleiterbereich durch Störstelleninjektion von der Hauptoberfläche der einen Seite der Halbleiterschicht ausgebildet werden können.

Da bei dem Feldeffekthalbleiterbauelement nach dem dritten und vierten Aspekt die Störstellenkonzentration in einem Bereich zwischen den aneinandergrenzenden ersten Halbleiterbereichen oder zwischen dem ersten Halbleiterbereich und dem vierten Halbleiterbereich in Abhängigkeit von dem Abstand zwischen den benachbarten ersten Halbleiterbereichen oder zwischen dem er­ sten Halbleiterbereich und dem vierten Halbleiterbereich ein­ gestellt wird, kann der Einschaltwiderstand durch Optimierung der Lawinendurchbruch-Stehspannung und des Einschaltwiderstands verringert werden.

Da bei dem Feldeffekthalbleiterbauelement nach dem fünften Aspekt der Abschnürspannungswert ohne Rücksicht auf den Abstand zwischen den benachbarten ersten Halbleiterbereichen oder zwischen dem ersten Halbleiterbereich und dem vierten Halblei­ terbereich konstant gehalten werden kann, kann die Hauptsteh­ spannung verbessert werden.

Da bei dem Feldeffekthalbleiterbauelement nach dem sechsten Aspekt mehr Parameter hinsichtlich der Beziehung zwischen dem Einschaltwiderstand und der Lawinendurchbruch-Stehspannung er­ halten werden können, indem ein Teil mit dem breiteren Abstand so vorgesehen wird, daß er von der Hauptoberfläche der einen Seite tiefer als ein Teil mit dem engeren Abstand ist, kann der Konstruktions-Freiheitsgrad erweitert werden.

Da bei dem Feldeffekthalbleiterbauelement nach dem siebten Aspekt die Störstellenkonzentration in einem Bereich zwischen den benachbarten ersten Halbleiterbereichen oder zwischen dem ersten Halbleiterbereich und dem vierten Halbleiterbereich nach Maßgabe des Abstands zwischen den benachbarten ersten Halb­ leiterbereichen oder zwischen dem ersten Halbleiterbereich und dem vierten Halbleiterbereich dadurch eingestellt wird, daß die Halbleiterschicht in der Hauptoberfläche der Halbleiterschicht der einen Seite freigelegt wird, kann eine Zunahme der Anzahl von Fertigungsschritten vermieden werden, und optimierte Fest­ legungen der Lawinendurchbruch-Stehspannung und des Einschalt­ widerstands können leicht erreicht werden, um den Einschalt­ widerstand zu verringern.

Bei dem Feldeffekthalbleiterbauelement nach dem achten Aspekt mit dem fünften Halbleiterbereich kann die Lawinendurchbruch- Stehspannung weiter verbessert werden.

Die Erfindung wird nachstehend auch hinsichtlich weiterer Merk­ male und Vorteile anhand der Beschreibung von Ausführungsbei­ spielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:

Fig. 1 einen schematischen Schnitt, der ein strukturelles Beispiel eines Leistungs-MOSFET gemäß einer ersten bevorzugten Ausführungsform zeigt;

Fig. 2 eine Draufsicht auf ein strukturelles Beispiel des Leistungs-MOSFET gemäß der ersten bevorzugten Aus­ führungsform;

Fig. 3 eine schematische Schnittansicht, die einen Schnitt entlang der Linie B-B von Fig. 2 zeigt;

Fig. 4 eine schematische Schnittansicht, die einen Schnitt entlang der Linie C-C von Fig. 2 zeigt;

Fig. 5 eine schematische Schnittansicht eines anderen struk­ turellen Beispiels des Leistungs-MOSFET gemäß der er­ sten bevorzugten Ausführungsform;

Fig. 6 eine schematische Schnittansicht des dritten struktu­ rellen Beispiels des Leistungs-MOSFET gemäß der er­ sten bevorzugten Ausführungsform;

Fig. 7 eine Strukturdarstellung, die eine Störstellenstruk­ tur eines Leistungs-MOSFET gemäß einer zweiten be­ vorzugten Ausführungsform von vorn betrachtet zeigt;

Fig. 8 eine schematische Schnittansicht eines Beispiels einer geschnittenen Struktur des Leistungs-MOSFET ge­ mäß der zweiten bevorzugten Ausführungsform;

Fig. 9 eine schematische Schnittansicht des zweiten Bei­ spiels der geschnittenen Struktur des Leistungs- MOSFET gemäß der zweiten bevorzugten Ausführungsform;

Fig. 10 eine schematische Schnittansicht eines Beispiels einer planaren Struktur des Leistungs-MOSFET gemäß der zweiten bevorzugten Ausführungsform;

Fig. 11 eine schematische Schnittansicht des dritten Bei­ spiels einer geschnittenen Struktur eines Leistungs- MOSFET gemäß der zweiten bevorzugten Ausführungsform;

Fig. 12 eine schematische Schnittansicht eines Beispiels einer geschnittenen Struktur eines Leistungs-MOSFET gemäß einer dritten bevorzugten Ausführungsform;

Fig. 13 eine schematische Schnittansicht des zweiten Bei­ spiels einer geschnittenen Struktur des Leistungs- MOSFET gemäß der dritten bevorzugten Ausführungsform;

Fig. 14 eine schematische Schnittansicht des dritten Bei­ spiels einer geschnittenen Struktur des Leistungs- MOSFET gemäß der dritten bevorzugten Ausführungsform;

Fig. 15 eine Strukturansicht, die eine Störstellenstruktur eines bekannten Leistungs-MOSFET von vorn gesehen zeigt;

Fig. 16 eine schematische Schnittansicht eines Beispiels einer geschnittenen Struktur des bekannten Leistungs- MOSFET;

Fig. 17 eine Ansicht eines äquivalenten Schaltungsmodells des bekannten Leistungs-MOSFET;

Fig. 18 eine schematische Schnittansicht eines anderen Bei­ spiels der geschnittenen Struktur des bekannten Lei­ stungs-MOSFET;

Fig. 19 eine Darstellung einer Korrelation eines Abstands zwischen p-leitenden Diffusionsbereichen, der inji­ zierten Phosphormenge und einem Einschaltwiderstand;

Fig. 20 eine Darstellung einer Korrelation des Abstands zwi­ schen den p-leitenden Diffusionsbereichen, der inji­ zierten Phosphormenge und einer Stehspannung des MOSFET;

Fig. 21 ein Diagramm eines Simulationsergebnisses des Ein­ schaltwiderstands des bekannten Leistungs-MOSFET;

Fig. 22 ein Diagramm eines anderen Simulationsergebnisses des Einschaltwiderstands des bekannten Leistungs-MOSFET; und

Fig. 23 ein Diagramm, das noch ein weiteres Simulationser­ gebnis des Einschaltwiderstands des bekannten Lei­ stungs-MOSFET zeigt.

Erste bevorzugte Ausführungsform

Nachstehend wird die erste bevorzugte Ausführungsform eines Feldeffekthalbleiterbauelements erörtert. Die Erörterung er­ folgt an einem Leistungs-MOSFET beispielsweise des Feldeffekt­ halbleiterbauelements dieser ersten Ausführungsform. Fig. 1 ist ein schematischer Schnitt eines strukturellen Beispiels dieses Leistungs-MOSFET. Einander entsprechende Elemente der Fig. 1 und 15 sind mit gleichen Bezugszeichen versehen.

Auch bei dem Leistungs-MOSFET der ersten bevorzugten Ausfüh­ rungsform ist der n^--Halbleiterbereich 2 in der Oberfläche des n⁺-Halbleitersubstrats 1 ausgebildet. Der n^--Halbleiterbereich 2 ist ein Bestandteil der Halbleiterschicht 100 und besteht beispielsweise aus einer Epitaxialschicht. Eine Vielzahl von p- leitenden Diffusionsbereichen 3 ist inselartig in der Oberflä­ che des n^--Halbleiterbereichs 2, d. h. der Hauptoberfläche der einen Seite der Halbleiterschicht 100, angeordnet. Der p-lei­ tende Diffusionsbereich 3 ist im Schnitt umgekehrt gebaucht (nach unten konvex) mit flachem Boden und einer planaren, im wesentlichen quadratischen Gestalt, die in Fig. 15 gezeigt ist. Der p-leitende Diffusionsbereich 3 entspricht einem ersten Halbleiterbereich. Im Inneren der Oberfläche des p-leitenden Diffusionsbereichs 3 ist der n⁺-Saurcebereich 4 ausgebildet. Der n⁺-Sourcebereich 4 ist im Schnitt im wesentlichen viereckig und hat die planare Gestalt eines viereckigen Rings, wie Fig. 15 zeigt. Der n⁺-Sourcebereich 4 entspricht einem zweiten Halb­ leiterbereich. Der n⁺-Halbleiterbereich 12 ist als ein dritter Halbleiterbereich in der Hauptoberfläche der einen Seite der Halbleiterschicht 100, d. h. über dem n^--Halbleiterbereich 2, so ausgebildet, daß er tiefer als der p-leitende Diffusions­ bereich 3 ist. Die Gate-Isolationsschicht 5 ist so ausgebildet, daß sie die Oberfläche des p-leitenden Diffusionsbereichs 3 zwischen dem n⁺-Sourcebereich 4 und dem n⁺-Halbleiterbereich 12 und einer Oberfläche des n⁺-Halbleiterbereichs 12 bedeckt. Die Gate-Isolationsschicht 5 entspricht einer Isolationsschicht, die den Kanalbereich 10 zwischen dem zweiten Halbleiterbereich und dem dritten Halbleiterbereich in einer Oberfläche des ersten Halbleiterbereichs bedeckt. Mit anderen Worten ist die Gate-Isolationsschicht 5 auf der Hauptoberfläche der einen Seite der Halbleiterschicht 100 über dem Kanalbereich 10 gebil­ det. Auf der Gate-Isolationsschicht 5 ist die Gateelektrode 6 gebildet, die nahezu die gleiche planare Gestalt wie die Gate- Isolationsschicht 5 hat. Als Material der Gateelektrode 6 wird beispielsweise wie im Stand der Technik Polysilicium verwendet. Die Zwischenschicht-Isolationsschicht 7 ist so ausgebildet, daß sie die Gateelektrode 6 bedeckt. Ein Teil der Oberfläche des n⁺-Sourcebereichs 4 und die Oberfläche des p-leitenden Diffu­ sionsbereichs 3, die von dem n⁺-Sourcebereich 4 umgeben sind, sind nicht mit der Zwischenschicht-Isolationsschicht 7 bedeckt. Da die Sourceelektrode 8 vollständig auf der Hauptoberfläche der einen Seite der Halbleiterschicht 100 einschließlich über der Zwischenschicht-Isolationsschicht 7 aufgebracht ist, ist die Sourceelektrode 8 in Kontakt mit dem Teil des n⁺-Sourcebe­ reichs 4 und des p-leitenden Diffusionsbereichs 3, die von dem n⁺-Sourcebereich 4 umgeben sind und die nicht mit der Zwischen­ schicht-Isolationsschicht 7 bedeckt sind.

Der n⁺-Halbleiterbereich 12 hat eine höhere Störstellenkonzen­ tration als der n^--Halbleiterbereich 2. Der n⁺-Halbleiterbe­ reich 12 ist gebildet durch Injektion einer Störstelle von der Hauptoberfläche der einen Seite der Halbleiterschicht 100, d. h. der Oberfläche des n^--Halbleiterbereichs 2. Da der n⁺- Halbleiterbereich 12 tiefer als ein unterer Teil 3a des p-lei­ tenden Diffusionsbereichs 3 ausgebildet ist, ist der n⁺-Halb­ leiterbereich 12 so angeordnet, daß er den p-leitenden Diffu­ sionsbereich 3 bedeckt. Der n⁺-Halbleiterbereich 12 ist außer­ dem so angeordnet, daß er den Raum zwischen einer Vielzahl von p-leitenden Diffusionsbereichen 3 ausfüllt. In der Hauptober­ fläche der einen Seite der Halbleiterschicht 100 ist ein p⁺(p)- Diffusionsbereich 11A, dessen Störstellenkonzentration bis zu ungefähr zehnmal so hoch wie die des p-leitenden Diffusionsbe­ reichs 3 ist, entfernt von dem p-leitenden Diffusionsbereich 3 ausgebildet. Der p⁺(p)-Diffusionsbereich 11A entspricht dem zweiten Halbleiterbereich. Der n⁺-Halbleiterbereich 12 ist ebenfalls zwischen dem p⁺(p)-Diffusionsbereich 11A und dem p­ leitenden Diffusionsbereich 3 ausgebildet. Der p⁺(p)-Diffu­ sionsbereich 11A ist so ausgebildet, daß er tiefer als der un­ tere Teil 3a des p-leitenden Diffusionsbereichs 3 ist. Unter einem unteren Teil 11Aa des p⁺(p)-Diffusionsbereichs 11A ist der n^--Halbleiterbereich 2 ausgebildet, dessen Störstellenkon­ zentration niedriger als die des n⁺-Halbleiterbereichs 12 ist. In einem Teil der Oberfläche des p⁺(p)-Diffusionsbereichs 11A gibt es einen Bereich, der nicht mit der Zwischenschicht-Iso­ lationsschicht 7 bedeckt ist, und daher ist die Sourceelektrode 8 auch mit der Oberfläche des p⁺(p)-Diffusionsbereichs 11A in Kontakt. Die Drainelektrode 9 ist auf der entgegengesetzten Seite des n^--Halbleiterbereichs 2, d. h. der Oberfläche des n⁺- Halbleitersubstrats 1 auf der Hauptoberfläche der anderen Seite der Halbleiterschicht 100, ausgebildet und mit dem n^-- Halbleiterbereich 2 elektrisch verbunden.

Als nächstes folgt eine kurze Erläuterung einer Gesamtstruktur des Leistungs-MOSFET. Fig. 2 ist eine Draufsicht, die ein Bei­ spiel der Gesamtstruktur des Leistungs-MOSFET gemäß der ersten bevorzugten Ausführungsform zeigt. In einer Oberfläche des Leistungs-MOSFET 20 existiert ein Bereich 21, in dem eine MOS- Einzelzelle angeordnet ist. Die MOS-Einzelzelle von Fig. 1 ist in dem Bereich 21 ausgebildet, und der Sourcebereich 8 ist in einer Oberfläche des Bereichs 21 ausgebildet. Die Fig. 3 und 4 zeigen schematisch Schnitte entlang den Linien B-B und C-C von Fig. 2. Wie die Fig. 2 bis 4 zeigen, ist der p⁺(p)-Diffusions­ bereich 11A in der Mitte des Leistungs-MOSFET sowie an seinem Außenumfang angeordnet. Wie Fig. 4 zeigt, ist der p⁺(p)-Diffu­ sionsbereich 11A in der Mitte auch mit der Sourceelektrode 8 elektrisch verbunden.

Bei dem Leistungs-MOSFET von Fig. 1 ist der p⁺(p)-Diffusions­ bereich 11A entfernt von dem p-leitenden Diffusionsbereich 3 angeordnet, während er gleichzeitig mit der Sourceelektrode 8 verbunden ist, und der untere Teil 11Aa des p⁺(p)-Diffusionsbe­ reichs 11A liegt tiefer als der untere Teil 3a des p-leitenden Diffusionsbereichs 3. Daher ist die Halbleiterschicht 100 unter dem p⁺(p)-Diffusionsbereich 11A, der der vierte Halbleiterbe­ reich ist, dünner als unter dem p-leitenden Diffusionsbereich 3, der der erste Halbleiterbereich ist, und der Lawinenstrom, der erzeugt wird, wenn ein Lawinendurchbruch in dem Leistungs- MOSFET stattfindet, fließt in den p-leitenden p⁺(p)-Diffusions­ bereich 11A. Das bedeutet, daß der Lawinenstrom von dem parasi­ tären npn-Transistor, der aus dem n⁺-Diffusionsbereich 12, dem p-leitenden Diffusionsbereich 3 und dem n⁺-Sourcebereich 4 be­ steht, weg fließt, und dadurch wird mit anderen Worten der in den parasitären npn-Transistor fließende Lawinenstrom verrin­ gert, was in einer Verbesserung der Lawinendurchbruch-Stehspan­ nung resultiert.

Da der n⁺-Halbleiterbereich 12 unter dem unteren Teil 3a des p- leitenden Diffusionsbereichs 3 gebildet ist, hat der Leistungs- MOSFET der ersten bevorzugten Ausführungsform einen niedrigeren Einschaltwiderstand als derjenige nach dem Stand der Technik. Wie unter Bezugnahme auf die Fig. 21 bis 23 erläutert wird, wird durch Vorsehen eines Bereichs niedrigen Widerstands wie etwa des n⁺-Halbleiterbereichs 12 unter dem unteren Teil 3a des p-leitenden Diffusionsbereichs 3 der Einschaltwiderstand verringert, weil ein Teil der hohen Stromdichte auch unter dem unteren Teil 3a des p-leitenden Diffusionsbereichs 3 existiert.

Da ferner kein n⁺-Diffusionsbereich 12 unter dem unteren Teil 11Aa des p⁺(p)-Diffusionsbereichs 11A angeordnet ist, ist es möglich, gegenüber dem Stand der Technik eine Verringerung der Lawinendurchbruch-Stehspannung und der Hauptstehspannung zu unterdrücken.

Fig. 1 zeigt zwar einen Fall, in dem der untere Teil 11Aa des p⁺(p)-Diffusionsbereichs 11A tiefer als der untere Teil 3a des p-leitenden Diffusionsbereichs 3 liegt, aber der untere Teil 11Aa des p⁺(p)-Diffusionsbereichs 11A kann flacher und näher an der Oberfläche des n^--Halbleiterbereichs 2 angeordnet sein, wie Fig. 5 zeigt, wenn eine ausreichende Lawinendurchbruch-Steh­ spannung vorhanden ist. Bei dieser Konstruktion wird der n^-- Halbleiterbereich 2 insgesamt dünner, wodurch der Einschalt­ widerstand weiter verringert wird. Wenn der p⁺(p)-Diffusionsbe­ reich 11A flacher ausgebildet ist, muß ein Bereich zur Bildung des n⁺-Halbleiterbereichs 12 bei der Fertigung durch Maskieren usw. zweidimensional begrenzt werden, damit der n⁺-Halblei­ terbereich 12 nicht unter dem p⁺(p)-Diffusionsbereich 11A ge­ bildet wird. Ferner wird, wie in Fig. 6 gezeigt ist, durch Aus­ bilden des n⁺-Halbleitersubstrats 1 derart, daß es unter dem p⁺(p)-Diffusionsbereich 11A dicker ist, der n^--Halbleiterbe­ reich 2 unter dem p⁺(p)-Diffusionsbereich 11A dünner als unter dem p-leitenden Diffusionsbereich 3, um die Lawinendurchbruch- Stehspannung auch dann zu verbessern, wenn der p⁺(p)-Diffu­ sionsbereich 11A flacher ausgebildet ist. Zum Erhalt des dünne­ ren n^--Halbleiterbereichs 2 unter dem p⁺(p)-Diffusionsbereich 11A ist es einfacher, den p⁺(p)-Diffusionsbereich 11A tiefer zu machen, als das n⁺-Halbleitersubstrat 1 unter dem p⁺(p)-Diffu­ sionsbereich 11A dicker zu machen.

Zweite bevorzugte Ausführungsform

Nachstehend wird die zweite bevorzugte Ausführungsform des Feldeffekthalbleiterbauelements erörtert. Die Erörterung er­ folgt unter Bezugnahme beispielsweise auf einen Leistungs- MOSFET des Feldeffekthalbleiterbauelements der zweiten bevor­ zugten Ausführungsform. Fig. 7 ist eine Strukturdarstellung, die eine Störstellenstruktur zeigt, die in einer Hauptoberflä­ che der einen Seite der Halbleiterschicht des Leistungs-MOSFET gemäß der zweiten bevorzugten Ausführungsform gebildet ist, und zwar von vorn gesehen. Im Unterschied zu Fig. 15 sind in der Strukturansicht von Fig. 7 n⁺-Halbleiterbereiche 12A und 12B in der Hauptoberfläche der einen Seite der Halbleiterschicht 100 anstatt des n^--Halbleiterbereichs 2 gebildet. Die n⁺-Halblei­ terbereiche 12A und 12B entsprechen dem n⁺-Halbleiterbereich 12 von Fig. 1. Ein in Fig. 7 gezeigter Teil unter den n⁺-Halblei­ terbereichen 12A und 12B entspricht einem von dem ersten und dem zweiten freiliegenden Bereich. Daher haben die n⁺-Halblei­ terbereiche 12A und 12B jeweils die gleiche Querschnittsform wie die des n⁺-Halbleiterbereichs 12 von Fig. 1 oder Fig. 5. Insbesondere sind die n⁺-Halbleiterbereiche 12A und 12B so ausgebildet, daß sie von der Oberfläche der Halbleiterschicht 100 nach oben unter den unteren Teil 3a des p-leitenden Diffu­ sionsbereichs 3 verlaufen und an dem Umfangsrand des p-leiten­ den Diffusionsbereichs 3 wie der n⁺-Halbleiterbereich 12 an­ geordnet sind. Weiterhin sind die n⁺-Diffusionsbereiche 12A und 12B nicht unter dem p⁺(p)-Diffusionsbereich 11A wie der n⁺- Halbleiterbereich 12 ausgebildet. Die n⁺-Halbleiterbereiche 12A und 12B haben wie der n⁺-Halbleiterbereich 12 jeweils eine Störstellenkonzentration, die höher als die des n^--Halbleiter­ bereichs 2 ist.

Der Leistungs-MOSFET der zweiten bevorzugten Ausführungsform ist dadurch gekennzeichnet, daß die n⁺-Halbleiterbereiche 12A und 12B verschiedene Störstellenkonzentrationen haben. Die Be­ ziehung zwischen der Lawinendurchbruch-Stehspannung, der Steh­ spannung und dem Einschaltwiderstand ist verschieden zwischen einem Bereich, in dem die p-leitenden Diffusionsbereiche 3 einander mit engem Abstand a gegenüberstehen, und einem Be­ reich, in dem die p-leitenden Diffusionsbereiche 3 einander mit einem breiten Abstand b gegenüberstehen. Es ist schwieriger, eine hohe Stehspannung in dem n⁺-Halbleiterbereich 12B, der in dem breiten Abstand b vorgesehen ist, als in dem n⁺-Halbleiter­ bereich 12A, der in dem engen Abstand a vorgesehen ist, zu er­ reichen. In dem Bereich mit dem breiten Abstand b ist, um die hohe Stehspannung zu gewährleisten, die Störstellenkonzentra­ tion N(b) des n⁺-Halbleiterbereichs 12B niedriger festgelegt. Andererseits ist die Störstellenkonzentration N(a) des n⁺- Halbleiterbereichs 12A höher als die Störstellenkonzentration N(b) festgelegt, da es leichter ist, in dem n⁺-Halbleiterbe­ reich 12A eine hohe Stehspannung zu erzielen. Das erlaubt eine Herabsetzung des Einschaltwiderstands ohne Verschlechterung der Lawinendurchbruch-Stehspannung.

Bevorzugt sollten die Störstellenkonzentrationen N(a) und N(b) der n⁺-Halbleiterbereiche 12A und 12B optimiert werden, indem die Störstellenkonzentrationen N(a) und N(b) verschieden gemacht werden. Zu diesem Zweck sollten die Störstellenkonzen­ trationen N(a) und N(b) in Übereinstimmung mit den Abständen a bzw. b festgelegt werden. Die Störstellenkonzentrationen N(a) und N(b) sollten auf der Basis der Beziehung der Phosphormenge, die zur Bildung des n⁺-Halbleiterbereichs 12 injiziert wird, des Abstands zwischen den p-leitenden Diffusionsbereichen 3, der Stehspannung V_DSS und des Einschaltwiderstands festgelegt werden, wie in den Fig. 19 und 20 gezeigt ist.

In einem Fall, in dem der Leistungs-MOSFET die Struktur von Fig. 7 hat, ist es möglich, die Beziehung zwischen den Stör­ stellenkonzentrationen N(a) und N(b) aus der Beziehung zwischen einer Verarmungsschichtbreite Wd und einer anliegenden Spannung V zu erhalten. Die Verarmungsschichtbreite Wd kann aus der Gleichung (3) angenähert erhalten werden. In der Gleichung 3 bezeichnen die Bezugszeichen εs, Vbi, V, q und N_B die Per­ mittivität des Halbleiters, ein Diffusionspotential, die ange­ legte Spannung, den Wert von elektrischen Elementarladungen bzw. die Störstellenkonzentration.

Wenn eine Spannung V_R an das Bauelement angelegt wird, reichen Verarmungsschichten, die von den gegenüberstehenden p-leitenden Diffusionsbereichen 3 ausgehen, in einen Bereich zwischen den gegenüberstehenden p-leitenden Diffusionsbereichen 3 mit dem Abstand a und einen Bereich zwischen den p-leitenden Diffu­ sionsbereichen 3 mit dem Abstand b, und daher gelten die Glei­ chungen (4) und (5) angenähert:

Zwischen den Abständen a und b besteht die Beziehung, daß der Abstand b gleich einem Produkt des Abstands a und dem Quadrat aus 2 ist, wenn die MOS-Einzelzelle wie ein Gitter angeordnet ist. Aus dieser Beziehung und den Beziehungen der Gleichungen (4) und (5) kann abgeleitet werden, daß die Störstellenkonzen­ tration N(a) das Zweifache der Störstellenkonzentration N(b) sein sollte. Wenn die Störstellenkonzentrationen N(a) und N(b) festgelegt werden, haben unter Einhaltung dieser Beziehung in Fig. 7 der n⁺-Halbleiterbereich 12A in dem Abstand a und der n⁺-Halbleiterbereich 12B in dem Abstand b die gleiche Spannung (Abschnürspannung) an einem Teil, in den die Verarmungsschich­ ten, die von den p-leitenden Diffusionsbereichen 3 ausgehen, reichen. Mit anderen Worten wird die Störstellenkonzentration N(a) des n⁺-Diffusionsbereichs 12A zweckmäßiger festgelegt. In diesem Fall wird die Störstellenkonzentration N(a) des n⁺- Diffusionsbereichs 12A das Zweifache derjenigen im Stand der Technik, und der Einschaltwiderstand des n⁺-Diffusionsbereichs 12A wird verringert. Daher nimmt der Einschaltwiderstand des Leistungs-MOSFET insgesamt ab.

Als nächstes wird der Fall erörtert, bei dem Abstände zwischen den p-leitenden Diffusionsbereichen in der Oberfläche der Halb­ leiterschicht in einem von der Einzelzelle des Leistungs-MOSFET verschiedenen Abschnitt unterschiedlich sind. Fig. 8 zeigt im Schnitt ein Beispiel der Struktur des Leistungs-MOSFET der zweiten bevorzugten Ausführungsform im Fall der Abstände zwi­ schen den p-leitenden Diffusionsbereichen. Einer der p-leiten­ den Diffusionsbereiche ist in einem von der Einzelzelle ver­ schiedenen Abschnitt unterschiedlich. Der Leistungs-MOSFET von Fig. 8 unterscheidet sich von demjenigen von Fig. 1 hinsicht­ lich der Störstellenkonzentrationen der n⁺-Diffusionsbereiche 12, 12C und 12D. Während der n⁺-Diffusionsbereich 12 von Fig. 1 eine Störstellenkonzentrationsverteilung hat, die zweidimen­ sional gleichförmig ist, haben freiliegende Bereiche 100a und 100b der n⁺-Diffusionsbereiche 12C und 12D von Fig. 8 unter­ schiedliche Störstellenkonzentrationen. Die Festlegung der Störstellenkonzentrationen der n⁺-Diffusionsbereiche 12C und 12D von Fig. 8 erfolgt auf die gleiche Weise wie die der n⁺- Diffusionsbereiche 12A und 12B von Fig. 7. Unter der Annahme, daß ein Abstand c schmaler als ein Abstand d in Fig. 8 ist, gelten die Gleichungen (6) und (7) für eine Beziehung zwischen den Abständen c und d und die darin geschaffenen Verarmungs­ schichten 30. In den Gleichungen (6) und (7) bezeichnen die Be­ zugszeichen V1, V2, Ks, ε0, qe, N(c) und N(d) die Abschnür­ spannung des n⁺-Diffusionsbereichs 12C, die Abschnürspannung des n⁺-Diffusionsbereichs 12D, die relative Permittivität des Halbleiters, die absolute Permittivität, die Elektronenladungs­ menge, die Störstellenkonzentration des n⁺-Diffusionsbereichs 12C und die Störstellenkonzentration des n⁺-Diffusionsbereichs 12D.

Da die Abschnürspannung V1 des n⁺-Diffusionsbereichs 12C nicht niedriger als die Abschnürspannung V2 des n⁺-Diffusionsbereichs 12D sein sollte, kann aus den Gleichungen (6) und (7) abgeleitet werden, daß das Produkt des Quadrats des Abstands c und der Störstellenkonzentration N(c) nicht kleiner als das Produkt des Quadrats des Abstands d und der Störstellenkonzen­ tration N(d) ist. Durch diese Festlegung kann die Störstellen­ konzentration des n⁺-Diffusionsbereichs 12C höher als die beim Stand der Technik gemacht werden, und daher kann der Einschalt­ widerstand des n⁺-Diffusionsbereichs 12C und weiterhin der Ein­ schaltwiderstand des gesamten Leistungs-MOSFET verringert wer­ den.

Die vorstehende Erörterung bezieht sich zwar auf den Fall, daß zwei n⁺-Diffusionsbereiche 12A und 12B oder 12C und 12D in einem Leistungs-MOSFET vorgesehen sind, es können aber mehr Be­ reiche, die für unterschiedliche Störstellenkonzentrationen unterteilt sind, nach Maßgabe der Abstände zwischen den p-lei­ tenden Diffusionsbereichen 3 und zwischen den p⁺(p)-Diffusions­ bereichen 11A vorgesehen sein. Wie ferner Fig. 9 zeigt, können die Tiefen der n⁺-Diffusionsbereiche 12A und 12B so geändert werden, daß ein Bereich hoher Störstellenkonzentration (der n⁺- Diffusionsbereich 12A) tiefer als ein Bereich niedriger Stör­ stellenkonzentration (der n⁺-Diffusionsbereich 12B) sein kann. Die relative Beziehung der Störstellenkonzentration zwischen den n⁺-Diffusionsbereichen 12A und 12B hängt zwar von dem Ab­ stand zwischen den p-leitenden Diffusionsbereichen 3 und dem Abstand zwischen dem p-leitenden Diffusionsbereich 3 und dem p⁺(p)-Diffusionsbereich 11A ab, aber der Absolutwert der Stör­ stellenkonzentration wird unter Berücksichtigung anderer Ele­ mente festgelegt. In diesem Fall ermöglicht eine Optimierung der Beziehung zwischen der Lawinendurchbruch-Stehspannung und dem Einschaltwiderstand unter Nutzung sowohl der Tiefen als auch der Störstellenkonzentrationen der n⁺-Diffusionsbereiche 12A und 12B eine Verbesserung des Konstruktions-Freiheitsgrads.

In einem Fall, in dem die Störstellenkonzentrationen und die Tiefen der n⁺-Diffusionsbereiche 12A bis 12D über eine Vielzahl von Bereichen festgelegt werden und dadurch die Anzahl von Fertigungsschritten für den Leistungs-MOSFET mit diesen Berei­ chen 12A bis 12D ansteigt, kann der n^--Halbleiterbereich 2 zu der Oberfläche freiliegen, ohne daß die n⁺-Diffusionsbereiche 12B und 12D gebildet sind, wie die Fig. 10 und 11 zeigen. In diesem Fall entsprechen ein n⁺-Diffusionsbereich 12A und der n^--Halbleiterbereich 2 in der Oberfläche der einen Seite der Halbleiterschicht von Fig. 10 dem ersten bzw. dem zweiten frei­ liegenden Bereich. Der freizulegende n^--Halbleiterbereich 2 kann der gesamte Bereich entsprechend den n⁺-Diffusionsberei­ chen 12B und 12D oder ein Teil des Bereichs sein.

Dritte bevorzugte Ausführungsform

Nachstehend wird die dritte bevorzugte Ausführungsform eines Feldeffekthalbleiterbauelements erörtert. Dabei wird bei­ spielsweise auf einen Leistungs-MOSFET des Feldeffekthalblei­ terbauelements der dritten bevorzugten Ausführungsform Bezug genommen. Der Leistungs-MOSFET von Fig. 12 der dritten bevor­ zugten Ausführungsform ist ein vertikaler Leistungs-MOSFET ebenso wie der bekannte Leistungs-MOSFET von Fig. 18. In dem Leistungs-MOSFET von Fig. 12 sind jeweilige Störstellenkonzen­ trationen von n⁺-Diffusionsbereichen 12E und 12F nach Maßgabe der Abstände zwischen den p-leitenden Diffusionsbereichen 3 ebenso wie bei dem Feldeffekthalbleiterbauelement der zweiten bevorzugten Ausführungsform festgelegt. Auch bei dem Leistungs- MOSFET mit dem in Fig. 12 gezeigten p⁺-Diffusionsbereich 11 wird eine solche Festlegung zur Optimierung der Beziehung zwi­ schen dem Einschaltwiderstand und der Lawinendurchbruch-Steh­ spannung in einem Abschnitt mit kleinem Abstand zwischen den p­ leitenden Diffusionsbereichen 3 getroffen, und daher kann der Leistungs-MOSFET der dritten bevorzugten Ausführungsform ebenso wie der Leistungs-MOSFET der zweiten Ausführungsform den Ein­ schaltwiderstand ohne eine Verschlechterung der Lawinendurch­ bruch-Stehspannung verringern.

Weiterhin ist es bei dem Leistungs-MOSFET, der den p⁺-Diffu­ sionsbereich 11 gemäß Fig. 13 hat, möglich, die jeweiligen Störstellenkonzentrationen der n⁺-Halbleiterbereiche 12C und 12D nach Maßgabe des Abstands c zwischen den p-leitenden Diffu­ sionsbereichen 3 und des Abstands d zwischen den p-leitenden Diffusionsbereichen 3 und dem p⁺(p)-Diffusionsbereich 11A fest­ zulegen. Wie unter Bezugnahme auf Fig. 8 erläutert wird, kann durch gesonderte Festlegung der Störstellenkonzentrationen der n⁺-Halbleiterbereiche 12C und 12D derart, daß die Beziehung zwischen dem Einschaltwiderstand und der Lawinendurchbruch- Stehspannung optimiert werden kann, der Leistungs-MOSFET der dritten bevorzugten Ausführungsform ebenso wie der Leistungs- MOSFET der zweiten bevorzugten Ausführungsform den Einschalt­ widerstand verringern, ohne daß die Lawinendurchbruch-Stehspan­ nung verschlechtert wird. Durch Ausbildung der n⁺-Halbleiterbe­ reiche 12C und 12D tiefer als der p⁺-Diffusionsbereich 11, so daß sie unter dem unteren Teil des p⁺-Diffusionsbereichs 11 liegen, ergibt in diesem Fall die dritte bevorzugte Ausfüh­ rungsform ebenso wie die erste bevorzugte Ausführungsform den Effekt der Verringerung des Einschaltwiderstands. Der p⁺- Diffusionsbereich 11 entspricht dem fünften Halbleiterbereich.

Die Tiefen der n⁺-Diffusionsbereiche 12A und 12B können so ge­ ändert sein, daß ein Bereich hoher Störstellenkonzentration (der n⁺-Diffusionsbereich 12C) tiefer als ein Bereich niedriger Störstellenkonzentration (der n⁺-Diffusionsbereich 12D) sein kann, und das ergibt die gleiche Wirkung wie der Leistungs- MOSFET der zweiten bevorzugten Ausführungsform. Eine solche Festlegung mit dem Ziel der Optimierung der Beziehung zwischen der Lawinendurchbruch-Stehspannung und dem Einschaltwiderstand unter Nutzung sowohl der Tiefen als auch der Störstellenkonzen­ trationen der n⁺-Diffusionsbereiche 12C und 12D erlaubt somit eine Verbesserung des Konstruktions-Freiheitsgrads.

Die Erörterung erfolgte zwar unter Bezugnahme auf einen n-Ka­ nal-Leistungs-MOSFET bei den obigen bevorzugten Ausführungs­ formen eins bis drei, die Erfindung ist jedoch auch bei einem p-Kanal-MQSFET mit umgekehrter Polarität des Halbleiters an­ wendbar, und es ist ersichtlich, daß der gleiche Effekt erhal­ ten werden kann. Ferner ist die Erfindung außer bei einem Lei­ stungs-MOSFET bei einem Bipolartransistor mit isolierter Gateelektrode (IGBT) und einem MOS-gesteuerten Thyristor als Feldeffekthalbleiterbauelementen anwendbar.

Claims (8)

1. Feldeffekthalbleiterbauelement mit einer Halbleiterschicht (100) eines ersten Leitfähigkeitstyps, die eine Hauptoberfläche auf einer Seite und eine Hauptoberfläche auf der anderen Seite hat, die zueinander entgegengesetzt sind, wobei die Halbleiterschicht folgendes aufweist:
einen ersten Halbleiterbereich (3, 3 & 11) eines zweiten Leitfähigkeitstyps, der inselartig in der Hauptfläche der einen Seite der Halbleiterschicht angeordnet ist,
einen zweiten Halbleiterbereich (4) vom ersten Leitfähig­ keitstyp, der in einer Oberfläche des ersten Halbleiterbereichs so vorgesehen ist, daß seine Seite der Halbleiterschicht mit dem ersten Halbleiterbereich bedeckt sein kann,
einen dritten Halbleiterbereich (12, 12A bis 12F) vom ersten Leitfähigkeitstyp, der in der Hauptoberfläche der einen Seite der Halbleiterschicht angeordnet ist und sich von der Hauptoberfläche der einen Seite der Halbleiterschicht an dem Umfangsrand des ersten Halbleiterbereichs (3, 3 & 11) bis unter einen unteren Teil des ersten Halbleiterbereichs erstreckt, und
einen vierten Halbleiterbereich (11A) vom zweiten Leit­ fähigkeitstyp, der in der Hauptoberfläche der einen Seite der Halbleiterschicht entfernt von dem ersten Halbleiterbereich angeordnet ist,
wobei das Feldeffekthalbleiterbauelement ferner folgendes aufweist:
eine Isolationsschicht (5), die einen Teil einer Ober­ fläche des zweiten Halbleiterbereichs und einen Kanalbereich (10) bedeckt, der zwischen dem zweiten Halbleiterbereich(4) und dem dritten Halbleiterbereich(12, 12A bis 12F) in der Oberfläche des ersten Halbleiterbereichs existiert;
eine Gateelektrode (6), die auf der Isolationsschicht (5) über dem Kanalbereich (10) vorgesehen ist,
eine Sourceelektrode (8), die so angeordnet ist, daß sie mit dem ersten, dem zweiten und dem vierten Halbleiterbereich in Kontakt gelangt; und
eine Drainelektrode (9), die mit der Hauptoberfläche der anderen Seite der Halbleiterschicht (100) verbunden ist,
wobei der dritte Halbleiterbereich eine höhere Stör­ stellenkonzentration als die den dritten Halbleiterbereich umgebende Halbleiterschicht hat und, mit Ausnahme unter einem unteren Teil, in einem Teil des vierten Halbleiterbereichs (11A) angeordnet ist, und
die Halbleiterschicht unter dem vierten Halbleiterbereich (11A) dünner als unter dem ersten Halbleiterbereich (3, 3 & 11) ist.

2. Feldeffekthalbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterschicht (100) unter dem vierten Halb­ leiterbereich (11A) dünner als unter dem ersten Halbleiter­ bereich (3, 3 & 11) ist, da der vierte Halbleiterbereich so vorgesehen ist, daß er sich von der Hauptoberfläche der einen Seite der Halbleiterschicht bis zu einem Abschnitt erstreckt, der tiefer als der erste Halbleiterbereich ist.

3. Feldeffekthalbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet,
daß die Halbleiterschicht (100) eine Vielzahl von ersten Halbleiterbereichen (3) aufweist, und
daß die Halbleiterschicht erste und zweite freiliegende Bereiche hat, an denen Oberflächen des dritten Halbleiterbe­ reichs (12A, 12B; 12C, 12D; 12E, 12F) zwischen benachbarten der Vielzahl von ersten Halbleiterbereichen (3) oder zwischen einem von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich (11A) in der Hauptoberfläche der einen Seite freiliegen, und daß eine Störstellenkonzentration in einem von dem ersten und dem zweiten freiliegenden Bereich höher ist, der in einem engeren Abstand zwischen den benachbarten der Vielzahl von ersten Halbleiterbereichen oder zwischen dem einen von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halb­ leiterbereich existiert.

4. Feldeffekthalbleiterbauelement mit einer Halbleiterschicht (100) eines ersten Leitfähigkeitstyps, die eine Hauptoberfläche der einen Seite und eine Hauptoberfläche der anderen Seite hat, die zueinander entgegengesetzt sind, dadurch gekennzeichnet, daß die Halbleiterschicht folgendes aufweist:
eine Vielzahl von ersten Halbleiterbereichen (3, 3 & 11) eines zweiten Leitfähigkeitstyps, wie inselartig in der Haupt­ oberfläche der einen Seite der Halbleiterschicht angeordnet sind,
einen zweiten Halbleiterbereich (4) des ersten Leitfä­ higkeitstyps, der in einer Oberfläche jedes der Vielzahl von ersten Halbleiterbereichen so vorgesehen ist, daß seine Seite der Halbleiterschicht mit jedem von der Vielzahl von ersten Halbleiterbereichen bedeckt sein kann,
einen dritten Halbleiterbereich (12A bis 12D) vom ersten Leitfähigkeitstyp, der an dem Umfangsrand von jedem der Viel­ zahl von ersten Halbleiterbereichen in der Hauptoberfläche der einen Seite der Halbleiterschicht (100) angeordnet ist und eine höhere Störstellenkonzentration als die der daran angrenzenden Halbleiterschicht hat, und
einen vierten Halbleiterbereich (11A) vom zweiten Leit­ fähigkeitstyp, der in der Hauptoberfläche der einen Seite der Halbleiterschicht (100) entfernt von jedem von der Vielzahl von ersten Halbleiterbereichen angeordnet ist,
wobei das Feldeffekthalbleiterbauelement ferner folgendes aufweist:
eine Isolationsschicht (5), die einen Teil einer Ober­ fläche des zweiten Halbleiterbereichs (4) und einen Kanalbe­ reich (10) bedeckt, der zwischen dem zweiten Halbleiterbereich (4) und dem dritten Halbleiterbereich (12A bis 12D) in der Oberfläche von jedem von der Vielzahl von ersten Halbleiter­ bereichen existiert;
eine Gateelektrode (6), die auf der Isolationsschicht (5) über dem Kanalbereich (10) vorgesehen ist,
eine Sourceelektrode (8), die so angeordnet ist, daß sie mit dem ersten, dem zweiten und dem vierten Halbleiterbereich in Kontakt gelangt; und
eine Drainelektrode (9), die mit der Hauptoberfläche der anderen Seite der Halbleiterschicht (100) verbunden ist,
wobei die Halbleiterschicht einen ersten und einen zweiten freiliegenden Bereich hat, wo Oberflächen des dritten Halblei­ terbereichs (12A bis 12D) zwischen benachbarten der Vielzahl von Halbleiterbereichen oder zwischen einem von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbe­ reich in der Hauptoberfläche der einen Seite freiliegen, und eine Störstellenkonzentration in einem von dem ersten und dem zweiten Bereich, der in einem engeren Abstand zwischen benach­ barten der Vielzahl von ersten Halbleiterberiechen oder zwi­ schen dem einen von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich existiert, höher ist.

5. Feldeffekthalbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß die Störstellenkonzentration des ersten freiliegenden Bereichs und die Störstellenkonzentration des zweiten freilie­ genden Bereichs in dem dritten Halbleiterbereich (12A, 12B; 12C, 12D; 12E, 12F) so eingestellt sind, daß sie zu dem Quadrat des Abstands zwischen den benachbarten der Vielzahl von ersten Halbleiterberiechen (3, 3 & 11) oder zwischen dem einen von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halb­ leiterbereich (11A) umgekehrt proportional sind.

6. Feldeffekthalbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß einer von dem ersten und dem zweiten freiliegenden Bereich, der in dem engeren Abstand existiert, tiefer als der in einem breiteren Abstand existierende andere Bereich ist.

7. Feldeffekthalbleiterbauelement mit einer Halbleiterschicht (100) eines ersten Leitfähigkeitstyps, die eine Hauptoberfläche der einen Seite und eine Hauptoberfläche der anderen Seite hat, die zueinander entgegengesetzt sind, dadurch gekennzeichnet, daß die Halbleiterschicht aufweist:
eine Vielzahl von ersten Halbleiterbereichen (3, 3 & 11) eines zweiten Leitfähigkeitstyps, wie inselartig in der Hauptoberfläche der einen Seite der Halbleiterschicht ange­ ordnet sind,
einen zweiten Halbleiterbereich (4) des ersten Leitfä­ higkeitstyps, der in einer Oberfläche jedes der Vielzahl von ersten Halbleiterbereichen so vorgesehen ist, daß seine Seite der Halbleiterschicht mit jedem von der Vielzahl von ersten Halbleiterbereichen bedeckt sein kann,
einen dritten Halbleiterbereich (12A) vom ersten Leit­ fähigkeitstyp, der an dem Umfangsrand von jedem der Vielzahl von ersten Halbleiterbereichen in der Hauptoberfläche der einen Seite der Halbleiterschicht (100) angeordnet ist und eine höhere Störstellenkonzentration als die der daran angrenzenden Halbleiterschicht hat, und
einen vierten Halbleiterbereich (11A) vom zweiten Leit­ fähigkeitstyp, der in der Hauptoberfläche der einen Seite der Halbleiterschicht (100) entfernt von jedem von der Vielzahl von ersten Halbleiterbereichen angeordnet ist,
wobei das Feldeffekthalbleiterbauelement ferner folgendes aufweist:
eine Isolationsschicht (5), die einen Teil einer Ober­ fläche des zweiten Halbleiterbereichs (4) und einen Kanalbe­ reich (10) bedeckt, der zwischen dem zweiten Halbleiterbereich (4) und dem dritten Halbleiterbereich (12A) in der Oberfläche von jedem von der Vielzahl von ersten Halbleiterbereichen existiert;
eine Gateelektrode (6), die auf der Isolationsschicht (5) über dem Kanalbereich (10) vorgesehen ist,
eine Sourceelektrode (8), die so angeordnet ist, daß sie mit dem ersten, dem zweiten und dem vierten Halbleiterbereich in Kontakt gelangt; und
eine Drainelektrode (9), die mit der Hauptoberfläche der anderen Seite der Halbleiterschicht (100) verbunden ist,
wobei die Halbleiterschicht (100) einen ersten freilie­ genden Bereich hat, wo eine Oberfläche des dritten Halblei­ terbereichs (12A) in einem engeren Abstand zwischen benach­ barten der Vielzahl von ersten Halbleiterbereichen oder zwi­ schen einem von der Vielzahl von ersten Halbleiterbereichen und dem vierten Halbleiterbereich in der Hauptoberfläche der einen Seite freiliegt, und einen zweiten freiliegenden Bereich hat, wo die Halbleiterschicht, deren Störstellenkonzentration niedriger als die des dritten Halbleiterbereichs (12A) ist, in einem breiteren Abstand freiliegt.

8. Feldeffekthalbleiterbauelement nach Anspruch 2, gekennzeichnet durch
einen fünften Halbleiterbereich (11) vom zweiten Leit­ fähigkeitstyp, der in der Halbleiterschicht (100) so angeordnet ist, daß er flacher als der vierte Halbleiterbereich (11A) nahe der Mitte des unteren Teils des ersten Halbleiterbereichs (3) ist,
wobei der dritte Halbleiterbereich (12C, 12D) so ange­ ordnet ist, daß er sich nach oben bis unter den fünften Halb­ leiterbereich (11) erstreckt.