[go: up one dir, main page]

DE19729186A1 - Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements - Google Patents

Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements

Info

Publication number
DE19729186A1
DE19729186A1 DE19729186A DE19729186A DE19729186A1 DE 19729186 A1 DE19729186 A1 DE 19729186A1 DE 19729186 A DE19729186 A DE 19729186A DE 19729186 A DE19729186 A DE 19729186A DE 19729186 A1 DE19729186 A1 DE 19729186A1
Authority
DE
Germany
Prior art keywords
layer
substrate
gaas
intermediate layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19729186A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19729186A priority Critical patent/DE19729186A1/de
Priority to JP2000502536A priority patent/JP2001510281A/ja
Priority to PCT/DE1998/001883 priority patent/WO1999003144A1/de
Priority to KR1020007000140A priority patent/KR20010021582A/ko
Priority to EP98943649A priority patent/EP0998755A1/de
Publication of DE19729186A1 publication Critical patent/DE19729186A1/de
Priority to US09/480,758 priority patent/US6399473B1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/0248—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02485—Other chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/327—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIBVI compounds, e.g. ZnCdSe-laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen eines II-VI-Halbleiterbauelements, bei dem eine mindestens eine Se- und/oder S-haltige II-VI-Halbleiterschicht aufwei­ sende aktive Schichtenfolge auf einem Substrat aufgebracht wird. Sie bezieht sich insbesondere auf ein Verfahren zum Herstellen von Laserdioden mit einer im Wesentlichen aus ZnMgSSe oder BeMgznSe bestehenden laseraktiven Schichtenfolge insbesondere auf einem GaAs-, Si- oder Ge-Substrat mittels Molekularstrahlepitaxie (MBE) oder Metallorganischer Gaspha­ senabscheidung (MOCVD).
Der Einsatz von II-VI-Laserdioden aus ZnMgSSe oder BeMgznSe scheitert beim gegenwärtigen Stand der Entwicklung an der ge­ ringen Lebensdauer, die für diese Bauelemente bisher erreicht werden konnte. Als Ursache für die Alterung, die einem diffu­ sionslimitierenden Mechanismus folgt, werden nichtstrahlende Gebiete gesehen, sogenannte "dark spots" (DS) oder "dark line defects" (DLD), die sich während des Betriebes der Laserdiode ausbreiten und vermehren. Aufgrund ihrer Struktur wurden DS bzw. DLD als Versetzungsschleifen und Versetzungsdipole in oder nahe der aktiven Zone identifiziert. Sie haben ihren Ur­ sprung meist an ausgedehnten Kristalldefekten wie z. B. Ver­ setzungen oder Stapelfehlern, die zum Großteil an der Grenz­ fläche zwischen der II-VI-Schichtenfolge und dem III-V-Substrat entstehen (man vgl. L.H. Kuo et. al., Generation of degradation defects, stacking faults and misfit dislocations in ZnSe-based films grown on GaAs, J.Vac.Sci.Technol. B, 13(4) (1995), 1694).
Die Nukleation dieser mehrdimensionalen Gitterfehler kann da­ durch geschehen, daß zwischen Selen- aber auch Schwefel- Atomen und der GaAs-Oberfläche die Tendenz zu einer chemi­ schen Reaktion besteht. Beide Chalcogene gehen eine starke Bindung zu III-V-Halbleitern ein, insbesondere zu Ga- und In­ haltigen wie GaAs, InAs oder InGaAs. Die entstehenden Reakti­ onsprodukte - vorgeschlagen wird z. B. Ga2Se3 bzw. Ga2S3 - bil­ den zahlreiche Keime an der Substratoberfläche für die Neu­ bildung von Stapelfehlern. Diese Keimbildung kann schon bei geringen Mengen an Schwefel oder Selen im Hintergrunddruck des Epitaxiereaktors einsetzen. Diese ungewollte Verunreini­ gung der Substratoberfläche mit Se oder S kann durch das Ab­ dampfen dieser Elemente von heißen Filamenten oder Ofenblen­ den erfolgen; es ist demnach äußerst aufwendig, sie in einem II-VI-Epitaxiereaktor zu vermeiden.
Um den Einbau von Stapelfehlern beim Wachstumsstart von ZnSe auf GaAs zu unterdrücken, wurden verschiedene technologische Verfahren für die MBE entwickelt, bei welchen die Reaktion von Se mit Ga verhindert werden soll. Dabei wird vor dem Schichtwachstum des II-VI-Halbleiters das GaAs-Substrat bei­ spielsweise mit Zn oder Te passiviert und so der direkte Kon­ takt von Se-Atomen mit der GaAs-Oberfläche erschwert. Hierzu wird das Substrat bei tiefen Temperaturen von ca. 230°C in­ nerhalb der II-VI-Wachstumskammer einem Zn-Strahl ausgesetzt, wodurch die für das Einsetzen der Reaktion zwischen Se und Ga notwendige Aktivierungsenergie nicht bereit gestellt wird.
Aus kinetischen Gründen tritt beim Wachstum von ZnSe bei solch tiefen Temperaturen - typischerweise wird ZnSe zwischen 270°C und 320°C hergestellt - ein Übergang in ein dreidimen­ sionales Wachstum (Inselwachstum) ein. Unter diesen Bedingun­ gen kann die Koaleszenz von Wachstumsinseln zum Einbau von Defekten führen. Das Einsetzen des Inselwachstums kann durch ein MEE-Verfahren (migration enhanced epitaxy) umgangen wer­ den. Beim MEE-Wachstum wird abwechselnd Zn und Se der Kri­ stalloberfläche angeboten, wobei zwischen jedem Zyklus den Atomen einer Monolage die Zeit gegeben wird, trotz niedriger Diffusionslängen günstige Plätze auf der Oberfläche einzuneh­ men. Mit diesem Verfahren konnte die Defektdichte in ZnSe bzw. ZnSSe auf GaAs unter 105 cm2 gebracht werden (man vgl. hierzu J.M. Gaines et al., Structural properties of ZnSe films grown by migration enhanced epitaxy, J.Appl.Phys. 73(6) (1993), 2835, sowie C.C.Chu et al., Reduction of structural defects in II-VI blue-green laser diodes, Appl.Phys.Lett. 69(5) (1996), 602).
Eine mögliche Alternative zur Zn-Behandlung (zn-MEE) bietet eine Passivierung mit Te-Atomen. Die chemische Reaktivität von Te mit GaAs ist deutlich geringer als die von Se und S - Te/GaAs-Grenzflächen sollten demnach stabiler in der kri­ stallinen Struktur der Halbleitermatrix vorliegen als Se/GaAs oder S/GaAs. Im Experiment jedoch wurde eine schlechte Haf­ tung von Te festgestellt und es konnte keine eindeutige Redu­ zierung der Defektdichte nachgewiesen werden.
Für einen industriellen Prozeßschritt bei der Herstellung von II-VI-Halbleiterlasern weisen die vorgeschlagenen Methoden zur Unterdrückung ausgedehnter Defekte beim Wachstumsstart von ZnSe auf GaAs eine zu geringe Reproduzierbarkeit auf. So stellt es einen Nachteil der Zn-Vorbereitung dar, daß die entstehende Zn-As-Zwischenschicht keine definierte Oberfläche ergibt und u. U. Versetzungen nukleieren können. Darüberhinaus stören Se-Atome von heißen Flächen im MBE-Reaktor den Prozeß der Passivierung noch immer. Im gleichen Maße wirkt sich Se­ len oder Schwefel im Hintergrunddruck auf die Te-Passivierung aus. Durch die einsetzende Austauschreaktion von Te durch Se und dem damit verbundenen geringen Haftkoeffizient von Te ist die Te-Passivierung wenig effizient zum Schutz des GaAs- Substrates.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren der eingangs genannten Art zu entwickeln, das ein­ fach durchführbar ist und mit dem die Entstehung von Stapel­ fehlern und Versetzungen am Übergang zwischen Substrat und II-VI-Halbleitermaterial vermieden wird.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruches 1 gelöst. Vorteilhafte Weiterbildungen des erfin­ dungsgemäßen Verfahrens sind Gegenstand der Unteransprüche 2 bis x.
Erfindungsgemäß sind bei dem Verfahren der eingangs genannten folgende Verfahrensschritte vorgesehen:
  • a) epitaktisches Aufwachsen einer Se-freien II-VI-Halb­ leiterschicht auf der Basis von BeTe auf das Substrat in einer im wesentlichen Se-freien ersten Epitaxiekammer und
  • b) epitaktisches Aufwachsen der aktiven Schichtenfolge auf die Se-freie II-VI-Halbleiterschicht in einer zweiten Epita­ xiekammer.
Mit dem erfindungsgemäßen Verfahren ist es vorteilhafterweise möglich, BeTe-Zwischenschichten in hoher Qualität auf einem Substrat, z. B. GaAs, mit MBE herzustellen. Dabei wirkt die BeTe-Schicht als Puffer zwischen einer Se- oder S-haltigen II-VI-Halbleiterschicht, z. B. ZnMgSSe oder BeMgZnSe, in der Art, daß keine Stapelfehler oder neue Versetzungen an der Grenzfläche zum Substrat entstehen und sich in die darüber­ liegenden Schichten ausbreiten.
Erfindungsgemäß ist insbesondere vorgesehen, daß vor dem Wachstum eines optoelektronischen oder elektronischen Bau­ elementes aus II-VI-Halbleitermaterial, insbesondere aus BeMgZnSe, ZnMgSSe, MgznCdSe, MgZnCdS oder BeMgZnS, in einem ersten im Wesentlichen Se-freien Epitaxiereaktor eine BeTe-Zwi­ schenschicht auf dem Substratkristall, der insbesondere aus GaAs oder InAs besteht, abgeschieden wird.
Die Verwendung einer BeTe-Zwischenschicht zur Verbesserung des MBE-Wachstumsstarts eines Selenids, z. B. BeMgZnSe oder ZnMgSSe, auf GaAs ist bereits in WO 97/18592 beschrieben. Nachteilig bei dem dort angesprochenen Verfahren ist jedoch, daß der Prozeß unter den üblichen Bedingungen der II-VI-Epitaxie, insbesondere dem hohen Anteil an Se und S im Basis­ druck des Reaktors nur bedingt reproduzierbar ist. Darüber hinaus verschlechtern sich die elektrischen Transporteigen­ schaften bei den dort vorgeschlagenen Schichtdicken des Puf­ fers, da BeTe für Elektronen eine Barriere darstellt, die im­ mer schwerer durchtunnelt werden kann, je größer ihre Dicke ist.
Durch das erfindungsgemäße Verfahren wird die Dichte von aus­ gedehnten Kristalldefekten in einem II-VI-Halb­ leiterbauelement reproduzierbar erniedrigt. Dadurch wird insbesondere bei optoelektronischen Bauelementen die Lang­ zeitstabilität und die Emissionscharakteristik deutlich ver­ bessern. Durch das erfindungsgemäße Aufbringen einer dünnen Zwischenschicht aus BeTe auf ein Substrat aus beispielsweise GaAs und einer II-VI-Halbleiterschicht aus beispielsweise BeMgZnSe oder ZnMgSSe wird verhindert, daß Selen oder Schwe­ fel an die GaAs-Oberfläche gelangen kann, wodurch die Entste­ hung von Stapelfehlern und Versetzungen am Übergang zwischen dem II-VI-Halbleiter und dem III-V-Halbleiter vermieden wird.
Das erfindungsgemäße Verfahren wird im folgenden anhand von 2 Ausführungsbeispielen in Verbindung mit den Fig. 1 bis 4 und der Tabelle 1 näher erläutert. Es zeigen
Fig. 1 eine schematische Darstellung des Aufbaus eines lich­ temittierenden Bauelementes mit einer nach dem erfindungsge­ mäßen Verfahren gemäß einem der Ausführungsbeispiele herge­ stellten Zwischenschicht,
Fig. 2 eine schematische Darstellung des Aufbaus eines MBE-Systems zur Herstellung von II-VI-Halbleiterschichten gemäß dem ersten Ausführungsbeispiel,
Fig. 3 eine schematische Darstellung des Aufbaus eines MBE-Systems zur Herstellung von II-VI-Halbleiterschichten gemäß dem zweiten Ausführungsbeispiel,
Fig. 4 eine Mikroskopaufnahme einer nach dem erfindungsgemä­ ßen Verfahren hergestellten angeätzten BeMgZnSe-Oberfläche zur Klassifizierung der Defekttypen (Typ I bis Typ III) und die Tabelle einen qualitativen Vergleich der erzielbaren Defekt­ dichten in BeMgznSe-Heterostrukturen in Abhängigkeit von der Substratvorbehandlung.
Bei der in Fig. 1 gezeigten Darstellung handelt es sich um den Aufbau eines lichtemittierenden Bauelementes mit einer zwischen zwei Wellenleiterschichten 106, 108 angeordneten ak­ tiven Zone 107. Diese drei Schichten 106-107 befinden sich wiederum zwischen einer ersten und einer zweiten Mantel­ schicht 105, 109. Auf der der aktiven Zone 107 abgewandten Hauptfläche der zweiten Mantelschicht 109 ist eine Kontakt­ schicht 110 aufgebracht, die mit einem Metallkontakt 112 ver­ sehen ist.
Die aktive Bauelement-Schichtenfolge 113, bestehend aus akti­ ver Zone 107, Wellenleiterschichten 106, 108, und Mantel­ schichten 105, 109, mit Kontaktschicht 110 und Metallkontakt 112 ist auf einem Substrat 101 angeordnet. Zwischen dem Substrat 101, das an seiner der aktiven Zone 107 abgewandten Hauptfläche einen Metallkontakt 111 aufweist, und der aktiven Bauelement-Schichtenfolge befindet sich, gesehen vom Substrat 101, eine Pufferschicht 102, eine Zwischenschicht 103 und ei­ ne Anpassungsschicht 104. Die Zwischenschicht 103 verhindert die Generation von Stapelfehlern bei der Herstellung des lichtemittierenden Bauelementes.
Die Zwischenschicht 103 besteht beispielsweise aus BeTe, BexMgyZn1-x-yTe und/oder BexZnyCd1-x-yTe die darunterliegende Pufferschicht 102 und das Substrat 101 beispielsweise aus GaAs oder Si und-die Anpassungsschicht 104 aus BexMgyZn1-x-yTe. Die darauf aufgebrachte Bauelement-Schichtenfolge kann aus einer Folge von BexznyCd1-x-ySe/BexMgyZn1-x-ySe/BeuMgvZn1-u-ySe-Schichten aufgebaut sein. Die Metallkontakte 111, 112 sind beispielsweise aus Au/Ge oder In bzw. aus Pd/Pt/Au gefertigt.
Der in Fig. 2 gezeigte Aufbau eines MBE-Systems dient zur Herstellung eines derartigen II-VI-Halbleiterbauelements ge­ mäß dem ersten Ausführungsbeispiel. In einem ersten MBE-Reaktor 211 (erste Epitaxiekammer) wird zunächst zur Verbes­ serung der Oberfläche des Substrats 101 eine Pufferschicht 102 aufgebracht. Als Substrat- und Puffermaterial kann z. B. GaAs, Silizium oder Germanium verwendet werden. Hierfür ste­ hen Effusionszellen 214 zur Verfügung, die beispielsweise As, P, Sb, Ga, Al, In, Si, oder C enthalten.
Im ersten MBE-Reaktor 211 sind weiterhin Effusionszellen 214 für die Herstellung der Zwischenschicht 103, z. B. Be und Te, evtl. Zn und Mg, zur Verfügung gestellt. Es muß verhindert werden, daß Selen oder Schwefel in den ersten MBE-Reaktor 211 eingebracht wird. Das Tiegelmaterial insbesondere für Be ist ein Metall wie Tantal, Molybdän oder Wolfram, bevorzugt wird jedoch ein Tiegel aus BeO oder pyrolytischem Graphit (PG) oder pyrolytischem Bornitrid (PBN) verwendet. Hierbei ist darauf zu achten, daß im Fall von PBN und PG die Betriebstem­ peratur der Effusionszelle nicht höher als ca. 1000°C betra­ gen sollte. Die verwendeten Materialien sollten eine Reinheit von mindestens 99,9%, besser noch von mindestens 99,999% be­ sitzen.
Nach der Herstellung der III-V-Halbleiterpufferschicht 102, z. B. aus GaAs, das bei üblichen Wachstumsparametern für das Wachstum von GaAs hergestellt wurde, wird die Zwischenschicht 103, die insbesondere aus BeTe besteht, aufgewachsen. Für GaAs oder InGaAs oder InAs als Material für die Pufferschicht 102 wird empfohlen, eine As-reiche Oberfläche des GaAs-Puf­ fers zu präparieren, was beispielsweise dadurch erreicht wird, daß das Substrat 101 nach dem Wachstum unter einem As2- bzw. As4-Fluß abgekühlt wird. Die BeTe- bzw. BexMgyZn1-x-yTe bzw. BexZnyCd1-x-yTe-Zwischenschicht 103 wird durch das Angebot eines Be- und Te- bzw. Te2-Flusses bei Substrattemperaturen zwischen 200°C und 650°C, bevorzugt bei ca. 350°C bis 450°C, gebildet. Hierbei ist ein Überschuß an Te in den Atomstrahlen einzustellen, so daß das Verhältnis der Flüsse zwischen Te und Be ca. Te:Be=2 bis Te:Be=50 beträgt. Bevorzugt wird ein Te:Be-Verhältnis von ca. 4 bis 10, das im oberen Temperatur­ bereich zu hohen Werten eingestellt wird, so daß während des Wachstums immer eine Te-reiche (2×1)-Rekonstruktion in der RHEED-Messung (Reflection High Energy Electron Diffraction) zu beobachten ist. Die eingestellte Wachstumsrate liegt be­ vorzugt zwischen 0.01 Monolage/Sekunde und 1 Monola­ ge/Sekunde.
Beim Wachstumsstart der Zwischenschicht 103, insbesondere beim Start von BeTe, können entweder alle Materialflüsse gleichzeitig angeboten werden, oder es kann zuerst ein Te-Fluß auf die GaAs-Oberfläche für eine Zeit von 0,5 bis 180 Sekunden gerichtet werden und erst dann weitere Komponenten wie Be oder Zn hinzugegeben werden. Hierbei kann es notwendig sein, nach der Te-Passivierung eine Pause von bis zu 30 Se­ kunden einzulegen. Nach dem Wachstum der Zwischenschicht 103 sollte das Substrat 101 auf eine Temperatur zwischen 50°C und 600°C abgekühlt werden, worauf bei hohen Temperaturen darauf zu achten ist, daß die (2×1)-Rekonstruktion durch ein Angebot von Te während des Abkühlens aufrechterhalten werden soll. Te sollte jedoch nicht bei einer Temperatur unter 250°C Substrattemperatur aufgedampft werden.
Der Prozeß kann auch derart modifiziert werden, daß die Zuga­ be von Te schon bei Temperaturen oberhalb von 400°C beendet werden kann und sich dabei eine veränderte Oberflächenbedec­ kung einstellen kann, die an einem Umschlag der (2×1)-Re­ konstruktion in eine (4×1) oder andere Oberflächenkonstel­ lation in RHEED zu erkennen ist.
Der erste (III-V-)MBE-Reaktor 211 ist über ein Ultra-Hoch- Vakuum(UHV)-Transfer-Modul 213 mit einem zweiten (II-VI-)MBE-Reaktor 212 (zweite Epitaxiekammer) verbunden, in welchem das Schichtwachstum von Seleniden oder Sulfiden, also der Schich­ ten 105 bis 109 von Fig. 1, durchgeführt wird. Im Transfer­ modul 213 muß ein UHV mit einem Druck von besser als 10-8 Torr, insbesondere besser als 10-9 Torr herrschen. Das Substrat 101 aus dem ersten MBE-Reaktor 211 sollte bei erhöh­ ten Temperaturen von ca. 50°C bis 400°C durch das Transfermo­ dul 213 geschleust werden. Dabei ist darauf zu achten, daß kein Staub oder sonstige makroskopische Verunreinigungen auf die Substratoberfläche gelangen. Die Verweildauer im Trans­ fermodul 213 ist möglichst kurz zu halten.
Das Wachstum im zweiten MBE-Reaktor 212 auf der Zwischen­ schicht 103 erfolgt bei üblichen Substrattemperaturen, z. B. zwischen 150°C und 400°C. Hierzu kann die Oberfläche der Zwi­ schenschicht 103 vor dem Wachstumsstart eines Selenids auf BeTe - in Fig. 1 sind das beispielsweise die Schicht 104 oder 105 - mit einem Te-Fluß nochmals behandelt werden. Für die Erzeugung der Gruppe-II- und Gruppe-VI-Molekülstrahlen, insbesondere für Se und S, wird empfohlen, verschließbare Ventilzellen bzw. Crackerzellen zu verwenden, um den Hinter­ grunddruck an Selen und Schwefel möglichst gering zu halten.
Bei dem in Fig. 3 gezeigten Aufbau zur Durchführung des er­ findungsgemäßen Verfahrens gemäß dem zweiten Ausführungsbei­ spiel ist im Unterschied zum ersten Ausführungsbeispiel ein separater MBE-Reaktor 225 zur Herstellung einer glatten Puf­ ferschicht 102, bestehend aus III-V-Halbleitermaterial wie beispielsweise GaAs, InAs oder InGaAs oder aus Silizium oder Germanium vorgesehen. Dieser separate MBE-Rekator 225 weist Effusionszellen 224 auf, die beispielsweise Ga, As, In, Al, Si, C oder Ge enthalten. In einem dem separaten MBE-Reaktor 225 nachgeordneten ersten MBE-Reaktor 221, in dem möglichst wenig Selen und/oder Schwefel im Hintergrunddruck existiert, wird die Zwischenschicht 103, beispielsweise bestehend aus BeTe, epitaktisch abgeschieden. Der zweite MBE-Reaktor 222, der Transfer zwischen den MBE-Reaktoren 225, 221 und 222 so­ wie die Tiegelmaterialien und die Prozeßparameter des III-V- und II-VI-Wachstums sind analog zum ersten Ausführungsbei­ spiel.
Die erzeugten Schichtdicken der Zwischenschicht 103 bei den genannten Methoden liegen im Wesentlichen zwischen 0,5 und 100 Monolagen, bevorzugt werden Schichtdicken von ca. 2 bis 10 Monolagen hergestellt. Die Zwischenschicht 103 kann undo­ tiert oder dotiert sein, wobei für eine n-Dotierung typi­ scherweise Iod, Brom, Chlor, Aluminium, Indium oder Gallium verwendet wird. Für eine p-Dotierung können Elemente wie N, As, Sb, P, Bi oder K, Rb, Cs oder Si, C, Ge, Sn, Pb einge­ setzt werden. Die an die Zwischenschicht 103 angrenzenden Schichten, insbesondere die darunterliegende Pufferschicht 102 aus GaAs oder anderen III-V- oder Elementhalbleitermate­ rialien und die darüberliegenden II-VI-Schichten können undo­ tiert, n- oder p-leitend dotiert sein. Bevorzugt werden hoch­ dotierte Schichten verwendet, um einen elektrischen Transport durch die dünne BeTe-Barriere zu ermöglichen.
In einer alternativen Ausgestaltung des Verfahrens wird die Zwischenschicht 103 in einer im Se- bzw. S-Hintergrunddruck reduzierten II-VI-Epitaxiekammer erzeugt, wobei dafür gesorgt werden muß, daß heiße Flächen, wie Ofenblenden oder Filamente entgast werden und die Effusion von Se bzw. S durch vollstän­ dig geschlossene Ofenblenden, bevorzugt durch verschließbare Ventil- bzw. Crackerzellen, vermieden wird. Bei diesem Ver­ fahren in einer II-VI-Epitaxiekammer wird das auf die Wachs­ tumstemperatur von zwischen 250°C und 450°C aufgeheizte Substrat 101 bzw. die Pufferschicht 102 in einen Te- und Be-Strahl geschwenkt (gedreht) werden.
In der in Fig. 4 gezeigten lichtmikroskopischen Aufnahme der Oberfläche einer BeMgznSe-Schicht, die mit 60°C warmer HCl (32%) für 30 Sekunden angeätzt wurde sind Ätzgrübchen zu er­ kennen, die durch den selektiven Ätzangriff der HCl an Kri­ stalldefekten entstanden sind. In II-VI-Halbleiterschichten sind drei Arten von Ätzgrübchen zu unterscheiden, die eine typische Form auf der Oberfläche zeigen. Typ-I-Ätzgrübchen werden auf Versetzungen oder Se-terminierte Stapelfehler zu­ rückgeführt. Typ-II-Grübchen entstehen an paarweise auftre­ tenden Stapelfehlern, die an Stellen des GaAs-Substrates nu­ kleieren, an welchen eine Reaktion mit Selen auftritt. Ein­ zelne Stapelfehler oder Versetzungen können zu kleinen Ätz­ grübchen (Typ III) führen.
In Tabelle 1 sind die Dichten der angeätzten Defekte in Ab­ hängigkeit verschiedener Wachstumsvorbereitungen aufgezeigt. Hierzu wurden BeMgZnSe-Schichten direkt auf einer unpassi­ vierten GaAs-Oberfläche aufgebracht. In einem anderen Verfah­ ren wurde die GaAs-Oberfläche mit Zn passiviert, bzw. ein MEE-ZnSe-Puffer auf einer Zn-passivierten Oberfläche erzeugt. Im Gegensatz zu diesen Methoden führt die Einführung eines BeTe-Puffers unter Ausschluß von Selen im Hintergrunddruck zu einer drastischen Reduktion der Defektdichte von allen ge­ nannten Typen. Die somit erzielten Defektdichten liegen in einem Bereich von wenigen Tausend pro cm2 und sind damit niedrig genug, um eine Verlängerung der Lebensdauer von II-VI-Bau­ elementen zu bewirken.
Die Beschreibung des erfindungsgemäßen Verfahrens im Zusam­ menhang mit den Ausführungsbeispielen ist selbstverständlich nicht als Beschränkung der Erfindung auf diese Ausführungs­ beispiele zu verstehen. Erfindungsgemäße Abänderungen der Schichtfolgen und Bauelemente, die auf einem BeTe-Puffer auf­ gebracht werden, können ebenso auf der Basis anderer Halblei­ termateralien ausgebildet sein, wie zum Beispiel GaAs, InAs, AlAs, GaN, AlN, InN, GaP, InP, AlP, GaSb, InSb, AlSb und aus auf diesen binären Verbindungen basierenden Mischkristallsy­ stemen, sowie ZnSe, CdSe, MgSe, BeSe, HgSe, ZnS, CdS, MgS, BeS, HgS, ZnTe, CdTe, MgTe, BeTe, HgTe, und daraus gebildeten Mischkristallsystemen. Substratmaterial kann beispielsweise undotiertes, kompensiertes, p-leitendes oder n-leitendes Si, Ge, GaAs, InAs, InGaAs, GaP, InP, Al2O3, SiC, CdTe, CdznTe, ZnO oder ZnSe sein. Die beschriebenen Puffer unterhalb der BeTe-Schichten können ebenfalls aus Si, Ge, GaAs, InAs, In- GaAs, GaP, InP, Al2O3, SiC, CdTe, CdznTe, ZnO oder ZnSe oder verwandten Mischkristallen sein.

Claims (8)

1. Verfahren zum Herstellen eines Halbleiterbauelements, bei dem eine mindestens eine Se- und/oder S-haltige II-VI-Halb­ leiterschicht aufweisende aktive Schichtenfolge (113) auf einem Substrat (101) aufgebracht wird, gekennzeichnet durch die Verfahrensschritte:
  • a) epitaktisches Aufwachsen einer Se-freien II-VI-Zwi­ schenschicht (103) auf der Basis von BeTe auf das Substrat (101) in einer im Wesentlichen Se- und S-freien ersten Epita­ xiekammer (211, 221) und
  • b) epitaktisches Aufwachsen der aktiven Schichtenfolge (113) auf die Se-freie II-VI-Halbeiterschicht (103).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht (103) BexMgyZn1-x-yTe, BexZnyCd1-x-yTe, BexZnyMn1-x-yTe oder BexMnyCd1-x-yTe aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (101) aus einem III-V-Halbleitermaterial, insbesondere GaAs, InAs oder InGaAs besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dicke der Zwischenschicht (103) 0,5 bis 100 Monolagen beträgt.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß vor dem epitaktisches Aufwachsen der Se-freien II-VI-Zwi­ schenschicht (103) auf das Substrat (101) eine glatte Puf­ ferschicht (102) aufgebracht wird, die je nach Halbleiterma­ terial des Substrats (101) aus GaAs, InAs, InGaAs, InP, GaP, GaSb, GaN oder daraus gebildeten Mischkristallen, aus Ge, Si, SiGe, SiC, SxC1-x oder daraus gebildeten Mischkristallen, aus ZnO, ZnSe, CdTe, CdZnTe oder daraus gebildeten Mischkristal­ len, oder aus Al2O3 besteht und undotiert, n-leitend oder p-lei­ tend wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Zwischenschicht (103) auf der glatten Pufferschicht (102) in der Epitaxiekammer (211, 221) hergestellt wird, in der die Pufferschicht (102) erzeugt wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß vor dem Aufwachsen der Zwischenschicht (103) auf der Puf­ ferschicht (102) eine As-reiche Oberfläche hergestellt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß vor dem Aufwachsen der aktiven Schichtenfolge (113) eine Anpassungsschicht (104) auf die Zwischenschicht (103) aufge­ wachsen wird.
DE19729186A 1997-07-08 1997-07-08 Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements Ceased DE19729186A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19729186A DE19729186A1 (de) 1997-07-08 1997-07-08 Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements
JP2000502536A JP2001510281A (ja) 1997-07-08 1998-07-08 Ｉｉ−ｖｉ半導体構成素子の製造方法
PCT/DE1998/001883 WO1999003144A1 (de) 1997-07-08 1998-07-08 Verfahren zum herstellen eines ii-vi-halbleiter-bauelements
KR1020007000140A KR20010021582A (ko) 1997-07-08 1998-07-08 Ⅱ-ⅵ-반도체 소자의 제조 방법
EP98943649A EP0998755A1 (de) 1997-07-08 1998-07-08 Verfahren zum herstellen eines ii-vi-halbleiter-bauelements
US09/480,758 US6399473B1 (en) 1997-07-08 2000-01-10 Method of producing a II-VI semiconductor component containing selenium and/or sulrfur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19729186A DE19729186A1 (de) 1997-07-08 1997-07-08 Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements

Publications (1)

Publication Number Publication Date
DE19729186A1 true DE19729186A1 (de) 1999-01-14

Family

ID=7835035

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19729186A Ceased DE19729186A1 (de) 1997-07-08 1997-07-08 Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements

Country Status (6)

Country Link
US (1) US6399473B1 (de)
EP (1) EP0998755A1 (de)
JP (1) JP2001510281A (de)
KR (1) KR20010021582A (de)
DE (1) DE19729186A1 (de)
WO (1) WO1999003144A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235131B2 (en) 1999-03-01 2007-06-26 The University Of Tokyo Method for forming a single crystalline film
DE102008018928A1 (de) * 2008-04-15 2009-10-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124235A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd Ｉｉ−ｖｉ族化合物半導体、その熱処理方法およびその熱処理装置
US7221783B2 (en) * 2001-12-31 2007-05-22 Gyros Patent Ab Method and arrangement for reducing noise
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US7659968B2 (en) * 2007-01-19 2010-02-09 Purdue Research Foundation System with extended range of molecular sensing through integrated multi-modal data acquisition
JP5117114B2 (ja) * 2007-06-04 2013-01-09 ソニー株式会社 半導体素子
US20120100663A1 (en) * 2010-10-26 2012-04-26 International Business Machines Corporation Fabrication of CuZnSn(S,Se) Thin Film Solar Cell with Valve Controlled S and Se

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422902A (en) * 1993-07-02 1995-06-06 Philips Electronics North America Corporation BeTe-ZnSe graded band gap ohmic contact to p-type ZnSe semiconductors
WO1997018592A2 (de) * 1995-11-13 1997-05-22 Siemens Aktiengesellschaft Optoelektronisches bauelement in ii-vi-halbleitermaterial

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306386A (en) * 1993-04-06 1994-04-26 Hughes Aircraft Company Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates
JPH0888175A (ja) * 1994-09-14 1996-04-02 Sony Corp 分子線エピタキシャル成長装置および光半導体装置の製造方法
JP2586349B2 (ja) * 1994-11-17 1997-02-26 日本電気株式会社 半導体発光素子
US5818859A (en) * 1996-06-27 1998-10-06 Minnesota Mining And Manufacturing Company Be-containing II-VI blue-green laser diodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422902A (en) * 1993-07-02 1995-06-06 Philips Electronics North America Corporation BeTe-ZnSe graded band gap ohmic contact to p-type ZnSe semiconductors
WO1997018592A2 (de) * 1995-11-13 1997-05-22 Siemens Aktiengesellschaft Optoelektronisches bauelement in ii-vi-halbleitermaterial

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
FISCHER, F., et al.: II-VI Light-emitting devices based on beryllium chalcogenides. NL-Z.: Journal of Crystal Growth (May 1997), Vol.175-176, pt.1, p.532-540 *
LITZ T., et al.: Molecular beam epitasy of Be- related II-VI compounds. US-Z.: Materials Science & Engineering B (Solid-State Materials) for Ad- vanced Technology), Jan.1977, Vol.B43, no.1-3, p.83-87 *
LUGAUER, H.J. et al.: P.type doping of beryllium chalcogenides. US-Z.: Materials Science & Engi- neering B (Solid-State Materials for Advanced Technology), Jan.1997, Vol.B43, no.1-3, p.88-91 *
LUGAUER, H.J. et aL:: p-Type doping of beryllium chalcogenides grown by molecular beam epitaxy. NL-Z.: Journal of Crystal Growth (May 1997), Vol.175-176, pt.1 p.619-623 *
WAAG, A., et al.: Beryllium-containing materials for II-VI Laser diodes in: Proceedings of the SPIE (1997), Vol.2994, p.32-42 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235131B2 (en) 1999-03-01 2007-06-26 The University Of Tokyo Method for forming a single crystalline film
DE10009876B4 (de) * 1999-03-01 2007-08-16 University Of Tokyo Verfahren zum Bilden eines einkristallinen Films
DE102008018928A1 (de) * 2008-04-15 2009-10-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Also Published As

Publication number Publication date
EP0998755A1 (de) 2000-05-10
US6399473B1 (en) 2002-06-04
WO1999003144A1 (de) 1999-01-21
KR20010021582A (ko) 2001-03-15
JP2001510281A (ja) 2001-07-31

Similar Documents

Publication Publication Date Title
DE69230260T2 (de) Halbleiteranordnung auf nitridbasis und verfahren zu ihrer herstellung
DE69217903T2 (de) Halbleiteranordnung auf Basis von Gallium-Nitrid und Verfahren zur Herstellung
DE69133443T2 (de) Elektromagnetische Umwandler
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE10223797B4 (de) Licht emittierende III-Nitrid-Anordnungen mit niedriger Ansteuerspannung und Herstellverfahren dafür
DE69227170T2 (de) Verfahren zur Herstellung von Verbundhalbleitern des P-Typs
DE19905516C2 (de) Lichtemittierende Diode mit dotierter Grenzflächenschicht zum Steuern von Verunreinigungen und Verfahren zum Herstellen derselben
DE69937565T2 (de) P-dotierte zinkoxidschichten und herstellungsverfahren
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69838313T2 (de) Optoelektronische Halbleiteranordnung auf Basis einer Nitridverbindung der Gruppe III
DE69903783T2 (de) Nitrid-Halbleitervorrichtung und ihr Herstellungsverfahren
DE102011114665B4 (de) Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements
EP0996985B1 (de) II-VI-HALBLEITERBAUELEMENT MIT MINDESTENS EINEM ÜBERGANG VON EINER Se-ENTHALTENDEN SCHICHT AUF EINE BeTe-ENTHALTENDE SCHICHT UND VERFAHREN ZUM HERSTELLEN DES ÜBERGANGES
DE19715572A1 (de) Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
DE2231926A1 (de) Verfahren zur herstellung von halbleitermaterial und zur herstellung von halbleitereinrichtungen
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JPH0152910B2 (de)
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE19729186A1 (de) Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements
DE69633460T2 (de) Herstellungsverfahren für iii-v/ii-vi-halbleiter-grenzfläche
Kuech et al. HgTe/CdTe heterojunctions: A lattice‐matched Schottky barrier structure
DE69104300T2 (de) Ultraviolett-Halbleiterlaser und Verfahren zur Herstellung desselben.
DE102004014940A1 (de) Halbleitervorrichtung, Verfahren zum Aufwachsen eines Nidridhalbleiters und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69711942T2 (de) Be-HALTIGE BLAU-GRÜNE II-VI LASERDIODEN

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection