DE19640211A1

DE19640211A1 - Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen

Info

Publication number: DE19640211A1
Application number: DE19640211A
Authority: DE
Inventors: Frank Dr Hintermaier; Guenther Dr Schindler; Walter Hartner; Carlos Mazure-Espejo
Original assignee: Siemens AG; Siemens Corp
Current assignee: Infineon Technologies AG
Priority date: 1996-09-30
Filing date: 1996-09-30
Publication date: 1998-04-02
Also published as: JP2000503813A; WO1998015008A1; CN1231768A; KR20000036201A; EP0931348A1; TW388952B

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung und eine nach dem Verfahren hergestellte Halbleiterspeicheranordnung.

Speicheranordnungen auf Halbleiterbasis bestehen üblicherwei se aus einer Anzahl Speicherzellen, die jeweils einen Aus wahltransistor und einen mit dem Auswahltransistor verbunde nen Speicherkondensator aufweisen. Während eines Herstellver fahrens derartiger Halbleiterspeicheranordnungen werden übli cherweise erste Elektroden über leitenden Verbindungen aufge bracht, wobei die leitenden Verbindungen die ersten Elektro den mit jeweils einem der Auswahltransistoren verbinden. Ein Speicherdielektrikum wird über der ersten Elektrode aufge bracht, auf welchem wiederum eine zweite Elektrode aufge bracht wird, so daß die erste und zweite Elektrode sowie das dazwischenliegende Speicherdielektrikum einen Speicherkonden sator bilden, der mit einem der Auswahltransistoren leitend verbunden ist.

Die Verwendung neuartiger ferroelektrischer Materialien als Speicherdielektrikum der Speicherkondensatoren ermöglicht die Herstellung von Halbleiterspeichern, die ihre in Form von elektrischer Ladung gespeicherte Information nach Wegfall ei ner Versorgungsspannung nicht verlieren bzw. deren Speicher inhalte nicht in regelmäßigen Abständen aufgrund auftretender Leckströme aufgefrischt werden müssen.

Eine Abscheidung der meisten der bisher bekannten derartigen ferroelektrischen Materialien findet bei hohen Temperaturen in einer sauerstoffhaltigen Atmosphäre statt. Dies hat zur Folge, daß die Verwendung derartiger ferroelektrischer Mate rialien in dem oben beschriebenen Verfahren, bei dem das Speicherdielektrikum über der ersten Elektrode aufgebracht wird, welche sich wiederum über einer leitenden Verbindung zu dem Auswahltransistor befindet, eine Oxidation der leitenden Verbindung bewirkt, da Sauerstoff während der Abscheidung der ferroelektrischen Materialien durch die erste Elektrode hin durch in Richtung der leitenden Verbindung diffundiert. Eine Oxidation der leitenden Verbindung bedeutet eine Unterbre chung der Verbindung zwischen Speicherkondensator und Aus wahltransistor, so daß eine aus Speicherkondensator und Aus wahltransistor bestehende Speicherzelle nicht mehr funktions fähig ist.

Lösungsansätze zur Vermeidung der Oxidation der leitenden Verbindung während des Abscheidens eines ferroelektrischen Speicherdielektrikums sehen vor, Barrierenschichten zwischen der leitenden Verbindung und der ersten Elektrode aufzubrin gen, wobei die Barrierenschichten elektrisch leitfähig aber widerstandsfähig gegen Oxidation und das Hindurchdiffundieren von Sauerstoff sein müssen. Nachteilig bei der Verwendung von Barrierenschichten ist die schwierige Suche nach geeigneten Materialien, die sowohl elektrisch leitfähig als auch sauer stoffundurchlässig und widerstandsfähig gegen Oxidation sind und die in geeigneter Weise auf die leitenden Verbindungen aufgebracht werden können.

Die Erfindung hat das Ziel, ein Verfahren zur Herstellung ei ner Halbleiterspeicheranordnung zur Verfügung zu stellen, bei dem ferroelektrische Materialien als Speicherdielektrika der herzustellenden Speicherkondensatoren verwendet werden können und bei dem auf die Verwendung von Barrierenschichten zwi schen leitender Verbindung und erster Elektrode verzichtet werden kann, so daß sich insbesondere oben genannte Nachtei le nicht ergeben, sowie eine nach dem Verfahren hergestellte Halbleiterspeicheranordnung anzugeben.

Dieses Ziel wird mit einem Verfahren zur Herstellung einer Halbleiterspeicheranordnung erreicht, das folgende Verfah rensschritte aufweist:

- Bereitstellen einer Anordnung aus Auswahltransistoren;
- Abscheiden einer ersten Schicht aus Elektrodenmaterial auf einer ersten Hauptfläche einer Isolationsschicht, über der Anordnung aus Auswahltransistoren;
- Abscheiden einer Dielektrikumsschicht über der ersten Schicht aus Elektrodenmaterial;
- Erzeugen von Kontaktlöchern über Source-Gebieten der Auswahltransistoren;
- Anordnen einer zweiten Isolationsschicht auf einer frei gelegten Kante der ersten Schicht aus Elektrodenmateri al;
- Abscheiden einer zweiten Schicht aus Elektrodenmaterial in Richtung der ersten Hauptfläche;
- Strukturieren der zweiten Schicht aus Elektrodenmateri al.

Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleiterspeicheranordnung erfolgt die Herstellung einer leitenden Verbindung zwischen einer der beiden Elektroden, in diesem Fall der zweiten Elektrode, und dem Auswahltransistor erst nachdem das Speicherdielektrikum abgeschieden wurde. Das Verfahren ist geeignet für die Verwendung beliebiger Dielek trika als Speicherdielektrika zur Herstellung von Speicher kondensatoren in Halbleiterspeicheranordnungen. Es ist insbe sondere geeignet für die Verwendung ferroelektrischer Mate rialien als Speicherdielektrika, da bei diesem Verfahren oben genannte Probleme, wie die Oxidation der leitenden Verbindung zu den Auswahltransistoren während der Abscheidung des Spei cherdielektrikums, nicht auftreten können. Das Verfahren ist weiterhin mit bisher bekannten Methoden zur Herstellung von Halbleiterspeicheranordnungen leicht durchführbar.

Weiterbildungen der Erfindung sind Gegenstand der Unteran sprüche.

Die ferroelektrischen Eigenschaften der meisten bisher be kannten ferroelektrischen Materialien, welche nach einer Aus führungsform der Erfindung als Speicherdielektrikum in Frage kommen sind temperaturabhängig. Diese ferroelektrischen Mate rialien verhalten sich unterhalb einer für sie charakteristi schen Temperatur ferroelektrisch, während sie sich oberhalb dieser charakteristischen Temperatur paraelektrisch verhal ten, wobei die Dielektrizitätskonstante im paraelektrischen Zustand wesentlich höher ist als die Dielektrizitätskonstan ten bisher verwendeter Speicherdielektrika. Die Temperatur, unterhalb derer sich ferroelektrische Eigenschaften einstel len, ist bei einigen ferroelektrischen Materialien sehr nied rig, so daß aus technischer Sicht eine Verwendung dieser fer roelektrischen Materialien nur im paraelektrischen Zustand in Frage kommt, wobei deren Dielektrizitätskonstante im parae lektrischen Zustand jeweils über 10 vorzugsweise über 100 be trägt.

Eine Ausführungsform der Erfindung sieht vor, Materialien als Speicherdielektrika zu verwenden, deren Dielektrizitätskon stante jeweils größer als 10 ist, wobei derartige Materialien beispielsweise oben genannte ferroelektrischen Materialien sein können, die oberhalb der für sie charakteristischen Tem peratur verwendet werden.

Eine Ausführungsform der Erfindung sieht vor, oxidische Die lektrika als Speicherdielektrika zu verwenden. Zur Klasse dieser Substanzen gehören beispielsweise SBTN SrBi₂(Ta_1-xNb_x)₂O₉, SBT SrBi₂Ta₂O₉, PZT (Pb, Zr)TiO₃, BST (Ba, Sr)TiO₃ oder ST SrTiO₃. Die Formel (Pb, Zr)TiO₃ steht für Pb_xZr_1-xTiO₃. Der Anteil an Pb und Zr bei diesem Substrat kann variieren, wobei das Verhältnis aus Pb und Zr das Tempe raturverhalten dieses Dielektrikums maßgeblich bestimmt, d. h. die Temperatur bestimmt, unterhalb derer das Substrat fer roelektrische Eigenschaften bzw. oberhalb derer das Substrat paraelektrische Eigenschaften bei einer hohen Dielektrizität konstante aufweist. Die Formel (Ba, Sr)TiO₃ steht für Ba_xSr_1-xTiO₃, wobei bei diesem Substrat das Temperaturverhal ten über das Verhältnis von Ba zu Sr maßgeblich bestimmt wer den kann. Die Liste der genannten Substanzen ist keinesfalls vollständig. Die Auswahl einer der Substanzen als Speicher dielektrikum hängt maßgeblich von Verarbeitungsfaktoren wäh rend des Herstellverfahrens aber auch von Faktoren während des Einsatzes, beispielsweise der Umgebungstemperatur der Halbleiterspeicheranordnung ab.

Während des Herstellverfahrens nach der Erfindung, bei dem die zweite Schicht aus Elektrodenmaterial nach dem Herstellen der Kontaktlöcher über einer Anordnung abgeschieden wird, über der die erste Schicht aus Elektrodenmaterial und die Dielektrikumsschicht vor der Erzeugung der Kontaktlöcher auf gebracht wurden, ist sicherzustellen, daß keine leitende Ver bindung zwischen der ersten Schicht aus Elektrodenmaterial und der zweiten Schicht aus Elektrodenmaterial an Rändern der Kontaktlöcher entstehen, an denen die erste Schicht aus Elek trodenmaterial freiliegt. Zur Verhinderung einer derartigen leitenden Verbindung zwischen erster Schicht aus Elektroden material und zweiter Schicht aus Elektrodenmaterial wird im Bereich der Kontaktlöcher auf freigelegte Kanten der ersten Schicht aus Elektrodenmaterial eine zweite Isolationsschicht aufgebracht. Die Isolationsschicht kann die Seitenwände des Kontaktlochs vollständig überdecken es können jedoch auch nur Teile der Seitenflächen der Kontaktlöcher von der zweiten Isolationsschicht überdeckt werden, was beispielsweise durch die Verwendung von kegelstumpfförmigen Kontaktlöchern oder von Kontaktlöchern, die im Bereich der ersten Elektroden schicht einen größeren Durchmesser aufweisen als im Bereich der ersten Isolationsschicht, erreicht werden kann.

Halbleiterspeicheranordnungen, die nach dem erfindungsgemäßen Verfahren hergestellt werden, sind Gegenstand der Unteran sprüche 7 bis 12.

Die Erfindung wird nachfolgend im Zusammenhang mit Ausfüh rungsbeispielen anhand von Figuren näher erläutert. Es zei gen:

Fig. 1 ein Verfahren nach der Erfindung zur Herstellung einer integrierten Halbleiterspeicheranordnung,

Fig. 2 ein Ausführungsbeispiel einer Halbleiterspeicheran ordnung nach der Erfindung,

Fig. 3 ein weiteres Ausführungsbeispiel einer Halbleiter speicheranordnung nach der Erfindung.

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

In Fig. 1 ist ein Verfahren nach der Erfindung zur Herstel lung einer Halbleiterspeicheranordnung anhand mehrerer in den Fig. 1a bis 1f dargestellter Verfahrensschritte erläutert.

Fig. 1a zeigt einen Querschnitt durch einen Ausschnitt einer Anordnung aus Auswahltransistoren, die einen Halbleiterkörper 5 aufweist, über dem eine Isolationsschicht 10, beispielswei se Siliziumdioxid SiO₂ aufgebracht ist. Ein in der vorliegen den Figur dargestellter Auswahltransistor 2 weist ein Source-Ge biet 4, ein Drain-Gebiet 6 und ein Gate 8 auf, wobei sich das Source-Gebiet 4 und das Drain-Gebiet 6 in einem Halblei terkörper 5 befinden, während das Gate 8 in der darüberlie genden Isolationsschicht 10 angeordnet ist. Die Source- und Drain-Gebiete 4, 6 können beispielsweise aus komplementär zum Leitungstyp des Halbleiterkörpers 5 dotierten Bereichen des Halbleiterkörpers 5 bestehen, während das Gate 8 aus Polysi lizium sein kann. Derartige Anordnungen aus Auswahltransisto ren 2 können komplett vorgefertigt sein und für verschiedene Verfahren zur Herstellung von Halbleiterspeicheranordnungen mit unterschiedlichsten Speicherkondensatorgeometrien verwen det werden.

Aus Gründen der Übersichtlichkeit werden in den folgenden Figuren der Halbleiterkörper 5 sowie die Bezugszeichen für Gate 8 und Drain-Gebiet 6 weggelassen. Weiterhin wird auf die Dar stellung weiterer Verdrahtungen der Anordnung aus Auswahl transistoren, beispielsweise der Wort- und Bit-Leitungen, die bei derartigen Anordnungen üblicherweise mehrere Auswahltran sistoren miteinander verbinden, verzichtet.

Fig. 1b zeigt die Anordnung aus Auswahltransistoren 2 nach einem ersten Verfahrensschritt, bei dem über einer ersten Hauptfläche 3 der Isolationsschicht 10 eine erste Schicht 12 aus Elektrodenmaterial abgeschieden wurde, wobei über der er sten Schicht 12 aus Elektrodenmaterial eine Dielektrikums schicht 14 aufgebracht wurde. Als Elektrodenmaterial kann beispielsweise Platin verwendet werden. Um ein besseres An haften der Dielektrikumsschicht 14 und der ersten Schicht 12 aus Elektrodenmaterial zu erreichen, kann zwischen der Die lektrikumsschicht 14 und der ersten Schicht 12 aus Elektro denmaterial, eine Haftschicht, z. B. Titandioxid TiO₂, aufge bracht werden.

Fig. 1c zeigt die Anordnung nach einem weiteren Verfahrens schritt, bei dem ein Kontaktloch 18 über dem Source-Gebiet 4 des dargestellten Auswahltransistors 2 in der Isolations schicht 10, der ersten Schicht 12 aus Elektrodenmaterial und der Dielektrikumsschicht 14 erzeugt wurde. Im oberen Bereich des Kontaktlochs 18 liegt somit eine Kante 19 der ersten dicht 12 aus Elektrodenmaterial frei.

In einem nächsten Verfahrensschritt wird eine zweite Isolati onsschicht 20 über der freiliegenden Kante 19 aufgebracht, wie in Fig. 1d dargestellt. Die zweite Isolationsschicht 20 überdeckt in dem dargestellten Beispiel Seitenflächen des Kontaktlochs 18 vollständig und somit auch die freiliegende Kante 19 der ersten Schicht 12 aus Elektrodenmaterial und die Dielektrikumsschicht 14 im Bereich des Kontaktlochs 18. Ein geeignetes Material für die zweite Isolationsschicht 20 ist beispielsweise Siliziumdioxid SiO₂ oder Siliziumnitrid Si₃N₄. Die zweite Isolationsschicht 20 wird vorzugsweise durch Ab scheiden einer Schicht aus Isolationsmaterial in Richtung der ersten Hauptfläche 3 mit anschließender anisotroper Atzung hergestellt

Fig. 1e zeigt die Anordnung nach einem nächsten Verfahrens schritt, bei dem eine zweite Schicht 16 aus Elektrodenmateri al in Richtung der ersten Hauptfläche 3 über der Anordnung abgeschieden wurde. Die zweite Schicht 16 aus Elektrodenmate rial überdeckt die Dielektrikumsschicht 14 in den Bereichen außerhalb des Kontaktlochs 18, die zweite Isolationsschicht 20 an den Seitenflächen des Kontaktlochs 18 sowie das Source-Ge biet 4 des Auswahltransistors 2 am Grund des Kontaktlochs 18.

Die zweite Elektrodenschicht 16, wird in einem nächsten Ver fahrensschritt strukturiert, so daß Abschnitte 16′ der zwei ten Schicht 16 aus Elektrodenmaterial entstehen, wobei die Abschnitte 16′ einer zweiten Elektrode 36 der Speicherkonden satoren der entstandenen Halbleiterspeicheranordnung 1 ent sprechen und mit dem Source-Gebiet 4 jeweils eines der Aus wahltransistoren verbunden sind, wie in Fig. 1f dargestellt Die Dielektrikumsschicht 14 entspricht einem Speicherdielek trikum 34, die erste Schicht 12 aus Elektrodenmaterial einer ersten Elektrode 32, wobei die erste Elektrode 32 in dem dar gestellten Beispiel mehreren Speicherkondensatoren der Halb leiterspeicheranordnung 1 gemeinsam ist. Die zweite Elektrode 36 bildet bei dem dargestellten Beispiel gleichzeitig die leitende Verbindung zu dem Auswahltransistor 2.

In Fig. 2 ist ein weiteres Ausführungsbeispiel einer nach dem Herstellverfahren der Erfindung hergestellten Halbleiter speicheranordnung 1 dargestellt. Das Kontaktloch 18 weist in dem vorliegenden Beispiel im Bereich der ersten Elektrode 32 und des Speicherdielektrikums 34 einen größeren Durchmesser auf als im Bereich der ersten Isolationsschicht 10. Die zwei te Isolationsschicht 20 überdeckt in dem dargestellten Fall lediglich die erste Elektrode 32 und das Speicherdielektrika 34 im Bereich des Kontaktlochs 18. Die Seitenflächen des Kon taktlochs 18 im Bereich der ersten Isolationsschicht 10 sind nicht überdeckt.

Das in Fig. 3 dargestellte weitere Ausführungsbeispiel einer Halbleiterspeicheranordnung 1, die mittels des erfindungsge mäßen Herstellverfahrens hergestellt wurde, weist ein kegel stumpfförmiges Kontaktloch 18 auf. Die zweite Isolations schicht 20 überdeckt in dem dargestellten Beispiel die erste Elektrode 32 und das Speicherdielektrikums 34 im Bereich des Kontaktlochs 18 sowie Teile der ersten Isolationsschicht 10 an den Seitenflächen des Kontaktlochs 18. Die zweite Isolati onsschicht 20 weist mindestens annähernd zu der ersten Hauptfläche 3 senkrechte Seitenflächen auf, so daß die Dicke der zweiten Isolationsschicht 20 im Fall eines kegel stumpfförmigen Kontaktlochs 18 aus Richtung des Source-Ge biets 4 in Richtung der ersten Hauptfläche 3 zunimmt.

Bezugszeichenliste

1 Halbleiterspeicheranordnung
2 Auswahltransistor
3 erste Hauptfläche
4 Source-Gebiet
6 Drain-Gebiet
8 Gate
10 erste Isolationsschicht
12 erste Schicht
14 Dielektrikumsschicht
16 zweite Schicht
16′ Abschnitt der zweiten Schicht
18 Kontaktloch
19 Kante der ersten Schicht
20 zweite Isolationsschicht
32 erste Elektrode
34 Speicherdielektrikum
36 zweite Elektrode

Claims

1. Verfahren zur Herstellung einer integrierten Halbleiter speicheranordnung mit folgenden Verfahrensschritten:

- Bereitstellen einer Anordnung aus Auswahltransis toren (2);
- Abscheiden einer ersten Schicht (12) aus Elektro denmaterial auf einer ersten Hauptfläche (3) einer Isolationsschicht (10) über der Anordnung aus Aus wahltransistoren (2);
- Abscheiden einer Dielektrikumsschicht (14) über der ersten Schicht (12) aus Elektrodenmaterial;
- Erzeugen von Kontaktlöchern (18) über Source-Ge bieten (4) der Auswahltransistoren (2);
- Anordnen einer zweiten Isolationsschicht (20) auf einer freigelegten Kante der ersten Schicht (12) aus Elektrodenmaterial;
- Abscheiden einer zweiten Schicht (16) aus Elektro denmaterial in Richtung der ersten Hauptfläche (3);
- Strukturieren der zweiten Schicht (16) aus Elektro denmaterial.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dielektrikumsschicht (14) aus einem Material be steht, das ferroelektrische Eigenschaften aufweist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich net, daß die Dielektrikumsschicht (14) aus einem Ma terial besteht, dessen Dielektrizitätskonstante größer als 10 ist.

4. Verfahren nach einem der vorangehenden Ansprüche, da durch gekennzeichnet, daß das Material ein oxidisches Dielektrikum, insbesondere SBTN SrBi₂(Ta_1-xNb_x)₂O₉, SBT SrBi₂Ta₂O₉, PZT (Pb, Zr)TiO₃, BST (Ba, Sr)TiO₃ oder ST SrTiO₃ ist.

5. Verfahren nach einem der vorangehenden Ansprüche, da durch gekennzeichnet, daß das Kontaktloch (15) im Be reich der ersten Schicht (12) aus Elektrodenmaterial ei nen größeren Durchmesser aufweist als im Bereich der er sten Isolationsschicht (10).

6. Verfahren nach einem der vorangehenden Ansprüche, da durch gekennzeichnet, daß das Kontaktloch (15) kegel stumpfförmig ausgebildet ist.

7. Integrierte Halbleiterspeicheranordnung, bestehend aus einer Anzahl gleichartiger Speicherzellen, die jeweils folgende Merkmale aufweisen:

7.1. einen Auswahltransistor (2), der ein Source-Gebiet (4), ein Drain-Gebiet (6) und ein Gate (8) auf weist;
7.2. eine erste Isolationsschicht (10), die sich über dem Source-Gebiet (4) des Auswahltransistors (2) befindet;
7.3. eine auf einer ersten Hauptfläche (3) der Spei cheranordnung (1) angeordnete erste Elektrode (30) mit darüberliegendem Speicherdielektrikum (32);

gekennzeichnet durch folgende weitere Merkmale:

7.4. ein Kontaktloch (18) über dem Source-Gebiet (4);
7.5. die erste Elektrode (30) ist im Bereich des Kon taktloches (18) von einer zweiten Isolations schicht (20) überdeckt;
7.6. eine zweite Elektrode (34) befindet sich über dem Speicherdielektrikum (32) und ist leitend mit dem Source-Gebiet (4) des Auswahltransistor (2) ver bunden.

8. Halbleiterspeicheranordnung nach Anspruch 7, dadurch ge kennzeichnet, daß das Speicherdielektrikum (34) ferro elektrische Eigenschaften aufweist.

9. Halbleiterspeicheranordnung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß das Speicherdielek trikum (34) eine Dielektrizitätskonstante größer als 10 besitzt.

10. Halbleiterspeicheranordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das Speicherdielek trikum ein oxidisches Dielektrikum, insbesondere SBTN SrBi₂(Ta_1-xNb_x)₂O₉, SBT SrBi₂Ta₂O₉, PZT (Pb, Zr)TiO₃, BST (Ba, Sr)TiO₃ oder ST SrTiO₃ ist.

11. Halbleiterspeicheranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das Kontaktloch (18) im Bereich der ersten Elektrode (32) einen größeren Durchmesser aufweist, als im Bereich der ersten Isolationsschicht (10)
12. Halbleiterspeicheranordnung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß das Kontaktloch (18) kegelstumpfförmig ausgebildet ist.