[go: up one dir, main page]

DE19639646A1 - Carrier element for semiconductor chip - Google Patents

Carrier element for semiconductor chip

Info

Publication number
DE19639646A1
DE19639646A1 DE19639646A DE19639646A DE19639646A1 DE 19639646 A1 DE19639646 A1 DE 19639646A1 DE 19639646 A DE19639646 A DE 19639646A DE 19639646 A DE19639646 A DE 19639646A DE 19639646 A1 DE19639646 A1 DE 19639646A1
Authority
DE
Germany
Prior art keywords
dielectric layer
carrier tape
metal layer
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19639646A
Other languages
German (de)
Inventor
Detlef Dr Houdeau
Thies Janczek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19639646A priority Critical patent/DE19639646A1/en
Priority to PCT/DE1997/001687 priority patent/WO1998010628A1/en
Publication of DE19639646A1 publication Critical patent/DE19639646A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)

Abstract

The carrier element has an electrically conductive foil (4) laminated with an electrically insulating foil (3). The electrically conductive foil is structured to provide contact surfaces (5) for electrically contacting the semiconductor chip, both foils couled together via an adhesive-free connection. Pref. the side of the electrically conductive foil facing the electrically insulating foil is structured to provide projections (4a,4b) which penetrate the surface of the electrically insulating foil when the foils are pressed together.

Description

Die Erfindung betrifft ein Trägerband mit einer Metallschicht und einer Dielektrikumsschicht, welche miteinander festste­ hend verbunden sind.The invention relates to a carrier tape with a metal layer and a dielectric layer, which is most firmly together connected.

Solche Trägerbänder werden vornehmlich zur Halterung und Kon­ taktierung von Chipmodulen, insbesondere Chipkartenmodulen eingesetzt. Das Trägerband besteht hierbei aus einer Vielzahl von aneinanderhängenden Trägerelementen, auf denen die Chip­ module bzw. Chipkartenmodule gehaltert und mit den Kontakt­ stellen des Trägerelementes elektrisch verbunden werden. Die bisher verwendeten Trägerbänder für Chipkartenmodule sind überwiegend schichtartig aufgebaut und verfügen im allgemei­ nen über eine Kupferschicht, welche durch einen geeigneten Klebstoff mit einer Dielektrikumsschicht, z. B. Glas-Epoxy, dauerhaft verbunden ist. Die Kupferschicht, die mit einem ge­ eigneten Galvaniküberzug, z. B. Nickel oder Gold, überzogen sein kann, weist derzeit eine Dicke von 35 oder 70 µm auf. Die Dielektrikumsschicht hat eine Dicke von etwa 100 bis 120 µm und die zwingend notwendige Klebstoffschicht eine Dicke von etwa 20 bis 30 µm.Such carrier tapes are primarily for mounting and Kon Clocking of chip modules, in particular chip card modules used. The carrier tape consists of a large number of contiguous support elements on which the chip modules or chip card modules and with the contact set the carrier element to be electrically connected. The Carrier tapes previously used for chip card modules are mostly built up in layers and generally have NEN over a copper layer, which by a suitable Adhesive with a dielectric layer, e.g. B. glass epoxy, is permanently connected. The copper layer with a ge suitable electroplating, e.g. B. nickel or gold plated can currently have a thickness of 35 or 70 microns. The dielectric layer has a thickness of approximately 100 to 120 µm and the mandatory adhesive layer a thickness from about 20 to 30 µm.

Bei der Herstellung der bekannten Trägerbänder wird zunächst die als Kupferfolie vorliegende Kupferschicht mittels Fotoli­ thographie strukturiert. Anschließend wird auf die Kupferfo­ lie ein galvanischer Überzug aufgebracht. Des weiteren wird die Dielektrikumsschicht, also z. B. das Glas-Epoxyband, ge­ stanzt und schließlich die Kupferschicht und die Dielektri­ kumsschicht mit einem geeigneten Kleber zusammengefügt.In the manufacture of the known carrier tapes is first the copper layer present as copper foil by means of Fotoli structured thography. Then the copper fo a galvanic coating was applied. Furthermore, the dielectric layer, e.g. B. the glass epoxy tape, ge punches and finally the copper layer and the dielectric cum layer with a suitable adhesive.

Die zwingende Verwendung eines Klebstoffes zum Aneinanderfü­ gen der Kupferschicht und der Dielektrikumsschicht führt zu einer Reihe von Problemen. Beim Durchlauf durch die Produkti­ onslinie, in der das Trägerband mit Chipkartenmodulen bzw. Chipmodulen bestückt wird, ist das Trägerband temperaturin­ tensiven Prozessen ausgesetzt. Diese temperaturintensiven Prozesse führen zu Ausgasungsrückständen des Klebstoffes, welche z. B. beim Verdrahten des Chipkartenmodules bzw. Chip­ modules mit dem Trägerband zu Kontaktproblemen führen. Dieses Problem besteht insbesondere dann, wenn die Kontaktstellen des Trägerbandes durch sog. Wire-Bonden mit dem Chipkartenmo­ dul bzw. Chipmodul durchgeführt wird, da dieses Verbindungs­ verfahren hochreine Kontaktstellen erfordert. Es hat sich herausgestellt, daß die Klebstoffaufbringung und der Lami­ nierprozeß, also das Zusammenfügen des Kupferbandes und der Dielektrikumsschicht etwa 30% der gesamten Trägerbandkosten verursachen. Darüber hinaus ist der verwendete Klebstoff auch beim späteren Einkleben des auf das Trägerband aufgebrachten Chipmodules in die Chipkarte nachteilig.The mandatory use of an adhesive for joining against the copper layer and the dielectric layer a number of problems. When passing through the product  on line in which the carrier tape with chip card modules or When the chip modules are loaded, the carrier tape is temperature-sensitive exposed to intensive processes. These temperature-intensive Processes lead to outgassing residues of the adhesive, which z. B. when wiring the chip card module or chip modules with the carrier tape lead to contact problems. This The problem arises especially when the contact points of the carrier tape by so-called wire bonding with the chip card mo dul or chip module is performed because this connection procedure requires high-purity contact points. It has emphasized that the adhesive application and the lami nier process, so the joining of the copper strip and the Dielectric layer about 30% of the total carrier tape costs cause. In addition, the adhesive used is also when later gluing the applied to the carrier tape Chip modules in the chip card disadvantageous.

Die Erfindung hat das Ziel, ein Trägerband bereitzustellen, bei dem auf die Verwendung von Klebstoff verzichtet werden kann, sowie ein Verfahren zum Herstellen eines solchen kleb­ stoffreien Trägerbandes anzugeben.The object of the invention is to provide a carrier tape, in which the use of adhesive is dispensed with can, as well as a method for producing such an adhesive to specify a fabric-free carrier tape.

Dieses Ziel wird für das Trägerband dadurch erreicht, daß die Metallschicht des Trägerbandes auf ihrer der Dielektrikums­ schicht zugewandten Fläche Verzahnungselemente aufweist, wel­ che in die Dielektrikumsschicht zur Halterung eingreifen.This goal is achieved for the carrier tape in that the Metal layer of the carrier tape on top of the dielectric layer facing surface has gear elements, wel intervene in the dielectric layer for the holder.

In einer bevorzugten Ausführungsform der Erfindung handelt es sich bei den Verzahnungselementen um stengelkristalline Struk­ turen, im folgenden als Dendriten bezeichnet, die auf der der Dielektrikumsschicht zugewandten Fläche der Metallschicht angeordnet sind. Dendrite sind verästelte Kristalle, die bei­ spielsweise durch elektrolytisches Abscheiden erzeugt werden können. Das Trägerband kann deshalb eine handelsübliche Me­ tallfolie, z. B. eine handelsübliche Kupferfolie sein, die in gewünschter Weise je nach Außenkontur des Trägerelementes ge­ stanzt ist. Auf diese gestanzte handelsübliche Metallfolie werden dann durch die erwähnte elektrolytische Abscheidung Dendriten an einer Fläche aufgebracht. Dies geschieht also durch einen elektrochemischen Prozeß aus der Galvanik. An­ schließend wird die mit den Verzahnungselementen versehene Fläche der Metallschicht in die Dielektrikumsschicht ge­ drückt, wodurch sich die Verzahnungselemente in der Dielek­ trikumsschicht verhaken und so für eine dauerhafte Verbindung von Metallschicht und Dielektrikumsschicht sorgen.In a preferred embodiment of the invention it is in the gear elements around columnar crystalline structure turen, hereinafter referred to as dendrites on the the surface of the metal layer facing the dielectric layer are arranged. Dendrites are ramified crystals that are can be generated for example by electrolytic deposition can. The carrier tape can therefore be a commercially available Me tall film, e.g. B. be a commercially available copper foil, which in desired ge depending on the outer contour of the carrier element  is punching. On this stamped commercially available metal foil then through the electrodeposition mentioned Dendrites applied to a surface. So this is what is happening through an electrochemical process from electroplating. On finally the one with the toothing elements Surface of the metal layer in the dielectric layer presses, whereby the gear elements in the Dielek interlock tricum layer and so for a permanent connection of the metal layer and dielectric layer.

In einer Weiterbildung der Erfindung ist es vorgesehen, die Stengelspitzen der kristallinen Strukturen mit Oxidelementen zu versehen. Dies kann z. B. durch eine Oxidation nach dem Aufbringen der Dendriten auf die Metallfläche geschehen. Die Oxidation erfolgt z. B. in einem Trocken- oder Naßprozeß. Sol­ che Metalloxidelemente begünstigen die Verzahnung der Metall­ schicht mit der darunterliegenden Dielektrikumsschicht. Damit wird eine Art Knopfdruckeffekt auf der Dielektrikumsschicht erzeugt. Die Metalloxidelemente können z. B. kugelförmige For­ men annehmen.In a development of the invention it is provided that Stem tips of the crystalline structures with oxide elements to provide. This can e.g. B. by oxidation after Apply the dendrites to the metal surface. The Oxidation takes place e.g. B. in a dry or wet process. Sol che metal oxide elements favor the teeth of the metal layer with the underlying dielectric layer. In order to becomes a kind of push-button effect on the dielectric layer generated. The metal oxide elements can e.g. B. spherical For accept men.

In einer anderen Weiterbildung der Erfindung weist die Me­ tallschicht eine Dicke von etwa 35 µm bis etwa 105 µm, vor­ zugsweise etwa 70 µm, auf und ist als Metallfolie ausgebil­ det. Die heute üblichen Metallfolien zur Bildung eines Trä­ gerbandes für Chipkartenmodule sind 35 µm oder 70 µm dick. Die Dielektrikumsschicht weist eine Dicke von etwa 100 µm bis 120 µm auf.In another development of the invention, the Me tallschicht a thickness of about 35 microns to about 105 microns before preferably about 70 microns, and is designed as a metal foil det. The metal foils common today to form a carrier Tape for chip card modules are 35 µm or 70 µm thick. The dielectric layer has a thickness of approximately 100 μm to 120 µm.

Da beim Durchlauf durch die Produktionslinie das aus Metall­ schicht und Dielektrikumsschicht bestehende Trägerband tempe­ raturintensiven Prozessen ausgesetzt ist, sollte als Dielek­ trikumsmaterial ein Hochtemperatur-Thermoplast verwendet wer­ den. Als Thermoplaste sind insbesondere geeignet: PEEK (Polyetheretherketon), PEI (Polyetheremide), PES (Polyester), PEU (Polyetherurethan), LCP (flüssigkristalline Polymere) und PEN (Polyethernaphthalat).Because it is made of metal as it passes through the production line layer and dielectric layer existing carrier tape tempe exposed to temperature-intensive processes should be considered as a Dielek Trikumsmaterial a high temperature thermoplastic who used the. The following are particularly suitable as thermoplastics: PEEK (Polyetheretherketone), PEI (polyetheremide), PES (polyester),  PEU (polyether urethane), LCP (liquid crystalline polymers) and PEN (polyether naphthalate).

Das Verfahren zur Herstellung eines klebstoffreien Trägerban­ des nach der Erfindung besteht im wesentlichen aus folgenden Verfahrensschritten:The process for producing an adhesive-free carrier tape of the invention consists essentially of the following Process steps:

  • - Bereitstellen einer Metallschicht, welche auf einer ihre Flächen mit Verzahnungselementen versehen ist,- Providing a metal layer, which on one of their Surfaces are provided with gear elements,
  • - Bereitstellen einer Dielektrikumsschicht;- Providing a dielectric layer;
  • - flächiges Aufeinanderlegen der Metallschicht und der Di­ elektrikumsschicht derart, daß die mit Verzahnungselemen­ ten versehene Fläche der Metallschicht der Dielektri­ kumsschicht zugewandt ist;- Flat stacking of the metal layer and the Di electrical layer such that those with gear elements th provided area of the metal layer of the dielectric cum layer is facing;
  • - Verpressen der Metallschicht und der Dielektrikumsschicht derart, daß die Verzahnungselemente in die Dielektri­ kumsschicht eindringen.- Pressing the metal layer and the dielectric layer such that the gear elements in the dielectric penetrate cum layer.

Das Verpressen der Metallschicht und der Dielektrikumsschicht erfolgt vorzugsweise unter Wärmezufuhr in einem Laminierpro­ zeß, z. B. einem Rollenlaminierprozeß, bei welchem die über­ einandergelegte Metallschicht und Dielektrikumsschicht in Druckrollen einlaufen und von diesen zusammengedrückt werden. Das die Metallschicht bildende Metallband und das die Dielek­ trikumsschicht bildende Dielektrikumsband wird vor dem gegen­ seitigen Aufeinanderlegen in ähnlicher Weise strukturiert, z. B. durch Stanzen. Nach dem Stanzvorgang werden beide Schichten in der oben erwähnten Weise kleberfrei zusammenge­ fügt unter Einsatz der Verzahnungselemente, die in die Die­ lektrikumsschicht eingreifen und dort verhaken.The pressing of the metal layer and the dielectric layer is preferably carried out with heat in a laminating pro zeß, z. B. a roll lamination process, in which the over superimposed metal layer and dielectric layer in The pressure rollers run in and are pressed together by them. The metal band forming the metal layer and that of the plank dielectric layer forming dielectric layer is in front of the counter structured in a similar way, e.g. B. by punching. After the punching process, both Layers together in the manner mentioned above without adhesive inserts using the gear elements that are in the die intervene and get caught there.

Bei der Auswahl des Materials für das Dielektrikum ist auf dessen Materialschrumpfung zu achten. Es ist nämlich unter Berücksichtigung der dilathermischen Fehlanpassung zwischen der Metallfolie und dem Dielektrikum ein Geometrie-Vorhalt bei der Strukturierung der Dielektrikumsschicht zu berück­ sichtigen, damit ein hinreichender Overlay-Passungsgenauig­ keitswert zwischen der Metallschicht und der Dielektrikums­ schicht erzielt wird.When choosing the material for the dielectric is on pay attention to its material shrinkage. It is under  Consideration of the dilathermal mismatch between the geometry of the metal foil and the dielectric when structuring the dielectric layer view, so that a sufficient overlay fit value between the metal layer and the dielectric layer is achieved.

Mit dem erfindungsgemäßen Trägerband können die Kosten für die Herstellung im Vergleich zu herkömmlichen Trägerbändern um etwa 30% reduziert werden, da einerseits kein Klebstoff verwendet wird und somit der Verfahrensschritt der Kleb­ stoffaufbringung entfällt und andererseits eine fotolithogra­ phische Strukturierung des Metallbandes, wie es bisher erfor­ derlich war, nicht mehr notwendig ist. Bei dem erfindungsge­ mäßen Herstellungsverfahren kann die Strukturierung des Me­ tallbandes durch einfaches Herausstanzen erreicht werden.With the carrier tape according to the invention, the costs for the production compared to conventional carrier tapes be reduced by about 30% because on the one hand there is no adhesive is used and thus the process step of adhesive there is no fabric application and on the other hand a photolithography phical structuring of the metal strip, as it has been researched so far was no longer necessary. In the fiction According to the manufacturing process, the structuring of the Me tallbandes can be achieved by simply punching out.

Das Trägerband nach der Erfindung wird nachfolgend im Zusam­ menhang mit zwei Figuren näher erläutert. Es zeigen:The carrier tape according to the invention is hereinafter together menhang explained in more detail with two figures. Show it:

Fig. 1 Ein Ausschnitt aus dem Trägerband mit noch nicht zusammengefügter Metallschicht und Dielektrikums­ schicht, und Fig. 1 A section of the carrier tape with a metal layer and dielectric layer not yet joined, and

Fig. 2 das Trägerband von Fig. 1 mit Metallschicht und Dielektrikumsschicht nach dem Zusammenfügen. Fig. 2 shows the carrier tape of Fig. 1 with metal layer and dielectric layer after joining.

In Fig. 1 ist schematisch eine Metallschicht 1 und eine Di­ elektrikumsschicht 7 dargestellt, die zur Bildung eines Trä­ gerbandes für Chipkartenmodule bereits übereinander angeord­ net sind, jedoch mit ihren gegenüberliegenden Flächen noch zueinander im Abstand stehen. Die Metallschicht 1, die bei­ spielsweise eine Kupferfolie ist, weist an ihrer der Dielek­ trikumsschicht 7 zugewandten Fläche 3 eine Vielzahl von Ver­ zahnungselementen 3 auf, welche von der Metallschicht 1 in Richtung Dielektrikumsschicht 7 hervorstehen. Diese Verzah­ nungselemente 3 sind stengelkristalline Strukturen, die nach­ folgend als Dendriten bezeichnet werden und welche beispiels­ weise durch elektrolytisches Abscheiden auf der Metallschicht 1 gebildet wurden. Bei der Verwendung einer Kupferfolie als Metallschicht 1 handelt es sich bei den Verzahnungselementen 3 µm Kupfer-Dendrite. Vorzugsweise sitzen auf den Spitzen der kristallinen Strukturen, also der Dendriten, Metalloxidele­ mente 5, die z. B. kugelförmige Formen aufweisen. Im vorlie­ genden Ausführungsbeispiel sind dies Kupferoxid-Kugeln. Diese Kupferoxid-Kugeln dienen zur besseren Verzahnung der Kupfer- Dendriten beim Zusammenfügen der Metallschicht 1 und der Die­ lektrikumsschicht 7. Die an den distalen Enden der Dendriten 3 angeordneten Metalloxidelemente 5 erzeugen nämlich beim Zu­ sammenfügen der Metallschicht 1 und der Dielektrikumsschicht 7 eine Art Knopfdruckeffekt.In Fig. 1, a metal layer 1 and a dielectric layer 7 is shown schematically, which are already arranged one above the other to form a carrier tape for chip card modules, but are still at a distance from one another with their opposite surfaces. The metal layer 1 , which is, for example, a copper foil, has on its surface 3 facing the dielectric layer 7 a plurality of toothing elements 3 which protrude from the metal layer 1 in the direction of the dielectric layer 7 . These gear elements 3 are columnar-crystalline structures which are referred to below as dendrites and which were formed, for example, by electrolytic deposition on the metal layer 1 . When using a copper foil as the metal layer 1 , the toothing elements are 3 μm copper dendrites. Preferably sit on the tips of the crystalline structures, ie the dendrites, Metalloxidele elements 5 , the z. B. have spherical shapes. In the present embodiment, these are copper oxide balls. These copper oxide balls serve for better interlocking of the copper dendrites when the metal layer 1 and the dielectric layer 7 are joined together . The arranged at the distal ends of the dendrites 3 metal oxide elements 5 produce namely when assembling the metal layer 1 and the dielectric layer 7 a kind of button effect.

In Fig. 2 ist die Metallschicht 1 in einem Laminierprozeß mit der darunterliegenden Dielektrikumsschicht 7 verpreßt worden. Das Zusammenfügen der Metallschicht 1 mit der Dielek­ trikumsschicht 7 erfolgt beispielsweise durch Wärmezufuhr in einem Rollenlaminierprozeß. Hierbei verzahnen die Verzahn­ ungselemente 3, also im vorliegenden Ausführungsbeispiel die Kupfer-Dendrite der Kupferfolie mit der aufgeweichten Ober­ fläche der Dielektrikumsschicht, wodurch eine dauerhafte Ver­ bindung der Metallschicht 1 mit der Dielektrikumsschicht 7 erreicht wird.In FIG. 2, the metal layer 1 has been pressed in a laminating process with the underlying dielectric layer. 7 The joining of the metal layer 1 with the dielectric layer 7 is carried out, for example, by supplying heat in a roll lamination process. Here, the toothing elements 3 , that is, in the present exemplary embodiment, the copper dendrites of the copper foil with the softened upper surface of the dielectric layer, as a result of which a permanent connection between the metal layer 1 and the dielectric layer 7 is achieved.

In den Fig. 1 und 2 ist der Einfachheit halber davon aus­ gegangen worden, daß sowohl die Metallschicht 1 als auch die Dielektrikumsschicht 7 in ihren Außenabmessungen quadratisch strukturiert ist, was beispielsweise durch Stanzen erfolgte. Die Außenabmessungen können jedoch in beliebiger Weise vari­ iert werden, wobei natürlich das Stanzwerkzeug entsprechend angepaßt werden muß. In Figs. 1 and 2 has been left out for simplicity that both the metal layer 1 and the dielectric layer is structured square in its outer dimensions than 7, which was done for example by punching. The outer dimensions can, however, be varied in any way, the punching tool, of course, having to be adapted accordingly.

Auf die problembehaftete Verwendung einer Klebstoffschicht zwischen der Metallschicht 1 und der Dielektrikumsschicht 7 wird bei dem Trägerband nach der Erfindung, wie erläutert, verzichtet, weswegen bei den temperaturintensiven Prozessen in der Fertigungslinie, bei dem das Trägerband mit Chipkar­ tenmodulen oder Chipmodulen bestückt wird, keine Ausgasungs­ rückstände auftreten können.The problematic use of an adhesive layer between the metal layer 1 and the dielectric layer 7 is dispensed with in the carrier tape according to the invention, as explained, which is why no outgassing in the temperature-intensive processes in the production line in which the carrier tape is equipped with chip card modules or chip modules residues can occur.

BezugszeichenlisteReference list

1 Metallschicht
3 Verzahnungselemente, Dendrite
5 Metalloxidelemente
7 Dielektrikumsschicht 1 layer of metal
3 gear elements, dendrite
5 metal oxide elements
7 dielectric layer

Claims (20)

1. Trägerband mit einer Metallschicht und einer Dielek­ trikumsschicht, welche miteinander feststehend verbunden sind, dadurch gekennzeichnet, daß die Metall­ schicht (1) auf ihrer der Dielektrikumsschicht (7) zugewand­ ten Fläche Verzahnungselemente (3) aufweist, welche in die Dielektrikumsschicht (7) zur Halterung eingreifen.1. carrier tape with a metal layer and a dielectric layer, which are connected to one another in a fixed manner, characterized in that the metal layer ( 1 ) has on its dielectric layer ( 7 ) facing surface toothing elements ( 3 ), which in the dielectric layer ( 7 ) reach into the bracket. 2. Trägerband nach Anspruch 1, dadurch gekennzeichnet, daß die Verzah­ nungselemente (3) als stengelförmige Kristalle, insbesondere Dendrite (3), der Metallschicht (1) ausgebildet sind.2. A carrier tape according to claim 1, characterized in that the toothing elements ( 3 ) as stem-shaped crystals, in particular dendrites ( 3 ), the metal layer ( 1 ) are formed. 3. Trägerband nach Anspruch 2, dadurch gekennzeichnet, daß an den sten­ gelförmigen Kristallen endseitig Metalloxidelemente (5) ange­ ordnet sind.3. A carrier tape according to claim 2, characterized in that metal oxide elements ( 5 ) are arranged at the end of the most gel-shaped crystals. 4. Trägerband nach Anspruch 3, dadurch gekennzeichnet, daß die Metal­ loxidelemente (5) mindestens annähernd kugelförmige Formen aufweisen.4. A carrier tape according to claim 3, characterized in that the metal oxide elements ( 5 ) have at least approximately spherical shapes. 5. Trägerband nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Metall­ schicht (1) eine Dicke von etwa 35 µm bis etwa 105 µm, vor­ zugsweise etwa 70 um, aufweist und als Metallfolie ausgebil­ det ist.5. Carrier tape according to one of claims 1 to 4, characterized in that the metal layer ( 1 ) has a thickness of about 35 microns to about 105 microns, preferably before about 70 microns, and is ausgebil det as a metal foil. 6. Trägerband nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Metall­ schicht (1) als Kupferschicht ausgebildet ist.6. Support tape according to one of claims 1 to 5, characterized in that the metal layer ( 1 ) is designed as a copper layer. 7. Trägerband nach Anspruch 6, dadurch gekennzeichnet, daß die Verzah­ nungselemente (3) Kupfer-Dendrite (5) sind.7. carrier tape according to claim 6, characterized in that the toothing elements ( 3 ) are copper dendrites ( 5 ). 8. Trägerband nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Metal­ loxidelemente (5) Kupferoxidelemente (5) sind.8. The carrier tape according to claim 6 or 7, characterized in that the metal loxidelemente (5) Kupferoxidelemente (5). 9. Trägerband nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Dielek­ trikumsschicht (7) eine Dicke von etwa 100 µm bis 120 µm aufweist.9. carrier tape according to one of claims 1 to 8, characterized in that the dielectric trikumsschicht ( 7 ) has a thickness of about 100 microns to 120 microns. 10. Trägerband nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Dielek­ trikumsschicht (7) aus einem hochtemperaturbeständigen Thermoplast besteht.10. A carrier tape according to one of claims 1 to 9, characterized in that the dielectric layer ( 7 ) consists of a high temperature-resistant thermoplastic. 11. Trägerband nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Träger­ band zur Halterung von Chipmodulen, insbesondere Chipkarten­ modulen vorgesehen ist.11. carrier tape according to one of claims 1 to 10, characterized in that the carrier tape for holding chip modules, especially chip cards modules is provided. 12. Verfahren zur Herstellung eines Trägerbandes nach einem der Ansprüche 1 bis 11, gekennzeichnet durch folgende Verfahrens­ schritte:
  • - Bereitstellen einer Metallschicht (1), welche auf einer ih­ rer Flächen mit Verzahnungselementen (3) versehen ist,
  • - Bereitstellen einer Dielektrikumsschicht (7);
  • - flächiges Aufeinanderlegen der Metallschicht (1) und der Dielektrikumsschicht (7) derart, daß die mit Verzahnungs­ elementen (3) versehene Fläche der Metallschicht (1) der Dielektrikumschicht (7) zugewandt ist;
  • - Verpressen der Metallschicht (1) und der Dielektrikums­ schicht (7) derart, daß die Verzahnungselemente (5) in die Dielektrikumsschicht (7) eindringen.
12. A method for producing a carrier tape according to one of claims 1 to 11, characterized by the following method steps:
  • - Providing a metal layer ( 1 ) which is provided on one of its surfaces with toothing elements ( 3 ),
  • - Providing a dielectric layer ( 7 );
  • - Flat stacking of the metal layer ( 1 ) and the dielectric layer ( 7 ) such that the toothed elements ( 3 ) provided surface of the metal layer ( 1 ) facing the dielectric layer ( 7 );
  • - pressing the metal layer (1) and the dielectric layer (7) such that the toothed elements (5) penetrate the dielectric layer (7).
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Verpres­ sen unter Wärmezufuhr in einem Laminierprozeß erfolgt.13. The method according to claim 12, characterized in that the pressing sen with heat in a lamination process. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Laminier­ prozeß ein Rollenlaminierprozeß ist.14. The method according to claim 13, characterized in that the laminating process is a roll lamination process. 15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die Metall­ schicht (1) und Dielektrikumsschicht (7) vor dem Aufeinander­ legen in ähnlicher Weise strukturiert werden.15. The method according to any one of claims 12 to 14, characterized in that the metal layer ( 1 ) and dielectric layer ( 7 ) are structured in a similar manner before the stacking. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Struktu­ rierung durch Stanzen der Metallschicht (1) und/oder Dielek­ trikumsschicht (7) erfolgt.16. The method according to claim 15, characterized in that the structuring takes place by punching the metal layer ( 1 ) and / or dielectric layer ( 7 ). 17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Dielek­ trikumsschicht (7) aufgrund ihres unterschiedlichen thermi­ schen Verhaltens zur Metallschicht (1) mit größeren Außenab­ messungen strukturiert wird.17. The method according to claim 15 or 16, characterized in that the dielectric layer ( 7 ) is structured due to their different thermal behavior to the metal layer ( 1 ) with larger external dimensions. 18. Verfahren nach einem der Ansprüche 12 oder 17, dadurch gekennzeichnet, daß die Verzah­ nungselemente (3) stengelkristalline Strukturen sind, welche durch einen elektrochemischen Prozeß aus der Galvanik erzeugt werden.18. The method according to any one of claims 12 or 17, characterized in that the toothing elements ( 3 ) are columnar crystalline structures which are generated by an electrochemical process from the electroplating. 19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die stengel­ kristallinen Strukturen oxidiert werden.19. The method according to claim 18,  characterized in that the stem crystalline structures are oxidized. 20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die Oxidation in einem Trocken- oder Naßprozeß erzeugt wird.20. The method according to claim 19, characterized in that the Oxidation is generated in a dry or wet process.
DE19639646A 1996-09-05 1996-09-26 Carrier element for semiconductor chip Withdrawn DE19639646A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19639646A DE19639646A1 (en) 1996-09-26 1996-09-26 Carrier element for semiconductor chip
PCT/DE1997/001687 WO1998010628A1 (en) 1996-09-05 1997-08-08 Carrier element(1) for a semi-conductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19639646A DE19639646A1 (en) 1996-09-26 1996-09-26 Carrier element for semiconductor chip

Publications (1)

Publication Number Publication Date
DE19639646A1 true DE19639646A1 (en) 1998-04-02

Family

ID=7807012

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19639646A Withdrawn DE19639646A1 (en) 1996-09-05 1996-09-26 Carrier element for semiconductor chip

Country Status (1)

Country Link
DE (1) DE19639646A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068994A1 (en) * 1999-05-05 2000-11-16 David Finn Chip holder for a chip module and method for producing said chip module
DE10145749A1 (en) * 2001-09-17 2003-04-24 Infineon Technologies Ag Process for producing a structured metal layer on a carrier body and carrier body with a structured metal layer
US6984446B2 (en) 2001-09-17 2006-01-10 Infineon Technologies Ag Process for producing a metal layer on a substrate body, and substrate body having a metal layer
DE102005012496B3 (en) * 2005-03-16 2006-10-26 Technische Universität Berlin Electronic component mounting device for manufacturing electronic assembly, has press detention connection formed between electronic component and mounting part by pressing electronic component at mounting part

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000068994A1 (en) * 1999-05-05 2000-11-16 David Finn Chip holder for a chip module and method for producing said chip module
US7105915B1 (en) 1999-05-05 2006-09-12 David Finn Chip carrier a chip module and method of manufacturing the chip module
DE10145749A1 (en) * 2001-09-17 2003-04-24 Infineon Technologies Ag Process for producing a structured metal layer on a carrier body and carrier body with a structured metal layer
US6984446B2 (en) 2001-09-17 2006-01-10 Infineon Technologies Ag Process for producing a metal layer on a substrate body, and substrate body having a metal layer
DE102005012496B3 (en) * 2005-03-16 2006-10-26 Technische Universität Berlin Electronic component mounting device for manufacturing electronic assembly, has press detention connection formed between electronic component and mounting part by pressing electronic component at mounting part

Similar Documents

Publication Publication Date Title
DE69319283T2 (en) Metal carrier for a multilayer conductor grid and method for producing the same
DE3741925C2 (en)
DE69512137T2 (en) Manufacturing process and assembly for IC card.
EP0756244B1 (en) Electronic unit and method of producing that unit
DE69938582T2 (en) SEMICONDUCTOR ELEMENT, ITS MANUFACTURE, PCB AND ELECTRONIC APPARATUS
EP0554916B1 (en) Module with integrated circuits
DE68929282T2 (en) Conductor substrate, film carrier, semiconductor arrangement with the film carrier and mounting structure with the semiconductor arrangement
DE2810054C2 (en) Electronic circuit arrangement and method for its manufacture
DE68910385T2 (en) Manufacturing method of an electronic memory card and electronic memory card manufactured by this method.
WO1985002046A1 (en) Data medium provided with an integrated circuit and manufacturing process thereof
DE69812039T2 (en) MANUFACTURING METHOD FOR A TRANSPONDER COIL
DE3125518A1 (en) "Thin wiring arrangement"
DE19920593B4 (en) Chip carrier for a chip module and method for producing the chip module
DE102005041058A1 (en) Method for producing a multilayer card
DE112006001506T5 (en) Board structure and method for its production
EP0757330A2 (en) Method of producing a data carrier
WO1997034247A2 (en) Smart card, connection arrangement and method of producing a smart card
DE4203114C2 (en) Method of manufacturing a tape carrier device for semiconductor devices
DE19622684A1 (en) Process for producing mechanically strong adhesive bonds between surfaces
DE19522338B4 (en) Chip carrier assembly with a via
EP0610360A1 (en) Process for manufacturing a printed circuit and printed circuit.
DE2315711A1 (en) METHOD OF CONTACTING INTEGRATED CIRCUITS HOUSED IN A SEMICONDUCTOR BODY WITH THE AID OF A FIRST CONTACTING FRAME
DE602004004647T2 (en) METHOD FOR ASSEMBLING AN ELECTRONIC COMPONENT ON A SUBSTRATE
DE19639646A1 (en) Carrier element for semiconductor chip
DE4338706A1 (en) Multilayer substrate

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee