DE19527867A1 - Metall-Substrat für elektrische und/oder elektronische Schaltkreise - Google Patents
Metall-Substrat für elektrische und/oder elektronische SchaltkreiseInfo
- Publication number
- DE19527867A1 DE19527867A1 DE1995127867 DE19527867A DE19527867A1 DE 19527867 A1 DE19527867 A1 DE 19527867A1 DE 1995127867 DE1995127867 DE 1995127867 DE 19527867 A DE19527867 A DE 19527867A DE 19527867 A1 DE19527867 A1 DE 19527867A1
- Authority
- DE
- Germany
- Prior art keywords
- ceramic layer
- peltier
- metallization
- layer
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/38—Cooling arrangements using the Peltier effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00
- H10N19/101—Multiple thermocouples connected in a cascade arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
Die Erfindung bezieht sich auf ein Metall-Substrat gemäß Oberbegriff Patentanspruch 1.
Metall-Keramik-Substrate, die aus wenigstens einer Schicht aus Keramik bestehen und an
wenigstens einer Oberflächenseite mit einer Metallisierung versehen sind, und zwar zur
Bildung von Leiterbahnen, Kontaktflächen usw. durch Strukturierung dieser
Metallisierung, werden insbesondere für Halbleiter-Schaltkreise höherer Leistung
verwendet, bei denen dann in der Regel auch für eine ausreichende Kühlung zum
Abführen von Verlustwärme gesorgt werden muß.
Aufgabe der Erfindung ist es, ein Substrat aufzuzeigen, welches sich durch einen
besonders geringen Wärmewiderstand zwischen dem ersten Substrat und der weiteren
Schicht auszeichnet.
Zur Lösung dieser Aufgabe ist ein Substrat erfindungsgemäß entsprechend dem
kennzeichnenden Teil des Patentanspruches 1 ausgebildet.
Durch die zwischen der ersten Keramikschicht und der weiteren Schicht vorgesehene
Peltier-Anordnung ist ein optimales Kühlen der ersten Keramikschicht und der auf dieser
Keramikschicht aufgebrachten elektrischen oder elektronischen Bauelemente,
beispielsweise Halbleiter-Leistungs-Bauelemente oder -Chips möglich, und zwar durch
den die Peltier-Chips in einer bestimmten Richtung durchfließenden Strom. Durch
Regelung des Stromes kann die Kühlwirkung gesteuert werden. Durch Umkehrung der
Stromrichtung ist weiterhin auch ein Erwärmen der ersten Keramikschicht und der auf
dieser vorhandenen Bauelemente möglich, was insbesondere bei Schaltungen, die bei
extrem niedrigen Temperaturen eingesetzt werden sollen, von Bedeutung ist. Durch die
Kühlmöglichkeit sowie die Möglichkeit zu heizen, können die unter Verwendung des
erfindungsgemäßen Substrates hergestellten Schaltkreise in Umgebungen mit sehr
unterschiedlichen Temperaturen betrieben werden, d. h. das erfindungsgemäße Substrat
eignet sich beispielsweise für Schaltungen oder Schaltkreise für die Luftfahrt- und/oder
Weltraumtechnik.
Mit der weiteren Schicht kann das erfindungsgemäße Substrat bzw. der von diesem
Substrat gebildete Schaltkreis ggf. zusammen mit weiteren Schaltkreisen auf einem
gemeinsamen Träger, beispielsweise auf einem Kühlkörper befestigt werden.
Sind auf diesem gemeinsamen Träger mehrere mit dem erfindungsgemäßen Substrat
hergestellte Schaltkreise oder Module vorgesehen, so kann jeder Schaltkreis bei einem
evtl. Defekt zusammen mit seiner Peltier-Anordnung als komplettes Modul ausgetauscht
werden, ohne daß die übrigen Schaltkreise hiervon berührt sind.
Die Peltier-Anordnung ist bei dem erfindungsgemäßen Substrat so ausgebildet, daß die
Anzahl der äußeren Anschlüsse zum Betreiben dieser Peltier-Anordnung möglichst gering
ist. Vorzugsweise weist die Peltier-Anordnung nur zwei Anschlüsse auf, nämlich einen
Anschluß zum Zuführen und einen Anschluß zum Abführen des Stromes.
Bei einer mehrstufigen Peltier-Anordnung sind zwischen den einzelnen Stufen weitere
Keramikschichten mit strukturisierten Kontaktflächen bzw. Leiterbahnen für die Peltier-
Chips bildende Metallisierungen vorgesehen. Notwendige Verbindungen zwischen
Leiterbahnen an verschiedenen Seiten der Keramikschichten sind durch
Durchkontaktierungen hergestellt. Der Vorteil hierbei ist zum einen sichere Verbindung
zwischen den Metallisierungen. Weiterhin wirken die Durchkontaktierungen auch als
zusätzliche, den Wärmewiderstand reduzierende Wärmebrücken.
Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher
erläutert. Es zeigen:
Fig. 1 in vereinfachter Schnittdarstellung eine erste, mögliche Ausführungsform des
erfindungsgemäßen Substrates;
Fig. 2 eine weitere mögliche Ausführungsform des erfindungsgemäßen Substrates mit
einer Mehrfach-Peltier-Anordnung (Multistage-Peltier-Anordnung);
Fig. 3 in vergrößerter Einzeldarstellung eine Durchkontaktierung zum Anschluß der
Peltier-Chips bei dem Substrat der Fig. 2.
Das in der Fig. 1 wiedergegebene Substrat 1 besteht u. a. aus einer oberen Keramikschicht
2, die an ihrer Oberseite mit einer strukturierten ersten Metallisierung 3 versehen ist,
welche bei der dargestellten Ausführungsform eine Metallfläche 3′ zum Auflöten eines
Halbleiter-Leistungs-Chip 4 und Kontaktflächen bzw. Leiterbahnen 3′′ zum Anschließen
des Chips 4 bildet.
Auf der Unterseite ist die Keramikschicht 2 mit einer weiteren Metallisierung 5 versehen,
die ebenfalls strukturiert ist und Leiterbahnen 5′ mit Kontaktflächen bildet, und zwar für
Peltier-Chips 6, die zwischen diesen Leiterbahnen 5′ und Leiterbahnen 7′ vorgesehen
sind, welch letztere von der strukturierten Metallisierung 7 gebildet sind, die an der
Oberseite einer zweiten Keramikschicht 8 vorgesehen ist. Die beiden Keramikschichten 2
und 8 sind parallel und voneinander beabstandet vorgesehen. An der Unterseite ist die
Keramikschicht 8 mit einer weiteren Metallisierung 9 versehen, an der ein über die
Unterseite dieser Metallisierung wegstehender Kühlkörper 10 befestigt ist.
Die Metallisierungen 3, 5, 7 und 9 bestehen jeweils aus einer Metallfolie, die flächig mit
den Keramikschichten 2 bzw. 8 verbunden ist, und zwar beispielsweise unter
Verwendung der DCB-Technik. Die Peltier-Chips 6 sind jeweils mit den Leiterbahnen 5′
und 7′ bzw. mit den von diesen Leiterbahnen gebildeten Kontaktflächen durch Löten oder
andere geeignete Weise verbunden, und zwar derart, daß jedes Peltier-Chip mit einem
Anschluß mit einer Leiterbahn 5′ und mit dem anderen Anschluß mit einer Leiterbahn 7
verbunden ist.
Die Leiterbahnen 5′ und 7′ sind bei der dargestellten Ausführungsform so ausgeführt, daß
ein mäanderartiger Stromfluß durch sämtliche in Reihe liegende Peltier-Chips möglich ist,
und zwar von der in der Fig. 1 linken Leiterbahn 7′ an die in dieser Figur rechte
Leiterbahn 7′.
Die Peltier-Chips sind hierbei so orientiert, daß bei dem durch den Pfeil 1 angegebenen
Stromfluß die kühlende Seite jedes Peltier-Chip oben liegt, d. h. mit einer Leiterbahn 5′
verbunden ist und die wärmeabgebende Seite jedes Peltier-Chip mit einer Leiterbahn 7′
verbunden ist. Bei der für die Fig. 1 gewählten Darstellung ist somit jedes zweite Peltier-
Chip gewendet eingebaut.
Bei eingeschaltetem Strom 1 durch die Peltier-Chip bzw. durch die von diesen Chip
gebildete Peltier-Anordnung 11 ist somit ein wirksames Abführen von Verlustwärme vom
Chip 4 an den Kühler 10 möglich, der beispielsweise ein Luftkühler oder Wasserkühler
usw. ist. Durch Änderung der Größe des Gleichstromes 1 ist die Kühlwirkung steuerbar,
und zwar derart, daß die Chip-Temperatur stets unter einem vorgegebenen Wert bleibt.
Durch Änderung der Richtung des Stromes 1 ist auch eine Heizwirkung, d. h. eine
Erhöhung der Temperatur des Chips 4 möglich, so daß die Temperatur des Chips 4 auch
bei extrem niedrigen Umgebungsbedingungen in einem optimalen Bereich gehalten
werden kann, beispielsweise in der Flugzeug- und Raumfahrttechnik.
Die Fig. 2 und 3 zeigen als weitere mögliche Ausführungsform ein Substrat 1a,
welches sich von dem Substrat 1 im wesentlichen dadurch unterscheidet, daß anstelle der
nur eine Reihe von Peltier-Chip 6 aufweisenden und damit einstufigen Peltier-Anordnung
11 eine mehrstufige Peltier-Anordnung, d. h. bei der dargestellten Ausführungsform eine
dreistufige Peltier-Anordnung 11a vorgesehen ist.
Das Substrat 1a besitzt wiederum die obere Keramikschicht 2, die untere Keramikschicht
8 und die zugehörige Metallisierungen 3, 5, 7 und 9. Zwischen den Metallisierungen 5
und 7 bzw. den von diesen Metallisierungen gebildeten Leiterbahnen und Kontaktflächen
befindet sich die mehrstufige Peltier-Anordnung 11 a, die von insgesamt drei Gruppen von
Peltier-Elementen 6 und dazwischenliegenden weiteren Keramikschichten 12 und 13 mit
zugehörigen Metalliierungen 14-17 gebildet ist. Im einzelnen umfaßt die oberste,
unmittelbar an die Keramikschicht 2 bzw. deren Metallisierung 5 anschließende Gruppe
zwei Peltier-Chips 6, die mit ihrem unteren Anschluß jeweils mit Leiterbahnen der
strukturisierten Metallisierung 14 verbunden sind.
Eine zweite Gruppe von Peltier-Chips befindet sich unterhalb der Keramikschicht 12. Die
Peltier-Chips dieser Gruppe sind mit ihrem oberen Anschluß mit Kontaktflächen bzw.
Leiterbahnen der strukturisierten Metallisierung 1 5 verbunden und mit ihren unteren
Anschlüssen mit Leiterbahnen bzw. Kontaktflächen der strukturisierten Metallisierung 16
auf der Oberseite der Keramikschicht 1 3. Unterhalb der Keramikschicht 13 befindet sich
die dritte, insgesamt fünf Peltier-Chips aufweisende Gruppe, die mit ihren oberen
Anschlüssen jeweils mit den Kontaktflächen bzw. Leiterbahnen der strukturisierten
Metallisierung 17 und mit ihren unteren Anschlüssen mit den Leiterbahnen 5′ der
Metallisierung 5 auf der Keramikschicht 8 verbunden sind.
Die Metallschichten 3, 5, 14-17 sind so strukturiert, daß auch bei dieser
Ausführungsform wiederum sämtliche Peltier-Chips 6 in Serie in einem gemeinsamen
Stromkreis liegen, und zwar mit den Anschlüssen 18 und 19, von denen der Anschluß 18
von der in der Fig. 2 linken Leiterbahn 7′ und der Anschluß 19 von der in der Fig. 2
rechten von der strukturisierten Metallisierung 14 gebildeten Leiterbahn gebildet ist.
Sämtliche Peltier-Chips 6 sind wiederum so orientiert, daß bei der durch den Pfeil 1
angenommenen Stromrichtung die oberen Anschlüsse kühlend wirken. Durch Änderung
der Stromrichtung kann eine Heizwirkung erreicht werden.
Zwischen den Metallisierungen 14 und 15 sowie den Metallisierungen 16 und 17 bzw.
den von diesen Metallisierungen gebildeten Leiterbahnen ist jeweils wenigstens eine
Durchkontaktierung 20 erforderlich, wie dies in der Fig. 3 vergrößert dargestellt ist. Diese
Durchkontaktierungen 20 sind dadurch hergestellt, daß in der betreffenden
Keramikschicht 12 bzw. 13 eine durchgehende Öffnung 21 eingebracht ist, in die nach
dem Aufbringen der Metallisierung auf eine Oberflächenseite dieser Keramikschicht,
beispielsweise der Metallisierung 17 auf die Unterseite der Keramikschicht 13 ein
Kontaktkörper, beispielsweise eine Kugel 22 aus einem dem Material der Metallisierung 17
entsprechenden Material, beispielsweise aus Kupfer eingesetzt wird. Die Kugel 22 ist
an ihrer Außenfläche ebenfalls oxidiert. Nach dem Einsetzen der Kugel 22 wird die die
Metallisierung 16 bildende oxidierte Folie aufgelegt. Unter Hitzeeinwirkung wird diese
Metallisierung dann mit der Oberseite der Keramikschicht 13 sowie gleichzeitig auch die
Kugel 22 mit den Metallisierungen 16 und 17 verbunden, und zwar mittels des DCB-
Prozesses, d. h. durch Aufschmelzen der als Eutektikum wirkenden Oxidschicht.
Die die Metallisierung bildenden Metallfolien weisen wiederum eine Dicke von etwa
0,1-1,0 mm auf. Die Keramikschichten besitzen eine Dicke im Bereich von etwa 0,2-1,5
mm. Die für die Durchkontaktierung verwendeten kugelförmigen Kontaktelemente 22
besitzen einen Durchmesser im Bereich zwischen etwa 0,25-2,0 mm.
Die Erfindung wurde voranstehend an einem Ausführungsbeispiel beschrieben. Es
versteht sich, daß zahlreiche Änderungen sowie Ergänzungen möglich sind, ohne daß
dadurch der der Erfindung zugrundeliegende Erfindungsgedanke verlassen wird.
Bezugszeichenliste
1, 1a Substrat
2 Keramikschicht
3 Metallisierung
3′, 3′′ Bereich
4 Chip
5 Metallisierung
5′ Leiterbahn
6 Peltier-Chip
7 Metallisierung
7′ Leiterbahn
8 Keramikschicht
9 Metallisierung
10 Kühler
11, 11a Peltier-Anordnung
12, 13 Keramikschicht
14-17 Metallisierung
18, 19 Anschluß
20 Durchkontaktierung
21 Öffnung
22 Kugel
2 Keramikschicht
3 Metallisierung
3′, 3′′ Bereich
4 Chip
5 Metallisierung
5′ Leiterbahn
6 Peltier-Chip
7 Metallisierung
7′ Leiterbahn
8 Keramikschicht
9 Metallisierung
10 Kühler
11, 11a Peltier-Anordnung
12, 13 Keramikschicht
14-17 Metallisierung
18, 19 Anschluß
20 Durchkontaktierung
21 Öffnung
22 Kugel
Claims (8)
1. Metall-Substrat für elektrische und/oder elektronische Schaltkreise, insbesondere für
Halbleiter-Schaltkreise, mit einer ersten Keramikschicht (2) an der Oberseite des
Substrates, welche wenigstens einem vorzugsweise mit einer ersten Metallisierung (3)
versehenen Bereich zum Aufbringen von Bauelementen (4) bildet, und mit einer
weiteren Schicht (8) an der Unterseite des Substrates, wobei die weitere Schicht (8)
parallel zur ersten Keramikschicht (2) und mit dieser thermisch verbunden vorgesehen
ist, dadurch gekennzeichnet, daß zwischen der ersten Keramikschicht (2) und der
weiteren Schicht (8) eine eine Vielzahl von Peltier-Chips (6) aufweisende Peltier-
Anordnung (11, 11a) vorgesehen ist, wobei jeder Peltier-Chip (6) mit einem ersten
Anschluß mit einer zweiten strukturierten Metallisierung (3, 15, 17) und mit einem
zweiten Anschluß mit einer dritten strukturierten Metallisierung (7, 14, 16) verbunden
ist, und zwar derart, daß bei von einem Strom durchflossenen Peltier-Chips (6) diese
jeweils gleichsinnig wirken, und daß die zweiten und dritten strukturierten
Metallisierungen ebenfalls flächig auf eine Keramikschicht (2, 8, 12, 13) aufgebracht
sind, und zwar unter Anwendung des DCB-Verfahrens oder eines Aktiv-Lot-
Verfahrens.
2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die weitere Schicht eine
zweite Keramikschicht (8) ist.
3. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Peltier-Anordnung
(11) einstufig ausgebildet ist, daß die erste Keramikschicht an ihrer der ersten
Metallisierung (3) abgewandten Seite eine zweite Metallisierung (5) und die weitere
Schicht (8) an ihrer der ersten Keramikschicht (2) zugewandten Seite eine dritte
Metallisierung (7) besitzt, und daß zwischen den zweiten und dritten Metallisierungen
(5, 7) eine Vielzahl von Peltier-Chips (6) vorgesehen ist.
4. Substrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Peltier-Anordnung
(11a) wenigstens zweistufig ausgeführt ist, daß für jede Stufe eine Gruppe von Peltier-
Chips (6) vorgesehen ist, daß die Gruppen von Peltier-Chips in der thermischen
Verbindung zwischen der ersten Keramikschicht (2) und der weiteren Schicht (8) in
Serie vorgesehen sind, und daß zwischen benachbarten Gruppen von Peltier-Chips
jeweils eine zusätzliche Keramikschicht (12, 13) vorgesehen ist, die an einer
Oberflächenseite mit einer zweiten Metallisierung und an der anderen
Oberflächenseite mit einer dritten Metallisierung versehen ist und parallel zu der
ersten Keramikschicht (2) liegen.
5. Substrat nach einem der Ansprüche 1-4, gekennzeichnet durch wenigstens eine
Durchkontaktierung (20) an einer Keramikschicht (12, 13) zur Herstellung einer
elektrischen Verbindung zwischen den auf den verschiedenen Oberflächenseiten
dieser Keramikschicht vorgesehenen, Leiterbahnen für die Peltier-Chips (6) bildenden
Metallisierungen.
6. Substrat nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die weitere
Schicht (8) Basisschicht zur Befestigung des Substates an einem Träger (10) ist.
7. Substrat nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die weitere
Schicht (8) an ihrer der ersten Keramikschicht (2) abgewandten Seite mit einer vierten
Metallisierung (9) versehen ist.
8. Substrat nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß die weitere
Schicht (8) vorzugsweise über die vierte Metallisierung (9) mit einem Kühlkörper (10)
verbunden ist.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1995127867 DE19527867A1 (de) | 1995-07-29 | 1995-07-29 | Metall-Substrat für elektrische und/oder elektronische Schaltkreise |
| DE29521994U DE29521994U1 (de) | 1995-07-29 | 1995-07-29 | Metall-Substrat für elektrische und/oder elektronische Schaltkreise |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1995127867 DE19527867A1 (de) | 1995-07-29 | 1995-07-29 | Metall-Substrat für elektrische und/oder elektronische Schaltkreise |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19527867A1 true DE19527867A1 (de) | 1997-01-30 |
Family
ID=7768173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1995127867 Withdrawn DE19527867A1 (de) | 1995-07-29 | 1995-07-29 | Metall-Substrat für elektrische und/oder elektronische Schaltkreise |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19527867A1 (de) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19945434A1 (de) * | 1999-09-22 | 2001-04-05 | Infineon Technologies Ag | Selektive Kühlung von Teilflächen eines flächigen elektronischen Bauteils |
| DE10009899A1 (de) * | 2000-03-01 | 2001-11-22 | Jochen Straehle | Integriertes aktives Halbleiterkomponentenkühlsystem |
| DE10205223A1 (de) * | 2002-02-08 | 2003-08-28 | Audi Ag | Fahrzeugaggregat |
| WO2002058142A3 (de) * | 2001-01-20 | 2003-11-06 | Conti Temic Microelectronic | Leistungsmodul |
| DE102004037461A1 (de) * | 2004-08-02 | 2006-03-16 | Infineon Technologies Ag | Elektronisches Bauteil mit mindestens einem Speicherbaustein und mit einer Kühleinrichtung |
| DE102006011743A1 (de) * | 2006-03-13 | 2007-09-20 | Curamik Electronics Gmbh | Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul |
| DE102006012977A1 (de) * | 2006-03-21 | 2007-10-11 | Siemens Ag | Wärmedämmschicht-System, insbesondere für Turbinen |
| DE19733455B4 (de) * | 1997-08-02 | 2012-03-29 | Curamik Electronics Gmbh | Wärmetauscheranordnung sowie Kühlsystem mit wenigstens einer derartigen Wärmetauscheranordnung |
| CN102800801A (zh) * | 2011-05-27 | 2012-11-28 | 李尔公司 | 电冷却的功率模块 |
| US8481842B2 (en) | 2006-03-01 | 2013-07-09 | Curamik Electronics Gmbh | Process for producing Peltier modules, and Peltier module |
| DE102012102090A1 (de) * | 2012-01-31 | 2013-08-01 | Curamik Electronics Gmbh | Thermoelektrisches Generatormodul, Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates |
| DE102013016438A1 (de) * | 2013-09-27 | 2015-04-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermoelektrische Generatoranordnung |
| EP2006895A4 (de) * | 2006-03-08 | 2016-08-10 | Toshiba Kk | Elektronisches komponentenmodul |
| DE102018215882A1 (de) * | 2018-09-19 | 2020-03-19 | Robert Bosch Gmbh | Temperierungselement, Leiterplatte zur Verwendung in einem Temperierungselement, Verfahren zur Herstellung eines Temperierungselements und LIDAR-Sensor |
| CN112004312A (zh) * | 2020-09-25 | 2020-11-27 | 广州小鹏汽车科技有限公司 | 印制电路板以及印制电路板的过电流上限调节方法 |
| DE112016006332B4 (de) * | 2016-01-28 | 2021-02-04 | Mitsubishi Electric Corporation | Leistungsmodul |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3728096C1 (en) * | 1987-07-03 | 1989-01-12 | Duerrwaechter E Dr Doduco | Flat body, especially for use as a heat sink for electronic power components |
| DE3731624A1 (de) * | 1987-09-19 | 1989-03-30 | Asea Brown Boveri | Ausgleichsronde fuer leistungshalbleitermodule |
| DE4006861A1 (de) * | 1990-03-03 | 1991-09-05 | Peltron Gmbh | Aufbau von peltier-elementen mit zerteilten abdeckplatten |
-
1995
- 1995-07-29 DE DE1995127867 patent/DE19527867A1/de not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3728096C1 (en) * | 1987-07-03 | 1989-01-12 | Duerrwaechter E Dr Doduco | Flat body, especially for use as a heat sink for electronic power components |
| DE3731624A1 (de) * | 1987-09-19 | 1989-03-30 | Asea Brown Boveri | Ausgleichsronde fuer leistungshalbleitermodule |
| DE4006861A1 (de) * | 1990-03-03 | 1991-09-05 | Peltron Gmbh | Aufbau von peltier-elementen mit zerteilten abdeckplatten |
Non-Patent Citations (7)
| Title |
|---|
| Electronics, Juli 1980, S. 109-113 * |
| JP 2-10760 A. In: Pat.Abstr. of JP, E-906 * |
| JP 4-167550 A. In: Pat.Abstr. of JP, E-1271 * |
| JP 5-259329 A. In: Pat.Abstr. of JP, E-1490 * |
| JP 58-137239 A. In: Pat.Abstr. of JP, E-209 * |
| JP 58-53851 A. In: Pat.Abstr. of JP, E-182 * |
| JP 6-21285 A. In: Pat.Abstr. of JP, E-1541 * |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19733455B4 (de) * | 1997-08-02 | 2012-03-29 | Curamik Electronics Gmbh | Wärmetauscheranordnung sowie Kühlsystem mit wenigstens einer derartigen Wärmetauscheranordnung |
| DE19945434A1 (de) * | 1999-09-22 | 2001-04-05 | Infineon Technologies Ag | Selektive Kühlung von Teilflächen eines flächigen elektronischen Bauteils |
| DE10009899A1 (de) * | 2000-03-01 | 2001-11-22 | Jochen Straehle | Integriertes aktives Halbleiterkomponentenkühlsystem |
| WO2002058142A3 (de) * | 2001-01-20 | 2003-11-06 | Conti Temic Microelectronic | Leistungsmodul |
| US6952347B2 (en) | 2001-01-20 | 2005-10-04 | Conti Temic Microelectronic Gmbh | Power module |
| DE10205223A1 (de) * | 2002-02-08 | 2003-08-28 | Audi Ag | Fahrzeugaggregat |
| DE102004037461A1 (de) * | 2004-08-02 | 2006-03-16 | Infineon Technologies Ag | Elektronisches Bauteil mit mindestens einem Speicherbaustein und mit einer Kühleinrichtung |
| US8481842B2 (en) | 2006-03-01 | 2013-07-09 | Curamik Electronics Gmbh | Process for producing Peltier modules, and Peltier module |
| EP2006895A4 (de) * | 2006-03-08 | 2016-08-10 | Toshiba Kk | Elektronisches komponentenmodul |
| DE102006011743A1 (de) * | 2006-03-13 | 2007-09-20 | Curamik Electronics Gmbh | Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul |
| DE102006011743A8 (de) * | 2006-03-13 | 2008-01-03 | Curamik Electronics Gmbh | Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul |
| DE102006012977A1 (de) * | 2006-03-21 | 2007-10-11 | Siemens Ag | Wärmedämmschicht-System, insbesondere für Turbinen |
| CN102800801A (zh) * | 2011-05-27 | 2012-11-28 | 李尔公司 | 电冷却的功率模块 |
| US8995134B2 (en) | 2011-05-27 | 2015-03-31 | Lear Corporation | Electrically-cooled power module |
| DE102012208745B4 (de) * | 2011-05-27 | 2016-02-18 | Lear Corporation | Elektrisch gekühltes Stromversorgungsmodul |
| CN102800801B (zh) * | 2011-05-27 | 2016-05-04 | 李尔公司 | 电冷却的功率模块 |
| DE102012102090A1 (de) * | 2012-01-31 | 2013-08-01 | Curamik Electronics Gmbh | Thermoelektrisches Generatormodul, Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates |
| DE102013016438A1 (de) * | 2013-09-27 | 2015-04-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermoelektrische Generatoranordnung |
| DE102013016438B4 (de) * | 2013-09-27 | 2015-12-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Thermoelektrische Generatoranordnung |
| DE112016006332B4 (de) * | 2016-01-28 | 2021-02-04 | Mitsubishi Electric Corporation | Leistungsmodul |
| DE102018215882A1 (de) * | 2018-09-19 | 2020-03-19 | Robert Bosch Gmbh | Temperierungselement, Leiterplatte zur Verwendung in einem Temperierungselement, Verfahren zur Herstellung eines Temperierungselements und LIDAR-Sensor |
| CN112004312A (zh) * | 2020-09-25 | 2020-11-27 | 广州小鹏汽车科技有限公司 | 印制电路板以及印制电路板的过电流上限调节方法 |
| CN112004312B (zh) * | 2020-09-25 | 2022-03-18 | 广州小鹏汽车科技有限公司 | 印制电路板以及印制电路板的过电流上限调节方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0811262B1 (de) | Diodenlaserbauelement mit kühlelement | |
| EP1932407B1 (de) | Elektrisches modul | |
| DE19733455B4 (de) | Wärmetauscheranordnung sowie Kühlsystem mit wenigstens einer derartigen Wärmetauscheranordnung | |
| DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
| DE19527867A1 (de) | Metall-Substrat für elektrische und/oder elektronische Schaltkreise | |
| EP2436032A1 (de) | Gekühlte elektrische baueinheit | |
| EP0931346A1 (de) | Mikroelektronisches bauteil in sandwich-bauweise | |
| EP2844051A2 (de) | Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung | |
| EP1378008A2 (de) | Leistungsmodul | |
| DE102012106244A1 (de) | Metall-Keramik-Substrat | |
| DE10229712B4 (de) | Halbleitermodul | |
| DE19956565B4 (de) | Verfahren zum Herstellen einer Wärmesenke für elektrische Bauelemente | |
| DE102009022877B4 (de) | Gekühlte elektrische Baueinheit | |
| DE3930858A1 (de) | Modulaufbau | |
| DE19506091A1 (de) | Kühlelement | |
| DE10229711B4 (de) | Halbleitermodul mit Mikrokühler | |
| DE10134187B4 (de) | Kühleinrichtung für Halbleitermodule | |
| DE102004019568B4 (de) | Leistungshalbleitermodul mit einem Substrat | |
| EP3718136B1 (de) | Halbleiterbaugruppe und verfahren zur herstellung der halbleiterbaugruppe | |
| EP3459110A1 (de) | Kühldoseneinheit und leistungselektronische einrichtung mit kühldoseneinheit | |
| DE29521994U1 (de) | Metall-Substrat für elektrische und/oder elektronische Schaltkreise | |
| EP4073837B1 (de) | Elektronikmodul, verfahren zur herstellung eines elektronikmoduls und industrieanlage | |
| DE1930545A1 (de) | Halbleitervorrichtung,insbesondere Packungsaufbau fuer eine Halbleitervorrichtung | |
| DE3837618A1 (de) | Elektrische oder elektronische anordnung | |
| WO2019145137A1 (de) | Bauelementesubstrat mit wenigstens einer thermoelektrischen komponente sowie verfahren zur herstellung eines bauelementesubstrats |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |