DE1814029B2 - Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstrat - Google Patents
Erzeugung einkristalliner und polykristalliner halbleiterbereiche auf einem inkristallinen halbleitersubstratInfo
- Publication number
- DE1814029B2 DE1814029B2 DE19681814029 DE1814029A DE1814029B2 DE 1814029 B2 DE1814029 B2 DE 1814029B2 DE 19681814029 DE19681814029 DE 19681814029 DE 1814029 A DE1814029 A DE 1814029A DE 1814029 B2 DE1814029 B2 DE 1814029B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor substrate
- semiconductor
- substrate
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Quick-Acting Or Multi-Walled Pipe Joints (AREA)
- Element Separation (AREA)
Description
55
Die Erfindung betrifft ein Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche
auf einem einkristallinen Halbleitersubstrat, wie im e>o
Oberbegriff des Patentanspruches 1 ausgeführt ist.
Ein derartiges Verfahren ist aus dem IMB-Technical
Disclosure Bulletin, Vol. 9, Juli 1966, Nr. 2, S. 195-196 bekannt.
Bislang sind verschiedene Methoden zur selektiven μ
Ausbildung von polykristallinen Bereichen und einkristallinen Bereichen auf einem einkristallinen Halbleitersubstrat
durch Aufdampfen bekanntgeworden. Diese Methoden kommen in Anwendung, wenn die polykristallinen
Bereiche als Bahnen für die Störstoffdiffusion oder zu Isolierzwecken dienen sollen. Zur wahlweisen
Ausbildung der polykristallinen Bereiche und der einkristallinen Bereiche auf einem einkristallinen Halbleitersubstrat
werden zunächst auf dem Halbleitersubstrat selektiv an denjenigen Flächenteilen, an denen
hernach die polykristallinen Bereiche entstehen sollen, Keimstellen vorgesehen, und hierfür wird auf dem
Substrat durch Aufdampfen eine Halbleiterschicht abgelagert. Hierbei entstehen unmittelbar auf dem
einkristallinen Halbleitersubstrat einkristalline Halbleiterschichten und auf den Keimstellen werden
polykristalline Halbleiterschichten gebildet, so daß die Halbleiter-Aufdampfschicht aus einkristallinen und
polykristallinen Bereichen besteht.
Die Keimstellen können durch selektive Ablagerung eines Oxyds wie beispielsweise Siliziumdioxyd oder
durch Abscheidung von Siliziumnitrid und dergleichen oder von Natriumchlorid, Silizium, Kohlenstoff, Germanium
und dergleichen, ferner durch Aufrauhen der Substratoberfläche an den hierfür vorgesehenen Stellen
mit Hilfe eines Sandstrahls oder durch Ankratzen zum Hervorrufen von Störungen in der Regelmäßigkeit des
Gitteraufbaus in dem Substrat oder auch durch selektives Einlegieren eines Fremdstoffes wie beispielsweise
etwa Aluminium, Indium, Gallium, Antimon, Phosphor, Arsen oder eines ähnlichen Metalls gebildet
werden.
Aus der Zeitschrift Nature, Vol. 195 (1962) S. 485—486 ist es bekannt, als Maske für das selektive
Aufwachsen einkristalliner Halbleiterbereiche Siliziumoxid zu verwenden. Dabei wird beschrieben, wie auf
einem Siliziumsubstrat selektiv einkristallines Silizium aus einer Gasphase abgeschieden wird: Die Strömungsgeschwindigkeit
des Gases kann so niedrig eingestellt werden, daß sich auf der Maske kein Material, d. h. kein
polykristallines Silizium, abscheidet, während auf den nicht maskierten Substratbereichen Silizium einkristallin
aufwächst.
Sei dem aus der Druckschrift IBM Techn. Disclosure Bull., Vol. 9, No. 2 (1966) S. 195-196 bekannten
Verfahren für die Herstellung einer Halbleiteranordnung wird auf einem Siliziumsubstrat, welches teilweise
mit einer Siliziumoxidschicht als Keimstellenschicht für das Aufwachsen polykristalliner Bereiche bedeckt ist,
Silizium ganzflächig aufgebracht. An Stellen, wo das Silizium das einkristalline Siliziumsubstrat berührt,
d. h. wo zwischen dem polykristallinen Silizium und dem Substrat keine Siliziumoxid-Schicht liegt, bildet sich in
der Siliziumschicht an der Grenzfläche zum Substrat ein einkristalliner Bereich, der im polykristallinen Silizium
eingebettet ist und vom polykristallinen Silizium abgedeckt wird. Vor dem Aufbringen der Siliziumschicht,
die über dem Siliziumoxyd polykristallin aufwächst, dient das Siliziumoxid als Maske bei einer
selektiven Dotierung des Substrates mit Fremstoffen.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der eingangs genannten Art so weiter
auszugestalten, daß die selektive Ausbildung von Keimstellen für das Aufwachsen polykristalliner Halbleiterbereiche
auf einem einkristallinen Substrat ermöglicht ist, die ein leichtes Hindurchtreten von Fremdstoffen
gestatten und gleichzeitig eine hohe Oberflächengüte des Substrates gewährleistet ist.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die
Merkmale des Kennzeichens de« Patentanspruches 1
gelöst.
Da die Keimstellen somit aus dem gleichen Material wie das Substrat bestehen, ist ein leichtes Hindurchtreten
der Fremdstoffe, z. B. Aluminium, Indium, Gallium, Antimon, Phosphor, Arsen oder ein ähnliches Metall,
vorteilhafterweise in besonderem Maße gewährleistet.
Gemäß einer Ausgestaltung der Erfindung wird die Keimstellenschicht durch Aufdampfen gebildet. Andere
Ausgestaltungen der Erfindung sind in den weiteren Unteranspri'rhen gekennzeichnet. ι ο
Abweichend von dem obigen Verfahren ist es an sich möglich, eine Keimstellenschicht ganzflächig auf dem
Substrat aufzubringen und dann selektiv zu ätzen, um die Keimstellen nur auf vorbestimmten Flächenbereichen
des Substrates zu belassen. Da jedoch das Halbleitersubstrat und die Keimstellen aus dem gleichen
Material bestehen, so läßt sich dieser Ätzvorgang auf opiischem Wege nicht überwachen, d. h. es kann nicht
ohne weiteres festgestellt werden, ob eit.e selektive Keimstellenausbildung gemäß einem vorbestimmten
Schema ausnahmslos erreicht wurde, da sich das einkristalline Halbleitersubstrat und das Keimstellenmaterial
stofflich nicht unterscheiden. Läßt man den Ätzvorgang etwas länger andauern, um sicherzustellen,
daß die Keimstellenschicht an den nicht zu beschichtenden Stellen auch tatsächlich restlos entfernt wird, so
kann es leicht zu einer zu starken Abätzung kommen, so daß die Substratoberfläche uneben wird. Wird nun auf
das Halbleitersubstrat eine Halbleiterschicht aufgedampft, so wird diese Aufdampfschicht unvermeidlicherweise
uneben, dies wirft aber bei der Herstellung einer integrierten Schaltung die Schwierigkeit auf, daß
eine Beschaltung in einer unebenen Fläche nicht möglich ist.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß außerordentlich ebene
Substratoberflächen erreicht werden, die Keimstellen auf dem Halbleitersubstrat nur an den hierfür
vorgesehenen Flächenbereichen gebildet werden, daß das auf dem Halbleitersubstrat Keimstellen in exakter
Anordnung an vorbestimmten Flächenbereichen ausgebildet werden, und daß die an diese Keimstellen
angrenzenden polykristallinen Bereiche gleichzeitig mit einkristallinen Bereichen im Rahmen eines Aufdampfvorganges
gebildet werden können.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher
beschrieben. Es zeigen:
Fig. IA bis II Querschnittsansichten in einem stark
vergrößerten Maßstab, in denen beispielartig eine Folge von Verfahrensschritten veranschaulicht ist, wie sie für
die Ausbildung von Keimstellen auf einem Halbleitersubstrat in Betracht kommen.
Zunächst wird ein einkristallines Halbleitersubstrat, beispielsweise ein einkristallines Siliziumsubstrat 1, in
der Weise hergerichtet, wie dies in F i g. 1 A gezeigt ist. Eine Oberfläche la des einkristallinen Silizii'msubstrats
t wird durch Dampfätzung oder mit ähnlichen Hilfsmitteln poliert, so daß ein spiegelglatte Fläche
entsteht. Die Fläche la wird hierauf in ihrer Gesamheit, to
wie in F i g. 1 B gezeigt, mit einer als Ätzmaske dienenden Schicht 2 überzogen, die bei der Anwendung
eines Ätzmittels zur anschließenden Ausbildung von Keimstellen von diesem nicht angegriffen wird und die
das Substrat 1 vor der Einwirkung des Ätzmittels 61S
schützt. Die als Maske dienende Schicht 2 kann durch Aufdampfen oder thermische Zersetzung von Siliziumoxid,
Siliziumnitrid und dergleichen oder durch Oxidation des Substrats gebildet werden, .vobei sich die
Stärke der Msskenschicht dann auf annähernd 6000 Angströmeinheiten beläuft.
Die Maskenschicht 2 wird dann nach einem der üblichen Photoätzverfahren selektiv entfernt, so daß
sich in dieser Schicht Fenster 2a bilden, die jene Flächenteile der Substratfläche la freigeben, auf denen
hernach die Keimstellen ausgebildet werden sollen, wie dies auch aus der Darstellung der Fig. IC zu entnehmen
ist. Falls die Maskenschicht 2 aus Siliziumoxid besteht, kann es sich bei dem Ätzmittel um eine Lösung handeln,
die sich aus Flußsäure (50prozentige Lösung) und Ammoniumfluorid (lOOprozentige Lösung) im Volumverhältnis
15 zu 100 zusammensetzt.
Nach dem selektiven Entfernen der Maskenschicht 2 wird in diesem Fall im Vakuum Silizium zu einer
Schichtstärke von 50 bis 2000 Angströmeinheiten auf eine Fläche aufgedampft, die zumindest auch die durch
die Fenster 2a der Maskenschicht 2 freigelegten Flächenteile der Substratfläche ta einbegreift, so daß
eine Schicht 3 entsteht, die als Keimstellenmaterial für die Polykristallbildung dienen soll, wie dies in ID
gezeigt wird.
Hiernach wird die aufgedampfte Schicht 3 in ihrer Gesamtfläche in der in F i g. 1E dargestellten Weise mit
fc'.ner zweiten, als Ätzmaske dienenden Schicht 2' ähnlich der unter Bezugnahme auf Fig. IB beschriebenen
Schicht 2 überzogen, die durch ein beim darauffolgenden Abätzen der Schicht 3 benutztes
Ätzmittel nicht angegriffen wird.
Im Anschluß hieran wird die Maskenschicht 2' selektiv abgeätzt, so daß nur die über der aufgedampften
Schicht 3 liegenden Flächenteile übrigbleiben, auf denen hernach die Keimstellen ausgebildet werden
sollen, wie aus der Darstellung der F i g. 1F zu entnehmen ist. Die im Verfahrensschritt der Fig. IC
fertig ausgebildete Maskenschicht 2 kann nun in dieser Form nutzbar gemacht werden.
Die Maskenschicht 2' ist also nun entfernt und die jetzt unmittelbar freiliegenden Teile der aufgedampften
Schicht 3 werden hierauf abgeätzt, wie dies in F i g. IG dargestellt ist. Falls die aufgedampfte Schicht 3 aus
Silizium besteht, kommt hierbei als Ätzmittel eine Lösung in Betracht, die sich aus Flußsäure (50prozentige
Lösung von HF) und Salpetersäure (70prozentige Lösung von HNO3) im Vdumverhältnis 1 zu 6
zusammensetzt.
Wie in Fig. IH gezeigt ist, werden sodann die Maskenschichten 2 und 2' durch Abätzen entfernt. Falls
die Schichten 2 und 2' aus Siliziumoxid bestehen, kann hierbei Flußsäure als Ätzmittel benutzt werden. Damit
sind also nun die Keimstellen 3 selektiv in einer vorbestimmten Anordnung auf die Fläche la des
Halbleitersubstrats 1 aufgebracht.
Schließlich wird ein Material wie beispielsweise Silizium über die gesamte Oberfläche la des Halbleitersubstrats
1, auf der jetzt also auch die Keimstellen 3 ausgebildet sind, auf dieses aufgedampft, wobei
unmittelbar auf der Fläche la des Substrats 1 eine einkristalline Halbleiterschicht 4A entsteht, während
sich auf den Keimstellen 3 polykristalline Bereiche 4J3 bilden, so daß man insgesamt eine Halbleiterschicht 4
erhält, die aus einkristallinen und polykristallinen Bereichen besteht, wie sie in F i g. 11 wiedergegeben
sind.
Der Grund dafür, daß die Keimstellenschicht 3 im Verfahrensschritt der f' i g. 1D zu einer Stärke in dem
Bereich von 50 bis 2000 Äneströmeinheiten ausgebildet
wird, ist darin zu erblicken, daß nach der selektiven Ausbildung der Maskenschicht 2' gemäß dem Verfahrensschritt
der Fig. IF die Maskenschicht 2' und die unterhalb von Teilen der Keimstellenschicht 3 liegende
Schicht 2 auf optischem Wege schwer voneinander zu unterscheiden sind, falls die Stärke der Schicht 2'
weniger als 50 Ängströmeinheiten beträgt.
Bei dem Verfahrensschritt der F i g. 1 C läßt sich die selektive Anordnung der Maskenschicht 2 auf dem
Substrat 1 an vorbestimmten Stellen auf optischem Wege kontrollieren, da die Maskenschicht 2 und das
Substrat 1 aus unterschiedlichen Materialien bestehen. Auch bei dem Verfahrensschritt der F i g. 1F kann man
sich in ähnlicher Weise auf optischem Wege der selektiven Ausbildung der Maskenschicht 2' vergewissern,
da sich die Maskenschicht 2' und die Keimstellenschicht 3 stofflich voneinander unterscheiden.
Da im übrigen die Keimstellenschicht 3 nur im Bereich der Fenster 2a der Maskenschicht 2 unmittelbar
auf der Fläche la des Substrats 1 abgelagert wird, läßt sich eine Anordnung der Schicht 3 auf dem Substrat 1
vorsehen, bei der diese ausnahmslos nur auf vorbestimmte Flächenbereiche aufgebracht ist.
Wie aus der obigen Beschreibung hervorgeht, wird die Möglichkeit geschaffen, die Keimstellen genau an
den hierfür vorgesehenen Stellenbereichen gemäß einem vorbestimmten Anordnungsschema auf das
Halbleitersubstrat 1 aufzubringen, dabei handelt es sich bei dem Keimstellenmaterial und bei dem Substrat 1 um
den gleichen Stoff.
ίο Wenngleich bei dem obigen Ausführungsbeispiel
davon ausgegangen wurde, daß das Substrat 1 aus Silizium bestehe und zur Bildung der Keimstellen die
Siliziumschicht 3 auf das Substrat aufgedampft werden, so versteht es sich aber von selbst, daß gleichwertige
Resultate auch erzielt werden können, wenn das Halbleitersubstrat aus Germanium besteht und die
Keimstellenschicht 3 durch Aufdampfen von Germanium auf das Substrat gebildet wird. Ein geeignetes
Ätzmittel für die aus Germanium bestehende Keimstellenschicht 3 wäre in diesem Fall Natriumphypochlorit.
Hierzu 1 Blatt Zeichnungen
Claims (5)
1. Verfahren 'zur Erzeugung einkristalliner und
polykristalliner Halbleiterbereiche auf einem einkristallinen Halbleitersubstrat für die Herstellung von
Halbleiterbauelementen, bei dem auf dem Halbleitersubstrat unter Aussparung ausgewählter, vorbestimmter,
und unbedeckt bleibender Oberflächenteile des Halbleitersubstrats eine erste Maskenschicht
ausgebildet wird, anschließend auf den unbedeckten Oberflächenteilen des Halbieitersubstrats
eine Keimstellenschicht für das Aufwachsen der polykristallinen Halbleiterbereiche erzeugt wird
und bei dem die erste-Maskenschicht zum Freilegen der mit der Keimstellenschicht nicht bedeckten
Oberflächenteile des Halbleitersubstrats abgeätzt wird und anschließend auf die freigelegte Oberfläche
eine Halbleiterschicht so aufgebracht wird, daß sich in den an die Keimstellenschicht angrenzenden
Teilen der Halbleiterschicht polykristalline Bereiche und in den an die unbedeckte Oberfläche des
Halbleitersubstrats angrenzenden Teilen der Halbleiterschicht einkristalline Halbleiterbereiche ausbilden,
dadurch gekennzeichnet, daß zur Erzeugung der Keimstellenschicht (3) das gleiche
Halbleitermaterial, das auch für das Halbleitersubstrat (1) verwendet worden ist, mindestens auf die
unbedeckten Oberflächenteile (2a) des Halbleitersubstrats (1) aufgebracht wird, daß danach die auf
den unbedeckten Oberflächenteilen (2a) des Halbleitersubstrats (1) liegenden Bereiche der Keimstellenschicht
(3) mit einer zweiten Maskenschicht (2') abgedeckt werden, daß darauf die nicht von der
zweiten Maskenschicht (2') abgedeckten Teile der Keimstellenschicht (3) abgeätzt werden, wobei die
erste Maskenschicht (2) und die zweite Maskenschicht (2') nicht angegriffen werden und daß
anschließend sowohl die erste Maskenschicht (2) als auch die zweite Maskenschicht (2') abgeäizt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Keimstellenschicht (3) durch
Aufdampfen gebildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das einkristalline Halbleitersubstrat (1)
und die Keimstellenschicht (3) aus Silizium bestehen.
4. Verfahren nach Anspruch 3, daHurch gekennzeichnet,
daß die erste Maskenschicht (2) und die zweite Maskenschicht (2') aus Siliziumoxid bestehen.
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das einkristalline Halbleitersubstrat (1)
und die Keimstellenschicht (3) aus Germanium bestehen.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7996167 | 1967-12-12 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1814029A1 DE1814029A1 (de) | 1969-08-14 |
| DE1814029B2 true DE1814029B2 (de) | 1978-02-09 |
| DE1814029C3 DE1814029C3 (de) | 1979-08-23 |
Family
ID=13704886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1814029A Expired DE1814029C3 (de) | 1967-12-12 | 1968-12-11 | Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US3692574A (de) |
| AT (1) | AT283448B (de) |
| BE (1) | BE725244A (de) |
| CH (1) | CH486774A (de) |
| DE (1) | DE1814029C3 (de) |
| FR (1) | FR1593881A (de) |
| GB (1) | GB1246294A (de) |
| NL (1) | NL140101B (de) |
| NO (1) | NO123439B (de) |
| SE (1) | SE354382B (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4396933A (en) * | 1971-06-18 | 1983-08-02 | International Business Machines Corporation | Dielectrically isolated semiconductor devices |
| US3928092A (en) * | 1974-08-28 | 1975-12-23 | Bell Telephone Labor Inc | Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices |
| US4022928A (en) * | 1975-05-22 | 1977-05-10 | Piwcyzk Bernhard P | Vacuum deposition methods and masking structure |
| GB1520925A (en) * | 1975-10-06 | 1978-08-09 | Mullard Ltd | Semiconductor device manufacture |
| DE2967388D1 (en) * | 1978-09-20 | 1985-03-28 | Fujitsu Ltd | Semiconductor memory device and process for fabricating the device |
| FR2525389A1 (fr) * | 1982-04-14 | 1983-10-21 | Commissariat Energie Atomique | Procede de positionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
| US4477308A (en) * | 1982-09-30 | 1984-10-16 | At&T Bell Laboratories | Heteroepitaxy of multiconstituent material by means of a _template layer |
| GB2228617A (en) * | 1989-02-27 | 1990-08-29 | Philips Electronic Associated | A method of manufacturing a semiconductor device having a mesa structure |
| US5256594A (en) * | 1989-06-16 | 1993-10-26 | Intel Corporation | Masking technique for depositing gallium arsenide on silicon |
| KR100186886B1 (ko) * | 1993-05-26 | 1999-04-15 | 야마자끼 승페이 | 반도체장치 제작방법 |
| US6090646A (en) | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
-
1968
- 1968-11-29 FR FR1593881D patent/FR1593881A/fr not_active Expired
- 1968-12-03 GB GB57279/68A patent/GB1246294A/en not_active Expired
- 1968-12-05 US US781542A patent/US3692574A/en not_active Expired - Lifetime
- 1968-12-05 AT AT11854/68A patent/AT283448B/de not_active IP Right Cessation
- 1968-12-09 NL NL686817602A patent/NL140101B/xx unknown
- 1968-12-09 CH CH1833168A patent/CH486774A/de not_active IP Right Cessation
- 1968-12-11 DE DE1814029A patent/DE1814029C3/de not_active Expired
- 1968-12-11 BE BE725244D patent/BE725244A/xx unknown
- 1968-12-11 NO NO4947/68A patent/NO123439B/no unknown
- 1968-12-12 SE SE17000/68A patent/SE354382B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE1814029A1 (de) | 1969-08-14 |
| CH486774A (de) | 1970-02-28 |
| FR1593881A (de) | 1970-06-01 |
| DE1814029C3 (de) | 1979-08-23 |
| NL6817602A (de) | 1969-06-16 |
| NL140101B (nl) | 1973-10-15 |
| GB1246294A (en) | 1971-09-15 |
| NO123439B (de) | 1971-11-15 |
| SE354382B (de) | 1973-03-05 |
| BE725244A (de) | 1969-05-16 |
| US3692574A (en) | 1972-09-19 |
| AT283448B (de) | 1970-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000897B1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
| DE3219441C2 (de) | ||
| DE3021206C2 (de) | Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen | |
| DE2414033C3 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials | |
| DE1814029C3 (de) | Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen | |
| DE3136009A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
| DE1962018A1 (de) | Verfahren zum AEtzen zusammengesetzter Schichtkoerper | |
| DE2654945C2 (de) | Auf dem EFG-Verfahren beruhendes Verfahren zur Herstellung von im wesentlichen ebenen, insbesondere im wesentlichen einkristallinen Bändern aus kristallinem Festkörpermaterial zur Verwendung für elektronische Festkörperanordnungen, insbesondere Halbleiterbauelemente und Solarzellen | |
| DE3034078A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| EP0001038B1 (de) | Herstellung einer Siliciummaske und ihre Verwendung | |
| DE1961634B2 (de) | Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors | |
| DE2239687C3 (de) | Verfahren zum Ätzen eines mehrschichtigen Halbleiterkörpers mit einem flüssigen Ätzmittel | |
| DE3634140C2 (de) | ||
| DE102011102594A1 (de) | Strukturierter Monokristall | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE1917995B2 (de) | Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement | |
| DE2654946C2 (de) | ||
| EP1086488A2 (de) | Verfahren zum herstellen von halbleiterbauelementen | |
| EP0218039A1 (de) | Verfahren zur Übertragung feinster Fotolackstrukturen | |
| DE2853295A1 (de) | Verfahren zur herstellung einer pyroelektrischen werkstoff aufweisenden kathode mit einer fadennetzschicht fuer ein vidikon | |
| EP1360143B1 (de) | Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor | |
| DE2900747C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1614135C2 (de) | Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit | |
| DE1614358C3 (de) | Verfahren zum Herstellen einer Ätzmaske für die Ätzbehandlung von Halbleiterkörpern | |
| DE7100215U (de) | Halbleiteranordnung mit relativ kleinen geometrischen abmessungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |