[go: up one dir, main page]

DE1302005C2 - Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente - Google Patents

Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente

Info

Publication number
DE1302005C2
DE1302005C2 DE1963J0024586 DEJ0024586A DE1302005C2 DE 1302005 C2 DE1302005 C2 DE 1302005C2 DE 1963J0024586 DE1963J0024586 DE 1963J0024586 DE J0024586 A DEJ0024586 A DE J0024586A DE 1302005 C2 DE1302005 C2 DE 1302005C2
Authority
DE
Germany
Prior art keywords
layer
metal
base
planar
metallic coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1963J0024586
Other languages
English (en)
Other versions
DE1302005B (de
Inventor
Bernard Douglas; Payne Roland Francis; London Mills
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB20201/62A external-priority patent/GB1010111A/en
Priority claimed from GB36013/62A external-priority patent/GB1044689A/en
Priority claimed from DEST19973A external-priority patent/DE1179280B/de
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Application granted granted Critical
Publication of DE1302005C2 publication Critical patent/DE1302005C2/de
Publication of DE1302005B publication Critical patent/DE1302005B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/40—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal all coatings being metal coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/027—Graded interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Physical Vapour Deposition (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Aus der US-PS 27 99 600 ist ein metallischer Überzug auf einer isolierenden Unterlage bekannt, nämlich auf einer optischen Oberfläche, der aus mehreren Teilschichten eines auf der Unterlage guthaftenden Metalls und eines zweiten Metalls besteht, wobei sich auf der optischen Oberfläche eine Teilschicht des guthaftenden Metalls befindet und die oberste Teilschicht aus einem Edelmetall besteht und wobei der prozentuale Anteil des guthaftenden Metalls von Schicht zu Schicht bis zur obersten Teilschicht abnimmt. Der bekannte metallische Überzug soll optisch transparent sein und ist somit wenige Molekülschichten dick.
Ein Verfahren zur Ablagerung eines solchen metallischen Überzugs kann nach der genannten USA.-Patentschrift darin bestehen, daß das an der Unterlage guthaftende Metall und das Edelmetall gleichzeitig, jedoch örtlich getrennt, derart verdampft werden und die zu beschichtenden optischen Oberflächen derart an den Verdampfungsquellen vorbeigeführt werden, daß nur in einer begrenzten Ubeigangszone die beiden Metalle sich mischen können und somit eine Teilschicht gemischter Zusammen-Setzung auf der optischen Oberfläche abgeschieden wird.
Mit dem bekannten Verfahren ist es auch möglich, halbleitende, photoleitende oder ähnliche sehr dünne Schichten oder Zwischenschichten aut den optischen Oberflächen zu erzeugen, wobei die obenerwähnte Einschränkung der optischen Transparenz und geringer Dicke von wenigen Molekülschichten auch für diese Schichten gilt.
Als Materialien für die guthaftenden Schichten sind aus der genannten USA.-Patentschrift Aluminium, Cer, Chrom, Titan, Zirkon oder eine als »Inconel« bezeichnete Legierung nicht näher angegebener Zusammensetzung bekannt. Als Materialien für die andere Schicht sind aus der genannten USA.-Patentschrift Gold, Silber oder Kupfer bekannt.
Aus der GB-PS 7 57 072 ist ein ähnlicher optisch transparenter, wenige Molekülschichten dicker Mehrschichtenüberzug auf isolierender Unterlage bekannt, der allerdings anstatt der Edelmetallschichten anorganische Metalldielektrika enthält, wobei beide Schichtenbestandteile in enger molekularer Mischung vorliegen können oder sich der prozentuale Anteil des einen gegenüber dem anderen kontinuierlich ändert.
Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, die eingangs erwähnten mehrschichtigen Metallüberzüge für Anschlüsse von planaren Halbleiterbauelementen anzuwenden. Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst.
Es wurde nämlich gefunden, daß solche metallischen Überzüge nicht nur auf optischen Oberflächen aufgebracht werden können, sondern auch besonders vorteilhaft bei der Kontaktierung von planaren Halbleiterbauelementen (Transistoren, Dioden, Festkörperschaltungen) verwendbar sind.
Aus der Zeitschrift »IBM Technical Disclosure Bulletin«, Mai 1961, S. 30 und 31, ist zwar ein Planartransistor bekannt, bei dem durch einmaliges Aufdampfen sowohl als in die einzelnen Zonen einlegierte Elektroden als auch als großflächiger Kontakt vor dem Einlegieren aufgebrachtes Aluminium verwendet wird. Auf der für das Planarverfahren charakteristischen Siliciumoxydschicht ist hierbei eine zusätzliche Isolierschicht aus Glas angeordnet. Ohne diese Glasschicht würden, wie festgestellt wurde, bei dem Legierungsprozeß und bei eventuell erforderlichen weiteren nachfolgenden Hochtemperatur-Verfahrensschritten Unterbrechungen der Aluminiumschichten und/oder Kurzschlüsse zwischen ihnen und dem Halbleiterkörper durch die Siliciumoxydschicht hindurch auftreten. Dies kann darauf zurückgeführt werden, daß Aluminium mit Siliciumoxyd bei hohen Temperaturen in unerwünschter Weise reagiert.
Aus der zuletzt genannten Literaturstelle ist es ferner bekannt, daß die Aluminiumschichten nach dem Einlegieren durch Aufbringen weiteren Aluminiums oder durch Aufbringen von Gold verstärkt werden können.
Demgegenüber ergibt sich durch die Erfindung der Vorteil, daß auf der Siliciumoxydschicht keine weitere Glasschicht erforderlich ist, daß also ein Verfahrensschritt bei der Herstellung von Planar-Halbleiterbauelementen eingespart werden kann. Außerdem wird durch die Vermeidung der Berührung zwischen Aluminium und Gold verhindert, daß Gold in unerwünschter Weise mit Aluminium reagiert.
In den folgenden Ausführungen wird unter Planarverfahren ein Verfahren zum Herstellen aktiver Halbleiterbauelemente und gegebenenfalls auch pas-
3 4
siver Bauteile durch aufeinanderfolgende Diffusio- takte und Verbindungen durch eine einzelne aufgenen in einem kontinuierlichen Körper, vorzugsweise brachte Konfiguration eines dünnen Metallüberzugs in einem Einknstallkorper, aus Halbleitermaterial zu erzeugen. Es ist auch möglich, durch die Dünnverstanden, so daß alle gleichrichtenden Übergänge filn-Stromkreistechnik passive Bauteile zu erzeugen, und mindestens einige der Elektroden in einer ge- -s und zwar auf der Oxydschicht des Halbleiterkörpers, meinsamen, ebenen Oberfläche des Halbleiterkörpers Ausführungsbeispiele und vorteilhafte Wciterbilzu liegen kommen. Jede Diffusion in den Halbleiter- düngen der Erfindung werden nun an Hand der in körper hinein erfolgt durch ein Loch hindurch, das der Zeichnung dargestellten Figuren näher erläutert, mittels eines photolithographischen Verfahrens in In der Zeichnung zeigt
eine auf dta Halbleiterkörper angeordnete Schutz- io Fig. 1 einen Grundriß eines Teils eines Siliziumoxydschicht eingeätzt wird. Der durch diese Diffusion plättchens, das einen Epitaxial-Planartransistor enterzeugte gleichrichtende Übergang gelangt unter der hält, bevor die Anschlüsse an den Elektroden her-Oxydschicht, die über dem Halbleiter wieder erzeugt gestellt sind,
wird, an die Oberfläche des Halbleiterkörpers. Für Fig. 2 einen längs der Linie I-I der Fig. 1 geführ-
die nächste Diffusion wird dann an der erforder- 15 ten'Schnitt,
liehen Stelle ein Loch in der Oxydschicht angebracht. Fig. 3 den Grundriß eines Teils eines Silizium-Wrnn alle erforderlichen Elemente und Bauteile auf plättchens, das einen Epitaxial-Planartransistor entdiese Art erzeugt worden sind, werde", schließlich hält, wobei großflächige Anschlüsse gemäß der Er-Löcher in der Oxydschicht erzeugt, um die notwen- findung vorhanden sind, die über Kontaktelektroden digen Kontaktelektroden anzubringen, während samt- 20 der Emitter- und der Basiszone liegen,
liehe gleichrichtenden Übergänge durch die Oxyd- Fig. 4 einen längs der Linie HI-III der Fig. 3 geschieht geschützt bleiben. führten Schnitt,
Wo nur ein Halbleiterbauelement erzeugt wird, F i g. 5 einen Querschnitt durch ein Siliziumplättwird im Falle einer Diode mindestens eine der bei- chen, da« einen Epitaxial-Planartransistor enthält, den Elektroden in den Öffnungen der Oxydschicht 25 wobei großflächige Anschlüsse gemäß der vorliegenangebracht, während im Falle eines Transistors mit den Erfindung direkt über der Emitter- und der einer Kollektor-, Basis- und Emitterzone mindestens Basiszone liegen,
die Basis- und die Emitterelektrode in den Öffnungen F i g. 6 einen Querschnitt eines Epitaxial-Planarder Oxydschicht angebracht werden. Von diesen 'rei- transistors, bei dem die großflächigen Anschlüsse gegelegten Elektroden müssen dann Verbindungen zu 30 maß der Erfindung direkt über den Elektrodenflächen den Anschlüssen des Bauelements hergestellt werden, des Emitters, der Basis und des Kollektors liegen und was normalerweise mit dünnen Drähten geschieht. bei dem an die Anschlüsse Drähte angelötet sind und Die Elektrodenflächen sind klein, und daher ist es das ganze Gebilde in Harz eingebettet ist.
von Vorteil, großflächige dünne Metallüberzugskon- In den Fig. 1 und 2 ist ein Siliziumplättcheii 1 takte aufzubringen, welche die Elektroden bedecken 35 dargestellt, welches aus einer überdotierten n-leiten- und sich auch aaf der Oxydschicht erstrecken. Dieser den Unterlage 2 mit geringem spezifischem Widerdünne Metallüberzug muß sowohl an den Elektroden stand besteht, d. h. beispielsweise aus η+-leitendem als auch an der Oxydschicht haften und außerdem Material mit einem spezifischen Widerstand von unweichlötbar sein. gefähr 0,003 Ohm cm, auf welcher Unterlage durch
Unter einer Festkörperschaltung wird in den vor- 40 epitaktisches Wachstum eine η-leitende Schicht 3 mit
liegenden Ausführungen ein einzelner Kristallblock einem spezifischen Widerstand von ungefähr 1 bis
aus Halbleitermaterial verstanden, in dem mehr als 2 Ohm-cm erzeugt ist, wobei die Schicht 3 die KoI-
e elektrisches Element oder elektrische; Bauteil er- lektorzone eines Transistors bildet. Die p-leitende
zeugt wird, d. h. mindestens ein aktives Element Basiszone 4 und die η-leitende Emitterzone 5 sind
(Transistor und/oder Diode), wobei dieses Element 45 durch ein bekanntes Verfahren doppelter Diffusion
oder dieses Bauteil dem Halbleitermaterial untrenn- hergestellt worden, und die beiden gleichrichtenden
bar zugeordnet ist, um die Funktion einer Schaltung Übergänge sind durch eine Siliziumoxydschicht 6 ge-
zu übernehmen. schützt. Die gestrichelten Flächen der F i g. 1 zeigen
Bei einem Doppeldiffusions-Planarverfahren bildet die Basis- bzw. die Emitterzone 4 und 5. Der besonder Kristallblock aus Halbleitermaterial den gemein- 50 dere Vorgang der doppelten Diffusion ist kurz gesagt samen Kollektorbereich für alle Transistoren und ist der folgende: Die Gesamtoberfläche des Siliziumaußerdem für einen der Elektrodenbereiche der plättchens 1 wird zunächst oxydiert, um die Oxyd-Dioden gemeinsam, falls diese durch die erste DiSu- schicht 6 zu bilden. Dann wird auf diese Oxydschicht sion gebildet werden. Bei einem Verfahren drei- ein lichtempfindlicher Lack aufgebracht, und diesei fächer Diffusion wird die erste Diffusion für irgend- 55 wird durch eine Maske hindurch belichtet, die eine eine erforderliche Isolation der Bauteile verwendet. undurchlässige, derjenigen Fläche entsprechende
Bei beiden Verfahren können isolierte Ober- Fläche aufweist, von der das Oxyd zu entfernen ist. flächenbereiche als Widerstände und die Sperr- Bei der Entwicklung wird der unbelichtete Lack entschichten von in Sperrichtung betriebenen gleich- fernt, worauf durch chemische Ätzung die Oxydrichtenden Übergängen als Kondensatoren verwendet 60 sciücht 6 von uen unbelichteten Flächen abgetragen werden. wird. Dadurch entsteht in der Oxydschicht ein »Fen-
Diejenigen Elektroden, welche in den Öffnungen ster«. Danach wird der entwickelte Lack durch ein der Oxydschicht angebracht werden, erfordern groß- Lösungsmittel abgetragen. Durch das genannte »Fenflächige Metallüberzugkoniakte, wie dies oben be- ster« wird dann ein Störstoff vom p-Typ eindiffunzüglich einzelner Halbleiterelemente erwähnt wurde. 65 diert, um die Basiszone 4 zu bilden. Diese Diffusion Weiter sind Verbindungen über die Oxydschicht zur wird in einer oxydierenden Atmosphäre vorgenom-Vervollständigung der gewünschten Schaltung her- men, so daß die gesamte Oberfläche des Siliziumzustellen, und es ist zweckmäßig, die genannten Kon- plättchens 1 mit der Oxydschicht f, bedeckt wird. Die
selektive Ätzung mit Hilfe des lichtempfindlichen zuschirmen, wenn sich die Molybdänschalen in
Lackes und einer Maske wird hierauf wiederholt und heißem Zustand befinden, aber kein Niederschlag
dann die Emitterzone S durch Eindiffundieren eines erfolgen soll.
Störstoffes vom η-Typ erzeugt, während wiederum Beim Betrieb wird das Glasgefäß zunächst auf die Oberfläche des Plättchen«! mit der Oxydschicht 6 5 einen Druck von ungefähr 2 · 10~5 Torr evakuiert, überzogen wird. und dann wird die mit Chrom gefüllte Schale vor-Dieses Verfahren doppeltes Diffusion bewirkt, daß gewärmt, während die genannte Klappe das Plättdie Basiszone 4 eine höhere Störstoffkonzentration chen abschirmt. Hierauf wird dafür gesorgt, daß ein aufweist als die Kollektorzone 3, und zwar entspre- Niederschlag gemäß dem folgenden Zeitschema stauchend einem spezifischen Widerstand von ungefähr io finden kann:
0,5 Ohm cm, und daß die Emitterzone S eine noch j Das Plättchen wird durch die K, [rei.
höhere Storstoffkonzentration aufweist we ehe einem ben und Chrom allein niedergeSchlagen;
spezifischen Widerstand von ungefähr 0,01 Ohnvcrn 2 die mi{ Go,d fiUUe Scha]e ^ ^f SQ
entspricht. Durch erneute selektive Atzung mit Hilfe daß Chrom un* Go,d niedergeschlagen werden;
von hchtempfindlichem Lack und einer Maske sorgt »s 3 die Temperatur der mit Go\d gefuflten Schale
Tnsitn ti S^S^Ä^SSfS Jä^^^ " 1^" "
Ausnahme der freigelegten Emitter- und Basiselek- 4 der Str B Qm de* Hei ule für die mit chrom
trodenflachen 7 und 8. Das sich ergebende Gebilde ffi„ Scha,e wifd ζ haltet so daß bd *b.
stellt einen npn-Epitaxia-Planartransistor dar, wel- »o nehmender Temperatur ein kleinerer Anteil
eher in einem Sihziump atchen 1 erzeugt worden ist, Chrom nied 4, wird> bis schließlich
und zwar vor der «erste lung der Kontakte mit den Go]d „ S ^ ·
Elektroden. Es ist lediglich ein Teil des Silizium- 6 b
plättchens 1 dargestellt, welches einen einzelnen Tran- Bei diesem Aufdampfverfahren kann die anfäng-
sistor enthält. Tatsächlich werden aber eine Anzahl as liehe Stufe der Vorerwärmung der das Chrom ent-
solcher Gebilde gleichzeitig im Plättchen hergestellt. haltenden Schale weggelassen werden. Auch können
Unter Bezugnahme auf die Fi g. 1, 2, 3 und 4 wird die getrennten Heizspulen weggelassen werden, indem nun ein erstes Verfahren zur Herstellung der Kon- man den Heizstrom direkt durch die Molybdäntakte auf den freiliegenden Emitter- und Basiselek- schalen hindurchleitet.
trodenflächen 7 und 8 des Transistors nach Fig. 1 30 Beim oben beschriebenen Verfahren des Nieder- und 2 beschrieben. In den F i g. 3 und 4 werden für schlagens eines Chrom-Gold-Films ist eine mit Öffgleiche Teile wie in den F i g. 1 und 2 die gleichen nungen versehene Maske verwendet worden, um den Bezugszeichen verwendet. Zunächst wird auf die Niederschlag auf die gewünschte Fläche zu beschrängesamte obere Oberfläche der Struktur der Fig. 1 ken. Gemäß einer Variante kann man Chrom-Gold und 2 Aluminium aufgedampft. Dann wird durch 35 auf die ganze Oberfläche des Plättchens aufdampfen selektive Ätzung mit Hilfe von Hchtempfindlichem und dann eine selektive Ätzung mit Photowider-Lack und einer Maske, die die Umkehrung der für Standsmaterial vornehmen, um die gewünschten die Belichtung der Elektrodenflächen 7 und 8 be- Flächen zu erhalten.
nutzten Maske ist, dafür gesorgt, daß die Flächen 7 In den F i g. 3 und 4 bestehen die durch das oben und 8 mit einem Aluminiumfilm bedeckt bleiben. 40 beschriebene Verfahren hergestellten großflächigen Hierauf wird das ganze Gebilde erwärmt, so daß an Metallüberzugskontakte 11 und 12 aus einer anfängder Übergangsfläche zwischen Aluminium und SiIi- liehen Schicht aus reinem Chrom, das gut an den zium eine Legierung entsteht, so daß gute ohmsche Aluminiumkontakten 9 und 10 und an der Silizium-Emitter- und Basiskontakte 9 und 10 (F i g. 3 und 4) oxydschicht 6 haftet, und aus einer abschließenden gebildet werden. 45 Schicht aus reinem Gold, das sowohl sehr gut leitend
Die nächste Stufe besteht in der Bildung groß- als auch weichlötbar ist. Zwischen diesen beiden
flächiger Metallüberzugkontakte 11 und 12, die die reinen Schichten ist ein Bereich von Legierungs-
Aluminiumkontakte 9 und 10 und die Oxydschicht 6 zusammensetzungen vorhanden, die durch Mischen
überlappen. Dies geschieht durch das nachstehend der beiden Metalle in der Dampfphase erhalten wor-
beschriebene Verfahren. 50 den sind. Der Film ist mechanisch stabil und gegen
Das Siliziumplättchen, das die Transistorstruktur Bruch durch Zugbeanspruchung widerstandsfähig. Es mit den aus Aluminium bestehenden Emitter- und wird angenommen, daß dies auf die abgestufte Zu-Basiskontakten enthält, wird auf der diese Kontakte sammensetzung des Films zurückzuführen ist.
enthaltenden Fläche chemisch gereinigt und dann in An Hand der Fi g. 1, 2 und 5 wird nun ein zweites einem glockenförmigen Glasgefäß, dessen geschlos- 55 Verfahren zur Bildung der Kontakte auf den Emittersene Seite sich oben befindet, aufgehängt, wobei die und Basiselektrodenflächen 7 und 8 des in den Fig. 1 genannte Fläche des Plättchens gegen zwei Molybdän- und 2 dargestellten Transistors beschrieben. Bei dieschalen gerichtet ist, die chemisch gereinigtes Chrom sem Verfahren wird die Stufe der Bildung von Alubzw. Gold enthalten. Die genannten Schalen stehen miniumkontakten gemäß dem vorstehend beschrieim thermischen Kontakt mit entsprechenden Heiz- 60 benen Verfahren weggelassen. Nach der Freilegung wicklungen, die über getrennte einstellbare Wider- der Emitter- und Basiselektrodenflächen 7 und 8 wird stände gespeist werden. ein Zwischenschritt eingeschaltet, der darin besteht,
Die vorbereitete Fläche des Siliziumplättchens eine starke Konzentration von p-Störstoff in die freiwird teilweise durch eine Platte mit öffnungen ab- gelegte Basiselektrodenfläche 8 einzudiffundieren, um gedeckt, so daß die Dämpfe den Teil des Plättchens 65 eine sehr dünne Oberflächenschicht 13 niedrigen speerreichen können, auf welchem der Überzug auf- zifischen Widerstandes zu erzeugen, der ungefähr gebracht werden soll. Es ist eine einstellbare Klappe gleichwertig ist demjenigen der Emitterzone S. Hiervorhanden, um das Plättchen gegen die Dämpfe ab- auf wird der Chrom-Gold-Film direkt auf den frei
liegenden Silizium-Emitter- und Basiszonen 7 und 8 und auf der Siliziumoxydschicht 6 niedergeschlagen, um die großflächigen Metallüberzugkontakte 11 und 12 zu bilden, wie dies aus F i g. 5 hervorgeht. Es zeigt sich, daß der Chrom-Gold-Film gut an der Siliziumoberfläche und an der Siliziumoxydschicht 6 haftet. Die Oberflächenschicht 13 mit niedrigem spezifischem Widerstand ist in diesem Falle nötig, um einen guten ohmschen Kontakt zwischen dem Silizium und dem Chrom-Gold-Film zu gewährleisten. Infolge des Doppel diffusionsverf ahrens zur Herstellung der Emitterzone 5 weist diese bereits eine hohe Störstoffkonzentration und damit einen genügend kleinen spezifischen Widerstand auf, um einen guten ohmschen Kontakt mit dem Chrom-Gold-Film zu gewährleisten.
Im vorstehenden sind zwei Verfahren zur Bildung großflächiger Metallüberzugkontakte auf den Emitter- und Basiselektrodenflächen eines Epitaxial-Planartransistors beschrieben worden, der in einem Siliziumplättchen erzeugt worden ist. Die beschriebenen Verfahren lassen sich selbstverständlich mit gleich gutem Erfolg auch auf Planartransistoren anwenden, die die zusätzliche Zone 2 niedrigen spezifischen Widerstandes nicht aufweisen, d. h. auf nichtepitaktische Planartransistoren.
Bei der Vervollständigung der Herstellung von Transistoren ist es nötig, für die Kollektorelektrode ebenfalls einen ohmschen Kontakt vorzusehen. Dies kann in bekannter Weise dadurch geschehen, daß man vom Siliziumplättchen die Einzeltransistoren abtrennt und die Kollektorelektrodenfläche jedes Transistors mit einem Metallträger verbindet, der einen ohmschen Kollektorkontakt bildet. Die Verbindung mit dem Träger kann beispielsweise durch Friktionsiegieren erfolgen.
Ein anderes Verfahren, das sich gut für die vorstehend beschriebenen Transistoren eignet, besteht darin, im Vakuum einen abgestuften Chrom-Gold-Überzugkontakt in der oben beschriebenen Weise auf der Koliektorelektrodenfläche des Siliziumplättchens niederzuschlagen, d. h. auf derjenigen Oberfläche des Siliziumplättchens, die der die Emitter- und Basiselektroden enthaltenden Oberfläche entgegengesetzt ist. In diesem Fall hat es sich als zweckmäßig erwiesen, vor dem Niederschlag die Kollektorelektrodenfläche zu polieren. Im Falle eines Epitaxial-Planartransistors wird ein gmer ohmscher Kontakt zwischen dem Chrom-Golcl-Übe rzug und der Zone 2 mit niedrigem spezifischem Widerstand hergestellt. Im Falle eines Planartransistors ohne Zone 2 ist es zunächst nötig, eine hohe Störstotlkonzentraticn von gleichem Leitfähigkeitstyp wie der der Kollektorzone in diese Zone einzudiffundieren, um eine sehr dünne Oberflächenschicht geringen spezifischen Widerstandes von beispielsweise ungefähr 0,005 Ohm · cm herzustellen. Wenn die Ei nzeltransistoren vom Siliziumplättchen abgetrennt werden, kann der Metallüberzugkontakt leicht an einen Träger angelötet werden. Gemäß einer Variante kann ein Drahtleiter direkt mit dem Metallüberzugkontakt verlötet werden.
Fig. 6 zeigt nun einen Einzeltransistor, der von einem Siliziumplättchen, wie Fig. 5 es zeigt, abgetrennt worden ist, wobei dieser Transistor einen aus einem Chrom-Gold-Überzug bestehenden ohmschen Kollektorkontakt 14 aufweist. An den Emitter-, Basis- und Kollektorkontakten sind die Silberdrähte 15. 16 bzw. 17 angelötet, und das Ganze ist in einen Harzkörper Γ8 eingebettet. Somit ist ein Transistorbauelement geschaffen, das sich vom Standpunkt dei Ansehlußkontakte und -leiter und der Einkapselung aus betrachtet für eine verhältnismäßig einfache Her stellung eignet. Der in Fig. 6 dargestellte und ai Hand dieser Figur beschriebene Transistor mit den aus dem niedergeschlagenen Chrom-Gold-Überzuj bestehenden ohmschen Kollektorkontakt 14, abei ohne Anschlußdrähte und Einkapselungsharz, be findet sich in einer für die Montage auf einer Glas
ίο unterlage zweckmäßigen Form, und zwar insbeson dere durch Anlöten an einen Chrom-Gold-Überzugkontakt, der auf einer Glasunterlage erzeugt worder ist.
Die Kollektorelektrode kann auf derjenigen Ober fläche des Siliziumplättchens hergestellt werden, di< die Emitter- und Basiselektroden enthält. Dies kanr dadurch geschehen, daß man einfach eine weiten Elektrodenfläche in der gleichen Weise freilegt, wi< dies für die Elektrodenflächen 7 und 8 (F i g. 1 und 2'
ao dargelegt worden ist. Dann werden an Stelle vor zwei großflächigen Metallüberzugkontakten (11 unc 12 in Fig. 3, 4 und 5) deren drei aufgebracht. Dif notwendige zusätzliche Oberflächenzone geringer spezifischen Widerstandes kann m der gleicher
»5 Weise durch Diffusion erhalten werden, wie dies füi die Basiselektrode (F i g. 5) beschrieben worden ist Die Beschreibung ist bisher auf Transistoren be
schränkt worden. Der Chrom-Gold-Überzug kanr auch zur Schaffung großflächiger Kontakte füi Planardioden verwendet werden, d. h. für Bau elemente, die auf einer Unterlage durch eine Technil gleicher Art hergestellt werden, wie sie oben fü; Transistoren beschrieben worden ist, wobei aber da; Eindiffundieren in die Unterlage nur einmal erfolgt um einen einzelnen gleichrichtenden Übergang zi schaffen.
Außerdem kann der Chrom-Gold-Überzug, wem er in geeigneter Konfiguration aufgebracht wird sowohl die großflächigen Kontakte auf den Elek troden einer Anzahl Planarelemente, die in einer ein zelnen Siliziumunterlage hergestellt worden sind, al: auch die Leiter zwischen den Elektroden dieser EIe mente bilden, so daß er einen Teil einer Festkörper schaltung bildet.
Als Variante kann bei allen vorstehend beschrie benen Anwendungen Mangan an Stelle von Chron bzw Silber an Stelle von Gold verwendet werden Ein Vorteil der Verwendung von Mangan und Silbe besteht darin, daß Mangan einen eindeutig höherei Dampfdruck aufweist als Silber. Daher kann das in Vakuum erfolgende Niederschlagen des abgestuftei Überzugs durch Erwärmung eines einzelnen Blocke erfolgen, der mehr Silber als Mangan enthält. Da Mangan verdampft zunächst allein, worauf dam Mangan und Silber verdampfen, bis schließlich de Block nur noch Silber enthält, so daß eine ab schließende Schicht aus reinem Silber nieder geschlagen wird.
Alle obigen Beispiele, welche sich auf npn-Tran sistoren beziehen, könnten selbstverständlich aucl J)Hp-Ti ansistoren zum Gegenstand haben. In diesen Falle treten η, γ oder n+ an Stelle von ρ, η oder p+ Ein wesentlicher Teil des Planarverfahrens besteh
in der Maskierung der Oberfläche des Kristalls zun Zwecke der Diffusion. Im gegenwärtigen Zeitpunk ist Silizium das am besten geeignete Halbleiter material für dieses Diffusionsverfahren, und zwa vom technischen Standpunkt aus, weil Silizium eil
stabiles Dioxyd aufweist, welches einfach durch Dampf und Sauerstoff während jedes Diffusionsschrittes erzeugt werden kann. Die vorliegende Erfindung ist jedoch auch auf andere Halbleiterkristalle anwendbar, aber in technisch weniger einfacher Art. Wenn z. B. Germanium betrachtet wird, ist zu sagen, daß Germaniumoxyd weniger stabil ist, aber es ist
10
möglich, das Planarverfahren dadurch zu verwenden, daß man eine Schicht aus Siliziummonoxyd niederschlägt.
Die beiden Metalle des metallischen Überzugs können natürliche oder absichtlich zugefügte, die Adhäsion und das Weichlöten aber nicht beeinträchtigende Verunreinigungen enthalten.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Metallischer Überzug auf einer isolierenden Unterlage, wobei der Überzug aus mehreren Teilschichten eines auf der Unterlage guthaftenden Metalls und eines zweiten, weichlötbaren Metalls besteht, wobei sich ferner auf der Unteriage eine Teilschicht des guthaftenden Metalls befindet und die oberste Teilschicht aus dem wcichlötbaren Metall besteht und wobei der prozentuale Anteil, des guthaftenden Metalls von Schicht zu Schicht bis zur obersten Teilschicht abnimmt, gekennzeichnet durch seine Verwendung als großflächiger Anschluß für Kontaktelektroden auf Halbleiterkörpern von planaren Halbleiterbauelementen, die auf der Halbleiterkörperoberfläche eine mit öffnungen versehene Silidumoxydschicht als isolierende Unterlage besitzen, durch deren öffnungen die Kontaktelektroden so zugänglich sind, mit Mangan oder Chrom als guthaftendes und Silber, bei Verwendung von Mangan, oder Gold, bei Verwendung von Chrom, als weichlötbares Metall.
2. Planare Halbleiterbauelemente nach An- »5 spruch 1, dadurch gekennzeichnet, daß die Kontaktelektroden als einlegierte Aluminiumschichten ausgebildet sind.
3. Planare Halbleiterbauelemente nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die der oxydierten Halbleiteroberfläche gegenüberliegende Fläche des Halbleiterkörpers mit dem metallischen Überzug kontaktiert ist.
4. Planare Halbleiterbauelemente nach einem der Ansprüche 1 bis 3 in einer Festkörperschalrung, dadurch gekennzeichnet, daß durch den metallischen Überzug die Schaltungsverbindungen zwischen den Halbleiterbauelementen gebildet sind.
40
DE1963J0024586 1962-05-25 1963-10-18 Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente Expired DE1302005C2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB20201/62A GB1010111A (en) 1962-05-25 1962-05-25 Vapour deposition of metallic films
GB36013/62A GB1044689A (en) 1962-09-21 1962-09-21 Improvements in or relating to mountings for semi-conductor devices
GB39650/62A GB1023531A (en) 1962-05-25 1962-10-19 Improvements in or relating to semiconductor devices
DEST19973A DE1179280B (de) 1962-11-09 1962-11-09 Verfahren zur Herstellung von loetfaehigen Kontaktstellen
GB48863/62A GB1024216A (en) 1962-05-25 1962-12-28 Improvements in or relating to circuit modules including semiconductor devices

Publications (2)

Publication Number Publication Date
DE1302005C2 true DE1302005C2 (de) 1975-08-07
DE1302005B DE1302005B (de) 1975-08-07

Family

ID=27512244

Family Applications (2)

Application Number Title Priority Date Filing Date
DEI23747A Pending DE1288174B (de) 1962-05-25 1963-05-21 Metallischer UEberzug auf einer isolierenden Unterlage
DE1963J0024586 Expired DE1302005C2 (de) 1962-05-25 1963-10-18 Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEI23747A Pending DE1288174B (de) 1962-05-25 1963-05-21 Metallischer UEberzug auf einer isolierenden Unterlage

Country Status (7)

Country Link
US (1) US3270256A (de)
BE (3) BE639640A (de)
CH (3) CH422927A (de)
DE (2) DE1288174B (de)
GB (2) GB1023531A (de)
NL (3) NL298258A (de)
SE (1) SE316221B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3339274A (en) * 1964-03-16 1967-09-05 Hughes Aircraft Co Top contact for surface protected semiconductor devices
US3325702A (en) * 1964-04-21 1967-06-13 Texas Instruments Inc High temperature electrical contacts for silicon devices
GB1052135A (de) * 1964-11-09
US3477123A (en) * 1965-12-21 1969-11-11 Ibm Masking technique for area reduction of planar transistors
DE1283970B (de) * 1966-03-19 1968-11-28 Siemens Ag Metallischer Kontakt an einem Halbleiterbauelement
US3504430A (en) * 1966-06-27 1970-04-07 Hitachi Ltd Method of making semiconductor devices having insulating films
US3840982A (en) * 1966-12-28 1974-10-15 Westinghouse Electric Corp Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same
US3480841A (en) * 1967-01-13 1969-11-25 Ibm Solderable backside ohmic contact metal system for semiconductor devices and fabrication process therefor
US3460003A (en) * 1967-01-30 1969-08-05 Corning Glass Works Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2
GB1258580A (de) * 1967-12-28 1971-12-30
DE1789062C3 (de) * 1968-09-30 1978-11-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
FR2048036B1 (de) * 1969-06-30 1974-10-31 Ibm
US3704166A (en) * 1969-06-30 1972-11-28 Ibm Method for improving adhesion between conductive layers and dielectrics
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
JPS53115069A (en) * 1977-03-18 1978-10-07 Nippon Mining Co Method of producing printed circuit board
FR2547112B1 (fr) * 1983-06-03 1986-11-21 Thomson Csf Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
KR102073790B1 (ko) * 2013-12-09 2020-02-05 삼성전자주식회사 투과형 광 셔터 및 상기 투과형 광 셔터의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR793015A (fr) * 1934-10-16 1936-01-15 Dispersion Cathodique S A Perfectionnements apportés à la dispersion cathodique
DE1006692B (de) * 1953-10-29 1957-04-18 Siemens Ag Verfahren zur Herstellung festhaftender Metallbelegungen auf Unterlagen aller Art
GB874965A (en) * 1958-07-09 1961-08-16 G V Planer Ltd Improvements in or relating to electrical circuits or circuit elements
US2973466A (en) * 1959-09-09 1961-02-28 Bell Telephone Labor Inc Semiconductor contact
US3199002A (en) * 1961-04-17 1965-08-03 Fairchild Camera Instr Co Solid-state circuit with crossing leads and method for making the same

Also Published As

Publication number Publication date
CH424889A (de) 1966-11-30
DE1288174B (de) 1969-01-30
BE632739A (de) 1900-01-01
NL298258A (de) 1900-01-01
CH468719A (de) 1969-02-15
US3270256A (en) 1966-08-30
GB1024216A (en) 1966-03-30
SE316221B (de) 1969-10-20
BE639640A (de) 1900-01-01
GB1023531A (en) 1966-03-23
CH422927A (de) 1966-10-31
BE637621A (de) 1900-01-01
NL299522A (de) 1900-01-01
DE1302005B (de) 1975-08-07
NL292995A (de) 1900-01-01

Similar Documents

Publication Publication Date Title
DE1302005C2 (de) Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE3311635C2 (de)
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4122845C2 (de) Photovoltaische Halbleitereinrichtung und Herstellungsverfahren dafür
DE1296265B (de) Verfahren zum Herstellen von Aluminiumkontakten auf einer Zwischenschicht aus einem Nichtaluminiummetall auf Halbleiterbauelementen
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE2602705C3 (de) Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2649738C2 (de) Halbleiterbauelement
DE3301457C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1816748A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE1965565A1 (de) Halbleitervorrichtung
DE2250570A1 (de) Verfahren zum herstellen von halbleiterbauteilen, die polykristallines silizium aufweisen
DE2937989C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1564136B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2603745C3 (de) Mehrschichtiger Metallanschlußkontakt und Verfahren zu seiner Herstellung
DE1923314A1 (de) Elektrische Verbindungen und Kontakte fuer Halbleitervorrichtungen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee