DE10318181A1 - Method and device for configurable hardware amplified program generation - Google Patents
Method and device for configurable hardware amplified program generation Download PDFInfo
- Publication number
- DE10318181A1 DE10318181A1 DE10318181A DE10318181A DE10318181A1 DE 10318181 A1 DE10318181 A1 DE 10318181A1 DE 10318181 A DE10318181 A DE 10318181A DE 10318181 A DE10318181 A DE 10318181A DE 10318181 A1 DE10318181 A1 DE 10318181A1
- Authority
- DE
- Germany
- Prior art keywords
- probe
- circuit board
- printed circuit
- probes
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title abstract description 8
- 239000000523 sample Substances 0.000 claims abstract description 195
- 238000012360 testing method Methods 0.000 claims abstract description 133
- 230000004044 response Effects 0.000 claims description 3
- 238000006073 displacement reaction Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 description 23
- 238000010168 coupling process Methods 0.000 description 23
- 238000005859 coupling reaction Methods 0.000 description 23
- 210000004027 cell Anatomy 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000013478 data encryption standard Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 210000003888 boundary cell Anatomy 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Ein Verfahren und eine Vorrichtung zum Ermöglichen einer Rekonfiguration eines Testsystems sind offenbart. Das Testsystem umfaßt eine Adapteranordnung und eine Testerelektronikanordnung. Die Adapteranordnung umfaßt zwei Sondenplatten, die ein Sondenfeld halten. Die beiden Sondenplatten umfassen eine Mehrzahl von Löchern, die sich durch jede Sondenplatte erstrecken. Jedes Loch umfaßt einen Flanschbereich zum Unterbringen einer Ablenkung der Sonden, die in die Löcher eingefügt sind, die sich durch die Sondenplatten erstrecken. Der Flanschbereich und die Verwendung flexibler Sonden ermöglichen eine Ablenkung und einen Versatz der Sonden in den Sondenplatten. Eine Testeranordnung umfaßt eine Mehrzahl von Abnutzungsanschlußflächen auf der Oberseite einer gedruckten Schaltungsplatine. Die Abnutzungsanschlußflächen sind positioniert, um das untere Ende der Sonden in Eingriff zu nehmen. Konfigurierbare Logikelemente, die an der Unterseite der gedruckten Schaltungsplatine angeordnet sind, werden verwendet, um Testsignale zu erzeugen und zu empfangen, und zwar abhängig davon, wo die Sonden einen Kontakt zu den Abnutzungsanschlußflächen auf der gedruckten Schaltungsplatine herstellen.A method and apparatus for enabling reconfiguration of a test system are disclosed. The test system includes an adapter assembly and a tester electronics assembly. The adapter assembly includes two probe plates that hold a probe field. The two probe plates include a plurality of holes that extend through each probe plate. Each hole includes a flange portion to accommodate a deflection of the probes inserted into the holes that extend through the probe plates. The flange area and the use of flexible probes allow deflection and displacement of the probes in the probe plates. A tester assembly includes a plurality of wear pads on top of a printed circuit board. The wear pads are positioned to engage the lower end of the probes. Configurable logic elements located on the underside of the printed circuit board are used to generate and receive test signals depending on where the probes contact the wear pads on the printed circuit board.
Description
Diese Erfindung bezieht sich auf Elektroniktestsysteme. Insbesondere bezieht sich die vorliegende Erfindung auf konfigurierbare Elektroniktestsysteme.This invention relates to Electronic test systems. In particular, the present relates Invention on configurable electronics test systems.
Moderne Elektroniksysteme sind komplexer geworden. Als ein Ergebnis sind auch die Systeme, die verwendet werden, um moderne Elektroniksysteme zu testen, komplexer geworden. Eine herkömmliche Digitalelektronik wird bei gedruckten Schaltungsplatinen (PCBs) oder integrierten Schaltungen verwendet. Diese gedruckten Schaltungsplatinen und integrierten Schaltungen umfassen Millionen digitaler Komponenten, wie zum Beispiel Logikgatter, Speicher, wie zum Beispiel Latch-Arrays, usw. Zusätzlich umfassen die Elektroniksysteme Millionen von Verbindungen zwischen den Komponenten, um Signale weiterzuleiten. Die Verbindung zwischen zwei Komponenten wird als eine Leiterbahn bezeichnet.Modern electronics systems have become more complex. As a result, the systems that are used to Testing modern electronics systems has become more complex. A conventional one Digital electronics is used in printed circuit boards (PCBs) or integrated circuits. These printed circuit boards and integrated circuits include millions of digital components, such as logic gates, memories, such as latch arrays, etc. Additionally include the electronics systems millions of connections between the components, to relay signals. The connection between two components is called a trace.
Testsysteme werden verwendet, um herkömmliche gedruckte Schaltungsplatinen und integrierte Schaltungen zu testen. Diese Testsysteme umfassen üblicherweise eine Schnittstelle, die als eine Koppelvorrichtung bekannt ist, zum schnittstellenmäßigen Verbinden mit einer zu testenden. Vorrichtung (DUT). Zusätzlich werden Testmuster und elektrische Signale durch eine Testerelektronik erzeugt, die mit der Koppelvorrichtung verbunden ist. Die DUT sitzt üblicherweise auf der Koppelvorrichtung und die Koppelvorrichtung sitzt üblicherweise auf der Testerelektronik.Test systems are used to conventional test printed circuit boards and integrated circuits. These test systems typically include an interface known as a coupling device for interfacing with one to be tested. Device (DUT). In addition, test patterns and electrical Signals are generated by tester electronics using the coupling device connected is. The DUT usually sits usually sits on the coupling device and the coupling device the tester electronics.
Herkömmliche Testsysteme sind üblicherweise als verdrahtete Testsysteme oder drahtlose Testsysteme gekennzeichnet. Bei einem verdrahteten Testsystem ist eine Anzahl von Schnittstellenplatinen in die Koppelvorrichtung geladen. Eine spe zifische Schnittstellenplatine, die als eine Sondenplatte bekannt ist, umfaßt ein Muster von Löchern zum Halten einer Anzahl von Sonden. Die Sonden liefern einen elektrischen Pfad von der Testerelektronik durch die Koppelvorrichtung zu der DUT. Wenn die Sonden in den Löchern plaziert sind, bilden die Sonden ein Muster, das als ein Sondenfeld bekannt ist. Das Sondenfeld stellt einen Kontakt zu der DUT auf einer Seite der Sonden her, um einen elektrischen Kontaktpunkt zwischen der Sonde und der DUT zu erzeugen. Das Sondenfeld ist spezifisch für die DUT. Bei einem verdrahteten Testsystem sind Drähte an das andere Ende der Senden gewickelt und werden zu der Testerelektronik geführt. Auf diese Weise wird ein elektrischer Pfad zwischen der Testerelektronik über die Drähte zu den Sonden und dann zu der DUT eingerichtet.Conventional test systems are common marked as wired test systems or wireless test systems. In a wired test system, there are a number of interface boards loaded into the coupling device. A specific interface board, known as a probe plate comprises a pattern of holes for Hold a number of probes. The probes provide an electrical one Path from the tester electronics through the coupling device to the DUT. If the probes in the holes are placed, the probes form a pattern that acts as a probe field is known. The probe field establishes contact with the DUT one side of the probes to establish an electrical contact point between the probe and the DUT. The probe field is specific for the DUT. In a wired test system, wires are on the other end of the Send wrapped and are led to the tester electronics. On this way, an electrical path between the tester electronics via the wires to the Probes and then set up to the DUT.
Bei einem drahtlosen Testsystem ist zusätzlich zu der Sondenplatte eine Schnittstellenplatine, die mit Leiterbahnen bestückt ist, in der Koppelvorrichtung plaziert. Die Schnittstellenplatine ist als eine drahtlose PCB bekannt. Die Oberseite der drahtlosen PCB ist in Kontakt zu dem Ende der Proben plaziert, die zuvor mit den Drähten in dem verdrahteten Testsystem verbunden waren. Ein zweiter Satz von Sonden stellt dann einen Kontakt zu der Unterseite der drahtlosen PCB an einem Ende und mit Schnittstellenkontakten in dem Elektroniktester an dem anderen Ende her. Als ein Ergebnis wird wieder ein elektrischer Pfad von der Testerelektronik durch die Koppelvorrichtung zu der DUT eingerichtet. Der erste Strang des elektronischen Pfads läuft von Schnittstellenpunkten auf der Testerelektronik zu den Sonden und zu der Unterseite der drahtlosen PCB. Ein Strom kann dann über Leiterbahnen in der drahtlosen PCB laufen. In dem zweiten Strang des elektronischen Pfades erstrecken sich die Sonden, die die Oberseite der drahtlosen PCB kontaktieren, in der Koppelvorrichtung nach oben und stellen einen Kontakt zu der Unterseite der DUT her.A wireless test system is additionally to the probe plate an interface board with conductor tracks stocked is placed in the coupling device. The interface board is known as a wireless PCB. The top of the wireless PCB is placed in contact with the end of the samples previously associated with the wires were connected in the wired test system. A second sentence of probes then makes contact with the underside of the wireless PCB at one end and with interface contacts in the electronics tester at the other end. As a result, electrical becomes again Path from the tester electronics through the coupling device to the DUT set up. The first strand of the electronic path runs from Interface points on the tester electronics to the probes and to the bottom of the wireless PCB. A current can then pass through conductor tracks run in the wireless PCB. In the second strand of the electronic Paths extend the probes that cover the top of the wireless Contact PCB, up in the coupling device and position contact the bottom of the DUT.
Die Testerelektronik umfaßt eine Mischung aus Hardware und Software, die auf ein Erzeugen von Testmustern gerichtet sind, die durch die Koppelvorrichtung zu der DUT übertragen werden. Ein umgekehrter Pfad wird ebenso zurück zu der Testerelektronik eingerichtet, um das Testmuster zu empfangen und zu bestimmen, ob die DUT den Test bestanden hat oder durchgefallen ist. Unterschiedliche Typen von Software können implementiert sein, wenn ein Tester implementiert wird. Die Software ist implementiert, um mit der Hardware zu arbeiten und den Typ von Test zu konfigurieren, der implementiert werden soll. Die Software-Hardware-Konfiguration ist statisch und bringt üblicherweise keine Veränderungen an Testmustern oder -sequenzen unter.The tester electronics include one Mixture of hardware and software based on the generation of test patterns are directed to the DUT through the coupling device become. A reverse path will also go back to the tester electronics set up to receive the test pattern and determine whether the DUT passed the test or failed. different Types of software can be implemented when a tester is implemented. The software is implemented to work with the hardware and the type of Configure the test to be implemented. The software hardware configuration is static and usually brings no changes on test patterns or sequences under.
Eine Klasse herkömmlicher Testelektroniken wurde entwikkelt, die als automatische Testausrüstung (ATE) bekannt ist. Eine ATE ist eine Mischung aus Software und Hardware, die in der Lage ist, automatisch Testsequenzen auf einer DUT laufenzulassen. Gesteuert durch Softwareroutinen kann eine ATE eine hochentwickelte Mustererzeugung und -analyse von zurückkehrenden Testmustern durchführen. Zusätzlich kann eine ATE Einstelllungen durchführen und ein Testen basierend auf den zurückgegebenen Testmustern verändern.A class of conventional test electronics was developed developed, which is known as automatic test equipment (ATE). A ATE is a mix of software and hardware capable is to automatically run test sequences on a DUT. controlled through software routines, an ATE can perform sophisticated pattern generation and analysis of returning Carry out test samples. additionally can perform ATE settings and test based on the returned Change test patterns.
Ein Beispiel eines häufigen Testes, der bei herkömmlichen Testsystemen (z. B. ATE) verwendet wird, ist ein Grenzabtasttest bzw. Boundary-Scan-Test. Ein Grenzabtasten kann verwendet werden, um einfache Herstellungsfehler, wie z. B. ein „Leerlauf" auf einer DUT, zu finden. Um einen vollständigen Test bei einer DUT durchzuführen, müssen alle Vorrichtungsanschlußstifte getestet werden. Auf einer komplexen DUT kann dies eine wesentliche Hürde erzeugen, da die DUT zuerst gründlich verstanden werden muß. Zusätzlich muß ein spezifischer Test aufgebaut und dann bereinigt (debugged) werden. Für komplexe DUTs kann dies Wochen oder Monate dauern. Ein Grenzabtasten liefert ein Verfahren, um Anschlußstifte auf der DUT mit einem eingeschränkten Maß an Anstrengung zu prüfen.An example of a common test that of conventional Test systems (e.g. ATE) is used is a limit scan test or boundary scan test. A boundary scan can be used to simple manufacturing defects such. For example, to find an "idle" on a DUT complete Perform a test on a DUT, everyone has to Device pins getting tested. On a complex DUT, this can create a major hurdle since the DUT first thoroughly must be understood. additionally has to be specific test is built and then debugged. For complex DUTs can take weeks or months. A boundary scan delivers a method of connecting pins on the DUT with a restricted Degree of Examine effort.
Um ein Grenzabtasten durchzuführen, wird ein Schaltungsaufbau zu der Standardlogikfunktion der DUT hinzugefügt. Bei einem Minimum umfaßt dies eine Hardware, die als ein Testzugriffstor (Test Access Port) bekannt ist, um die Grenzabtastoperation zu steuern. Der Testzugriff empfängt einen Testtakt (TCK) zur Bereitstellung von Zeitgebungsinformationen durch das Testzugriffstor und eine Testmodusauswahl (TMS) zum Auswählen eines Testbetriebsmodus. Zusätzlich sind Kontaktpunkte, die als Grenzabtastzellen bekannt sind, mit der DUT verbunden. Einige der Grenzabtastzellen, die als Testdaten-Ein-(TDI-)Zellen bekannt sind, werden verwendet, um Testmuster an die DUT anzulegen. Andere Grenzabtastzellen, die als Testdaten-Aus-(TDO-)Zellen bekannt sind, werden verwendet, um Testmuster auszulesen, die an die DUT angelegt werden. Zusätzlich sind auch 4 oder 5 zusätzliche Steuerungsanschlußstifte zu der DUT hinzugefügt, um die Grenzabtastfunktion zu steuern.To perform a boundary scan, circuitry added to the standard logic function of the DUT. At a minimum, this includes hardware known as a test access port to control the boundary scan operation. The test access receives a test clock (TCK) for providing timing information by the test access port and a test mode selection (TMS) for selecting a test operating mode. In addition, contact points known as boundary scan cells are connected to the DUT. Some of the boundary scan cells known as Test Data One (TDI) cells are used to apply test patterns to the DUT. Other boundary scan cells, known as test data out (TDO) cells, are used to read test patterns that are applied to the DUT. In addition, 4 or 5 additional control pins are added to the DUT to control the boundary scan function.
Der grundlegendste Grenzabtasttest ist ein äußerer Test. Ein äußerer Test verifiziert, daß die Eingangs/Ausgangstreiber der DUT funktionieren, die Verbindungsdrähte intakt sind und die Digitalkomponenten ordnungsgemäß an die Platine gelötet sind. Bei einem äußeren Test werden Daten seriell in die Vorrichtung durch die TDI-Leitung gebracht, um die Grenzabtastzellkette getaktet und dann an die Ausgänge angelegt. Die Ergebnisse werden durch die ATE abgetastet. Muster werden an die Eingänge der DUT angelegt, durch die Eingangsgrenzzellen erfaßt und auf der TDO-Leitung herausgetaktet. Die Ergebnisse werden durch die ATE abgetastet. Frühere Daten haben gezeigt, daß es, wenn eine DUT den äußeren Test besteht, eine hohe Wahrscheinlichkeit gibt, daß die DUT ordnungsgemäß funktioniert.The most basic boundary scan test is an external test. An outside test verified that the The DUT's input / output drivers work, the connecting wires are intact and the digital components are properly soldered to the circuit board. at an external test data is brought into the device serially through the TDI line, clocked around the limit scan cell chain and then applied to the outputs. The results are sampled by the ATE. Patterns are on the entrances the DUT is applied, detected by the input boundary cells and opened the TDO line clocked out. The results are supported by the ATE scanned. earlier Data has shown that if a DUT passes the outside test there is a high probability that the DUT will function properly.
Ein interner Test kann verwendet werden, um die Kernlogik der DUT zu testen. Der interne Test weist zwei Teile auf. Während des ersten Teils des internen Tests wird eine Sequenz von Instruktionen aktiviert. Ein interner Eigentest wird durchgeführt und nach einer vorgeschriebenen Anzahl von Taktzyklen werden die Ergebnisse zur Verifizierung aus der TDO heraus abgetastet. Bei dem zweiten Teil des internen Tests werden Instruktionen durchgeführt, die die Einrichtung zum Verschieben statischer Testmuster durch die Grenzabtastkette in die Vorrichtung liefern, die statischen Testmuster auf die Kernlogik anwenden und das resultierende Muster durch TDO zur Analyse durch die ATE herausverschieben.An internal test can be used to test the core logic of the DUT. The internal test points two parts on. While The first part of the internal test is a sequence of instructions activated. An internal self-test is carried out and after a prescribed Number of clock cycles will result in verification the TDO sampled out. The second part of the internal test instructions are carried out through the facility for moving static test patterns deliver the boundary scan chain to the device, the static Apply test patterns to the core logic and the resulting pattern postponed by TDO for analysis by ATE.
Ein Grenzabtasttelten kann auf Technologien (z. B. DUTs) angewendet werden, die mehrere Chipmodule aufweisen. Bei herkömmlichen Vorrichtungen können mehrere Chipmodule in einer Kette verbunden sein. Diese mehreren Chipmodule fallen üblicherweise in zwei Kategorien. Die erste Kategorie sind Mehrkettenmodule, die Zugriff auf einen internen Knoten aufweisen, und die zweite Kategorie sind Mehrkettenmodule, die keinen Zugriff auf interne Knoten aufweisen.Border scanning can be based on technologies (e.g. B. DUTs) are used, which have several chip modules. at usual Devices can several chip modules can be connected in a chain. These several Chip modules usually fall in two categories. The first category are multi-chain modules that Have access to an internal node, and the second category are multi-chain modules that have no access to internal nodes.
Wenn es einen internen Knotenzugriff gibt, können die Grenzabtastzellen um den Umfang der Mehrkettenmodule verbunden sein. Zusätzlich können die Grenzabtastzellen an einer inneren Schnittstelle jedes Mehrkettenmoduls positioniert sein. Bei dieser Konfiguration können Muster in Serie (z. B. TDI) zu den Grenzzellen an dem Umfang eines ersten Moduls in den Mehrkettenmodul abgetastet und parallel auf interne Grenzzellen angewendet werden, die zwischen dem ersten Modul und einem zweiten Modul angeordnet sind. Diese Muster werden dann von Grenzabtastzellen erfaßt, die an dem Umfang des zweiten Moduls in der Kette angeordnet sind, und seriell (z. B. TDO) heraus abgetastet. Als ein Ergebnis werden Verbindungen im Inneren der Platine durch das Grenzabtasten steuerbar oder sichtbar.If there is an internal node access there, can the boundary scan cells are connected around the circumference of the multi-chain modules his. additionally can the boundary scan cells at an inner interface of each multi-chain module be positioned. With this configuration, samples can be produced in series (e.g. TDI) to the boundary cells on the periphery of a first module in the multi-chain module sampled and applied in parallel to internal border cells that are arranged between the first module and a second module. These patterns are then detected by boundary scan cells that are arranged on the circumference of the second module in the chain, and serial (e.g. TDO) scanned out. As a result, connections become controllable or visible inside the board by border scanning.
Einige herkömmliche ATE-Systeme liefern die Einrichtung zum Testen eines Mehrkettenmoduls, die eine herkömmliche Logik (wie z. B. Nicht-Grenzabtastteile) umfaßt. Bei diesem Szenario werden Muster seriell durch die geeignete Grenzab tastvorrichtung herein abgetastet und parallel an die herkömmliche Logik angelegt. Die Ausgangszustände werden durch andere Grenzabtastvorrichtungen erfaßt, seriell heraus abgetastet und durch die ATE verifiziert.Some conventional ATE systems provide that Device for testing a multi-chain module, the conventional one Logic (such as non-boundary scan portions). In this scenario, patterns serially scanned in through the appropriate limit sensing device and parallel to the conventional one Logic created. The initial states are detected by other limit scanners, serially scanned out and verified by the ATE.
Herkömmliche Testsysteme sind entworfen, um eine spezifische DUT unterzubringen. Eine Koppelvorrichtung ist entworfen, um eine spezifische DUT unterzubringen, und die ATE ist entwickelt, um eine spezifische DUT zu testen. Es wird zum Beispiel angenommen, daß eine ATE konfiguriert ist, um eine Grenzabtastung bei einer Mehrmodulkette durchzuführen. Zusätzlich wird angenommen, daß eines der Module nach der Anfangskonfiguration der ATE in die Kette verbunden ist. Das zusätzliche Modul unterbricht den Grenzabtasttest in das Testen zweier Kettensegmente. Jedes davon muß separat getestet werden.Conventional test systems are designed to to accommodate a specific DUT. A coupling device is designed to accommodate a specific DUT, and the ATE is designed to test a specific DUT. For example, it is assumed that a ATE is configured to perform a boundary scan on a multi-module chain perform. additionally it is assumed that one of the modules connected in the chain after the initial configuration of the ATE is. The additional Module interrupts the boundary scan test in the testing of two chain segments. Each of these must be separate getting tested.
Als ein Ergebnis der Hinzufügung des letzten Moduls in der Kette werden drei Verbindungen aus der Perspektive des Grenzabtasttestes gebildet, nämlich Verbindungen, die zwischen Teilen des ersten Kettensegmentes auftreten, Verbindungen zwischen Teilen des zweiten Kettensegmentes und Verbindungen zwischen dem ersten und dem zweiten Kettensegment. Als ein Ergebnis ist die ATE gezwungen, drei Testfolgen zu bilden, die Ergebnisse der drei Testfolgen zu analysieren und die Ergebnisse in ein Format zu integrieren, das geeignet für einen Endbenutzer ist.As a result of the addition of the The last module in the chain is three connections from the perspective of the boundary scan test, namely connections between Parts of the first chain segment occur, connections between Share the second chain segment and connections between the first and second chain segment. As a result, the ATE forced to form three test sequences, the results of the three test sequences analyze and integrate the results into a format that is suitable for is an end user.
Alle Testrouten, die Plazierung der DUT und der Entwurf der Koppelvorrichtung, die schnittstellenmäßig mit der DUT verbunden ist, sind jedoch statisch. Eine spezifische Koppelvorrichtung zum Beispiel muß entwickelt werden, um ein Mehrkettenmodul mit zwei Modulen zu testen. Wenn ein drittes Modul hinzugefügt wird, muß eine neue Koppelvorrichtungskonfiguration implementiert werden, um ein Mehrkettenmodul mit mehreren Modulen unterzubringen und zu testen. Dies erfordert oft eine neue Plazierung von Sonden, neue Sondenplatten und neue Testmuster, die von der Testerelek tronik erzeugt werden. Anders ausgedrückt kann dies eine wesentliche Entwurfsanstrengung von Seiten des Testingenieurs erforderlich machen. Eine neue Sondenplatte zum Beispiel muß unter Umständen entworfen und entwickelt werden. Ein neuer Softwarecode muß unter Umständen entwickelt werden, um das neue Modul unterzubringen, das zu dem Ende der Kette hinzugefügt wird.However, all test routes, the placement of the DUT, and the design of the coupling device that interfaces with the DUT are static. For example, a specific coupling device must be developed to test a multi-chain module with two modules. When a third module is added, a new coupler configuration must be implemented to accommodate and test a multi-chain module with multiple modules. This often requires a new one Placement of probes, new probe plates and new test patterns that are generated by the tester electronics. In other words, this may require a significant design effort on the part of the test engineer. For example, a new probe plate may need to be designed and developed. A new software code may have to be developed to accommodate the new module that will be added to the end of the chain.
Zusätzlich zu den Problemen, die einem Durchführen eines Testes zugeordnet sind, wenn sich die DUT-Konfiguration verändert, gibt es auch Veränderungen, die unter Umständen durchgeführt werden müssen, um einen unterschiedlichen Test unterzubringen. Ein Kurzschlußerfassungstest, ein Leistungsleerlauferfassungstest und ein Verbindbarkeitsverifizierungstest sind zum Beispiel alles unterschiedliche Typen eines Tests, die eine Rekonfiguration des Testers erfordern können, die neue oder unterschiedliche Softwaretestcodes oder -routinen umfaßt. Ein Durchführen der verschiedenen Rekonfigurationen und Neuentwürfe ist zeitaufwendig und kostet den Entwerfer und letztendlich den Endbenutzer.In addition to the problems that a performing assigned to a test if the DUT configuration changes there are also changes the possibly be performed have to, to accommodate a different test. A short circuit detection test, a performance idle detection test and a connectivity verification test For example, all are different types of tests that a reconfiguration of the tester may require new or different Software test codes or routines. Performing the Different reconfigurations and redesigns is time consuming and costly the designer and ultimately the end user.
So besteht in der Technik ein Bedarf nach einem Testsystem, das unterschiedliche DUT-Testszenarien unterbringen kann. Es besteht in der Technik ein Bedarf nach einer leichten Art und Weise, um Testsequenzen für eine sich verändernde DUT zu erzeugen. Als letztes besteht in der Technik ein Bedarf nach einer Koppelvorrichtungstechnologie, die mit einem Tester integriert ist, der in der Lage ist, Testsequenzen basierend auf Veränderungen der DUT zu verändern.So there is a need in technology based on a test system that accommodates different DUT test scenarios can. There is a need in the art for an easy type and way to test sequences for a changing To generate DUT. Finally, there is a need for technology coupling technology that integrates with a tester is able to create test sequences based on changes to change the DUT.
Es ist die Aufgabe der vorliegenden Erfindung, ein System, eine Anordnung oder eine Vorrichtung zu schaffen, die ein benutzerfreundliches Testen unterschiedlicher DUTs unkomplizierter machen.It is the task of the present Invention to provide a system, an arrangement or a device which makes user-friendly testing of different DUTs easier do.
Diese Aufgabe wird durch ein System gemäß Anspruch 1, 2 oder 3, eine Anordnung gemäß Anspruch 4 oder 5 oder eine Vorrichtung gemäß Anspruch 6 gelöst.This task is done by a system according to claim 1, 2 or 3, an arrangement according to claim 4 or 5 or a device according to claim 6 solved.
Ein rekonfigurierbares Testsystem wird vorgelegt. Das Testsystem umfaßt eine Adapteranordnung, die in der Lage ist, unterschiedliche Kontaktpunkte in einer zu testenden Vorrichtung in Eingriff zu nehmen. Das Testsystem umfaßt außerdem eine Testeranordnung, die schnittstellenmäßig mit der Adapteranordnung verbunden ist. Die Testeranordnung umfaßt konfigurierbare Logikeinheiten, die verwendet werden, um Testsignale zu den unterschiedlichen Kontaktpunkten auf der zu testenden Vorrichtung zu erzeugen.A reconfigurable test system is presented. The test system includes an adapter assembly that is able to test different contact points in one To engage the device. The test system also includes a tester assembly the interface with the adapter arrangement is connected. The tester assembly includes configurable ones Logic units that are used to send test signals to the different contact points to generate on the device under test.
Bei einem Ausführungsbeispiel der vorliegenden Erfindung weist ein System eine Adapteranordnung auf, die eine erste Sondenplatte, die in der Lage ist, eine Sonde in einer ersten Position und in einer zweiten Position zu halten, eine zweite Sondenplatte, die unterhalb der ersten Sondenplatte positioniert ist, wobei die zweite Sondenplatte in der Lage ist, die Sonde in der ersten Position und in der zweiten Position zu halten, sowie eine Elektronikanordnung aufweist, die schnittstellenmäßig mit der Adapteranordnung verbunden ist. Die Elektronikanordnung weist eine gedruckte Schaltungsplatine, die eine Oberseite und eine Unterseite aufweist, eine erste Anschlußfläche, die mit der Oberseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die erste Anschlußfläche positioniert ist, um einen Kontakt zu der Sonde in der ersten Position herzustellen, eine zweite Anschlußfläche, die auf der Oberseite der gedruckter Anschlußfläche gekoppelt ist, wobei die zweite Anschlußfläche positioniert ist, um einen Kontakt zu der Sonde in der zweiten Position herzustellen, eine erste konfigurierbare Logikeinheit, die mit der Unterseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die erste konfigurierbare Logikeinheit Signale durch die gedruckte Schaltungsplatine zu der ersten Anschlußfläche erzeugt, wenn die Sonde in der ersten Position ist, und eine zweite konfigurierbare Logikeinheit, die mit der Unterseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die zweite konfigurierbare Logikeinheit Signale durch die gedruckte Schaltungsplatine an die zweite Anschlußfläche erzeugt, wenn die Sonde in der zweiten Position ist, auf.In one embodiment of the present Invention, a system has an adapter arrangement, the first Probe plate that is able to place a probe in a first position and hold in a second position, a second probe plate, which is positioned below the first probe plate, the second probe plate is able to position the probe in the first position and hold in the second position, as well as an electronics assembly has the interface with the adapter arrangement is connected. The electronics arrangement points a printed circuit board that has a top and a bottom has a first pad, the is coupled to the top of the printed circuit board with the first pad positioned is to make contact with the probe in the first position second pad, the is coupled on top of the printed pad, the second Pad positioned to make contact with the probe in the second position a first configurable logic unit with the bottom is coupled to the printed circuit board, the first configurable logic unit signals through the printed circuit board generated the first pad when the probe is in the first position, and a second configurable Logic unit connected to the bottom of the printed circuit board is coupled, the second configurable logic unit signals generated by the printed circuit board on the second pad, when the probe is in the second position.
Ein System weist eine Adapteranordnung, die eine Mehrzahl von Sonden unterbringt, die in der Lage sind, von einer ersten Position in eine zweite Position gelenkt zu werden, und eine Elektronikanordnung auf, die schnittstellenmäßig mit der Adapteranordnung verbunden ist, wobei die Elektronikanordnung eine Mehrzahl konfigurierbarer Logikeinheiten aufweist, wobei jede der Mehrzahl konfigurierbarer Logikeinheiten in der Lage ist, eine Varietät von Testmustern zur schnittstellenmäßigen Verbindung mit der Mehrzahl von Sonden zu erzeugen, wenn die Mehrzahl von Sonden in der ersten Position ist und wenn die Mehrzahl von Sonden in der zweiten Position ist.A system has an adapter arrangement that houses a plurality of probes capable of to be steered from a first position to a second position and an electronic arrangement that interfaces with the adapter arrangement is connected, the electronics arrangement has a plurality of configurable logic units, each of the plurality of configurable logic units is capable of one variety of test patterns for interfacing with the majority of probes when the plurality of probes are in the first Position and when the plurality of probes are in the second position is.
Eine Anordnung weist eine erste Sondenplatte, die ein erstes Loch umfaßt, das sich durch die erste Sondenplatte erstreckt, wobei das erste Loch, das sich durch die erste Sondenplatte erstreckt, einen ersten Flanschbereich umfaßt, der eine Ablenkung einer Sonde unterbringt, eine zweite Sondenplatte, die unterhalb der ersten Sondenplatte positioniert ist, wobei die zweite Sondenplatte ein zweites Loch umfaßt, das sich durch die zweite Sondenplatte erstreckt, wobei das zweite Loch, das sich durch die zweite Sondenplatte erstreckt, einen zweiten Flanschbereich umfaßt, der eine Ablenkung der Sonde unterbringt, und wobei das zweite Loch, das sich durch die zweite Sondenplatte erstreckt, mit dem ersten Loch ausgerichtet ist, das sich durch die erste Sondenplatte erstreckt, und eine Sonde auf, die in dem ersten Loch positioniert ist, das sich durch die erste Sondenplatte erstreckt, und in dem zweiten Loch positioniert ist, das sich durch die zweite Sondenplatte erstreckt, wobei die Sonde zu einer lateralen Bewegung durch ein Ablenken innerhalb des ersten Flanschbereichs, der eine Ablenkung der Sonde unterbringt, und ein Ablenken innerhalb des zweiten Flanschbereichs, der eine Ablenkung der Sonde unterbringt, in der Lage ist.An arrangement includes a first probe plate that includes a first hole that extends through the first probe plate, the first hole that extends through the first probe plate includes a first flange portion that accommodates deflection of a probe, a second probe plate, positioned below the first probe plate, the second probe plate including a second hole that extends through the second probe plate, the second hole that extends through the second probe plate includes a second flange portion that accommodates deflection of the probe, and wherein the second hole that extends through the second probe plate is aligned with the first hole that extends through the first probe plate and has a probe positioned in the first hole that extends through the first probe plate, and positioned in the second hole extending through the second probe plate, the probe e.g. u a latera len movement is capable of deflection within the first flange area that houses deflection of the probe and deflection within the second flange area that houses deflection of the probe.
Eine Anordnung weist eine gedruckte Schaltungsplatine, die eine Oberseite und eine Unterseite aufweist, eine erste Anschlußfläche, die mit der Oberseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die erste Anschlußfläche positioniert ist, um einen Kontakt zu einer Sonde in einer ersten Position herzustellen, eine zweite Anschlußfläche, die mit der Oberseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die zweite Anschlußfläche positioniert ist, um einen Kontakt zu der Sonde einer zweiten Position herzustellen, und eine konfigurierbare Logikeinheit auf, die mit der Unterseite der gedruckten Schaltungsplatine gekoppelt ist, wobei die konfigurierbare Logikeinheit Signale durch die gedruckte Schaltungsplatine zu der ersten. Anschlußfläche erzeugt, wenn die Sonde in der ersten Position ist, und Signale durch die gedruckte Schaltungsplatine zu der zweiten Anschlußfläche erzeugt, wenn die Sonde in der zweiten Position ist.One arrangement has a printed one Circuit board that has a top and a bottom, a first pad, the is coupled to the top of the printed circuit board with the first pad positioned to make contact with a probe in a first position a second pad, the is coupled to the top of the printed circuit board with the second pad positioned to make contact with the probe at a second position, and a configurable logic unit on the bottom the printed circuit board is coupled, the configurable Logic unit signals through the printed circuit board to the first. Pad created, when the probe is in the first position, and signals through the generated printed circuit board to the second pad, when the probe is in the second position.
Eine Vorrichtung weist eine gedruckte Schaltungsplatine, die eine Anschlußfläche umfaßt, eine Leistungsquelle, die eine Quellenspannung an die Anschlußfläche anlegt, einen Referenzeingang, der eine Referenzspannung trägt, und einen Komparator auf, der mit der Leistungsquelle gekoppelt und mit dem Referenzeingang gekoppelt ist, wobei der Komparator ein Ausgangssignal ansprechend auf die Quellenspannung und ansprechend auf die Referenzspannung erzeugt.One device has a printed one Circuit board that includes a pad, a power source that applies a source voltage to the pad, a reference input, that carries a reference voltage and a comparator coupled to the power source and is coupled to the reference input, the comparator an output signal in response to the source voltage and responsive generated on the reference voltage.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:Preferred embodiments of the present Invention are hereinafter referred to with reference to the accompanying drawings explained in more detail. It demonstrate:
Die Koppelvorrichtungsanordnung
Die Koppelvorrichtungsanordnung
Die Adapteranordnung
Die Sondenplatten
Wie oben erwähnt wurde, umfaßt jede
der Sondenplatten
Die zentriergebohrten Löcher sind
als
Ein Flansch
Bei der Operation der Adapteranordnung
(z. B.
Eine Massefolie
Während
eines Aufbaus kann die erste Sondenplatte
Die Fähigkeit, die Sonden abzulenken und durch einen Versatz zu bewegen, ermöglicht es, daß die Sonden einen Kontakt zu unterschiedlichen Punkten auf der zu testenden Vorrichtung und der Testelektronikanordnung herstellen. Sollte ein Bedarf bestehen, die Sonde zu bewegen und einen Kontakt zu der zu testenden Vorrichtung oder der Testelektronikanordnung an einem neuen Kontaktpunkt herzustellen, ermöglichen es das Verfahren und die Vorrichtung der vorliegenden Erfindung, daß ein Bediener neue Kontakte einrichtet.The ability to distract the probes and moving through an offset allows the probes a contact to different points on the one to be tested Manufacture device and test electronics assembly. Should be There is a need to move the probe and make contact with it testing device or the test electronics assembly on one Establishing a new contact point enables the procedure and the device of the present invention that an operator new contacts sets up.
Während
eines Koppelvorrichtungsaufbaus und -entwurfs wird, wenn eine Mehrzahl
von Sonden in den Sondenplatten
Ein konfigurierbares Logikelement,
wie zum Beispiel. ein freiprogrammierbares Gate-Array (FPGA) oder
eine komplexe programmierbare Logikvorrichtung (CPLD), ist als 301
gezeigt. Das konfigurierbare Logikelement ist an der Unterseite
der gedruckten Schaltungsplatine
Während
eines Aufbaus können
die Sonden von einer ersten Abnutzungsanschlußfläche
Eine planare Ansicht eines Arrays
konfigurierbarer Logikeinheiten (z. B. Objekt
Bei dem Verfahren und der Vorrichtung
der vorliegenden Erfindung kann jede Abnutzungsanschlußfläche
Claims (7)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/192,260 US6636061B1 (en) | 2002-07-10 | 2002-07-10 | Method and apparatus for configurable hardware augmented program generation |
| US10/192260 | 2002-07-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10318181A1 true DE10318181A1 (en) | 2004-01-29 |
Family
ID=28791609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10318181A Withdrawn DE10318181A1 (en) | 2002-07-10 | 2003-04-22 | Method and device for configurable hardware amplified program generation |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6636061B1 (en) |
| DE (1) | DE10318181A1 (en) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7047174B2 (en) * | 2001-05-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Method for producing test patterns for testing an integrated circuit |
| DE10224160A1 (en) * | 2002-05-31 | 2003-12-18 | Advanced Micro Devices Inc | Silicon-on-insulator substrate comprises bulk substrate, insulating layer, active semiconductor layer, and diffusion barrier layer having thickness and composition that prevent copper atoms from diffusing through |
| US6636061B1 (en) * | 2002-07-10 | 2003-10-21 | Agilent Technologies, Inc. | Method and apparatus for configurable hardware augmented program generation |
| US7202685B1 (en) * | 2005-11-30 | 2007-04-10 | International Business Machines Corporation | Embedded probe-enabling socket with integral probe structures |
| US7906982B1 (en) * | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
| US20080048685A1 (en) * | 2006-08-28 | 2008-02-28 | Corad Technology Inc. | Probe card having vertical probes |
| CN101303385B (en) * | 2007-05-09 | 2010-05-26 | 和硕联合科技股份有限公司 | Test machine |
| US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
| US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
| ITVI20110343A1 (en) * | 2011-12-30 | 2013-07-01 | St Microelectronics Srl | SYSTEM AND ADAPTER FOR TESTING CHIPS WITH INTEGRATED CIRCUITS IN A PACKAGE |
| US8588763B2 (en) * | 2012-01-09 | 2013-11-19 | Apple Inc. | Methods for testing wireless electronic devices using short message service |
| US9182425B2 (en) | 2012-05-21 | 2015-11-10 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Probe supporting and aligning apparatus |
| US10866266B2 (en) * | 2015-10-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Probe head receiver and probe card assembly having the same |
| TW201942581A (en) * | 2018-03-30 | 2019-11-01 | 日商日本電產理德股份有限公司 | Inspection jig, and inspecting device provided with same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801876A (en) * | 1986-04-18 | 1989-01-31 | Sagami Tsushin Kogyo Kabushiki Kaisha | Printed wiring board tester |
| US4935696A (en) * | 1987-04-16 | 1990-06-19 | Teradyne, Inc. | Test pin assembly for circuit board tester |
| US5493230A (en) * | 1994-02-25 | 1996-02-20 | Everett Charles Technologies, Inc. | Retention of test probes in translator fixtures |
| US6525551B1 (en) * | 1997-05-22 | 2003-02-25 | International Business Machines Corporation | Probe structures for testing electrical interconnections to integrated circuit electronic devices |
| US6066957A (en) * | 1997-09-11 | 2000-05-23 | Delaware Capital Formation, Inc. | Floating spring probe wireless test fixture |
| US6222377B1 (en) * | 1998-01-13 | 2001-04-24 | Masatoshi Kato | Circuit board probe device |
| US6208158B1 (en) * | 1998-06-03 | 2001-03-27 | Schein Research, Inc. | Zero static force assembly for wireless test fixtures |
| US6433562B1 (en) * | 1998-08-28 | 2002-08-13 | International Business Machines Corporation | Method and apparatus of interconnecting with a system board |
| US6419500B1 (en) * | 1999-03-08 | 2002-07-16 | Kulicke & Soffa Investment, Inc. | Probe assembly having floatable buckling beam probes and apparatus for abrading the same |
| US6541991B1 (en) * | 2001-05-04 | 2003-04-01 | Xilinx Inc. | Interface apparatus and method for testing different sized ball grid array integrated circuits |
| US6636061B1 (en) * | 2002-07-10 | 2003-10-21 | Agilent Technologies, Inc. | Method and apparatus for configurable hardware augmented program generation |
-
2002
- 2002-07-10 US US10/192,260 patent/US6636061B1/en not_active Expired - Lifetime
-
2003
- 2003-04-22 DE DE10318181A patent/DE10318181A1/en not_active Withdrawn
- 2003-08-05 US US10/634,598 patent/US6876214B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040027148A1 (en) | 2004-02-12 |
| US6636061B1 (en) | 2003-10-21 |
| US6876214B2 (en) | 2005-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60200992T2 (en) | "Timing" calibration and verification of electronic circuit testers | |
| DE69431844T2 (en) | TEST DEVICE FOR PRINTED CIRCUITS | |
| DE60121064T2 (en) | ARRANGEMENT AND METHOD FOR CALIBRATING A SEMICONDUCTED PULSE TEST APPARATUS FOR INTEGRATED CIRCUITS | |
| DE10318181A1 (en) | Method and device for configurable hardware amplified program generation | |
| DE3812654C2 (en) | ||
| DE60003312T2 (en) | PARALLEL CONTROLLER FOR SEMICONDUCTOR CIRCUITS | |
| DE4434927C2 (en) | Method of testing a circuit board | |
| DE69430637T2 (en) | DEVICE AND METHOD FOR TESTING INTEGRATED CIRCUITS | |
| DE10145152A1 (en) | Semiconductor integrated circuit testers and methods for testing semiconductor integrated circuits | |
| DE69314683T2 (en) | Method and device for checking input / output connections of the edge connector of a circuit card with boundary scan | |
| DE10053878A1 (en) | Semi-conductor test system has a test head that can be used with different test device modules for use with DUTs of different performance and clocking properties, | |
| DE4417580A1 (en) | Testing electronic assemblies using rotor technology to assemble the sensors | |
| DE10118206A1 (en) | Test system for LSI circuits accommodates selected test modules, holder for test component, measurement module and control computer, with bus interconnection | |
| EP0838688B1 (en) | Device and procedure for testing printed circuit boards | |
| DE69019436T2 (en) | Integrated circuit element adapter and method using the assembled element test adapter. | |
| DE102011087272A1 (en) | Semiconductor manufacturing and testing process, test equipment and test system | |
| DE10044408A1 (en) | Pin block structure for containment and support of connector pins for use in automatic testing of a wide range of semiconductor structures having different connector pin arrangements | |
| DE10339940A1 (en) | System and method for heterogeneous multi-point testing | |
| DE102011051880B4 (en) | METHOD AND SYSTEM FOR TESTING SEMICONDUCTOR CHIPS AT WAF LEVEL | |
| DE69720157T2 (en) | System and method for testing electronic devices | |
| DE69836407T2 (en) | Arrangement for checking the signal voltage level accuracy in a digital test device | |
| DE10056882C2 (en) | Method for calibrating a test system for semiconductor components and test substrate | |
| DE10323230A1 (en) | Methods and apparatus for characterizing board test coverage | |
| DE10260238B4 (en) | Adapter for testing one or more ladder arrangements and methods | |
| DE10043193B4 (en) | Tester for semiconductor substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |