DE10255357A1

DE10255357A1 - Gleichspanungswandlerschaltung und Verfahren zur Gleichspannungswandlung

Info

Publication number: DE10255357A1
Application number: DE10255357A
Authority: DE
Inventors: Jörg Kirchner; Kevin Scoones
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2002-11-27
Filing date: 2002-11-27
Publication date: 2004-06-17
Anticipated expiration: 2022-11-28
Also published as: US20040119450A1; DE10255357B4; US7135840B2

Abstract

Gleichspannungswandlerschaltung, die eine Induktivität 10, zwei steuerbare Schalter 12, 14 und eine Steuerschaltung 16 aufweist, die so ausgebildet ist, daß sie die Schalter 12, 14 so steuern kann, daß die Gleichspannungswandlerschaltung in zwei sich permanent abwechselnden Betriebsphasen arbeiten kann. Die Schalter 12, 14 sind in der Gleichspannungswandlerschaltung so angeordnet, daß dann, wenn die Steuerschaltung 16 in der ersten Betriebsphase den ersten Schalter 12 schließt und den zweiten Schalter 14 öffnet, ein Energiefluß vom Eingang der Gleichspannungswandlerschaltung zur Induktivität 10 erfolgt, und dann, wenn die Steuerschaltung in der zweiten Betriebsphase den ersten Schalter 12 öffnet und den zweiten Schalter 14 schließt, ein Energiefluß von der Induktivität 10 zum Ausgang der Gleichspannungswandlerschaltung erfolgt. Vor der Umschaltung von einer Betriebsphase in die andere Betriebsphase ist eine Zwischenphase eingefügt, bei der beide Schalter 12, 14 kurzzeitig geöffnet sind. Die Gleichspannungswandlerschaltung weist darüber hinaus ein Ruhemoduserfassungsmittel 18 auf, das so ausgebildet ist, daß es die Spannung an dem Anschluß der Induktivität 10, der mit dem zweiten Schalter verbunden ist, während der Zwischenphasen erfassen kann und aus der zeitlichen Entwicklung der Werte der erfaßten Spannung V¶SW¶ bestimmen kann, ob die Gleichspannungswandlerschaltung in einen Ruhemodus geschaltet werden soll, bei dem der erste und der zweite steuerbare Schalter 12, 14 ...

Description

Die Erfindung betrifft eine Gleichspannungswandlerschaltung mit einer Induktivität, zwei steuerbaren Schaltern und einer Steuerschaltung, die so ausgebildet ist, daß sie die Schalter so steuern kann, daß die Gleichspannungswandlerschaltung in zwei sich permanent abwechselnden Betriebsphasen arbeiten kann, wobei die Schalter in der Gleichspannungswandlerschaltung so angeordnet sind, daß dann, wenn die Steuerschaltung in der ersten Betriebsphase den ersten Schalter schließt und den zweiten Schalter öffnet, ein Energiefluß vom Eingang der Gleichspannungswandlerschaltung zur Induktivität erfolgt, und dann, wenn die Steuerschaltung in der zweiten Betriebsphase den ersten Schalter öffnet und den zweiten Schalter schließt, ein Energiefluß von der Induktivität zum Ausgang der Gleichspannungswandlerschaltung erfolgt. Die Erfindung betrifft darüber hinaus auch ein Verfahren zur Gleichspannungswandlung.
Gleichspannungswandlerschaltungen werden in vielen elektronischen Geräten eingesetzt. Ihre Aufgabe ist es, eine oder mehrere Gleichspannungen aus einer Eingangsspannung, die beispielsweise von einer Batterie bereitgestellt wird, zu erzeugen, an eine am Ausgang der Gleichspannungswandlerschaltung angebrachte Last anzulegen und diese mit dem benötigten Laststrom zu versorgen. Um unterschiedliche Spannungswerte und Polaritäten der benötigten Ausgangsspannungen zu erzeugen, werden unterschiedliche Ausführungen von Gleichspannungswandlerschaltungen verwendet, die die Eingangsspannung in eine höhere, niedrigere oder invertierte Ausgangsspannung wandeln können. Wichtige Entwurfskriterien der Gleichspannungswandlerschaltungen sind ein hoher Wirkungsgrad über einen weiten Bereich des Laststroms und ein einfacher Aufbau.
Eine Grundschaltung einer Gleichspannungswandlerschaltung vom Typ eines Aufwärts-Wandlers, der eine Eingangsspannung in eine betragsmäßig höhere Ausgangsspannung umsetzt, wird z.B. in dem Lehrbuch „Halbleiterschaltungstechnik" von U. Tietze und Ch. Schenk, 12. Auflage, Springer-Verlag, 2001, auf den Seiten 948-949 beschrieben. Diese Gleichspannungswandlerschaltung umfaßt eine Induktivität, deren einer Anschluß mit dem Eingang der Gleichspannungswandlerschaltung verbunden ist und deren anderer Anschluß über einen ersten steuerbaren Schalter mit Masse verbindbar ist und mit der Anode einer Diode verbunden ist, deren Kathode mit dem Ausgang der Gleichspannungswandlerschaltung verbunden ist.
In der Offenlegungsschrift DE 19940419 A1 wird in 2 eine Schaltung gezeigt, bei der die Diode durch einen zweiten steuerbaren Schalter ersetzt ist, um die durch die Diode auftretenden Energieverluste zu beseitigen.
Die Gleichspannungswandlerschaltung benötigt zur Steuerung der beiden Schalter eine Steuerschaltung, die mit den beiden Schaltern verbunden ist. Die Steuerschaltung erzeugt die Steuersignale der Schalter und dient darüber hinaus zur Regelung der Ausgangspannung. Eine solche Steuerschaltung wird beispielsweise in dem oben zitierten Lehrbuch von U. Tietze und Ch. Schenk auf Seite 946 beschrieben.
Die Regelung der Ausgangsspannung erfolgt hier über die Periodendauer der Schaltsignale für die beiden Schalter. Diese werden dabei mittels einer Impulsbreitenmodulatorschaltung so gesteuert, daß die Gleichspannungswandlerschaltung in zwei sich permanent abwechselnden Betriebsphasen arbeiten kann.
Während der ersten Betriebsphase ist der erste Schalter geschlossen und der zweite Schalter geöffnet. Damit kann Energie von einer am Eingang angeordneten Spannungsquelle zur Induktivität fließen. Wenn nun in der zweiten Betriebsphase der erste Schalter geöffnet und der zweite Schalter geschlossen ist, fließt Energie von der Induktivität zu einer am Ausgang der Gleichspannungswandlerschaltung angebrachten Last. Während der beiden Betriebsphasen stellt sich ein stetig ansteigender und wieder abfallender Strom durch die Induktivität ein.
Mit abnehmendem Laststrom muß der resultierende Gesamtstrom, der durch die Induktivität fließt, immer weiter abnehmen, so daß während der zweiten Betriebsphase der Strom durch die Induktivität bis auf Null oder auch unter Null abfallen kann. Dieser Modus des unterbrochenen Stromflusses ist jedoch mit einem relativ schlechten Wirkungsgrad verbunden, da sich durch das beim ständigen Schalten auftretende Umladen der Schalter-Gatekapazitäten ein Leistungsverlust ergibt. Deshalb kann die Gleichspannungswandlerschaltung auch in einem Ruhemodus arbeiten, in dem keine Energie zu oder von der Induktivität fließt. In diesem Ruhemodus, der auch als Skip-Modus (engl.: to skip = überspringen) bezeichnet wird, sind beide Schalter geöffnet. Falls die Ausgangsspannung unter einen vorherbestimmten Wert absinkt, muß der Ruhemodus wieder verlassen werden und das permanent abwechselnde Speichern von Energie in der Induktivität und Abgeben von in der Induktivität gespeicherter Energie beginnt erneut. Das Verlassen des Ruhemodus wird üblicherweise durch einen am Ausgang der Gleichspannungswandlerschaltung angebrachten Komparator erfaßt, der den Spannungspegel der Ausgangsspannung überwacht und mit einer Referenzspannung vergleicht.
Eine Bedingung für das Eintreten in den Ruhemodus ist folglich durch einen stromlosen Zustand der Induktivität gegeben. Die Stromrichtung in der Induktivität während der Phase t4 entscheidet über das Eintreten in den Ruhemodus. Üblicherweise wird der Strom durch die Induktivität bei Gleichspannungswandlerschaltungen nach dem Stand der Technik durch einen Operationsverstärker gemessen, wie es beispielsweise in der 2 der Druckschrift DE 19940419 A1 gezeigt ist. Der Operationsverstärker ist mit seinem invertierenden Eingang mit dem einen Anschluß des zweiten Schalters und mit seinem nichtinvertierenden Eingang mit dem anderen Anschluß des zweiten Schalters verbunden. Der ohmsche Widerstand des zweiten Schalters im eingeschalteten Zustand führt in Abhängigkeit des Laststroms zu einem Spannungsabfall, der mit dem Operationsverstärker nachgewiesen werden kann.
Die Auswertung dieser analogen Signale ist jedoch mit einigen Problemen verbunden. Da bei den meisten Ausführungsformen von Gleichspannungswandlerschaltungen der ohmsche Widerstand des zweiten Schalters im eingeschalteten Zustand sehr niedrig ist, muß ein entsprechend kleiner Spannungsabfall detektiert werden. Wenn beispielsweise der Schalter in Form eines MOSFETs ausgeführt ist, beträgt der Widerstand oftmals nur einige zehntel Ohm. Somit muß der Operationsverstärker mit einer hohen Verstärkung arbeiten. Zusätzlich erschwert die Offset-Spannung des Operationsverstärkers das genaue Festlegen der Schaltschwelle. Mögliche Streuungen der Kenngrößen der beteiligten Bauteile des Operationsverstärkers müssen ebenfalls berücksichtigt werden. Ein sicheres Umschalten ist somit nur mit einem großem Schaltungsaufwand zu erzielen und erfordert oftmals einen zeitaufwendigen individuellen Abgleich der Gleichspannungswandlerschaltungen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Gleichspannungswandlerschaltung zu schaffen, die ein sicheres Umschalten zwischen dem Betriebsmodus und dem Ruhemodus der Schaltung ermöglicht. Die Gleichspannungswandlerschaltung soll darüber hinaus einfach aufgebaut sein und kostengünstig herzustellen sein. Ferner soll durch die Erfindung ein besonders einfaches Verfahren zur Gleichspannungswandlung geschaffen werden.

Diese Aufgabe wird bei der eingangsgenannten Gleichspannungswandlerschaltung erfindungsgemäß dadurch gelöst, daß vor der Umschaltung von einer Betriebsphase in die andere Betriebsphase jeweils aus Sicherheitsgründen eine Zwischenphase eingefügt wird, bei der beide Schalter der Gleichspannungswandlerschaltung kurzzeitig geöffnet sind, und die Gleich spannungswandlerschaltung darüber hinaus ein Ruhemoduserfassungsmittel umfaßt, das so ausgebildet ist, daß es die Spannung an dem Anschluß der Induktivität, der mit dem zweiten Schalter verbunden ist, während der Zwischenphasen erfassen kann und aus der zeitlichen Entwicklung der Werte der erfaßten Spannung bestimmen kann, ob die Gleichspannungswandlerschaltung in einen Ruhemodus geschaltet werden soll, bei dem der erste und der zweite steuerbare Schalter permanent geöffnet sind.

Mit der neuen erfindungsgemäßen Gleichspannungswandlerschaltung ist ein wesentlich sichereres Umschalten vom Betriebsmodus in den Ruhemodus möglich, was dadurch erzielt wird, daß das Auftreten eines Spannungssprungs an einem internen Schaltungsknotenpunkt ausgewertet wird, was z.B. mittels einer digitalen Schaltung erfolgen kann. Die in bisherigen Gleichspannungswandlerschaltungen verwendeten analogen Schaltungsblöcke können entfallen, so daß bei der erfindungsgemäßen Gleichspannungswandlerschaltung kein aufwendiger Abgleich mehr nötig ist. Die erfindungsgemäße Gleichspannungswandlerschaltung ist einfach aufgebaut und läßt sich somit kostengünstig herstellen.

Die erfindungsgemäße Aufgabe wird auch durch ein erfindungsgemäßes Verfahren zur Gleichspannungswandlung mittels eines Gleichspannungswandlers, der eine Induktivität aufweist, gelöst, wobei das Verfahren eine erste Betriebsphase, bei der Energie in der Induktivität gespeichert wird, und eine zweite Betriebsphase aufweist, bei der die in der Induktivität gespeicherte Energie abgegeben und verwendet wird, um eine gewandelte Spannung zu erzeugen, wobei zwischen den Betriebsphasen aus Sicherheitsgründen eine Zwischenphase eingeschaltet wird, bei der kein Energiefluß zu der Induktivität erfolgt, und während der Betriebsphasen und der Zwischenphasen die Spannung an dem Anschluß der Induktivität, über den die gespeicherte Energie abgegeben wird, überwacht wird und aus der zeitlichen Entwicklung der Werte der überwachten Spannung bestimmt wird, ob der Gleichspannungswandler in einen Ruhemodus, bei dem kein Energiefluß zu oder von der Induktivität erfolgt, geschaltet wird.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. In der Zeichnung zeigen:

1 einen Schaltplan einer ersten Ausführungsform einer erfindungsgemäßen Gleichspannungswandlerschaltung;

2a–2d mehrere Graphen, in denen der zeitliche Verlauf der Gatespannungen, die an die bei einer Schaltung gemäß 1 verwendeten Schaltern angelegt werden, sowie der zeitliche Verlauf der an einem bestimmten Schaltungspunkt der Schaltung auftretenden Spannung aufgetragen sind; und

3 einen Schaltplan eines Ruhemoduserfassungsmittels, das bei einer weiteren Ausführungsform der erfindungsgemäßen Gleichspannungswandlerschaltung verwendet wird.

In der 1 ist eine Ausführungsform einer erfindungsgemäßen Gleichspannungswandlerschaltung vom Typ eines Aufwärts-Wandlers gezeigt, die eine Induktivität 10, einen ersten Schalter 12, einen zweiten Schalter 14, eine Steuerschaltung 16 und ein Ruhemoduserfassungsmittel 18 umfaßt. Die Schalter werden bei dieser Ausführungsform der erfindungsgemäßen Gleichspannungswandlerschaltung durch MOS-FETs gebildet. Der erste Schalter 12 ist ein NMOS-FET, der zweite Schalter 14 ein PMOS-FET. Um die Leistungsverluste der Schalter gering zu halten, werden die MOSFETs üblicherweise mit einer großen Drain-Source-Kanalbreite ausgeführt, so daß sie im eingeschalteten Zustand einen niedrigen Durchlaßwiderstand aufweisen. Alternativ können die beiden Schalter z.B. auch durch bipolare Transistoren gebildet werden.
Die Induktivität 10 ist so angeordnet, daß ihr einer Anschluß mit dem Anschluß für die Eingangsspannung V_E der Gleichspannungswandlerschaltung verbunden ist und ihr anderer Anschluß mit dem Drainanschluß des NMOS-FETs 12 und mit dem Sourceanschluß des PMOS-FETs 14. Der Sourceanschluß des NMOS-FETs 12 ist darüber hinaus mit einem festen Bezugspotential GND verbunden, das beispielsweise aus dem Massepotential bestehen kann. Der Drainanschluß des PMOS-FETs 14 ist mit dem Anschluß für die Ausgangsspannung V_A der Gleichspannungswandlerschaltung verbunden. Die Gateanschlüsse des NMOS-FETs 12 und des PMOS-FETs 14 sind jeweils mit einer Steuerschaltung 16 verbunden.
Die Steuerschaltung 16 erzeugt an ihren Ausgängen GATE-N bzw. GATE-P die Gatespannungen V_GATE-N bzw. V_GATE-P. Der Drainanschluß und der Sourceanschluß des PMOS-FETs 14 sind darüber hinaus mit einem Ruhemoduserfassungsmittel 18 verbunden. Der Ausgang des Ruhemoduserfassungsmittels 18 ist über die Leitung 20 mit der Steuerschaltung 16 verbunden.
Die Steuerschaltung 16 ist so ausgebildet, daß sie die Steuerung der beiden als Schalter wirkenden MOS-FETs übernehmen kann und beispielsweise mittels einer Impulsbreitenmodulation für die Regelung der Ausgangsspannung V_A sorgen kann. Da der genaue Aufbau der Steuerschaltung 16 nicht Bestandteil dieser Erfindung ist, werden im folgenden nur ihre wichtigsten Funktionsmerkmale beschrieben. Eine Schaltung zur Impulsbreitenmodulation, die diese Steuersignale erzeugen kann, wird beispielsweise in dem oben zitierten Lehrbuch von Tietze und Schenk auf Seite 949 beschrieben. Diese Schaltung läßt sich auf einfache Weise so abändern, daß sie als Teilschaltung der erfindungsgemäßen Gleichspannungswandlerschaltung eingesetzt werden kann.
Im folgenden wird die Ausführungsform der erfindungsgemäßen Gleichspannungswandlerschaltung für den Fall beschrieben, daß ihre Eingangsspannung V_E gegenüber einem Bezugspotential GND einen positiven Wert aufweist. Dem Fachmann ist jedoch bekannt, wie er erfindungsgemäße Gleichspannungswandlerschaltungen entwerfen kann, die auch bei invertierten Potentialverhältnissen arbeiten können, beispielsweise indem Transistoren eines ersten Leitungstyps durch Transistoren eines zweiten Leitungstyps ersetzt werden.
In der 2a und 2b sind der Verlauf der Gatespannungen V_GATE-N bzw. V_GATE-P gezeigt. Zum sicheren Ausschalten des PMOS-FETs 14 muß die Gatespannung V_GATE-P einen Spannungswert annehmen, der im wesentlichen der Ausgangsspannung V_A entspricht. Dies läßt sich am einfachsten dadurch erreichen, daß die Teile der Steuerschaltung 16, die die Gatespannungen erzeugen, mit der Ausgangsspannung V_A betrieben werden.
Die Steuerschaltung 16 ist so ausgebildet, daß die Gleichspannungswandlerschaltung in zwei Betriebsphasen arbeiten kann. Diese beiden Betriebsphasen wechseln sich permanent ab.
Der NMOS-FET 12 wird dabei in der ersten Betriebsphase während einer Zeitspanne t1 leitend geschaltet, der PMOS-FET 14 wird in der zweiten Betriebsphase für eine Zeitspanne t3 eingeschaltet. Zwischen diesen beiden Betriebsphasen befinden sich aus Sicherheitsgründen sogenannte Zwischenphasen, in denen beide Schalter für eine bestimmte Zeitspanne t2 bzw. t4 geöffnet sind. Diese Zwischenphasen werden eingeführt, um zu verhindern, daß aufgrund unterschiedlicher Schaltzeiten des NMOS-FETs 12 und des PMOS-FETs 14 kurzfristig beide Transistoren eingeschaltet wären, was zu einem Kurzschluß zwischen der Ausgangsspannung V_A und dem Massepotential GND führen würde.
Das permanent abwechselnde Ausführen dieser beiden Betriebsphasen findet nur dann statt, wenn ein bestimmter minimaler Strom am Ausgang der Gleichspannungswandlerschaltung fließt. In diesem Fall fließt durch die Induktivität 10 ein kontinuierlich ansteigender und wieder abfallender Strom.
Mit abnehmenden Laststrom muß der resultierende Gesamtstrom, der durch die Induktivität fließt, immer weiter abnehmen, so daß während der zweiten Betriebsphase der Strom durch die Induktivität bis auf Null abfallen kann, oder auch unter Null. In diesem Fall ist die Induktivität 10 während der zweiten Betriebsphase stromlos. Die Gleichspannungswandlerschaltung wird dann in einen Ruhemodus geschaltet, in dem sowohl der NMOS-FET 12 als auch der PMOS-FET 14 sperren, so daß kein Energiefluß zu und von der Induktivität 10 mehr auftritt. Das Eintreten dieses stromlosen Zustands der Induktivität 10 kann mittels des Ruhemoduserfassungsmittels 20 erkannt werden, wie im folgenden erläutert wird.
In der 1 ist ein Schaltungspunkt SW eingezeichnet, der durch den Sourceanschluß des PMOS-FETs 14, den Drainanschluß des NMOS-FETs 12 und den einen Anschluß der Induktivität 10 gebildet ist. Der Verlauf der Spannung V_SW am Schaltungspunkt SW ist in 2c für den Fall dargestellt, daß während beider Betriebsphasen der Strom I_ind durch die Induktivität 10 kontinuierlich fließt.
Während der Zeitspanne t1, wenn sich also die Gleichspannungswandlerschaltung in der ersten Betriebsphase befindet, fließt ein Strom vom Anschluß der Eingangsspannung V_E durch die Induktivität 10 zum Bezugspotential GND. Die Induktivität 10 wandelt in diesem Betriebsmodus die elektrische Energie in magnetische Energie um und speichert sie. Somit findet während der Zeitspanne t1 ein Energiefluß vom Eingang der Gleichspannungswandlerschaltung zur Induktivität 10 statt. Der Schaltungspunkt SW liegt im wesentlichen auf demselben Potential wie das Bezugspotential GND. In dieser ersten Betriebsphase steigt der Strom durch die Induktivität 10 linear mit der Zeit an, so daß sich aufgrund des größer werdenden Spannungsabfalls über dem endlichen Durchgangswiderstand des NMOS-FETs 12 ein leicht ansteigender Spannungswert V_SW am Schaltungspunkt SW ergibt.
Während der ersten Zwischenphase, also innerhalb der Zeitspanne t2, sperren beide Transistoren. Da in der Induktivität Energie gespeichert ist, wird der Schaltungspunkt SW spannungsmäßig solange ansteigen, bis die Spannung am Sourceanschluß des PMOS-FETs 14 um die Schwellenspannung des PMOS-FETs 14 höher ist als die Gatespannung V_GATE-P des PMOS-FETs 14. Der PMOS-FET 14 ist dann wieder im leitenden Zustand und die Spannung V_SW bleibt nahezu konstant.
In der zweiten Betriebsphase ist der NMOS-FET 12 gesperrt und der PMOS-FET 14 leitend geschaltet. Während der Zeitspanne t3 erfolgt somit ein Energiefluß zum Ausgang der Gleichspannungswandlerschaltung, da die gespeicherte magnetische Energie der Induktivität 10 wieder in einen elektrischen Strom zurückgeführt wird. Die Induktivität 10 dient als Energiequelle und die Ausgangsspannung V_A ist gegenüber der Eingangsspannung V_E um die Spannung der Induktivität 10 erhöht, da die Induktivität 10 mit der Eingangspannungsquelle in Reihe geschaltet ist. Die Spannung V_SW bleibt nahezu konstant und aufgrund des endlichen Durchlaßwiderstands des PMOS-FETs 14 ergibt sich ein leicht abfallender Spannungsverlauf, wie in 2c gezeigt ist.
Während der zweiten Zwischenphase, also innerhalb der Zeitspanne t4, sperren wiederum beide Transistoren. Da durch die Induktivität 10 weiterhin Strom fließt, wird der Schaltungspunkt SW spannungsmäßig wie im oben beschriebenen ersten Zwischenmodus ansteigen. Wenn die Spannung am Sourceanschluß des PMOS-FETs 14 um die Schwellenspannung des PMOS-FETs 14 höher als die Gatespannung V_GATE-P am PMOS-FET 14 ist, befindet sich der PMOS-FET 14 dann wieder im leitenden Zustand und die Spannung V_SW bleibt für die Zeitspanne t4 konstant.
Dies ist die bekannte Wirkungsweise eines Aufwärts-Wandlers. Durch einen Kondensator mit einem großen Kapazitätswert, der zwischen dem Anschluß der Ausgangsspannung V_A und dem Bezugspotential GND angebracht ist und in den Figuren nicht dargestellt ist, ist eine weitere Stabilisierung der Ausgangsspannung V_A möglich. Die Ausgangsspannung V_A kann dabei auf einen Wert eingestellt werden, der sich bei festem Strombedarf am Ausgang der Gleichspannungswandlerschaltung direkt aus dem Verhältnis der Zeitspannen t1 und t3 ergibt.
Insgesamt ergibt sich somit am Schaltungspunkt SW ein Spannungsverlauf, der während der beiden Betriebsphasen der Ausgangsspannung V_A bzw. dem Bezugspotential GND folgt und in den Zwischenphasen jeweils einen charakteristischen Spannungssprung ΔV aufweist, dessen Betrag der um die Schwellenspannung des PMOS-FETs 14 erhöhten Ausgangsspannung V_A entspricht.
In 2d ist der Verlauf der Spannung V_SW am Schaltungspunkt SW für den Fall dargestellt, daß der Ausgang der Gleichspannungswandlerschaltung mit einem sehr kleinen oder gänzlich verschwindenden Strom versorgt werden soll. Die Zeitspannen t1 und t3 sollen dabei von der Steuerschaltung 16 so festgelegt sein, daß der Strom I_ind durch die Induktivität 10 während der zweiten Betriebsphase Null wird oder auch unter Null absinkt.
Während der ersten Betriebsphase liegt der Schaltungspunkt SW wiederum im wesentlichen auf demselben Potential wie das Bezugspotential GND. Der Strom durch die Induktivität 10 wächst linear während der Zeitspanne t1 an und es ergibt sich, wie im oben betrachteten Fall, ein leicht ansteigender Spannungswert V_SW am Schaltungspunkt SW.
In der ersten Zwischenphase während der Zeitspanne t2 sperren die beiden Transistoren. Da in der Induktivität wiederum Energie gespeichert ist, wird der Schaltungspunkt SW spannungsmäßig solange ansteigen, bis die Spannung am Sourceanschluß des PMOS-FETs 14 um die Schwellenspannung des PMOS-FETs 14 höher ist als die Gatespannung V_GATE-P am PMOS-FET 14. Der PMOS-FET 14 ist dann wieder im leitenden Zustand und die Spannung V_SW bleibt nahezu konstant.
In der zweiten Betriebsphase ist für die Zeitdauer t3 der PMOS-FET 14 leitend geschaltet und die in der Induktivität 10 gespeicherte Energie fließt vollständig zu der am Ausgang der Gleichspannungswandlerschaltung angeordneten Last. Die Spannung V_SW bleibt wiederum nahezu konstant, wie in 2d gezeigt ist.
Während der zweiten Zwischenphase, also innerhalb der Zeitspanne t4, sperren wiederum beide Transistoren. Da durch die Induktivität 10 jedoch kein Strom oder ein negativer Strom fließt, wird der Schaltungspunkt SW im Gegensatz zum oben betrachteten Fall spannungsmäßig nicht ansteigen.
Insgesamt ergibt sich somit ein Spannungsverlauf am Schaltungspunkt SW, der während der beiden Betriebsphasen der Ausgangsspannung V_A bzw. dem Bezugspotential GND folgt und in der ersten Zwischenphase einen charakteristischen Spannungssprung ΔV aufweist, der der um die Schwellenspannung des PMOS-FETs 14 erhöhten Ausgangsspannung V_A entspricht. In der zweiten Zwischenphase tritt jedoch kein Spannungssprung ΔV auf, was in der 2d zu erkennen ist.
Das Ruhemoduserfassungsmittel 18 kann dieses Verhalten der Spannung V_SW am Schaltungspunkt SW auswerten, so daß für den Fall, daß die Induktivität 10 stromlos ist, die Gleichspannungswandlerschaltung in einen Ruhemodus geschaltet wird.
In 3 ist eine Ausführungsform eines Ruhemoduserfassungsmittels gezeigt, das so ausgebildet ist, daß es das oben beschrieben Verhalten der Spannung V_SW am Schaltungspunkt SW auswerten kann. Dazu ist der Schaltungspunkt SW mit dem Sourceanschluß eines weiteren PMOS-FETs 22 verbunden, dessen Gateanschluß mit dem Anschluß der Ausgangsspannung V_A verbunden ist. Der PMOS-FET 22 ist so ausgeführt, daß seine Schwellenspannung niedriger ist als die Schwellenspannung des PMOS-FETs 14. Man könnte alternativ hierzu auch die Gatespannung des PMOS-FETs 22 niedriger wählen als die des PMOS-FETs 14.
Der Drainanschluß des PMOS-FETs 22 ist mit dem einen Anschluß eines Widerstands R1, dem Drainanschluß eines weiteren NMOS-FETs 24 und dem Eingang I1 eines Speicherelementes 26 verbunden. Das Speicherelement 26 wird in dieser einfachen Ausführungsform durch ein flankengetriggertes Flip-Flop 26 gebildet, andere mögliche Realisierungen sind für einen Fachmann jedoch offensichtlich. Der Takteingang des flankengetriggerten Flip-Flops 26 ist mit dem Steuersignal CLK verbunden und der Ausgang O1 des flankengetriggerten Flip- Flops 26 ist mit der Steuerleitung 30 verbunden, über die der Steuerschaltung 16 das Eintreten in den Ruhemodus signalisiert werden kann.
Der Sourceanschluß des NMOS-FETs 24 und der andere Anschluß des Widerstands R1 sind mit einem festen Bezugspotential, das beispielsweise Masse sein kann, verbunden. Der Gateanschluß des NMOS-FETs 24 ist mit einem Steuersignal CLR verbunden, das, wie das Steuersignal CLK auch, von den Gatespannungen V_GATE-P bzw. V_GATE- _N ableitbar ist.
Wenn nun während der Dauer einer Zwischenphase ein Spannungssprung ΔV am Schaltungspunkt SW auftritt, liegt der Sourceanschluß des PMOS-FETs 22 auf einem Potential, das um die Schwellenspannung des PMOS-FETs 14 höher ist als die Ausgangsspannung V_A. Da die Schwellenspannung des PMOS-FETs 22 niedriger ist als die des PMOS-FETs 14, schaltet der PMOS-FETs 22 in einen leitenden Zustand und der Eingang I1 des flankengetriggerten Flip-Flops 26 verschiebt sich von Masse auf ein hohes Spannungspotential. Dies entspricht einem Übergang von einer logischen Null auf eine logische Eins. Zum Zeitpunkt des Endes der zweiten Zwischenphase kann dieser Zustand mit dem flankengetriggerten Flip-Flop 26 gespeichert werden. Dazu wird das Flip-Flop 26 mit der steigenden Flanke des Steuersignals CLK getriggert. Für dieses Steuersignal CLK kann beispielsweise die Gatespannung V_GATE- _N verwendet werden, da dieses Signal das Ende der zweiten Zwischenphase markiert.
Falls während der zweiten Zwischenphase kein Spannungssprung ΔV am Schaltungspunkt SW auftritt, bleibt der Eingang des Flip-Flops 26 auf einer logischen Null. Dieser Zustand wird ebenfalls am Ende der zweiten Zwischenphase durch das Flip-Flop 26 gespeichert.
In der ersten Zwischenphase ist der PMOS-FETs 14 in einem leitenden zustand. Durch die parasitären Kapazitäten am Eingang I1 des Flip-Flops 26 wird dieser Zustand gespeichert. Die Entladung der parasitären Kapazitäten könnte über den Widerstand R1 erfolgen. Beim Ruhemoduserfassungsmittel 18 nach 3 wird zum Löschen der logischen Eins der NMOS-FET 24 verwendet. Das Gatesignal CLR des NMOS-FETs 24 wird beispielsweise von einem Signal abgeleitet, das dann aktiv ist, wenn der PMOS-FET 14 eingeschaltet ist. Dadurch kann der Wert des Widerstandes R1 sehr groß sein, da die Entladung der parasitären Kapazität nicht mehr über diesen Widerstand R1 erfolgt.
Das Ruhemoduserfassungsmittel kann somit auf sehr einfache Weise mittels einer digitalen Schaltung realisiert werden. Über die Leitung 30, die mit dem Ausgang des Flip-Flops 24 verbunden ist, wird das Eintreten des Ruhemodus an die Steuerschaltung 16 weitergeleitet.
Bei steigendem Laststrom muß der Ruhemodus wieder verlassen werden. Dazu kann am Ausgang der Gleichspannungswandlerschaltung beispielsweise ein Komparator und eine mit einem Eingang des Komparators verbundene Referenzspannungsquelle angebracht sein, womit die Spannung am Ausgang der Gleichspannungswandlerschaltung im Ruhemodus erfaßt werden kann. Aus dem Wert der Spannung am Ausgang der Gleichspannungswandlerschaltung kann bestimmt werden, ob der Ruhemodus wieder verlassen werden soll.
Während des Ruhemodus können bis auf den Komparator und die Referenzspannungsquelle alle Komponenten der Gleichspannungswandlerschaltung abgeschaltet werden, wobei sichergestellt sein muß, daß die Schalter 12 und 14 geöffnet bleiben. Durch das Abschalten dieser Schaltungsteile nimmt der Stromverbrauch der erfindungsgemäßen Gleichspannungswandlerschaltung ab, so daß sich insgesamt ein sehr hoher Wirkungsgrad ergibt.
Vorangehend wurde eine Ausführungsform einer erfindungsgemäßen Gleichspannungswandlerschaltung beschrieben, die in Form eines Aufwärts-Wandlers ausgeführt ist. Dies sollte jedoch nicht als Beschränkung auf diesen Fall angesehen werden, da es für den Fachmann aus dieser Beschreibung zu ersehen ist, wie er erfindungsgemäße Gleichspannungswandlerschaltungen entwerfen kann, die z.B. die Funktion eines Abwärts-Wandlers, Inverter-Wandlers oder SEPIC-Wandlers (SEPIC = single-ended primary inductance converter, Eintakt-Wandler mit Primärspule) ausführen.
Bei der erfindungsgemäßen Gleichspannungswandlerschaltung erfolgt die Erfassung der Stromrichtung in der Spule während der Phase 14 mit einer digitalen Schaltung, die zuverlässig das Eintreten in den Ruhemodus signalisiert. Es sind insbesondere keine analogen Komponenten vorhanden, wie beispielsweise bei Gleichspannungswandlerschaltungen nach dem Stand der Technik. Damit entfallen die damit verbundenen aufwendigen Schaltungsmaßnahmen.

Claims

Gleichspannungswandlerschaltung mit einer Induktivität (10), zwei steuerbaren Schaltern (12, 14) und einer Steuerschaltung (16), die so ausgebildet ist, daß sie die Schalter (12, 14) so steuern kann, daß die Gleichspannungswandlerschaltung in zwei sich permanent abwechselnden Betriebsphasen arbeiten kann, wobei die Schalter (12, 14) in der Gleichspannungswandlerschaltung so angeordnet sind, daß dann, wenn die Steuerschaltung (16) in der ersten Betriebsphase den ersten Schalter (12) schließt und den zweiten Schalter (14) öffnet, ein Energiefluß vom Eingang der Gleichspannungswandlerschaltung zur Induktivität (10) erfolgt, und dann, wenn die Steuerschaltung in der zweiten Betriebsphase den ersten Schalter (12) öffnet und den zweiten Schalter (14) schließt, ein Energiefluß von der Induktivität (10) zum Ausgang der Gleichspannungswandlerschaltung erfolgt, dadurch gekennzeichnet, daß vor der Umschaltung von einer Betriebsphase in die andere Betriebsphase jeweils aus Sicherheitsgründen eine Zwischenphase eingefügt wird, bei der beide Schalter (12, 14) kurzzeitig geöffnet sind, die Gleichspannungswandlerschaltung darüber hinaus ein Ruhemoduserfassungsmittel (18) umfaßt, das so ausgebildet ist, daß es die Spannung an dem Anschluß der Induktivität (10), der mit dem zweiten Schalter verbunden ist, während der Zwischenphasen erfassen kann und aus der zeitlichen Entwicklung der Werte der erfaßten Spannung (V_SW) bestimmen kann, ob die Gleichspannungswandlerschaltung in einen Ruhemodus geschaltet werden soll, bei dem der erste und der zweite steuerbare Schalter (12, 14) permanent geöffnet sind.
Gleichspannungswandlerschaltung nach Anspruch 1, die so ausgebildet ist, daß sie die Eingangsspannung in eine Ausgangsspannung wandeln kann, deren Betrag größer als der der Eingangsspannung ist.
Gleichspannungswandlerschaltung nach Anspruch 1, die so ausgebildet ist, daß sie die Eingangsspannung in eine Ausgangsspannung wandeln kann, deren Betrag kleiner als der der Eingangsspannung ist.
Gleichspannungswandlerschaltung nach Anspruch 1, die so ausgebildet ist, daß sie die Eingangsspannung in eine Ausgangsspannung wandeln kann, deren Wert gegenüber dem der Eingangsspannung invertiert ist.
Gleichspannungswandlerschaltung nach Anspruch 2, bei der die Eingangsspannung der Gleichspannungswandlerschaltung an der Induktivität anliegt, der erste Schalter (12) ein NMOS-FET ist, wobei der Drainanschluß des NMOS-FETs mit der Induktivität (10) und der Sourceanschluß des NMOS-FETs mit einem Bezugspotential (GND) verbunden ist, und der zweite Schalter (14) ein PMOS-FET ist, wobei der Sourceanschluß des PMOS-FETs mit der Induktivität (10) und der Drainanschluß des PMOS-FETs mit dem Ausgang der Gleichspannungswandlerschaltung verbunden ist.
Gleichspannungswandlerschaltung nach Anspruch 5, bei der das Ruhemoduserfassungsmittel (18) einen weiteren PMOS-FET (22) und einen Widerstand (R1) umfaßt, wobei der weitere PMOS-FET (22) so ausgebildet ist, daß seine Schwellenspannung kleiner als die Schwellenspannung des ersten PMOS-FETs (14) ist, der Sourceanschluß des weiteren PMOS-FETs (22) mit dem Sourceanschluß des ersten PMOS-FETs (14) verbunden ist, der Gateanschluß des weiteren PMOS-FETs (22) mit dem Ausgang der Gleichspannungswandlerschaltung verbunden ist, der Drainanschluß des weiteren PMOS-FETs (22) mit dem ersten Anschluß des Widerstands (R1) verbunden ist, der zweite Anschluß des Widerstands (R1) mit dem Bezugspotential (GND) verbunden ist und das Ruhemoduserfassungsmittel (18) darüber hinaus ein Speicherelement (26) umfaßt, das den Schaltzustand des weiteren PMOS-FETs (22) speichern kann.
Gleichspannungswandlerschaltung nach Anspruch 6, bei der das Speicherelement aus einem flankengetriggerten Flip-Flop (26) besteht, dessen Eingang (I1) mit dem Drainanschluß des weiteren PMOS-FETs (22) verbunden ist und dessen Taktsignal (CLK) vom Schaltzustand des ersten Schalters abgeleitet werden kann.
Gleichspannungswandlerschaltung nach Anspruch 6 oder 7, bei der das Ruhemoduserfassungsmittel (18) einen weiteren NMOS-FET (24) umfaßt, wobei der Drainanschluß des weiteren NMOS-FETs (24) mit dem ersten Anschluß des Widerstands (R1), der Sourceanschluß des weiteren NMOS-FETs (24) mit dem zweiten Anschluß des Widerstands (R1) und der Gateanschluß des weiteren NMOS-FETs mit einem Signal verbunden ist, das von dem Steuersignal des zweiten Schalters abgeleitet ist.
Gleichspannungswandlerschaltung nach einem der vorhergehenden Ansprüche, die darüber hinaus ein Mittel umfaßt, das die Spannung am Ausgang der Gleichspannungswandlerschaltung im Ruhemodus erfassen kann und aus dem Wert der Spannung am Ausgang der Gleichspannungswandlerschaltung bestimmen kann, ob der Ruhemodus verlassen werden soll.
Gleichspannungswandlerschaltung nach Anspruch 9, bei der das Mittel zur Erfassung der Ausgangsspannung einen Komparator und eine Referenzspannungsquelle umfaßt.
Gleichspannungswandlerschaltung nach Anspruch 10, bei der im Ruhemodus mit Ausnahme des Komparators und der Referenzspannungsquelle alle Komponenten von der Energieversorgung abgeschaltet sind.
Verfahren zur Gleichspannungswandlung mittels eines Gleichspannungswandlers, der eine Induktivität aufweist, mit einer ersten Betriebsphase, bei der Energie in der Induktivität gespeichert wird, einer zweiten Betriebsphase, bei der die in der Induktivität gespeicherte Energie abgegeben und verwendet wird, um eine gewandelte Spannung zu erzeugen, wobei zwischen den Betriebsphasen aus Sicherheitsgründen eine Zwischenphase eingeschaltet wird, bei der kein Energiefluß zu der Induktivität erfolgt, und während der Betriebsphasen und der Zwischenphasen die Spannung an dem Anschluß der Induktivität, über den die gespeicherte Energie abgegeben wird, überwacht wird und aus der zeitlichen Entwicklung der Werte der überwachten Spannung bestimmt wird, ob der Gleichspannungswandler in einen Ruhemodus, bei dem kein Energiefluß zu oder von der Induktivität erfolgt, geschaltet wird.