[go: up one dir, main page]

DE102016120884A1 - An integrated apparatus and method for integrating an inductor into a semiconductor substrate - Google Patents

An integrated apparatus and method for integrating an inductor into a semiconductor substrate Download PDF

Info

Publication number
DE102016120884A1
DE102016120884A1 DE102016120884.1A DE102016120884A DE102016120884A1 DE 102016120884 A1 DE102016120884 A1 DE 102016120884A1 DE 102016120884 A DE102016120884 A DE 102016120884A DE 102016120884 A1 DE102016120884 A1 DE 102016120884A1
Authority
DE
Germany
Prior art keywords
core
coil
layer
insulation layer
magnetizable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016120884.1A
Other languages
German (de)
Inventor
Michael Kirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016120884.1A priority Critical patent/DE102016120884A1/en
Publication of DE102016120884A1 publication Critical patent/DE102016120884A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/20—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/04—Fixed inductances of the signal type with magnetic core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es ist eine integrierte Vorrichtung vorgesehen. Die integrierte Vorrichtung weist ein Halbleitersubstrat, einen Induktor und eine Isolationsschicht das Halbleitersubstrat und der Induktor auf. Der Induktor weist einen magnetisierbaren Kern mit einer Unterseite, einer Oberseite und sich von der Unterseite zur Oberseite erstreckenden Seitenwänden, eine Spulenstruktur mit wenigstens einer Wicklung um den magnetisierbaren Kern und eine Kern-Spulen-Isolation zwischen der Spulenstruktur und dem magnetisierbaren Kern auf, wobei die Kern-Spulen-Isolation auf der Unterseite, der Oberseite und den Seitenwänden des magnetisierbaren Kerns im Wesentlichen die gleiche Dicke aufweist.There is provided an integrated device. The integrated device comprises a semiconductor substrate, an inductor and an insulating layer, the semiconductor substrate and the inductor. The inductor comprises a magnetizable core having a bottom side, a top side and sidewalls extending from the underside to the top side, a coil structure having at least one winding around the magnetizable core and a core-coil insulation between the coil structure and the magnetizable core Core coil insulation on the bottom, the top and the side walls of the magnetizable core having substantially the same thickness.

Description

TECHNISCHES GEBIETTECHNICAL AREA

Hier beschriebene Ausführungsformen betreffen integrierte Vorrichtungen, insbesondere eine integrierte Vorrichtung mit einem integrierten Induktor und Verfahren zum Integrieren eines Induktors in ein Halbleitersubstrat.Embodiments described herein relate to integrated devices, in particular to an integrated device having an integrated inductor, and to methods of integrating an inductor into a semiconductor substrate.

HINTERGRUNDBACKGROUND

Es ist möglich, passive Elemente (beispielsweise Widerstände, Kondensatoren, Induktoren, Dioden usw.) herzustellen. Die Fähigkeit, diese Vorrichtungen in eine integrierte Vorrichtung zu implementieren, ist jedoch gewöhnlich durch CMOS-Prozesse und ihre Herstellungsfähigkeiten begrenzt. Insbesondere auf dem Gebiet von Induktoren sind im Allgemeinen nur kernlose integrierte Lösungen (geschichtete Spulen, Spiralspulen) oder Baugruppenlösungen (beispielsweise mit einer magnetischen Form) bekannt.It is possible to make passive elements (eg, resistors, capacitors, inductors, diodes, etc.). However, the ability to implement these devices in an integrated device is usually limited by CMOS processes and their manufacturing capabilities. In particular, in the field of inductors, generally only coreless integrated solutions (layered coils, spiral coils) or module solutions (for example with a magnetic form) are known.

Angesichts des vorstehend Erwähnten besteht Verbesserungsbedarf.In view of the above, there is room for improvement.

KURZFASSUNGSHORT VERSION

Gemäß einer Ausführungsform ist eine integrierte Vorrichtung vorgesehen. Die integrierte Vorrichtung weist ein Halbleitersubstrat, einen Induktor und eine Isolationsschicht das Halbleitersubstrat und der Induktor auf. Der Induktor weist einen magnetisierbaren Kern mit einer Unterseite, einer Oberseite und sich von der Unterseite zur Oberseite erstreckenden Seitenwänden, eine Spulenstruktur mit wenigstens einer Wicklung um den magnetisierbaren Kern und eine Kern-Spulen-Isolation zwischen der Spulenstruktur und dem magnetisierbaren Kern auf, wobei die Kern-Spulen-Isolation auf der Unterseite, der Oberseite und den Seitenwänden des magnetisierbaren Kerns im Wesentlichen die gleiche Dicke aufweist.According to one embodiment, an integrated device is provided. The integrated device comprises a semiconductor substrate, an inductor and an insulating layer, the semiconductor substrate and the inductor. The inductor comprises a magnetizable core having a bottom side, a top side and sidewalls extending from the underside to the top side, a coil structure having at least one winding around the magnetizable core and a core-coil insulation between the coil structure and the magnetizable core Core coil insulation on the bottom, the top and the side walls of the magnetizable core having substantially the same thickness.

Gemäß einer Ausführungsform ist ein Verfahren zum Integrieren eines Induktors in ein Halbleitersubstrat vorgesehen. Das Verfahren weist Folgendes auf: Bereitstellen eines Halbleitersubstrats, einer Isolationsschicht auf dem Halbleitersubstrat und eines unteren Spulenabschnitts auf einer ersten Seite der Isolationsschicht, Bilden einer ersten Kern-Spulen-Isolationsschicht zumindest auf dem unteren Spulenabschnitt, wobei die erste Kern-Spulen-Isolationsschicht eine Dicke von typischerweise 0,025 bis 0,25 µm aufweist, Bilden eines magnetisierbaren Kerns auf der ersten Kern-Spulen-Isolationsschicht, wobei der magnetisierbare Kern eine Unterseite, eine Oberseite und sich von der Unterseite zur Oberseite erstreckende Seitenwände aufweist, Bilden einer zweiten Kern-Spulen-Isolationsschicht auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns, wobei die zweite Kern-Spulen-Isolationsschicht eine Dicke aufweist, die im Wesentlichen gleich der Dicke der ersten Kern-Spulen-Isolationsschicht ist, und Bilden eines oberen Spulenabschnitts auf der zweiten Kern-Spulen-Isolationsschicht auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns.According to one embodiment, a method for integrating an inductor into a semiconductor substrate is provided. The method includes providing a semiconductor substrate, an insulating layer on the semiconductor substrate, and a lower coil portion on a first side of the insulating layer, forming a first core-coil insulating layer at least on the lower coil portion, wherein the first core-coil insulating layer has a thickness typically of 0.025 to 0.25 μm, forming a magnetizable core on the first core-coil insulation layer, the magnetizable core having a bottom surface, a top surface and sidewalls extending from bottom to top, forming a second core-coil surface. An insulating layer on the sidewalls and top of the magnetizable core, wherein the second core-coil insulating layer has a thickness substantially equal to the thickness of the first core-coil insulating layer, and forming an upper coil section on the second core-coil insulating layer. Insulation layer on the sides walls and the top of the magnetizable core.

Gemäß Ausführungsformen kann ein integrierter Hochleistungsinduktor mit einem Magnetkern bereitgestellt werden.According to embodiments, a high power integrated inductor may be provided with a magnetic core.

Fachleuten werden beim Lesen der folgenden detaillierten Beschreibung und bei der Betrachtung der anliegenden Zeichnungen zusätzliche Merkmale und Vorteile einfallen.Those skilled in the art will appreciate additional features and advantages upon reading the following detailed description and upon consideration of the accompanying drawings.

Figurenlistelist of figures

Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgerecht, und der Nachdruck wird vielmehr auf das Erläutern der Grundgedanken der Erfindung gelegt. Überdies bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:

  • 1 eine integrierte Vorrichtung gemäß einer Ausführungsform,
  • 2 in einer Schnittansicht eine integrierte Vorrichtung gemäß einer Ausführungsform,
  • 3A in einer Draufsicht einer integrierten Vorrichtung Prozesse gemäß einer Ausführungsform,
  • die 3B bis 3G in einer Schnittansicht einer integrierten Vorrichtung weitere Prozesse gemäß einer Ausführungsform,
  • 4A in einer Draufsicht einer integrierten Vorrichtung weitere Prozesse gemäß einer Ausführungsform,
  • die 4B bis 4F in einer Schnittansicht einer integrierten Vorrichtung weitere Prozesse gemäß einer Ausführungsform,
  • 5A in einer Draufsicht einer integrierten Vorrichtung weitere Prozesse gemäß einer Ausführungsform,
  • die 5B bis 5H in einer Schnittansicht einer integrierten Vorrichtung weitere Prozesse gemäß einer Ausführungsform,
  • 6 in einer Schnittansicht eine integrierte Vorrichtung gemäß einer Ausführungsform,
  • 7 in einer Draufsicht eine integrierte Vorrichtung gemäß einer Ausführungsform und
  • die 8A und 8B in einer Draufsicht eine integrierte Vorrichtung gemäß einer Ausführungsform.
The components in the figures are not necessarily to scale, and the emphasis is placed on explaining the principles of the invention. Moreover, like reference numerals designate corresponding parts throughout the figures. Show it:
  • 1 an integrated device according to an embodiment,
  • 2 in a sectional view an integrated device according to an embodiment,
  • 3A in a plan view of an integrated device processes according to an embodiment,
  • the 3B to 3G in a sectional view of an integrated device further processes according to an embodiment,
  • 4A in a plan view of an integrated device further processes according to an embodiment,
  • the 4B to 4F in a sectional view of an integrated device further processes according to an embodiment,
  • 5A in a plan view of an integrated device further processes according to an embodiment,
  • the 5B to 5H in a sectional view of an integrated device further processes according to an embodiment,
  • 6 in a sectional view an integrated device according to an embodiment,
  • 7 in a plan view an integrated device according to an embodiment and
  • the 8A and 8B in a plan view an integrated device according to an embodiment.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

In der folgenden detaillierten Beschreibung wird auf die anliegende Zeichnung Bezug genommen, die Teil hiervon ist und in der zur Erläuterung spezifische Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann. In dieser Hinsicht werden die Richtung betreffende Begriffe, wie „oben“, „unten“, „vorne“, „hinten“, „vorderste“, „hinterste“, „lateral“, „vertikal“ usw., mit Bezug auf die Orientierung der beschriebenen Figur bzw. Figuren verwendet. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtung zusätzlich zu anderen Orientierungen als jenen, die in den Figuren dargestellt sind, umfassen. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, werden die die Richtung betreffenden Begriffe nur zur Erläuterung verwendet und sollten in keiner Weise als einschränkend angesehen werden. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen, auch verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sie sollten auch nicht als einschränkend angesehen werden. Gleiche Begriffe bezeichnen in der gesamten Beschreibung gleiche Elemente. Es sei bemerkt, dass auch andere Ausführungsformen verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht als einschränkend anzusehen, und der Schutzumfang der vorliegenden Erfindung ist durch die anliegenden Ansprüche definiert. Die hier beschriebenen Ausführungsformen verwenden einen spezifischen Sprachgebrauch, der nicht als den Schutzumfang der anliegenden Ansprüche einschränkend ausgelegt werden sollte.In the following detailed description, reference is made to the accompanying drawing, which is part hereof and in which by way of illustration specific embodiments are set forth in which the invention may be practiced. In this regard, terms relating to the direction such as "top", "bottom", "front", "rear", "foremost", "rearmost", "lateral", "vertical", etc., with respect to the orientation of the described figure or figures used. These terms are intended to encompass different orientations of the device in addition to orientations other than those shown in the figures. Because components of embodiments can be positioned in a number of different orientations, the terms relating to the direction are used for purposes of illustration only and should not be construed as limiting in any way. Furthermore, terms such as "first," "second," and the like are also used to describe various elements, regions, portions, and so forth, and they should not be construed as limiting. Like terms refer to like elements throughout the description. It should be understood that other embodiments may be utilized and that structural or logical changes may be made without departing from the scope of the present invention. The following detailed description is therefore not to be considered as limiting, and the scope of the present invention is defined by the appended claims. The embodiments described herein use a specific language that should not be construed as limiting the scope of the appended claims.

In dieser Patentschrift wird davon ausgegangen, dass eine zweite Fläche eines Halbleitersubstrats durch die untere oder rückseitige Fläche gebildet ist, während eine erste Fläche durch die obere, vordere oder Hauptfläche des Halbleitersubstrats gebildet ist. Die in dieser Patentschrift verwendeten Begriffe „oberhalb“ und „unterhalb“ beschreiben daher eine Beziehung zwischen einem Strukturmerkmal und einem anderen Strukturmerkmal unter Berücksichtigung dieser Orientierung.In this patent, it is assumed that a second surface of a semiconductor substrate is formed by the lower or back surface while a first surface is formed by the upper, front or main surface of the semiconductor substrate. The terms "above" and "below" used in this specification therefore describe a relationship between one feature and another feature taking this orientation into account.

Die Begriffe „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Elementen.The terms "electrical connection" and "electrically connected" describe an ohmic connection between two elements.

Als nächstes wird eine Ausführungsform mit Bezug auf 1 beschrieben.Next, an embodiment will be described with reference to FIG 1 described.

1 zeigt eine integrierte Vorrichtung. Die integrierte Vorrichtung weist ein Halbleitersubstrat (in 1 nicht dargestellt, siehe Bezugszeichen 300 in 2), einen Induktor 331, 332, 340 und eine Isolationsschicht (in 1 nicht dargestellt, siehe Bezugszeichen 310 in 2) zwischen dem Halbleitersubstrat und dem Induktor 331, 332, 340 auf. 1 shows an integrated device. The integrated device comprises a semiconductor substrate (in 1 not shown, see reference numeral 300 in FIG 2 ), an inductor 331 . 332 . 340 and an insulating layer (in 1 not shown, see reference number 310 in 2 ) between the semiconductor substrate and the inductor 331 . 332 . 340 on.

In Zusammenhang mit der vorliegenden Offenbarung kann eine „integrierte Vorrichtung“ als eine Vorrichtung angesehen werden, die als eine kleine Platte in der Art eines Chips aus einem Halbleitermaterial gebildet ist. Die „integrierte Vorrichtung“ kann einen Satz elektronischer Schaltungen aufweisen. Die integrierte Vorrichtung kann in einer mehrere Schritte aufweisenden Sequenz photolithographischer und chemischer Verarbeitungsschritte hergestellt werden, während derer Elemente in der Art elektronischer Schaltungen, des Induktors 331, 332, 340 und der Isolationsschicht 310 allmählich auf dem Substrat 300 erzeugt werden. Wenngleich elektronische Schaltungen in der Art von Transistoren normalerweise während einer Front-end-of-line(FEOL)-Verarbeitung gebildet werden, können der Induktor 331, 332, 340 und die Isolationsschicht auch während einer Back-end-of-line(BEOL)-Verarbeitung gebildet werden. Während der BEOL-Verarbeitung werden typischerweise Metallschichten und Zwischenverbindungen gebildet. Das heißt, dass der Induktor 331, 332, 340 und die Isolationsschicht gebildet werden können, nachdem die FEOL-Verarbeitung abgeschlossen wurde, beispielsweise zur Bildung von Transistoren auf dem Substrat 300.In the context of the present disclosure, an "integrated device" may be considered as a device formed as a small plate, such as a semiconductor material chip. The "integrated device" may comprise a set of electronic circuits. The integrated device can be fabricated in a multi-step sequence of photolithographic and chemical processing steps, during which elements in the form of electronic circuits, the inductor 331 . 332 . 340 and the insulation layer 310 are gradually generated on the substrate 300. Although electronic circuits such as transistors are normally formed during a front-end-of-line (FEOL) processing, the inductor can 331 . 332 . 340 and the insulation layer may also be formed during back-end-of-line (BEOL) processing. During BEOL processing, metal layers and interconnects are typically formed. That is, the inductor 331 . 332 . 340 and the isolation layer may be formed after the FEOL processing has been completed, for example, to form transistors on the substrate 300.

Das Substrat 300 kann ein Halbleitermaterial, das für die Herstellung von Halbleiterkomponenten geeignet ist, aufweisen und/oder daraus bestehen. Beispiele solcher Materialien umfassen ohne Einschränkung elementare Halbleitermaterialien in der Art von Silicium (Si), Gruppe-IV-Verbundhalbleitermaterialien in der Art von Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien in der Art von Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminiumgalliumnitrid (AIGaN), Indiumgalliumphosphid (InGaPa) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien in der Art von Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die vorstehend erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen ohne Einschränkung Silicium(SixC1-x)- und SiGe-Heteroübergangs-Halbleitermaterial. Insbesondere kann das Substrat Silicium aufweisen und/oder aus Silicium bestehen.The substrate 300 may include and / or consist of a semiconductor material suitable for the manufacture of semiconductor components. Examples of such materials include, without limitation, elemental silicon (Si) type semiconductor materials, silicon carbide (SiC) or silicon germanium (SiGe) group IV compound semiconductor materials, III-V, binary, ternary, or quaternary semiconductor materials such as Gallium arsenide (GaAs), gallium phosphide (GaP), indium phosphide (InP), gallium nitride (GaN), aluminum gallium nitride (AIGaN), indium gallium phosphide (InGaPa) or indium gallium arsenide phosphide (InGaAsP), and binary or ternary II-VI semiconductor materials such as cadmium telluride (CdTe ) and mercury cadmium telluride (HgCdTe), to name a few. The semiconductor materials mentioned above are also referred to as homojunction semiconductor materials. When two different semiconductor materials are combined, a heterojunction semiconductor material is formed. Examples of heterojunction semiconductor materials include without limitation Silicon (Si x C 1-x ) and SiGe heterojunction semiconductor material. In particular, the substrate may comprise silicon and / or consist of silicon.

Der Induktor 331, 332, 340 weist einen magnetisierbaren Kern 340, eine Spulenstruktur 331, 332 und eine Kern-Spulen-Isolation 317 zwischen der Spulenstruktur 331, 332 und dem magnetisierbaren Kern 340 auf.The inductor 331 . 332 . 340 has a magnetizable core 340 , a coil structure 331 . 332 and a core coil insulation 317 between the coil structure 331 . 332 and the magnetizable core 340 on.

Der magnetisierbare Kern 340 hat eine Unterseite, eine Oberseite und Seitenwände, die sich von der Unterseite zur Oberseite erstrecken. In Zusammenhang mit der vorliegenden Offenbarung kann ein „magnetisierbarer Kern“ als ein Stück magnetisierbaren Materials, insbesondere mit einer hohen magnetischen Permeabilität, verstanden werden, das verwendet wird, um Magnetfelder einzuschließen und zu führen. Der magnetisierbare Kern 340 kann aus einem ferromagnetischen Material in der Art von Eisen oder ferrimagnetischen Verbindungen in der Art von Ferriten bestehen und/oder dieses aufweisen. Gemäß einer Ausführungsform kann der magnetisierbare Kern 340 aus Permalloy, das eine magnetische Nickel-Eisen-Legierung mit einem Nickelgehalt von etwa 80 % und einem Eisengehalt von etwa 20 % ist, bestehen und/oder dieses aufweisen. Permalloy hat eine hohe magnetische Permeabilität µr von etwa 3000 oder darüber oder sogar von etwa 5000. Die hohe Permeabilität, insbesondere in Bezug auf die Umgebung, konzentriert Magnetfeldlinien im magnetisierbaren Kern 340. Demgemäß kann der magnetisierbare Kern 340 das Magnetfeld der Spulenstruktur 331, 332 um einen Faktor von einigen tausend gegenüber jenem ohne den magnetisierbaren Kern 340 erhöhen.The magnetizable core 340 has a bottom, a top and sidewalls that extend from the bottom to the top. In the context of the present disclosure, a "magnetizable core" may be understood as a piece of magnetizable material, particularly having a high magnetic permeability, which is used to enclose and guide magnetic fields. The magnetizable core 340 may consist of and / or comprise a ferromagnetic material such as iron or ferrimagnetic compounds such as ferrites. According to one embodiment, the magnetizable core 340 permalloy, which is and / or comprises a nickel-iron magnetic alloy having a nickel content of about 80% and an iron content of about 20%. Permalloy has a high magnetic permeability μr of about 3000 or above, or even about 5000. The high permeability, particularly with respect to the environment, concentrates magnetic field lines in the magnetizable core 340 , Accordingly, the magnetizable core 340 the magnetic field of the coil structure 331 . 332 by a factor of several thousand over that without the magnetizable core 340 increase.

Die Spulenstruktur 331, 332 weist zumindest eine Wicklung um den magnetisierbaren Kern 340 auf. In Zusammenhang mit der vorliegenden Offenbarung kann eine „Spulenstruktur“ als ein elektrischer Leiter in Form einer Spule, Spirale oder Helix verstanden werden. Die Spulenstruktur 331, 332 kann mit Magnetfeldern, insbesondere mit einem Magnetfeld des magnetisierbaren Kerns 340, interagieren. Beispielsweise kann ein elektrischer Strom durch die Spulenstruktur 331, 332 geleitet werden, um ein Magnetfeld zu erzeugen. Gemäß einer Ausführungsform kann die Spulenstruktur 331, 332 aus einem leitfähigen Material in der Art von Kupfer bestehen und/oder dieses aufweisen.The coil structure 331 . 332 has at least one winding around the magnetizable core 340 on. In the context of the present disclosure, a "coil structure" may be understood as an electrical conductor in the form of a coil, spiral or helix. The coil structure 331 . 332 can with magnetic fields, in particular with a magnetic field of the magnetizable core 340 , to interact. For example, an electrical current through the coil structure 331 . 332 be routed to generate a magnetic field. According to one embodiment, the coil structure 331 . 332 consist of a conductive material in the manner of copper and / or have this.

Die Kern-Spulen-Isolation 317 zwischen der Spulenstruktur 331, 332 und dem magnetisierbaren Kern 340 kann eine elektrische Isolation zwischen der Spulenstruktur 331, 332 und dem magnetisierbaren Kern 340 bereitstellen. Gemäß Ausführungsformen hat die Kern-Spulen-Isolation 317 im Wesentlichen die gleiche Dicke auf der Unterseite, der Oberseite und den Seitenwänden des magnetisierbaren Kerns 340. In diesem Zusammenhang kann „im Wesentlichen die gleiche Dicke“ als eine Dicke mit einer Standardabweichung von +/- 10 % um eine mittlere Dicke, insbesondere mit einer Standardabweichung von +/-5 % um eine mittlere Dicke, verstanden werden. Dementsprechend kann die Kern-Spulen-Isolation 317 eine Dicke auf der Unterseite, der Oberseite und den Seitenwänden des magnetisierbaren Kerns aufweisen, die von einer mittleren Dicke um +/- 10 %, insbesondere +/- 5 %, abweicht.The core coil insulation 317 between the coil structure 331 . 332 and the magnetizable core 340 can be an electrical insulation between the coil structure 331 . 332 and the magnetizable core 340 provide. According to embodiments, the core-coil insulation has 317 essentially the same thickness on the underside, top and sidewalls of the magnetizable core 340 , In this context, "substantially the same thickness" may be understood as a thickness having a standard deviation of +/- 10% about an average thickness, in particular a standard deviation of +/- 5% about an average thickness. Accordingly, the core coil insulation 317 have a thickness on the underside, the top and the side walls of the magnetizable core, which deviates from an average thickness by +/- 10%, in particular +/- 5%.

Gemäß einer Ausführungsform kann der magnetisierbare Kern 340 durch eine Strukturplattierungs- oder Deep-Via-Ätztechnologie gebildet oder strukturiert werden. Dementsprechend kann der magnetisierbare Kern 340 durch Sputtern oder einen elektrogalvanischen Prozess abgeschieden werden. Der magnetisierbare Kern 340 kann ein Material mit einer hohen Permeabilität (µr > 3000), insbesondere bei einer niedrigen magnetischen Anisotropie, aufweisen. Der magnetisierbare Kern 340 kann so dimensioniert werden, dass er eine niedrige Remaneszenz durch einen hohen magnetischen Fluss erhält. Ferner kann der magnetisierbare Kern 340 eine runde oder ovale Form aufweisen, um magnetische Streufelder zu verringern.According to one embodiment, the magnetizable core 340 formed or patterned by a pattern-plating or deep-via etching technology. Accordingly, the magnetizable core 340 be deposited by sputtering or an electro-galvanic process. The magnetizable core 340 may have a material with a high permeability (μr> 3000), especially at a low magnetic anisotropy. The magnetizable core 340 can be dimensioned to give low remanence due to high magnetic flux. Furthermore, the magnetizable core 340 have a round or oval shape to reduce stray magnetic fields.

Gemäß einer Ausführungsform kann die Spulenstruktur 331, 332 durch eine Strukturplattierungs- oder Deep-Via-Ätztechnologie gebildet oder strukturiert werden. Dementsprechend kann die Spulenstruktur 331, 332 durch Sputtern oder einen elektrogalvanischen Prozess abgeschieden werden. Die Spulenstruktur 331, 332 kann aus Kupfer bestehen und/oder Kupfer aufweisen, um einen niedrigen elektrischen Widerstand, insbesondere im mOhm-Bereich, zu erhalten. Der zwischenstehende Abstand der Spulenstruktur 331, 332 und der Abstand zwischen dem magnetisierbaren Kern 340 und der Spulenstruktur 331, 332 kann klein gemacht werden, um Verluste der magnetischen Feldstärke zu minimieren.According to one embodiment, the coil structure 331 . 332 formed or patterned by a pattern-plating or deep-via etching technology. Accordingly, the coil structure 331 . 332 be deposited by sputtering or an electro-galvanic process. The coil structure 331 . 332 may consist of copper and / or copper, in order to obtain a low electrical resistance, in particular in the mOhm range. The intermediate distance of the coil structure 331 . 332 and the distance between the magnetizable core 340 and the coil structure 331 . 332 can be made small to minimize losses of magnetic field strength.

Wenn Ausführungsformen verwirklicht werden, kann die integrierte Vorrichtung Induktivitäten von bis zu 1 µH bei einem niedrigen R erzeugen und in das Halbleitersubstrat 300, beispielsweise einen Siliciumwafer, mit einer Oberflächenabdeckung von bis zu 0,5 mm2 integriert werden. Ferner können durch BEOL-Integration Kosten eingespart werden.When implementing embodiments, the integrated device can produce inductances of up to 1 μH at a low R and can be integrated into the semiconductor substrate 300, for example a silicon wafer, with a surface coverage of up to 0.5 mm 2 . Furthermore, BEOL integration can save costs.

2 zeigt eine integrierte Vorrichtung gemäß einer Ausführungsform in einer Schnittansicht. Wie in 2 dargestellt ist, weist die integrierte Vorrichtung das Halbleitersubstrat 300 und den Induktor 331, 332, 340 und die Isolationsschicht 310 zwischen dem Halbleitersubstrat 300 und dem Induktor 331, 332, 340 in einem oberen Abschnitt des Substrats 300 auf. In diesem Zusammenhang kann „oberer Abschnitt“ als ferner vom Substrat 300 verstanden werden. Insbesondere kann der „obere Abschnitt“ als dem Abschnitt, der während der BEOL-Verarbeitung gebildet wird, entsprechend verstanden werden. 2 shows an integrated device according to an embodiment in a sectional view. As in 2 is shown, the integrated device, the semiconductor substrate 300 and the inductor 331 . 332 . 340 and the insulation layer 310 between the semiconductor substrate 300 and the inductor 331 . 332 . 340 in an upper portion of the substrate 300. In this context, "upper portion" may be further understood by the substrate 300. In particular, the "upper section" may be considered the section formed during BEOL processing.

Die integrierte Vorrichtung kann eine Halbleitervorrichtung 350 aufweisen. Wenngleich in 2 zwei Halbleitervorrichtungen 350 dargestellt sind, kann die integrierte Vorrichtung eine beliebige Anzahl von Halbleitervorrichtungen 350 aufweisen, wie eine, zwei, drei, Millionen usw. Die Halbleitervorrichtung 350 kann ein erstes Dotierungsgebiet 351 und ein zweites Dotierungsgebiet 352 aufweisen. Gemäß einer Ausführungsform werden das erste Dotierungsgebiet 351 und das zweite Dotierungsgebiet 352 durch Dotieren des Substrats 300 mit jeweiligen Dotierungsstoffen, die in das Substrat 300 implantiert werden können, gebildet. Insbesondere können die Dotierungsstoffe des ersten Dotierungsgebiets 351 und die Dotierungsstoffe des zweiten Dotierungsgebiets 352 entgegengesetzte Halbleitungstypen sein. Wenn beispielsweise das erste Dotierungsgebiet 351 durch einen n-Dotierungsstoff dotiert wird, kann das zweite Dotierungsgebiet 352 durch einen p-Dotierungsstoff dotiert werden und umgekehrt. Das heißt, dass das erste Dotierungsgebiet 351 und das zweite Dotierungsgebiet 352 entgegengesetzte Leitfähigkeiten aufweisen können. Dadurch können zwischen dem ersten Dotierungsgebiet 351 und dem zweiten Dotierungsgebiet 352 pn-Übergänge gebildet werden.The integrated device may be a semiconductor device 350 exhibit. Although in 2 two semiconductor devices 350 As shown, the integrated device may include any number of semiconductor devices 350 such as one, two, three, millions, etc. The semiconductor device 350 may be a first doping region 351 and a second doping region 352 exhibit. According to one embodiment, the first doping region 351 and the second doping region 352 by doping the substrate 300 with respective dopants that may be implanted into the substrate 300. In particular, the dopants of the first doping region 351 and the dopants of the second doping region 352 be opposed half-line types. For example, if the first doping region 351 doped by an n-dopant, the second doping region 352 be doped by a p-type dopant and vice versa. This means that the first doping region 351 and the second doping region 352 may have opposite conductivities. As a result, between the first doping region 351 and the second doping region 352 pn junctions are formed.

Die Halbleitervorrichtung 350 kann ferner eine Elektrode 356 aufweisen. Die Elektrode 356 kann in der Nähe der wenigstens zwei Dotierungsgebiete 351, 352 über dem Substrat 300 gebildet werden. Beispielsweise kann die Elektrode 356 in einer halbüberlappenden Weise gebildet werden, so dass ein leitender Kanal zwischen den wenigstens zwei Dotierungsgebieten 351, 352 im Substrat 300 gebildet wird, wodurch ein Transistor gebildet wird. Dementsprechend kann die Elektrode 356 eine Gate-Elektrode sein. Die Elektrode 356 kann ein leitendes Material in der Art von Polysilicium aufweisen und/oder daraus bestehen.The semiconductor device 350 may further comprise an electrode 356 exhibit. The electrode 356 may be near the at least two doping regions 351 . 352 are formed over the substrate 300. For example, the electrode 356 be formed in a semi-overlapping manner, such that a conductive channel between the at least two doping regions 351 . 352 is formed in the substrate 300, whereby a transistor is formed. Accordingly, the electrode 356 be a gate electrode. The electrode 356 may comprise and / or consist of a conductive material such as polysilicon.

Wie in 2 dargestellt ist, kann die Isolationsschicht 310 über dem Substrat 300, insbesondere über der Halbleitervorrichtung 350, insbesondere in einem Gebiet, das während der BEOL-Verarbeitung gebildet wird, gebildet werden. Die Isolierschicht 310 kann eine oder mehrere Unterschichten in der Art von Isolierschichten 311, 312, 313 aufweisen und/oder ein Stapel von Isolierschichten in der Art der Isolierschichten 311, 312, 313 sein. Die Isolationsschicht 310, insbesondere die Isolierschichten 311, 312, 313, kann ein isolierendes Material in der Art von Siliciumoxid, Siliciumnitrid usw. aufweisen und/oder daraus bestehen. Insbesondere kann die Isolationsschicht 310, insbesondere die Isolierschichten 311, 312, 313, aus Siliciumnitrid bestehen.As in 2 is shown, the insulation layer 310 over the substrate 300, in particular over the semiconductor device 350 , in particular in an area formed during BEOL processing. The insulating layer 310 may be one or more sub-layers in the nature of insulating layers 311 . 312 . 313 and / or a stack of insulating layers in the nature of the insulating layers 311 . 312 . 313 be. The insulation layer 310 , in particular the insulating layers 311 . 312 . 313 , may comprise and / or consist of an insulating material such as silica, silicon nitride, etc. In particular, the insulation layer 310 , in particular the insulating layers 311 . 312 . 313 , consist of silicon nitride.

Die Spulenstruktur 331, 332 kann einen unteren Spulenabschnitt 331 und einen oberen Spulenabschnitt 332 aufweisen. Der untere Spulenabschnitt 331 und der obere Spulenabschnitt 332 können die zumindest eine Wicklung um den magnetisierbaren Kern 340 bilden. Die Spulenstruktur 331, 332, insbesondere der untere Spulenabschnitt 331 und der obere Spulenabschnitt 332, kann vom magnetisierbaren Kern 340 durch die Kern-Spulen-Isolation 317 getrennt und/oder isoliert werden. Gemäß Ausführungsformen kann die Dicke der Kern-Spulen-Isolation 317 zwischen 0,01 µm und 0,5 µm, insbesondere zwischen 0,025 µm und 0,25 µm, typischerweise zwischen 0,05 µm und 0,2 µm liegen. Insbesondere kann die Dicke der Kern-Spulen-Isolation 317 von der Spannungsrobustheit der integrierten Vorrichtung abhängen. Beispielsweise kann die Dicke der Kern-Spulen-Isolation 317 1 nm pro 1 V betragen, das während des Normalbetriebs an die Spulenstruktur 331, 332 anzulegen ist. Das heißt, dass die Dicke der Kern-Spulen-Isolation 317 von den Nennwerten der integrierten Vorrichtung abhängen kann. Für eine integrierte Vorrichtung mit einer an die Spulenstruktur 331, 332 anzulegenden Nennspannung von 100 V kann die Dicke der Kern-Spulen-Isolation 317 100 nm betragen. Für eine integrierte Vorrichtung mit einer an die Spulenstruktur 331, 332 anzulegenden Nennspannung von weniger als 25 V kann die Dicke der Kern-Spulen-Isolation 317 beispielsweise 25 nm betragen.The coil structure 331 . 332 may be a lower coil section 331 and an upper coil portion 332 exhibit. The lower coil section 331 and the upper coil section 332 may be the at least one winding around the magnetizable core 340 form. The coil structure 331 . 332 , in particular the lower coil section 331 and the upper coil section 332 , can from the magnetizable core 340 through the core coil insulation 317 separated and / or isolated. According to embodiments, the thickness of the core-coil insulation 317 between 0.01 μm and 0.5 μm, in particular between 0.025 μm and 0.25 μm, typically between 0.05 μm and 0.2 μm. In particular, the thickness of the core coil insulation 317 depend on the voltage robustness of the integrated device. For example, the thickness of the core coil insulation 317 1 nm per 1 V during normal operation on the coil structure 331 . 332 is to create. That is, the thickness of the core coil insulation 317 may depend on the nominal values of the integrated device. For an integrated device with one to the coil structure 331 . 332 Nominal voltage of 100 V can be applied to the thickness of the core coil insulation 317 100 nm. For an integrated device with one to the coil structure 331 . 332 Nominal voltage of less than 25 V can be applied to the thickness of the core coil insulation 317 for example, be 25 nm.

Die Kern-Spulen-Isolation 317 kann eine erste Kern-Spulen-Isolationsschicht 314 und eine zweite Kern-Spulen-Isolationsschicht 315 aufweisen. Die erste Kern-Spulen-Isolationsschicht 314 kann zwischen dem unteren Spulenabschnitt 331 und dem magnetisierbaren Kern 340 liegen, und/oder die zweite Kern-Spulen-Isolationsschicht 315 kann zwischen dem oberen Spulenabschnitt 332 und dem magnetisierbaren Kern 340 liegen. Weil die Dicke der Kern-Spulen-Isolation 317 von den Nennwerten der integrierten Vorrichtung abhängen kann, können sowohl die erste Kern-Spulen-Isolationsschicht 314 als auch die zweite Kern-Spulen-Isolationsschicht 315 die Dicke der Kern-Spulen-Isolation 317 aufweisen, wie gerade beschrieben wurde, und zwar insbesondere in Gebieten, in denen die erste Kern-Spulen-Isolationsschicht 314 und die zweite Kern-Spulen-Isolationsschicht 315 einander nicht überlappen. In Gebieten, in denen die erste Kern-Spulen-Isolationsschicht 314 und die zweite Kern-Spulen-Isolationsschicht 315 einander überlappen, kann die Gesamtdicke der Kern-Spulen-Isolation 317 doppelt so groß sein wie die Dicke, die dem Nennwert der integrierten Vorrichtung entspricht. Ferner können die erste Kern-Spulen-Isolationsschicht 314 und die zweite Kern-Spulen-Isolationsschicht 315 in Gebieten, in denen die erste Kern-Spulen-Isolationsschicht 314 und die zweite Kern-Spulen-Isolationsschicht 315 einander überlappen, dünner ausgebildet werden, so dass die Gesamtdicke der Kern-Spulen-Isolation 317 hoch genug ist, um dem Nennwert der integrierten Vorrichtung zu entsprechen.The core coil insulation 317 can be a first core coil insulation layer 314 and a second core coil insulation layer 315 exhibit. The first core coil insulation layer 314 can be between the lower coil section 331 and the magnetizable core 340 lie, and / or the second core coil insulation layer 315 can be between the upper coil section 332 and the magnetizable core 340 lie. Because the thickness of the core coil insulation 317 may depend on the ratings of the integrated device, both the first core-coil insulation layer 314 as well as the second core coil insulation layer 315 the thickness of the core coil insulation 317 as just described, particularly in areas where the first core-coil insulation layer 314 and the second core coil insulation layer 315 do not overlap each other. In areas where the first core coil insulation layer 314 and the second core coil insulation layer 315 can overlap each other the total thickness of the core coil insulation 317 twice the thickness corresponding to the nominal value of the integrated device. Furthermore, the first core-coil insulation layer 314 and the second core coil insulation layer 315 in areas where the first core coil insulation layer 314 and the second core coil insulation layer 315 overlap each other, are thinner, so that the total thickness of the core coil insulation 317 is high enough to match the nominal value of the integrated device.

Die Kern-Spulen-Isolation 317, insbesondere die erste Kern-Spulen-Isolationsschicht 314 und/oder die zweite Kern-Spulen-Isolationsschicht 315, kann ein isolierendes Material in der Art von Siliciumoxid oder Siliciumnitrid aufweisen und/oder dadurch gebildet sein. Gemäß den Ausführungsformen kann die Dicke der ersten Kern-Spulen-Isolationsschicht 314 und/oder der zweiten Kern-Spulen-Isolationsschicht 315 zwischen 0,01 µm und 0,5 µm, insbesondere zwischen 0,025 µm und 0,25 µm, typischerweise zwischen 0,05 µm und 0,2 µm, liegen. Insbesondere kann die Dicke der ersten Kern-Spulen-Isolationsschicht 314 und/oder der zweiten Kern-Spulen-Isolationsschicht 315 der Dicke der Kern-Spulen-Isolation 317 in Gebieten entsprechen, in denen die erste Kern-Spulen-Isolationsschicht 314 und die zweite Kern-Spulen-Isolationsschicht 315 einander nicht überlappen. Ferner kann die Dicke der Kern-Spulen-Isolation 317 der Dicke der ersten Kern-Spulen-Isolationsschicht 314 zuzüglich der Dicke der zweiten Kern-Spulen-Isolationsschicht 315 entsprechen.The core coil insulation 317 , in particular the first core-coil insulation layer 314 and / or the second core coil insulation layer 315 , may include and / or be formed by an insulating material such as silicon oxide or silicon nitride. According to the embodiments, the thickness of the first core-coil insulation layer 314 and / or the second core coil insulation layer 315 between 0.01 μm and 0.5 μm, in particular between 0.025 μm and 0.25 μm, typically between 0.05 μm and 0.2 μm. In particular, the thickness of the first core-coil insulation layer 314 and / or the second core coil insulation layer 315 the thickness of the core coil insulation 317 in areas where the first core coil insulation layer 314 and the second core coil insulation layer 315 do not overlap each other. Further, the thickness of the core coil insulation 317 the thickness of the first core coil insulation layer 314 plus the thickness of the second core-coil insulation layer 315 correspond.

Der untere Spulenabschnitt 331 kann in der Isolierschicht 310, insbesondere in der Isolierschicht 313, gebildet werden. Der untere Spulenabschnitt 331 kann mit dem oberen Spulenabschnitt 332 verbunden werden. Insbesondere kann der untere Spulenabschnitt 331 durch die Kern-Spulen-Isolation 317, beispielsweise durch eine Öffnung in der Kern-Spulen-Isolation 317, mit dem oberen Spulenabschnitt 332 verbunden werden. Der obere Spulenabschnitt 332 kann oberhalb der Isolierschicht 310 gebildet werden.The lower coil section 331 can in the insulating layer 310 , in particular in the insulating layer 313 to be formed. The lower coil section 331 can with the upper coil section 332 get connected. In particular, the lower coil section 331 through the core coil insulation 317 For example, through an opening in the core-coil insulation 317 , with the upper coil section 332 get connected. The upper coil section 332 can be above the insulating layer 310 be formed.

3A zeigt in einer Draufsicht einer integrierten Vorrichtung Prozesse gemäß einer Ausführungsform. 3A zeigt die integrierte Vorrichtung mit der Isolierschicht 310 und dem unteren Spulenabschnitt 331 auf dem Substrat 300 ausgebildet. Der Prozess zum Bilden der Isolierschicht 310 und des unteren Spulenabschnitts 331 wird mit Bezug auf die Schnittansichten entlang der Linie 309 (siehe 3A), wie in den 3B bis 3G dargestellt, beschrieben. 3A shows in a plan view of an integrated device processes according to one embodiment. 3A shows the integrated device with the insulating layer 310 and the lower coil portion 331 formed on the substrate 300. The process of forming the insulating layer 310 and the lower coil portion 331 becomes with reference to the sectional views along the line 309 (please refer 3A ), as in the 3B to 3G shown, described.

Gemäß Ausführungsformen ist ein Verfahren zum Integrieren eines Induktors in ein Halbleitersubstrat 300 vorgesehen. Beim Verfahren wird das Halbleitersubstrat 300 bereitgestellt. Wie in 3B dargestellt ist, kann die Isolationsschicht 310, insbesondere eine Oxidschicht, insbesondere über dem Substrat 300 (in 3B nicht dargestellt) gebildet werden. Die Isolationsschicht 310 kann eine erste Seite 301 aufweisen. Die erste Seite 301 kann dem Substrat 300 entgegengesetzt sein. Ferner kann die Isolationsschicht 310 eine der ersten Seite entgegengesetzte zweite Seite aufweisen. Die zweite Seite kann dem Substrat 300 gegenüberstehen. Die Isolationsschicht 310 kann eine oder mehrere Unterschichten in der Art von Isolierschichten 311, 312, 313 aufweisen und/oder ein Stapel von Isolierschichten in der Art der Isolierschichten 311, 312, 313 sein. Die Isolationsschicht 310, insbesondere die Isolierschichten 311, 312, 313, kann Siliciumoxid, Siliciumnitrid usw. aufweisen und/oder daraus bestehen. Insbesondere kann die Isolationsschicht 310, insbesondere die Isolierschichten 311, 312, 313, aus Siliciumnitrid bestehen.According to embodiments, a method of integrating an inductor into a semiconductor substrate 300 is provided. In the method, the semiconductor substrate 300 is provided. As in 3B is shown, the insulation layer 310 , in particular an oxide layer, in particular above the substrate 300 (in FIG 3B not shown) are formed. The insulation layer 310 can be a first page 301 exhibit. The first page 301 may be opposite to the substrate 300. Furthermore, the insulation layer 310 have a second side opposite the first side. The second side may face the substrate 300. The insulation layer 310 may be one or more sub-layers in the nature of insulating layers 311 . 312 . 313 and / or a stack of insulating layers in the nature of the insulating layers 311 . 312 . 313 be. The insulation layer 310 , in particular the insulating layers 311 . 312 . 313 , may comprise and / or consist of silicon oxide, silicon nitride, etc. In particular, the insulation layer 310 , in particular the insulating layers 311 . 312 . 313 , consist of silicon nitride.

Wie in 3C dargestellt ist, kann eine erste Maske 321 auf der ersten Seite 301 der Isolierschicht 310 gebildet werden. Eine Öffnung 321a in der ersten Maske 321 kann durch photolithographische Techniken gebildet werden. Die Öffnung 321a in der ersten Maske 321 kann zumindest Teile der Isolierschicht 310, insbesondere der Isolierschicht 313, freilegen.As in 3C can be shown, a first mask 321 on the first page 301 the insulating layer 310 be formed. An opening 321a in the first mask 321 can be formed by photolithographic techniques. The opening 321a in the first mask 321 can at least parts of the insulating layer 310 , in particular the insulating layer 313 , uncover.

Wie in 3D dargestellt ist, kann eine Aussparung 313a in der ersten Seite 301 der Isolationsschicht 310 gebildet werden. Die Aussparung 313a kann entsprechend der Öffnung 321a in der ersten Maske 321 gebildet werden. Insbesondere können die Aussparungen 313a in der ersten Seite 301 der Isolationsschicht 313 gebildet werden. Gemäß einer Ausführungsform werden die Isolierschichten 311, 312 nicht mit Aussparungen versehen. Das heißt, dass die Isolierschichten 311, 312 intakt gehalten werden, so dass sie eine Isolation und einen Schutz der Elemente in der Art der Halbleitervorrichtung 350, die unterhalb der Isolierschicht 310 ausgebildet sind, bereitstellen.As in 3D is shown, a recess 313a in the first page 301 the insulation layer 310 be formed. The recess 313a can according to the opening 321a in the first mask 321 be formed. In particular, the recesses 313a in the first page 301 the insulation layer 313 be formed. According to one embodiment, the insulating layers 311 . 312 not provided with recesses. That is, the insulating layers 311 . 312 be kept intact, so as to provide isolation and protection of the elements in the nature of the semiconductor device 350 , which are below the insulating layer 310 are trained to provide.

Wie in 3E dargestellt ist, kann ein Überzug 339 auf der ersten Seite 301 der Isolierschicht 310 und/oder in der Aussparung 313a bereitgestellt werden. Wenn Ausführungsformen verwirklicht werden, kann der Überzug 339 die Bildung eines leitenden Materials 330 verbessern. Das leitende Material 330, insbesondere ein Metall, kann auf der ersten Seite 301 der Isolierschicht 310 gebildet werden. Insbesondere kann das leitende Material 330 in die Aussparung 313a gefüllt werden. Ferner kann die erste Seite 301 der Isolierschicht 310, insbesondere das leitende Material 330, einem Polierprozess, beispielsweise einem Chemisch-mechanische-Planarisierung(CMP)-Prozess, unterzogen werden. Beispielsweise kann das leitende Material 330 oberhalb der ersten Seite 301 beispielsweise durch den CMP-Prozess bis zu dem Maße teilweise oder vollständig entfernt werden, dass das leitende Material 330 auf der ersten Seite 301 der Isolierschicht 310 teilweise entfernt wird und in der Aussparung 313a verbleibt. Der CMP-Prozess entfernt demgemäß alles leitende Material 330 oberhalb der ersten Seite 301, so dass eine ebene Fläche gebildet wird. Der untere Spulenabschnitt 331 kann auf diese Weise durch das leitende Material 330, das nach dem Polierprozess verbleibt, gebildet werden (siehe 3F). Gemäß einer Ausführungsform kann der untere Spulenabschnitt 331 durch elektrisches Plattieren gebildet werden. Der Überzug 339 kann als eine Ausgangsschicht oder Keimschicht für das elektrische Plattieren des unteren Spulenabschnitts 331 wirken.As in 3E can be shown, a coating 339 on the first page 301 the insulating layer 310 and / or in the recess 313a to be provided. When embodiments are realized, the coating may 339 the formation of a conductive material 330 improve. The conductive material 330 , especially a metal, may be on the first page 301 the insulating layer 310 be formed. In particular, the conductive material 330 in the recess 313a be filled. Furthermore, the first page 301 the insulating layer 310 , in particular the conductive material 330 , a polishing process, such as a chemical mechanical planarization (CMP) process. For example, the conductive material 330 above the first page 301 for example, be partially or completely removed by the CMP process to the extent that the conductive material 330 on the first page 301 the insulating layer 310 partially removed and in the recess 313a remains. The CMP process accordingly removes all conductive material 330 above the first page 301 so that a flat surface is formed. The lower coil section 331 can go through this way the conductive material 330 , which remains after the polishing process, are formed (see 3F ). According to one embodiment, the lower coil section 331 be formed by electric plating. The coating 339 may be used as an output layer or seed layer for the electrical plating of the lower coil portion 331 Act.

Wie in 3G dargestellt ist, kann die erste Kern-Spulen-Isolationsschicht 314 auf der ersten Seite 301 der Isolierschicht 310 gebildet werden. Gemäß Ausführungsformen kann die erste Kern-Spulen-Isolationsschicht 314 zumindest auf dem unteren Spulenabschnitt 331 bis zu einer Dicke gebildet werden. Die Dicke der ersten Kern-Spulen-Isolationsschicht 314 kann zwischen 0,01 µm und 0,5 µm, insbesondere zwischen 0,025 µm und 0,25 µm, typischerweise zwischen 0,05 µm und 0,2 µm, liegen. Insbesondere kann die erste Kern-Spulen-Isolationsschicht 314 durch physikalische Dampfabscheidung oder chemische Dampfabscheidung (CVD) gebildet werden.As in 3G can be shown, the first core coil insulation layer 314 on the first page 301 the insulating layer 310 be formed. According to embodiments, the first core coil insulation layer 314 at least on the lower coil section 331 are formed to a thickness. The thickness of the first core-coil insulation layer 314 may be between 0.01 μm and 0.5 μm, in particular between 0.025 μm and 0.25 μm, typically between 0.05 μm and 0.2 μm. In particular, the first core coil insulation layer 314 by physical vapor deposition or chemical vapor deposition (CVD).

4A zeigt in einer Draufsicht einer integrierten Vorrichtung Prozesse gemäß einer Ausführungsform. 4A zeigt die integrierte Vorrichtung mit der Isolierschicht 310, wobei der untere Spulenabschnitt 331 und der magnetisierbare Kern 340 auf der Isolierschicht 310 gebildet sind. Der Prozess zur Bildung der Spulenstruktur 331, 332, insbesondere des oberen Spulenabschnitts 332, und des magnetisierbaren Kerns 340 wird mit Bezug auf die Schnittansichten entlang der Linie 309 (siehe 3A), die in den 4B bis 4F dargestellt sind, beschrieben. 4A shows in a plan view of an integrated device processes according to one embodiment. 4A shows the integrated device with the insulating layer 310 , wherein the lower coil section 331 and the magnetizable core 340 on the insulating layer 310 are formed. The process of forming the coil structure 331 . 332 , in particular of the upper coil section 332 , and the magnetizable core 340 becomes with reference to the sectional views along the line 309 (please refer 3A ), which in the 4B to 4F are shown described.

Wie in 4B dargestellt ist, kann eine Kernkeimschicht 341 auf der ersten Kern-Spulen-Isolationsschicht 314 gebildet werden. Insbesondere kann die Kernkeimschicht 341 nach der Bildung der ersten Kern-Spulen-Isolationsschicht 314 abgeschieden werden. Die Kernkeimschicht 341 kann ein Material in der Art von Cu, NiFe, Ta, Ti, W und anderer leitender Materialien aufweisen und/oder daraus bestehen. Wenn Ausführungsformen verwirklicht werden, kann die Kernkeimschicht 341 die Bildung des magnetisierbaren Kerns 340 verbessern.As in 4B may be a core seed layer 341 on the first core coil insulation layer 314 be formed. In particular, the core seed layer 341 after the formation of the first core-coil insulation layer 314 be deposited. The nuclear germ layer 341 may comprise and / or consist of a material such as Cu, NiFe, Ta, Ti, W and other conductive materials. When embodiments are realized, the seed layer may 341 the formation of the magnetizable core 340 improve.

Wie in 4C dargestellt ist, kann eine Kernmaske oder zweite Maske 322 auf der Kernkeimschicht 341 gebildet werden. Eine Öffnung 322a kann in der Kernmaske 322 beispielsweise durch photolithographische Techniken gebildet werden. Die Öffnung 322a kann zumindest teilweise oberhalb des unteren Spulenabschnitts 331 angeordnet werden. Insbesondere kann die Öffnung 322a einen Abschnitt der Kernkeimschicht 341 freilegen.As in 4C may be a core mask or second mask 322 on the core seed layer 341 be formed. An opening 322a can in the nuclear mask 322 be formed for example by photolithographic techniques. The opening 322a may be at least partially above the lower coil portion 331 to be ordered. In particular, the opening can 322a a section of the seed layer 341 uncover.

Wie in 4D dargestellt ist, kann ein Kernmaterial 342 auf den freigelegten Abschnitt der Kernkeimschicht 341 innerhalb der Öffnung 322a der Kernmaske 322 plattiert, insbesondere elektrisch plattiert werden, um den magnetisierbaren Kern 340 zu bilden. Insbesondere kann der magnetisierbare Kern 340 auf der ersten Kern-Spulen-Isolationsschicht 314 gebildet werden, so dass er eine Unterseite, eine Oberseite und Seitenwände, die sich von der Unterseite zur Oberseite erstrecken, aufweist. Während der Plattierung des Kernmaterials 342 kann die Kernkeimschicht 341 als eine Ausgangsschicht oder Keimschicht für das elektrische Plattieren verwendet werden. Insbesondere kann der magnetisierbare Kern 340 das Kernmaterial 342 und die Keimschicht 341, die zwischen dem Kernmaterial 342 und der Kern-Spulen-Isolation 317, insbesondere der ersten Kern-Spulen-Isolationsschicht 314, angeordnet ist, auf der Unterseite des magnetisierbaren Kerns 340 aufweisen. Der magnetisierbare Kern 340 kann einen geschlossenen magnetischen Kreis bilden. 4E zeigt das optionale Entfernen der Kernmaske 322 und das teilweise Entfernen der Kernkeimschicht 341.As in 4D may be a core material 342 on the exposed portion of the seed layer 341 inside the opening 322a the core mask 322 clad, in particular electrically plated, to the magnetizable core 340 to build. In particular, the magnetizable core 340 on the first core coil insulation layer 314 be formed so that it has a bottom, a top and side walls extending from the bottom to the top has. During the plating of the core material 342 can the core seed layer 341 be used as an initial layer or seed layer for electrical plating. In particular, the magnetizable core 340 the nuclear material 342 and the germ layer 341 between the core material 342 and the core coil insulation 317 , in particular the first core-coil insulation layer 314 , is disposed on the underside of the magnetizable core 340 exhibit. The magnetizable core 340 can form a closed magnetic circuit. 4E shows the optional removal of the core mask 322 and partially removing the seed layer 341 ,

Wie in 4F dargestellt ist, kann eine zweite Kern-Spulen-Isolationsschicht 315 auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns 340 gebildet werden. Die zweite Kern-Spulen-Isolationsschicht 315 kann eine Dicke aufweisen, die im Wesentlichen der Dicke der ersten Kern-Spulen-Isolationsschicht 314 gleicht. Das heißt, dass die Kern-Spulen-Isolation 317, insbesondere die zweite Kern-Spulen-Isolationsschicht 315, auf der Oberseite und den Seitenwänden des magnetisierbaren Kerns 340 ohne eine dazwischen liegende Keimschicht auf dem Kernmaterial 342 gebildet werden kann. Gemäß einer Ausführungsform wird bei der Bildung der ersten Kern-Spulen-Isolationsschicht 314 und/oder der zweiten Kern-Spulen-Isolationsschicht 315 eine Isolationsschicht abgeschieden und insbesondere konform abgeschieden. Wenn Ausführungsformen verwirklicht werden, kann eine hohe Konformität der ersten Kern-Spulen-Isolationsschicht 314 und/oder der zweiten Kern-Spulen-Isolationsschicht 315 selbst an den Rändern erreicht werden.As in 4F can be shown, a second core coil insulation layer 315 on the sidewalls and top of the magnetizable core 340 be formed. The second core-coil insulation layer 315 may have a thickness substantially equal to the thickness of the first core-coil insulation layer 314 like. That is, the core coil insulation 317 , in particular the second core-coil insulation layer 315 , on the top and sidewalls of the magnetizable core 340 without an intervening seed layer on the core material 342 can be formed. According to one embodiment, in the formation of the first core-coil insulation layer 314 and / or the second core coil insulation layer 315 deposited an insulating layer and in particular conformally deposited. When embodiments are realized, high conformity of the first core-coil insulation layer can be achieved 314 and / or the second core coil insulation layer 315 even at the edges.

5A zeigt in einer Draufsicht einer integrierten Vorrichtung Prozesse gemäß einer Ausführungsform. 5A zeigt die integrierte Vorrichtung mit der Isolierschicht 310, der Spulenstruktur 331, 332 und dem magnetisierbaren Kern 340, die auf der Isolierschicht 310 ausgebildet sind. Der Prozess zur Bildung der Spulenstruktur 331, 332, insbesondere des oberen Spulenabschnitts 332, wird mit Bezug auf die Schnittansichten entlang der Linie 309 (siehe 3A), die in den 5B bis 5H dargestellt sind, beschrieben. 5A shows in a plan view of an integrated device processes according to one embodiment. 5A shows the integrated device with the insulating layer 310 , the coil structure 331 . 332 and the magnetizable core 340 on the insulating layer 310 are formed. The process of forming the coil structure 331 . 332 , in particular of the upper coil section 332 , is related to the sectional views along the line 309 (please refer 3A ), which in the 5B to 5H are shown described.

Wie in 5B dargestellt ist, kann eine Maskenschicht 323 oder dritte Maske 323 auf der zweiten Kern-Spulen-Isolationsschicht 315 gebildet werden. Die Maskenschicht 323 kann eine beispielsweise durch photolithographische Techniken gebildete Öffnung 323a aufweisen, die einen Abschnitt der zweiten Kern-Spulen-Isolationsschicht 315 freilegt.As in 5B can be a mask layer 323 or third mask 323 on the second core coil insulation layer 315 be formed. The mask layer 323 can a for example, formed by photolithographic techniques opening 323a comprising a portion of the second core-coil insulation layer 315 exposes.

Wie in 5C dargestellt ist, kann eine Öffnung 316 in der zweiten Kern-Spulen-Isolationsschicht 315 und optional in der ersten Kern-Spulen-Isolationsschicht 314 gebildet, insbesondere geätzt werden, um einen Teil des unteren Spulenabschnitts 331 freizulegen. Wenn die zweite Kern-Spulen-Isolationsschicht 315 und optional die erste Kern-Spulen-Isolationsschicht 314 geätzt wird, kann der untere Spulenabschnitt 331 als eine Ätzstoppschicht wirken. Ferner könnte die erste Kern-Spulen-Isolationsschicht 314 vorab vom jeweiligen Abschnitt entfernt worden sein und/oder nicht im jeweiligen Abschnitt gebildet worden sein. 5D zeigt ein optionales Entfernen der Maskenschicht 323.As in 5C can be shown, an opening 316 in the second core coil insulation layer 315 and optionally in the first core coil insulation layer 314 are formed, in particular etched, to a part of the lower coil portion 331 expose. If the second core coil insulation layer 315 and optionally, the first core coil insulation layer 314 is etched, the lower coil section 331 act as an etch stop layer. Furthermore, the first core-coil insulation layer could 314 have been removed in advance from the respective section and / or have not been formed in the respective section. 5D shows an optional removal of the mask layer 323 ,

Wie in 5E dargestellt ist, kann eine Keimschicht 333 für den oberen Spulenabschnitt 332 zumindest an den Seitenwänden und der Oberseite des magnetisierbaren Kerns 340 und in der in die zweite Kern-Spulen-Isolationsschicht 315 oder in die erste und zweite Kern-Spulen-Isolationsschicht 314, 315 geätzten Öffnung 316 abgeschieden werden. Wenn Ausführungsformen verwirklicht werden, kann die Keimschicht die Bildung des oberen Spulenabschnitts 332 verbessern.As in 5E can be shown, a seed layer 333 for the upper coil section 332 at least on the side walls and the top of the magnetizable core 340 and in the second core coil insulation layer 315 or in the first and second core coil insulation layers 314 . 315 etched opening 316 be deposited. When embodiments are realized, the seed layer may form the upper coil portion 332 improve.

Wie in 5F dargestellt ist, kann eine Maskenschicht 324 oder vierte Maskenschicht 324 mit einer Öffnung 324a, die beispielsweise durch photolithographische Techniken gebildet ist, auf der Keimschicht 333 für den oberen Spulenabschnitt 332 abgeschieden werden. Die Öffnung 324a kann zumindest die geätzte Öffnung 316 und den magnetisierbaren Kern 340 freilegen. Die Öffnung 324a kann dem zu bildenden oberen Spulenabschnitt 332 entsprechen.As in 5F can be a mask layer 324 or fourth mask layer 324 with an opening 324a formed on the seed layer, for example, by photolithographic techniques 333 for the upper coil section 332 be deposited. The opening 324a can at least the etched opening 316 and the magnetizable core 340 uncover. The opening 324a can the upper coil section to be formed 332 correspond.

Wie in 5G dargestellt ist, kann ein leitendes Material zur Bildung des oberen Spulenabschnitts 332 plattiert, insbesondere elektrisch plattiert, werden. Insbesondere kann das leitende Material zur Bildung des oberen Spulenabschnitts 332 unter Verwendung der Keimschicht 333 als Ausgangsschicht oder Keimschicht für den Plattierungsprozess in der Öffnung 324a plattiert werden. Demgemäß kann der obere Spulenabschnitt 332 auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns 340 auf der zweiten Kern-Spulen-Isolationsschicht 315 gebildet werden. Der obere Spulenabschnitt 332 kann durch die geätzte Öffnung 316 in ohmschem Kontakt mit dem unteren Spulenabschnitt 331 stehen. 5H zeigt ein optionales Entfernen der Maskenschicht 324.As in 5G is shown, a conductive material for forming the upper coil portion 332 plated, in particular electrically plated. In particular, the conductive material may be used to form the upper coil section 332 using the seed layer 333 as the starting layer or seed layer for the plating process in the opening 324a be clad. Accordingly, the upper coil portion 332 on the sidewalls and top of the magnetizable core 340 on the second core coil insulation layer 315 be formed. The upper coil section 332 can through the etched opening 316 in ohmic contact with the lower coil section 331 stand. 5H shows an optional removal of the mask layer 324 ,

6 zeigt in einer Schnittansicht entlang der Linie 309 (siehe 3A) die hergestellte integrierte Vorrichtung gemäß einer Ausführungsform. Die integrierte Vorrichtung weist das Halbleitersubstrat 300, den Induktor 331, 332, 340 und die Isolationsschicht 310 zwischen dem Halbleitersubstrat und dem Induktor 331, 332, 340 auf. Die Keimschicht 333 ist in 3 nicht dargestellt. Die Keimschicht 333 kann jedoch gebildet werden, um die Bildung des oberen Spulenabschnitts 332 zu verbessern. Ferner kann die Maskenschicht 324 belassen werden, wenngleich sie in 6 nicht dargestellt ist. 6 shows in a sectional view along the line 309 (please refer 3A ) the manufactured integrated device according to an embodiment. The integrated device comprises the semiconductor substrate 300, the inductor 331 . 332 . 340 and the insulation layer 310 between the semiconductor substrate and the inductor 331 . 332 . 340 on. The germ layer 333 is in 3 not shown. The germ layer 333 however, may be formed to facilitate the formation of the upper coil section 332 to improve. Furthermore, the mask layer 324 although they are in 6 not shown.

Die 7, 8A und 8B zeigen in einer Draufsicht integrierte Vorrichtungen gemäß Ausführungsformen. Die in den 7, 8A und 8B dargestellten Ausführungsformen weisen mehrere Wicklungen auf. Beispielsweise kann die Spulenstruktur 331, 332 wenigstens 1, insbesondere wenigstens 5, typischerweise wenigstens 10 Wicklungen aufweisen. Der laterale Abstand zwischen zwei benachbarten Wicklungen, insbesondere von den mehreren Wicklungen, kann kleiner oder gleich 10 µm, insbesondere kleiner oder gleich 5 µm, sein.The 7 . 8A and 8B show in plan view integrated devices according to embodiments. The in the 7 . 8A and 8B illustrated embodiments have multiple windings. For example, the coil structure 331 . 332 at least 1, in particular at least 5, typically at least 10 windings. The lateral distance between two adjacent windings, in particular of the plurality of windings, may be less than or equal to 10 .mu.m, in particular less than or equal to 5 .mu.m.

Ferner kann der magnetisierbare Kern 340 eine Fläche auf dem Halbleitersubstrat 300 bedecken, die kleiner oder gleich 0,50 mm2, typischerweise kleiner oder gleich 0,30 mm2 und typischerweise kleiner oder gleich 0,20 mm2 ist. Insbesondere kann die Größe der Fläche auf dem Halbleitersubstrat 300, die vom magnetisierbaren Kern 340 bedeckt ist, von den Abmessungen der Spulenstruktur 331, 332 und einem an die Spulenstruktur 331, 332 angelegten Strom abhängen. Insbesondere kann die Fläche auf dem Halbleitersubstrat 300, die vom magnetisierbaren Kern 340 bedeckt ist, umso größer sein, je größer der an die Spulenstruktur 331, 332 angelegte Nennstrom und/oder die Abmessungen der Spulenstruktur 331, 332 sind.Furthermore, the magnetizable core 340 covering an area on the semiconductor substrate 300 that is less than or equal to 0.50 mm 2 , typically less than or equal to 0.30 mm 2, and typically less than or equal to 0.20 mm 2 . In particular, the size of the area on the semiconductor substrate 300, that of the magnetizable core 340 is covered by the dimensions of the coil structure 331 . 332 and one to the coil structure 331 . 332 depend on the applied current. In particular, the area on the semiconductor substrate 300 may be that of the magnetizable core 340 is covered, the larger, the larger the coil structure 331 . 332 applied rated current and / or the dimensions of the coil structure 331 . 332 are.

Gemäß einer Ausführungsform kann der Induktor 331, 332, 340 eine Induktivität L von größer oder gleich 100 nH, typischerweise größer oder gleich 500 nH, insbesondere größer oder gleich 1 µH, aufweisen. Ferner kann der Induktor 331, 332, 340 einen Widerstand R kleiner oder gleich 500 mOhm, typischerweise kleiner oder gleich 250 mOhm, insbesondere kleiner oder gleich 100 mOhm, aufweisen. Ferner können die Wicklungen der Spulenstruktur 331, 332 einen spezifischen Widerstand rho größer oder gleich 1 µOhmcm, insbesondere größer oder gleich 2 µOhmcm und/oder kleiner oder gleich 5 µOhmcm, insbesondere kleiner oder gleich 2,5 µOhmcm, aufweisen.According to one embodiment, the inductor 331 . 332 . 340 an inductance L of greater than or equal to 100 nH, typically greater than or equal to 500 nH, in particular greater than or equal to 1 μH. Furthermore, the inductor 331 . 332 . 340 a resistance R less than or equal to 500 mOhm, typically less than or equal to 250 mOhm, in particular less than or equal to 100 mOhm have. Furthermore, the windings of the coil structure 331 . 332 a resistivity rho greater than or equal to 1 μOhmcm, in particular greater than or equal to 2 μOhmcm and / or less than or equal to 5 μOhmcm, in particular less than or equal to 2.5 μOhmcm.

Wie in 7 dargestellt ist, kann der magnetisierbare Kern 340 ein mantelartiger Kern mit wenigstens einem zentralen Arm und wenigstens zwei lateralen Armen sein. Beispielsweise kann die wenigstens eine Wicklung, insbesondere die mehreren Wicklungen, um zumindest einen zentralen Arm und/oder zumindest zwei laterale Arme gewickelt werden. Wenn Ausführungsformen verwirklicht werden, kann die magnetische Reluktanz verringert werden.As in 7 is shown, the magnetizable core 340 a sheath-like core with at least one central arm and at least two lateral arms. For example, the at least one winding, in particular the plurality of windings, can be wound around at least one central arm and / or at least two lateral arms. When embodiments are realized, the magnetic reluctance can be reduced.

Wie in den 8A und 8B dargestellt ist, kann der magnetisierbare Kern 340 einen geschlossenen magnetischen Kreis mit wenigstens zwei Armen bilden. Ferner kann die Spulenstruktur 331, 332 wenigstens zwei Wicklungen aufweisen. 8A zeigt, dass jede der wenigstens zwei Wicklungen um einen jeweiligen der beiden Arme des magnetisierbaren Kerns 340 gewickelt werden kann. Ferner können, wie in 8B dargestellt ist, die wenigstens zwei Wicklungen um denselben Arm des magnetisierbaren Kerns 340 gewickelt werden. Ferner können die mehreren Wicklungen, insbesondere wenn die Spulenstruktur 331, 332 die mehreren Wicklungen aufweist, über die wenigstens zwei Arme verteilt werden. Beispielsweise können mehr Wicklungen von den mehreren Wicklungen um einen der wenigstens zwei Arme gewickelt werden, während weniger Wicklungen von den mehreren Wicklungen um einen anderen der wenigstens zwei Arme gewickelt werden.As in the 8A and 8B is shown, the magnetizable core 340 form a closed magnetic circuit with at least two arms. Furthermore, the coil structure 331 . 332 have at least two windings. 8A shows that each of the at least two windings around a respective one of the two arms of the magnetizable core 340 can be wound. Furthermore, as in 8B is shown, the at least two windings around the same arm of the magnetizable core 340 be wrapped. Furthermore, the plurality of windings, in particular when the coil structure 331 . 332 having a plurality of windings over which at least two arms are distributed. For example, more windings of the plurality of windings may be wound around one of the at least two arms, while fewer windings of the plurality of windings are wound about another of the at least two arms.

Hier beschriebene Ausführungsformen können in der Praxis eine integrierte Vorrichtung mit einem Induktor ermöglichen, bei dem es nicht mehr erforderlich ist, Induktivitäten und Chips auf einer PCB zu verbinden. Dementsprechend können Platz und Kosten eingespart werden. Beispielsweise kann ein Transformator mit einem Kern in der Art des magnetisierbaren Kerns Platz auf Chips und einem PC einsparen. Beispielsweise erfüllen hier beschriebene Ausführungsformen Anforderungen, um als On-Chip-Wandler integriert zu werden.Embodiments described herein may in practice enable an integrated device with an inductor that eliminates the need to interconnect inductors and chips on a PCB. Accordingly, space and cost can be saved. For example, a core-type transformer, such as the magnetizable core, can save space on chips and a PC. For example, embodiments described herein meet requirements to be integrated as an on-chip converter.

Hier beschriebene Ausführungsformen ermöglichen integrierte LC-Schaltungen, beispielsweise durch Aufnahme wenigstens eines Kondensators, der in Reihe mit dem Induktor und/oder parallel dazu geschaltet ist.Embodiments described herein enable integrated LC circuits, for example, by receiving at least one capacitor connected in series with and / or in parallel with the inductor.

Hier sind die Begriffe „aufweisend“, „enthaltend“, „einschließend“, „umfassend“ und dergleichen nicht einschränkende Begriffe, welche das Vorhandensein erwähnter Elemente oder Merkmale angeben, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein“, „eine“, „eines“ und „der/die/das“ sollen, sofern der Zusammenhang nichts anderes klar angibt, den Plural sowie den Singular einschließen.As used herein, the terms "having," "containing," "including," "comprising," and the like are non-limiting terms that indicate the presence of mentioned elements or features, but do not preclude additional elements or features. The articles "a", "an", "an" and "the" should include the plural as well as the singular, unless the context clearly states otherwise.

Angesichts des vorstehenden Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorstehende Beschreibung eingeschränkt ist und auch nicht durch die anliegende Zeichnung eingeschränkt ist. Stattdessen ist die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre gesetzlichen Entsprechungen beschränkt.In view of the foregoing range of variations and applications, it is to be understood that the present invention is not limited by the foregoing description and is not limited by the accompanying drawings. Instead, the present invention is limited only by the following claims and their legal equivalents.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

301301
erste Seitefirst page
309309
Querschnittcross-section
310310
Isolationsschichtinsulation layer
311311
Isolationsschichtinsulation layer
312312
Isolationsschichtinsulation layer
313313
Isolationsschichtinsulation layer
313a313a
Aussparungrecess
314314
erste Kern-Spulen-Isolationsschichtfirst core coil insulation layer
315315
zweite Kern-Spulen-Isolationsschichtsecond core coil insulation layer
316316
gemeinsame Öffnung in der ersten und zweiten Kern-Spulen-Isolationsschichtcommon opening in the first and second core coil insulation layers
317317
Kern-Spulen-IsolationCore-coil insulation
321321
erste Maskefirst mask
321a321a
Öffnung in der ersten MaskeOpening in the first mask
322322
zweite Maske / Kernmaskesecond mask / core mask
322a322a
Öffnung in der zweiten MaskeOpening in the second mask
323323
dritte Maskethird mask
323a323a
Öffnung in der dritten MaskeOpening in the third mask
324324
vierte Maskefourth mask
324a324a
Öffnung in der vierten Maske Opening in the fourth mask
330330
leitendes Materialconductive material
331331
unterer Spulenabschnittlower coil section
332332
oberer Spulenabschnittupper coil section
333333
Keimschicht für den oberen Spulenabschnitt Seed layer for the upper coil section
339339
Überzugcoating
340340
Kerncore
341341
KernkeimschichtCore seed layer
342342
Kernmaterial nuclear material
350350
HalbleitervorrichtungSemiconductor device
351351
erstes Dotierungsgebietfirst doping area
352352
zweites Dotierungsgebietsecond doping area
356356
Elektrodeelectrode

Claims (18)

Integrierte Vorrichtung, welche Folgendes aufweist: ein Halbleitersubstrat (300); einen Induktor (331, 332, 340); und eine Isolationsschicht (310) zwischen dem Halbleitersubstrat (300) und dem Induktor (331, 332, 340); wobei der Induktor (331, 332, 340) Folgendes aufweist: einen magnetisierbaren Kern (340) mit einer Unterseite, einer Oberseite und Seitenwänden, die sich von der Unterseite zur Oberseite erstrecken; eine Spulenstruktur (331, 332), die wenigstens eine Wicklung um den magnetisierbaren Kern (340) aufweist; und eine Kern-Spulen-Isolation (317) zwischen der Spulenstruktur (331, 332) und dem magnetisierbaren Kern (340), wobei die Kern-Spulen-Isolation (317) auf der Unterseite, der Oberseite und den Seitenwänden des magnetisierbaren Kerns (340) im Wesentlichen die gleiche Dicke aufweist.An integrated device comprising: a semiconductor substrate (300); an inductor (331, 332, 340); and an insulating layer (310) between the semiconductor substrate (300) and the inductor (331, 332, 340); wherein the inductor (331, 332, 340) comprises: a magnetizable core (340) having a bottom surface, an upper surface, and sidewalls extending from the underside to the top surface; a coil structure (331, 332) having at least one winding around the magnetizable core (340); and a core coil insulation (317) between the coil structure (331, 332) and the magnetizable core (340), wherein the core coil insulation (317) on the bottom, the top and the side walls of the magnetizable core (340 ) has substantially the same thickness. Integrierte Vorrichtung nach Anspruch 1, wobei die Dicke der Kern-Spulen-Isolation (317) zwischen 0,01 µm und 0,5 µm, insbesondere zwischen 0,025 µm und 0,25 µm, typischerweise zwischen 0,05 µm und 0,2 µm liegt und/oder wobei die Dicke der Kern-Spulen-Isolation (317) von der Spannungsrobustheit der integrierten Vorrichtung abhängt.Integrated device according to Claim 1 wherein the thickness of the core-coil insulation (317) is between 0.01 μm and 0.5 μm, in particular between 0.025 μm and 0.25 μm, typically between 0.05 μm and 0.2 μm, and / or the thickness of the core-coil insulation (317) depends on the voltage robustness of the integrated device. Integrierte Vorrichtung nach Anspruch 1 oder 2, wobei die Kern-Spulen-Isolation (317) Siliciumnitrid aufweist.Integrated device according to Claim 1 or 2 wherein the core-coil insulation (317) comprises silicon nitride. Integrierte Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der magnetisierbare Kern (340) ein Kernmaterial (342) und eine zwischen dem Kernmaterial und der Kern-Spulen-Isolation (317) auf der Unterseite des magnetisierbaren Kerns (340) angeordnete Keimschicht (341) aufweist.An integrated device according to any one of the preceding claims, wherein the magnetizable core (340) comprises a core material (342) and a seed layer (341) disposed between the core material and the core coil insulation (317) on the underside of the magnetizable core (340) , Integrierte Vorrichtung nach Anspruch 4, wobei die Kern-Spulen-Isolation (317) auf dem Kernmaterial (342) auf der Oberseite und den Seitenwänden des magnetisierbaren Kerns (340) ohne eine dazwischen liegende Keimschicht ausgebildet ist.Integrated device according to Claim 4 wherein the core-coil insulation (317) is formed on the core material (342) on the top and sidewalls of the magnetizable core (340) without an intervening seed layer. Integrierte Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der magnetisierbare Kern (340) einen geschlossenen magnetischen Kreis bildet, der wenigstens zwei Arme aufweist, und wobei die Spulenstruktur (331, 332) wenigstens zwei Wicklungen aufweist, die jeweils um einen jeweiligen der beiden Arme gewickelt sind.An integrated device according to any one of the preceding claims, wherein the magnetizable core (340) forms a closed magnetic circuit having at least two arms, and wherein the coil structure (331, 332) comprises at least two windings each wound around a respective one of the two arms are. Integrierte Vorrichtung nach einem der Ansprüche 1 bis 6, wobei der magnetisierbare Kern (340) ein mantelartiger Kern ist, der wenigstens einen zentralen Arm und wenigstens zwei laterale Arme aufweist, um die magnetische Reluktanz zu verringern.Integrated device according to one of Claims 1 to 6 wherein the magnetizable core (340) is a sheath-like core having at least one central arm and at least two lateral arms to reduce magnetic reluctance. Integrierte Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Spulenstruktur (331, 332) mehrere Wicklungen aufweist und wobei der laterale Abstand zwischen zwei benachbarten Wicklungen kleiner oder gleich 10 µm, insbesondere kleiner oder gleich 5 µm, ist.Integrated device according to one of the preceding claims, wherein the coil structure (331, 332) has a plurality of windings and wherein the lateral distance between two adjacent windings is less than or equal to 10 μm, in particular less than or equal to 5 μm. Integrierte Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der magnetisierbare Kern 340 eine Fläche auf dem Halbleitersubstrat 300 bedeckt, die kleiner oder gleich 0,50 mm2, typischerweise kleiner oder gleich 0,30 mm2, insbesondere kleiner oder gleich 0,20 mm2 ist, und/oder wobei der magnetisierbare Kern eine Fläche auf dem Halbleitersubstrat bedeckt, deren Größe von Wicklungsabmessungen und einem angelegten Strom abhängt.The integrated device of any one of the preceding claims, wherein the magnetizable core 340 covers an area on the semiconductor substrate 300 that is less than or equal to 0.50 mm 2 , typically less than or equal to 0.30 mm 2 , in particular less than or equal to 0.20 mm 2 and / or wherein the magnetizable core covers an area on the semiconductor substrate whose size depends on winding dimensions and an applied current. Integrierte Vorrichtung nach einem der vorhergehenden Ansprüche, wobei das Halbleitersubstrat (300) wenigstens eine Halbleitervorrichtung (350) aufweist, die in das Halbleitersubstrat (300) integriert ist, wobei die Halbleitervorrichtung (350) wenigstens ein erstes Dotierungsgebiet (351), ein zweites Dotierungsgebiet (352) und einen zwischen dem ersten Dotierungsgebiet (351) und dem zweiten Dotierungsgebiet (352) ausgebildeten pn-Übergang aufweist.An integrated device according to any one of the preceding claims, wherein the semiconductor substrate (300) comprises at least one semiconductor device (350) integrated into the semiconductor substrate (300), wherein the semiconductor device (350) comprises at least a first doping region (351), a second doping region (350). 352) and a pn junction formed between the first doped region (351) and the second doped region (352). Verfahren zum Integrieren eines Induktors in ein Halbleitersubstrat, welches Folgendes aufweist: Bereitstellen eines Halbleitersubstrats (300), einer Isolationsschicht (310) auf dem Halbleitersubstrat (300) und eines unteren Spulenabschnitts (331) auf einer ersten Seite (a) der Isolationsschicht (310); Bilden einer ersten Kern-Spulen-Isolationsschicht (314) zumindest auf dem unteren Spulenabschnitt (331), wobei die erste Kern-Spulen-Isolationsschicht (314) eine Dicke von typischerweise 0,025 bis 0,25 µm aufweist; Bilden eines magnetisierbaren Kerns (340) auf der ersten Kern-Spulen-Isolationsschicht (314), wobei der magnetisierbare Kern (340) eine Unterseite, eine Oberseite und sich von der Unterseite zur Oberseite erstreckende Seitenwände aufweist; Bilden einer zweiten Kern-Spulen-Isolationsschicht (315) auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns (340), wobei die zweite Kern-Spulen-Isolationsschicht (315) eine Dicke aufweist, die im Wesentlichen gleich der Dicke der ersten Kern-Spulen-Isolationsschicht (314) ist; und Bilden eines oberen Spulenabschnitts (332) auf der zweiten Kern-Spulen-Isolationsschicht (315) auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns (340).A method of integrating an inductor into a semiconductor substrate, comprising: Providing a semiconductor substrate (300), an insulating layer (310) on the semiconductor substrate (300) and a lower coil portion (331) on a first side (a) of the insulating layer (310); Forming a first core coil insulation layer (314) at least on the lower coil portion (331), the first core coil insulation layer (314) having a thickness of typically 0.025 to 0.25 μm; Forming a magnetizable core (340) on the first core coil insulation layer (314), the magnetizable core (340) having a bottom surface, a top surface, and side walls extending from bottom to top; Forming a second core coil insulation layer (315) on the sidewalls and top of the magnetizable core (340), the second core coil insulation layer (315) having a thickness substantially equal to the thickness of the first core coils Insulation layer (314); and Forming an upper coil portion (332) on the second core coil insulation layer (315) on the side walls and the top of the magnetizable core (340). Verfahren nach Anspruch 11, welches ferner Folgendes aufweist: Bilden der Isolationsschicht (310), insbesondere einer Oxidschicht, auf dem Halbleitersubstrat (300); Bilden einer Aussparung (313a) in der ersten Seite (301) der Isolationsschicht (310); und Füllen der Aussparung (313a) mit einem leitenden Material (330) zur Bildung des unteren Spulenabschnitts (331).Method according to Claim 11 further comprising: forming the insulating layer (310), particularly an oxide layer, on the semiconductor substrate (300); Forming a recess (313a) in the first side (301) of the insulating layer (310); and filling the recess (313a) with a conductive material (330) to form the lower coil portion (331). Verfahren nach Anspruch 12, wobei der untere Spulenabschnitt (331) durch elektrisches Plattieren gebildet wird.Method according to Claim 12 wherein the lower coil portion (331) is formed by electroless plating. Verfahren nach einem der Ansprüche 11 bis 13, wobei beim Bilden der ersten Kern-Spulen-Isolationsschicht (314) und/oder der zweiten Kern-Spulen-Isolationsschicht (315) eine Isolationsschicht abgeschieden wird, insbesondere konform abgeschieden wird. Method according to one of Claims 11 to 13 wherein, when forming the first core-coil insulation layer (314) and / or the second core-coil insulation layer (315), an insulation layer is deposited, in particular conformally deposited. Verfahren nach einem der Ansprüche 11 bis 14, wobei die erste Kern-Spulen-Isolationsschicht (314) und die zweite Kern-Spulen-Isolationsschicht (315) mit einer Dicke zwischen 0,05 µm und 0,5 µm, typischerweise zwischen 0,1 µm und 0,4 µm gebildet werden und/oder wobei die erste Kern-Spulen-Isolationsschicht (314) und die zweite Kern-Spulen-Isolationsschicht (315) mit einer Dicke gebildet werden, die von der Spannungsrobustheit der integrierten Vorrichtung abhängt.Method according to one of Claims 11 to 14 wherein the first core coil insulation layer (314) and the second core coil insulation layer (315) are formed to have a thickness between 0.05 μm and 0.5 μm, typically between 0.1 μm and 0.4 μm and / or wherein the first core coil insulation layer (314) and the second core coil insulation layer (315) are formed to a thickness that depends on the voltage robustness of the integrated device. Verfahren nach einem der Ansprüche 11 bis 15, welches ferner Folgendes aufweist: Abscheiden einer Kernkeimschicht (341) nach der Bildung der ersten Kern-Spulen-Isolationsschicht (314); Bilden einer Kernmaske (322) mit einer Öffnung (322a) auf der Kernkeimschicht (341), wobei die Öffnung (322a) zumindest teilweise oberhalb des unteren Spulenabschnitts (331) angeordnet wird und einen Teil der Kernkeimschicht (341) freilegt; Plattieren von Kernmaterial (342) auf den freigelegten Teil der Kernkeimschicht (341) innerhalb der Öffnung (322a) der Kernmaske (322), um den magnetisierbaren Kern (340) zu bilden; und optional Entfernen der Kernmaske (322).Method according to one of Claims 11 to 15 further comprising: depositing a seed layer (341) after the formation of the first core coil insulation layer (314); Forming a core mask (322) having an opening (322a) on the seed layer (341), the opening (322a) being at least partially disposed above the lower coil section (331) and exposing a portion of the seed layer (341); Plating core material (342) onto the exposed portion of the seed layer (341) within the opening (322a) of the core mask (322) to form the magnetizable core (340); and optionally removing the core mask (322). Verfahren nach einem der Ansprüche 11 bis 16, welches ferner Folgendes aufweist: Bilden einer Maskenschicht (323) auf der zweiten Kern-Spulen-Isolationsschicht (315), wobei die Maskenschicht (323) eine Öffnung (323a) aufweist, welche einen Teil der zweiten Kern-Spulen-Isolationsschicht (315) freilegt; und Ätzen einer Öffnung (316) in die zweite Kern-Spulen-Isolationsschicht (315) und optional in die erste Kern-Spulen-Isolationsschicht (314), um einen Teil des unteren Spulenabschnitts (331) freizulegen.Method according to one of Claims 11 to 16 further comprising: forming a masking layer (323) on the second core-coil insulating layer (315), the masking layer (323) having an opening (323a) forming part of the second core-coil insulating layer (315) exposing; and etching an opening (316) into the second core coil insulating layer (315) and optionally into the first core coil insulating layer (314) to expose a portion of the lower coil section (331). Verfahren nach Anspruch 17, welches ferner Folgendes aufweist: Abscheiden einer Keimschicht (333) für den oberen Spulenabschnitt (332) auf der zweiten Kern-Spulen-Isolationsschicht (315) zumindest auf den Seitenwänden und der Oberseite des magnetisierbaren Kerns (340) und in der in die zweite Kern-Spulen-Isolationsschicht (315) oder die erste und die zweite Kern-Spulen-Isolationsschicht (314, 315) geätzten Öffnung (316); Bilden einer Maskenschicht (324) mit einer Öffnung (324a) auf der Keimschicht (333) für den oberen Spulenabschnitt (332), wobei die Öffnung (324a) zumindest die geätzte Öffnung (316) und den magnetisierbaren Kern (340) freilegt; und Plattieren eines leitenden Materials zur Bildung des oberen Spulenabschnitts (332), wobei der obere Spulenabschnitt (332) durch die geätzte Öffnung (316) in ohmschem Kontakt mit dem unteren Spulenabschnitt (331) steht.Method according to Claim 17 further comprising depositing a seed layer (333) for the upper coil portion (332) on the second core coil insulation layer (315) at least on the sidewalls and top of the magnetizable core (340) and into the second core Coil insulation layer (315) or the first and second core coil insulation layers (314, 315) etched opening (316); Forming a mask layer (324) having an opening (324a) on the seed layer (333) for the upper coil section (332), the opening (324a) exposing at least the etched opening (316) and the magnetizable core (340); and plating a conductive material to form the upper coil portion (332), the upper coil portion (332) being in ohmic contact with the lower coil portion (331) through the etched opening (316).
DE102016120884.1A 2016-11-02 2016-11-02 An integrated apparatus and method for integrating an inductor into a semiconductor substrate Withdrawn DE102016120884A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102016120884.1A DE102016120884A1 (en) 2016-11-02 2016-11-02 An integrated apparatus and method for integrating an inductor into a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016120884.1A DE102016120884A1 (en) 2016-11-02 2016-11-02 An integrated apparatus and method for integrating an inductor into a semiconductor substrate

Publications (1)

Publication Number Publication Date
DE102016120884A1 true DE102016120884A1 (en) 2018-05-03

Family

ID=61912400

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016120884.1A Withdrawn DE102016120884A1 (en) 2016-11-02 2016-11-02 An integrated apparatus and method for integrating an inductor into a semiconductor substrate

Country Status (1)

Country Link
DE (1) DE102016120884A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599501A (en) * 2019-10-01 2021-04-02 台湾积体电路制造股份有限公司 Integrated circuit and forming method thereof
EP4199106A1 (en) * 2021-12-20 2023-06-21 Intel Corporation Quantum dot based qubit devices with on-chip microcoil arrangements
CN118556274A (en) * 2022-06-29 2024-08-27 京东方科技集团股份有限公司 Inductance, preparation method thereof, filter and electronic equipment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1433902A (en) * 1972-09-01 1976-04-28 Philips Electronic Associated Manufacturing a device comprising a semiconductor body
US20020013005A1 (en) * 1996-11-19 2002-01-31 Samsung Electronics Co., Ltd. Inductor for semiconductor device and method of making the same
US20140068932A1 (en) * 2012-09-11 2014-03-13 Ferric Semiconductor, Inc. Magnetic Core Inductor Integrated with Multilevel Wiring Network
US20150129772A1 (en) * 2013-10-18 2015-05-14 The Regents Of The University Of California Surface micro-machined multi-pole electromagnets

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1433902A (en) * 1972-09-01 1976-04-28 Philips Electronic Associated Manufacturing a device comprising a semiconductor body
US20020013005A1 (en) * 1996-11-19 2002-01-31 Samsung Electronics Co., Ltd. Inductor for semiconductor device and method of making the same
US20140068932A1 (en) * 2012-09-11 2014-03-13 Ferric Semiconductor, Inc. Magnetic Core Inductor Integrated with Multilevel Wiring Network
US20150129772A1 (en) * 2013-10-18 2015-05-14 The Regents Of The University Of California Surface micro-machined multi-pole electromagnets

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599501A (en) * 2019-10-01 2021-04-02 台湾积体电路制造股份有限公司 Integrated circuit and forming method thereof
EP4199106A1 (en) * 2021-12-20 2023-06-21 Intel Corporation Quantum dot based qubit devices with on-chip microcoil arrangements
US12050966B2 (en) 2021-12-20 2024-07-30 Intel Corporation Quantum dot based qubit devices with on-chip microcoil arrangements
CN118556274A (en) * 2022-06-29 2024-08-27 京东方科技集团股份有限公司 Inductance, preparation method thereof, filter and electronic equipment

Similar Documents

Publication Publication Date Title
DE102011122982B3 (en) Method for producing an integrated induction coil
DE102010038264B4 (en) Inductors and processes for integrated circuits
DE102011006454B4 (en) High voltage semiconductor devices and methods of making same
DE69519476T2 (en) Manufacturing process for a magnetic circuit in an integrated circuit
DE102009034404B4 (en) Transformers and methods of making same
DE102013109825B4 (en) system for a coreless transformer
DE19632110C2 (en) Semiconductor device and method of manufacturing the same
DE1933731A1 (en) Connection elements for semiconductor circuit elements and integrated circuit arrangements
DE102017123958A1 (en) SEMICONDUCTOR DEVICE
DE112010000142T5 (en) A cost-optimized method of forming high density passive capacitors to replace discrete capacitors using a cost optimized 3D wafer-wafer modular integration scheme
DE102019120731A1 (en) Electronic device, including a transistor and a variable capacitor
DE10291412T5 (en) Self-adjusting, trenchless magneto-resistance random access memory (MRAM) structure with sidewall enclosure for the MRAM structure
DE112021003117T5 (en) Integrated inductor with a stacked metal wire
DE102020129392A1 (en) STORAGE DEVICE AND METHOD OF MAKING THE SAME
DE19640003A1 (en) Semiconductor device and method for its production
DE112021000892T5 (en) SEMICONDUCTOR DEVICE, A SEMICONDUCTOR HOUSING HAVING THEM, AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
DE102021134457A1 (en) METHODS AND STRUCTURES FOR CONTACTING THE SHIELD CONDUCTOR IN A SEMICONDUCTOR DEVICE
DE102016120884A1 (en) An integrated apparatus and method for integrating an inductor into a semiconductor substrate
DE112020006801T5 (en) METAL-INSULATOR-METAL (MIM) CAPACITOR
DE112017007751T5 (en) STRUCTURING AN INTEGRATED NANO WIRE & NANOBAND IN TRANSISTOR MANUFACTURING
DE2044975C3 (en) Semiconductor arrangement with reduced lead inductance
WO2014191280A1 (en) Carrier for an optoelectronic semiconductor chip and optoelectronic component
DE102013107380A1 (en) Method for forming semiconductor device e.g. MOSFET, involves masking etched buried dielectric layer to partly expose back surface of semiconductor wafer which is opposite to main horizontal surface in wafer-stack
DE102020000633A1 (en) ELECTRONIC DEVICE WITH A SEMICONDUCTOR BODY OR INSULATION STRUCTURE IN A TRENCH
DE112017003523B4 (en) Stack of magnetic inductors with multilayer insulating films

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee