[go: up one dir, main page]

DE10114956A1 - Halbleiterbauelement und entsprechendes Herstellungsverfahren - Google Patents

Halbleiterbauelement und entsprechendes Herstellungsverfahren

Info

Publication number
DE10114956A1
DE10114956A1 DE10114956A DE10114956A DE10114956A1 DE 10114956 A1 DE10114956 A1 DE 10114956A1 DE 10114956 A DE10114956 A DE 10114956A DE 10114956 A DE10114956 A DE 10114956A DE 10114956 A1 DE10114956 A1 DE 10114956A1
Authority
DE
Germany
Prior art keywords
semiconductor component
dielectric layer
trench
substrate
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10114956A
Other languages
English (en)
Other versions
DE10114956C2 (de
Inventor
Martin Gutsche
Harald Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10114956A priority Critical patent/DE10114956C2/de
Priority to US10/103,009 priority patent/US6653185B2/en
Publication of DE10114956A1 publication Critical patent/DE10114956A1/de
Application granted granted Critical
Publication of DE10114956C2 publication Critical patent/DE10114956C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die vorliegende Erfindung schafft ein Halbleiterbauelement mit einem Substrat (1) und einer auf dem Substrat (1) vorgesehenen dielektrischen Schicht (20), wobei die dielektrische Schicht (20) ein binäres Metalloxid eines seltenen Erdmetalls oder eines Übergangsmetalls ist. Die Erfindung schafft ebenfalls ein entsprechendes Herstellungsverfahren.

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit bzw. auf/in einem Substrat und einer auf dem Substrat vorgesehenen dielektrischen Schicht. Ebenfalls betrifft die Erfindung ein entsprechendes Herstellungsverfahren.
Der Begriff Substrat soll im allgemeinen Sinne verstanden werden und kann daher sowohl einschichtige als auch mehr­ schichtige Substrate umfassen.
Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf Kondensatoren in Silizium-Techno­ logie erläutert.
In dynamischen Schreib-/Lese-Speichern (DRAMs) werden soge­ nannte Ein-Transistor-Zellen eingesetzt. Diese bestehen aus einem Speicherkondensator und einem Auswahltransistor der die Speicherelektrode mit der Bitleitung verbindet. Der Speicher­ kondensator kann als Grabenkondensator (Trench Capacitor) oder als Stapelkondensator (Stacked Capacitor) ausgebildet werden. Die hier beschriebene Erfindung bezieht sich ganz allgemein auf Kondensatoren für solche DRAMs in Form von Gra­ benkondensatoren und Stapelkondensatoren.
Es ist bekannt, einen solchen Kondensator, z. B. für ein DRAM (dynamischer Schreib-/Lese-Speicher) mit dem Aufbau Elektro­ denschicht-Isolatorschicht-Elektrodenschicht herzustellen, wobei die Elektrodenschichten Metallschichten oder (Poly)- Siliziumschichten sein können.
Um die Speicherdichte für zukünftige Technologie-Generationen weiter zu erhöhen, wird die Strukturgröße von Generation zu Generation verkleinert. Die immer kleiner werdende Kondensa­ torfläche und die dadurch bedingte kleiner werdende Kondensa­ torkapazität führt zu Problemen. Deshalb ist es wichtig, die Kondensatorkapazität trotz kleinerer Strukturgröße mindestens konstant zu halten. Dies kann unter anderem durch eine Erhö­ hung der Flächenladungsdichte des Speicherkondensators er­ reicht werden.
Bisher wurde dieses Problem einerseits durch eine Vergröße­ rung der zur Verfügung stehenden Kondensatorfläche (bei vor­ gegebener Strukturgröße) gelöst. Dies kann z. B. durch die Ab­ scheidung von Poly-Silizium mit rauher Oberfläche ("HSG") im Trench oder auf die untere Elektrode des Stapelkondensators erreicht werden. Andererseits wurde bisher die Flächenla­ dungsdichte durch eine Verringerung der Dicke des Dielektri­ kums erhöht. Dabei wurden bisher als Dielektrikum für DRAM- Kondensatoren ausschließlich verschiedener Kombinationen von SiO2 (Siliziumoxid) und Si3N4 (Siliziumnitrid) verwendet.
Für Stapel-Kondensatoren wurden ferner einige wenige Materia­ len mit höherer Dielektrizitätskonstante vorgeschlagen. Ex­ plizit gehören dazu Ta2O5 und BST (Barium-Strontium-Titanat). Diese Materialen sind jedoch in direktem Kontakt mit Silizium oder Poly-Silizium nicht temperaturstabil. Außerdem sind sie nur unzureichend temperaturstabil.
Es ist die Aufgabe der vorliegenden Erfindung, ein verbesser­ tes Halbleiterbauelement und ein entsprechendes Herstellungs­ verfahren der eingangs genannten Art anzugeben, die ein tem­ peraturstabiles Dielektrikum liefern.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Halbleiterbauelement und die in Anspruch 7 bis 10 angegebenen Herstellungsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende allgemeine Idee besteht in der Erzeugung einer hohen Flächenladungsdich­ te bei Einhaltung der Leckstromspezifikationen im DRAM- Kondensator durch Verwendung von bestimmten Materialien mit hoher relativer Dielektrizitätskonstante.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des jeweiligen Gegenstandes der Erfin­ dung.
Gemäß einer bevorzugten Weiterbildung ist das binäre Metall­ oxid ein Oxid eines seltenen Erdmetalls.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Oxid aus folgender Gruppe ausgewählt: Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Tm2O3, Er2O3, Yb2O3, Lu2O3.
Gemäß einer weiteren bevorzugten Weiterbildung ist das binäre Metalloxid ein Oxid eines Übergangsmetalls.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Oxid aus folgender Gruppe ausgewählt: Al2O3, HfO2, ZrO2, Sc2O3, Y2O3, La2O3, BeO, MgO, CaO, SrO, Li2O.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Halb­ leiterbauelement ein Plattenkondensator oder ein Grabenkon­ densator mit dem Aufbau Elektrodenschicht-dielektrische Schicht-Elektrodenschicht, wobei die Elektrodenschichten Me­ tallschichten oder (Poly)-Siliziumschichten sind.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Halb­ leiterbauelement ein Grabenkondensator, wobei das Dielektri­ kum epitaktisch im Graben aufgewachsen wird.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Fig. 1a-c zeigen eine schematische Darstellung der wesentli­ chen Verfahrensschritte zur Herstellung eines Halb­ leiterbauelements als Ausführungsform der vorlie­ genden Erfindung.
In den Fig. 1a-c bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.
Allgemein schlägt die Ausführungsform Materialien, die im Kontakt mit Silizium eine gute Temperaturstabilität erwarten lassen, als Dielektrika für DRAM-Speicherkondensatoren mit SIS, aber auch MSIS, MIS und MIM-Struktur vor (S = Silizium, I = Dielektrikum, M = Metall).
Dabei können diese dielektrischen Schichten folgende struktu­ relle Eigenschaften besitzen:
Abscheidung amorph → nach Temperung amorph
Abscheidung amorph → nach Temperung (poly)kristallin
Abscheidung (poly)kristallin → nach Temperung (poly)kristallin
Abscheidung epitaktisch → nach Temperung epitaktisch
Abscheidung epitaktisch → nach Temperung (poly)kristallin
Folgende Materialien sowie deren Gemische oder Nanolaminate kommen als temperaturstabiles Dielektrikum in Frage:
Oxide seltener Erden:
Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3
Übergangsmetalloxide:
Al2O3, HfO2, ZrO2, Sc2O3, Y2O3, La2O3, BeO, MgO, CaO, SrO, Li2O
Die Abscheidung kann prinzipiell durch Sputtern, Aufdampfen, Molekularstrahlepitaxie, CVD (chemische Dampfphasenabschei­ dung) bzw. ALCVD (chemische Dampfphasenabscheidung atomarer Schichten)-Verfahren erfolgen, gegenbenfalls mit Plasma- oder Remote Plasma-Unterstützung. Für Strukturen mit hohen Aspekt­ verhältnissen kommen insbesondere ALCVD und CVD in Frage. Al­ ternativ kann auch erst das zugehörige Metall abgeschieden werden, das dann durch eine geeignete Oxidation in das Oxid verwandelt wird.
Speziell im Falle eines SIS- oder SIM-Kondensators im Trench ist von Vorteil, dass auch Hochtemperaturprozesse bei der Ab­ scheidung und/oder bei eventuell nachfolgenden Temperatur­ schritten möglich sind. Daher kommen dort auch Abscheidungen bei erhöhter Temperatur in Frage. Insbesondere können Schich­ ten dann kristallin, orientiert oder sogar epitaktisch aufge­ wachsen werden.
Um epitaktisches Wachstum in Trench zu unterstützen, ist es zweckmäßig, Trenchwände einer einheitlichen Orientierung zur Verfügung zu stellen. Dazu können bekannte (Nass)ätzverfahren verwendet werden, die bestimmte kristallographische Richtun­ gen schneller ätzen als andere (Vorzugsorientierungen). Auf diese Weise können Gräben rechteckigen (oder quadratischen) Querschnitts erzeugt werden. Die Seitenwände solcher Gräben weisen eine einheitliche Orientierung auf (z. B. [110]). Letz­ terer Prozess wird nun mit Bezug auf Fig. 1a-c näher erläu­ tert.
Mit Bezug auf Fig. 1a wird zunächst in einem Silizium- Substrat 1, welches als erste Kondensatorelektrode dient, ein Graben 10 durch ein bekanntes Verfahren gebildet. Dieses Ver­ fahren kann beispielsweise eine reaktive Ionenätzung unter Verwendung einer entsprechenden Oxid-Hartmaske sein.
Mit Bezug auf Fig. 2b wird in einem darauffolgenden Schritt ein Nassätzverfahren angewendet, um einen aufgeweiteten Gra­ ben 10' mit modifizierten Grabenwänden mit vorbestimmter Kri­ stallorientierung zu schaffen. Im vorliegenden Fall ist die Kristallorientierung [100].
In einem darauffolgenden Schritt wird auf den so präparierten Grabenwänden mit vorbestimmter Kristallorientierung eine die­ lektrische Schicht 20 z. B. aus Pr2O3, Nd2O3 oder anderen der genannten Materialien orientiert aufgewachsen.
In einem weiteren, nicht gezeigten Prozessschritt wird der modifizierte Graben 10' mit der dielektrischen Schicht 20 mit Polysilizium aufgefüllt, welches eine zweite Kondensatorelek­ trode bildet. So lässt sich ein Kondensator mit hoher Flä­ chenladungsdichte bei Einhaltung der Leckstromspezifikationen für die DRAM-Speicher schaffen.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Bezugszeichenliste
10
Trench
1
Substrat
10
' erweiterter Trench
20
Dielektrikum

Claims (11)

1. Halbleiterbauelement mit:
einem Substrat (1); und
einer auf dem Substrat (1) vorgesehenen dielektrischen Schicht (20);
dadurch gekennzeichnet,
daß die dielektrische Schicht (20) ein binäres Metalloxid ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das binäre Metalloxid ein Oxid eines seltenen Erdmetalls ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß das Oxid aus folgender Gruppe ausgewählt ist: Ce2O3, Pr2O3, Nd2O3, Pm2O3, Sm2O3, Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das binäre Metalloxid ein Oxid eines Übergangsmetalls ist.
5. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß das Oxid aus folgender Gruppe ausgewählt ist: Al2O3, HfO2, ZrO2, Sc2O3, Y2O3, La2O3, BeO, MgO, CaO, SrO, Li2O.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß das Halbleiterbauelement ein Plattenkondensator oder ein Grabenkondensator mit dem Aufbau Elektrodenschicht- dielektrische Schicht-Elektrodenschicht ist, wobei die Elek­ trodenschichten Metallschichten oder (Poly)-Siliziumschichten sind.
7. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, daß das Metall zuerst auf das Substrat (1) abgeschieden wird und dann in einem thermischen Prozeß oxidiert wird.
8. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht (20) durch eines der folgenden Verfahren abgeschieden wird: Sputtern, Aufdampfen, Molekular­ strahlepitaxie, CVD (chemische Dampfphasenabscheidung), ALCVD (chemische Dampfphasenabscheidung atomarer Schichten), vor­ zugsweise mit Plasma- oder Remote Plasma-Unterstützung.
9. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, dadurch gekennzeichnet, daß die dielektrische Schicht (20) in einem Hochtemperatur­ schritt kristallin, orientiert oder epitaktisch abgeschieden wird.
10. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, wobei das Halbleiterbauelement ein Grabenkonden­ sator mit dem Aufbau Elektrodenschicht-Isolatorschicht- Elektrodenschicht ist, wobei das Substrat (1) eine erste Elektrodenschicht bildet, die dielektrische Schicht (20) die Isolatorschicht ist und eine zweite Elektrodenschicht auf die dielektrische Schicht (20) aufgebracht wird; dadurch gekennzeichnet, daß
zuerst ein Graben (10) in dem Substrat (1) durch einen ersten Ätzprozeß vorgesehen wird;
die Grabenwände einem zweiten Ätzprozeß unterworfen werden, der einen aufgeweiteten Graben (10') mit modifizierten Gra­ benwänden mit vorbestimmter Kristallorientierung schafft; und
die dielektrische Schicht (20) auf den modifizierten Graben­ wänden mit vorbestimmter Kristallorientierung aufgewachsen wird.
11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das Halbleiterbauelement ein Grabenkondensator ist, wobei das Dielektrikum epitaktisch im Graben aufgewachsen wird.
DE10114956A 2001-03-27 2001-03-27 Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator Expired - Fee Related DE10114956C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10114956A DE10114956C2 (de) 2001-03-27 2001-03-27 Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator
US10/103,009 US6653185B2 (en) 2001-03-27 2002-03-21 Method of providing trench walls by using two-step etching processes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10114956A DE10114956C2 (de) 2001-03-27 2001-03-27 Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator

Publications (2)

Publication Number Publication Date
DE10114956A1 true DE10114956A1 (de) 2002-10-17
DE10114956C2 DE10114956C2 (de) 2003-06-18

Family

ID=7679180

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114956A Expired - Fee Related DE10114956C2 (de) 2001-03-27 2001-03-27 Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator

Country Status (2)

Country Link
US (1) US6653185B2 (de)
DE (1) DE10114956C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093127A2 (de) 2004-03-27 2005-10-06 Aixtron Ag Verfahren zum abscheiden von insbesondere metalloxiden mittels nicht kontinuierlicher precursorinjektion
WO2006005637A1 (de) * 2004-07-15 2006-01-19 Aixtron Ag Verfahren zur abscheidung von silizium und germanium enthaltenden schichten
US7410670B2 (en) 2003-09-17 2008-08-12 Aixtron Ag Process and apparatus for depositing single-component or multi-component layers and layer sequences using discontinuous injection of liquid and dissolved starting substances via a multi-channel injection unit
US7732308B2 (en) 2003-09-17 2010-06-08 Aixtron, Inc. Process for depositing layers containing silicon and germanium
RU2574554C1 (ru) * 2014-09-12 2016-02-10 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Способ изготовления защитного диэлектрического слоя
US10319817B2 (en) 2017-09-11 2019-06-11 International Business Machines Corporation Lattice matched epitaxial oxide layer for a super steep retrograde well

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
US20110298089A1 (en) * 2010-06-03 2011-12-08 International Business Machines Corporation Trench capacitor and method of fabrication
US11037728B2 (en) 2017-12-22 2021-06-15 Samsung Electronics Co., Ltd. Dielectric and capacitor and electronic device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
US4495219A (en) * 1981-10-09 1985-01-22 Fujitsu Limited Process for producing dielectric layers for semiconductor devices
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
DE4442023C2 (de) * 1994-11-25 1997-02-06 Bosch Gmbh Robert Siliziumkörper mit einem Durchbruch mit frei definierbarer Austrittsöffnung und Verfahren zu seiner Herstellung
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5776621A (en) * 1992-12-25 1998-07-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film element
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
EP1001468A1 (de) * 1998-11-12 2000-05-17 Lucent Technologies Inc. Oxidschicht, bestehend aus einem Seltenerd-Element auf einem GaAs- oder GaN-Halbleiterkörper
EP1003206A2 (de) * 1998-11-17 2000-05-24 Siemens Aktiengesellschaft Rutil-Dielektrikum für Halbleiter-Bauelement
EP1005073A1 (de) * 1998-11-27 2000-05-31 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung einer dielektrischen Dünnschichtstruktur oder einer Verbundstruktur aus einer dielektrischen und einer leitenden Dünnschicht
WO2000075984A1 (en) * 1999-06-09 2000-12-14 Infineon Technologies North America Corp. Method for expanding trenches by an anisotropic wet etch
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US6323078B1 (en) * 1999-10-14 2001-11-27 Agere Systems Guardian Corp. Method of forming metal oxide metal capacitors using multi-step rapid thermal process and a device formed thereby
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6319766B1 (en) * 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
US4495219A (en) * 1981-10-09 1985-01-22 Fujitsu Limited Process for producing dielectric layers for semiconductor devices
US5776621A (en) * 1992-12-25 1998-07-07 Fuji Xerox Co., Ltd. Oriented ferroelectric thin film element
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
DE4442023C2 (de) * 1994-11-25 1997-02-06 Bosch Gmbh Robert Siliziumkörper mit einem Durchbruch mit frei definierbarer Austrittsöffnung und Verfahren zu seiner Herstellung
US5827765A (en) * 1996-02-22 1998-10-27 Siemens Aktiengesellschaft Buried-strap formation in a dram trench capacitor
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
EP1001468A1 (de) * 1998-11-12 2000-05-17 Lucent Technologies Inc. Oxidschicht, bestehend aus einem Seltenerd-Element auf einem GaAs- oder GaN-Halbleiterkörper
EP1003206A2 (de) * 1998-11-17 2000-05-24 Siemens Aktiengesellschaft Rutil-Dielektrikum für Halbleiter-Bauelement
EP1005073A1 (de) * 1998-11-27 2000-05-31 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung einer dielektrischen Dünnschichtstruktur oder einer Verbundstruktur aus einer dielektrischen und einer leitenden Dünnschicht
WO2000075984A1 (en) * 1999-06-09 2000-12-14 Infineon Technologies North America Corp. Method for expanding trenches by an anisotropic wet etch
DE10034003A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CHIN A., u.a.: Device and reliability of high-k AI2O3 gate dielectric with good mobility and low Dit. Symposium on VLSI Technology. Digest of Technical Papers, Kyoto, Japan, 14-16, June 1999, Tokyo Japan, Japan Soc.Appl.Phys., pages 135-136 (abstract) INSPEC online.recherchiert im Januar 2002. In: Epoque. Accession No.6490130 *
JP 62-136 035 A (Patent Abstracts of Japan) *
PETROV A.I., ROZHKOV V.A.: Recombination proper- ties of silicon passivated with rareearth oxide films. Tech.Phys.Lett., vol.24, no.4, p.254-256, April 1998, USA abstract INSPEC online. recher- chiert im Januar 2002. In: Epoque. Accession No. 5913503 *
ROZHKOV V.A., TRUSOVA A.Y.: Silicon metal-dielec- tric. Tech.Phys.Lett., vol.23, no.6, p.475-477, June 1997, USA abstract INSPEC online. recher- chiert im Januar 2002. In: Epoque. Accession No. 5638276 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7410670B2 (en) 2003-09-17 2008-08-12 Aixtron Ag Process and apparatus for depositing single-component or multi-component layers and layer sequences using discontinuous injection of liquid and dissolved starting substances via a multi-channel injection unit
US7732308B2 (en) 2003-09-17 2010-06-08 Aixtron, Inc. Process for depositing layers containing silicon and germanium
WO2005093127A2 (de) 2004-03-27 2005-10-06 Aixtron Ag Verfahren zum abscheiden von insbesondere metalloxiden mittels nicht kontinuierlicher precursorinjektion
WO2006005637A1 (de) * 2004-07-15 2006-01-19 Aixtron Ag Verfahren zur abscheidung von silizium und germanium enthaltenden schichten
RU2574554C1 (ru) * 2014-09-12 2016-02-10 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Способ изготовления защитного диэлектрического слоя
US10319817B2 (en) 2017-09-11 2019-06-11 International Business Machines Corporation Lattice matched epitaxial oxide layer for a super steep retrograde well

Also Published As

Publication number Publication date
DE10114956C2 (de) 2003-06-18
US6653185B2 (en) 2003-11-25
US20020149011A1 (en) 2002-10-17

Similar Documents

Publication Publication Date Title
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
EP1145279B1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE69125323T2 (de) Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
DE102007047857B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102007063781B3 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE69332960T2 (de) Halbleiteranordnung
EP1186030B1 (de) Kondensator für halbleiteranordnung und verfahren zum herstellen einer dielektrischen schicht für denselben
DE102007055880B4 (de) Verfahren zur Herstellung eines Isoliermaterials, insbesondere in einer Halbleiteranordnung
DE10142580A1 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE102019003223A1 (de) Elektrische Speichervorrichtung mit negativer Kapazität
DE3906874A1 (de) Kondensator und verfahren zu dessen herstellung
DE69836607T2 (de) Verfahren zum Minimieren von vertikaler und lateraler Dotierstoffdiffusion in Gatterstrukturen
DE10219123B4 (de) Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE102014223904A1 (de) Kondensator und Verfahren zum Herstellen desselben
EP1294021A1 (de) Kondensatoreinrichtung für eine Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
KR20100090534A (ko) 유전층의 전기적 특성을 향상시킬 수 있는 반도체 소자 및 그 제조방법
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
DE10246306A1 (de) Verfahren zum Ausbilden eines schwach leckenden chipintegrierten Kondensators
EP1149421B1 (de) Femfet-vorrichtung und verfahren zu deren herstellung
DE10114956A1 (de) Halbleiterbauelement und entsprechendes Herstellungsverfahren
DE102005049998B4 (de) Dielektrische Mehrfachschicht, mikroelektronisches Bauelement, Kondensator und Herstellungsverfahren
DE10130936A1 (de) Herstellungsverfahren für ein Halbleiterbauelement
DE102007001134A1 (de) Halbleiterbauelement mit einem Gate und Verfahren zur Herstellung desselben
DE10216614B4 (de) Verfahren zur Verstärkung einer dielektrischen Schicht auf einem Halbleitersubstrat an Fehlstellen und Anordnung mit einer verstärkten dielektrischen Schicht
DE102005051573A1 (de) MIM/MIS-Struktur mit Praseodymtitanat oder Praseodymoxid als Isolatormaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee