DD273911A1

DD273911A1 - Verfahren und anordnung zur busvergabe an datenverarbeitende einrichtungen

Info

Publication number: DD273911A1
Application number: DD31775988A
Authority: DD
Inventors: Dietmar Beltz; Hans-Juergen Nehler; Werner Rozek
Original assignee: Zeiss Jena Veb Carl
Priority date: 1988-07-11
Filing date: 1988-07-11
Publication date: 1989-11-29
Also published as: JPH02110652A; DE3913417A1; GB2223147A; GB8915828D0

Abstract

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Busvergabe an datenverarbeitende Einrichtungen, die der Steuerung einer prioritaetsgerechten Busuebernahme durch die Einrichtungen in dem aus Einzelbussen gekoppelten Globalbus dient. Das Zuordnungssignal fuer eine Einrichtung und deren gespeicherte Ortsdaten dienen in einem ersten Takt der Erkennung von Einzelbussen mit der buserhaltenden und mit nicht buserhaltenden Einrichtungen, wobei die Busanforderungssignale der Einrichtungen an den Einzelbussen ohne buserhaltende Einrichtung bei der Busvergabe mit Einzelbuswechsel blockiert werden. In einer zweiten Taktperiode erfolgt bei Einzelbuswechsel eine Schaltung der Bus-belegt-Signale auf dem Einzelbus mit der buserhaltenden Einrichtung in den inaktiven und den Bus mit der busabgebenden Einrichtung in den aktiven Zustand. Alle anderen Bus-belegt-Signale werden aktiv gehalten. In einer dritten Taktperiode, in der das Bus-belegt-Signal auf dem Einzelbus der buserhaltenden Einrichtung aktiv geschaltet ist, wird die erfolgte Blockierung der Anforderungssignale aufgehoben. Fig. 1

Description

Charakteristik der bekannten technischen Lösungen

Arbeiten in einem informationsverarbeitenden System mehrere datenverarbeitende Einrichtungen über einen gemeinsamen r,us mit anderen am Bus liegenden Ressourcen zusammen, so erfolgt das Aufschalten einer datenverarbeitenden Einrichtung iz. B. einer ZVE) auf den gemeinsamen Bus zeitgeteilt und durch Busvergabeschaltungen (Arbiter) gesteuert. Wenn eine datenverarbeitende Einrichtung an den Bus anzuschalten ist, um mit einer anderen Ressource in Verbindung zu treten, so gibt sie über dort Bus eine Anforderung ab, wodurch eine zentrale oder dezentrale Zuordnungsschaltung veranlaßt wird, gemäß einem gespeicherten Algorithmus den Bus der anfragenden Einrichtung zuzuordnen, so daß diese, dann der Bus zugeordnet werden kann. Wenn mehrere Einrichtungen eine Anforderung übermitteln, so bewirkt der Zuordnungsalgorithmus, der meist Prioritätsabhängigkeiten der Bearbeitung von Anforderungen berücksichtigt, die Auswahl einer busanfordernden Einrichtung. („Das 8086/8088 Buch-Programmieren in Assembler und Sytemarchitektur. technik marketing, München, Kapitel 9, S19-8] bis [9-10], Kapitel 10, S. [10-4] bis [10-6].) Bekannt sind z.B. zentrale Vergabeschaltungen (Winter, W.: „Programmierbare Arbiter zur Ressourcenverwaltung" rfe34[1985) M.7. S.457-561) und Schaltungen nach dem daisychain-Prinzip. In einem Verfahren zur prioritätsabhängigen Eusvergabe in Multimikrorechnersystemen (DD 237017 A1) wird die Aufgabe dadurch gelöst, daß im nichtbelegten Bus kanalweise ein Zuteilungssignal, welches die Prioritätsinformation enthält, in einem logischen Kreis zirkuliert.

Jede an das Bussystem angeschlossene Einrichtung überwacht kanalweise den Zus'.and des Busses. Bei Sendewunsch wird die entsprechende Einrichtung an alle freien Kanäle angekoppelt. Bei Empfang eines Zi'tcilungssignals wird dieses aufgehalten und die darin eingetragene Priorität mit der der entsprechenden Einrichtung verglichen. Ist die eingetragene Priorität gleich der Priorität der entsprechenden sendebereiten Einrichtung, so erhält sie den Buszugriff.

In einer Anordnung zur Steuerung eines Mehrrechnersystems (DD-WP 144691) wird als Zuteilungssignal ein stationäres Bitmuster verwendet, das in einer ringförmig geschlossenen Schiebekette umläuft. Der Buszugriff erfolgt nach einem vorgegebenen Muster und ist prioritätsabhängig.

In DD-WP 238128 A1 ist eine Anordnung eines speicherprogrammierten Arbiters zur Ressourcenverwaltung erläutert, die aus Forderungsregister, Steuerregister, einem Speicher und einer Ausgangsbaugruppe sowie einem Steuerwerk besteht. Mit allen genannten technischen Lösungen ist eine Buszugriffssteuerung auf einem aus multimasterfähigen Einzelbussen bestehenden Globalbus durch auftretende Buslaufzeiteffekte über die Buskoppelstelle nur mit erhöhtem schaltungstechnischen Aufwand oder gar nicht realisierbar.

Ziel der Erfindung

Ziel der Erfindung ist es, in (bus)-gekoppelten multimasterfähigen Bussen eine schnelle prioritätsabhängige Busvergabe mit geringem schaltungstechnischem Aufwand zu realisieren.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, in einem aus räumlich getrennten, multimasterfähigen Bussen zusammengekoppelten multimasterfähigen Globalbus eine prioritätsgerechte Busvergabe zu gewährleisten, ohne daß Buslaufzeiteffekte auf das Busprotokoll Auswirkungen haben.

Zur Lösung der Aufgabe dient erfindungsgemäß ein Verfahren zur Busvergabe an datenverarbeitende Einrichtungen, die an zu einem Globalbus gekoppelte multimasterfähige Einzelbusse angeschlossen sind, wobei innerhalb eines zentralen Bustaktes aus kanalweise durch die Einrichtungen gesendeten Anforderungssignalen unter Berücksichtigung einer vorprogrammierten Zuordnungsvorschrift ein Zuordnungssignal gebildet und an die Einrichtung mit dem Anforderungssginal höchster Priorität übertragen wird, eine Busbelegung durch ein aktives Bus-belegt-Signal markiert ist, und die Busvergabe mit und ohne Einzelbuswechsel erfolgen kann. Mit dem Zuordnungssignal, das innerhalb einer ersten Taktperiode des zentralen Bustaktes, in der das Bus-belegt-Signal für den Einzelbus einer busabgebenden Einrichtung inaktiv und für die anderen Einzelbusse aktiv ist, erzeugt wird, und gespeicherten Ortsdaten dar datenverarbeitenden Einrichtungen werden innerhalb derselben Taktperiode der Einzelbus mit einer bushaltenden Einrichtung und die Einzelbusse mit nicht bushaltenden Einrichtungen ermittelt und die Anforderungssignale der Einrichtungen an den Einzelbussen ohen buserhaltende Einrichtung bei der Busvergabe mit Einzelbuswechsel blockiert.

In einer nachfolgend zweiten Taktperiode des Bustaktes erfolgt nur bei der Busvergabe mit Einzelbuswechsel eine Schaltung der Bus-belegt-Signale auf dem Bug mit der buserhaltenden Einrichtung in den inaktiven und dem Bus mit der busabgebenden Einrichtung in den aktiven Zustand, wobei alle anderen Bus-belegt-Signale im aktiven Zustand gehalten werden. Erfolgt die Busvergabe ohne Einzelbuswechsel, unterbleibt in der erstt > Taktperiode die Blockierung der Anforderungssignale und in der zweiten Taktperiode die Schaltung der Bus-belegt-Signale.

In einer nachfolgenden dritten Taktperiode, in der das Bus-belegt-Signal auf dem Einzelbus der buserhaltenden Einrichtung aktiv geschaltet ist, wird die bei der Busvergabe mit Einzelbuswechsel erfolgte Blockierung der Anforderungssignale der Einrichtungen an den Einzelbussen ohne buserhaltende Einrichtung aufgehoben.

Gegenstand der Erfindung ist weiterhin eine Anordnung zur Busvergabe an datenverarbeitenden Einrichtungen, die an zu einem Globalbus gekoppelte, multimasterfähige Einzelbusse angeschlossen sind, von denen jeder mit einem zentralen Bustaktgenerator in Verbindung steht und eine Zuordnungseinrichtung besitzt, die zur Bildung von Zuordnungssignalen aus kanalweise gesendeten Anforderungssignalen der datenverarbeitenden Einrichtungen für einen Buserhalt unter Berücksichtigung einer vorprogrammierten Zuordnungsvorschrift dient, wobei eine Busbelegung durch ein aktives Bus-belegt-Signal markiert ist.

Jedem Einzelbus sind eine Anforderungsblockierung, die eingangsseitig mit den Anforderungskanälen der datenverarbeitenden Einrichtungen des zugehörigen Einzelbusses und ausgangsseitig mit den Eingängen der Zuordnungseinrichtungen aller Einzelbusse verknüpft ist, und eine Überwachungs- und Steuerschaltung zugeordnet, an deren Eingänge sowohl die Ausgänge

der Zuordnungseinrichtung, von denen dem Einzelbus zugehörige mit den Zuorc nungskanälen des Einzelbusses verbunden sind, als auch das Bus-belegt-Signal, der Bustakt und ein Rücksetzkanal des Einzelbusses geführt sind. Von einer jeden Überwachungs- und Steuerschaltung ist der Ausgang für das Bus-belegt-Signal mit der Signalbusleitung des Einzelbusses, der Ausgang für ein Signal zur Kennzeichnung einer Globalbusübernahme an die Eingänge der anderen Überwachungs- und Steuerschaltungen und der Ausgang tür ein Sperranforderungssignal an einen weiteren Eingang der Anforderungsblockierung ausgeschlossen, wobei in der Anforderungsblockierung eine Verknüpfung des Anforderungs- und des Sperranforderungssignals erfolgt, die bei aktivem Sperranforderungssignal ein inaktives Verknüpfungssignal und bei inaktivem Sperranforderungssignal ein dem ursprünglichem Anforderungssignal entsprechendes Verknüpfungssignal ergibt.

Ausführungsbeispiel

Die Erfindung soll nachstehend anhand der schematischen Zeichnung näher erläutert werden. Es zeigen:

Fig. 1: sine Anordnung zur Busvtrgabe gemäß der Erfindung

Fig. 2: den Aufbau des das Bus üelegt-Signals des jeweiligen Einzelbusses überwachenden und steuernden Schaltungsteils Fig. 3: das Taktschema für die Anordnung gemäß Fig. 1

Fig.4: das Taktschema für den Aufbau nach Fig. 2

Die zur Durchführung des erfindungsgemäßen Verfahrens dienende Anordnung enthält gemäß Fig. 1 für jeden l-ten Einzelbus eine Zuordnungs-und Steuerschaltung 11, die Busanforderungssignale AFJI mit J = (1 ...M; 1 ...N;...; 1 ...S) und I = (1 ...R), und Bus-belegt-Signal BbI überwacht und steuert und außerdem die Steuerung von Buszuordnungssignalen ZJI übernimmt. Die Schaltungen 11 stehen untereinander über Signale zur Kennzeichnung einer Globalbusübernahme GBI in Verbindung und sind in bezug auf den Globalbus, der durch die gekoppelten I Einzelbusse gebildet wird, zentral und dezentral ?.n jedem der Einzelbusse angeordnet. Jede Schaltung 11 besteht aus einer Anforderungsblockierung 21, einer Zuordnungsvorschrift 31 mit einer als Algorithmus gespeicher en Zuordnungsvorschrift und auö einer Überwachungs- und Steuerschaltung 4I für das Bus-belegt-Signal BbI des jeweiligen Einzelbusses I.

Die Anforderungsblockierung 21 ist eingangsseitig mit J Anforderungskanälen für die Signale AFjI und mit einem Ausgang für ein Sperranforderungssignal SAFI der Überwachungs- und Steuerschaltung 4I verbunden. Die J Ausgänge der Anforderungsblockierung 21 sind an die Eingänge der Zuordnungseinrichtungen 31 aller Einzelbusse geführt (I = [1... 2]). Die k Ausgänge Z1I bis ZkI mit k = (N,..., M, ...S) und I = (1 ...R) der Zuordnungseinrichtung 31 sind mit den Eingängen der Überwachungs- und Steuerschaltung 41 verbunden, wobei J Ausgänge Z11 bis ZJI ebenfalls an Zuordnungskanäle des Einzelbusses I angeschlossen sind, wobei J den zum jeweiligen Anforderungssignal AFJI korrespondierenden Zuordnungskanal ZJI des l-ten Busses charakterisiert. Von der Schaltung 4I ist der Ausgang für das Bus-belegt-Signal mit einer Signalbusleitung des Einzelbusses I und der Ausgang für das Signal zur Kennzeichnung der Globalbusübernahme GBI an die Eingänge der anderen Überwachungs-und Steuerschaltungen 4U mit U = 1 ...2 aber = !geführt. An weitere Eingänge der Schaltung 41 sind ein Rücksetzsignal RESET angeschaltet sowie das Bus-belegt-Signal BbI und ein zentraler Bustakt BT eines nicht dargestellten Bustaktgen^rators angelegt. Auf der Rücksetzleitung können nicht dargestellte Einrichtungen ein Rücksignal aktivieren, das alle am Globalbus befindlichen Einrichtungen einschließlich der Zuordnungs- und Steuerschaltung 11 in den jeweiligen Anfangszustand setzt.

In der Anforderungsblonkierung 21 wird jedes Anforderungssignal AFJI mit einem Sperranforderungssignal SAFJ verknüpft, wobei bei aktivem SAFJ inaktive Verknüpfungssignale AFJI gebildet werden und bei inaktivem Signal SAFI das ursprüngliche Anforderungssignal AFJI als Verk.iüpfungssignal AFJI entsteht

Die Überwachungs- und Steuerschaltung 4I besteht gemäß Fig.2 aus

- einem Schaltungsteil 5I zur Bestimmung eines Erkennungssignales BMI, das in seinem aktiven Zustand angibt, ob eine . busbelegende bzw. -erhaltende Einrichtung zum Einzelbus I gehört,

- einem Schaltungsteil 6I zur Bestimmung eines Erkennungssignales BHyI, das in seinem aktiven Zustand angibt, ob eine busbelegende bzw. -erhaltende Einrichtung zu einem der anderen R-1 Einzelbusse gehört.

Die Scht'tungsteile 5I bzw. 6I sind somit Ermittlungsschaltungen für eine vorgesehehne bwz. vorgenommene Globalbuszuordnung und enthalten einen Hardware- oder Software-vorprogrammierten Bestandteil zur Festlegung, ob eine Einrichtung am Bus I bzw. an den anderen R-1 Einzelbussen angeschalten ist sowie einen Vergleicher, um aus dem aktuellen Zuordnungssignal und der vorprogrammierten Lageinformation der Einrichtung der Buszugehörigkeit der buserhaltenden oder -belegenden Einrichtung zum Bus I bzw. zu den Π-1 Einzelbussen zu ermitteln. Weiterhin aus

- logischen Verknüpfungsschaltungen 71,91,111,121,141,151,171,

- einer Triggerschaltung lOlzur Busflankentriggerung

- einem taktgesteuerien Register S! zur Kennzeichnung einer Globalbusübernahme durch das Signal GBI

- einem taktgesteuerten Register 131 zur Speicherung des aktiven Zustandes dss Bus-belegt-Signals BbI in einer Taktperiode des Bustaktes BT, die der zur Erkennung von Einzelbussen I mit einer buserhaltenden und mit nicht buserhaltenden Einrichtungen folgt und

- einem taktgesteuerien Register 161 zur Speicherung d6s Sperranforderungssignals SAFJ.

Die durch die logischen Verknüpfungsschaltungen erzeugten Verknüpfungen sind nachfolgend angegeben, wobei az( ) dem aktiven Zustand von...

und iaz ( ) dem inaktiven Zustand von... entsprechen.

Schaltung 71

az (BWI) = az (BHyI) λ az (GBI') λ iaz (BbI) (8-1)

R S

mitaz(BHyl)= V V azZTP P=1 T=N

und GBI' = negiertes GBI

Schaltung 9I

az (TFI) = 1 az (BbI) λ az (BT) (8-2)

Schaltung 111

az (TSI) = az (TSPIKEI) λ iaz (BbHI) (8-3)

Schaltung 121

az (TSRI) = az (TSI) V az (GBUI) (8-4)

Schaltung 141

az (BbI) = az (BbHI) V az (GBUI) (8-5)

Schaltung 151

az (GBUD= R az (GBI) (8-6)

J = 1

Schaltung 171

az (TS) = az (BT) λ iaz (BbHI)

Dabeisind

BWI ein Buswechselsignal

TFI ein Flipflop-Taktsignal

TSI ein Setztaktsignal

TSRI ein Setz-Rücksetz-Taktsignal

GB1 ...GBR, GBI Signale zur Kennzeichnung einer Globalbusübernahme der für 1... R, I OBUI ein Summen-Globalbusübemahme-Signal und

L'bH ein Bus-belegt-und Haltesignal

TSPIKEI ein Taktsignal während der Busvergabe, dessen Rücksetzung in einer nicht dargestellten Schaltung durch das

logische Oder des aktiven Zustande; des Signales TSPIKEI mit dem aktiven Zustand des Signales RESET erfolgt. Während an die Eingänge des Schaltungsteils El, dessen Ausgang mit dem Dateneingang Di des Registers 81 verbunden ist, die Bus-Zuordnungssignale Z1IZMI angelegt sind, werden die Bus-Zuordnungssignale Z1P-ZTP an die Eingänge des Schaltungsteiles 6I geführt, dessen Ausgangssignal BHyI an einen Eingang der Verknüpfungsschaltung 71 angelegt ist. Es gilt:

(P = 1...R)a(P*I),T = (N,...S)

Weitere Eingange der Verknüpfungsschaltung 71 sind indirekt, d. h., last- und kapazitätsmäßig entkoppelt mit dem Bus-belegt-Signal BbI, das außerdem in gleicherweise an einen Eingang der Verknüpfungsschaltung 9I geführt ist, und mit dem negierten Signal zur Kennzeichnung der Globalbusbelegung GBI' des Registers 81 belegt. Am anderen Eingang der Verknüpfungsschaltung liegt ebenfalls indirekt der Bustakt BT an, der auch an den Takteingang der Triggerschaltung 101 geführt ist. Das arn Ausgang der Verknüpfungsschaltung 71 vorliegende Signal BWI ist an die Dateneingänge des Registers 131 und des bustaktgesteuerten Registers 161 angelegt, wobei der Takteingang des Registers 161 mit dein Ausgang der Verknüpfungsschaltung 171 verbunden ist, die ein Gatter darstellt, über das durch indirekte Kopplung der Bustakt BT läuft. Das Register 131 ist mit seinem Takteingang C mit dem Ausgang TSRI der Verknüpfungsschaltung 121 und mit seinem Ausgang, an dem das Signal BbHI vorliegt, mit den Eingängen der Verknüpfungsschaltungen 141 und 171 verbunden. Das Signal BbHI wird außerdem an einen Eingang der Verknüpfungsschaltung 111 geführt, an dessen anderen Eingang das Signal TSPIKEJ anliegt und dessen Ausgang mit einem Eingang der Verknüpfungsschaltung 121 verbunden ist. Über diese Verbindung läuft das Setztaktsignal TSI.

Der andere Eingang der Verknüpfungsschaltung 121 ist mit dem Signal GBUI belegt, das durch die Verknüpfungsschaltung 151 gebildet wird und das außerdem am anderen Eingang der Verknüpfungsschaltung 141 anliegt.

Die Rücksetzeingänge R der Register 81,131,161 und der Triggerschaltung 101 sind mit dem Rücksetzsignal RESET verbunden, wobei ein aktiver Zustand des RESET-Signals eine Erzeugung eines nichtaktiven Zustandes hervorruft. Die Taktschemata in den Figuren 3 und 4 widerspiegeln das Verfahren in seinen Verfahrensschritten sowie die Funktionsweise der Anordnung und sind der Übersicht halber auf R = 2 Busse reduziert dargestellt. Sie beschreiben eine Busübergabe von einer am Bus I = 1 befindlichen busabgebenden Einrichtung zu einer am Bus I = 2 befindlichen buserhaltenden Einrichtung anhand der sich einstellenden Zustände.

Die Tabelle 1 gibt die Festlegungen der aktiven Zustände der Signale wieder. Diese Zustände gelten für einen Globalbus, der aus zwei oder mehreren gekoppelten IEEE 796-Bussen (AMS-Bussen) besteht.

Für die in Fig.3 mit A gekennzeichneten Bereiche übernimmt die Zuordnungseinrichtung die Schaltung der Zustände, für die Bereiche B die buserhaltende Einrichtung.

In AFpY bedeuten μ: Index für die Leitungsnummer der Anforderungen der Busy γ: Buskennzeichen

Tabelle 1

Signalname aktiver Zustand Schaltflanke

AFJI	LOW	High-LOW
AFJI	LOW
BbHI	LOW
BbI	LOW
BHI	High
BHyI	High
BT
BWI	High	High-LOW
GBI	LOW	LOW-High
GBUI	LOW	LOW-High
RESET	LOW
SAFI	LOW
TFI	High
TSI
TSRI
TSPIKEI
ZTP	LOW

Claims

1. Verfahren zur Busvergabe an datenverarbeitende Einrichtungen, die an zu einem Globalbus gekoppelte, multimasterfähige Einzelbusse angeschlossen sind, wobei innerhalb eines zentralen Bustaktes aus kanalweise durch die Einrichtungen gesendeten Anforderungssignalen unter Berücksichtigung einer vorprogrammierten Zuordnungsvorschrift ein Zuordnungssignal gebildet und an die Einrichtung mit dem Anforderungssignal höchster Priorität übertragen wird, eine Busbelegung durch ein aktives Bus-belegt-Signal markiert ist, und die Busvergabe mit und ohne Einzelbuswechsel erfolgen kann, gekennzeichnet dadurch, daß mit dem Zuordnungssignal, das innerhalb einer ersten Taktperiode des zentralen Bustaktes, in der das Bus-belegt-Signal für den Einzelbus einer busabgebenden Einrichtung inaktiv und für die anderen Einzelbusse aktiv ist, erzeugt wird, und gespeicherten Ortsdaten der datenverarbeitenden Einrichtungen innerhalb derselben Taktperiode der Einzelbus mit einer buserhaltenden Einrichtung und die Einzelbusse mit nicht buserhaltenden Einrichtungen ermittelt und die Anforderungssignale der Einrichtungen an den Einzelbussen ohne buserhaltende Einrichtung bei der Busvergabe mit Einzelbuswechsel blockiert werden, daß in einer nachfolgenden zweiten Taktperiode des Bustaktes nur bei der Busvergabe mit Einzelbuswechsel eine Schaltung der Bus-belegt-Signale auf dem Bus mit der buserhaltenden Einrichtung in den inaktiven und dem Bus mit der busabgebenden Einrichtung in den aktiven Zustand erfolgt, wobei alle anderen Bus-belegt-Signale im aktiven Zustand gehalten werden; und daß in einer nachfolgenden dritten Taktperiode, in der das Bus-belegt-Signa! auf dem Einzelbus der bu?erhaltenden Einrichtung aktiv geschaltet ist, die bei der Busergabe mit Einzelbuswechoel erfolgte Blockierung der Anforderungssignale der Einrichtungen an den Einzelbussen ohne buserhaltende Einrichtung aufgehoben wird.

2. Anordnung zur Busvergabe an datenverarbeitende Einrichtungen, die an zu einem Globalbus gekoppelte, multimasterfähige Einzelbusse angeschlossen sind, von denen jeder mit einem zentralen Bustaktgenerator in Verbindung steht und eine Zuordnungseinrichtung besitzt, die zur Bildung von Zuordnungssignalen aus kanalweise gesendeten Anforderungssignalen der datenverarbeitenden Einrichtungen für einen Buserhalt unter Berücksichtigung einer vorprogrammierten Zuordnungsvorschrift dient, wobei eine Busbelegung durch ein aktives Busbelegt-Signal markiert ist, gekennzeichnet dadurch, daß jedem Einzelbus eine Anforderungsblockierung, die eingangsseitig mit den Anforderungskanälen der datenverarbeitenden Einrichtungen des zugehörigen Einzelbusses und ausgangsseitig mit den Eingängen der Zuordnungseinrichtungen aller Einzelbusse verknüpft ist, und eine Überwachungsund Steuerschaltung zugeordnet sind, an deren Eingänge sowohl die Ausgänge der Zuordnungseinrichtung, von denen dem Einzelbus zugehörige mit den Zuordnungskanälen des Einzelbusses verbunden sind, als auch das Bus-belegt-Signal, der Bustakt und ein Rücksetzkanal des Einzelbusses geführt sind, und daß von einer jeden Überwachungs- und Steuerschaltung der Ausgang für das Bus-belegt-Signal mit der Signalbusleitung des Einzelbusses, der Ausgang für ein Signal zur Kennzeichnung einer Globalbusübernahme an die Eingänge der anderen Überwachungsund Steuerschaltungen und der Ausgang für ein Sperranforderungssignal an einen weiteren Eingang der Anforderungsblockierung angeschlossen ist, wobei in der Anforderungsblockierung eine Verknüpfung des Anforderungs- und Sperranforderungssignals erfolgt, die bei aktivem Sperranforderungssignal ein inaktives Verknüpfungssignal und bei inaktiven Sperranforderungssignal ein dem ursprünglichen Anforderungssignal entsprechendes Verknüpfungssignal ergibt.

Hierzu 4 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft das Gebiet der digitalen Datenverarbeitung bei der multimasterfähige Einzelbusse, an die datenverarbeiiende Einrichtungen angeschlossen sind, zu einem multimasterfähigen Globalbus gekoppelt werden und dient der Steuerung einer prioritätsgerechten Busüberruhme ' rch die Einrichtungen in dem Globalbus.