DD250648A3

DD250648A3 - CIRCUIT ARRANGEMENT FOR TROUBLE-FREE SWITCHING OF DIGITAL SOUND SIGNALS

Info

Publication number: DD250648A3
Application number: DD27869785A
Authority: DD
Inventors: Wolfgang Hoeg
Original assignee: Deutsche Post Rfz
Priority date: 1985-07-17
Filing date: 1985-07-17
Publication date: 1987-10-21
Also published as: CS269779B1; AT392554B; ATA1786A; DE3613475A1; HUT43776A; CS415986A1; SU1691832A1

Abstract

Die Erfindung bezieht sich auf das Gebiet der Tonstudiotechnik und speziell auf die Vermeidung von Stoerungen bei der Umschaltung von digitalen Tonsignalen. Mit dem Ziel, hohen Aufwand und Verzerrungen zu vermeiden, bestand fuer die Erfindung die Aufgabe darin, Ein- und Ausblendvorgaenge und multiplizierende Signalprozessoren zu vermeiden und auf die Entstehungsursachen der Knackstoerungen einzuwirken. Dies erreicht die Erfindung mit einer Schaltungsstruktur, die aus zwei Speichereinrichtungen an den Digitalsignaleingaengen, einer nachgeschalteten Vergleichseinrichtung und einer Verknuepfungsschaltung besteht, deren Eingaenge mit einem Speicherausgang und dem Ausgang der Vergleichseinrichtung verbunden sind und deren Ausgaenge an einem Speichereinrichtungseingang und den Ausgang fuer das die Umschaltung ausloesende Signal liegen. Fig. 1The invention relates to the field of audio engineering and especially to the avoidance of disturbances in the switching of digital audio signals. With the aim of avoiding high costs and distortions, the task for the invention was to avoid fade-in and fade-in processes and multiplying signal processors and to influence the causes of the cracking disorders. The invention achieves this with a circuit structure consisting of two memory devices on the digital signal inputs, a downstream comparator and a link circuit whose inputs are connected to a memory output and the output of the comparator and their outputs at a memory device input and the output for the switch-off Signal lie. Fig. 1

Description

Hierzu 2 Seiten ZeichnungenFor this 2 pages drawings

Field of application of the invention

Die Erfindung betrifft das Gebiet der digitalen Übertragung bzw. Bearbeitung von Tonsignalen, z. B. im Zusammenhang mit Tonmischeinrichtungen, Verzögerungseinrichtungen oder Kommutiemngseinrichtiingen in Digitaltechnik. Sie ist anwendbar bei allen Arten der Anschaltung, Umschaltung oder Abschaltung einzelner oder mehrerer digitaler.Tonsignale, insbesondere auch bei der Umschaltung der Verzögerungszeit digitaler Verzögerungseinrichtungen in Beschallungssystemen.The invention relates to the field of digital transmission or processing of sound signals, z. B. in connection with Tonmischeinrichtungen, delay devices or Kommutiemngseinrichtiingen in digital technology. It can be used for all types of connection, switching or disconnection of individual or multiple digital audio signals, especially when switching the delay time of digital delay devices in public address systems.

Characteristic of the known technical solutions

Eine bekannte Lösung (DE-PS 3028334) des physikalischen Grundproblems einer knackfreien Umschaltung zwischen zwei digitalen Tonsignalen beseitigt die Störwirkung dadurch, daß die betreffenden Signale zwischengespeichert werden, die Übertragungsbedingungen zwischen beiden Signal analysiert werden und eine geeignete Übertragungsfunktion an einem Festwertspeicher ausgewählt und zwischen die beiden Tonsignalenden eingefügt wird.A known solution (DE-PS 3028334) of the basic physical problem of a click-free switching between two digital audio signals eliminates the interference by the respective signals are cached, the transmission conditions between the two signals are analyzed and a suitable transfer function to a read-only memory selected and between the two Sound signal ends is inserted.

Eine weitere bekannte Lösung sieht für den Fall eines digitalen Verzögerungsgerätes (EMT445) den Einsatz eines speziellen multiplizierenden Signalprozesses vor, mit dem beim Umschalten das Signal der ersten Verzögerungszeit über eine Rampenfunktion abwärts und danach das der zweiten Verzögerungszeit über eine Rampenfunktion aufwärts multipliziert wird, so daß ein weicher Übergang zwischen beiden Signalen stattfindet.Another known solution provides for the case of a digital delay device (EMT445) the use of a special multiplying signal process, which is multiplied when switching the signal of the first delay time via a ramp function downwards and then that of the second delay time via a ramp function upwards, so that a smooth transition between the two signals takes place.

Der Nachteil dieser Lösungen besteht darin, daß hierbei eine zusätzliche Signalbeeinflussung erfolgt, die außerdem eine endliche Zeit benötigt, so daß keine schnellen Folgen von Signalumschaltungen realisierbar sind, zudem ist der Einsatz eines kostenaufwendigen schnellen Signalprozessors oder anderer aufwendiger Elemente erforderlich.The disadvantage of these solutions is that in this case an additional signal influencing takes place, which also requires a finite time, so that no rapid consequences of signal switching can be realized, also the use of a costly fast signal processor or other complex elements is required.

Andere Lösungen realisieren derartige Blendvorgänge mittels im Analogausgang angeordneter spannungsgesteuerter Verstärker bzw. Siebglieder (DE-PS 2737466), wobei keine weitere Verarbeitung des SignaIs in der digitalen Ebene möglich ist.Other solutions realize such Blendvorgänge arranged in the analog output voltage controlled amplifier or Siebglieder (DE-PS 2737466), with no further processing of the SignaIs in the digital level is possible.

Object of the invention

Ziel der Erfindung ist es, mit geringem Aufwand eine knack- und verzerrungsfreie Umschaltung digitaler Tonsignale zu ermöglichen, ohne den Verlauf der umzuschaltenden Signale zu verformen oder zu beeinflussen.The aim of the invention is to allow a little effort and a crisp and distortion-free switching digital audio signals without deforming the course of the signals to be switched or influence.

Wesen der ErfindungEssence of the invention

Die Analyse der technischen Mängelursachen zeigt, daß ein hartes Schalten bzw. Umschalten von Signalen infolge der auftretenden Amplituden- und/oder Phasensprünge zu störenden Knackgeräuschen führt. Das mit den bekannten Lösungen erzwungene weiche Aus- bzw. Einblenden des betreffenden Signals unterdrückt zwar diese Störung, benötigt jedoch eine endliche Zeit in der Größenordnung von mindestens 150ms, um nichtlineare Verzerrungen zu vermeiden. Diese relativ lange Zeitdauer behindert jedoch eine schnelle Folge von Schaltvorgängen, wie sie beispielsweise bei quasikontinuierlicher Veränderung der Verzögerungszeit einer digitalen Verzögerungseinrichtung erforderlich ist, abgesehen von der generellen Signalverfälschung während der genannten Ein- und Ausblendvorgänge.The analysis of the technical causes of defects shows that a hard switching or switching of signals as a result of the occurring amplitude and / or phase jumps leads to disturbing clicks. Although the softening or hiding of the relevant signal forced by the known solutions suppresses this interference, it requires a finite time of the order of at least 150 ms in order to avoid non-linear distortions. However, this relatively long period of time obstructs a rapid sequence of switching operations, such as required in the quasi-continuous variation of the delay time of a digital delay device, apart from the general signal corruption during said fading operations.

Aufgabe der Erfindung ist es, jede Art von Ein- und Ausblendvorgängen zu vermeiden und statt die Auswirkungen zu unterdrücken, auf die Entstehungsursachen der Knackstörungen einzuwirken und dabei auf den multiplizierenden «-· ··· Signalprozessor zu verzichten.The object of the invention is to avoid any kind of fade-in and fade-out processes and, instead of suppressing the effects, to act on the causes of the click disturbances and thereby omit the multiplying signal processor.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Eingänge einer Vergleichseinrichtung mit den Ausgängen von Speichereinrichtungen verbunden sind, an deren Eingängen digitale Signale liegen und daß der Ausgang der Vergleichseinrichtung übe reine Verknüpfungsschaltung mindestens mit einem Anschluß einer Speichereinrichtung verbunden ist.This object is achieved in that the inputs of a comparator are connected to the outputs of memory devices, at the inputs digital signals and that the output of the comparator übe pure logic circuit is connected to at least one terminal of a memory device.

Der vorteilhafte Effekt der Anordnung besteht dabei darin, daß je nach den Erfordernissen der speziellen Anwendung die Umschaltung der Digitalsignale so gesteuert wird, daß ohne zusätzliche Beeinflussung oder Veränderung des digitalen Tonsignals eine störungsfreie Übertragung gewährleistet ist. Eine wesentliche Funktion übernimmt dabei die Vergleichseinrichtung, in der je nach Anwendung entweder Adressen der Speicherplätze der Digitalsignale oder Absolutwerte und Gradienten (Änderungstendenzen) der digitalen Tonsignale verglichen werden, um das entsprechende Steuerkriterium für die Umschaltung zu gewinnen.The advantageous effect of the arrangement is that, depending on the requirements of the specific application, the switching of the digital signals is controlled so that interference-free transmission is ensured without additional influence or change of the digital audio signal. An essential function is performed by the comparison device, in which, depending on the application, either addresses of the memory locations of the digital signals or absolute values and gradients (change tendencies) of the digital audio signals are compared in order to obtain the corresponding control criterion for the switching.

Eine vorteilhafte Ausbildung der erfindungsgemäßen Anordnung, die insbesondere für steuerbare digitale Verzögerungseinrichtungen geeignet ist, besteht darin, daß eine der Speichereinrichtungen als Vorwärts7Rückwärtszähler ausgebildet ist, daß die Verknüpfungsschaltung (4) aus zwei Verbindungsleitungen besteht, die den Ausgang der Vergleichseinrichtung (3) mit dem Steuereingang des Vorwärts-/Rückwärtszählers (2) sowie den Ausgang der Gesamtanordnung verbinden, und daß die Eingänge der Speichereinrichtungen mit Adreßsignalleitungen verbunden sind. Die andere Speichereinrichtung kann ein Adressenregister sein. Es entsteht eine gleitende Anpassung des digitalen Tonsignals dadurch, daß eine quasikontinuierliche Angleichung der aktuellen Adresse in dem Vorwärts-/Rückwärtszähler an die Zieladresse in der anderen Speichereinrichtung, also beispielsweise dem Adressenregister, erfolgt; beispielsweise unter Auslassen von Taktzeiten.An advantageous embodiment of the arrangement according to the invention, which is particularly suitable for controllable digital delay devices, is that one of the memory devices is designed as a forward 7 backward counter, that the logic circuit (4) consists of two connecting lines, the output of the comparator (3) with the control input of the up / down counter (2) and the output of the overall arrangement, and that the inputs of the memory devices are connected to address signal lines. The other memory device may be an address register. The result is a sliding adjustment of the digital audio signal in that a quasi-continuous adjustment of the current address in the up / down counter to the destination address in the other memory device, so for example the address register, takes place; for example, omitting cycle times.

In einer anderen Variante der erfindungsgemäßen Lösung, die für beliebige Umschaltvorgänge geeignet ist, sind die Speichereinrichtungen, an deren Eingängen digitale Abtastwerte der Tonsignale liegen, jeweils als eingangsseitig parallel geschaltete Doppelspeicher ausgebildet, deren Ausgänge einzeln mit der Vergleichseinrichtung verbunden sind, welche mindestens aus einem Absolutwert- undeinem Gradientenvergleicher besteht, deren Ausgänge über eine kombinatorische Schaltung zusammengefaßt sind, und daß die Verknüpfungsschaltung aus einer Torschaltung besteht, die in Abhängigkeit vom logischen Zustand des Vergleichsausgangssignals jeweils den Ausgang mit einer der Speichereinrichtungen verbindet. Die Eingangssignale der Speicherei η richtungen sind die Abtastwerte der zur Umschaltung vorgesehenen Signale, sie werden in der Vergleichsanordnung hinsichtlich Größe und Änderungstendenz (Gradient) miteinander verglichen und bei hinreichender Übereinstimmung wird die Torschaltung angesteuert. Bei bestimmten Signalarten kann es auch zweckmäßig sein, die Nulldurchgänge der umzuschaltenden Signale als zusätzliches Kriterium mit einzubeziehen.In another variant of the solution according to the invention, which is suitable for any switching operations, the memory devices, at whose inputs are digital samples of the audio signals, each formed as an input side parallel double memory whose outputs are individually connected to the comparator, which at least one absolute value and a gradient comparator, the outputs of which are combined via a combinatorial circuit, and in that the combination circuit consists of a gate circuit, which in each case connects the output to one of the memory devices in dependence on the logic state of the comparison output signal. The input signals of the memory directions are the samples of the signals intended for switching, they are compared with respect to size and change tendency (gradient) in the comparison arrangement and with sufficient agreement the gate circuit is activated. For certain signal types, it may also be appropriate to include the zero crossings of the signals to be switched as an additional criterion.

Es ist zweckmäßig, bei Vorliegen geeigneter schaltungstechnischer Umfeldbedingungen die beschriebenen Lösungen auch mit Mitteln der (Mikro)rechentechnik zu realisieren, indem die Speichereinrichtungen, Vergleichseinrichtung und die Verknüpfungsschaltungen Bestandteile eines Rechnerssind. Fürdiesen mußjedoch kein aufwendigerschnellerSignalprozessor eingesetzt sein.It is expedient to realize the described solutions with the means of the (micro) computing technology in the presence of suitable circuitry environment conditions in that the memory devices, comparator and the logic circuits are components of a computer. However, this does not require the use of a high-speed signal processor.

Ausführungsbeispielembodiment

Nachfolgend ist die Erfindung an Ausführungsbeispielen näher erläutertThe invention is explained in more detail by exemplary embodiments

Die zugehörigen Zeichnungen zeigen in The accompanying drawings show in

Fig. 1: ein Blockschaltbild der Grundstruktur,1 is a block diagram of the basic structure,

Fig. 2: ein Blockschaltbild der Variante für digitale Verzögerungsgeräte mit kontinuierlicher Umschaltung der Verzögerungszeit,2 shows a block diagram of the variant for digital delay devices with continuous switching of the delay time,

Fig.3: ein Blockschaltbild für beliebige Umschaltungen zwischen zwei Digitalsignalen.3 shows a block diagram for any switching between two digital signals.

Die Fig. 1 zeigt die Grundstruktur nach der Erfindung. Sie besteht aus zwei Speichereinrichtungen 1 und 2, einer Vergleichseinrichtung 3 und einer Verknüpfungsschaltung 4. An jeweils einem Eingang der Speichereinrichtungen 1 und 2 liegen die digitalen Signale. Ihre Ausgänge sind mit den Eingängen der Vergleichseinrichtung 3 verbunden und ein Ausgang außer dem mit einem Eingang der Verknüpfungsschaltung 4, deren anderer Eingang mit dem Ausgang der Vergleichseinrichtung 3 verbunden ist. Deren Ausgänge sind einerseits mit einem weiteren Eingang einer der Speichereinrichtungen 2 und andererseits mit nachfolgenden Strukturen, zur Abgabe des die Umschaltung auslösenden Signals, verbunden.Fig. 1 shows the basic structure according to the invention. It consists of two memory devices 1 and 2, a comparator 3 and a logic circuit 4. At each one input of the memory devices 1 and 2 are the digital signals. Its outputs are connected to the inputs of the comparator 3 and an output except that with an input of the logic circuit 4, whose other input is connected to the output of the comparator 3. Their outputs are connected, on the one hand, to a further input of one of the memory devices 2 and, on the other hand, to subsequent structures for outputting the switching-triggering signal.

Die Erläuterung der Funktion der Erfindung erfolgt zunächst am Ausführungsbeispiel für ein digitales Verzögerungsgerät mit kontinuierlicher Umschaltung der Verzögerungszeit, dargestellt in Fig. 2.The explanation of the function of the invention will first be made in the exemplary embodiment of a digital delay device with continuous switching of the delay time, shown in FIG. 2.

Eingangssigna Ie für die Speicherei η richtungen 1; 2 sind hierbei die Adressen der entsprechenden Signaldaten im RAM-Speicher der Verzögerungseinrichtung, die die jeweilige Verzögerungszeit bestimmen.Input signal for memory η directions 1; 2 here are the addresses of the corresponding signal data in the RAM memory of the delay device, which determine the respective delay time.

In das Register 1 wird die für die Umschaltung gewünschte Zieladresse eingetragen, in den Vorwärts-/Rückwärtszähler 2 die jeweilige aktuelle Adresse. Beide Adressen werden in der Vergleichseinrichtung 3 miteinander verglichen, wobei das Ausgangssignal des Vergleichers den Zähler 2 so lange in geeigneten Teilschritten im Takt der Abtastfrequenz weiterstellt, bis aktuelle Adresse und Zieladresse hinreichend übereinstimmen. Durch die schrittweise Veränderung der aktuellen Adresse wird die Verzögerungszeit quasi kontinuierlich im Takt der Abtastfrequenz verändert (im praktischen Fall also in Schritten von 20 bis... 30 Mikrosekunden), wobei die hierbei noch auftretenden geringen Pegelsprünge wie beim normalen Abtastvorgang mit dem A/D-Wandler durch das Tiefpaßfilter im Ausgang des D/A-Wandlers der Digitalanordnung hinreichend verschliffen werden und damit unhörbar bleiben. Das digitale Tonsignal wird dabei lediglich in den der Abtastrate entsprechenden kleinen Zeitschritten verschoben und sonst in keiner Weise zusätzlich beeinflußt. Für hohe Stellgeschwindigkeiten in Richtung zu geringeren Verzögerungen lassen sich störende Überschneidungen mit bekannten impulsverkürzenden Maßnahmen bzw. durch Austasten von Taktzeiten vermeiden.In the register 1, the desired destination for the changeover is entered, in the forward / backward counter 2, the respective current address. Both addresses are compared in the comparator 3 with each other, wherein the output of the comparator continues the counter 2 in appropriate increments in time with the sampling frequency until current address and destination address match sufficiently. As a result of the stepwise change of the current address, the delay time is virtually continuously changed in line with the sampling frequency (in practical cases in increments of 20 to 30 microseconds), the small level jumps still occurring here being the same as in the normal sampling process with the A / D Converters are sufficiently smoothed by the low-pass filter in the output of the D / A converter of the digital arrangement and thus remain inaudible. The digital audio signal is shifted only in the sample rate corresponding small time steps and otherwise affected in any way. For high actuating speeds in the direction of lower delays, it is possible to avoid disturbing overlaps with known pulse-shortening measures or by blanking cycle times.

Ein weiteres Anwendungsbeispiel zeigt Fig.3, Diese Variante der Anordnung ist für beliebige Umschaltvorgänge zwischen zwei unterschiedlichen digitalen Tonsignalquellen anwendbar. Hierbei speist jede Signalquelle eine eingangsseitig jeweils parallel geschaltete Anordnung von zwei Registern 1a; 1 b; 2 a; 2 b mit den digitalen Abtastwerten der zur Umschaltung vorgesehenen Signale, wobei jeweils im ersten Register 1 a; 2a die aktuellen Signalwerte gespeichertsind und in den zweiten Registern 1 b; 2b die vorangegangenen Werte. Die Ausgänge der ersten Register 1 a; 1 b sind mit einem Absolutwertvergleicher 3 a verbunden, dessen Ausgang bei (hinreichender) Gleichheit der aktuellen Abtastwerte aktiv wird. Die Ausgänge der zweiten Register 1 b; 2 b werden jeweils mit den zugehörigen ersten Registern 1 a; 2 a an die Eingänge eines Gradientenvergleichers 3 b gelegt, dessen Ausgang bei einer gleichsinnigen Änderungstendenz der beiden umzuschaltenden Signale aktiv wird.A further application example is shown in FIG. 3. This variant of the arrangement can be used for any switching operations between two different digital audio signal sources. In this case, each signal source feeds an input side each connected in parallel arrangement of two registers 1a; 1 b; 2 a; 2 b with the digital samples of the signal intended for switching, in each case in the first register 1 a; 2a the current signal values are stored and in the second registers 1b; 2b the previous values. The outputs of the first registers 1 a; 1 b are connected to an absolute value comparator 3 a whose output is active at (sufficient) equality of the current samples. The outputs of the second registers 1 b; 2 b are each associated with the associated first registers 1 a; 2 a is applied to the inputs of a gradient comparator 3 b whose output is active in a same direction change tendency of the two signals to be switched.

Mittels dieser kombinierten Vergleichsanordnung wird der für eine störungsarme Umschaltung geeignete Zeitpunkt im Verlauf der beiden Eingangssignale gefunden, der durch Übereinstimmung der Amplitude und deren Änderungstendenz (Gradient) gekennzeichnet ist.By means of this combined comparison arrangement, the appropriate for a low-noise switching time is found in the course of the two input signals, which is characterized by agreement of the amplitude and the change tendency (gradient).

Bei bestimmten Signalarten kann eine relativ lange Zeit vergehen, ehe dieses Kriterium erreicht wird. In solchen Fällen kann es zweckmäßig sein, mittels eines weiteren (in Fig. 3 nicht dargestellt) Nullwertvergleichers den Nulldurchgang der beiden Signale festzustellen, um das erste Signal in seinem Nulldurchgang abzuschalten und das zweite Signal in seinem Nulldurchgang einzuschalten.For certain types of signals, a relatively long time may elapse before this criterion is met. In such cases it may be expedient to determine the zero crossing of the two signals by means of a further zero-value comparator (not shown in FIG. 3) in order to switch off the first signal in its zero crossing and to turn on the second signal in its zero crossing.

Die Ausgangssignale der genannten Vergleicher sind über kombinatorische Schaltung 3c so verknüpft, daß ihr Ausgangssignal bei hinreichender Gleichheit von Absolutwert und Gradient oder im Nu 11 durch gang der Eingangssignale aktiv wird und damit die Torschaltung 4 umgesteuert wird, so daß der Ausgang der Speichereinrichtung 1 a vom Ausgang der Anordnung abgetrennt und der der Speichereinrichtung 2 a durchgeschaltet wird, und damit eine ausreichend störungsfreie Umschaltung erreicht wird. Der Vorteil der Erfindung besteht darin, daß sie beliebige An-, Ab- oder Umschaltungen von digitalen Tonsignalen gestattet, ohne daß störende Knackgeräusche oder Verzerrungen auftreten, und ohne daß zusätzliche ggf. störende oder behindernde Signalbeeinflussungen vorgenommen werden.The outputs of said comparators are linked via combinatorial circuit 3c so that their output signal with sufficient equality of absolute value and gradient or in Nu 11 by gang of the input signals is active and thus the gate 4 is reversed, so that the output of the memory device 1 a from Output of the arrangement separated and the memory device 2 a is turned on, and thus a sufficiently trouble-free switching is achieved. The advantage of the invention is that it allows any arrival, disconnection or switching of digital audio signals without disturbing clicks or distortions occur, and without any additional disturbing or interfering signal influencing are made.

Die Anwendung einer solchen Anordnung ist unabdingbar z. B. in steuerbaren Verzögerungseinrichtungen, in Beschallungsoder Tonstudioanlagen, auch anderen tontechnischen Einrichtungen, wie Misch- oder Kornmutierungseinrichtungen, in denen digitale Tonsignale bei laufendem Betrieb zu- oder abgeschaltet werden müssen.The application of such an arrangement is indispensable z. As in controllable delay devices in public address or recording studio equipment, and other sound engineering equipment, such as mixing or grain mutation devices in which digital audio signals during operation must be switched on or off.

Bei Vorhandensein von Rechnern im Steuer- bzw. Signalverarbeitungssystem der digitalen Toneinrichtung können die beschriebenen Anordnungen bzw. Funktionen vorteilhaft solchen Rechnern mit zugeordnet werden, ohne daß hierfür besondere Eigenschaften wie z. B. erhöhte Verarbeitungsgeschwindigkeit oder zusätzliche Funktionen wie z. B. Multiplizier-Operationen benötigt werden.In the presence of computers in the control or signal processing system of the digital sound device described arrangements or functions can be advantageously assigned to such computers with, without this special properties such. B. increased processing speed or additional functions such. B. multiplier operations are needed.

Claims

1. Circuit arrangement for trouble-free switching of digital audio signals, consisting of memory devices and a comparator, characterized in that the inputs of a comparator (3) to the outputs of memory devices (1, 2) are connected to the inputs of digital signals, and that Output of the comparator (3) via a combination circuit (4) is connected to at least one further input of a memory device (2).

2. Arrangement according to item 1, characterized in that a memory device (2) is designed as a forward / backward counter, that the logic circuit (4) consists of two connecting lines between comparator (3) and memory device (2) and that the inputs of the memory devices are connected to address signal lines.

3. Arrangement according to item 1, characterized in that the memory devices (1; 2), at whose inputs are digital samples consist of two input side parallel double layers whose outputs are individually connected to the comparison device (3), which at least one Absolute value comparator (3a) and a gradient comparator (3b) whose output signals are combined via a combinatorial circuit (3a), and that the logic circuit (4) consists of a gate circuit.

4. Arrangement according to item 1 to 3, characterized in that memory means (1, 2), comparison means (3) and logic circuit (4) are components of a computer.