CN210325803U - 受光元件以及测距模块 - Google Patents
受光元件以及测距模块 Download PDFInfo
- Publication number
- CN210325803U CN210325803U CN201921012940.7U CN201921012940U CN210325803U CN 210325803 U CN210325803 U CN 210325803U CN 201921012940 U CN201921012940 U CN 201921012940U CN 210325803 U CN210325803 U CN 210325803U
- Authority
- CN
- China
- Prior art keywords
- pixel
- light
- semiconductor region
- substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims description 592
- 238000000926 separation method Methods 0.000 claims description 222
- 238000012546 transfer Methods 0.000 claims description 35
- 239000007769 metal material Substances 0.000 claims description 27
- 230000003287 optical effect Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 description 480
- 238000000605 extraction Methods 0.000 description 277
- 239000010410 layer Substances 0.000 description 144
- 229910052751 metal Inorganic materials 0.000 description 86
- 239000002184 metal Substances 0.000 description 86
- 230000035945 sensitivity Effects 0.000 description 67
- 238000005259 measurement Methods 0.000 description 57
- 238000006243 chemical reaction Methods 0.000 description 52
- 238000007667 floating Methods 0.000 description 52
- 230000006870 function Effects 0.000 description 52
- 238000012545 processing Methods 0.000 description 52
- 238000010586 diagram Methods 0.000 description 51
- WQZGKKKJIJFFOK-GASJEMHNSA-N Glucose Chemical compound OC[C@H]1OC(O)[C@H](O)[C@@H](O)[C@@H]1O WQZGKKKJIJFFOK-GASJEMHNSA-N 0.000 description 46
- 238000000034 method Methods 0.000 description 36
- 238000003384 imaging method Methods 0.000 description 34
- 230000005684 electric field Effects 0.000 description 33
- 238000002955 isolation Methods 0.000 description 32
- 101100184148 Xenopus laevis mix-a gene Proteins 0.000 description 18
- 238000005286 illumination Methods 0.000 description 18
- 230000003321 amplification Effects 0.000 description 17
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 238000003199 nucleic acid amplification method Methods 0.000 description 17
- 230000000903 blocking effect Effects 0.000 description 15
- 230000007423 decrease Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000000737 periodic effect Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 102000012677 DET1 Human genes 0.000 description 3
- 101150113651 DET1 gene Proteins 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000023077 detection of light stimulus Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- DNTFEAHNXKUSKQ-RFZPGFLSSA-N (1r,2r)-2-aminocyclopentane-1-sulfonic acid Chemical compound N[C@@H]1CCC[C@H]1S(O)(=O)=O DNTFEAHNXKUSKQ-RFZPGFLSSA-N 0.000 description 1
- BROYWHABVCPAPN-UHFFFAOYSA-N 1,3-dichloro-4,4,5,5-tetramethylimidazolidin-2-one Chemical compound CC1(C)N(Cl)C(=O)N(Cl)C1(C)C BROYWHABVCPAPN-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/95—Circuit arrangements
- H10F77/953—Circuit arrangements for devices having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
- G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
- G01S17/06—Systems determining position data of a target
- G01S17/08—Systems determining position data of a target for measuring distance only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/4861—Circuits for detection, sampling, integration or read-out
- G01S7/4863—Detector arrays, e.g. charge-transfer gates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/483—Details of pulse systems
- G01S7/486—Receivers
- G01S7/487—Extracting wanted echo signals, e.g. pulse detection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/491—Details of non-pulse systems
- G01S7/4912—Receivers
- G01S7/4913—Circuits for detection, sampling, integration or read-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
- H10F39/8033—Photosensitive area
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/805—Coatings
- H10F39/8057—Optical shielding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/30—Coatings
- H10F77/306—Coatings for devices having potential barriers
- H10F77/331—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors
- H10F77/334—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers or cold shields for infrared detectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/806—Optical elements or arrangements associated with the image sensors
- H10F39/8063—Microlenses
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本实用新型提供一种受光元件以及测距模块，能够提高特性。受光元件具备受光区域以及分离部，该受光区域具有：第一电压施加部，被施加第一电压；第一电荷检测部，设置于所述第一电压施加部的周围；第二电压施加部，被施加与所述第一电压不同的第二电压；以及第二电荷检测部，设置于所述第二电压施加部的周围，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。本实用新型能够应用于受光元件。
Description
技术领域
本实用新型涉及受光元件以及测距模块，特别涉及能够提高特性的受光元件以及测距模块。
背景技术
以往，利用了间接ToF(Time of Flight，飞行时间)方式的测距系统已被公众所知。在这种测距系统中，能够将通过对在某一相位使用LED(Light Emitting Diode)、激光照射的有源光碰到对象物而反射的光进行受光而得到的信号电荷高速地分配到不同区域的传感器是必不可少的。
因此，例如提出了通过对传感器的基板直接施加电压而在基板内产生电流，能够对基板内的大范围的区域高速地进行调制的技术(例如，参照专利文献1)。这种传感器也被称作CAPD(Current Assisted Photonic Demodulator)传感器。
专利文献1：日本专利公开公报特开2011-86904号
但是，在上述的技术中难以得到充分的特性的CAPD传感器。
例如上述的CAPD传感器成为在基板中的接收来自外部的光的一侧的面配置有布线等的表面照射型的传感器。
为了确保光电转换区域，优选在PD(Photodiode)即光电转换部的受光面侧不存在布线等、遮挡入射而来的光的光路的部件。但是，在表面照射型的CAPD传感器中，根据结构不同，有时不得不在PD的受光面侧配置电荷取出用的布线、各种控制线、信号线，光电转换区域受到限制。也就是说，无法确保充分的光电转换区域，像素灵敏度等的特性有时会降低。
此外，在考虑到在存在外部光的场所使用CAPD传感器的情况下，由于外部光成分对于使用有源光进行测距的间接ToF方式来说成为噪声成分，所以为了确保充分的SN比(Signal to Noise ratio)而得到距离信息，需要确保充分的饱和信号量(Qs)。但是，在表面照射型的CAPD传感器中，由于布线布局存在限制，所以为了确保电容而需要使用布线电容以外的方法，诸如设置追加的晶体管等。
进而，在表面照射型的CAPD传感器中，在基板内的光入射的一侧配置被称为Tap的信号取出部。另一方面，在考虑到Si基板内的光电转换的情况下，尽管因光的波长而衰减率存在差异，但是在光入射面侧引起光电转换的比例高。因此，在表面型的CAPD传感器中，在设置有信号取出部的Tap区域之中的、不分配信号电荷的Tap区域的Inactive Tap区域中，进行光电转换的概率有可能变高。在间接ToF传感器中，由于使用根据有源光的相位分配到各电荷蓄积区域的信号而得到测距信息，所以在Inactive Tap区域中直接进行了光电转换的成分成为噪声，其结果是，测距精度有可能恶化。即，CAPD传感器的特性有可能降低。
实用新型内容
本实用新型是鉴于这种情况而完成的，其目的在于能够提高特性。
本实用新型的第一方面的受光元件具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
在本实用新型的第一方面中，在受光元件设置有：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
本实用新型的第二方面的测距模块具备：
受光元件；
光源，照射亮度周期性变动的照射光；以及
发光控制部，对所述照射光的照射时刻进行控制，
所述受光元件具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
在本实用新型的第二方面中，在测距模块中具备：
受光元件；
光源，照射亮度周期性变动的照射光；以及
发光控制部，对所述照射光的照射时刻进行控制，
所述受光元件具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
根据本实用新型的第一方面以及第二方面，能够提高元件的特性。
另外，此处记载的效果是非限定性的，也可以是本实用新型中记载的任意一种效果。
附图说明
图1是表示受光元件的结构例的框图。
图2是表示像素的结构例的图。
图3是表示像素的信号取出部的部分的结构例的图。
图4是对灵敏度提高进行说明的图。
图5是对电荷分离效率的提高进行说明的图。
图6是对电子的取出效率的提高进行说明的图。
图7是对表面照射型中的信号载波的移动速度进行说明的图。
图8是对背面照射型中的信号载波的移动速度进行说明的图。
图9是表示像素的信号取出部的部分的其他结构例的图。
图10是像素与片上透镜的关系进行说明的图。
图11是表示像素的信号取出部的部分的其他结构例的图。
图12是表示像素的信号取出部的部分的其他结构例的图。
图13是表示像素的信号取出部的部分的其他结构例的图。
图14是表示像素的信号取出部的部分的其他结构例的图。
图15是表示像素的信号取出部的部分的其他结构例的图。
图16是表示像素的其他结构例的图。
图17是表示像素的其他结构例的图。
图18是表示像素的其他结构例的图。
图19是表示像素的其他结构例的图。
图20是表示像素的其他结构例的图。
图21是表示像素的其他结构例的图。
图22是表示像素的其他结构例的图。
图23是表示像素的其他结构例的图。
图24是表示像素的其他结构例的图。
图25是表示像素的其他结构例的图。
图26是表示像素的其他结构例的图。
图27是表示像素的其他结构例的图。
图28是表示像素的其他结构例的图。
图29是表示像素的其他结构例的图。
图30是表示像素的其他结构例的图。
图31是表示像素的等效电路的图。
图32是表示像素的其他的等效电路的图。
图33是采用了Periodic配置的电压供给线的配置例的图。
图34是采用了Mirror配置的电压供给线的配置例的图。
图35是对Periodic配置和Mirror配置的特性进行说明的图。
图36是第十四实施方式中的多个像素的截面图。
图37是第十四实施方式中的多个像素的截面图。
图38是第九实施方式中的多个像素的截面图。
图39是第九实施方式的变形例1中的多个像素的截面图。
图40是第十五实施方式中的多个像素的截面图。
图41是第十实施方式中的多个像素的截面图。
图42是对多层布线层的5层的金属膜进行说明的图。
图43是对多层布线层的5层的金属膜进行说明的图。
图44是对多晶硅层进行说明的图。
图45是形成于金属膜的反射部件的变形例的图。
图46是形成于金属膜的反射部件的变形例的图。
图47是对受光元件的基板结构进行说明的图。
图48是多个像素的截面图。
图49是表示像素的等效电路的图。
图50是对信号取出部的驱动进行说明的图。
图51是多个像素的截面图。
图52是从与基板的面垂直的方向观察像素的图。
图53是多个像素的截面图。
图54是对信号取出部的驱动进行说明的图。
图55是从与基板的面垂直的方向观察像素的图。
图56是多个像素的截面图。
图57是对信号取出部的驱动进行说明的图。
图58是从与基板的面垂直的方向观察像素的图。
图59是多个像素的截面图。
图60是多个像素的截面图。
图61是从与基板的面垂直的方向观察像素的图。
图62是多个像素的截面图。
图63是多个像素的截面图。
图64是从与基板的面垂直的方向观察像素的图。
图65是多个像素的截面图。
图66是多个像素的截面图。
图67是从与基板的面垂直的方向观察像素的图。
图68是多个像素的截面图。
图69是多个像素的截面图。
图70是从与基板的面垂直的方向观察像素的图。
图71是多个像素的截面图。
图72是多个像素的截面图。
图73是从与基板的面垂直的方向观察像素的图。
图74是多个像素的截面图。
图75是多个像素的截面图。
图76是从与基板的面垂直的方向观察像素的图。
图77是多个像素的截面图。
图78是多个像素的截面图。
图79是从与基板的面垂直的方向观察像素的图。
图80是多个像素的截面图。
图81是多个像素的截面图。
图82是从与基板的面垂直的方向观察像素的图。
图83是多个像素的截面图。
图84是多个像素的截面图。
图85是从与基板的面垂直的方向观察像素的图。
图86是多个像素的截面图。
图87是多个像素的截面图。
图88是从与基板的面垂直的方向观察像素的图。
图89是多个像素的截面图。
图90是多个像素的截面图。
图91是从与基板的面垂直的方向观察像素的图。
图92是多个像素的截面图。
图93是多个像素的截面图。
图94是表示测距模块的结构例的框图。
图95是表示车辆控制系统的概要结构的一例的框图。
图96是表示车外信息检测部和摄像部的设置位置的一例的说明图。
附图标记说明：
1：受光元件；20：像素阵列部；21：抽头驱动部；22：垂直驱动部；51：像素；61：基板；62：片上透镜；66：固定电荷膜；71-1、71-2、71：N+半导体区域；73-1、73-2、73：P+半导体区域；441-1、441-2、441：分离区域；471-1、471-2、471：分离区域；631：反射部件；721：传输晶体管；722：FD；723：复位晶体管；724：放大晶体管；725：选择晶体管；727：附加电容；728：切换晶体管；741：电压供给线；811：多层布线层；812：层间绝缘膜；813：电源线；814：电压施加布线；815：反射部件；816：电压施加布线；817：控制线；M1至M5：金属膜；1001：贯通电极；1002：绝缘膜；1041：晶体管；1101-1至1101-4、1101：像素间遮光部；1071：透明导电膜；1161-1至1161-4、1161：触点；1221：像素分离部；1254：受光区域；1733：氧化膜；5000：测距模块；5011：发光部；5012：发光控制部；5013：受光部。
具体实施方式
以下，参照附图对应用了本实用新型的实施方式进行说明。
(第一实施方式)
(受光元件的结构例)
本实用新型通过将CAPD传感器设为背面照射型的结构，能够提高像素灵敏度等的特性。
本实用新型例如也能够应用于构成通过间接ToF方式进行测距的测距系统的受光元件、具有这种受光元件的摄像装置等。
例如测距系统能够应用于搭载于车辆且测定距位于车外的对象物的距离的车载用的系统、测定距用户的手等对象物的距离并基于该测定结果识别用户的手势的手势识别用的系统等。在该情况下，能够将手势识别的结果用于例如汽车导航系统的操作等。
图1是表示应用了本技术的受光元件的一个实施方式的结构例的框图。
图1所示的受光元件1是背面照射型的CAPD传感器，例如设置于具有测距功能的摄像装置。
受光元件1构成为具有：形成在未图示的半导体基板上的像素阵列部20；以及集成在与像素阵列部20相同的半导体基板上的周边电路部。周边电路部例如由抽头驱动部21、垂直驱动部22、列处理部23、水平驱动部24和系统控制部25构成。
在受光元件1还设置有信号处理部31和数据存储部32。另外，信号处理部31和数据存储部32可以搭载在与受光元件1相同的基板上，也可以配置在摄像装置中的与受光元件1不同的基板上。
像素阵列部20构成为，生成与接收到的光量对应的电荷并输出与该电荷对应的信号的像素51以行方向和列方向的矩阵状二维配置。即，像素阵列部20具有多个像素51，该多个像素51将所入射的光进行光电转换并输出与作为结果而得到的电荷对应的信号。此处，行方向是指水平方向的像素51的排列方向，列方向是指垂直方向的像素51的排列方向。行方向在图中为横向，列方向在图中为纵向。
像素51接收从外部入射的光、特别是红外光并进行光电转换，输出与作为结果而得到的电荷对应的像素信号。像素51具有：第一抽头TA，施加规定的电压MIX0(第一电压)，检测光电转换后的电荷；以及第二抽头TB，施加规定的电压MIX1(第二电压)，检测光电转换后的电荷。
抽头驱动部21经由规定的电压供给线30向像素阵列部20的各像素51的第一抽头TA供给规定的电压MIX0，经由规定的电压供给线30向第二抽头TB供给规定的电压MIX1。因而，在像素阵列部20的一个像素列布置有传送电压MIX0的电压供给线30、以及传送电压MIX1的电压供给线30的两条电压供给线30。
在像素阵列部20中，针对矩阵状的像素排列，在每一像素行沿着行方向布线像素驱动线28，在各像素列沿着列方向布线两条垂直信号线29。例如像素驱动线28传送用于进行从像素读出信号时的驱动的驱动信号。另外，在图1中，将像素驱动线28表示为1条布线，但是并不限定于1条。像素驱动线28的一端与对应于垂直驱动部22的各行的输出端连接。
垂直驱动部22由移位寄存器、地址解码器等构成，同时驱动像素阵列部20的全部像素，或者以行为单位等驱动像素阵列部20的各像素。即，垂直驱动部22与控制垂直驱动部22的系统控制部25一起，构成控制像素阵列部20的各像素的动作的驱动部。
与垂直驱动部22的驱动控制相应地从像素行的各像素51输出的信号，通过垂直信号线29输入到列处理部23。列处理部23对从各像素51通过垂直信号线29输出的像素信号进行规定的信号处理，并且暂时保持信号处理后的像素信号。
具体而言，列处理部23作为信号处理而进行噪声除去处理、AD(Analog toDigital)转换处理等。
水平驱动部24由移位寄存器、地址解码器等构成，依次选择与列处理部23的像素列对应的单位电路。通过该水平驱动部24的选择扫描，依次输出在列处理部23中针对每个单位电路进行信号处理后的像素信号。
系统控制部25由生成各种时刻信号的时刻发生器等构成，基于由该时刻发生器生成的各种时刻信号，进行抽头驱动部21、垂直驱动部22、列处理部23和水平驱动部24等的驱动控制。
信号处理部31至少具有运算处理功能，基于从列处理部23输出的像素信号进行运算处理等的各种信号处理。数据存储部32在信号处理部31的信号处理中，暂时存储该处理所需的数据。
(像素的结构例)
接下来，对设置于像素阵列部20的像素的结构例进行说明。设置于像素阵列部20的像素例如如图2所示那样构成。
图2表示设置于像素阵列部20的一个像素51的截面，该像素51接收从外部入射的光、特别是红外光并进行光电转换，输出与作为结果而得到的电荷对应的信号。
像素51具有例如由硅基板等的P型的半导体层构成的基板61以及形成在该基板61上的片上透镜62。
例如基板61在图中纵向的厚度、即与基板61的面垂直的方向的厚度为20μm以下。另外，基板61的厚度当然也可以为20μm以上，只要根据作为受光元件1的目标的特性等设定该厚度即可。
此外，基板61例如是被设为1E+13级以下的基板浓度的高电阻的P-EPi基板等，基板61的电阻(电阻率)例如为500[Ωcm]以上。
此处，对于基板61的基板浓度与电阻之间的关系，例如当基板浓度为6.48E+12[cm3]时电阻为2000[Ωcm]，基板浓度为1.30E+13[cm3]时电阻为1000[Ωcm]，基板浓度为2.59E+13[cm3]时电阻为500[Ωcm]、以及基板浓度为1.30E+14[cm3]时电阻为100[Ωcm]等。
在图2中，基板61的上侧的面是基板61的背面，且是来自外部的光入射到基板61的光入射面。另一方面，基板61的下侧的面是基板61的表面，形成未图示的多层布线层。在基板61的光入射面形成有由带正的固定电荷的单层膜或层叠膜构成的固定电荷膜66，在固定电荷膜66的上表面形成有使从外部入射的光聚光并入射到基板61内的片上透镜62。固定电荷膜66将基板61的光入射面侧设为空穴累积状态，抑制暗电流的产生。
进而，在像素51中，在固定电荷膜66上的像素51的端部分，形成有用于防止邻接的像素间的串扰的像素间遮光膜63-1和像素间遮光膜63-2。以下，在无需特别区分像素间遮光膜63-1和像素间遮光膜63-2的情况下，也简称为像素间遮光膜63。
在该例子中，来自外部的光经由片上透镜62入射到基板61内，像素间遮光膜63是为了使从外部入射的光不入射到基板61中的与像素51邻接设置的其他像素的区域而形成的。即，从外部入射到片上透镜62并朝向与像素51邻接的其他像素内的光被像素间遮光膜63-1和像素间遮光膜63-2遮光，防止入射到邻接的其他像素内。
由于受光元件1是背面照射型的CAPD传感器，所以基板61的光入射面成为所谓的背面，在该背面不形成由布线等构成的布线层。此外，在基板61中的与光入射面相反侧的面的部分通过层叠而形成布线层，在该布线层形成有用于驱动形成在像素51内的晶体管等的布线、以及用于从像素51读出信号的布线等。
在基板61内的与光入射面相反的面侧、即图中的下侧的面的内侧的部分，形成有氧化膜64、信号取出部65-1和信号取出部65-2。信号取出部65-1相当于图1中说明的第一抽头TA，信号取出部65-2相当于图1中说明的第二抽头TB。
在该例子中，在基板61的与光入射面相反侧的面附近的像素51的中心部分形成有氧化膜64，在该氧化膜64的两端分别形成有信号取出部65-1和信号取出部65-2。
此处，信号取出部65-1具有作为N型半导体区域的N+半导体区域71-1和施主杂质的浓度比N+半导体区域71-1低的N-半导体区域72-1、以及作为P型半导体区域的P+半导体区域73-1和受主杂质浓度比P+半导体区域73-1低的P-半导体区域74-1。此处，施主杂质例如可以举出相对于Si的磷(P)和砷(As)等的在元素周期表中属于5族的元素，受主杂质例如可以举出相对于Si的硼(B)等的在元素周期表中属于3族的元素。将成为施主杂质的元素称为施主元素，将成为受主杂质的元素称为受主元素。
在图2中，在基板61的与光入射面相反侧的面的表面内侧部分中的、与氧化膜64的右侧邻接的位置，形成N+半导体区域71-1。此外，在N+半导体区域71-1的图中上侧，以覆盖(包围)该N+半导体区域71-1的方式形成N-半导体区域72-1。
进而，在N+半导体区域71-1的右侧形成P+半导体区域73-1。此外，在P+半导体区域73-1的图中上侧，以覆盖(包围)该P+半导体区域73-1的方式形成P-半导体区域74-1。
进而，在P+半导体区域73-1的右侧形成N+半导体区域71-1。此外，在N+半导体区域71-1的图中上侧，以覆盖(包围)该N+半导体区域71-1的方式形成N-半导体区域72-1。
同样，信号取出部65-2具有：作为N型半导体区域的N+半导体区域71-2和施主杂质的浓度比N+半导体区域71-2低的N-半导体区域72-2；以及P型半导体区域P+半导体区域73-2和受主杂质浓度比P+半导体区域73-2低的P-半导体区域74-2。
在图2中，在基板61的与光入射面相反侧的面的表面内侧部分中的、与氧化膜64的左侧邻接的位置，形成N+半导体区域71-2。此外，在N+半导体区域71-2的图中上侧，以覆盖(包围)该N+半导体区域71-2的方式形成N-半导体区域72-2。
进而，在N+半导体区域71-2的左侧形成P+半导体区域73-2。此外，在P+半导体区域73-2的图中上侧，以覆盖(包围)该P+半导体区域73-2的方式形成P-半导体区域74-2。
进而，在P+半导体区域73-2的左侧形成N+半导体区域71-2。此外，在N+半导体区域71-2的图中上侧，以覆盖(包围)该N+半导体区域71-2的方式形成N-半导体区域72-2。
在基板61的与光入射面相反侧的面的表面内侧部分中的、像素51的端部分，形成与像素51的中心部分相同的氧化膜64。
以下，在无需特别区分信号取出部65-1和信号取出部65-2的情况下，也简称为信号取出部65。
此外，以下，在无需特别区分N+半导体区域71-1和N+半导体区域71-2的情况下，也简称为N+半导体区域71，在无需特别区分N-半导体区域72-1和N-半导体区域72-2的情况下，也简称为N-半导体区域72。
进而，以下，在无需特别区分P+半导体区域73-1和P+半导体区域73-2的情况下，也简称为P+半导体区域73，在无需特别区分P-半导体区域74-1和P-半导体区域74-2的情况下，也简称为P-半导体区域74。
此外，在基板61中，在N+半导体区域71-1与P+半导体区域73-1之间，由氧化膜等形成用于将这些区域分离的分离部75-1。同样，在N+半导体区域71-2与P+半导体区域73-2之间，也由氧化膜等形成用于将这些区域分离的分离部75-2。以下，在无需特别区分分离部75-1和分离部75-2的情况下，也简称为分离部75。
设置于基板61的N+半导体区域71作为电荷检测部发挥功能，该电荷检测部用于检测从外部入射到像素51的光的光量、即通过基于基板61的光电转换而产生的信号载波的量。另外，除了N+半导体区域71以外，也包括施主杂质浓度低的N-半导体区域72，能够理解为电荷检测部。此外，P+半导体区域73作为电压施加部发挥功能，该电压施加部用于向基板61注入大量载波电流、即向基板61直接施加电压而在基板61内产生电场。另外，除了P+半导体区域73以外，也包括受主杂质浓度低的P-半导体区域74，能够理解为电压施加部。
在像素51中，在N+半导体区域71-1直接连接有未图示的浮动扩散区域FD(Floating Diffusion)部(以下，特别是也称为FD部A)，进而，该FD部A经由未图示的放大晶体管等与垂直信号线29连接。
同样，在N+半导体区域71-2直接连接有与FD部A不同的其他FD部(以下，特别是也称为FD部B)，进而，该FD部B经由未图示的放大晶体管等与垂直信号线29连接。此处，FD部A和FD部B与互不相同的垂直信号线29连接。
例如在想要通过间接ToF方式测定距对象物的距离的情况下，从设置有受光元件1的摄像装置朝向对象物射出红外光。然后，当该红外光被对象物反射而作为反射光返回到摄像装置时，受光元件1的基板61接收入射而来的反射光(红外光)并进行光电转换。抽头驱动部21驱动像素51的第一抽头TA和第二抽头TB，将与通过光电转换而得到的电荷DET对应的信号分配给FD部A和FD部B。
例如在某一时刻，抽头驱动部21经由触点等向两个P+半导体区域73施加电压。具体而言，例如抽头驱动部21向作为第一抽头TA的P的+半导体区域73-1施加MIX0＝1.5V的电压，向作为第二抽头TB的P+半导体区域73-2施加MIX1＝0V的电压。
于是，在基板61中的两个P+半导体区域73之间产生电场，电流从P+半导体区域73-1流向P+半导体区域73-2。在该情况下，基板61内的空穴(hole)向P+半导体区域73-2的方向移动，电子向P+半导体区域73-1的方向移动。
因而，在这种状态下，经由片上透镜62向基板61内入射来自外部的红外光(反射光)，当该红外光在基板61内被光电转换而转换成电子和空穴的对时，所得到的电子被P+半导体区域73间的电场朝P+半导体区域73-1的方向引导，向N+半导体区域71-1内移动。
在该情况下，通过光电转换而产生的电子被用作用于检测与入射到像素51的红外光的量、即红外光的受光量对应的信号的信号载波。
由此，在N+半导体区域71-1中蓄积与向N+半导体区域71-1内移动的电子对应的电荷，该电荷经由FD部A、放大晶体管、垂直信号线29等通过列处理部23进行检测。
即，N+半导体区域71-1的蓄积电荷DET0被传送到与该N+半导体区域71-1直接连接的FD部A，通过列处理部23经由放大晶体管、垂直信号线29读出与被传送到FD部A的电荷DET0对应的信号。然后，针对所读出的信号，在列处理部23中实施AD转换处理等的处理，将作为结果而得到的像素信号供给到信号处理部31。
该像素信号成为表示与在N+半导体区域71-1中检测到的电子对应的电荷量、即蓄积于FD部A的电荷DET0的量的信号。换言之，也可以说像素信号是表示由像素51接收到的红外光的光量的信号。
另外，此时，也可以与N+半导体区域71-1的情况相同，将与在N+半导体区域71-2中检测到的电子对应的像素信号也适当用于测距。
此外，在接下来的时刻，通过抽头驱动部21经由触点等向两个P+半导体区域73施加电压，以便产生与到此为止在基板61内产生的电场相反方向的电场。具体而言，例如向作为第一抽头TA的P+半导体区域73-1施加MIX0＝0V的电压，向作为第二抽头TB的P+半导体区域73-2施加MIX1＝1.5V的电压。
由此，在基板61中的两个P+半导体区域73之间产生电场，电流从P+半导体区域73-2流向P+半导体区域73-1。
在这种状态下，经由片上透镜62向基板61内入射来自外部的红外光(反射光)，当该红外光在基板61内被光电转换而转换成电子和空穴的对时，所得到的电子被P+半导体区域73间的电场朝P+半导体区域73-2的方向引导，向N+半导体区域71-2内移动。
由此，在N+半导体区域71-2中蓄积与向N+半导体区域71-2内移动的电子对应的电荷，该电荷经由FD部B、放大晶体管、垂直信号线29等通过列处理部23进行检测。
即，N+半导体区域71-2的蓄积电荷DET1被传送到与该N+半导体区域71-2直接连接的FD部B，通过列处理部23经由放大晶体管和垂直信号线29读出与被传送到FD部B的电荷DET1对应的信号。然后，针对所读出的信号，在列处理部23中实施AD转换处理等的处理，将作为结果而得到的像素信号供给到信号处理部31。
另外，此时，也可以与N+半导体区域71-2的情况相同，将与在N+半导体区域71-1检测到的电子对应的像素信号也适当用于测距。
这样，当在相同的像素51中得到通过互不相同的期间的光电转换而得到的像素信号时，信号处理部31基于这些像素信号计算表示距对象物的距离的距离信息，并向后级输出。
这样向互不相同的N+半导体区域71分配信号载波、基于与这些信号载波对应的信号计算距离信息的方法，被称为间接ToF方式。
当在图2中从上至下方向、即与基板61垂直的面的方向观察像素51中的信号取出部65的部分时，例如如图3所示，形成为P+半导体区域73的周围由N+半导体区域71包围的结构。另外，在图3中，对与图2的情况对应的部分标注相同的附图标注，并适当省略其说明。
在图3的例子中，在像素51的中央部分形成未图示的氧化膜64，在从像素51的中央稍靠端侧的部分形成信号取出部65。特别是，此处，在像素51内形成两个信号取出部65。
并且，在各信号取出部65中，在其中心位置形成矩形的P+半导体区域73，以该P+半导体区域73为中心，P+半导体区域73的周围由矩形、更具体而言为矩形框状的N+半导体区域71包围。即，N+半导体区域71形成为包围P+半导体区域73的周围。
此外，在像素51中，形成片上透镜62以便将从外部入射的红外光聚光到像素51的中心部分、即箭头A11所示的部分。换言之，从外部入射到片上透镜62的红外光由片上透镜62聚光到箭头A11所示的位置、即图2中的氧化膜64的图2中上侧的位置。
因而，红外光被聚光到信号取出部65-1与信号取出部65-2之间的位置。由此，能够抑制红外光入射到与像素51邻接的像素而产生串扰，并且能够抑制红外光直接入射到信号取出部65。
例如如果红外光直接入射到信号取出部65，则电荷分离效率、即Cmod(Contrastbetween active and inactive tap)、Modulation contrast会降低。
此处，进行与通过光电转换而得到的电荷DET对应的信号的读出的一方的信号取出部65、即应当检测通过光电转换而得到的电荷DET的信号取出部65也称为有源抽头(active tap)。
反之，基本上不进行与通过光电转换而得到的电荷DET对应的信号的读出的一方的信号取出部65、即不是有源抽头的一方的信号取出部65也称为无源抽头(inactivetap)。
在上述的例子中，向P+半导体区域73施加1.5V的电压的一方的信号取出部65是有源抽头，向P+半导体区域73施加0V的电压的一方的信号取出部65是无源抽头。
Cmod由以下的式(1)计算，Cmod是表示通过入射的红外光的光电转换而产生的电荷中的百分之几的电荷能够在作为有源抽头的信号取出部65的N+半导体区域71中检测、即，是表示是否能够取出与电荷对应的信号的指标，表示电荷分离效率。在式(1)中，I0是在两个电荷检测部(P+半导体区域73)的一方检测的信号，I1是在另一方检测的信号。
Cmod＝{|I0-I1|/(I0+I1)}×100···(1)
因而，例如当从外部入射的红外光入射到无源抽头的区域，在该无源抽头内进行光电转换时，通过光电转换而产生的信号载波即电子移动到无源抽头内的N+半导体区域71的可能性高。于是，在有源抽头内的N+半导体区域71检测不到通过光电转换而得到的一部分的电子的电荷，Cmod、即电荷分离效率降低。
因此，在像素51中，通过将红外光聚光到位于距两个信号取出部65大致等距离的位置的像素51的中心部分附近，能够降低从外部入射的红外光在无源抽头的区域中被光电转换的概率，能够提高电荷分离效率。此外，在像素51中，也能够提高Modulationcontrast。换言之，能够容易地将通过光电转换而得到的电子向有源抽头内的N+半导体区域71引导。
根据以上那样的受光元件1，能够得到以下的效果。
即，首先，由于受光元件1是背面照射型，所以能够使量子效率(QE)×开口率(FF(Fill Factor))最大化，能够提高受光元件1的测距特性。
例如如图4的箭头W11所示，通常的表面照射型的图像传感器形成为，在作为光电转换部的PD101中的来自外部的光入射的光入射面侧形成有布线102和布线103。
因此，例如从外部如箭头A21和箭头A22所示那样带有一定程度的角度相对于PD101倾斜地入射的光的一部分，被布线102和布线103遮挡而未入射到PD101。
与此相对，背面照射型的图像传感器构成为，例如如箭头W12所示，在作为光电转换部的PD104中的与来自外部的光入射的光入射面相反侧的面形成有布线105和布线106。
因此，与表面照射型的情况相比，能够确保充分的开口率。即，例如从外部如箭头A23和箭头A24所示那样带有一定程度的角度相对于PD104倾斜地入射的光不会被布线遮挡而入射到PD104。由此，能够接收更多的光而提高像素的灵敏度。
在作为背面照射型的CAPD传感器的受光元件1中也能够得到通过设为这样的背面照射型而得到的像素灵敏度的提高效果。
此外，例如在表面照射型的CAPD传感器中，如箭头W13所示，在作为光电转换部的PD111的内部中的来自外部的光入射的光入射面侧，形成有被称为抽头的信号取出部112，更具体而言，形成有抽头的P+半导体区域和N+半导体区域。此外，表面照射型的CAPD传感器构成为，在光入射面侧形成有布线113、与信号取出部112连接的触点和金属等的布线114。
因此，例如，不仅从外部如箭头A25和箭头A26所示那样带有一定程度的角度相对于PD111倾斜地入射的光的一部分被布线113等遮挡而未入射到PD111，而且如箭头A27所示那样相对于PD111垂直地入射的光也被布线114遮挡而未入射到PD111。
与此相对，背面照射型的CAPD传感器构成为，例如如箭头W14所示，在光电转换部PD115中的与来自外部的光入射的光入射面相反侧的面的部分形成有信号取出部116。此外，在PD115中的与光入射面相反侧的面形成有布线117、与信号取出部116连接的触点和金属等的布线118。
此处，PD115与图2所示的基板61对应，信号取出部116与图2所示的信号取出部65对应。
在这种结构的背面照射型的CAPD传感器中，与表面照射型的情况相比，能够确保充分的开口率。因而，能够使量子效率(QE)×开口率(FF)最大化，能够提高测距特性。
即，例如从外部如箭头A28和箭头A29所示那样带有一定程度的角度相对于PD115倾斜地入射的光不被布线遮挡而入射到PD115。同样，如箭头A30所示那样相对于PD115垂直地入射的光也不被布线等遮挡而入射到PD115。
这样，在背面照射型的CAPD传感器中，不仅能够接收带有一定程度的角度入射的光，而且能够接收相对于PD115垂直地入射的、在表面照射型中被与信号取出部(抽头)连接的布线等反射的光。由此，能够接收更多的光而提高像素的灵敏度。换言之，能够使量子效率(QE)×开口率(FF)最大化，其结果是，能够提高测距特性。
特别是，在不是在像素外缘而是在像素的中央附近配置抽头的情况下，在表面照射型的CAPD传感器中，无法确保充分的开口率而致使像素的灵敏度降低，但在作为背面照射型的CAPD传感器的受光元件1中，能够不依赖于抽头的配置位置而确保充分的开口率，能够提高像素的灵敏度。
此外，在背面照射型的受光元件1中，由于在基板61中的与来自外部的红外光入射的光入射面相反侧的面附近形成信号取出部65，所以能够减少在无源抽头的区域中的红外光的光电转换的发生。由此，能够提高Cmod、即电荷分离效率。
图5表示表面照射型和背面照射型的CAPD传感器的像素截面图。
在图5左侧的表面照射型的CAPD传感器中，在图中，基板141的上侧是光入射面，在基板141的光入射面侧层叠有包含多个层的布线的布线层152、像素间遮光部153以及片上透镜154。
在图5右侧的背面照射型的CAPD传感器中，在图中与光入射面相反侧的基板142的下侧形成包含多个层的布线的布线层152，在作为光入射面侧的基板142的上侧层叠有像素间遮光部153以及片上透镜154。
另外，在图5中灰色的梯形形状表示红外光由片上透镜154集光从而光强度强的区域。
例如，在表面照射型的CAPD传感器中，在基板141的光入射面侧具有存在无源(inactive)抽头和有源(active)抽头的区域R11。因此，直接入射到无源抽头的成分多，如果在无源抽头的区域进行光电转换，则在有源抽头的N+半导体区域检测不到通过该光电转换而得到的信号载波。
在表面照射型的CAPD传感器中，由于在基板141的光入射面附近的区域R11中红外光的强度强，所以在区域R11内进行红外光的光电转换的概率变高。即，由于入射到无源抽头附近的红外光的光量多，所以无法通过有源抽头检测的信号载波变多，电荷分离效率降低。
与此相对，在背面照射型的CAPD传感器中，在基板142的远离光入射面的位置、即与光入射面侧相反侧的面附近的位置，具有存在无源抽头和有源抽头的区域R12。此处，基板142与图2所示的基板61对应。
在该例子中，由于在基板142的与光入射面侧相反侧的面的部分具有区域R12，区域R12位于远离光入射面的位置，所以在该区域R12附近，入射的红外光的强度相对变弱。
在基板142的中心附近、光入射面附近等的红外光的强度强的区域中通过光电转换而得到的信号载波，由在基板142内产生的电场向有源抽头引导，在有源抽头的N+半导体区域被检测。
另一方面，在包含无源抽头的区域R12附近，入射的红外光的强度相对较弱，因此在区域R12内进行红外光的光电转换的概率变低。即，由于入射到无源抽头附近的红外光的光量少，所以在无源抽头附近通过光电转换而产生并向无源抽头的N+半导体区域移动的信号载波(电子)的数量变少，能够提高电荷分离效率。其结果是，能够改善测距特性。
进而，在背面照射型的受光元件1中，由于能够实现基板61的薄层化，因此能够提高信号载波的电子(电荷)的取出效率。
例如，由于在表面照射型的CAPD传感器中无法充分地确保开口率，所以如图6的箭头W31所示，为了确保更高的量子效率，抑制量子效率×开口率的降低，需要将基板171在一定程度上加厚。
于是，在基板171内的与光入射面相反侧的面附近的区域、例如区域R21的部分，电势的倾斜变得平缓，实质上与基板171垂直的方向的电场变弱。在该情况下，信号载波的移动速度变慢，因此，从进行光电转换到在有源抽头的N+半导体区域检测信号载波所需的时间变长。另外，在图6中，基板171内的箭头表示基板171中的与基板171垂直的方向的电场。
此外，当基板171厚时，从基板171内的远离有源抽头的位置到有源抽头内的N+半导体区域的信号载波的移动距离变长。因而，从在远离有源抽头的位置处进行光电转换到在有源抽头的N+半导体区域检测信号载波所需的时间进一步变长。
图7表示基板171的厚度方向的位置与信号载波的移动速度之间的关系。区域R21与扩散电流区域对应。
这样，当基板171变厚时，例如当驱动频率高时、即当高速地进行抽头(信号取出部)的有源和无源的切换时，在区域R21等的远离有源抽头的位置处产生的电子无法被完全引入到有源抽头的N+半导体区域。即，如果抽头成为有源的时间短，则会产生在有源抽头的N+半导体区域检测不到在区域R21内等产生的电子(电荷)的情况，电子的取出效率降低。
与此相对，在背面照射型的CAPD传感器中，能够确保充分的开口率，因此，例如如图6的箭头W32所示，即使减薄基板172也能够确保充分的量子效率×开口率。此处，基板172与图2的基板61对应，基板172内的箭头表示与基板172垂直的方向的电场。
图8表示基板172的厚度方向的位置与信号载波的移动速度之间的关系。
这样，当减薄基板172中的与基板172垂直的方向上的厚度时，实质上与基板172垂直的方向的电场变强，仅使用信号载波的移动速度快的漂移电流区域的电子(电荷)，不使用信号载波的移动速度慢的扩散电流区域的电子。通过仅使用漂移电流区域的电子(电荷)，从进行光电转换到在有源抽头的N+半导体区域检测信号载波所需的时间变短。此外，当基板172的厚度变薄时，信号载波到有源抽头内的N+半导体区域的移动距离也变短。
因此，在背面照射型的CAPD传感器中，即使当驱动频率高时，也能够将在基板172内的各区域产生的信号载波(电子)充分引入到有源抽头的N+半导体区域，能够提高电子的取出效率。
此外，通过基板172的薄层化，即使是高的驱动频率也能够确保充分的电子的取出效率，能够提高高速驱动耐性。
特别是，在背面照射型的CAPD传感器中，能够对基板172、即基板61直接施加电压，因此抽头的有源和无源的切换的响应速度快，能够以高的驱动频率进行驱动。此外，能够对基板61直接施加电压，因此基板61内的可调制的区域变宽。
进而，在背面照射型的受光元件1(CAPD传感器)中，能够得到充分的开口率，因此，能够相应地使像素细微化，能够提高像素的细微化耐性。
此外，通过将受光元件1设为背面照射型，能够实现BEOL(Back End Of Line)电容设计的自由化，由此能够提高饱和信号量(Qs)的设计自由度。
(第一实施方式的变形例1)
(像素的结构例)
另外，以上，以将基板61内的信号取出部65的部分如图3所示那样设为N+半导体区域71和P+半导体区域73为矩形的区域的情况为例进行了说明。但是，从与基板61垂直的方向观察时的N+半导体区域71和P+半导体区域73的形状可以是任意的形状。
具体而言，例如如图9所示，N+半导体区域71和P+半导体区域73可以为圆形。另外，对图9中的与图3的情况对应的部分标注相同的附图标注，适当省略其说明。
图9表示从与基板61垂直的方向观察像素51中的信号取出部65的部分时的N+半导体区域71和P+半导体区域73。
在该例子中，在像素51的中央部分形成未图示的氧化膜64，从像素51的中央稍靠端侧的部分形成信号取出部65。特别是，此处，在像素51内形成两个信号取出部65。
并且，在各信号取出部65中，在其中心位置形成圆形的P+半导体区域73，以该P+半导体区域73为中心，P+半导体区域73的周围由圆形、更具体而言为圆环状的N+半导体区域71包围。
图10是在具有图9所示的信号取出部65的像素51呈矩阵状二维配置而成的像素阵列部20的一部分重叠片上透镜62的俯视图。
如图10所示，片上透镜62以像素为单位形成。换言之，形成有1个片上透镜62的单位区域与1个像素对应。
另外，在图2中，在N+半导体区域71与P+半导体区域73之间配置有由氧化膜等形成的分离部75，但是分离部75可有可无。
(第一实施方式的变形例2)
(像素的结构例)
图11是表示像素51中的信号取出部65的平面形状的变形例的俯视图。
信号取出部65的平面形状除了形成为图3所示的矩形、图9所示的圆形以外，例如还可以形成为图11所示的八边形状。
此外，图11表示在N+半导体区域71与P+半导体区域73之间形成由氧化膜等形成的分离部75的情况下的俯视图。
图11所示的A-A’线表示后述的图37的截面线，B-B’线表示后述的图36的截面线。
(第二实施方式)
(像素的结构例)
进而，以上，以在信号取出部65内P+半导体区域73的周围由N+半导体区域71包围结构为例进行了说明，但是也可以为N+半导体区域的周围由P+半导体区域包围。
在这种情况下，像素51例如如图12所示那样构成。另外，对图12中的与图3的情况对应的部分标注相同的附图标注，适当省略其说明。
图12表示从与基板61垂直的方向观察像素51中的信号取出部65的部分时的N+半导体区域和P+半导体区域的配置。
在该例子中，在像素51的中央部分形成未图示的氧化膜64，从像素51的中央稍靠图中上侧的部分形成信号取出部65-1，从像素51的中央稍靠图中下侧的部分形成信号取出部65-2。特别是在该例子中，像素51内的信号取出部65的形成位置成为与图3的情况相同的位置。
在信号取出部65-1内，与图3所示的N+半导体区域71-1对应的矩形的N+半导体区域201-1形成在信号取出部65-1的中心。并且，该N+半导体区域201-1的周围由与图3所示的P+半导体区域73-1对应的矩形、更具体而言为矩形框状的P+半导体区域202-1包围。即，P+半导体区域202-1形成为包围N+半导体区域201-1的周围。
同样，在信号取出部65-2内，与图3所示的N+半导体区域71-2对应的矩形的N+半导体区域201-2形成在信号取出部65-2的中心。并且，该N+半导体区域201-2的周围由与图3所示的P+半导体区域73-2对应的矩形、更具体而言为矩形框状的P+半导体区域202-2包围。
另外，以下，在无需特别区分N+半导体区域201-1和N+半导体区域201-2的情况下，也简称为N+半导体区域201。此外，以下，在无需特别区分P+半导体区域202-1和P+半导体区域202-2的情况下，也简称为P+半导体区域202。
在信号取出部65形成为图12所示的结构的情况下，也与形成为图3所示的结构的情况相同，N+半导体区域201作为检测信号载波的量的电荷检测部发挥功能，P+半导体区域202作为用于对基板61直接施加电压而产生电场的电压施加部发挥功能。
(第二实施方式的变形例1)
(像素的结构例)
此外，与图9的例子相同，即使在形成为N+半导体区域201的周围由P+半导体区域202包围的配置的情况下，这些N+半导体区域201和P+半导体区域202的形状也可以是任意的形状。
即，例如也可以如图13所示那样将N+半导体区域201和P+半导体区域202形成为圆形。另外，对图13中的与图12的情况对应的部分标注相同的附图标注，适当省略其说明。
图13表示从与基板61垂直的方向观察像素51中的信号取出部65的部分时的N+半导体区域201和P+半导体区域202。
在该例子中，在像素51的中央部分形成未图示的氧化膜64，从像素51的中央稍靠端侧的部分形成信号取出部65。特别是，此处，在像素51内形成两个信号取出部65。
并且，在各信号取出部65中，在其中心位置形成圆形的N+半导体区域201，以该N+半导体区域201为中心，N+半导体区域201的周围由圆形、更具体而言为圆环状的P+半导体区域202包围。
(第三实施方式)
(像素的结构例)
进而，形成于信号取出部65内的N+半导体区域和P+半导体区域也可以为线形(长方形状)。
在该情况下，例如像素51如图14所示那样构成。另外，对图14中的与图3的情况对应的部分标注相同的附图标注，适当省略其说明。
图14表示从与基板61垂直的方向观察像素51中的信号取出部65的部分时的N+半导体区域和P+半导体区域的配置。
在该例子中，在像素51的中央部分形成未图示的氧化膜64，在从像素51的中央稍靠图中上侧的部分形成信号取出部65-1，在从像素51的中央稍靠图中下侧的部分形成信号取出部65-2。特别是在该例子中，像素51内的信号取出部65的形成位置成为与图3的情况相同的位置。
在信号取出部65-1内，与图3所示的P+半导体区域73-1对应的线形的P+半导体区域231形成在信号取出部65-1的中心。并且，在该P+半导体区域231的周围，以夹入P+半导体区域231的方式形成与图3所示的N+半导体区域71-1对应的线形的N+半导体区域232-1和N+半导体区域232-2。即，P+半导体区域231形成在由N+半导体区域232-1和N+半导体区域232-2夹持的位置。
另外，以下，在无需特别区分N+半导体区域232-1和N+半导体区域232-2的情况下，也简称为N+半导体区域232。
在图3的例子中，形成为P+半导体区域73被N+半导体区域71包围的结构，但是在图14的例子中形成为P+半导体区域231被邻接设置的两个N+半导体区域232夹持的结构。
同样，在信号取出部65-2内，与图3所示的P+半导体区域73-2对应的线形的P+半导体区域233形成在信号取出部65-2的中心。并且，在该P+半导体区域233的周围，以夹入P+半导体区域233的方式形成与图3所示的N+半导体区域71-2对应的线形的N+半导体区域234-1和N+半导体区域234-2。
另外，以下，在无需特别区分N+半导体区域234-1和N+半导体区域234-2的情况下，也简称为N+半导体区域234。
在图14的信号取出部65中，P+半导体区域231和P+半导体区域233作为与图3所示的P+半导体区域73对应的电压施加部发挥功能，N+半导体区域232和N+半导体区域234作为与图3所示的N+半导体区域71对应的电荷检测部发挥功能。在该情况下，例如N+半导体区域232-1和N+半导体区域232-2的双方的区域与FD部A连接。
此外，形成为线形的P+半导体区域231、N+半导体区域232、P+半导体区域233以及N+半导体区域234的各区域的图中横向的长度可以是任意的长度，这些各区域也可以不是相同长度。
(第四实施方式)
(像素的结构例)
进而，在图14的例子中以P+半导体区域231和P+半导体区域233被N+半导体区域232和N+半导体区域234夹入的结构为例进行了说明，但反之也可以形成为N+半导体区域被P+半导体区域夹入的形状。
在这样的情况下，例如像素51如图15所示那样构成。另外，对图15中的与图3的情况对应的部分标注相同的附图标注，适当省略其说明。
图15表示从与基板61垂直的方向观察像素51中的信号取出部65的部分时的N+半导体区域和P+半导体区域的配置。
在该例子中，在像素51的中央部分形成未图示的氧化膜64，在从像素51的中央稍靠端侧的部分形成信号取出部65。特别是在该例子中，像素51内的两个各信号取出部65的形成位置成为与图3的情况相同的位置。
在信号取出部65-1内，与图3所示的N+半导体区域71-1对应的线形的N+半导体区域261形成在信号取出部65-1的中心。并且，在该N+半导体区域261的周围，以夹入N+半导体区域261的方式形成与图3所示的P+半导体区域73-1对应的线形的P+半导体区域262-1和P+半导体区域262-2。即，N+半导体区域261形成在被P+半导体区域262-1和P+半导体区域262-2夹持的位置。
另外，以下，在无需特别区分P+半导体区域262-1和P+半导体区域262-2的情况下，也简称为P+半导体区域262。
同样，在信号取出部65-2内，与图3所示的N+半导体区域71-2对应的线形的N+半导体区域263形成在信号取出部65-2的中心。并且，在该N+半导体区域263的周围，以夹入N+半导体区域263的方式形成与图3所示的P+半导体区域73-2对应的线形的P+半导体区域264-1和P+半导体区域264-2。
另外，以下，在无需特别区分P+半导体区域264-1和P+半导体区域264-2的情况下，也简称为P+半导体区域264。
在图15的信号取出部65中，P+半导体区域262和P+半导体区域264作为与图3所示的P+半导体区域73对应的电压施加部发挥功能，N+半导体区域261和N+半导体区域263作为与图3所示的N+半导体区域71对应的电荷检测部发挥功能。另外，形成为线形的N+半导体区域261、P+半导体区域262、N+半导体区域263以及P+半导体区域264的各区域的图中横向的长度可以是任意的长度，这些各区域也可以不是相同长度。
(第五实施方式)
(像素的结构例)
进而，以上，对在构成像素阵列部20的各像素内分别设置有两个信号取出部65的例子进行了说明，但是设置在像素内的信号取出部的数量可以是1个，也可以是3个以上。
例如在像素51内形成一个信号取出部的情况下，像素的结构例如如
图16所示那样构成。另外，对图16中的与图3的情况对应的部分标注相同的附图标注，适当省略其说明。
图16表示从与基板垂直的方向观察设置于像素阵列部20的一部分的像素中的信号取出部的部分时的N+半导体区域和P+半导体区域的配置。
在该例子中，示出设置于像素阵列部20的像素51、以及作为与该像素51邻接的像素51而区别附图标注进行表示的像素291-1至像素291-3，在上述各像素形成一个信号取出部。
即，在像素51中，在像素51的中央部分形成一个信号取出部65。并且，在信号取出部65中，在其中心位置形成圆形的P+半导体区域301，以该P+半导体区域301为中心，P+半导体区域301的周围由圆形、更具体而言为圆环状的N+半导体区域302包围。
此处，P+半导体区域301与图3所示的P+半导体区域73对应，作为电压施加部发挥功能。此外，N+半导体区域302与图3所示的N+半导体区域71对应，作为电荷检测部发挥功能。另外，P+半导体区域301和N+半导体区域302可以是任意的形状。
此外，位于像素51的周围的像素291-1至像素291-3也形成与像素51相同的结构。
即，例如在像素291-1的中央部分形成一个信号取出部303。并且，在信号取出部303中，在其中心位置形成圆形的P+半导体区域304，以该P+半导体区域304为中心，P+半导体区域304的周围由圆形、更具体而言为圆环状的N+半导体区域305包围。
这些P+半导体区域304和N+半导体区域305分别与P+半导体区域301和N+半导体区域302对应。
另外，以下，在无需特别区分像素291-1至像素291-3的情况下，也简称为像素291。
这样，在各像素形成一个信号取出部(抽头)的情况下，当想要通过间接ToF方式测定到对象物的距离时，使用相互邻接的几个像素，基于针对这些像素而得到的像素信号计算距离信息。
例如当关注像素51时，在像素51的信号取出部65设为有源抽头的状态下，对各像素进行驱动，以使得包括例如像素291-1在内的与像素51邻接的几个像素291的信号取出部303成为无源抽头。
作为一例，例如对像素291-1和像素291-3等进行驱动，以使得相对于像素51在图中上下左右邻接的像素的信号取出部成为无源抽头。
之后，当切换施加的电压而使得像素51的信号取出部65成为无源抽头时，包括像素291-1在内的与像素51邻接的几个像素291的信号取出部303成为有源抽头。
然后，基于在信号取出部65为有源抽头的状态下从信号取出部65读出的像素信号、以及在信号取出部303为有源抽头的状态下从信号取出部303读出的像素信号，计算距离信息。
这样，即使在将设置在像素内的信号取出部(抽头)的数量设为1个的情况下，也可以使用相互邻接的像素通过间接ToF方式进行测距。
(第六实施方式)
(像素的结构例)
此外，如上所述，也可以在各像素内设置3个以上的信号取出部(抽头)。
例如在像素内设置有4个信号取出部(抽头)的情况下，像素阵列部20的各像素结构如图17所示那样构成。另外，对图17中的与图16的情况对应的部分标注相同的附图标注，适当省略其说明。
图17表示从与基板垂直的方向观察设置于像素阵列部20的一部分的像素中的信号取出部的部分时的N+半导体区域和P+半导体区域的配置。
图17所示的C-C’线的截面图如后述的图36所示。
在该例子中，示出设置于像素阵列部20的像素51和像素291，在上述各像素形成4个信号取出部。
即，在像素51中，在像素51的中央与像素51的端部之间的位置、即像素51中央的图中左下侧的位置、左上侧的位置、右上侧的位置和右下侧的位置，形成信号取出部331-1、信号取出部331-2、信号取出部331-3和信号取出部331-4。
上述的信号取出部331-1至信号取出部331-4与图16所示的信号取出部65对应。
例如在信号取出部331-1中，在其中心位置形成圆形的P+半导体区域341，以该P+半导体区域341为中心，P+半导体区域341的周围由圆形、更具体而言为圆环状的N+半导体区域342包围。
此处，P+半导体区域341与图16所示的P+半导体区域301对应，作为电压施加部发挥功能。此外，N+半导体区域342与图16所示的N+半导体区域302对应，作为电荷检测部发挥功能。另外，P+半导体区域341和N+半导体区域342可以是任意的形状。
此外，信号取出部331-2至信号取出部331-4也形成为与信号取出部331-1相同的结构，分别具有作为电压施加部发挥功能的P+半导体区域以及作为电荷检测部发挥功能的N+半导体区域。进而，形成在像素51的周围的像素291形成为与像素51相同的结构。
另外，以下，在无需特别区分信号取出部331-1至信号取出部331-4的情况下，也简称为信号取出部331。
这样，在各像素设置有4个信号取出部的情况下，例如当通过间接ToF方式进行测距时，使用像素内的4个信号取出部计算距离信息。
作为一例，当关注像素51时，例如在信号取出部331-1和信号取出部331-3设为有源抽头的状态下，对像素51进行驱动，以使得信号取出部331-2和信号取出部331-4成为无源抽头。
之后，切换向各信号取出部331施加的电压。即，对像素51进行驱动，以使得信号取出部331-1和信号取出部331-3成为无源抽头，且信号取出部331-2和信号取出部331-4成为有源抽头。
然后，基于在信号取出部331-1和信号取出部331-3设为有源抽头的状态下从这些信号取出部331-1和信号取出部331-3读出的像素信号、以及在信号取出部331-2和信号取出部331-4设为有源抽头的状态下从这些信号取出部331-2和信号取出部331-4读出的像素信号，计算距离信息。
(第七实施方式)
(像素的结构例)
进而，也可以在像素阵列部20的相互邻接的像素间共用信号取出部(抽头)。
在这样的情况下，像素阵列部20的各像素例如如图18所示那样构成。另外，对图18中的与图16的情况对应的部分标注相同的附图标注，适当省略其说明。
图18表示从与基板垂直的方向观察设置于像素阵列部20的一部分的像素中的信号取出部的部分时的N+半导体区域和P+半导体区域的配置。
在该例子中，示出设置于像素阵列部20的像素51和像素291，在上述各像素形成两个信号取出部。
例如在像素51中，在像素51的图中上侧的端部形成信号取出部371，在像素51的图中下侧的端部形成信号取出部372。
信号取出部371被像素51和像素291-1共用。即，信号取出部371作为像素51的抽头使用，也作为像素291-1的抽头使用。此外，信号取出部372被像素51和与所述像素51的图中下侧邻接的未图示的像素共用。
在信号取出部371内，在其中心的位置形成与图14所示的P+半导体区域231对应的线形的P+半导体区域381。并且，在该P+半导体区域381的图中上下的位置，以夹入P+半导体区域381的方式形成与图14所示的N+半导体区域232对应的线形的N+半导体区域382-1和N+半导体区域382-2。
特别是，在该例子中，P+半导体区域381形成在像素51与像素291-1的边界部分。此外，N+半导体区域382-1形成在像素51内的区域，N+半导体区域382-2形成在像素291-1内的区域。
此处，P+半导体区域381作为电压施加部发挥功能，N+半导体区域382-1和N+半导体区域382-2作为电荷检测部发挥功能。另外，以下，在无需特别区分N+半导体区域382-1和N+半导体区域382-2的情况下，也简称为N+半导体区域382。
此外，P+半导体区域381和N+半导体区域382可以是任意的形状。进而，N+半导体区域382-1和N+半导体区域382-2可以与相同的FD部连接，也可以与互不相同的FD部连接。
在信号取出部372内形成线形的P+半导体区域383、N+半导体区域384-1和N+半导体区域384-2。
这些P+半导体区域383、N+半导体区域384-1和N+半导体区域384-2分别与P+半导体区域381、N+半导体区域382-1和N+半导体区域382-2对应，设为相同的配置、形状和功能。另外，以下，在无需特别区分N+半导体区域384-1和N+半导体区域384-2的情况下，也简称为N+半导体区域384。
在如以上那样在邻接像素间共用信号取出部(抽头)的情况下，也可以通过与图3所示的例子相同的动作进行间接ToF方式的测距。
在如图18所示那样在像素间共用信号取出部的情况下，例如P+半导体区域381与P+半导体区域383之间的距离等，成为用于产生电场、即电流的对的P+半导体区域间的距离变长。换言之，通过在像素间共用信号取出部，能够最大限度地加长P+半导体区域间的距离。
由此，在P+半导体区域间电流难以流动，因此，能够降低像素的消耗电力，此外也有利于像素的细微化。
另外，此处对一个信号取出部由相互邻接的两个像素共用的例子进行了说明，但是一个信号取出部也可以由相互邻接的3个以上的像素共用。此外，在信号取出部由相互邻接的两个以上的像素共用的情况下，可以仅共用信号取出部中的用于检测信号载波的电荷检测部，也可以仅共用用于产生电场的电压施加部。
(第八实施方式)
(像素的结构例)
进而，也可以不特别设置设置于像素阵列部20的像素51等各像素的片上透镜和像素间遮光部。
具体而言，例如能够将像素51形成为图19所示的结构。另外，对图19中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图19所示的像素51的结构在不设置片上透镜62这一点上与图2所示的像素51不同，在其他方面与图2的像素51结构相同。
在图19所示的像素51，在基板61的光入射面侧不设置片上透镜62，因此，能够进一步减少从外部向基板61入射的红外光的衰减。由此，能够由基板61接收的红外光的光量增加，能够提高像素51的灵敏度。
(第八实施方式的变形例1)
(像素的结构例)
此外，也可以将像素51的结构形成为例如如图20所示的结构。另外，对图20中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图20所示的像素51的结构在不设置像素间遮光膜63-1和像素间遮光膜63-2这一点上与图2所示的像素51不同，其他方面与图2的像素51的结构相同。
在图20所示的例子中，由于在基板61的光入射面侧不设置像素间遮光膜63，所以串扰的抑制效果降低，但由于被像素间遮光膜63遮光的红外光也入射到基板61内，所以能够提高像素51的灵敏度。
另外，当然也可以在像素51既不设置片上透镜62也不设置像素间遮光膜63。
(第八实施方式的变形例2)
(像素的结构例)
此外，例如如图21所示，也可以使片上透镜的光轴方向的厚度最佳化。另外，对图21中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图21所示的像素51的结构在代替片上透镜62转而设置片上透镜411这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。
在图21所示的像素51中，在基板61的光入射面侧、即图中上侧形成片上透镜411。该片上透镜411与图2所示的片上透镜62相比，光轴方向的厚度、即图中纵向的厚度变薄。
通常情况下，设置于基板61的表面的片上透镜厚有利于向片上透镜入射的光的集光。但是，通过减薄片上透镜411，能够使透射率相应地变高而提高像素51的灵敏度，因此，只要根据基板61的厚度、想要聚光红外光的位置等适当地决定片上透镜411的厚度即可。
(第九实施方式)
(像素的结构例)
进而，也可以在形成于像素阵列部20的像素与像素之间设置用于提高邻接像素间的分离特性、抑制串扰的分离区域。
在这样的情况下，像素51例如如图22所示那样构成。另外，对图22中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图22所示的像素51的结构在基板61内设置分离区域441-1和分离区域441-2这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。
在图22所示的像素51中，在基板61内的像素51和与该像素51邻接的其他像素的边界部分、即像素51的图中左右的端部分，通过遮光膜等形成将邻接像素分离的分离区域441-1和分离区域441-2。另外，以下，在无需特别区分分离区域441-1和分离区域441-2的情况下，也简称为分离区域441。
例如在形成分离区域441时，在从基板61的光入射面侧、即图中上侧的面朝图中下方向(与基板61的面垂直的方向)以规定的深度在基板61形成长的槽(沟槽)，通过在该槽部分埋入遮光膜而形成分离区域441。该分离区域441作为像素分离区域发挥功能，该像素分离区域遮挡从光入射面入射到基板61内并朝向与像素51邻接的其他像素的红外光。
通过如此形成埋入型的分离区域441，能够提高像素间的红外光的分离特性，能够抑制串扰的产生。
(第九实施方式的变形例1)
(像素的结构例)
进而，在像素51形成埋入型的分离区域的情况下，例如如图23所示，也可以设置贯通基板61整体的分离区域471-1和分离区域471-2。另外，对图23中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图23所示的像素51的结构在基板61内设置分离区域471-1和分离区域471-2这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。即，图23所示的像素51构成为，代替图22所示的像素51的分离区域441，转而设置分离区域471-1和分离区域471-2。
在图23所示的像素51中，在基板61内的像素51和与该像素51邻接的其他像素的边界部分、即像素51的图中左右的端部分，通过遮光膜等形成贯通基板61整体的分离区域471-1和分离区域471-2。另外，以下，在无需特别区分分离区域471-1和分离区域471-2的情况下，也简称为分离区域471。
例如在形成分离区域471时，在从基板61的与光入射面侧相反侧的面、即图中下侧的面朝图中上方向形成长的槽(沟槽)。此时，这些槽以贯通基板61的方式形成至到达基板61的光入射面。并且，通过在如此形成的槽部分埋入遮光膜而形成分离区域471。
通过这样的埋入型的分离区域471，也能够提高像素间的红外光的分离特性，能够抑制串扰的产生。
(第十实施方式)
(像素的结构例)
进而，能够根据像素的各种特性等决定形成信号取出部65的基板的厚度。
因而，例如如图24所示，能够使构成像素51的基板501比图2所示的基板61厚。另外，对图24中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图24所示的像素51的结构在代替基板61转而设置基板501这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。
即，在图24所示的像素51中，在基板501中的光入射面侧形成片上透镜62、固定电荷膜66以及像素间形成遮光膜63。此外，在基板501的与光入射面侧相反侧的面的表面附近，形成氧化膜64、信号取出部65和分离部75。
基板501由例如厚度为20μm以上的P型半导体基板构成，基板501与基板61仅是基板的厚度不同，形成氧化膜64、信号取出部65和分离部75的位置在基板501和基板61中为相同的位置。
另外，在基板501和基板61的光入射面侧等适当形成的各种层(膜)的膜厚等也可以根据像素51的特性等最佳化。
(第十一实施方式)
(像素的结构例)
进而，以上，对构成像素51的基板由P型半导体基板构成的例子进行了说明，但是例如也可以如图25所示那样由N型半导体基板构成。另外，对图25中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图25所示的像素51的结构在代替基板61转而设置基板531这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。
在图25所示的像素51中，在例如由硅基板等的N型的半导体层构成的基板531中的光入射面侧形成片上透镜62、固定电荷膜66以及像素间遮光膜63。
此外，在基板531的与光入射面侧相反侧的面的表面附近形成氧化膜64、信号取出部65和分离部75。形成这些氧化膜64、信号取出部65和分离部75的位置在基板531和基板61中为相同的位置，信号取出部65的结构在基板531和基板61中也是相同的。
基板531的例如如图中纵向的厚度、即与基板531的面垂直方向的厚度为20μm以下。
此外，基板531例如是被设为1E+13级以下的基板浓度的高电阻的N-EPi基板等，基板531的电阻(电阻率)例如为500[Ωcm]以上。由此，能够降低像素51中的消耗电力。
此处，对于基板531的基板浓度与电阻之间的关系，例如在基板浓度为2.15E+12[cm3]时电阻为2000[Ωcm]，在基板浓度为4.30E+12[cm3]时电阻为1000[Ωcm]，在基板浓度为8.61E+12[cm3]时电阻为500[Ωcm]、以及在基板浓度4.32E+13[cm3]时电阻为100[Ωcm]等。
这样，即使将像素51的基板531设为N型半导体基板，通过与图2所示的例子相同的动作，也能够得到相同的效果。
(第十二实施方式)
(像素的结构例)
进而，与参照图24说明的例子相同，也能够根据像素的各种特性等决定N型半导体基板的厚度。
因而，例如能够如图26所示那样使构成像素51的基板561比图25所示的基板531厚。另外，对图26中的与图25的情况对应的部分标注相同的附图标注，适当省略其说明。
图26所示的像素51的结构在代替基板531转而设置基板561这一点上与图25所示的像素51不同，其他方面与图25的像素51结构相同。
即，在图26所示的像素51中，在基板561中的光入射面侧形成片上透镜62、固定电荷膜66以及像素间遮光膜63。此外，在基板561的与光入射面侧相反侧的面的表面附近形成氧化膜64、信号取出部65和分离部75。
基板561由例如厚度为20μm以上的N型半导体基板构成，基板561和基板531仅是基板的厚度不同，形成氧化膜64、信号取出部65以及分离部75的位置在基板561和基板531中为相同的位置。
(第十三实施方式)
(像素的结构例)
此外，例如也可以通过向基板61的光入射面侧施加偏压，强化基板61内的与基板61的面垂直的方向(以下，也称为Z方向)的电场。
在这样的情况下，像素51例如形成为图27所示的结构。另外，对图27中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图27的A表示图2所示的像素51，该像素51的基板61内的箭头表示基板61内的Z方向的电场的强度。
与此相对，图27的B表示向基板61的光入射面施加偏压(电压)的情况下的像素51的结构。图27的B的像素51的结构基本上与图2所示的像素51的结构相同，但是在基板61的光入射面侧界面新追加形成P+半导体区域601。
通过从像素阵列部20的内部或外部向形成于基板61的光入射面侧界面的P+半导体区域601施加0V以下的电压(负偏压)，Z方向的电场被强化。图27的B的像素51的基板61内的箭头表示基板61内的Z方向的电场的强度。在图27的B的基板61内描绘的箭头的粗细比图27的A的像素51的箭头粗，Z方向的电场更强。这样，通过向形成于基板61的光入射面侧的P+半导体区域601施加负偏压来强化Z方向的电场，能够提高信号取出部65中的电子的取出效率。
另外，用于向基板61的光入射面侧施加电压的结构并不限定于设置P+半导体区域601的结构，也可以是其他任意的结构。例如可以通过层叠在基板61的光入射面与片上透镜62之间形成透明电极膜，通过向该透明电极膜施加电压来施加负偏压。
(第十四实施方式)
(像素的结构例)
进而，为了提高像素51相对于红外线的灵敏度，也可以在基板61的与光入射面相反侧的面设置大面积的反射部件。
在这样的情况下，像素51例如如图28所示那样构成。另外，对图28中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图28所示的像素51的结构在基板61的与光入射面相反侧的面设置反射部件631这一点上与图2的像素51不同，其他方面与图2的像素51结构相同。
在图28的例子中，以覆盖基板61的与光入射面相反侧的面整体的方式设置有反射红外光的反射部件631。
该反射部件631只要红外光的反射率高，便可以是任意的部件。例如可以将设置在层叠于基板61的与光入射面相反侧的面的多层布线层内的铜、铝等金属(metal)用作反射部件631，也可以在基板61的与光入射面相反侧的面形成多晶硅、氧化膜等的反射结构，作为反射部件631。
这样，通过在像素51设置反射部件631，能够使经由片上透镜62从光入射面入射到基板61内、在基板61内未进行光电转换而透射基板61的红外光，被反射部件631反射而再次向基板61内入射。由此，能够使在基板61内被光电转换的红外光的量更多，能够提高量子效率(QE)、即像素51相对于红外光的灵敏度。
(第十五实施方式)
(像素的结构例)
进而，为了抑制附近像素中的光的误检测，也可以在基板61的与光入射面相反侧的面设置大面积的遮光部件。
在这样的情况下，像素51例如能够构成为，将图28所示的反射部件631置换为遮光部件。即，在图28所示的像素51中，将覆盖基板61的与光入射面相反侧的面整体的反射部件631设为遮挡红外光的遮光部件631’。遮光部件631’由图28的像素51的反射部件631替代。
该遮光部件631’只要红外光的遮光率高，便可以是任意的部件。例如将设置在层叠于基板61的与光入射面相反侧的面的多层布线层内的铜、铝等金属(metal)用作遮光部件631’，也可以在基板61的与光入射面相反侧的面形成多晶硅、氧化膜等的遮光结构，作为遮光部件631’。
这样，通过在像素51上设置遮光部件631’，能够抑制经由片上透镜62从光入射面入射到基板61内、在基板61内未进行光电转换而透射基板61的红外光在布线层散射而入射到附近像素。由此，能够防止在附近像素误检测到光。
另外，遮光部件631’例如通过由包含金属的材料形成，能够兼作反射部件631。
(第十六实施方式)
(像素的结构例)
进而，也可以代替像素51的基板61中的氧化膜64，转而设置由P型半导体区域构成的P阱区。
在这样的情况下，像素51例如如图29所示那样构成。另外，对图29中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图29所示的像素51的结构在代替氧化膜64转而设置P阱区671、分离部672-1和分离部672-2这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。
在图29的例子中，在基板61内的与光入射面相反的面侧、即图中下侧的面的内侧的中央部分，形成由P型半导体区域构成的P阱区(Pwell)671。此外，在P阱区671与N+半导体区域71-1之间，通过氧化膜等形成用于分离这些区域的分离部672-1。同样，在P阱区671与N+半导体区域71-2之间，也通过氧化膜等形成用于分离这些区域的分离部672-2。在图29所示的像素51中，与N-半导体区域72相比，P-半导体区域74成为在图中上方向上更宽的区域。
(第十七实施方式)
(像素的结构例)
此外，除了像素51的基板61中的氧化膜64之外，还可以设置由P型半导体区域构成的P阱区。
在这样的情况下，像素51例如如图30所示那样构成。另外，对图30中的与图2的情况对应的部分标注相同的附图标注，适当省略其说明。
图30所示的像素51的结构在新设置P阱区701这一点上与图2所示的像素51不同，其他方面与图2的像素51结构相同。即，在图30的例子中，在基板61内的氧化膜64的上侧形成由P型半导体区域构成的P阱区701。
如上所述，根据本实用新型，通过将CAPD传感器设为背面照射型的结构，能够提高像素灵敏度等的特性。
(像素的等效电路结构例)
图31表示像素51的等效电路。
像素51针对包含N+半导体区域71-1和P+半导体区域73-1等的信号取出部65-1，具有传输晶体管721A、FD722A、复位晶体管723A、放大晶体管724A以及选择晶体管725A。
此外，像素51针对包含N+半导体区域71-2和P+半导体区域73-2等的信号取出部65-2，具有传输晶体管721B、FD722B、复位晶体管723B、放大晶体管724B以及选择晶体管725B。
抽头驱动部21向P+半导体区域73-1施加规定的电压MIX0(第一电压)，向P+半导体区域73-2施加规定的电压MIX1(第二电压)。在上述的例子中，电压MIX0和MIX1中的一方为1.5V，另一方为0V。P+半导体区域73-1和73-2是被施加第一电压或第二电压的电压施加部。
N+半导体区域71-1和71-2是检测入射到基板61的光进行光电转换而生成的电荷并蓄积的电荷检测部。
传输晶体管721A当向栅极电极供给的驱动信号TRG成为激活状态时响应于此而成为导通状态，由此，将蓄积于N+半导体区域71-1的电荷传送到FD722A。传输晶体管721B当向栅极电极供给的驱动信号TRG成为激活状态时响应于此而成为导通状态，由此，将蓄积于N+半导体区域71-2的电荷传送到FD722B。
FD722A暂时保持从N+半导体区域71-1供给的电荷DET0。FD722B暂时保持从N+半导体区域71-2供给的电荷DET1。FD722A与参照图2说明的FD部A对应，FD722B与FD部B对应。
复位晶体管723A当向栅极电极供给的驱动信号RST成为激活状态时响应于此而成为导通状态，由此，将FD722A的电位复位为规定的电平(电源电压VDD)。复位晶体管723B当向栅极电极供给的驱动信号RST成为激活状态时响应于此而成为导通状态，由此，将FD722B的电位复位为规定的电平(电源电压VDD)。另外，当使复位晶体管723A和723B成为激活状态时，传输晶体管721A和721B也同时成为激活状态。
放大晶体管724A通过源极经由选择晶体管725A与垂直信号线29A连接，构成与垂直信号线29A的一端连接的恒流源电路部726A的负载MOS和源极跟随器电路。放大晶体管724B通过源极经由选择晶体管725B与垂直信号线29B连接，构成与垂直信号线29B的一端连接的恒流源电路部726B的负载MOS和源极跟随器电路。
选择晶体管725A连接在放大晶体管724A的源极与垂直信号线29A之间。选择晶体管725A当向栅极电极供给的选择信号SEL成为激活状态时响应于此而成为导通状态，将从放大晶体管724A输出的像素信号输出到垂直信号线29A。
选择晶体管725B连接在放大晶体管724B的源极与垂直信号线29B之间。选择晶体管725B当向栅极电极供给的选择信号SEL成为激活状态时响应于此而成为导通状态，将从放大晶体管724B输出的像素信号输出到垂直信号线29B。
像素51的传输晶体管721A和721B、复位晶体管723A和723B、放大晶体管724A和724B、以及选择晶体管725A和725B例如由垂直驱动部22控制。
(像素的其他等效电路结构例)
图32表示像素51的其他等效电路。
在图32中，对与图31对应的部分标注相同的附图标注，适当省略其说明。
图32的等效电路针对图31的等效电路，向信号取出部65-1和65-2双方追加了附加电容727以及控制其连接的切换晶体管728。
具体而言，在传输晶体管721A与FD722A之间经由切换晶体管728A连接附加电容727A，在传输晶体管721B与FD722B之间经由切换晶体管728B连接附加电容727B。
切换晶体管728A当向栅极电极供给的驱动信号FDG成为激活状态时响应于此而成为导通状态，由此，使附加电容727A与FD722A连接。切换晶体管728B当向栅极电极供给的驱动信号FDG成为激活状态时响应于此而成为导通状态，由此，使附加电容727B与FD722B连接。
垂直驱动部22例如在入射光的光量较多的高照度时，将切换晶体管728A和728B设为激活状态，连接FD722A和附加电容727A，并且连接FD722B和附加电容727B。由此，当高照度时，能够蓄积更多的电荷。
另一方面，在入射光的光量少的低照度时，垂直驱动部22将切换晶体管728A和728B设为非激活状态，将附加电容727A和727B分别从FD722A和722B断开。
如图31的等效电路那样，可以省略附加电容727，但是通过设置附加电容727，根据入射光量分开使用，能够确保高动态范围。
(电压供给线的配置例)
接下来，参照图33至图35，说明用于向各像素51的信号取出部65的电压施加部的P+半导体区域73-1和73-2施加规定的电压MIX0或MIX1的电压供给线的配置。图33和图34所示的电压供给线741与图1所示的电压供给线30对应。
另外，在图33和图34中，对作为各像素51的信号取出部65的结构采用图9所示的圆形的结构进行说明，但当然也可以是其他的结构。
图33的A是表示电压供给线的第一配置例的俯视图。
在第一配置例子中，相对于呈矩阵状二维配置的多个像素51，在水平方向上邻接的两个像素之间(边界)沿着垂直方向布置电压供给线741-1或741-2。
电压供给线741-1与作为像素51内的两个信号取出部65中的一方的信号取出部65-1的P+半导体区域73-1连接。电压供给线741-2与作为像素51内的两个信号取出部65中的另一方的信号取出部65-2的P+半导体区域73-2连接。
在该第一配置例子中，在两个像素列配置两条电压供给线741-1和741-2，因此，在像素阵列部20中，所排列的电压供给线741的条数与像素51的列数基本相等。
图33的B是表示电压供给线的第二配置例的俯视图。
在第二配置例子中，相对于呈矩阵状二维配置的多个像素51的一个像素列，沿着垂直方向布置两条电压供给线741-1和741-2。
电压供给线741-1与作为像素51内的两个信号取出部65中的一方的信号取出部65-1的P+半导体区域73-1连接。电压供给线741-2与作为像素51内的两个信号取出部65中的另一方的信号取出部65-2的P+半导体区域73-2连接。
在该第二配置例子中，相对于一个像素列布置两条电压供给线741-1和741-2，因此，相对于两个像素列布置4条电压供给线741。在像素阵列部20中，排列的电压供给线741的条数为像素51的列数的约2倍。
在图33的A和B的配置例子中，都是电压供给线741-1与信号取出部65-1的P+半导体区域73-1连接，电压供给线741-2与信号取出部65-2的P+半导体区域73-2连接的结构相对于在垂直方向上排列的像素周期性反复的Periodic配置(周期性配置)。
在图33的A的第一配置例子中，能够减少相对于像素阵列部20布置的电压供给线741-1和741-2的条数。
图33的B的第二配置例与第一配置例相比，尽管布线的条数变多，但是与1条电压供给线741连接的信号取出部65的数量为1、2，因此，能够降低布线的负载，在高速驱动和像素阵列部20的总像素数多时有效。
图34的A是表示电压供给线的第三配置例的俯视图。
第三配置例与图33的A的第一配置例相同，是相对于两个像素列配置两条电压供给线741-1和741-2的例子。
第三配置例与图33的A的第一配置例的不同点在于，在垂直方向上排列的两个像素中，信号取出部65-1和65-2的连接目的地不同。
具体而言，例如，在某个像素51中，电压供给线741-1与信号取出部65-1的P+半导体区域73-1连接，电压供给线741-2与信号取出部65-2的P+半导体区域73-2连接，但是在其下方或上方的像素51中，电压供给线741-1与信号取出部65-2的P+半导体区域73-2连接，电压供给线741-2与信号取出部65-1的P+半导体区域73-1连接。
图34的B是表示电压供给线的第四配置例的俯视图。
第四配置例与图33的B的第二配置例相同，是相对于两个像素列配置两条电压供给线741-1和741-2的例子。
第四配置例与图33的B的第二配置例的不同点在于，在垂直方向上排列的两个像素中，信号取出部65-1和65-2的连接目的地不同。
具体而言，例如，在某个像素51中，电压供给线741-1与信号取出部65-1的P+半导体区域73-1连接，电压供给线741-2与信号取出部65-2的P+半导体区域73-2连接，但是在其下方或上方的像素51中，电压供给线741-1与信号取出部65-2的P+半导体区域73-2连接，电压供给线741-2与信号取出部65-1的P+半导体区域73-1连接。
在图34的A的第三配置例子中，能够减少相对于像素阵列部20配置的电压供给线741-1和741-2的条数。
图34的B的第四配置例与第三配置例相比，尽管布线条数变多，但是与1条电压供给线741连接的信号取出部65的数量为1、2，因此，能够降低布线的负载，在高速驱动和像素阵列部20的总像素数多时有效。
图34的A和B的配置例都是相对于上下(垂直方向)邻接的两个像素的连接目的地镜像反转的Mirror配置(镜像配置)。
在Periodic配置中，如图35的A所示，向隔着像素边界邻接的两个信号取出部65施加的电压为不同的电压，因此，在邻接像素间产生电荷的交换。因此，电荷的传送效率比Mirror配置好，但是邻接像素的串扰特性比Mirror配置差。
另一方面，在Mirror配置中，如图35的B所示，向隔着像素边界邻接的两个信号取出部65施加的电压为相同的电压，因此，邻接像素间的电荷的交换受到抑制。因此，电荷的传送效率比Periodic配置差，但是邻接像素的串扰特性比Periodic配置好。
(第十四实施方式的多个像素的截面结构)
在图2等所示的像素的截面结构中，省略了形成于基板61的与光入射面相反的表面侧的多层布线层的图示。
因此，以下对于上述的几个实施方式，以不省略多层布线层的方式示出邻接的多个像素的截面图。
首先，在图36和图37中示出图28所示的第十四实施方式的多个像素的截面图。
图28所示的第十四实施方式是在基板61的与光入射面相反侧具备大面积的反射部件631的像素的结构。
图36相当于图11的B-B’线处的截面图，图37相当于图11的A-A’线处的截面图。此外，图17的C-C’线处的截面图也能够如图36所示。
如图36所示，在各像素51中，在中心部分形成氧化膜64，在该氧化膜64的两侧分别形成信号取出部65-1和信号取出部65-2。
在信号取出部65-1中，以P+半导体区域73-1和P-半导体区域74-1为中心，以包围这些P+半导体区域73-1和P-半导体区域74-1的周围的方式，形成N+半导体区域71-1和N-半导体区域72-1。P+半导体区域73-1和N+半导体区域71-1与多层布线层811接触。P-半导体区域74-1以覆盖P+半导体区域73-1的方式配置在P+半导体区域73-1的上方(片上透镜62侧)，N-半导体区域72-1以覆盖N+半导体区域71-1的方式配置在N+半导体区域71-1的上方(片上透镜62侧)。换言之，P+半导体区域73-1和N+半导体区域71-1配置在基板61内的多层布线层811侧，N-半导体区域72-1和P-半导体区域74-1配置在基板61内的片上透镜62侧。此外，在N+半导体区域71-1与P+半导体区域73-1之间，通过氧化膜等形成用于分离这些区域的分离部75-1。
在信号取出部65-2中，以P+半导体区域73-2和P-半导体区域74-2为中心，以包围上述P+半导体区域73-2和P-半导体区域74-2的周围的方式，形成N+半导体区域71-2和N-半导体区域72-2。P+半导体区域73-2和N+半导体区域71-2与多层布线层811接触。P-半导体区域74-2以覆盖P+半导体区域73-2的方式配置在P+半导体区域73-2的上方(片上透镜62侧)，N-半导体区域72-2以覆盖N+半导体区域71-2的方式配置在N+半导体区域71-2的上方(片上透镜62侧)。换言之，P+半导体区域73-2和N+半导体区域71-2配置在基板61内的多层布线层811侧，N-半导体区域72-2和P-半导体区域74-2配置在基板61内的片上透镜62侧。此外，在N+半导体区域71-2与P+半导体区域73-2之间，也通过氧化膜等形成用于分离这些区域的分离部75-2。
在作为相邻的像素51彼此的边界区域的、规定的像素51的信号取出部65-1的N+半导体区域71-1与其相邻的像素51的信号取出部65-2的N+半导体区域71-2之间，也形成氧化膜64。
在基板61的光入射面侧(图36和图37中的上表面)的界面形成固定电荷膜66。
如图36所示，当将在基板61的光入射面侧针对每个像素形成的片上透镜62在高度方向上区分为在像素内的整个区域厚度均匀地增高的增高部821、以及厚度根据像素内的位置而不同的曲面部822时，增高部821的厚度形成得比曲面部822的厚度薄。增高部821的厚度越厚，则倾斜的入射光越容易被像素间遮光膜63反射，因此，通过将增高部821的厚度形成得薄，能够将倾斜的入射光也取入基板61内。此外，曲面部822的厚度越厚，越能够将入射光聚光到像素中心。
在针对每个像素形成片上透镜62的基板61的与光入射面侧相反的一侧，形成多层布线层811。换言之，在片上透镜62与多层布线层811之间配置有作为半导体层的基板61。多层布线层811由5层的金属膜M1至M5以及其间的层间绝缘膜812构成。另外，在图36中，多层布线层811的5层金属膜M1至M5中的最外侧的金属膜M5位于看不到的部位，因为未予图示，但是在从与图36的截面图不同的方向观察的截面图即图37中进行了图示。
如图37所示，在多层布线层811的与基板61的界面部分的像素边界区域形成像素晶体管Tr。像素晶体管Tr是图31和图32所示的传输晶体管721、复位晶体管723、放大晶体管724以及选择晶体管725中的任意一个。
在多层布线层811的5层金属膜M1至M5中的最接近基板61的金属膜M1中，包含用于供给电源电压的电源线813、用于向P+半导体区域73-1或73-2施加规定的电压的电压施加布线814、以及作为反射入射光的部件的反射部件815。在图36的金属膜M1中，电源线813和电压施加布线814以外的布线成为反射部件815，为了防止附图变得复杂而省略了一部分的附图标注。反射部件815是以反射入射光为目的而设置的虚拟布线，相当于图28所示的反射部件631。反射部件815以在俯视观察时与电荷检测部的N+半导体区域71-1和71-2重叠的方式，配置在N+半导体区域71-1和71-2的下方。另外，在代替图28所示的第十四实施方式的反射部件631，转而设置第十五实施方式的遮光部件631’的情况下，图36的反射部件815的部分成为遮光部件631’。
此外，在金属膜M1中，为了将蓄积于N+半导体区域71的电荷向FD722传送，还形成将N+半导体区域71和传输晶体管721连接的电荷取出布线(图36中未图示)。
另外，在该例子中，将反射部件815(反射部件631)和电荷取出布线配置在金属膜M1的同一层，但并不是一定限定于配置在同一层。
在从基板61侧起的第2层的金属膜M2中，例如形成有与金属膜M1的电压施加布线814连接的电压施加布线816、传送驱动信号TRG、驱动信号RST、选择信号SEL、驱动信号FDG等的控制线817以及接地线等。此外，在金属膜M2中形成有FD722B和附加电容727A。
在从基板61侧起的第3层的金属膜M3中，例如形成有垂直信号线29、屏蔽用的VSS布线等。
在从基板61侧起的第4层和第5层的金属膜M4和M5中，例如形成有用于向作为信号取出部65的电压施加部的P+半导体区域73-1和73-2施加规定的电压MIX0或MIX1的电压供给线741-1和741-2(图33、图34)。
另外，对于多层布线层811的5层的金属膜M1至M5的平面配置，将参照图42和图43进行后述。
(第九实施方式的多个像素的截面结构)
图38是以不省略多层布线层的方式针对多个像素表示图22所示的第九实施方式的像素结构的截面图。
图22所示的第九实施方式是在基板61内的像素边界部分从基板61的背面(光入射面)侧到规定的深度为止形成长的槽(沟槽)并埋入遮光膜而形成分离区域441的像素的结构。
包括信号取出部65-1和65-2以及多层布线层811的5层金属膜M1至M5等的其他结构与图36所示的结构相同。
(第九实施方式的变形例1的多个像素的截面结构)
图39是以不省略多层布线层的方式针对多个像素表示图23所示的第九实施方式的变形例1的像素结构的截面图。
图23所示的第九实施方式的变形例1是在基板61内的像素边界部分具备贯通基板61整体的分离区域471的像素的结构。
包括信号取出部65-1和65-2以及多层布线层811的5层金属膜M1至M5等的其他结构与图36所示的结构相同。
(第十六实施方式的多个像素的截面结构)
图40是以不省略多层布线层的方式针对多个像素表示图29所示的第十六实施方式的像素结构的截面图。
图29所示的第十六实施方式是在基板61内的与光入射面相反的面侧、即图中下侧的面的内侧的中央部分具备P阱区671的结构。此外，在P阱区671与N+半导体区域71-1之间通过氧化膜等形成分离部672-1。同样，在P阱区671与N+半导体区域71-2之间也通过氧化膜等形成分离部672-2。在基板61的下侧的面的像素边界部分也形成P阱区671。
包括信号取出部65-1和65-2以及多层布线层811的5层金属膜M1至M5等的其他结构与图36所示的结构相同。
(第十实施方式的多个像素的截面结构)
图41是以不省略多层布线层的方式针对多个像素表示图24所示的第十实施方式的像素结构的截面图。
图24所示的第十实施方式是代替基板61转而设置基板厚度厚的基板501的像素的结构。
包括信号取出部65-1和65-2以及多层布线层811的5层金属膜M1至M5等的其他结构与图36所示的结构相同。
(5层的金属膜M1至M5的平面配置例)
接下来，参照图42和图43对图36至图41所示的多层布线层811的5层金属膜M1至M5的平面配置例进行说明。
图42的A表示多层布线层811的5层金属膜M1至M5中的第一层的金属膜M1的平面配置例。
图42的B表示多层布线层811的5层金属膜M1至M5中的第2层金属膜M2的平面配置例。
图42的C表示多层布线层811的5层金属膜M1至M5中的第3层金属膜M3的平面配置例。
图43的A表示多层布线层811的5层金属膜M1至M5中的第4层金属膜M4的平面配置例。
图43的B表示多层布线层811的5层金属膜M1至M5中的第5层金属膜M5的平面配置例。
另外，在图42的A至C以及图43的A和B中，用虚线表示像素51的区域、以及具有图11所示的八边形状的信号取出部65-1和65-2的区域。
在图42的A至C和图43的A和B中，图面的纵向是像素阵列部20的垂直方向，图面的横向是像素阵列部20的水平方向。
如图42的A所示，在作为多层布线层811的第一层的金属膜M1形成有反射红外光的反射部件631。在像素51的区域中，分别相对于信号取出部65-1和65-2形成两个反射部件631，信号取出部65-1的两个反射部件631与信号取出部65-1的两个反射部件631相对于垂直方向对称地形成。
此外，在水平方向上的与相邻的像素51的反射部件631之间，配置有像素晶体管布线区域831。在像素晶体管布线区域831中，形成有连接传输晶体管721、复位晶体管723、放大晶体管724或选择晶体管725的像素晶体管Tr间的布线。该像素晶体管Tr用的布线也以两个信号取出部65-1和65-2的中间线(未图示)为基准，在垂直方向上对称地形成。
此外，在垂直方向上的与相邻的像素51的反射部件631之间，形成有接地线832、电源线833、接地线834等的布线。这些布线也以两个信号取出部65-1和65-2的中间线为基准，在垂直方向上对称地形成。
这样，第一层的金属膜M1在像素内的信号取出部65-1侧的区域和信号取出部65-2侧的区域中对称地配置，由此，能够在信号取出部65-1和65-2中均等地调整布线负载。由此，降低了信号取出部65-1和65-2的驱动偏差。
在第一层的金属膜M1中，通过在形成于基板61的信号取出部65-1和65-2的下侧形成大面积的反射部件631，能够使经由片上透镜62入射到基板61内、在基板61内未进行光电转换而透射基板61的红外光，由反射部件631反射而再次入射到基板61内。由此，能够使在基板61内被光电转换的红外光的量更多，能够提高量子效率(QE)、即像素51相对于红外光的灵敏度。
另一方面，在第一层的金属膜M1中，在代替反射部件631转而在与反射部件631相同的区域配置遮光部件631’的情况下，能够抑制经由片上透镜62从光入射面入射到基板61内、在基板61内未进行光电转换而透射基板61的红外光，在布线层发生散射而向附近像素入射。由此，能够防止在附近像素误检测到光。
如图42的B所示，在作为多层布线层811的第2层的金属膜M2中，在信号取出部65-1与65-2之间的位置配置有控制线区域851，在该控制线区域851形成有将规定的信号沿着水平方向传送的控制线841至844等。控制线841至844例如是传送驱动信号TRG、驱动信号RST、选择信号SEL或驱动信号FDG的线。
通过将控制线区域851配置在两个信号取出部65之间，对信号取出部65-1和65-2分别造成的影响变得均等，能够减少信号取出部65-1和65-2的驱动偏差。
此外，在与第2层的金属膜M2的控制线区域851不同的规定区域中，配置有形成有FD722B和附加电容727A的电容区域852。在电容区域852中，通过将金属膜M2图案形成为梳齿状，构成FD722B或附加电容727A。
通过将FD722B或附加电容727A配置在第2层的金属膜M2，能够根据设计上的期望的布线电容，自由地配置FD722B或附加电容727A的图案，能够提高设计自由度。
如图42的C所示，在作为多层布线层811的第3层的金属膜M3中，至少形成有将从各像素51输出的像素信号传送到列处理部23的垂直信号线29。为了提高像素信号的读出速度，能够相对于一个像素列配置3条以上的垂直信号线29。此外，除了垂直信号线29以外，还可以配置屏蔽布线以降低耦合电容。
在作为多层布线层811的第4层的金属膜M4和第5层的金属膜M5中，形成有用于向各像素51的信号取出部65的P+半导体区域73-1和73-2施加规定的电压MIX0或MIX1的电压供给线741-1和741-2。
图43的A和B所示的金属膜M4和金属膜M5表示采用图33的A所示的第一配置例的电压供给线741的情况。
金属膜M4的电压供给线741-1经由金属膜M3和M2与金属膜M1的电压施加布线814(例如，图36)连接，电压施加布线814与像素51的信号取出部65-1的P+半导体区域73-1连接。同样，金属膜M4的电压供给线741-2经由金属膜M3和M2与金属膜M1的电压施加布线814(例如，图36)连接，电压施加布线814与像素51的信号取出部65-2的P+半导体区域73-2连接。
金属膜M5的电压供给线741-1和741-2与像素阵列部20的周边的抽头驱动部21连接。金属膜M4的电压供给线741-1和金属膜M5的电压供给线741-1在平面区域中存在双方的金属膜的规定位置处通过未图示的通孔等连接。来自抽头驱动部21的规定的电压MIX0或MIX1在金属膜M5的电压供给线741-1和741-2中传送，被供给到金属膜M4的电压供给线741-1和741-2，并从电压供给线741-1和741-2经由金属膜M3和M2供给到金属膜M1的电压施加布线814。
通过将受光元件1设为背面照射型的CAPD传感器，例如如图43的A和B所示，能够将向各像素51的信号取出部65施加规定的电压MIX0或MIX1的电压供给线741-1和741-2在垂直方向上布置等，能够自由地设计驱动布线的布线宽度和布局。此外，也可以是适合于高速驱动的布线、考虑了负载降低的布线。
(像素晶体管的平面配置例)
图44是使图42的A所示的第一层的金属膜M1与形成在其上形成的像素晶体管Tr的栅极电极等的多晶硅层重合的俯视图。
图44的A是使图44的C的金属膜M1与图44的B的多晶硅层重合的俯视图，图44的B是仅多晶硅层的俯视图，图44的C是仅金属膜M1的俯视图。图44的C的金属膜M1的俯视图和图42的A所示的俯视图相同，但省略了阴影线。
如参照图42的A说明的那样，在各像素的反射部件631之间形成像素晶体管布线区域831。
分别与信号取出部65-1和65-2对应的像素晶体管Tr例如如图44的B所示那样配置在像素晶体管布线区域831。
在图44的B中，以两个信号取出部65-1和65-2的中间线(未图示)为基准，从接近中间线的一侧起形成复位晶体管723A和723B、传输晶体管721A和721B、切换晶体管728A和728B、选择晶体管725A和725B以及放大晶体管724A和724B的栅极电极。
连接图44的C所示的金属膜M1的像素晶体管Tr间的布线，也以两个信号取出部65-1和65-2的中间线(未图示)为基准，在垂直方向上对称地形成。
这样，通过将像素晶体管布线区域831内的多个像素晶体管Tr在信号取出部65-1侧的区域和信号取出部65-2侧的区域中对称地配置，能够减小信号取出部65-1和65-2的驱动偏差。
(反射部件631的变形例)
接下来，参照图45和图46对形成于金属膜M1的反射部件631的变形例进行说明。
在上述的例子中，如图42的A所示，在像素51内的成为信号取出部65周边的区域配置有大面积的反射部件631。
与此相对，反射部件631例如如图45的A所示，也能够以格子形状的图案配置。这样，通过以格子形状的图案形成反射部件631，能够消除图案各向异性，降低反射能力的XY各向异性。换言之，通过以格子形状的图案形成反射部件631，能够减少向偏向的一部分区域的入射光的反射，能够容易各向同性地反射，因此测距精度提高。
或者，此外，反射部件631例如如图45的B所示，也可以以条纹形状的图案配置。这样，通过以条纹形状的图案形成反射部件631，能够将反射部件631的图案也作为布线电容使用，因此能够实现将动态范围扩大至最大限度的结构。
另外，图45的B是垂直方向的条纹形状的例子，但也可以是水平方向的条纹形状。
或者，此外，反射部件631例如如图45的C所示，仅配置在像素中心区域，更具体而言，仅配置在两个信号取出部65之间。这样，通过在像素中心区域形成反射部件631而不在像素端形成反射部件631，能够得到反射部件631对像素中心区域的灵敏度提高的效果，并且能够抑制倾斜光入射的情况下的向邻接像素反射的成分，能够实现重视了串扰的抑制的结构。
此外，反射部件631例如如图46的A所示，也可以将一部分图案配置成梳齿状，由此将金属膜M1的一部分配给FD722或附加电容727的布线电容。在图46的A中，由实线的圆包围的区域861至864内的梳齿形状构成FD722或附加电容727的至少一部分。FD722或附加电容727也可以适当分开配置于金属膜M1和金属膜M2。能够将金属膜M1的图案平衡良好地配置在反射部件631、FD722或附加电容727的电容。
图46的B表示不配置反射部件631的情况下的金属膜M1的图案。为了使在基板61内被光电转换的红外光的量更多而提高像素51的灵敏度，优选配置反射部件631，但也能够采用不配置反射部件631的结构。
图45和图46所示的反射部件631的配置例也同样能够应用于遮光部件631’。
(受光元件的基板结构例)
图1的受光元件1能够采用图47的A至C中任意一个的基板结构。
图47的A表示由1个半导体基板911和其下方的支承基板912构成受光元件1的例子。
在该情况下，在上侧的半导体基板911形成与上述的像素阵列部20对应的像素阵列区域951、控制像素阵列区域951的各像素的控制电路952、以及包含像素信号的信号处理电路的逻辑电路953。
在控制电路952中包含上述的抽头驱动部21、垂直驱动部22、水平驱动部24等。在逻辑电路953中包含进行像素信号的AD转换处理等的列处理部23、进行根据由像素内的两个以上的信号取出部65分别取得的像素信号的比例计算距离的距离计算处理、校准处理等的信号处理部31。
或者，此外，受光元件1如图47的B所示，可以是层叠形成有像素阵列区域951和控制电路952的第一半导体基板921、与形成有逻辑电路953的第二半导体基板922的结构。另外，第一半导体基板921和第二半导体基板922例如通过贯通孔、Cu-Cu的金属键而电接合。
或者，此外，受光元件1如图47的C所示，可以是层叠仅形成有像素阵列区域951的第一半导体基板931、与形成有将控制各像素的控制电路和处理像素信号的信号处理电路以1个像素为单位或者以多个像素的区域为单位设置的区域控制电路954的第二半导体基板932。第一半导体基板931和第二半导体基板932例如通过贯通孔、Cu-Cu的金属键而电接合。
如图47的C的受光元件1那样，根据以1个像素为单位或以区域为单位设置控制电路和信号处理电路的结构，能够针对每个分割控制单位设定最佳的驱动时刻和增益，能够与距离和反射率无关地取得最佳化的距离信息。此外，能够不驱动像素阵列区域951的整个面而仅驱动一部分的区域来计算距离信息，因此，也可以根据动作模式抑制消耗电力。
(第十八实施方式)
(像素的结构例)
接下来，在上述的第一至第十七实施方式的基础上，进一步对其他实施方式进行说明。
在第十三实施方式中，参照图27对以下的例子进行了说明，即：将设置在像素51内的两个信号取出部65中的一方设为有源抽头而将另一方设为无源抽头，并且向基板61的光入射面施加负偏压。
在这种情况下，通过负偏压的施加，电场被强化，能够提高电子的取出效率，但是，如果不对像素51内的设为有源抽头的一方的信号取出部65的P+半导体区域73施加电压而设处于浮动状态，则能够削减消耗电力。
在这种情况下，像素51的截面的结构例如图48所示。
图48与上述的图36等同样地示出与图11的B-B’线相当的多个像素的截面图。
另外，在图48中，对与图36中的情况对应的部分标注相同的附图标记，适当省略该部分的说明。
如果将图48所示的像素51的结构与图36所示的像素51的结构进行比较，则在图48所示的像素51中，在邻接的像素51的边界(像素边界)新形成有：贯通电极1001，贯通P型的半导体层即基板61，将邻接的像素51分离；以及覆盖贯通电极1001的外周(侧壁)的绝缘膜1002。
贯通电极1001例如由钨(W)、铝(Al)、铜(Cu)等金属材料、或者多晶硅等形成。绝缘膜1002例如由氧化膜(SiO2)形成。
贯通电极1001形成于像素51的边界部分，作为将相互邻接的像素51的半导体层(基板61)分离的像素分离部发挥功能。另外，能够理解为由包括外周部的绝缘膜1002的贯通电极1001和绝缘膜1002构成像素分离部。
贯通电极1001与多层布线层811的最接近基板61的金属膜即金属膜M1的电压施加布线1011电连接，经由电压施加布线1011对贯通电极1001施加规定的偏压(电压)。
此处，向贯通电极1001施加的偏压被设为与向设为有源抽头的信号取出部65的P+半导体区域73施加的电压不同的电压。更具体而言，向贯通电极1001施加的偏压例如设为0V以下的电压、即负偏压。这样，被施加负偏压的贯通电极1001能够作为电压施加部发挥功能。
通过利用干蚀刻等从基板61的表面侧或者背面侧直至到达相反侧基板面形成沟槽，在形成绝缘膜1002之后，埋入成为贯通电极1001的多晶硅或者金属材料，由此能够形成贯通电极1001以及绝缘膜1002。
通过这样设置贯通基板61的贯通电极1001，能够强化与基板61的面平行的方向上的电场。
另外，在图48所示的像素51中，在通过基板61上的光电转换而生成的电荷的蓄积期间，两个信号取出部65交替成为有源抽头。并且，在像素51内的一方的信号取出部65作为有源抽头的期间，另一方的信号取出部65的P+半导体区域73处于浮动状态。
通过这样设置，在基板61内流动利用了贯通电极1001的负偏压的量的电流，但是，不流动由作为有源抽头的一方的信号取出部65与另一方的信号取出部65之间的电位差而引起的电流。
由此，与在一方的信号取出部65作为有源抽头时，向另一方的信号取出部65的P+半导体区域73施加0V等电压的情况相比，能够降低在基板61产生的电流的量(空穴电流的总量)。其结果是，能够削减基板61中的消耗电力。
而且，在不是有源抽头的信号取出部65处于浮动状态的情况下，与向不是有源抽头的信号取出部65施加0V等电压的情况相比，能够提高电荷(电子)的传送效率，能够高精度地进行距离检测。换言之，能够提高CAPD传感器的特性。这是因为，如果使不是有源抽头的信号取出部65处于浮动状态，则在两个信号取出部65间不产生电场，所以朝向作为有源抽头的信号取出部65的N+半导体区域71的电荷(电子)的路径更短。
(像素的等效电路结构例)
在如上述那样使不是有源抽头的信号取出部65处于浮动状态的情况下，像素51的等效电路例如如图49所示。另外，在图49中，对与图1或者图31中的情况对应的部分标注相同的附图标记，适当省略其说明。
图49所示的像素51的等效电路的结构成为相对于图31所示的像素51的等效电路的结构新设置了晶体管1041A以及晶体管1041B的结构。
在图49所示的例子中，在P+半导体区域73-1与电压供给线30之间设置有晶体管1041A，在P+半导体区域73-2与电压供给线30之间设置有晶体管1041B。
更详细地说，例如在P+半导体区域73-1与晶体管1041A之间设有图48所示的电压施加布线814或电压施加布线816。同样，例如在P+半导体区域73-2与晶体管1041B之间也设有电压施加布线814或电压施加布线816。
另外，以下，在无需特别区分晶体管1041A以及晶体管1041B的情况下，也简称为晶体管1041。
晶体管1041A以及晶体管1041B由抽头驱动部21控制，作为开关发挥功能。
即，抽头驱动部21通过使向晶体管1041的栅极电极供给的驱动信号(电压)处于激活状态，使晶体管1041处于接通状态(导通状态)，从而能够对P+半导体区域73施加1.5V或0V等的所期望的电压。
与此相对，抽头驱动部21通过使向晶体管1041的栅极电极供给的驱动信号(电压)处于非激活状态，使晶体管1041处于断开状态(非导通状态)，从而将P+半导体区域73从电压供给线30电断开。由此，P+半导体区域73成为浮动状态。
另外，晶体管1041的接通、断开的驱动可以不是由抽头驱动部21进行而是由垂直驱动部22进行。
(像素的驱动例)
接下来，对图48所示的像素51的驱动例进行说明。
抽头驱动部21在通过基板61上的光电转换而生成的电荷的蓄积期间，例如如图50所示那样控制信号取出部65的驱动。
在图50中，箭头Q11所示的部分表示对信号取出部65-1的P+半导体区域73-1施加的电压MIX0，箭头Q12所示的部分表示对信号取出部65-2的P+半导体区域73-2施加的电压MIX1。尤其是，箭头Q11以及箭头Q12所示的电压MIX0以及电压MIX1中的斜线部分表示浮动状态。
另外，箭头Q13所示的部分表示向电压施加部即贯通电极1001施加的电压、也就是向光入射面(背面)施加的偏压。
在该例子中，如箭头Q13所示，成为向电压施加部即贯通电极1001持续施加0V以下的一定的固定电压、即一定的负偏压的状态。
与此相对，在P+半导体区域73-1中，例如交替地反复对P+半导体区域73-1作为电压MIX0而施加1.5V等的正的电压的状态与浮动状态。
具体而言，在抽头驱动部21使信号取出部65-1为有源抽头的时刻，使晶体管1041A为接通状态，对P+半导体区域73-1施加1.5V等的正的电压。另外，在抽头驱动部21使信号取出部65-1不为有源抽头的时刻，使晶体管1041A为断开状态而使P+半导体区域73-1处于浮动状态。
同样，在P+半导体区域73-2中，例如交替地反复对P+半导体区域73-2作为电压MIX1而施加1.5V等的正的电压的状态与浮动状态。
尤其是，在抽头驱动部21对P+半导体区域73-1施加正的电压时，使P+半导体区域73-2处于浮动状态，在对P+半导体区域73-2施加正的电压时，使P+半导体区域73-1处于浮动状态。这样的抽头驱动部21能够作为控制对P+半导体区域73的电压的施加的电压控制部发挥功能。
此外，能够通过抽头驱动部21适当地切换浮动模式与通常模式。
此处，所谓浮动模式是指：如参照图50说明的那样，是使不是有源抽头的信号取出部65的P+半导体区域73处于浮动状态的模式。
即，在浮动模式中，向作为有源抽头的信号取出部65的P+半导体区域73施加1.5V等的电压，使不作为有源抽头的信号取出部65的P+半导体区域73处于浮动状态，向贯通电极1001施加负偏压。
另外，所谓通常模式是指：使不是有源抽头的信号取出部65的P+半导体区域73不处于浮动状态的模式。
即，在通常模式中，向作为有源抽头的信号取出部65的P+半导体区域73施加1.5V等的电压，向不作为有源抽头的信号取出部65、即无源抽头的信号取出部65的P+半导体区域73施加0V等电压。即，在各时刻，电压MIX1与电压MIX0为互不相同的电压。
进而，在通常模式中，可以构成为向贯通电极1001施加负偏压，也可以构成为不施加负偏压而成为浮动状态。例如，能够构成为向贯通电极1001施加的负偏压与向无源抽头的P+半导体区域73施加的电压相同。
抽头驱动部21能够适当进行模式的切换，以进行以上的浮动模式和通常模式的任一模式下的驱动。
(第十八实施方式的变形例1)
(像素的结构例)
进而，在对基板61施加负偏压，使不为有源抽头的信号取出部65的P+半导体区域73处于浮动状态的情况下，还能够强化与基板61的面垂直的深度方向(Z方向)的电场。
在这种情况下，像素51的截面的结构例如如图51所示。
图51与上述的图36等同样地示出与图11的B-B’线相当的多个像素的截面图。另外，在图51中，对与图48中的情况对应的部分标注相同的符号，并适当省略该部分的说明。
如果将图51所示的像素51的结构与图48所示的像素51的结构相比较，则在图51所示的像素51中，在形成于基板61的光入射面的固定电荷膜66的上表面新形成有透明电极即透明导电膜1071。即，透明导电膜1071形成于基板61中的片上透镜62侧的面。
透明导电膜1071在像素51的边界处与贯通电极1001连接。作为透明导电膜1071，能够采用ITO(Indium-tin-oxide)、ZnO、SnO、Cd2SnO4、或者、TiO2:Nb等的材料。
贯通电极1001与电压施加布线1011连接，因此，如果向电压施加布线1011施加负偏压，则该负偏压经由贯通电极1001以及透明导电膜1071施加于固定电荷膜66。因此，在该例子中，贯通电极1001以及透明导电膜1071作为电压施加部发挥功能。
在图51所示的例子中，与图48所示的例子同样，抽头驱动部21参照图50所说明的那样进行信号取出部65的驱动。另外，在图51所示的例子中，抽头驱动部21能够切换通常模式与浮动模式。
在图51所示的像素51中，由于在固定电荷膜66的上表面形成有透明导电膜1071，因此，能够强化从基板61的光入射面朝向信号取出部65(抽头)的深度方向的电场。由此，与图48所示的例子相比，能够进一步提高电子的取出效率。
另外，假设在像素51中未在基板61的光入射面上形成固定电荷膜66的情况下，能够采用在基板61的光入射面上形成由氧化膜等构成的绝缘膜，经由贯通电极1001以及透明导电膜1071对绝缘膜施加负偏压的结构。绝缘膜并不限定于单层膜，也可以是层叠膜。
进而，针对在图51中透明导电膜1071与贯通电极1001电连接的例子进行说明，但是，可以构成为上述透明导电膜1071与贯通电极1001不电连接。另外，在这种情况下，可以仅向透明导电膜1071施加负偏压。进而，可以仅设置透明导电膜1071而不设置贯通电极1001。
(第十九实施方式)
(像素的结构例)
另外，在进行浮动模式下的驱动的情况下，可以在像素51的每个侧面分别设置用于施加偏压的像素间遮光部，以便通过来自像素51的侧壁的电场强化、即与基板61的面平行的方向上的电场强化来获得更高的效果。
在这种情况下，例如如图52所示那样，形成为在像素51间形成有像素间遮光部的结构。另外，在图52中，对与图3中的情况对应的部分标注相同的附图标记，适当省略其说明。
图52是从与基板61的面垂直的方向观察像素51的图。
在该例子中，在像素51与其他的像素51之间的边界位置设有像素间遮光部1101-1至像素间遮光部1101-4。
具体而言，在像素51的图中上侧的边界设有像素间遮光部1101-1，在像素51的图中下侧的边界设有像素间遮光部1101-2。
即，像素间遮光部1101-1形成于像素51内的两个信号取出部65排列的方向上的信号取出部65-1侧的像素边界。与此相对，像素间遮光部1101-2形成于像素51内的两个信号取出部65排列的方向上的信号取出部65-2侧的像素边界。
另外，在像素51的图中左侧的边界设有像素间遮光部1101-3，在像素51的图中右侧的边界设有像素间遮光部1101-4。即，这些像素间遮光部1101-3和像素间遮光部1101-4形成于与像素51内的两个信号取出部65排列的方向垂直的方向上的像素边界。
另外，以下，在无需特别区分像素间遮光部1101-1至像素间遮光部1101-4的情况下，也简称为像素间遮光部1101。
这4个像素间遮光部1101是将邻接的像素51分离的沟槽结构的DTI(DeeP TrenchIsolation，深槽隔离)，例如像素间遮光部1101由钨(W)、铝(Al)、铜(Cu)等金属材料或者多晶硅等形成。
另外，此处，4个像素间遮光部1101-1至像素间遮光部1101-4被电分离。另外，例如可以构成为：像素51的像素间遮光部1101-3、像素间遮光部1101-4与该像素51在图中上下方向上邻接的其他的像素51的像素间遮光部1101-3、像素间遮光部1101-4电连接。
例如在图52所示的例子中，像素间遮光部1101-1至像素间遮光部1101-4作为将彼此邻接的像素51分离的像素分离部发挥功能，并且还作为被施加负偏压等的电压的电压施加部发挥功能。
具体而言，例如向像素间遮光部1101-3以及像素间遮光部1101-4始终施加0V以下的一定的电压、即一定的(固定的)负偏压。
另外，在信号取出部65-1为有源抽头的情况下，向设置于该信号取出部65-1侧的像素间遮光部1101-1施加比该像素间遮光部1101-1的周围高的电压、例如1.5V等的电压。另外，能够将向像素间遮光部1101-1施加的电压设为与电压MIX0相同。
如此一来，能够更加强化设为有源抽头的信号取出部65-1附近的电场，由此，能够提高电子的取出效率。
与此相对，在信号取出部65-1不为有源抽头的状态、即信号取出部65-1的P+半导体区域73-1处于浮动状态的情况下，像素间遮光部1101-1也处于浮动状态。
这样，为了使对像素间遮光部1101-1的电压的施加状态与对P+半导体区域73-1的电压的施加状态相同，例如只要不仅P+半导体区域73-1，而且像素间遮光部1101-1也与图49所示的晶体管1041A连接即可。
另一方面，对于设置于信号取出部65-2侧的像素间遮光部1101-2，只要电压施加状态与对信号取出部65-2的P+半导体区域73-2的电压施加状态相同即可。也就是说，只要对像素间遮光部1101-2的电压施加状态与对像素间遮光部1101-1的电压施加状态相反即可。
具体而言，在对像素间遮光部1101-1施加1.5V等的电压时，像素间遮光部1101-2处于浮动状态，反之，在像素间遮光部1101-1成为浮动状态时，像素间遮光部1101-2被施加1.5V等的电压。
为了进行这样的对像素间遮光部1101-2的电压施加状态的控制，例如只要不仅P+半导体区域73-2，而且像素间遮光部1101-2也与图49所示的晶体管1041B连接即可。
另外，与图52所示的像素51中的D-D’线相当的多个像素的截面图例如如图53所示。另外，在图53中，对与图1、图51、或者图52中的情况对应的部分标注相同的符号，并适当省略其说明。
图53所示的像素51的结构，主要在代替图51所示的像素51的结构中的贯通电极1001和绝缘膜1002，转而设置像素间遮光部1101和绝缘膜1131-1以及绝缘膜1131-2这一点上，与图51所示的像素51的结构不同。另外，以下，在无需特别区分绝缘膜1131-1以及绝缘膜1131-2的情况下，也简称为绝缘膜1131。
在图53的例子中，构成受光元件1的半导体基板上的像素阵列部20的外侧的区域成为周边电路部1132。另外，像素阵列部20由配置有多个像素51的有效像素区域1133和其周围的OPB像素区域1134构成。
在这样的图53所示的像素阵列部20中未形成有贯通电极1001，因此无法经由贯通电极1001对固定电荷膜66施加负偏压。因此，在图53所示的例子中，从形成于相比像素阵列部20靠外侧的周边电路部1132的电压施加布线1135经由贯通电极1136对透明导电膜1071供给负偏压，从透明导电膜1071对固定电荷膜66施加负偏压。
即，在图53所示的例子中，在相比像素阵列部20靠外侧的周边电路部1132的多层布线层811形成电压施加布线1135，对电压施加布线1135供给负偏压。另外，在基板61的周边电路部1132形成有外周被绝缘膜1137覆盖的贯通电极1136，贯通电极1136在基板61的光入射面处与透明导电膜1071连接。
根据这样的像素51，从多层布线层811的电压施加布线1135供给的负偏压经由贯通电极1136以及透明导电膜1071施加于固定电荷膜66。由此，能够强化从基板61的光入射面朝向信号取出部65(抽头)的深度方向的电场。
另外，此处对向透明导电膜1071施加负偏压的例子进行了说明，但是也可以不特意对透明导电膜1071施加负偏压。
另外，在基板61中，在邻接的像素51的边界形成有：像素间遮光部1101，从P型的半导体层即基板61的多层布线层811侧的面到规定的深度为止将邻接的像素51分离以及遮光；以及绝缘膜1131，该绝缘膜1131覆盖像素间遮光部1101的外周(侧壁)。
尤其是，此处，像素间遮光部1101-1被绝缘膜1131-1覆盖，像素间遮光部1101-2被绝缘膜1131-2覆盖。
绝缘膜1131例如由氧化膜(SiO2)形成。像素间遮光部1101作为将彼此相邻的像素51的半导体层(基板61)分离的像素分离部发挥功能。另外，还能够理解为由包括外周部的绝缘膜1131的像素间遮光部1101和绝缘膜1131构成像素分离部。
像素间遮光部1101-1以及像素间遮光部1101-2与多层布线层811的最接近基板61的金属膜即金属膜M1的电压施加布线1138-1以及电压施加布线1138-2连接。
更详细地说，像素间遮光部1101-1经由电压施加布线1138-1等与晶体管1041A连接，像素间遮光部1101-2经由电压施加布线1138-2等与晶体管1041B连接。另外，以下，在无需特别区分电压施加布线1138-1以及电压施加布线1138-2的情况下，也简称为电压施加布线1138。
通过利用干蚀刻等从基板61的表面侧(多层布线层811侧)到规定的深度为止形成沟槽，在形成绝缘膜1131之后，埋入成为像素间遮光部1101的多晶硅或者金属材料，由此形成像素间遮光部1101以及绝缘膜1131。
另外，此处，仅图示出像素间遮光部1101-1和像素间遮光部1101-2，但是，像素间遮光部1101-3和像素间遮光部1101-4也成为与上述的像素间遮光部1101-1、像素间遮光部1101-2同样的结构。即，像素间遮光部1101-3、像素间遮光部1101-4的表面也被绝缘膜1131覆盖。
另外，此处，像素间遮光部1101以及绝缘膜1131从表面侧形成至规定的深度，但是这些像素间遮光部1101以及绝缘膜1131可以设置为从表面侧到背面侧(光入射面侧)贯通基板61。在这样的情况下，例如像素间遮光部1101-3、像素间遮光部1101-4可以与透明导电膜1071电连接。
进而，像素间遮光部1101以及绝缘膜1131可以从基板61的背面侧(光入射面侧)形成至规定的深度。
(像素的驱动例)
接下来，对图52所示的像素51的驱动例进行说明。
抽头驱动部21在通过在基板61上的光电转换而生成的电荷的蓄积期间，例如如图54所示那样控制信号取出部65的驱动。
在图54中，箭头Q21所示的部分表示向信号取出部65-1的P+半导体区域73-1施加的电压MIX0和向像素间遮光部1101-1施加的电压。尤其是，文字“DTIU”表示像素间遮光部1101-1。
另外，箭头Q22所示的部分表示向信号取出部65-2的P+半导体区域73-2施加的电压MIX1和向像素间遮光部1101-2施加的电压。尤其是，文字“DTID”表示像素间遮光部1101-2。
另外，箭头Q21以及箭头Q22所示的部分中的斜线的部分表示处于浮动状态。
箭头Q23所示的部分表示向透明导电膜1071、像素间遮光部1101-3以及像素间遮光部1101-4施加的电压(偏压)。尤其是，文字“DTILR”表示像素间遮光部1101-3以及像素间遮光部1101-4。
在该例子中，如箭头Q23所示，成为向透明导电膜1071、像素间遮光部1101-3以及像素间遮光部1101-4持续施加0V以下的一定的固定电压、即一定的负偏压的状态。
另外，可以向透明导电膜1071、像素间遮光部1101-3以及像素间遮光部1101-4施加不同的电压。
与此相对，在P+半导体区域73-1和像素间遮光部1101-1中，交替地反复进行施加1.5V等的正的电压的状态与浮动状态。
具体而言，抽头驱动部21在使信号取出部65-1为有源抽头的时刻，使晶体管1041A为接通状态，向P+半导体区域73-1和像素间遮光部1101-1施加1.5V等的正的电压。
另外，抽头驱动部21在不使信号取出部65-1为有源抽头的时刻，使晶体管1041A为断开状态，使P+半导体区域73-1和像素间遮光部1101-1处于浮动状态。
同样，在P+半导体区域73-2和像素间遮光部1101-2中，交替地反复进行施加1.5V等地正的电压的状态与浮动状态。
尤其是，抽头驱动部21在对P+半导体区域73-1和像素间遮光部1101-1施加正的电压时，使P+半导体区域73-2和像素间遮光部1101-2处于浮动状态。反之，抽头驱动部21在对P+半导体区域73-2和像素间遮光部1101-2施加正的电压时，使P+半导体区域73-1和像素间遮光部1101-1处于浮动状态。
另外，在进行这样的驱动的情况下，在图52所示的像素51的图52中，在与上侧邻接的像素51中，与信号取出部65-2邻接设置有像素间遮光部1101-1。因而，在这样的像素51中，只要施加正的电压的时刻以及成为浮动状态的时刻在相互邻接地设置的信号取出部65-2和像素间遮光部1101-1中相同即可。在这样的情况下，在相互邻接地设置的信号取出部65-1与像素间遮光部1101-2中，施加正的电压的时刻以及成为浮动状态的时刻相同。此外，可以在两个像素51的边界相互邻接地设置像素间遮光部1101-1和像素间遮光部1101-2。
此外，在图52所示的像素51中，可以构成为通过抽头驱动部21能够适当地切换浮动模式与通常模式。
通过进行如上述那样参照图54说明的驱动，与第十八实施方式中的情况同样，能够削减电流的消耗量并且提高电荷(电子)的传送效率，能够高精度地进行距离检测。换言之，能够提高CAPD传感器的特性。
(第二十实施方式)
(像素的结构例)
进而，在第十八实施方式、第十九实施方式中，对在以浮动模式进行驱动时，贯通电极1001、透明导电膜1071作为电压施加部发挥功能的例子进行了说明。但是可以不特意设置上述的贯通电极1001、透明导电膜1071。
在这种情况下，例如只要如图55所示设置多层布线层811，将与接地线连接的触点作为电压施加部使用即可。另外，在图55中，对与图3中的情况对应的部分标注相同的附图标记，适当省略其说明。
图55是从与基板61的面垂直的方向观察像素51的图。
在该例子中，在像素51的图中左右方向的边界部分绘出晶体管。另外，在像素51的图中左右方向的边界部分设有与接地线832、接地线834等连接的触点1161-1至触点1161-4。
上述的触点1161-1至触点1161-4例如由铜(Cu)等金属材料形成。另外，以下，在无需特别区分触点1161-1至触点1161-4的情况下，也简称为触点1161。
触点1161与接地线832等的一定的电压的布线连接，因此，能够作为用于对基板61施加电压的电压施加部使用。此处，例如向触点1161始终施加0V等的一定的电压。
因而，例如在成为有源抽头的信号取出部65与触点1161之间流动有电流，因此能够提高电荷(电子)的传送效率。
另外，此处，对作为电压施加部发挥功能的触点1161设置于像素51中的图中左右的边界位置的例子进行了说明。但是，作为电压施加部发挥功能的触点1161，可以设置于像素51的图中上下的边界位置，也可以设于像素51的图中上下左右的边界位置。
另外，与图55所示的像素51中的E-E’线相当的多个像素的截面图例如如图56所示。另外，在图56中，对与图37中的情况对应的部分标注相同的附图标记，适当省略其说明。
图56所示的像素51的结构是相对于图37所示的像素51的结构代替晶体管转而设置触点1161的结构。这是因为在与E-E’线相当的多层布线层811的截面位置不配置晶体管而配置触点1161。
在该例子中，在多层布线层811中的相互邻接的像素51的边界部分形成有触点1161，触点1161与金属膜M1的接地线等连接。尤其是，触点1161配置于多层布线层811与基板61之间的边界部分，在与基板61内的触点1161邻接的部分以覆盖触点1161的部分的方式形成有P+半导体区域1191。
通过这样的结构，成为借助触点1161对基板61始终施加一定的电压的状态。
(像素的驱动例)
接下来，对图55所示的像素51的驱动例进行说明。
抽头驱动部21在通过基板61上的光电转换而生成的电荷的蓄积期间，例如如图57所示那样控制信号取出部65的驱动。
在图57中，箭头Q31所示的部分表示向信号取出部65-1的P+半导体区域73-1施加的电压MIX0，箭头Q32所示的部分表示向信号取出部65-2的P+半导体区域73-2施加的电压MIX1。尤其是，箭头Q31以及箭头Q32所示的电压MIX0以及电压MIX1中的斜线部分表示处于浮动状态。
另外，箭头Q33所示的部分表示向电压施加部即触点1161施加的电压。
在该例子中，如箭头Q33所示，成为向触点1161持续地施加0V等的一定的固定电压的状态。
与此相对，在P+半导体区域73-1中，交替地反复进行作为电压MIX0而施加了1.5V等的正的电压的状态与浮动状态。
具体而言，抽头驱动部21在使信号取出部65-1为有源抽头的时刻，使晶体管1041A为接通状态，对P+半导体区域73-1施加1.5V等的正的电压。另外，抽头驱动部21在不使信号取出部65-1为有源抽头的时刻，使晶体管1041A为断开状态，使P+半导体区域73-1处于浮动状态。
同样，在P+半导体区域73-2中，例如交替地反复进行对P+半导体区域73-2作为电压MIX1而施加1.5V等正的电压的状态与浮动状态。
尤其是，抽头驱动部21在对P+半导体区域73-1施加正的电压时使P+半导体区域73-2处于浮动状态，在对P+半导体区域73-2施加正的电压时使P+半导体区域73-1处于浮动状态。
通过进行如上述那样参照图57说明的驱动，与第十八实施方式中的情况同样能够削减电流的消耗量并且提高电荷(电子)的传送效率，能够高精度地进行距离检测。换言之，能够提高CAPD传感器的特性。
此外，在第二十实施方式中，也可以构成为利用抽头驱动部21能够适当切换浮动模式与通常模式。
另外，在以上说明的第十八实施方式至第二十实施方式中，例如在图48、图51、图53、图56中对在多层布线层811设有反射部件815的例子进行了说明。尤其是，此处，在俯视观察时即从与基板61的面垂直的方向观察时，反射部件815以与N+半导体区域71重叠的方式设置。但是，也可以代替反射部件815而设置遮光部件631’。在这样的情况下，俯视观察时遮光部件631’以与N+半导体区域71重叠的方式设置。
(第二十一实施方式)
(像素的结构例)
在构成像素51的基板61、多层布线层811设有氧化膜、金属材料、栅极电极等结构物。
因此，如果由片上透镜62聚光并入射到基板61内的红外光被这些结构物反射，则其反射光向邻接的其他的像素51的区域入射而导致像素灵敏度降低或发生串扰。另外，如果发生串扰，则测距时由受光元件1生成的深度图像的分辨率、即测距精度会降低。
因此，在本实用新型中，通过在各像素51的边界部分设置将像素51的受光区域分离的像素分离部，能够提高像素灵敏度并且能够抑制串扰的发生。即，能够提高灵敏度特性、测距精度之类的CAPD传感器的特性。另外，此处所说的受光区域是指基板61内的进行光电转换的区域。
以下，参照图58至图93对用于抑制像素灵敏度降低、串扰的像素51的结构例进行说明。
另外，在图58至图93中，对与图3、图36、图37、或者图42中的情况对应的部分标注相同的附图标记，适当省略其说明。另外，在图58至图93中，对相互对应的部分标注相同的附图标记，适当省略其说明。
首先，参照图58至图60对第二十一实施方式涉及的像素51的结构进行说明。
图58是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以俯视观察时包围各像素51的区域、即像素51的受光区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域(受光区域)分离的像素分离区域发挥功能的像素分离部1221。
在像素51的多层布线层811中的像素边界附近的部分设有像素晶体管布线区域831。
另外，在基板61以及多层布线层811中的、这些基板61与多层布线层811的边界部分形成有对像素51进行驱动的晶体管等。
具体而言，例如在基板61与多层布线层811的边界部分形成有例如与N+半导体区域71-1连接的复位晶体管723A、与传输晶体管721A、N+半导体区域71-2连接的复位晶体管723B、传输晶体管721B等。
在从与基板61的面垂直的方向观察的情况下，即，在俯视观察时在像素晶体管布线区域831内配置有对像素51进行驱动的晶体管。因此，在俯视观察时像素晶体管布线区域831可以说是形成有晶体管的晶体管区域。
在图58所示的例子中，从与基板61的面垂直的方向观察时，像素分离部1221配置于从晶体管等偏移的位置，以使得用于对像素51进行驱动的晶体管等的配置位置与像素分离部1221的配置位置成为不同的位置。
换言之，当俯视观察时，像素分离部1221设置于与像素晶体管布线区域831、即晶体管区域不同的区域。
此处，在图59以及图60中示出与图58的F1-F1’线相当的截面以及与G1-G1’线相当的截面。
图59以及图60所示的像素51的结构是：不设置图36以及图37所示的像素51的结构中的片上透镜62以及固定电荷膜66，转而新设置了片上透镜1251、氧化膜1252以及固定电荷膜1253的结构。
如图59所示，在各像素51，在基板61中的光入射面侧、即与多层布线层811侧相反侧邻接配置有片上透镜1251。片上透镜1251将从外部入射的红外光集光并向基板61内部引导。
另外，在各像素51中，基板61内的构成1个像素51的部分成为受光区域1254。而且，通过由氧化膜1252以及固定电荷膜1253的一部分构成的像素分离部1221使邻接的像素51的受光区域1254分离。
此处，在从与基板61的面垂直的方向观察的情况下，即在俯视观察的情况下，受光区域1254被像素分离部1221包围。换言之，在相互邻接的受光区域1254的边界部分形成有像素分离部1221。
在图59所示的例子中，氧化膜1252形成为覆盖基板61中的片上透镜1251侧的面。进而，在相互邻接的像素51的边界部分，氧化膜1252贯通基板61，由此，邻接的像素51的受光区域1254成为分离的状态。
另外，在基板61内部，构成基板61的P型的半导体区域与氧化膜1252之间的区域、即氧化膜1252的表面部分被固定电荷膜1253覆盖。
尤其是，在本例子中，氧化膜1252以及固定电荷膜1253中的与基板61的面垂直的方向上长的沟槽结构的部分、即贯通基板61且在邻接的像素51间将受光区域1254分离的作为FTI(Full Trench Isolation)发挥功能的部分，成为像素分离部1221。
另外，此处说明了由氧化膜1252和固定电荷膜1253构成像素分离部1221，但是也能够理解为仅由氧化膜1252构成像素分离部1221。
此外，像素分离部1221可以不是由氧化膜1252形成，而是由金属材料和覆盖该金属材料的固定电荷膜1253形成，也可以由金属材料和氧化膜形成。即，像素分离部1221能够由至少氧化膜、固定电荷膜以及金属材料中的任一个形成。
在像素51的边界部分形成有像素分离部1221。因此，从片上透镜1251向基板61内入射的红外光即使被氧化膜64、晶体管的栅极电极、金属材料等的结构物反射，通过设置像素分离部1221，能够防止反射光向邻接的像素51入射。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，在图59所示的例子中，在图中的横向上，像素分离部1221形成于相对于形成晶体管的位置偏移的位置。即，像素分离部1221不配置在晶体管的正上方。
例如，假设像素分离部1221形成于晶体管的正上方，则在晶体管、更详细地说是覆盖基板61内的晶体管的P阱部分，有时会产生来自像素分离部1221的固定电荷膜1253的漏电流。
因此，在该实施方式中，通过使像素分离部1221形成于从晶体管的正上方偏移的位置，抑制了上述的漏电流的发生。
另外，更详细地说，像素分离部1221形成于从覆盖晶体管的P阱部分离开的位置，但是，像素分离部1221也可以形成为贯通P阱的一部分。
进而，在图59所示的例子中，由于配合晶体管的位置将像素分离部1221形成于偏移的位置，因此，像素间遮光膜63以及片上透镜1251也相配合地偏移配置。
即，像素间遮光膜63在图59中配置成位于像素分离部1221的上侧(正上方)。另外，如图59所示，配置成：在从与基板61的面平行的方向观察时，片上透镜1251的中心、即片上透镜1251的光轴的位置成为设置于像素51的两端(像素51的侧壁)的两个像素分离部1221的大致中间的位置。
换言之，如图58所示，片上透镜1251配置成：片上透镜1251的光轴的位置成为被处于像素51的边界的像素分离部1221包围的矩形区域的大致中心的位置。这样，能够使由片上透镜1251朝向受光区域1254内引导的光的量(受光量)变得更多，能够提高灵敏度特性。
另外，与图58所示的像素51的G1-G1’线相当的截面图如图60所示。在图60中，与图59的情况同样，氧化膜1252以及固定电荷膜1253中的与基板61的面垂直的方向上长的沟槽结构的部分成为像素分离部1221，通过像素分离部1221在邻接的像素51之间将受光区域1254分离。尤其是，此处，像素分离部1221贯通氧化膜64的部分并到达多层布线层811。
根据以上那样的图58至图60所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，另外还能够抑制漏电流的发生。
另外，在图59中，对配合像素分离部1221的形成位置而使片上透镜1251的配置位偏移的例子进行了说明。
但是，也可以将片上透镜1251配置成：在从与基板61的面垂直的方向观察时，片上透镜1251的光轴的位置成为像素51内的两个信号取出部65、更详细地说是两个N+半导体区域71的大致中间的位置。
这样，能够将红外光向信号取出部65-1与信号取出部65-2之间的位置集光，能够使上述的信号取出部65中的电子的取出效率大致均等。
进而，在例如图58所示的例子中，可以将上述的信号取出部65错开配置，以使得信号取出部65-1与信号取出部65-2之间的位置成为片上透镜1251的光轴的位置。
(第二十二实施方式)
(像素的结构例)
接下来，参照图61至图63对第二十二实施方式所涉及的像素51的结构进行说明。
图61是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1281。
进而，在该例子中，像素51内的多层布线层811的像素晶体管布线区域831、更详细地说是形成有晶体管的晶体管区域也被像素分离部1281包围。换言之，在像素晶体管布线区域831(晶体管区域)的图中左右方向的两端的部分设有像素分离部1281。
在图61中，也与图58中的情况同样，在从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1281的配置位置成为不同的位置。即，像素分离部1281配置于从晶体管等错开的位置。
通过以包围(夹入)晶体管区域的方式形成像素分离部1281，能够将受光区域与晶体管区域分离，能够防止红外光入射到晶体管的栅极电极部分。
此处，在图62以及图63中示出与图61的F2-F2’线相当的截面以及与G2-G2’线相当的截面。
图62以及图63所示的像素51的结构是不设置图36以及图37所示的像素51的结构中的固定电荷膜66，而新设置了氧化膜1311、以及固定电荷膜1312的结构。
如图62所示，在各像素51中，在基板61内构成1个像素51的部分中、被像素分离部1281包围且配置有信号取出部65的部分的区域成为受光区域1254。
此处，像素分离部1281由氧化膜1311以及固定电荷膜1312的一部分构成。
即，在图62所示的例子中，氧化膜1311形成为覆盖基板61中的片上透镜62侧的面。进而，在相互邻接的像素51的边界部分，氧化膜1311贯通基板61，此外，基板61中的晶体管的区域被以贯通基板61的方式形成的氧化膜1311包围，以避免红外光入射至晶体管。
在基板61内部，构成基板61的P型半导体区域与氧化膜1311之间的区域、即氧化膜1311的表面部分被固定电荷膜1312覆盖。
尤其是，在该例子中，氧化膜1311以及固定电荷膜1312中的与基板61的面垂直的方向上长的沟槽结构的部分、即贯通基板61的FTI结构的部分成为像素分离部1281。
另外，此处，说明了由氧化膜1311和固定电荷膜1312构成像素分离部1281，但是能够理解为仅由氧化膜1311构成像素分离部1281。
此外，像素分离部1281可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
在图62所示的例子中，在像素51的边界部分形成有像素分离部1281，与图59所示的例子同样，能够防止从片上透镜62向基板61内入射的红外光的反射光向邻接的像素51入射。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，基板61中的晶体管的区域被像素分离部1281包围，在被该像素分离部1281包围的区域的正上方配置有像素间遮光膜63。因而，能够防止由片上透镜62集光而得的红外光入射至晶体管、尤其是晶体管的栅极电极的部分。
由此，能够防止红外光在晶体管的栅极电极部分反射，进而能够抑制串扰的发生、像素灵敏度的降低。
进而，在图62所示的例子中，与图59所示的例子同样，像素分离部1281形成于从晶体管错开的位置，因此，能够抑制在覆盖晶体管的P阱部分的漏电流的发生。
另外，与图61所示的像素51的G2-G2’线相当的截面图如图63所示。在图63中，与图62的情况同样，氧化膜1311以及固定电荷膜1312中的在与基板61的面垂直的方向上长的沟槽结构的部分成为像素分离部1281，通过像素分离部1281在邻接的像素51之间分离受光区域1254。尤其是，此处，像素分离部1281贯通氧化膜64的部分而到达多层布线层811。
根据以上那样的图61至图63所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
(第二十三实施方式)
(像素的结构例)
参照图64至图66对第二十三实施方式所涉及的像素51的结构进行说明。
图64是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1341。
在图64中，与图58中的情况同样，在从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1341的配置位置成为不同的位置。即，像素分离部1341配置于从晶体管等错开的位置。
另外，像素分离部1341与图58所示的像素分离部1221不同的点在于，像素分离部1221贯通基板61，与此相对，像素分离部1341未贯通基板61。
此处，在图65以及图66中示出与图64的F3-F3’线相当的截面以及与G3-G3’线相当的截面。
图65以及图66所示的像素51的结构是代替图59以及图60所示的像素51的结构中的氧化膜1252以及固定电荷膜1253转而设置了氧化膜1371以及固定电荷膜1372的结构。
如图65所示，在各像素51中，在基板61的光入射面侧配置有片上透镜1251。另外，在各像素51中，基板61内的构成1个像素51的部分成为受光区域1254。
而且，通过由氧化膜1371以及固定电荷膜1372的一部分构成的像素分离部1341将邻接的像素51的受光区域1254分离。
即，在图65所示的例子中，氧化膜1371以覆盖基板61中的片上透镜1251侧的面的方式形成。
进而，在相互邻接的像素51的边界部分，从基板61的光入射面侧(片上透镜1251侧)的面到规定的深度形成氧化膜1371，由此，邻接的像素51的受光区域1254成为分离的状态。
另外，在基板61内部，构成基板61的P型的半导体区域与氧化膜1371之间的区域、即氧化膜1371的表面部分被固定电荷膜1372覆盖。
尤其是，在该例子中，氧化膜1371以及固定电荷膜1372中的在与基板61的面垂直的方向上较长地形成至规定的深度的、作为在邻接的像素51间将受光区域1254分离的沟槽结构的DTI发挥功能的部分成为像素分离部1341。
另外，此处说明了由氧化膜1371和固定电荷膜1372构成像素分离部1341，但是还能够理解为仅由氧化膜1371构成像素分离部1341。
此外，像素分离部1341可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
在图65所示的例子中，在像素51的边界部分形成有像素分离部1341，因此，与图59所示的例子同样，能够抑制从片上透镜1251向基板61内入射的红外光的反射光向邻接的像素51入射。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，在图65所示的例子中，与图59所示的例子同样，像素分离部1341形成于从晶体管错开的位置，能够抑制在覆盖晶体管的P阱部分的漏电流。
尤其在图59所示的例子中，像素分离部1221贯通基板61。因此，在晶体管中，有可能经由在基板61底部、即基板61的多层布线层811侧形成的、覆盖晶体管的P阱部分产生来自固定电荷膜1253的漏电流。
与此相对，在图65所示的例子中，能够以像素分离部1341形成于从覆盖晶体管的P阱部分充分分离的位置的方式调整像素分离部1341的深度。由此，能够可靠地防止漏电流的发生。
进而，在图65所示的例子中，与图59中的例子同样，配合错开配置的像素分离部1341而配置像素间遮光膜63以及片上透镜1251。
因此，在图65所示的情况下，与图59中的情况同样，能够使由片上透镜1251向受光区域1254内引导的光的量(受光量)变得更多，能够提高灵敏度特性。
另外，与图64所示的像素51的G3-G3’线相当的截面图如图66所示。在图66中，与图65的情况同样，氧化膜1371以及固定电荷膜1372中的与基板61的面垂直的方向上长的沟槽结构的部分成为像素分离部1341。尤其是，像素分离部1341形成至规定的深度，在该例子中，像素分离部1341成为未到达氧化膜64的部分的状态。
根据以上那样的图64至图66所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
另外，在图64至图66所示的例子中，将片上透镜1251配置成，使得片上透镜1251的光轴的位置成为像素51内的两个信号取出部65的大致中间的位置。另外，也可以错开配置这些信号取出部65，以使得两个信号取出部65之间的位置成为片上透镜1251的光轴的位置。
(第二十四实施方式)
(像素的结构例)
参照图67至图69对第二十四实施方式所涉及的像素51的结构进行说明。
图67是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1341。
在图67中，与图64所示的例子不同点在于，像素分离部1341设置于像素晶体管布线区域831的正上方、即晶体管的正上方。
此处，在图68以及图69中示出与图67的F4-F4’线相当的截面以及与G4-G4’线相当的截面。
图68以及图69所示的像素51的结构与图65以及图66所示的像素51的结构相比，在代替片上透镜1251转而设有片上透镜62，进而，像素分离部1341的位置不同的方面与图65以及图66中的像素51的结构不同，其他方面成为相同的结构。
如图68所示，在各像素51，在基板61的光入射面侧配置有片上透镜62。该片上透镜62配置成，片上透镜62的光轴的位置成为像素51内的两个信号取出部65之间的位置。
另外，由氧化膜1371以及固定电荷膜1372的一部分构成的像素分离部1341配置于晶体管的正上方，通过这样的沟槽结构的像素分离部1341将邻接的像素51的受光区域1254分离。
尤其是，此处，未形成像素分离部1341贯通基板61的结构，因此，即便将像素分离部1341配置于晶体管的正上方，像素分离部1341也与P阱部分充分分离，能够抑制漏电流的发生。
因此，在图68所示的例子中，无需错开配置片上透镜62，能够将片上透镜62配置成其光轴的位置成为两个信号取出部65之间的位置。由此，能够使像素51内的两个信号取出部65中的电子的取出效率大致均等。
另外，与图67所示的像素51的G4-G4’线相当的截面图如图69所示。图69所示的像素51的截面仅在代替图66中的片上透镜1251而设有片上透镜62的方面与图66所示的截面不同，其他方面成为与图66所示的截面相同的结构。
根据以上那样的图67至图69所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
(第二十五实施方式)
(像素的结构例)
参照图70至图72对第二十五实施方式所涉及的像素51的结构进行说明。
图70是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围在图中的上下方向邻接的两个像素51的区域的方式，在像素51的边界部分形成作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1401。
另外，还能够将由像素分离部1401包围的、设有4个信号取出部65的区域理解为1个像素。在这种情况下，在基板61中的1个像素的受光区域形成有4个信号取出部65，该受光区域被像素分离部1401包围，与其他像素的受光区域分离。
在该例子中，将像素分离部1401配置于从晶体管等错开的位置，以便当从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1401之间的配置位置成为不同的位置。
例如在通过间接ToF方式测定距对象物的距离的情况下，如果使用大于2的阶段进行测定，则能够削减在信号取出部65蓄积的电荷的读出动作的次数，能够提高测距时的帧速率。
此时，为了削减读出动作的次数，需要将针对每个像素51(信号取出部65)分开使用的阶段，如果以相同的对象物的距离测定中使用的多个像素51为单位，由像素分离部1401将上述的多个像素51包围，则能够提高灵敏度特性。
此处，所谓阶段是指：将1个信号取出部65作为有源抽头，在该信号取出部65蓄积通过光电转换而得到的电荷的时刻，也就是将信号取出部65作为有源抽头的相位。
现在，例如，利用1个像素51，针对红外光的1个脉冲发光接收来自对象物的反射光，从而测定距对象物的距离。尤其是，此处，利用1个像素51的两个信号取出部65(抽头)进行4阶段的测定。
在该情况下，在例如在最初的阶段即第1阶段中，将1个像素51的一方的信号取出部65即第1抽头设为有源抽头，在接下来的第2阶段中将另一方的信号取出部65即第2抽头设为有源抽头。在上述的第1抽头以及第2抽头中蓄积的电荷例如在第2阶段结束后被读出。
进而，在接着第2阶段的第3阶段中，再次将第1抽头设为有源抽头，在最后的第4阶段中将第2抽头设为有源抽头。然后，例如如果第4阶段结束，则进行在第1抽头以及第2抽头中蓄积的电荷的读出。
这样，如果读出4阶段的量的电荷(像素信号)，则基于与这些读出的电荷对应的信号求出距对象物的距离。
将使用以上那样的两个抽头以4个阶段进行电荷的蓄积并求出距对象物的距离的方法称为2抽头4阶段的处理。如果进行一般化，则使用n个不同的抽头以m阶段进行电荷的蓄积并求出距对象物的距离的方法成为n抽头m阶段的处理。
例如，当进行上述的2抽头4阶段的处理时，电荷的读出次数为2次。
与此相对，考虑使用两个像素51、即4个信号取出部65(抽头)进行4抽头4阶段的处理。在该情况下，当将4个不同的各抽头设为第1抽头至第4抽头时，只要在第1阶段至第4阶段的各个阶段中，以第1抽头至第4抽头分别成为有源抽头的方式进行驱动即可。
在该情况下，在4阶段的期间，各抽头仅一次成为有源抽头，因此，电荷的读出次数仅一次即可。
因而，例如如果进行4抽头4阶段的处理，则与进行2抽头4阶段的处理的情况相比，能够减少读出次数。在该例子中，能够使测距时的读出速度、即帧速率为2倍。
此处，在图70中，在使用在上下方向上排列的4个信号取出部65，例如通过4抽头4阶段的处理求出距对象物的距离的情况下，如图70所示那样，在相同的对象物的距离测定中使用的两个像素51能够由像素分离部1401包围。另外，在该情况下，能够将像素分离部1401包围的区域理解为1个像素。
这样，来自相同的对象物的反射光入射至被该像素分离部1401包围的区域，因此，与针对每个像素51分离区域相比，能够抑制灵敏度的偏差、灵敏度的降低。即，能够提高灵敏度特性。另外，图70所示的结构的受光元件1的用途并不限定于距对象物的距离测定，可以是其他的任何用途。
此处，图71以及图72中示出与图70的F5-F5’线相当的截面以及与G5-G5’线相当的截面。
图71以及图72所示的像素51的结构是：不设置图36以及图37所示的像素51的结构中的片上透镜62以及固定电荷膜66，而新设置了片上透镜1431、氧化膜1432、以及固定电荷膜1433的结构。
如图71所示，在各像素51，在基板61中的光入射面侧、即与多层布线层811侧相反侧邻接地配置有片上透镜1431。片上透镜1431将从外部入射的红外光集光并向基板61内部引导。
尤其是，在图71所示的截面中，针对在图中沿横向排列的1个像素51设置1个片上透镜1431。
另外，通过由氧化膜1432以及固定电荷膜1433的一部分构成的像素分离部1401将邻接的像素51的受光区域分离。尤其是，在图71所示的截面中，在图中沿横向排列的像素51彼此的边界的位置形成有像素分离部1401，这些像素51的受光区域被分离。
在图71所示的例子中，氧化膜1432形成为覆盖基板61中的片上透镜1431侧的面。进而，在相互邻接的像素51的边界部分，氧化膜1432贯通基板61，由此，邻接的像素51的受光区域成为被分离的状态。另外，在基板61内部，氧化膜1432的表面部分被固定电荷膜1433覆盖。
这样的氧化膜1432以及固定电荷膜1433中的在与基板61的面垂直的方向上长的沟槽结构的部分、即贯通基板61并在邻接的像素51间分离受光区域的作为FTI发挥功能的部分成为像素分离部1401。
另外，此处说明了由氧化膜1432和固定电荷膜1433构成像素分离部1401，但是也能够理解为仅由氧化膜1432构成像素分离部1401。
此外，像素分离部1401可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
由于在像素51的边界部分形成有像素分离部1401，因此与图59所示的例子同样，能够放置从片上透镜1431向基板61内入射的红外光的反射光入射至在不同的对象物的距离测定中使用的像素51。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，在图71所示的例子中，与图59所示的例子同样，像素分离部1401形成于从晶体管错开的位置，因此能够抑制在覆盖晶体管的P阱部分的漏电流的发生。
进而，在该例子中，与图59中的例子同样，配合错开配置的像素分离部1401而配置像素间遮光膜63以及片上透镜1431。
因此，在图71所示的情况下，与图59中的情况同样，能够使由片上透镜1431向受光区域内引导的光的量(受光量)变得更多，能够提高灵敏度特性。
另外，与图70所示的像素51的G5-G5’线相当的截面图如图72所示。在图72中，沿着图中横向排列的两个像素51用于相同的对象物的距离测定，因此，在这两个像素51与其他的像素51之间的边界的部分形成有像素分离部1401。
换言之，在基板61中的沿着图中横向排列的两个像素51的区域被像素分离部1401包围，沿着横向排列的两个像素51的区域、与同这两个像素51邻接的其他的像素51的区域被像素分离部1401分离。
另外，在图72所示的截面中，针对沿着图中的横向排列的两个像素51、即在相同的对象物的距离测定中使用的两个像素51设有1个片上透镜1431。因此，例如在图70所示的例子中，针对被沿着图70中的上下方向排列的两个像素51、即被像素分离部1401包围的、在相同的对象物的距离测定中使用的两个像素51，设有1个片上透镜1431。
根据以上那样的图70至图72所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
另外，在图71中，针对配合像素分离部1401的形成位置而错开片上透镜1431的配置位置的例子进行了说明。但是，片上透镜1431也可以配置成，当从与基板61的面垂直的方向观察时，片上透镜1431的光轴的位置成为两个像素51之间的大致中间的位置。
进而，在例如图70所示的例子中，针对被像素分离部1401包围的两个像素51，也可以错开配置各信号取出部65，以使得位于图中下侧的像素51的信号取出部65-1与位于图中上侧的像素51的信号取出部65-2之间的位置成为片上透镜1431的光轴的位置。
(第二十六实施方式)
(像素的结构例)
参照图73至图75对第二十六实施方式所涉及的像素51的结构进行说明。
图73是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围在图中沿着左右方向邻接的两个像素51的区域的方式，在像素51的边界部分形成作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1461。另外，也能够将被像素分离部1461包围的、设有4个信号取出部65的区域理解为1个像素。
在该例子中，将像素分离部1461配置于从晶体管等错开的位置，以便在从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1461之间的配置位置成为不同的位置。
在图70中，针对为了通过间接ToF方式测定距相同的对象物的距离而使用沿着上下方向邻接的两个像素51的例子进行了说明。
与此相对，在图73所示的例子中，例如沿着图中的左右方向邻接的两个像素51、即被像素分离部1461包围的两个像素51，能够在通过间接ToF方式进行的距相同的对象物的距离的测定中使用。另外，在该情况下，也能够将被像素分离部1461包围的区域理解为1个像素。另外，除此之外，图73所示的结构的受光元件1的用途并不限定于距对象物的距离测定，可以是其他任何用途。
通过这样由像素分离部1461包围用于测定距相同的对象物的距离的两个像素51，与图70所示的例子同样，能够抑制灵敏度的偏差、灵敏度的降低。即，能够提高灵敏度特性。
此处，在图74以及图75中示出与图73的F6-F6’线相当的截面以及与G6-G6’线相当的截面。
图74以及图75所示的像素51的结构是：不设置图36以及图37所示的像素51的结构中的片上透镜62以及固定电荷膜66，而新设置了片上透镜1481、氧化膜1482以及固定电荷膜1483的结构。
如图74所示，在各像素51，在基板61中的光入射面侧、即与多层布线层811侧相反侧邻接地配置有片上透镜1481。片上透镜1481将从外部入射的红外光集光并向基板61内部引导。
尤其是，在图74所示的截面中，针对沿着图中横向排列的两个像素51设有1个片上透镜1481。
另外，通过由氧化膜1482以及固定电荷膜1483的一部分构成的像素分离部1461将像素51的受光区域分离。
在该例子中，沿着图中横向排列的两个像素51用于相同的对象物的距离测定，因此，在上述的两个像素51与其他的像素51之间的边界的部分形成有像素分离部1461。
换言之，基板61中的沿着图中横向排列的两个像素51的区域被像素分离部1461包围，沿着横向排列的两个像素51的区域、与同这两个像素51邻接的其他的像素51的区域被像素分离部1461分离。
在图74所示的例子中，氧化膜1482形成为覆盖基板61中的片上透镜1481侧的面。另外，在相互邻接且在不同的对象物的距离测定中使用的像素51的边界部分，氧化膜1482贯通基板61，由此，邻接的像素51的受光区域成为被分离的状态。另外，在基板61内部，氧化膜1482的表面部分被固定电荷膜1483覆盖。
这样的氧化膜1482以及固定电荷膜1483中的在与基板61的面垂直的方向上长的沟槽结构的部分、即贯通基板61且在邻接的像素51间将受光区域分离的作为FTI发挥功能的部分成为像素分离部1461。
另外，此处说明了由氧化膜1482和固定电荷膜1483构成像素分离部1461，但是也能够理解为仅由氧化膜1482构成像素分离部1461。
此外，像素分离部1461可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
在不同的对象物的距离测定中使用的像素51的边界部分形成有像素分离部1461，因此，与图59所示的例子同样，能够防止从片上透镜1481向基板61内入射的红外光的反射光向在不同的对象物的距离测定中使用的像素51入射。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，在图74所示的例子中，与图59所示的例子同样，像素分离部1461形成于从晶体管错开的位置，因此能够抑制在覆盖晶体管的P阱部分的漏电流的发生。
进而，在该例子中，与图59中的例子同样，配合错开配置的像素分离部1461配置像素间遮光膜63以及片上透镜1481。
因此，在图74所示的情况下，与图59中的情况同样，能够使由片上透镜1481向受光区域内引导的光的量(受光量)变得更多，能够提高灵敏度特性。
另外，与图73所示的像素51的G6-G6’线相当的截面图如图75所示。在图75中，在相互邻接的像素51的边界的部分形成有像素分离部1461。进而，在图75所示的截面中，针对1个像素51设有1个片上透镜1481。
因而，在例如图73所示的例子中，针对沿着图73中左右方向排列的两个像素51、即被像素分离部1461包围的、在相同的对象物的距离测定中使用的两个像素51设有1个片上透镜1481。
根据以上那样的图73至图75所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
另外，在图74中，针对配合像素分离部1461的形成位置而错开片上透镜1481的配置位置的例子进行了说明。但是，片上透镜1481也可以配置成：当从与基板61的面垂直的方向观察时，片上透镜1481的光轴的位置成为被像素分离部1461包围的区域内的4个信号取出部65的大致中间的位置、即距各信号取出部65的距离大致相等的位置。
进而，例如在图73所示的例子中，上述的4个信号取出部65可以错开配置成：被像素分离部1461包围的4个信号取出部65的大致中间的位置成为片上透镜1481的光轴的位置。
(第二十七实施方式)
(像素的结构例)
参照图76至图78对第二十七实施方式所涉及的像素51的结构进行说明。
图76是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围图中相互邻接的4个像素51的区域的方式，在像素51的边界部分形成作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1511。另外，还能够将被像素分离部1511包围的、设有8个信号取出部65的区域理解为1个像素。
在该例子中，像素分离部1511配置于从晶体管等错开的位置，以使得从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1511之间的配置位置成为不同的位置。
在图70中，针对为了通过间接ToF方式测定距相同的对象物的距离而使用相互邻接的两个像素51的例子进行了说明。
与此相对，在图76所示的例子中，例如相互邻接的4个像素51、即被像素分离部1511包围的4个像素51在通过间接ToF方式进行的距相同的对象物的距离测定中使用。另外，在该情况下，也能够将被像素分离部1511包围的区域理解为1个像素。另外，图76所示的结构的受光元件1的用途并不限定于距对象物的距离测定，可以是其他任何用途。
这样，通过利用像素分离部1511包围为了测定距相同的对象物的距离而使用的4个像素51，与图70所示的例子同样，能够抑制灵敏度的偏差、灵敏度的降低。即，能够提高灵敏度特性。
另外，在图76所示的例子中，例如能够使用4个像素51进行8抽头8阶段的处理。在该情况下，与2抽头8阶段时相比，能够使测距时的读出速度为4倍。
此处，在图77以及图78中示出与图76的F7-F7’线相当的截面以及与G7-G7’线相当的截面。
图77以及图78所示的像素51的结构是：不设置图36以及图37所示的像素51的结构中的片上透镜62以及固定电荷膜66，而新设置了片上透镜1541、氧化膜1542以及固定电荷膜1543的结构。
如图77所示，在各像素51中，在基板61中的光入射面侧、即与多层布线层811侧相反侧邻接地配置有片上透镜1541。片上透镜1541将从外部入射的红外光集光并向基板61内部引导。
尤其是，在图77所示的截面中，针对沿着图中横向排列的两个像素51设有1个片上透镜1541。
另外，通过由氧化膜1542以及固定电荷膜1543的一部分构成的像素分离部1511将像素51的受光区域分离。
在该例子中，沿着图中横向排列的两个像素51使用于相同的对象物的距离测定，因此，在上述的两个像素51与其他的像素51之间的边界的部分形成有像素分离部1511。
换言之，基板61中的沿着图中横向排列的两个像素51的区域被像素分离部1511包围，沿着横向排列的两个像素51的区域、与同这两个像素51邻接的其他的像素51的区域被像素分离部1511分离。
在图77所示的例子中，氧化膜1542形成为覆盖基板61中的片上透镜1541侧的面。另外，在相互邻接且在不同的对象物的距离测定中使用的像素51的边界部分，氧化膜1542贯通基板61，由此，邻接的像素51的受光区域成为被分离的状态。另外，在基板61内部，氧化膜1542的表面部分被固定电荷膜1543覆盖。
这样的氧化膜1542以及固定电荷膜1543中的在与基板61的面垂直的方向上长的沟槽结构的部分、即贯通基板61并在邻接的像素51间将受光区域分离的作为FTI发挥功能的部分成为像素分离部1511。
另外，此处说明了由氧化膜1542和固定电荷膜1543构成像素分离部1511，但是也能够理解为仅由氧化膜1542构成像素分离部1511。
此外，像素分离部1511可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
在不同的对象物的距离测定中使用的像素51的边界部分形成有像素分离部1511，因此，与图59所示的例子同样，能够防止从片上透镜1541向基板61内入射的红外光的反射光向在不同的对象物的距离测定中使用的像素51入射。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，在图77所示的例子中，与图59所示的例子同样，像素分离部1511形成于从晶体管错开的位置，因此能够抑制在覆盖晶体管的P阱部分的漏电流的发生。
进而，在该例子中，与图59中的例子同样，配合错开配置的像素分离部1511而配置有像素间遮光膜63以及片上透镜1541。
因此，在图77所示的情况下，与图59中的情况同样，能够使由片上透镜1541向受光区域内引导的光的量(受光量)变得更多，能够提高灵敏度特性。
另外，与图76所示的像素51的G7-G7’线相当的截面图如图78所示。在图78中，沿着图中横向排列的两个像素51在相同的对象物的距离测定中使用，因此，在上述的两个像素51与其他的像素51之间的边界的部分形成有像素分离部1511。
换言之，基板61中的沿着图中横向排列的两个像素51的区域被像素分离部1511包围，横向排列的两个像素51的区域、与同上述的两个像素51邻接的其他的像素51的区域被像素分离部1511分离。
另外，在图78所示的截面中，针对沿着图中横向排列的两个像素51、即在相同的对象物的距离测定中使用的两个像素51设有1个片上透镜1541。因此，在例如图76所示的例子中，针对相互邻接的4个像素51、即被像素分离部1511包围的、在相同的对象物的距离测定中使用的4个像素51设有1个片上透镜1541。
根据以上那样的图76至图78所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
另外，在图77中，针对配合像素分离部1511的形成位置而错开片上透镜1541的配置位置的例子进行了说明。但是，片上透镜1541也可以配置成：当从与基板61的面垂直的方向观察时，片上透镜1541的光轴的位置成为4个像素51间的大致中间的位置。反之，在图77所示的截面中，可以将4个像素51的各信号取出部65错开配置成，使得片上透镜1541的光轴的位置成为两个像素51间的大致中间的位置。
(第二十八实施方式)
(像素的结构例)
参照图79至图81对第二十八实施方式所涉及的像素51的结构进行说明。
图79是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1571。
在图79中，与图58中的情况同样，在从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1571之间的配置位置成为不同的位置。即，像素分离部1571配置于从晶体管等错开的位置。
此处，在图80以及图81中示出与图79地F8-F8’线相当的截面以及与G8-G8’线相当的截面。
图80以及图81所示的像素51的结构是：代替图59以及图60所示的像素51的结构中的固定电荷膜1253而形成有固定电荷膜1253A的结构。即，图80以及图81所示的像素51的结构除了固定电荷膜1253A的部分以外，其他结构是与图59以及图60所示的例子相同的结构。
具体而言，在图59中，在像素51的边界部分，在贯通基板61的氧化膜1252的表面形成有固定电荷膜1253。与此相对，在图80中，在像素51的边界部分，在贯通基板61的氧化膜1252的表面部分不形成固定电荷膜1253。
在图80中，氧化膜1252形成为覆盖基板61中的片上透镜1251侧的面，固定电荷膜1253A形成为覆盖除了像素边界部分以外的氧化膜1252的基板61内侧的面。
因而，在图80中未形成图59所示的固定电荷膜1253中的构成像素分离部1221的部分、即FTI部分，在图80中，图59所示的固定电荷膜1253中的与FTI部分不同的部分成为固定电荷膜1253A。
在图80所示的例子中，氧化膜1252中的在与基板61的面垂直的方向上长的沟槽结构的部分、即贯通基板61并在邻接的像素51间将受光区域1254分离的作为FTI发挥功能的部分成为像素分离部1571。
例如，在图59所示的结构中，如果像素分离部1221与覆盖晶体管的P阱部分未充分分离，则有可能产生从固定电荷膜1253经由P阱部分向晶体管的漏电流。
与此相对，在图80所示的例子中，成为在覆盖晶体管的P阱附近的部分未形成有固定电荷膜的结构，因此能够防止漏电流的发生。
另外，与图79所示的像素51的G8-G8’线相当的截面图如图81所示。在图81中，与图80的情况同样，氧化膜1252中的在与基板61的面垂直的方向上长的沟槽结构的部分成为像素分离部1571，通过像素分离部1571在与邻接的像素51之间将受光区域1254分离。尤其是，此处的像素分离部1571贯通氧化膜64的部分并到达多层布线层811。
根据以上那样的图79至图81所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且能够防止漏电流的发生。
(第二十九实施方式)
(像素的结构例)
参照图82至图84对第二十九实施方式所涉及的像素51的结构进行说明。
图82是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1601。
在图82中，与图58中的情况同样，当从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1601之间的配置位置成为不同的位置。即，像素分离部1601配置于从晶体管等错开的位置。
此处，在图83以及图84中示出与图82的F9-F9’线相当的截面以及与G9-G9’线相当的截面。
图83以及图84所示的像素51的结构为相对于图59以及图60所示的像素51的结构进一步设置有N型半导体区域1641的结构。即，图83以及图84所示的像素51的结构除了N型半导体区域1641的部分以外是与图59以及图60所示的例子相同的结构。
在图83中，在氧化膜1252以及固定电荷膜1253中的与基板61的面垂直的方向上长的部分、即贯通基板61的FTI结构的部分，以覆盖固定电荷膜1253的表面的方式形成有N型半导体区域1641。该N型半导体区域1641例如通过注入(ImPlantation)而形成。
在该例子中，由氧化膜1252以及固定电荷膜1253的各自的一部分和N型半导体区域1641构成的、贯通基板61且在邻接的像素51间分离受光区域1254的作为FTI发挥功能的部分成为像素分离部1601。另外，在该情况下，能够理解为仅由氧化膜1252构成像素分离部1601，也能够理解为仅由氧化膜1252以及固定电荷膜1253构成像素分离部1601。
通过设置这样的像素分离部1601，能够通过PN分离防止漏电流的发生，并且能够实现像素51间的受光区域1254的分离。
例如在图59所示的例子中，如果像素分离部1221与覆盖晶体管的P阱部分未充分分离，则有可能产生从固定电荷膜1253经由P阱部分向晶体管的漏电流。
因此，在图83所示的例子中，通过N型半导体区域1641分离FTI的表面(周边)部分，并且对N型半导体区域1641施加例如0V至2.8V等的固定电压，从而利用PN结的反向偏压来防止漏电流的发生。
另外，向N型半导体区域1641施加的固定电压只要是向基板61施加的电压以上的电压即可。另外，此处，针对基板61由P型半导体层构成的例子进行了说明，但是，在基板61由N型半导体层构成的情况下，只要代替N型半导体区域1641而形成P型半导体区域即可。
另外，与图82所示的像素51的G9-G9’线相当的截面图如图84所示。在图84中，与图83的情况同样，由氧化膜1252以及固定电荷膜1253的各自的一部分和N型半导体区域1641构成的、贯通基板61的作为FTI发挥功能的部分成为像素分离部1601。而且，通过像素分离部1601在邻接的像素51之间分离受光区域1254。尤其是，此处构成像素分离部1601的氧化膜1252、固定电荷膜1253以及N型半导体区域1641的部分贯通氧化膜64并到达多层布线层811。
根据以上那样的图82至图84所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且能够防止漏电流的发生。另外，在图83以及图84所示的例子中，可以形成为不设置固定电荷膜1253的结构。
(第三十实施方式)
(像素的结构例)
参照图85至图87对第三十实施方式所涉及的像素51的结构进行说明。
图85是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1221。
在图85中，与图58中的情况同样，当从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1221之间的配置位置成为不同的位置。即，像素分离部1221配置于从晶体管等错开的位置。
此处，在图86以及图87中示出与图85的F10-F10’线相当的截面以及与G10-G10’线相当的截面。
图85以及图86所示的像素51的结构成为未设有图59以及图60所示的像素51的结构中的氧化膜64的结构，除此以外的方面成为与图59以及图60中的像素51的结构相同的结构。
如果这样形成为在像素51内、即像素51的受光区域1254内未设有氧化膜64的结构，则从片上透镜1251向基板61内部入射的红外光不会在氧化膜64部分反射而入射到邻接的像素51。因此，能够进一步抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
(第三十一实施方式)
(像素的结构例)
参照图88至图90对第三十一实施方式所涉及的像素51的结构进行说明。
图88是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1701。
在图88中，也与图58中的情况同样，当从与基板61的面垂直的方向观察时，用于对像素51进行驱动的晶体管等的配置位置与像素分离部1701之间的配置位置此外不同的位置。即，像素分离部1701配置于从晶体管等错开的位置。
此处，图89以及图90中示出与图88的F11-F11’线相当的截面以及与G11-G11’线相当的截面。
图89以及图90所示的像素51的结构形成为代替图59以及图60所示的像素51的结构中的氧化膜1252以及固定电荷膜1253而设有氧化膜1731、固定电荷膜1732以及氧化膜1733的结构。
在图89所示的例子中，氧化膜1731形成为覆盖基板61中的片上透镜1251侧的面。进而，在相互邻接的像素51的边界部分，氧化膜1731从基板61的片上透镜1251侧形成至多层布线层811侧方向的规定的深度，由此，邻接的像素51的受光区域1254成为被分离的状态。
另外，在基板61内部，构成基板61的P型半导体区域与氧化膜1731之间的区域、即氧化膜1731的表面部分被固定电荷膜1732覆盖。
尤其是，在该例子中，氧化膜1731以及固定电荷膜1732中的在与基板61的面垂直的方向上长且在邻接的像素51间将受光区域1254分离的作为FTI发挥功能的部分成为像素分离部1701。
另外，此处说明了由氧化膜1731和固定电荷膜1732构成像素分离部1701，但是也能够理解为仅由氧化膜1731构成像素分离部1701。
此外，像素分离部1701可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
另外，在图89所示的例子中，在基板61中的像素分离部1701与多层布线层811之间设有氧化膜1733。即，在基板61中的多层布线层811侧的面与像素分离部1701之间形成有氧化膜1733。该氧化膜1733与氧化膜64同时形成。
另外，与图88所示的像素51的G11-G11’线相当的截面图如图90所示。在图90中，氧化膜64的一部分成为氧化膜1733，该氧化膜1733与构成像素分离部1701的氧化膜1731以及固定电荷膜1732连接。
在图90所示的截面中，由像素分离部1701在邻接的像素51之间将受光区域1254分离。
在这样的图89以及图90所示的结构中，构成作为FTI发挥功能的像素分离部1701的氧化膜1731以及固定电荷膜1732从基板61的光入射面侧(片上透镜1251侧)形成。而且，在基板61中，氧化膜1733与作为FTI发挥功能的像素分离部1701连接，且贯通固定电荷层。
通过这样在像素分离部1701与多层布线层811之间设置氧化膜1733，从而能够抑制从固定电荷膜1732经由覆盖晶体管的P阱部分向晶体管流动的漏电流的发生。
根据以上那样的图88至图90所示的结构的像素51，能够提高灵敏度特性、测距精度(分辨率)之类的特性，并且还能够抑制漏电流的发生。
另外，在图89中，针对配合像素分离部1701的形成位置而错开片上透镜1251的配置位置的例子进行了说明。但是，片上透镜1251也可以配置成：当从与基板61的面垂直的方向观察时，片上透镜1251的光轴的位置成为像素51内的两个信号取出部65的大致中间的位置。
通过这样设置，能够在信号取出部65-1与信号取出部65-2之间的位置将红外光集光，能够使在上述的信号取出部65的电子的取出效率大致均等。
进而，例如在图88所示的例子中，可以将上述的信号取出部65错开配置，以使得信号取出部65-1与信号取出部65-2之间的位置成为片上透镜1251的光轴的位置。
(第三十二实施方式)
(像素的结构例)
参照图91至图93对第三十二实施方式所涉及的像素51的结构进行说明。
图91是从与基板61的面垂直的方向观察像素51的图。
在该例子中，以包围各像素51的区域的方式，在相互邻接的像素51的边界部分形成有作为将像素51的区域分离的像素分离区域发挥功能的像素分离部1761。
此处，图92以及图93中与图91的F12-F12’线相当的截面以及与G12-G12’线相当的截面。
图92以及图93所示的像素51的结构形成为：代替图59以及图60中的像素51的结构中的氧化膜1252以及固定电荷膜1253而设置了氧化膜1801、固定电荷膜1802、氧化膜1803以及固定电荷膜1804的结构。
如图92所示，以覆盖基板61中的片上透镜1251侧的面的方式形成有氧化膜1801，进而以在该氧化膜1801的正下方、即多层布线层811侧以覆盖氧化膜1801的表面的方式形成有固定电荷膜1802。
另外，在基板61的像素边界的部分，从基板61中的多层布线层811侧的面到规定的深度为止形成有将邻接的像素51分离的氧化膜1803、以及覆盖该氧化膜1803的表面的固定电荷膜1804。
在图92中，由上述的氧化膜1803以及固定电荷膜1804构成的沟槽结构的作为DTI发挥功能的部分成为像素分离部1761，通过该像素分离部1761将邻接的像素51的受光区域1254分离。
另外，此处说明了由氧化膜1803和固定电荷膜1804构成像素分离部1761，但是也能够理解为仅由氧化膜1803构成像素分离部1761。
此外，像素分离部1761可以由金属材料和固定电荷膜形成，也可以由金属材料和氧化膜形成。
在图92所示的例子中，在像素51的边界部分形成有像素分离部1761，因此，与图59所示的例子同样，能够抑制从片上透镜1251向基板61内入射的红外光的反射光向邻接的像素51入射。
由此，能够抑制串扰的发生、像素灵敏度的降低，能够提高灵敏度特性、测距精度(分辨率)之类的CAPD传感器的特性。
另外，在图92所示的例子中，与图59所示的例子同样，像素分离部1761形成于从晶体管错开的位置，因此，能够抑制在覆盖晶体管的P阱部分的漏电流的发生。
进而，在图92所示的例子中，与图59中的例子同样，配合错开配置的像素分离部1761而配置像素间遮光膜63以及片上透镜1251。
因此，在图92所示的情况下，与图59中的情况同样，能够使由片上透镜1251向受光区域1254内引导的光的量(受光量)变得更多，能够提高灵敏度特性。
另外，与图91所示的像素51的G12-G12’线相当的截面图如图93所示。在图93中，构成像素分离部1761的氧化膜1803和固定电荷膜1804从基板61中的多层布线层811侧的面贯通氧化膜64而形成至规定的深度的位置。
在制造图92以及图93所示的结构的像素51时，首先，在基板61形成氧化膜64之后，通过干蚀刻在基板61的像素边界部分从表面侧(多层布线层811侧)形成沟槽(槽)。
然后，在形成于基板61的沟槽部分形成像素分离部1761之后，进行退火处理、即缺陷修复，然后形成覆盖晶体管的P阱、信号取出部65。
因此，在制造基板61时通过退火处理修复像素缺陷，能够获得缺陷更少的基板61。
另外，假设在从基板61的光入射面侧(片上透镜1251侧)形成DTI的情况下，在对基板61进行用于形成DTI的干蚀刻的时刻，由于已经形成了覆盖晶体管的P阱、信号取出部65，因此无法进行退火处理。
与此相对，在图92、图93所示的结构中，能够在形成像素分离部1761后且形成P阱、信号取出部65前进行退火处理，因此能够获得像素缺陷更少的受光元件1。
另外，在图91至图93所示的例子中，片上透镜1251可以配置成：片上透镜1251的光轴的位置成为像素51内的两个信号取出部65的大致中间的位置。另外，也可以错开配置上述的信号取出部65，以使得两个信号取出部65的中间的位置成为片上透镜1251的光轴的位置。
另外，在以上说明的第二十一实施方式至第三十二实施方式中，例如在图59、图62、图65、图68等中，针对在多层布线层811设有反射部件815的例子进行了说明。尤其是，此处，在俯视观察的情况下，即从与基板61的面垂直的方向观察时，反射部件815设置成与N+半导体区域71重叠。但是，也可以代替反射部件815而设置遮光部件631’。在这样的情况下，俯视观察时遮光部件631’设置成与N+半导体区域71重叠。
(测距模块的结构例)
图94是表示使用图1的受光元件1输出测距信息的测距模块的结构例的框图。
测距模块5000具备发光部5011、发光控制部5012以及受光部5013。
发光部5011具有发出规定波长的光的光源，发出亮度周期性地变动的照射光并向物体照射。例如，发光部5011作为光源而具有发出波长为780nm至1000nm的范围的红外光的发光二极管，与从发光控制部5012供给的矩形波的发光控制信号CLKp同步地产生照射光。
另外，发光控制信号CLKp只要是周期信号，便并不限定于矩形波。例如，发光控制信号CLKp也可以是正弦波。
发光控制部5012向发光部5011和受光部5013供给发光控制信号CLKp，控制照射光的照射时刻。该发光控制信号CLKp的频率例如为20兆赫(MHz)。另外，发光控制信号CLKp的频率并不限定于20兆赫(MHz)，也可以是5兆赫(MHz)等。
受光部5013接收从物体反射的反射光，根据受光结果针对每个像素计算距离信息，生成针对每个像素用灰度值表示距物体的距离的深度图像并输出。
在受光部5013使用上述的受光元件1，作为受光部5013的受光元件1，例如基于发光控制信号CLKp，根据由像素阵列部20的各像素51的信号取出部65-1和65-2各自的电荷检测部(N+半导体区域71)检测到的信号强度，针对每个像素计算距离信息。
如上所述，作为通过间接ToF方式求出距被摄体的距离信息并输出的测距模块5000的受光部5013，能够组装图1的受光元件1。作为测距模块5000的受光部5013，通过采用上述的各实施方式的受光元件1，具体而言，采用设为背面照射型而提高了像素灵敏度的受光元件，由此，能够提高作为测距模块5000的测距特性。
(向移动体的应用例)
本实用新型的技术(本技术)能够应用于各种产品。例如，本实用新型的技术可以作为搭载于汽车、电动汽车、混合动力汽车、自动二轮车、自行车、个人移动装置、飞机、无人机、船舶以及机器人等的任意一种移动体的装置来实现。
图95是表示能够应用本实用新型的技术的移动体控制系统的一例的车辆控制系统的概要结构例的框图。
车辆控制系统12000具备经由通信网络12001连接的多个电子控制单元。在图96的例子中，车辆控制系统12000具备驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及综合控制单元12050。此外，作为综合控制单元12050的功能结构，图示了微型计算机12051、声音图像输出部12052以及车载网络I/F(interface)12053。
驱动系统控制单元12010按照各种程序对与车辆的驱动系统相关的装置动作进行控制。例如，驱动系统控制单元12010作为内燃机或者驱动用马达等的用于产生车辆的驱动力的驱动力产生装置、用于将驱动力向车轮传递的驱动力传递机构、调节车辆的转向角的转向机构、以及产生车辆的制动力的制动装置等的控制装置发挥功能。
车身系统控制单元12020按照各种程序对装备于车身的各种装置的动作进行控制。例如，车身系统控制单元12020作为无钥匙进入系统、智能钥匙系统、电动窗装置或者前照灯、尾灯、刹车灯、指示灯或者雾灯等各种灯的控制装置发挥功能。在该情况下，能够向车身系统控制单元12020输入从代替钥匙的移动设备发送的电波或者各种开关的信号。车身系统控制单元12020接受这些电波或信号的输入，对车辆的门锁装置、电动窗装置以及灯等进行控制。
车外信息检测单元12030检测搭载有车辆控制系统12000的车辆的外部信息。例如，在车外信息检测单元12030连接有摄像部12031。车外信息检测单元12030使摄像部12031拍摄车外的图像并接收拍摄到的图像。车外信息检测单元12030也可以基于接收到的图像，进行人、车、障碍物、标识或路面上的文字等的物体检测处理或距离检测处理。
摄像部12031是接收光并输出与该光的受光量对应的电信号的光传感器。摄像部12031既能够将电信号作为图像输出，又能够将电信号作为测距的信息输出。此外，摄像部12031接收的光可以是可见光，也可以是红外线等的非可见光。
车内信息检测单元12040检测车内的信息。在车内信息检测单元12040例如连接有检测驾驶员的状态的驾驶员状态检测部12041。驾驶员状态检测部12041例如包括拍摄驾驶员的相机，车内信息检测单元12040基于从驾驶员状态检测部12041输入的检测信息，可以计算驾驶员的疲劳程度或者集中程度，也可以判断驾驶员是否打瞌睡。
微型计算机12051能够基于从车外信息检测单元12030或者车内信息检测单元12040取得的车内外的信息，对驱动力产生装置、转向机构或者制动装置的控制目标值进行运算，对驱动系统控制单元12010输出控制指令。例如微型计算机12051能够进行协调控制，该协调控制以实现包括车辆的碰撞避免或者冲击缓和、基于车间距离的跟随行驶、车速维持行驶、车辆的碰撞警告或者车辆偏离路径警告等的ADAS(Advanced Driver AssistanceSystem)的功能为目的。
此外，微型计算机12051能够基于由车外信息检测单元12030或者车内信息检测单元12040取得的车辆周围的信息，对驱动力产生装置、控制机构或制动装置等进行控制，由此，能够进行以与驾驶员的操作无关地自主行驶的自动驾驶等为目的的协调控制。
此外，微型计算机12051能够基于由车外信息检测单元12030取得的车外的信息，对车身系统控制单元12020输出控制指令。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前车或者对向车的位置，控制前照灯，进行实现将远光切换为近光等的防眩为目的的协调控制。
声音图像输出部12052能够针对车辆的搭乘者或车外，向能够视觉上或听觉上通知信息的输出装置发送声音和图像中的至少一方的输出信号。在图96的例子中，作为输出装置，例示了音频扬声器12061、显示部12062和仪表板12063。显示部12062例如也可以包括车载显示器和平视显示器中的至少一个。
图96是摄像部12031的设置位置的例子的图。
图96中，车辆12100作为摄像部12031而具有摄像部12101、12102、12103、12104、12105。
摄像部12101、12102、12103、12104、12105例如设置在车辆12100的前保险杠、侧后视镜、后保险杠、后备箱门以及车厢内的前挡风玻璃的上部等位置。前保险杠所具备的摄像部12101以及车厢内的前挡风玻璃的上部具备的摄像部12105主要取得车辆12100的前方的图像。侧后视镜所具备的摄像部12102、12103主要取得车辆12100的侧方的图像。后保险杠或后备箱门所具备的摄像部12104主要取得车辆12100的后方的图像。由摄像部12101和12105取得的前方的图像主要用于检测前车或行人、障碍物、信号灯、交通标识或车道等。
另外，在图96中示出了摄像部12101至12104的拍摄范围的一例。拍摄范围12111表示设置于前保险杠的摄像部12101的拍摄范围，拍摄范围12112、12113分别表示设置于侧后视镜的摄像部12102、12103的拍摄范围，拍摄范围12114表示设置于后保险杠或后备箱门的摄像部12104的拍摄范围。例如，使由摄像部12101至12104拍摄的图像数据重叠，由此得到从上方观察车辆12100的俯瞰图像。
摄像部12101至12104中的至少一个可以具有取得距离信息的功能。例如，摄像部12101至12104中的至少一个可以是由多个摄像元件构成的立体相机，也可以是具有相位差检测用的像素的摄像元件。
例如，微型计算机12051基于由摄像部12101至12104得到的距离信息，求出到拍摄范围12111至12114内的各立体物的距离以及该距离的时间性变化(相对车辆12100的相对速度)，由此，能够提取尤其是处于车辆12100的行驶道路上的最近的立体物、且是沿着与车辆12100大致相同的方向以规定的速度(例如，0km/h以上)行驶的立体物来作为前车。进而，微型计算机12051能够设定到前车的跟前应当预先确保的车间距离，进行自动制动控制(也包括跟随停止控制)、自动加速控制(也包括跟随起动控制)等。这样，能够进行以与驾驶员的操作无关地自主行驶的自动驾驶等为目的的协调控制。
例如，微型计算机12051能够基于由摄像部12101至12104得到的距离信息，将与立体物相关的立体物数据分类为两轮车、普通车辆、大型车辆、行人、电线杆等以及其他立体物进行提取，用于自动避开障碍物。例如，微型计算机12051将车辆12100的周边的障碍物识别为车辆12100的驾驶员能够目视确认的障碍物和难以目视确认的障碍物。然后，微型计算机12051判断表示与各障碍物的碰撞的危险程度的碰撞危险，当处于碰撞危险为设定值以上而存在碰撞可能性的状况时，经由音频扬声器12061、显示部12062向驾驶员输出警报、经由驱动系统控制单元12010进行强制减速和躲避转向，由此能够进行用于避免碰撞的驾驶辅助。
摄像部12101至12104中的至少一个也可以是检测红外线的红外线相机。例如，微型计算机12051能够通过判断摄像部12101至12104的摄像图像中是否存在行人来识别行人。例如，通过提取作为红外线相机的摄像部12101至12104的摄像图像中的特征点的步骤、以及对表示物体的轮廓的一系列的特征点进行图案匹配处理来判断是否为行人的步骤，进行这种行人的识别。微型计算机12051判断为摄像部12101至12104的摄像图像中存在行人，当识别到行人时，声音图像输出部12052对显示部12062进行控制，以使得用于强调的方形轮廓线重叠显示于该识别到的行人。此外，声音图像输出部12052也可以对显示部12062进行控制，以使得表示行人的图标等显示于所期望的位置。
以上，对能够应用本实用新型的技术的车辆控制系统的一例进行了说明。本实用新型的技术能够应用于以上说明的结构中的摄像部12031。具体而言，例如通过将图1所示的受光元件1应用于摄像部12031，能够提高灵敏度等的特性。
本技术的实施方式并不限定于上述的实施方式，能够在不脱离本技术的主旨的范围内进行各种变更。
例如，当然也可以适当组合以上说明的两个以上的实施方式。即，例如可以根据优先像素的灵敏度等的哪个特性，适当选择设置在像素内的信号取出部的个数和配置位置、信号取出部的形状和是否设为共用结构、片上透镜的有无、像素间遮光部的有无、分离区域的有无、片上透镜和基板的厚度、基板的种类和膜设计、向光入射面的偏压的有无、反射部件的有无等。
此外，在上述的实施方式中，对作为信号载波使用电子的例子进行了说明，但是也可以将通过光电转换而产生的空穴用作信号载波。在该情况下，只要用于检测信号载波的电荷检测部由P+半导体区域构成，用于在基板内产生电场的电压施加部由N+半导体区域构成，在设置于信号取出部的电荷检测部中，检测作为信号载波的空穴即可。
根据本技术，通过将CAPD传感器设为背面照射型的受光元件的结构，能够提高测距特性。
另外，以向形成于基板61的P+半导体区域73直接施加电压，通过所产生的电场使光电转换后的电荷移动的驱动方式记载了上述的实施方式，但是本技术并不限定于该驱动方式，也可以应用其他驱动方式。例如，也可以是使用形成于基板61的第一和第二传输晶体管以及第一和第二浮动扩散区域，向第一和第二传输晶体管的栅极分别施加规定的电压，由此将光电转换后的电荷经由第一传输晶体管分配到第一浮动扩散区域，或者经由第二传输晶体管分配到第二浮动扩散区域进行蓄积的驱动方式。在该情况下，形成于基板61的第一和第二传输晶体管分别作为向栅极施加规定的电压的第一和第二电压施加部发挥功能，形成于基板61的第一和第二浮动扩散区域分别作为检测通过光电转换而产生的电荷的第一和第二电荷检测部发挥功能。
此外，换言之，在向形成于基板61的P+半导体区域73直接施加电压，通过所产生的电场使光电转换后的电荷移动的驱动方式中，作为第一和第二电压施加部的两个P+半导体区域73是被施加规定的电压的控制节点，作为第一和第二电荷检测部的两个N+半导体区域71是检测电荷的检测节点。在向形成于基板61的第一和第二传输晶体管的栅极施加规定的电压，将光电转换后的电荷分配到第一浮动扩散区域或第二浮动扩散区域进行蓄积的驱动方式中，第一和第二传输晶体管的栅极是施加规定的电压的控制节点，形成于基板61的第一和第二浮动扩散区域是检测电荷的检测节点。
此外，本说明书中记载的效果只不过是例示而已，并不是限定的，还可以是其他效果。
另外，本实用新型能够采用以下的结构。
(1)一种受光元件，具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
(2)在(1)所记载的受光元件中，
所述受光元件还具备：
片上透镜；
布线层；以及
半导体层，配置在所述片上透镜与所述布线层之间，
所述受光区域以及所述分离部形成于所述半导体层。
(3)在(2)所记载的受光元件中，
所述布线层至少具有具备反射部件的1层，
所述反射部件被设置成在俯视观察时与所述第一电荷检测部或者所述第二电荷检测部重叠。
(4)在(2)所记载的受光元件中，
所述布线层至少具有具备遮光部件的1层，
所述遮光部件被设置成在俯视观察时与所述第一电荷检测部或者所述第二电荷检测部重叠。
(5)在(2)至(4)中任一个所记载的受光元件中，
还具有设置有与所述第一电荷检测部连接的晶体管以及与所述第二电荷检测部连接的晶体管的晶体管区域。
(6)在(5)所记载的受光元件中，
在俯视观察时，所述分离部设置于与所述晶体管区域不同的区域。
(7)在(5)或者(6)所记载的受光元件中，
所述分离部设置于所述晶体管区域的两端的位置。
(8)在(1)至(7)中任一个所记载的受光元件中，
在俯视观察时，所述受光区域被所述分离部包围。
(9)在(2)至(7)中任一个所记载的受光元件中，
所述片上透镜被配置成，所述片上透镜的光轴位置成为被所述分离部包围的区域的大致中心位置。
(10)在(2)至(7)中任一个所记载的受光元件中，
所述片上透镜被配置成，所述片上透镜的光轴位置成为所述第一电荷检测部与所述第二电荷检测部之间的大致中间的位置。
(11)在(1)至(10)中任一个所记载的受光元件中，
在所述受光区域形成有多个所述第一电压施加部和所述第一电荷检测部以及所述第二电压施加部和所述第二电荷检测部。
(12)在(2)至(7)中任一个所记载的受光元件中，
所述分离部形成为贯通所述半导体层。
(13)在(2)至(7)中任一个所记载的受光元件中，
所述分离部从所述半导体层中的所述布线层侧的面形成至规定的深度。
(14)在(2)至(7)中任一个所记载的受光元件中，
所述分离部从所述半导体层中的所述片上透镜侧的面形成至规定的深度。
(15)在(14)所记载的受光元件中，
在所述半导体层中的所述布线层侧的面与所述分离部之间形成有氧化膜。
(16)在(1)至(15)中任一个所记载的受光元件中，
所述分离部至少由氧化膜形成。
(17)在(1)至(15)中任一个所记载的受光元件中，
所述分离部至少由固定电荷膜形成。
(18)在(1)至(15)中任一个所记载的受光元件中，
所述分离部至少由金属材料形成。
(19)在(1)至(15)中任一个所记载的受光元件中，
所述分离部至少由N型半导体区域或者P型半导体区域形成。
(20)在(2)至(7)中任一个所记载的受光元件中，
所述半导体层是P型半导体层，
所述分离部至少由N型半导体区域形成，向所述N型半导体区域施加向所述半导体层施加的电压以上的电压。
(21)在(1)至(20)中任一个所记载的受光元件中，
在所述受光区域不形成氧化膜。
(22)在(2)至(7)中任一个所记载的受光元件中，
所述第一电压施加部和所述第二电压施加部分别由形成于所述半导体层的第一P型半导体区域和第二P型半导体区域构成。
(23)在(2)至(7)中任一个所记载的受光元件中，
所述第一电压施加部和所述第二电压施加部分别由形成于所述半导体层的第一传输晶体管和第二传输晶体管构成。
(24)一种测距模块，具备：
受光元件；
光源，照射亮度周期性变动的照射光；以及
发光控制部，对所述照射光的照射时刻进行控制，
所述受光元件具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
Claims (24)
1.一种受光元件，其特征在于，具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
2.根据权利要求1所述的受光元件，其特征在于，
所述受光元件还具备：
片上透镜；
布线层；以及
半导体层，配置在所述片上透镜与所述布线层之间，
所述受光区域以及所述分离部形成于所述半导体层。
3.根据权利要求2所述的受光元件，其特征在于，
所述布线层至少具有具备反射部件的1层，
所述反射部件被设置成在俯视观察时与所述第一电荷检测部或者所述第二电荷检测部重叠。
4.根据权利要求2所述的受光元件，其特征在于，
所述布线层至少具有具备遮光部件的1层，
所述遮光部件被设置成在俯视观察时与所述第一电荷检测部或者所述第二电荷检测部重叠。
5.根据权利要求2所述的受光元件，其特征在于，
还具有设置有与所述第一电荷检测部连接的晶体管以及与所述第二电荷检测部连接的晶体管的晶体管区域。
6.根据权利要求5所述的受光元件，其特征在于，
在俯视观察时，所述分离部设置于与所述晶体管区域不同的区域。
7.根据权利要求5或6所述的受光元件，其特征在于，
所述分离部设置于所述晶体管区域的两端的位置。
8.根据权利要求1所述的受光元件，其特征在于，
在俯视观察时，所述受光区域被所述分离部包围。
9.根据权利要求2所述的受光元件，其特征在于，
所述片上透镜被配置成，所述片上透镜的光轴位置成为被所述分离部包围的区域的大致中心位置。
10.根据权利要求2所述的受光元件，其特征在于，
所述片上透镜被配置成，所述片上透镜的光轴位置成为所述第一电荷检测部与所述第二电荷检测部之间的大致中间的位置。
11.根据权利要求1所述的受光元件，其特征在于，
在所述受光区域形成有多个所述第一电压施加部和所述第一电荷检测部以及所述第二电压施加部和所述第二电荷检测部。
12.根据权利要求2所述的受光元件，其特征在于，
所述分离部形成为贯通所述半导体层。
13.根据权利要求2所述的受光元件，其特征在于，
所述分离部从所述半导体层中的所述布线层侧的面形成至规定的深度。
14.根据权利要求2所述的受光元件，其特征在于，
所述分离部从所述半导体层中的所述片上透镜侧的面形成至规定的深度。
15.根据权利要求14所述的受光元件，其特征在于，
在所述半导体层中的所述布线层侧的面与所述分离部之间形成有氧化膜。
16.根据权利要求1所述的受光元件，其特征在于，
所述分离部至少由氧化膜形成。
17.根据权利要求1所述的受光元件，其特征在于，
所述分离部至少由固定电荷膜形成。
18.根据权利要求1所述的受光元件，其特征在于，
所述分离部至少由金属材料形成。
19.根据权利要求1所述的受光元件，其特征在于，
所述分离部至少由N型半导体区域或者P型半导体区域形成。
20.根据权利要求2所述的受光元件，其特征在于，
所述半导体层是P型半导体层，
所述分离部至少由N型半导体区域形成，向所述N型半导体区域施加向所述半导体层施加的电压以上的电压。
21.根据权利要求1所述的受光元件，其特征在于，
在所述受光区域不形成氧化膜。
22.根据权利要求2所述的受光元件，其特征在于，
所述第一电压施加部和所述第二电压施加部分别由形成于所述半导体层的第一P型半导体区域和第二P型半导体区域构成。
23.根据权利要求2所述的受光元件，其特征在于，
所述第一电压施加部和所述第二电压施加部分别由形成于所述半导体层的第一传输晶体管和第二传输晶体管构成。
24.一种测距模块，其特征在于，具备：
受光元件；
光源，照射亮度周期性变动的照射光；以及
发光控制部，对所述照射光的照射时刻进行控制，
所述受光元件具备：
受光区域，具有：
第一电压施加部，被施加第一电压；
第一电荷检测部，设置于所述第一电压施加部的周围；
第二电压施加部，被施加与所述第一电压不同的第二电压；以及
第二电荷检测部，设置于所述第二电压施加部的周围；以及
分离部，该分离部配置于相互邻接的所述受光区域的边界，将所述受光区域分离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018-135352 | 2018-07-18 | ||
| JP2018135352 | 2018-07-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210325803U true CN210325803U (zh) | 2020-04-14 |
Family
ID=69164032
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921012940.7U Active CN210325803U (zh) | 2018-07-18 | 2019-07-01 | 受光元件以及测距模块 |
| CN201910584698.9A Active CN110739324B (zh) | 2018-07-18 | 2019-07-01 | 受光元件以及测距模块 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910584698.9A Active CN110739324B (zh) | 2018-07-18 | 2019-07-01 | 受光元件以及测距模块 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11538942B2 (zh) |
| EP (1) | EP3644378A4 (zh) |
| JP (1) | JP7451395B2 (zh) |
| KR (1) | KR102675996B1 (zh) |
| CN (2) | CN210325803U (zh) |
| TW (1) | TWI850238B (zh) |
| WO (1) | WO2020017341A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739324A (zh) * | 2018-07-18 | 2020-01-31 | 索尼半导体解决方案公司 | 受光元件以及测距模块 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7630488B2 (ja) * | 2020-02-10 | 2025-02-17 | ソニーセミコンダクタソリューションズ株式会社 | センサ装置、測距装置 |
| KR20220072257A (ko) | 2020-11-25 | 2022-06-02 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| US20240170516A1 (en) * | 2021-03-11 | 2024-05-23 | Sony Semiconductor Solutions Corporation | Imaging device and electronic apparatus |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050224842A1 (en) * | 2002-06-12 | 2005-10-13 | Takayuki Toyama | Solid-state imaging device, method for driving dolid-state imaging device, imaging method, and imager |
| KR100654342B1 (ko) * | 2005-02-07 | 2006-12-08 | 삼성전자주식회사 | 이미지 센서 |
| KR100827447B1 (ko) * | 2007-01-24 | 2008-05-06 | 삼성전자주식회사 | 이미지 센서와 그 제조 방법 및 이미지 센싱 방법 |
| JP2009008537A (ja) * | 2007-06-28 | 2009-01-15 | Fujifilm Corp | 距離画像装置及び撮像装置 |
| GB2474631A (en) | 2009-10-14 | 2011-04-27 | Optrima Nv | Photonic Mixer |
| WO2014113728A1 (en) * | 2013-01-17 | 2014-07-24 | Sionyx, Inc. | Biometric imaging devices and associated methods |
| US20170161557A9 (en) * | 2011-07-13 | 2017-06-08 | Sionyx, Inc. | Biometric Imaging Devices and Associated Methods |
| EP2960952B1 (en) * | 2014-06-27 | 2019-01-02 | Sony Depthsensing Solutions SA/NV | Majority carrier current assisted radiation detector device |
| WO2016167044A1 (ja) * | 2015-04-14 | 2016-10-20 | ソニー株式会社 | 固体撮像装置、撮像システムおよび距離計測方法 |
| JP6716902B2 (ja) * | 2015-12-11 | 2020-07-01 | 株式会社ニコン | 電子機器 |
| EP3439038A4 (en) * | 2016-03-31 | 2020-03-04 | Nikon Corporation | IMAGE DETECTING ELEMENT AND IMAGE DETECTING DEVICE |
| WO2018074530A1 (en) * | 2016-10-18 | 2018-04-26 | Sony Semiconductor Solutions Corporation | Photodetector |
| JP7058479B2 (ja) * | 2016-10-18 | 2022-04-22 | ソニーセミコンダクタソリューションズ株式会社 | 光検出器 |
| KR102531774B1 (ko) * | 2017-01-19 | 2023-05-16 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 거리측정 소자 |
| US10840284B2 (en) * | 2017-09-28 | 2020-11-17 | Sony Semiconductor Solutions Corporation | Imaging element with a first and second converging portion for converging light between a first and second signal extraction portion of adjacent pixels |
| CN210325803U (zh) * | 2018-07-18 | 2020-04-14 | 索尼半导体解决方案公司 | 受光元件以及测距模块 |
-
2019
- 2019-07-01 CN CN201921012940.7U patent/CN210325803U/zh active Active
- 2019-07-01 CN CN201910584698.9A patent/CN110739324B/zh active Active
- 2019-07-04 US US16/633,710 patent/US11538942B2/en active Active
- 2019-07-04 KR KR1020207002215A patent/KR102675996B1/ko active Active
- 2019-07-04 EP EP19836783.1A patent/EP3644378A4/en not_active Withdrawn
- 2019-07-04 WO PCT/JP2019/026576 patent/WO2020017341A1/ja not_active Ceased
- 2019-07-04 JP JP2020502250A patent/JP7451395B2/ja active Active
- 2019-07-11 TW TW108124421A patent/TWI850238B/zh active
-
2022
- 2022-12-27 US US18/089,293 patent/US11916154B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110739324A (zh) * | 2018-07-18 | 2020-01-31 | 索尼半导体解决方案公司 | 受光元件以及测距模块 |
| CN110739324B (zh) * | 2018-07-18 | 2025-08-19 | 索尼半导体解决方案公司 | 受光元件以及测距模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3644378A4 (en) | 2020-11-18 |
| US11916154B2 (en) | 2024-02-27 |
| WO2020017341A1 (ja) | 2020-01-23 |
| EP3644378A1 (en) | 2020-04-29 |
| US20210135021A1 (en) | 2021-05-06 |
| JP7451395B2 (ja) | 2024-03-18 |
| KR20210033935A (ko) | 2021-03-29 |
| CN110739324A (zh) | 2020-01-31 |
| TW202013761A (zh) | 2020-04-01 |
| US11538942B2 (en) | 2022-12-27 |
| KR102675996B1 (ko) | 2024-06-18 |
| CN110739324B (zh) | 2025-08-19 |
| JPWO2020017341A1 (ja) | 2021-07-15 |
| TWI850238B (zh) | 2024-08-01 |
| US20230137903A1 (en) | 2023-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7175655B2 (ja) | 受光素子および測距モジュール | |
| JP6691101B2 (ja) | 受光素子 | |
| CN113764450B (zh) | 光接收元件 | |
| CN110959195B (zh) | 光接收元件和测距模块 | |
| CN210325801U (zh) | 受光元件以及测距模块 | |
| CN210325800U (zh) | 受光元件以及测距模块 | |
| CN210325802U (zh) | 受光元件以及测距模块 | |
| WO2020017338A1 (ja) | 受光素子および測距モジュール | |
| JP2021176154A (ja) | 受光素子および測距モジュール | |
| CN210325803U (zh) | 受光元件以及测距模块 | |
| JPWO2020017342A1 (ja) | 受光素子および測距モジュール | |
| JPWO2020017340A1 (ja) | 受光素子および測距モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |