[go: up one dir, main page]

CN1973370A - 用于改进的对准工艺集成的成角的细长特征部 - Google Patents

用于改进的对准工艺集成的成角的细长特征部 Download PDF

Info

Publication number
CN1973370A
CN1973370A CNA200580021087XA CN200580021087A CN1973370A CN 1973370 A CN1973370 A CN 1973370A CN A200580021087X A CNA200580021087X A CN A200580021087XA CN 200580021087 A CN200580021087 A CN 200580021087A CN 1973370 A CN1973370 A CN 1973370A
Authority
CN
China
Prior art keywords
alignment
features
alignment characteristics
major axis
characteristics portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200580021087XA
Other languages
English (en)
Other versions
CN1973370B (zh
Inventor
K·休金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1973370A publication Critical patent/CN1973370A/zh
Application granted granted Critical
Publication of CN1973370B publication Critical patent/CN1973370B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Prostheses (AREA)
  • Slide Fasteners, Snap Fasteners, And Hook Fasteners (AREA)
  • Liquid Crystal (AREA)

Abstract

细长特征部可至少部分地结合于对准区中。该对准区可由沿第一轴对准的多个对准特征部来限定。细长特征部的长轴可以既不平行于第一轴也不垂直于第一轴。对准特征部对准不平行于第一轴的第二轴。第二轴可以既不平行于长轴也不垂直于长轴。

Description

用于改进的对准工艺集成的成角的细长特征部
背景
集成电路可通过形成一系列的图案化层来制造。可用于集成电路的制造的一种工艺是化学机械抛光(CMP)工艺。化学机械抛光工艺利用抛光系统和衬底(例如，晶片)表面之间的化学和物理相互作用来改进表面的平面度。
CMP工艺中的一个关注点是将晶片在其整个表面上均匀地抛光，以获得期望的平面度。然而，具有较多特征部的衬底的区域一般以不同于具有较少特征部的区域的速率抛光。
为了降低抛光不均匀性，可增加称为“实体模型化(dummification)”特征部的特定特征部。图1示出包括规则排列的正方形特征部120的实体模型化栅格110。这些特征部可提供更均匀的特征部密度，但对于实际的电路设计是不需要的。因此，实体模型化可提高CMP工艺的均匀性。例如，CMP工艺可通过将实体模型化区的密度与其周围更精密地匹配来改进。然而，当在对准特征部附近使用时，证明特征部110是有问题的。
对准特征部一般是由平板印刷系统用于确定与前一层的适当对准，以用与前一图案化层的正确空间关系来图案化新层的一组平行线。利用明视场(视频)对准或暗视场(衍射)对准来检测对准特征部。采用这些方案中的任一种，位于对准特征部附近的特征部(诸如实体模型化特征部110)可与对准光相互作用，并阻止对准特征部的正确检测。结果，一般在对准特征部附近的区域省略实体模型化。
附图说明
图1是实体模型化特征部的栅格。
图2示出用于单轴对准的对准特征部。
图3A示出具有诸如图2所示的对准特征部的对准区，它具有包含于对准区中的正方形实体模型化特征部。
图3B示出基于诸如图3A所示的构造的归一化模拟对比度的曲线图。
图4A示出根据现有技术的没有实体模型化的区域中的对准特征部。
图4B示出基于诸如图4A所示的构造的归一化模拟对比度的曲线图。
图5A示出根据一个实现的可提供对准和制造工艺的改进集成的六边形特征部。
图5B示出基于如图5A所示的构造的归一化模拟对比度的曲线图。
图6A示出包括成角的细长特征部的实现。
图6B示出基于如图6A所示的构造的归一化模拟对比度的曲线图。
图7A示出对于不同密度的实体模型化的模拟明视场对比信号。
图7B和7C示出结合于对准区中的不同密度的实体模型化特征部的两个实现。
图7D示出对于图7B和7C的构造的模拟明视场对比信号。
图8A和8B示出与对准特征部成不同的相对角度的实体模型化特征部的两个实现。
图8C示出用于图8A和8B的构造的模拟明视场对比信号。
图9示出双轴对准标记的实现。
图10示出至少部分地包含于对准区中的具有成角特征部的分区覆盖标记。
在各个图中相似的参考符号指的是相似的元素。
详细描述
此处描述的系统和技术可允许对准和制造工艺的改进的集成。
图2示出位于正方形实体模型化特征部220附近的对准特征部230A到230C(例如，沟槽)的示例。对准特征部230A到230C可用于对准平板印刷系统，以使连续的层以正确的空间关系来图案化。对准特征部230A到230C具有线宽L(它可在约0.1微米到0.4微米之间或更多)，并可由具有约4微米到约20微米的宽度的间隔分隔。当然，可采用很多种其它的线和间隔宽度。
在对准过程中，光沿一个或多个测量轴扫描。光与特征部230A到230C相互作用并在检测器中检测。在对准特征部附近的其它特征部也可与对准光相互作用，因此可使对准特征部的检测更困难。
对准特征部230A到230C可限定一个对准区238，它横跨由特征部230A和230C的外边缘231A和231C限定，并由从特征部230A的顶部232A延伸到特征部230C的顶部232C的线和从特征部230A的底部233A延伸到特征部230C的底部233C的线进一步限定的区域。对准区238延伸到先前的层，以及其中形成对准特征部的层。位于对准区238内的除对准特征部外的特征部(在当前层，或在先前层)可与对准光相互作用，并因此在对准过程中干扰对准特征部的检测。
在一些实现中，可限定延伸的对准区235。延伸的对准区235在底部和顶部以对准区238的顶部和底部边界的延伸为边界，而在左侧以线236为边界，在右侧以线237为边界。线236可以距离外边缘231A约S到2S之间的距离，而线237可距离外边缘231C约S到2S的距离。延伸的对准区235也延伸到先前的层。延伸的对准区235内的特征部也可与对准光相互作用并使检测对准特征部更困难。例如，区域235中在线236和外边缘231A之间的部分内的特征部可干扰对准标记的边缘的检测。
可采用明视场(视频)或暗视场(衍射)对准来实现对准。在明视场对准中，对准特征部被照亮，且利用所检测的图像来确定对准。在暗视场对准中，相干光(例如，来自于激光源的光)入射到对准特征部上。检测所得的衍射图并利用它来确定平板印刷系统的对准。
对准标记可称为单轴或双轴对准标记。单轴标记用于在单一方向(例如，x或y方向)上对准平板印刷系统。为了在x和y两个方向(或等效地，在两个平行方向上，使得这两个方向覆盖对准平面)上对准系统，可采用两个单轴标记。双轴对准标记可用于在两个方向(例如，x和y方向，或覆盖对准平面的其它方向)上对准平板印刷系统。
图3A示出一个示例，其中细长的对准特征部包括单轴明视场对准沟槽330A到330C，且其中在对准特征部附近使用实体模型化特征部320。在图3A中，亮区表示线或高起区，而暗区表示诸如孔或沟槽等凹陷区。注意，术语“附近”不仅应用于与对准特征部相同的层上的实体模型化特征部，而且应用于先前的层中的实体模型化特征部。在对准过程中实体模型化特征部在对准特征部的附近(如果如此放置)，它与对准光相互作用并生成可由配置成检测对准特征部的检测器接收。
例如，实体模型化特征部320包含于对准区338中(以及区338的外部)。实体模型化特征部320可在与对准沟槽330A到330C相同的层上，或者在不同的(例如，先前的)层上。对准区338中的实体模型化特征部320可导致对比度改变，这干扰检测对准特征部的能力。
上述的一个例子示于图3B中。图3B示出诸如叠加在50％密度的正方形实体模型化栅格上的图3A的沟槽330A到330C之类的三个对准沟槽的明视场对比信号模拟。由实体模型化栅格生成的信号使检测对准标记的位置比没有实体模型化特征部的对准区更困难。
图4A和4B示出解决上述问题的方案。图4A示出没有实体模型化特征部的延伸的对准区435。注意，在图4A的实现中，区域435比类似于图2的对准区238限定的对准区438大。即，对于比由对准特征部自身限定的区域大的区域省略实体模型化。图4B示出通过在y方向上合并图4A的图像获得的明视场对比信号模拟。如图4B所示，可通过在对准特征部附近省略实体模型化区来减小或消除实体模型化区的影响。
虽然这允许更容易地检测对准特征部，但它可形成由于工艺变化问题而引起的工艺集成问题。例如，CMP工艺可使区域435比周围区域和在区域435和晶片的周围部分之间的界面处抛光更多，导致区域435中的凹陷和其它缺陷。
图5A示出一种实现，其中一般为六边形的特征部522可用于实体模型化。利用六边形特征部522而不是图1的特征部110之类的正方形特征部可减小由实体模型化特征部而不是诸如沟槽530A、530B和530C之类的对准特征部生成的对比信号。图5A示出63％图案密度(示为白色)和37％孔密度(示为灰色)的六边形实体模型化特征部。如图5A所示，测量轴是x和y轴。
图5B示出基于图5A的构造的归一化模拟对比度的曲线图。图5B与图3B相比，所生成的交变信号小于以50％密度的正方形栅格生成的信号。因此，利用六边形特征部而不是正方形特征部来检测对准特征部可能更容易。然而，一些交变信号可利用六边形特征部来生成。此外，随着六边形特征部的密度增加，所生成的交变信号的幅度可减小。因此，将六边形特征部结合于对准区中在一些应用中是不理想的。
图6A示出多个成角的细长特征部626的实现，它可在不过度地牺牲对准特征部的检测的前提下提供改进的工艺集成。注意，虽然特征部626可用于实体模型化，但以下的描述应用于可位于对准特征部附近的其它特征部。然而，在以下的讨论中，特征部626称为实体模型化特征部，因为它们可用于实体模型化。
实体模型化特征部626是细长的：即，其长尺寸(例如，长度)大于其短尺寸(例如，宽度)。例如，细长的实体模形化特征部的长度至少是其宽度的三倍。当然，长尺寸和短尺寸之比可以更大，例如，10比1。实体模型化特征部可以是线形的；因此，实体模型化可称为线/间隔实体模型化。
多个细长特征部中的一个的至少一部分可包含于对准区中。即，实体模型化特征部626的至少一部分可包含于诸如类似于图2的区域238来定义的图6的区域638之类的对准特征部中。对准区638包括诸如所示的具有长轴的特征部630A到630C等多个细长(例如，线形)对准特征部。对准特征部630A到630C可用于在平板印刷过程中对准平板印刷系统，或者用于确定覆盖参数。如图6A所示，测量轴是x和y轴。
对准特征部的长轴和细长特征部的长轴关于彼此成角度θ。角度θ既不是零也不是九十度：即，对准特征部的长轴和细长特征部的长轴彼此间既不垂直也不平行。
随着θ接近零或九十度，所检测的信噪比减小。对于最小可接受的信噪比，可接受的值θ取决于视场和线或间隔宽度。对于特定的期望信噪比S、特定的线宽L和特定的视场高度H，与零或九十度的最小可接受的差Δθm由下式给出：Δθm＝cos-1(LS/H)。一般而言，在约二度到约八十八度之间的相对角度(Δθm约为二度)可提供可接受的信噪比。然而，对于一些实现，可使用更大范围的角度。
图6B示出以对准特征部630A到630C和如图6A所示的成角实体模型化特征部626获得的模拟明视场对比信号。与以正方形实体模型哈特征部生成的间歇信号相反，从实体模型化生成的背景对比信号一般是恒定的。因此可将信号在不过度地牺牲信号质量的前提下显著放大。这允许使用生成相对弱的信号的对准特征部。
再次参考图6A，所示的实体模型化特征部626中的一个的宽度表示为L，而两个接连的实体模型化特征部626之间的特定间隔的宽度表示为S。虽然图6A示出的线宽全部相等，但它们不必如此(例如，对于i条线，可将不同的值Li用于不同的线)。类似地，间隔的宽度可以改变。虽然线和间隔的宽度可以改变，但一般选择线的密度以提供期望的特征部密度。例如，可选择线密度，以使对准特征部附近的总特征部密度更精确地匹配该层周围的图案密度，足以获得期望的平面度级别。
注意，对准特征部附近的特征部密度和图案密度两者一般按照特定的窗口尺寸来讨论。即，特征部密度是由特征部(而不是特征部之间的间隔)覆盖的窗口的百分比。窗口尺寸被选为足够大以使所确定的密度提供总密度的正确反映，同时足够小以反映特征部密度的空间变化。
图7A示出在没有对准特征部的情况下，以具有不同的线/间隔密度(17、33、50、67和83％的线密度)的诸如图6A的特征部626之类的成角细长特征部获得的模拟明视场对比信号。图7A示出在对准过程中由成角细长特征部生成的信号一般是恒定的信号。因此可放大信号而不显著破坏检测对准特征部的能力。
图7B示出具有17％线密度的实现，而图7C示出具有83％线密度的实现。图7D示出对于图7C和7D的实现的模拟明视场对比信号。虽然对准特征部的归一化信号振幅随者线密度的增加而减小，但因为实体模型化特征部的影响一般是恒定的，所以可将信号放大以增大信号电平。因此，检测对准特征部的能力没有被过度地牺牲。
可采用不同的相对角度。图8A和8B示出其中对准特征部的长轴和细长特征部的长轴之间的相对角度分别是63.4和26.6度的实现。图8C示出两个实现产生由于细长特征部引起的基本类似的对比信号。此外，尽管x位置移位了，但对准特征部的归一化信号振幅是相同的。
在一些实现中，可采用双轴标记。双轴标记一般允许利用相同的标记来确定覆盖对准平面的两个轴中的对准。图9示出具有成角的实体模型化特征部926的Nikon双轴x/y标记的示例。图9包括多个垂直对准特征部930V和多个水平对准特征部930H。例如，对准区938从对准特征部930V的第一外边缘延伸到对准特征部930V的第二外边缘。对准区938从包括对准特征部的当前层向下延伸到一个或多个先前层。成角特征部926对于特征部930V成角度θ，并对于特征部930H成角度(90-θ)。角度θ既不是零也不是九十度；即成角细长特征部的长轴既不平行于特征部930V或930H的长轴也不垂直于特征部930V或930H长轴。注意，术语“平行”意思是向量叉积基本是零，而术语“垂直”意思是向量点积基本是零。如以上所讨论的，该特征部不必在同一平面中。
另一种类型的对准特征部是覆盖特征部。覆盖测量的目的是确定连续层对准的良好程度。除对准平板印刷系统外，诸如图6A的特征部626之类的成角实体模型化特征部可用于覆盖测量。覆盖测量一般利用诸如由KLA-Tencor制造的配准工具之类的配准工具来获得。
图10示出采用诸如KLA-Tencor高级成像计量学(AIM)覆盖标记之类的覆盖标记的实现。覆盖标记包括对准区1038中的多个对准特征部1030，且可在包括成角细长特征部1026的层以上的不同层中图案化。
成角细长特征部可与其它类型的对准特征部一起使用。例如，成角细长特征部可与双轴分区对准方案一起使用。
类似于图6A的特征部626，特征部1026是成角的。非成角特征部可用于具有单轴标记的实体模型化，并可与类似于图10所示的覆盖标记的分区标记一起使用。然而，与如图10所示的分区覆盖标记或与分区对准标记一起使用成角特征部可消除或减小在分区边界生成的假信号，这在非成角特征部中可能发生。
如上所述的对准特征部可如下使用。对于其中对准特征部用于对准平板印刷系统的实现，光可被发射到一个或多个细长对准特征部(例如，多个线形对准特征部)，其中成角细长模型特征部位于对准特征部的附近。光与对准特征部和实体模型化特征部相互作用。然而，由于对准和实体模型化特征部的形状和相对方向，对应于实体模型化特征部的接收的光一般是恒定的背景信号。
然后分析所接收的光以确定平板印刷系统的对准状态。一部分平板印刷系统相对于衬底上的对准标记的位置误差可由平板印刷系统在晶片的曝光期间确定并校正到可接受的限度内。
对于其中对准特征部用于确定覆盖的实现，可将光发射到一个或多个细长对准特征部(例如，包含于覆盖标记中的细长对准特征部)，其中成角细长模型特征部位于对准特征部的附近。此外，光与对准特征部和实体模型化特征部相互作用，但实体模型化特征部的影响是恒定的。可分析所接收的光并可确定覆盖。
已描述了多个应用，然而，应该理解，可在不背离本发明的精神和范围的前提下进行各种修改。例如，可使用实体模型化特征部的角度和形状方面的一些变体。一般而言，有一个期望的信噪比，且可容许由于实体模型化特征部引起的一些噪声。此外，对于特定的层设计有可接受的线/间隔密度范围。
同样，尽管以上描述了与特定的“实体模型化”特征部一起使用的技术，但应该理解这些技术可与任何半导体特征部一起使用。此外，虽然以上描述讨论了在晶片上图案化的实体模型化和对准特征部，但它们可结合于诸如掩模、光罩、衬底等一个或多个半导体部件中。在一些实现中，成角实体模型化特征部可与暗视场对准方案一起使用。因此，其它实现落入所附权利要求书的范围内。

Claims (41)

1.一种方法，包括：
在一个或多个半导体部件上形成多个细长特征部，所述细长特征部各自具有基本沿长轴的相关联的长尺寸以及相关联的短尺寸，所述相关联的长尺寸大于所述相关联的短尺寸；以及
在所述一个或多个半导体部件中的至少一个上形成多个对准特征部，所述多个对准特征部基本沿长轴对准，所述多个对准特征部限定一对准区，所述对准区以第一外部对准特征部和第二外部对准特征部为边界且向下延伸，其中所述多个细长特征部中的至少一个的一部分包含于所述对准区中；以及
其中所述多个细长特征部的长轴和所述对准特征部的长轴彼此既不平行也不垂直。
2.如权利要求1所述的方法，其特征在于，所述细长特征部包括形成于衬底上的实体模型化特征部。
3.如权利要求1所述的方法，其特征在于，所述多个细长特征部中的一个或多个至少部分地位于第一对准特征部和第二对准特征部之间。
4.如权利要求1所述的方法，其特征在于，所述多个对准特征部形成于当前层中，且其中所述多个细长特征部中的一个或多个形成于先前层中。
5.如权利要求1所述的方法，其特征在于，所述细长特征部是线形的。
6.如权利要求1所述的方法，其特征在于，所述对准特征部被构造成确定平板印刷系统的对准参数。
7.如权利要求6所述的方法，其特征在于，所述对准特征部包含于双轴对准标记中。
8.如权利要求1所述的方法，其特征在于，所述对准特征部包含于单轴对准标记中。
9.如权利要求1所述的方法，其特征在于，所述对准特征部被构造成确定覆盖参数。
10.如权利要求1所述的方法，其特征在于，所述一个或多个半导体部件包括掩模、光罩和衬底中的至少一个。
11.如权利要求1所述的方法，其特征在于，所述多个对准特征部的长轴对于所述多个细长特征部的长轴成角度θ，且其中θ包含于从约二度到约八十八度的范围中。
12.如权利要求1所述的方法，其特征在于，所述多个对准特征部具有平均线宽L，且其中所述多个对准特征部的长轴对于所述多个细长特征部的长轴成角度θ，且其中对于特定的信噪比S、特定的视场高度H，θ在度加Δθm和九十度减Δθm之间，其中Δθm＝cos-1(LS/H)。
13.一种方法，包括：
将光发射到具有沿第一轴的长尺寸和短尺寸的多个细长对准特征部，其中发射的光在对准过程中与所述多个对准特征部相互作用；
将光发射到各自具有沿长轴的相关联的长尺寸和相关联的短尺寸的多个细长特征部，其中所述光在对准过程中与所述多个细长特征部中的至少一个相互作用，其中所述细长特征部的长轴和所述第一轴彼此既不平行也不垂直；
接收与所述多个对准特征部相互作用的光以及与所述多个细长特征部相互作用的光作为接收光；以及
基于所述接收光确定对准参数。
14.如权利要求13所述的方法，其特征在于，所述接收光从所述多个对准特征部中的至少一个反射。
15.如权利要求13所述的方法，其特征在于，所述接收光包括由所述多个对准特征部中的至少一个散射的衍射光。
16.如权利要求15所述的方法，其特征在于，所述衍射光包括至少一个非零阶衍射光。
17.如权利要求13所述的方法，其特征在于，所述第一轴和所述多个细长特征部的长轴彼此成角度θ，且其中θ在约二度到约八十八度之间。
18.如权利要求17所述的方法，其特征在于，所述多个细长特征部形成于集成电路中比所述多个对准特征部低的层中。
19.如权利要求13所述的方法，其特征在于，所述对准参数表示平板印刷系统的对准。
20.如权利要求13所述的方法，其特征在于，所述对准参数表示电路结构的第一层和第二层之间的覆盖。
21.如权利要求13所述的方法，其特征在于，所述细长特征部包括实体模型化特征部。
22.如权利要求13所述的方法，其特征在于，所述对准特征部包含于对准标记和覆盖结构中的至少一个中。
23.如权利要求13所述的方法，其特征在于，所述多个对准特征部具有平均线宽L，且其中所述第一轴对于所述多个细长特征部的长轴成角度θ，且其中对于特定的信噪比S、特定的视场高度H，θ在度加Δθm和九十度减Δθm之间，其中Δθm＝cos-1(LS/H)。
24.一种装置，包括：
沿位于一个或多个半导体部件上的第一轴对准的多个对准特征部；
位于由所述多个对准特征部限定的对准区中的多个细长特征部，所述细长特征部具有长轴，所述长轴既不平行于所述第一轴也不垂直于所述第一轴。
25.如权利要求24所述的装置，其特征在于，还包括沿第二轴对准的另外的多个对准特征部，所述第二轴既不平行于第一轴也不垂直于所述第一轴。
26.如权利要求25所述的装置，其特征在于，所述第二轴还既不平行于所述长轴也不垂直于所述长轴。
27.如权利要求24所述的装置，其特征在于，所述对准区从当前层上的第一外部对准特征部的外边缘延伸到第二外部对准特征部的外边缘，所述对准区向下延伸到一个或多个先前层。
28.如权利要求24所述的装置，其特征在于，所述一个或多个细长特征部至少部分地包含于当前层上的对准区中。
29.如权利要求24所述的装置，其特征在于，所述一个或多个细长特征部至少部分地包含于先前层上的对准区中。
30.如权利要求24所述的装置，其特征在于，所述一个或多个细长特征部具有长度和宽度，所述长度至少是所述宽度的三倍。
31.如权利要求24所述的装置，其特征在于，所述一个或多个细长特征部是线形的。
32.如权利要求31所述的装置，其特征在于，所述多个对准特征部是线形的。
33.如权利要求24所述的装置，其特征在于，所述细长特征部的长轴和所述第一轴成角度θ，且其中θ在约二度到约八十八度之间。
34.如权利要求24所述的装置，其特征在于，所述多个对准特征部具有平均线宽L，且其中所述第一轴对于所述多个细长特征部的长轴成角度θ，且其中对于特定的信噪比S、特定的视场高度H，θ在零度加Δθm和九十度减Δθm之间，其中Δθm＝cos-1(LS/H)。
35.如权利要求24所述的装置，其特征在于，所述多个对准特征部包含于对准标记中。
36.如权利要求24所述的装置，其特征在于，所述多个对准特征部包含于覆盖结构中。
37.如权利要求24所述的装置，其特征在于，所述一个或多个半导体部件包括掩模、光罩和半导体衬底中的至少一个。
38.如权利要求24所述的装置，其特征在于，还包括平板印刷系统，且其中所述一个或多个半导体部件包含于平板印刷系统中。
39.一种装置，包括：
限定对准区的多个对准特征部；
多个基本为六边形的特征部，所述基本为六边形的特征部中的一个的至少一部分位于所述对准区中。
40.如权利要求39所述的装置，其特征在于，所述对准区从第一对准特征部的外边缘延伸到第二对准特征部的外边缘，并进一步向下延伸到一个或多个先前层。
41.如权利要求39所述的装置，其特征在于，所述一个或多个基本为六边形的特征部是实体模型化特征部。
CN200580021087XA 2004-06-23 2005-06-03 用于改进的对准工艺集成的成角的细长特征部 Expired - Fee Related CN1973370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/875,065 US7315087B2 (en) 2004-06-23 2004-06-23 Angled elongated features for improved alignment process integration
US10/875,065 2004-06-23
PCT/US2005/019723 WO2006011942A1 (en) 2004-06-23 2005-06-03 Angled elongated features for improved alignment process integration

Publications (2)

Publication Number Publication Date
CN1973370A true CN1973370A (zh) 2007-05-30
CN1973370B CN1973370B (zh) 2010-08-11

Family

ID=35457324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580021087XA Expired - Fee Related CN1973370B (zh) 2004-06-23 2005-06-03 用于改进的对准工艺集成的成角的细长特征部

Country Status (4)

Country Link
US (2) US7315087B2 (zh)
CN (1) CN1973370B (zh)
TW (1) TWI299200B (zh)
WO (1) WO2006011942A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687925B2 (en) * 2005-09-07 2010-03-30 Infineon Technologies Ag Alignment marks for polarized light lithography and method for use thereof
US7564554B2 (en) * 2006-06-30 2009-07-21 Intel Corporation Wafer-based optical pattern recognition targets using regions of gratings
TWI373694B (en) * 2007-08-09 2012-10-01 Nanya Technology Corp Exposure methiod
US8804137B2 (en) * 2009-08-31 2014-08-12 Kla-Tencor Corporation Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
FI123378B (fi) 2010-04-29 2013-03-15 Planmed Oy Lääketieteellisen röntgenkuvauslaitteiston tutkimusaukko
FI125531B (fi) 2010-04-29 2015-11-13 Planmed Oy Lääketieteellinen röntgenkuvauslaitteisto
US8564143B2 (en) * 2012-02-06 2013-10-22 United Microelectronics Corp. Overlay mark for multiple pre-layers and currently layer
TWI603216B (zh) * 2012-11-21 2017-10-21 克萊譚克公司 處理相容分段目標及設計方法
US9698108B1 (en) 2015-12-23 2017-07-04 Intel Corporation Structures to mitigate contamination on a back side of a semiconductor substrate
US9653404B1 (en) * 2016-08-23 2017-05-16 United Microelectronics Corp. Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer
US11914290B2 (en) 2019-07-24 2024-02-27 Kla Corporation Overlay measurement targets design
US11013476B1 (en) 2020-06-08 2021-05-25 SIMULATE Technologies, LLC Weightbearing simulation assembly and methods of using the same to image a subject
KR20230038285A (ko) * 2020-07-20 2023-03-17 어플라이드 머티어리얼스, 인코포레이티드 광학 디바이스들 및 광학 디바이스 계측 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104348A (ja) * 1986-10-21 1988-05-09 Toko Inc 半導体装置
US6396160B1 (en) * 1999-09-14 2002-05-28 International Business Machines Corporation Fill strategies in the optical kerf
JP2001313293A (ja) * 2000-05-01 2001-11-09 Seiko Epson Corp 半導体装置
US6571485B1 (en) * 2001-11-30 2003-06-03 United Microelectronics Corp. Structure of an overlay mark and its dosimetry application

Also Published As

Publication number Publication date
TWI299200B (en) 2008-07-21
WO2006011942A1 (en) 2006-02-02
US7468331B2 (en) 2008-12-23
US20050285283A1 (en) 2005-12-29
US7315087B2 (en) 2008-01-01
CN1973370B (zh) 2010-08-11
US20080092353A1 (en) 2008-04-24
TW200603323A (en) 2006-01-16

Similar Documents

Publication Publication Date Title
US7468331B2 (en) Angled elongated features for improved alignment process integration
CN1973371A (zh) 用于改进的对准工艺集成的细长特征部
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
US7838310B2 (en) Tunable alignment geometry
US20080230929A1 (en) Overlay mark of semiconductor device and semiconductor device including the overlay mark
US20060160037A1 (en) Automated sub-field blading for leveling optimization in lithography exposure tool
US7772710B2 (en) Zero-order overlay targets
US8674524B1 (en) Alignment marks and a semiconductor workpiece
JP4525067B2 (ja) 位置ずれ検出用マーク
US6864589B2 (en) X/Y alignment vernier formed on a substrate
KR100810157B1 (ko) 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법
JP2007049074A (ja) 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
JPH06324475A (ja) レチクル
KR100587035B1 (ko) 반도체 웨이퍼의 정렬마크 형성방법
KR100614796B1 (ko) 기판 정렬 방법
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope
KR20070098029A (ko) 반도체 집적 회로 장치
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
Sethi et al. Advanced photolithographic process modeling and characterization via wafer flatness measurements
JP2002090115A (ja) 計測マーク検出装置、検出方法および半導体装置の製造方法
KR20010058603A (ko) 중첩 정확도 측정의 신뢰성 향상을 위한 반도체 소자 제조방법
JP2005347305A (ja) 位置ずれ検出用マークおよび位置ずれ検出方法
JP2007184345A (ja) 半導体装置及びその製造方法、合わせ検査マーク
KR20060006135A (ko) 반도체 제조공정의 오버레이 측정방법
KR20040091982A (ko) 반도체 소자의 오버레이 측정 패턴 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20170603

CF01 Termination of patent right due to non-payment of annual fee