[go: up one dir, main page]

CN1669149A - 图像传感器以及图像传感器模块 - Google Patents

图像传感器以及图像传感器模块 Download PDF

Info

Publication number
CN1669149A
CN1669149A CNA038172429A CN03817242A CN1669149A CN 1669149 A CN1669149 A CN 1669149A CN A038172429 A CNA038172429 A CN A038172429A CN 03817242 A CN03817242 A CN 03817242A CN 1669149 A CN1669149 A CN 1669149A
Authority
CN
China
Prior art keywords
transistor
aforementioned
insulating film
imageing sensor
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038172429A
Other languages
English (en)
Other versions
CN100477238C (zh
Inventor
大川成实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1669149A publication Critical patent/CN1669149A/zh
Application granted granted Critical
Publication of CN100477238C publication Critical patent/CN100477238C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供一种避免画质和读取速度的劣化，可以实现小型化、消耗电力降低化、高速化的图像传感器。其由像素单元(14)、和由MOS晶体管等构成的外围电路(12)以及输入输出电路(13)构成，该像素单元(14)由连接在电源上的光电二极管(31)以及复位晶体管(32)、和检测光电二极管(31)的信号电压的检测晶体管(33)、以及选择检测晶体管(33)并读取信号电压的选择晶体管(34)构成。复位晶体管(32)以及检测晶体管(33)的栅极绝缘膜(60A)比选择晶体管(34)的栅极绝缘膜(60B)形成得厚些。

Description

图像传感器以及图像传感器模块
技术领域
本发明涉及半导体装置及其制造方法，尤其涉及可实现小型化和高性能化的CMOS图像传感器。
作为固体摄像元件，使用的是CCD图像传感器以及CMOS图像传感器。CCD图像传感器具有高感光度·高画质的特点。另一方面，CMOS图像传感器具有可以用一个电源驱动，且消耗电力为CCD图像传感器的1/10的特点。近年来，呈现出将CMOS图像传感器的这种特点应用在手机、携带终端上的趋势。
背景技术
CMOS图像传感器具有如下优越的特点，其可以与摄像单元和信号处理电路形成在同一个半导体基板上，且能够用与系统LSI等的半导体集成电路相同的制造工序进行制造。
图1是表示CMOS图像传感器的结构的方块图。
参照图1，CMOS图像传感器200由光接收单元201、控制光接收单元201的驱动电路202、读取光接收单元201接收的光的光量并转换成数字数据的读取电路203等构成。光接收单元201，由大量的像素单元构成，如CIF(CommonIntermediate Format，352像素×288像素)和VGA(Video Graphics Array，640像素×480像素)等那样，与电视电话和PC的图像吻合地，像素单元配置成矩阵状。光接收单元201上成像的图像分解成各个像素单元，转换成与光量相应的电压。
图2是表示像素单元的等级电路的图。
参照图2，像素单元由用光电转换生成并积蓄与接收光的光量成比例的信号电荷的光电二极管211，以及用于将光电二极管211上积蓄的信号电荷作为电压反复读取的3个n沟道MOS晶体管212～214构成。下面，对像素单元的具体动作进行说明。
首先，当复位信号输入到复位晶体管212时，复位晶体管212处于导通，光电二极管211的阴极的电压设置到复位电压(＝电源电压VM)。然后接收一定时间的光时，由光电效果产生与光量成比例的电子，积蓄在阴极上，降低阴极的电压。当由选择信号而使选择晶体管214导通时，光电二极管211的阴极的电压通过检测晶体管213的栅极，从选择晶体管214到图1所示的读取电路203并读取。
如果该光电效果导致的产生电子数相同，则光电二极管211的接合电容和检测晶体管213的栅极电容的和越小，光电二极管211的阴极的电压变化量越大。因此光电二极管211的接合电容以及检测晶体管213的栅极电容越小，对光量的感光度就越高。
另一方面，要求CMOS图像传感器的高像素数化，即提高画质以及小型化等。为了满足这些要求，由于需要使得像素单元和驱动电路等的小型化，可以考虑按照比例规则使用更加精密规则的处理方法。这样的方法中，需要缩小CMOS晶体管的栅极长度且栅极绝缘膜的薄膜化。比如，在栅极长度为0.35μm的处理方法中需要栅极绝缘膜的膜厚为7～8nm，0.25μm的处理方法中为需要大约5nm，0.18μm的处理方法中为需要大约3nm的厚度的栅极绝缘膜。
然而，使用更加精细的处理方法时会产生种种问题。下面对这些问题进行详细叙述。
首先，当对栅极绝缘膜薄膜化时，一般增大了栅极漏电流。由于如图2所示的检测晶体管213的栅电极与光电二极管211的阴极连接，所以当检测晶体管213的栅极漏电流增大时破坏了在阴极中积蓄的信号电荷。尤其，在0.25μm或其以下的处理方法中，栅极绝缘膜的厚度变为5nm～2.5nm，栅极漏电流增大。相对于由光电转换产生的真的信号，由栅极漏电流导致的伪信号增加，造成S/N比降低的问题。尤其在暗处进行摄像的场合中，由于真信号比较微小，在暗的图像中，由栅极漏电流导致的伪信号以白点的形式显现出来，而成为造成画质的显著下降的原因。
此外，当对栅极绝缘膜进行薄膜化时，检测晶体管213的栅极电容增加。检测晶体管213，由于与光电二极管211的阴极连接，光电二极管211的接合电容与检测晶体管213的栅极电容的和增加，如上所述，产生相对于由光电效果产生的信号电荷的电压变化量减小，相对于光量的感光程度降低的问题。
此外，用于将光电二极管211的阴极设定为复位电压的复位信号的电平越高越好。这是为了对由复位晶体管212的特性的个体差异引起的复位电压的偏差进行抑制。可是，复位信号的电平越高，复位晶体管212的栅极漏电流越增加。尤其是在栅极绝缘膜的膜厚在5nm或其以下的情况下，会产生栅极漏电流增大而栅极绝缘膜的可靠性降低的问题。
此外，在精细规则的处理方法中，为了抑制热载流子的产生和短沟道效应，一般进行通过在n沟道MOS晶体管的LDD(Lightly Doped Drain)和源极/漏极区域以高浓度形成浅的As粒子的方式。而且，由于将基板的杂质浓度也设定成高浓度，在源极/漏极区域和基板的接合部上形成的耗尽层的接合电容增加。由此，产生对该接合部进行充电放电的信号电压的读取动作速度降低的问题。尤其是栅极长度在0.25μm～0.18μm规则的处理方法中，在LDD和源极/漏极区域的下部上，多形成从源极/漏极区域的耗尽层的延展部分减小的袋区域。袋区域由于以与基板相同极性形成在高浓度的杂质区域中，使在源极/漏极区域和袋区域的接合部上形成的耗尽层上进一步增加接合电容，并产生信号电压的读取动作速度进一步降低的问题。
发明内容
因此，由于本发明着眼于上述问题而成，本发明的总的目的在于，提供一种避免画质和读取速度的劣化，可以实现小型化、消耗电力降低化、高速化的图像传感器以及图像传感器模块。
根据本发明的一个观点，提供一种图像传感器，其包含：在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；选择前述检测晶体管的选择晶体管，其中，前述检测晶体管的栅极绝缘膜比前述选择晶体管的栅极绝缘膜厚。
根据本发明，检测晶体管的栅极绝缘膜比选择晶体管的栅极绝缘膜形成得厚些。因此，能够抑制栅极漏电流，在高精度地保持光电二极管上积蓄的信号电荷，同时能够抑制噪音。此外，由于选择晶体管的栅极绝缘膜形成得薄些，因此能够根据比例规则使晶体管微小化和高速化。其结果，可以实现像素单元的集成化和高画质化、高速化、低消耗电力化。
还可以将前述复位晶体管的栅极绝缘膜构成为比前述选择晶体管的栅极绝缘膜厚。可以避免增加栅极漏电流，实现将复位信号的电压设定得高些，其结果，能够抑制复位电压的偏差，此外，能够防止阈值的变动，确保栅极绝缘膜的可靠性。
根据本发明的其它的观点，提供一种图像传感器，其包含：在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；选择前述检测晶体管的选择晶体管；构成外围电路的晶体管，其中，前述检测晶体管的栅极绝缘膜比构成前述外围电路的晶体管的栅极绝缘膜厚。
根据本发明，在实现上述检测晶体管的作用、效果的同时，由于将外围电路的晶体管的栅极绝缘膜形成得薄些，能够使外围电路的晶体管微小化和高速化，可以实现外围电路的高集成化和高速化。
附图说明
图1是表示CMOS的图像传感器的结构的方块图。
图2是表示像素单元的等价电路的图。
图3是表示本发明的实施方式的CMOS图像传感器的简要结构的图。
图4是表示1个像素单元14的等价电路的图。
图5是表示1个像素单元14的布线的图。
图6是表示第1实施例的CMOS图像传感器的剖视图。
图7A～7K是表示第1实施例的CMOS图像传感器的制造工序的图。
图8是表示在像素单元中形成的抗蚀层的布线的图。
图9是表示第2实施例的CMOS图像传感器的剖视图。
图10A～10D是表示第2实施例的CMOS图像传感器的制造工序的图。
图11是表示第3实施例的CMOS图像传感器的剖视图。
图12是表示第4实施例的CMOS图像传感器的剖视图。
图13是表示第5实施例的CMOS图像传感器的剖视图。
图14A～14C是表示第5实施例的CMOS图像传感器的制造工序的图。
图15是表示第6实施例的CMOS图像传感器的简要结构的图。
图16是表示第6实施例的变形例的CMOS图像传感器的简要结构的图。
图17是表示第6实施例的其它变形例的CMOS图像传感器的简要结构的图。
图18是表示第7实施例的图像传感器模块的剖视图。
图19是表示包含4个晶体管的像素单元的等价电路的图。
图20是表示包含4个晶体管的像素单元的布线的图。
具体实施方式
下面，基于附图，对本发明的实施方式以及实施例进行说明。
图3是表示本发明的实施方式的CMOS图像传感器的简要结构的图。
参照图3，该CMOS图像传感器10由光接收单元11、外围电路12、输入输出电路13等构成。
光接收单元11由大量的像素单元14构成，比如，像素单元14配置成矩阵状。
此外，外围电路12由进行像素单元14的控制的驱动电路15和读取像素单元14的信号的读取电路16以及A/D转换器17等构成。其中，驱动电路15通过各个像素单元14和复位信号线18以及选择信号线19等连接，由复位信号和选择信号来进行像素单元14的控制。读取电路16从由驱动电路15选择的像素单元14中依次读取模拟的图像信号。A/D转换器17，将模拟的图像信号转换成数字的并传送到输入输出电路13等。这些外围电路12由CMOS晶体管等构成，主要由逻辑电路构成。
此外，输入输出电路13由电源电压的输入单元20、来自外部的时钟信号等的时间信号的输入单元21、从光接收单元11读取的图像信号的向外部的输出单元22等构成。
图4是表示1个像素单元14的等价电路的图。
图5是表示1个像素单元14的布线的图。图5中，G、S、D分别表示栅极、源极、漏极，这些文字表示出大概的位置。此外，图4中所示的该像素单元14的等价电路与在背景技术的栏目中说明的图2中所示的电路相同。即，图4中所示的本实施方式的光电二极管31以及，复位晶体管32、检测晶体管33、选择晶体管34与图2中所示的光电二极管211、复位晶体管212、检测晶体管213、选择晶体管214相对应。而且，下面，用图4和图5所示的附图标记进行说明。
参照图4和图5，像素单元14由形成在活性区域25的光电二极管31、复位晶体管32、检测晶体管33、选择晶体管34等构成。且在活性区域25上，形成栅电极38、接触插件39、布线层40等。像素单元14的电路的基本动作，由于和背景技术中所述的内容相同，故省略其说明。
下面，对与本发明相关的实施例进行说明。而且，虽然在外围电路12和输入输出电路13中形成n沟道以及p沟道MOS晶体管，但在实施例中仅对n沟道MOS晶体管进行说明，对于p沟道MOS晶体管省略说明。p沟道MOS晶体管除了在实施例中说明的n沟道MOS晶体管和掺杂剂离子的导电类型之外可以同样的方式形成。
[第1实施例]
本实施例是像素单元内的复位晶体管、检测晶体管的栅极绝缘膜形成得比选择晶体管以及外围电路的晶体管的绝缘膜厚的CMOS图像传感器的例子。
图6是表示本实施例的CMOS图像传感器的剖视图。而且，图6表示的是像素单元14内的元件和外围电路12以及输入输出电路13的一部分的元件。此外，图6的像素单元14的剖视图，是以表现出像素单元14内的总的元件的截面的方式，沿着图5所示的活性区域25而切断的图。
参照图6，CMOS图像传感器50由光电传感器31以及3个n沟道MOS晶体管32～34构成的像素单元14、MOS晶体管等构成的外围电路12和输入输出电路13构成。像素单元14内的3个n沟道MOS晶体管32～34是复位晶体管32、检测晶体管33以及选择晶体管34。其中尤其具有特点的是，复位晶体管32和检测晶体管33、输入输出电路的晶体管36的栅极绝缘膜60A比选择晶体管34的栅极绝缘膜60B形成得厚些。另一方面，在选择晶体管34和外围电路12的晶体管35上，使用更精细规则的处理方法并形成薄的栅极绝缘膜60B，且栅极长度形成得短些。但是，即使是外围电路12的晶体管，比如，图3所示的驱动电路15内施加电压高的复位信号的晶体管上也形成有厚的栅极绝缘膜60A。而且，本电路的动作，与上述图2中所说明的内容相同。
下面，对本实施例的CMOS图像传感器50的制造工序参照图7A～7K进行说明。
图7A～7K是表示本实施例的CMOS图像传感器50的制造工序的图。
参照图7A，首先，在p型的硅基板62上，用LOCOS(Local Oxidation ofSilicon)法和STI(Shallow Trench Isolation)法等形成元件分离区域63。
在图7A的工序中，还进行形成阱区域的离子注入。形成像素单元14内的复位晶体管32和检测晶体管33、以及输入输出电路13的晶体管36的区域的阱区域64A的杂质浓度设定为低于形成像素单元14内的选择晶体管34和外围电路12的晶体管35的区域的阱区域64B的杂质浓度。
具体而言，通过抗腐蚀处理形成仅在形成复位晶体管32和检测晶体管33、输入输出电路13的晶体管36的区域开口的抗腐蚀层66。然后，在该开口部66-1，66-2中通过离子灌注法将p型的掺杂剂离子，比如B+注入并形成阱区域64A。例如，将能量设定为140keV～300keV，注入量设定为5×1012cm-2～3×1013cm-2并进行注入。
在图7A的工序中，进一步形成阈值控制用的阱区域65A。设注入量为比选择晶体管34和外围电路12的晶体管36的沟道区域低。例如，通过离子灌注法将p型的掺杂剂离子比如B+，将能量设定为10keV～30keV，注入量设定为1×1012cm-2～1×1013cm-2并进行注入。
然后，图7B的工序中，在形成像素单元14内的选择晶体管34和外围电路12的晶体管35的区域中形成阱区域64B。具体而言，通过抗腐蚀处理形成仅在形成选择晶体管34和外围电路12的晶体管35的区域开口的抗腐蚀层67。然后，通过离子注入法在开口部67-1，67-2上，比如将B+，其能量设定为140keV～300keV，注入量设定为5×1012cm-2～3×1013cm-2并进行注入。而且，使用同样的抗腐蚀层67形成阈值控制用的沟道区域65B。比如，通过离子灌注法，将p型的掺杂剂离子，比如B+，将能量设定为10keV～30keV，注入量设定为5×1012cm-2～2×1013cm-2并进行注入。
而且，在形成该阈值控制用沟道区域65B时，还可以从选择晶体管34的栅电极的漏极侧的侧壁绝缘膜(图7I的工序中形成的栅电极77的侧壁绝缘膜85)的外侧与硅基板62相接的位置到横方向的0.2μm以内，限制沟道区域65B。可以降低选择晶体管34的漏极的接合电容，可以实现更高速的读取。
这样，降低复位晶体管32的阱区域64A的杂质浓度的话，由于漏极区域和阱区域64A之间的接合电场降低，所以能够抑制接合漏电流并提高画质。而且由于接合电容减少，也可以带来光电二极管31的感光度的提高。此外，降低检测晶体管33的阱区域64A的杂质浓度的话，由于漏极区域的接合电容降低，可以实现检测晶体管的动作速度的高速化。
然后图7C的工序中，将抗腐蚀层67剥离之后的图7B的构造体的表面的硅自然氧化膜通过HF处理等而除去，漂洗·干燥之后，通过热氧化形成硅氧化膜。比如，使用熔炉在干燥O2气氛中设定在800℃～850℃的温度进行热氧化处理。这样形成由比如厚度为6nm～8nm的硅氧化膜构成的栅极绝缘膜70。
然后图7D的工序中，通过抗腐蚀处理，对形成像素单元14内的复位晶体管32和检测晶体管33、光电二极管31、输入输出电路13的晶体管36的区域用抗腐蚀层72进行遮掩，对其它区域的栅极绝缘膜通过HF处理以及过氧硫酸处理而除去。该抗腐蚀层72在像素单元14内如图8所示那样地形成。图8是表示在像素单元14上形成的抗腐蚀层72的布线的图。参照图8，由于在除了选择晶体管34的区域之外用抗腐蚀层72进行遮掩，所以能够抑制元件分离区域63的领域氧化膜的膜厚度的减少。
然后图7E的工序中，在剥离抗腐蚀层72之后，再一次进行热氧化处理，进一步形成由厚度为2.5nm～6nm的硅氧化膜构成的栅极绝缘膜。此时，在剥离抗腐蚀层的处理中，比如，可以组合运用等离子灰化(plasma ashing)等的干燥处理和使用剥离液的湿性处理来进行。可以通过湿性处理除去残留在硅基板表面上的抗腐蚀层残渣，并进行清洗。此外，通过热氧化，在形成像素单元内的复位晶体管32和检测晶体管33以及输入输出电路13的晶体管36的区域中，形成比如由厚度在6nm或其以上的硅氧化膜构成的栅极绝缘膜60A，在其它晶体管中，形成比如厚度为2.5nm～6nm的硅氧化膜构成的栅极绝缘膜60B。
这样地由于形成厚的复位晶体管32的栅极绝缘膜60A，避免增加栅极漏电流，能够将复位信号的电压设定得高些。结果，可以确保栅极绝缘膜的可靠性的同时抑制复位晶体管32的阈值的偏差。相对复位信号能够防止复位晶体管32导通的时间的变动。此外，由于检测晶体管33的栅极绝缘膜60A形成得厚些，能够抑制栅极漏电流，并可以高精度地保持在光电二极管31的阴极上积蓄的信号电荷。结果，避免画质的劣化。
然后图7F的工序中，通过CVD法等，在栅极绝缘膜60A、B上形成成为栅电极75～79的厚度在150nm～200nm的多晶硅膜。此时，还可以通过等离子CVD法等，形成由厚度在10nm～50nm的硅氮化膜等构成的防止反射膜。能够提高用于形成栅电极的光刻工序的制作图案的精度。
图7F的工序中，还在形成n沟道MOS晶体管32～36的区域的多晶硅膜上注入P+，并在800℃的程度下进行退火，改善多晶硅膜的电子阻抗。例如，将P+以10keV～30keV进行加速，以1×1015～1×1016cm-2的浓度进行注入。优选地将浓度设定为3×1015cm-2～1×1016cm-2。该工序在后述的图7K的工序中，在能够降低没有形成复位晶体管32的硅化物的栅电极的一部分的电子阻抗的方面上有效。而且，这样地，在多晶硅膜的P+浓度为比如3×1015cm-2～1×1016cm-2的场合，在多晶硅膜上作为防止反射膜，还可以形成厚度在几10nm的硅氮化膜或硅氧氮化膜。后述的图7H和图7J的工序中，在注入用于形成LDD区域和源极/漏极区域的杂质离子时，能够防止杂质离子穿透栅电极75～79而到达硅基板62的情况。
此时，还可以通过抗腐蚀处理，使得在多晶硅膜中注入的P+浓度在像素单元14内、和外围电路12以及输入输出电路13中不同。例如，仅在像素单元内的P+浓度为，比如6×1015cm-2或其以上，在外围电路12和输入输出电路13中为6×1015cm-2或其以下。
图7F的工序中，还通过抗腐蚀处理以及RIE(各向异性蚀刻)法的干性蚀刻，对多晶硅膜进行蚀刻并形成栅电极75～79。此时，与栅极绝缘膜60A、60B膜厚相吻合地设定栅极长度。例如，在栅极绝缘膜60A、60B的厚度大约为5nm的情况下，栅极长度设定为最小0.25μm，在厚度为3nm的情况下，设定为最小0.18μm。这样，能够谋求像素单元14以及外围电路12的集成化，可以实现CMOS图像传感器的小型化。干性蚀刻，具体而言，是使用氯系的气体，比如CCl2F2、C2Cl2F4等，用平行平板形RIE装置进行的。
然后图7G的工序中，通过抗腐蚀处理形成仅在形成光电二极管31的区域开口的抗腐蚀层80。换句话说，对在除了形成像素单元14内的光电二极管31的区域以及外围电路12、输入输出电路13用抗腐蚀层80进行遮掩。然后，在该开口部80-1上注入P+并形成光电二极管31的n型扩散层81。例如，通过离子灌注法，将能量设定为10keV～30keV，注入量设定为1×1013cm-2～5×1015cm-2并进行注入。结果，形成利用p型基板和n型扩散层81之间的pn接合的光电二极管31。
然后图7H的工序中，形成n沟道晶体管的LDD区域。使在外围电路和在除此之外的区域中注入的杂质离子的种类不同。例如，对周边电路通过抗腐蚀处理以抗腐蚀层作为掩膜进行遮掩(未图示)，在除此之外的区域中，注入P+并形成n型的LDD区域82A。例如，通过离子灌注法，将能量设定为10keV～30keV，注入量设定为1×1013cm-2～1×1014cm-2。
图7H的工序中，还在外围电路12之外的区域通过抗腐蚀处理以抗腐蚀层83作为掩膜进行遮掩，在外围电路12的n沟道晶体管35上注入As+、或者As+以及P+，并形成n型的LDD区域82B。例如，通过离子灌注法，将能量设定为10keV～30keV，注入量设定为1×1013cm-2～1×1014cm-2。而且还可以在该LDD区域82B的下侧注入B+并形成袋区域。例如，通过离子灌注法，将能量设定为30keV～50keV，注入量设定为1×1012cm-2～1×1013cm-2。然后，在N2气氛中设定为900℃～1000℃并进行10～60秒的RTP(Rapid ThermalProcess)处理。
这样地，外围电路12的LDD区域82B由As+、或者As+和P+形成的话，在热处理温度为1000℃的场合，由于As+在硅中的扩散系数为P+的1/10，LDD区域82B的下端的浓度分布变得很陡峭，形成很陡峭的接合且形成高性能的晶体管。另一方面，由于像素单元14内的n沟道晶体管的LDD区域82A由P+形成，因此LDD区域82A的下端的浓度分布变宽，在LDD区域82A和基板62之间形成的耗尽层的接合电容减小。结果，可以提高像素单元14内的n沟道晶体管的动作速度。此外，由于光电二极管31的接合电容也降低，可以提高光电二极管31的感光度。
然后图7I的工序中，在剥离抗腐蚀层的图7H的构造体的上面，以覆盖整体的方式堆积硅氧化膜。例如，通过CVD法，使用SiH4和O2的气体，堆积厚度为50nm～150nm的硅氧化膜。
图7I的工序中，还形成支持栅电极75的栅极侧壁膜85。通过抗腐蚀处理和由RIE法的干性蚀刻法，对硅氧化膜进行回蚀(etchback)，残留栅极侧壁膜85，还残留复位晶体管32的漏极区域以及栅电极75的一部分、光电二极管31的区域上的硅氧化膜86。
然后图7J的工序中，形成像素单元14内和输入输出电路13的n沟道晶体管的源极/漏极区域。首先，通过抗腐蚀处理对光电二极管31和外围电路12的晶体管35的区域用抗腐蚀层进行遮掩(未图示)，注入P+并形成n型的源极/漏极区域88A。例如，通过离子灌注法，将能量设定为10keV～30keV，注入量设定为5×1014cm-2～5×1015cm-2。
在图7J的工序中，还通过抗腐蚀处理，仅在形成外围电路12的晶体管的区域开口，并通过离子注入法注入As+而形成n型的源极/漏极区域88B。例如，将能量设定为10keV～40keV，注入量设定为1×1015cm-2～5×1015cm-2。这样地形成源极/漏极区域的话，可以得到与上述LDD区域同样的效果。
然后图7K的工序中，通过硅化物，在源极/漏极区域的接触区域和栅电极75上形成硅化物。具体而言，首先，通过源极/漏极区域的基板表面和栅电极上的自然氧化膜和HF处理等，除去自然氧化膜。然后，通过溅射法等以覆盖其整体的方式形成厚度5nm～30nm的Ti、Co、Ta等的金属膜。然后，设定在650℃～750℃的温度并进行30秒～90秒的RTA处理。通过该热处理，金属膜和硅反应并形成硅化物，即形成TiSi2、CoSi2、TaSi2等构成的接触层91。而且，在硅氧化膜形成的区域上不形成硅化物。然后通过湿性处理除去没有形成硅化物的金属。接着，再一次进行例如大约800℃、大约30秒的RTA处理。
在图7K的工序中，还以覆盖表面全体的方式形成绝缘膜92。具体而言，通过等离子CVD法形成绝缘膜，比如硅氧化膜、硅氧氮化膜、硅氮化膜、和它们的叠层膜。例如，以覆盖表面全体的方式形成厚度10nm～100nm的硅氧化膜，在其上面形成厚度50nm～200nm的硅氮化膜。
图7K的工序中，还通过等离子CVD法形成由厚度100nm～150nm的硅氧化膜构成的层间绝缘膜93。然后，通过CVD法将层间绝缘膜93平坦化。
图7K的工序中，还通过抗腐蚀处理以及干性蚀刻形成接触孔，通过埋入W等的金属膜，和CMP法进行平坦化，形成接触插件39，通过形成通常的CMOS处理的金属布线，形成CMOS图像传感器50。
如上所述，根据本实施例，像素单元14内的选择晶体管34的栅极绝缘膜60B形成得薄些。例如按照比例规则，能够使选择晶体管34微小化，可以实现像素单元的集成化和高画质化、高速化、低消耗电力化。另一方面，像素单元14内的复位晶体管32以及检测晶体管33、输入输出电路13的晶体管36的栅极绝缘膜60A，比选择晶体管34以及外围电路12的晶体管35的栅极绝缘膜60B形成得厚些。因此，复位晶体管32能够避免栅极漏电流的增加，能够将复位信号的电压设定得高些，结果，防止阈值的变动，防止相对于复位信号的晶体管导通的时间的变动。此外，检测晶体管33通过抑制栅极漏电流，可以高精度地保持积蓄在光电二极管31的阴极上的信号电荷，结果，避免画质的劣化。
而且，外围电路12的晶体管35的栅极绝缘膜60B形成得薄些。因此，例如按照比例规则，能够使晶体管35微小化且可以实现外围电路12的高集成化。
此外，外围电路12的晶体管35的LDD区域82B以及源极/漏极区域，由于通过As+、或As+和P+形成，所以形成陡峭的结合并形成高性能的晶体管。
另一方面，像素单元14内的n沟道晶体管32～34的LDD区域82A和源极/漏极区域88A，由于通过P+形成，因此在LDD区域82和源极/漏极区域88A和p型的硅基板62之间形成的耗尽层的接合电容降低，可以实现提高这些晶体管32～34的动作速度。此外，由于还降低光电二极管31的接合电容，因此可以提高光电二极管的感光度。
[第2实施例]
本实施例，是像素单元内的检测晶体管以及，复位晶体管、选择晶体管的栅极绝缘膜，比外围电路的晶体管的栅极绝缘膜形成得厚些的CMOS图像传感器的例子。
图9是表示本实施例的CMOS图像传感器的剖视图的图。图9是表示像素单元14内的元件和外围电路12以及输入输出电路13的一部分的元件。下面，图中对与在先说明的部分对应的部分赋予同样的附图标记，并省略其说明。
参照图9，CMOS图像传感器100，由用光电二极管31和3个n沟道MOS晶体管32～34构成的像素单元14、用MOS晶体管35、36等构成的外围电路12和输入输出电路13等构成。其中特别的特征在于：在复位晶体管32以及检测晶体管33、选择晶体管34中形成有厚的栅极绝缘膜60A。另一方面，在外围电路12和输入输出电路13的MOS晶体管中，使用更加精细规则的处理方法并形成薄的栅极绝缘膜60B，栅极长度形成得短些。但是，在外围电路12的晶体管中，例如如图3所示的驱动电路15内在施加电压高的复位信号的晶体管上形成厚的栅极绝缘膜60A。
根据这样的结构，即使在选择晶体管34的栅电极77上施加比电源电压更高的选择信号，也不会导致栅极漏电流的增加。结果，能够抑制选择晶体管的元件特性，比如由阈值电压的偏差导致的导通时间的偏差。此外，对于复位晶体管32和检测晶体管33，能够得到与第1实施例中说明的效果相同的效果。
下面，参照图10A～10D对本实施例的CMOS图像传感器的制造工序进行说明。
图10A～10D是表示本实施例的CMOS图像传感器的制造工序的图。
图10A的工序中，与第1实施例的图7A的工序相同地，形成元件分离区域63。然后，进行形成阱区域的离子注入。将像素单元14内的3个晶体管32～34的阱区域64A的杂质浓度设定得低于外围电路12和输入输出电路13的晶体管35、36的阱区域64B的杂质浓度。具体而言，通过防腐蚀处理形成仅在这些3个晶体管32～34的区域开口的防腐蚀层66。然后，在该开口部通过离子注入法将p型的掺杂剂离子，比如注入B+并形成阱区域。注入条件和第1实施例的图7A中所说明的相同。这样，如果降低选择晶体管34的阱区域64A的杂质浓度的话，则因为漏极区域的接合电容降低，可以实现动作的高速化。对于复位晶体管和检测晶体管，可以得到与第1实施例中说明的效果相同的效果。而且，使用同样的防腐蚀层66，与第1实施例相同地形成阈值控制用的沟道区域65A。
然后，图10B的工序中，在形成外围电路12以及输入输出电路13的晶体管35、36的区域上形成阱区域64B。具体而言，通过防腐蚀处理形成图10B所示的防腐蚀层67，根据图7B的工序中说明的条件来进行。并且，使用相同的防腐蚀层67，与第1实施例相同地形成阈值控制用的沟道区域65A。
然后，通过在第1实施例的图7C中说明的热氧化，在硅基板上形成栅极绝缘膜70。
然后，在图10C的工序中，通过防腐蚀处理，对形成像素单元14内的3个晶体管32～34的区域用防腐蚀层72进行遮掩，通过HF处理和过氧硫酸处理除去外围电路12和输入输出电路13的晶体管35、36形成的区域的栅极绝缘膜70。然后，相同地进行与图7E的工序中说明的热氧化处理，在形成3个晶体管32～34的区域中，形成厚度在6nm或其以上的栅极绝缘膜60A，在外围电路12和输入输出电路13的晶体管35、36中，形成厚度为2.5nm～6nm的栅极绝缘膜60B。
然后，在图10D的工序中，进行下面第1实施例的图7F～7I的工序。在像素单元14内的3个晶体管32～34的LDD区域82A和源极/漏极区域88A中，以与第1实施例的复位晶体管32和检测晶体管33相同的条件进行注入。另一方面，在外围电路12和输入输出电路13的晶体管35、36的LDD区域82B和源极/漏极区域88B中，以与第1实施例的外围电路12的晶体管35相同的条件进行注入。此外，如第1实施例中所示，与栅极绝缘膜60A、B的膜厚相吻合地设定栅极的长度。如上所述，形成本实施例的CMOS图像传感器100。
如上所述，根据本实施例，在复位晶体管32和检测晶体管33上附加的，形成厚的选择晶体管34的栅极绝缘膜60B。因此，即使在选择晶体管34的栅电极77上施加比电源电压高的电压的选择信号，也不会导致栅极漏电流的增加，结果，能够抑制由选择晶体管34的阈值的偏差所引起的来自光电二极管31的信号电压的偏差。此外，能够得到与第1实施例相同的效果。
[第3实施例]
本实施例，是像素单元内的复位晶体管的栅极绝缘膜比检测晶体管和选择晶体管、外围电路的晶体管的栅极绝缘膜形成得厚的CMOS图像传感器的例子。
图11是表示本实施例的CMOS图像传感器110的剖视图的图。图11是表示像素单元14内的元件、和外围电路12以及输入输出电路13的一部分的元件。下面，在图中，在与先说明过的部分对应的部分上赋予相同的附图标记，并省略其说明。
参照图11，CMOS晶体管110由用光电二极管31和3个n沟道MOS晶体管构成的像素单元14、用MOS晶体管等构成的外围电路12和输入输出电路13等构成。其中特别的特征在于：复位晶体管32上形成有厚的栅极绝缘膜60A。另一方面，检测晶体管33、选择晶体管34、外围电路12以及输入输出电路13的MOS晶体管35、36上，适用更加精细规则的处理方法并形成薄的栅极绝缘膜，形成短的栅极长度。但是，在外围电路12的晶体管之中，比如，如图3所示的驱动电路15内在施加较高电压的复位信号的晶体管上形成厚的栅极绝缘膜60A。
本实施例的CMOS图像传感器110，可用上述第1实施例和第2实施例的制造工序容易制造。
例如，复位晶体管32的阱区域64A设定其杂质浓度低于其它的晶体管的阱区域64B的。注入条件与第1实施例的图7A、7B的工序相同。这样地如果降低复位晶体管32的阱区域64A的杂质浓度，则能够得到和第1实施例相同的效果。
此外，将复位晶体管32的栅极绝缘膜60A、LDD区域84A以及源极/漏极区域84B的形成条件也和第1实施例相同地设定并进行。
根据本实施例，像素单元14内的复位晶体管32的栅极绝缘膜60A形成得比晶体管33～36的绝缘膜60B厚。因此，能够使得栅极绝缘膜的薄的晶体管微小化，使像素单元微小化。结果，可以实现像素单元的集成化、高画质化、高速化、低消耗电力化。而且，在外围电路12的晶体管之中，也可以在例如在如图3所示的驱动电路15内施加电压高的复位信号的晶体管上形成厚的栅极绝缘膜60A。这样能够抑制晶体管的栅极漏电流。
[第4实施例]
本实施例是像素单元内的检测晶体管的栅极绝缘膜比复位晶体管和选择晶体管、外围电路的晶体管的栅极绝缘膜形成得厚的CMOS图像传感器的例子。
图12是表示本实施例的CMOS图像传感器的剖视图的图。图12是表示像素单元14内的元件、和外围电路12以及输入输出电路13的一部分的元件。下面，在图中，对与在先说明的部分相对应的部分赋予相同的附图标记，并省略其说明。
参照图12，CMOS图像传感器120，由用光电二极管31以及3个n沟道MOS晶体管构成的像素单元14、用MOS晶体管构成的外围电路12和输入输出电路13等构成。其中特别的特征在于：在检测晶体管33上，形成有厚的栅极绝缘膜60A。另一方面，在复位晶体管32、选择晶体管34、外围电路12的MOS晶体管上，适用更加精细规则的处理方法并形成薄的栅极绝缘膜，形成短的栅极长度。
本实施例的CMOS图像传感器120可以通过上述第1实施例和第2实施例的制造工序容易制造。
例如，检测晶体管33的阱区域64A的杂质浓度设定得低于其它的晶体管的阱区域64B的。注入条件与第1实施例的图7A、7B的工序相同。这样地如果检测晶体管33的阱区域的杂质浓度低的话，则由于漏极区域的接合电容降低，可以实现动作的高速化。
此外，将检测晶体管33的栅极绝缘膜60A、LDD区域84A和源极/漏极区域84B的形成条件也和第1实施例的同样地设定并进行。
而且，由于在复位晶体管32上适用了薄膜，比如2.5nm～6nm的栅极绝缘膜60B，所以在复位晶体管32的栅极上不能施加高的复位信号的电平，可以推测复位晶体管32的元件特性、例如阈值电压的元件之间的偏差会成为问题。不过，将复位晶体管32的阈值电压，比如将栅极长度设计得短些，设定在0.2V～0.5V，由此即使为2V或其以下的电源电压，也不会受到阈值的偏差的影响，可以对光电二极管31的阴极的电压进行复位。
根据本实施例，像素单元14内的检测晶体管33的栅极绝缘膜形成得厚些，而复位晶体管32和选择晶体管33以及外围电路12的晶体管的栅极绝缘膜都比其形成得薄些。因此，能够使栅极绝缘膜薄的晶体管的栅极长度微小化，使像素单元微小化。而且也可以使外围电路12和输入输出电路13微小化。结果，可以实现像素单元的集成化、高画质化、高速化、低消耗电力化。
[第5实施例]
本实施例是像素单元内以及外围电路的晶体管的栅极绝缘膜比输入输出电路的晶体管的栅极绝缘膜形成得薄的CMOS图像传感器的例子。
图13是表示本实施例的CMOS图像传感器130的剖视图的图。图13表示像素单元14内的元件、和外围电路12以及输入输出电路13的一部分的元件。下面，图中，对与在先说明的部分相对应的部分赋予相同的附图标记，并省略其说明。
参照图13，CMOS图像传感器由用光电二极管31和3个n沟道MOS晶体管构成的像素单元14、用MOS晶体管构成的外围电路12和输入输出电路13构成。其中特别的特征在于：在像素单元14内的3个晶体管和外围电路12的晶体管中形成薄膜的栅极绝缘膜61B，在输入输出电路13的MOS晶体管中，形成有厚膜的栅极绝缘膜60A。
通过这样的结构，在像素单元14内和外围电路12的MOS晶体管中，适用更加精细规则的处理方法并形成短的栅极长度，可以使晶体管微小化。结果可以实现像素单元14以及外围电路12的小型化、高集成化。另一方面，使栅极绝缘膜61B变薄，比如成为2nm的程度的时候，也存在产生增加栅极漏电流的问题的场合，因此栅极绝缘膜61B还可以由硅氧氮化膜或者硅氮化膜构成。这样的膜，与硅氧化膜相比较膜更加细密，由于膜中的悬空键(danglingbond)减少，避免栅极漏电流的增加而可以实现薄膜化。
硅氮化膜比如通过CVD法形成。此外，硅氧氮化膜是将通过CVD法或者热氧化形成的硅氧化膜进行等离子氮化处理并变换成硅氧氮化膜。
下面，参照图14A～14G以及图15，对本实施例的一个例子的CMOS图像传感器130的制造工序进行说明。
图14A～14C是表示本实施例的一个例子的CMOS图像传感器130的制造工序的图。
图14A的工序中，与第1实施例的图7A的工序相同地，形成元件分离区域63。然后，进行形成阱区域的离子注入。形成像素单元14内的3个晶体管32～34的区域和形成外围电路12的晶体管36的区域的阱区域64B的杂质浓度设定得高于形成输入输出电路13的晶体管的区域的阱区域64A的杂质浓度。具体而言，与图7A和图7B的工序的注入条件相同地进行，来形成阱区域64A、B。相同地还形成阈值控制用的阱区域65A、B。
然后在图14B的工序中，和图7C～7E的工序相同地，在形成像素单元14内以及外围电路12的晶体管的区域中，形成由厚度为2.5nm～6nm的硅氧化膜构成的栅极绝缘膜64B，在形成输入输出电路13的晶体管的区域上形成由厚度在6nm或其以上的硅氧化膜构成的栅极绝缘膜60A。
在图14B的工序中，还通过防腐蚀处理，对形成输入输出电路13的晶体管的区域上用防腐蚀层131进行遮掩。然后，将栅极绝缘膜60B的硅氧化膜通过等离子氮化处理，变换成由硅氧氮化膜构成的栅极氧氮化膜61B。具体而言，通过远程等离子装置的等离子发生器，产生氮元素激发态的N*，在配置有硅基板的加热到20℃～600℃的温度的室中，导入氮元素激发态的N*，使栅极绝缘膜60B的硅氧化膜和氮元素激发态的N*进行反应。
其结果，如图14C所示，像素单元14内和外围电路12的晶体管32～35中，形成由厚度2.5nm～6nm的硅氧氮化膜构成的栅极绝缘膜61B，在输入输出电路13的晶体管36中，形成由厚度6nm或其以上的硅氧化膜构成的栅极绝缘膜60A。
然后，进行与在下面的第1实施例的图7F～7I的工序相同的工序。如上所述，形成本实施例的CMOS图像传感器130。
根据本实施例，像素单元14内的3个晶体管和外围电路12的晶体管的栅极绝缘膜61B通过硅氧氮化膜形成得薄些。避免相应的栅极漏电流的增加，可以实现晶体管的微小化，能够使像素单元微小化。其结果，可以实现像素单元的集成化、高画质化、高速化、低消耗电力化。另一方面，由于输入输出电路13的晶体管36的栅极绝缘膜60A形成得厚些，可以避免栅极漏电流的增加且施加高电压在栅电极上。而且，还可以在输入输出电路13上设置降压电路，该降压电路降低从外部供给的电源电压，并供给到外围电路12和像素单元14等的内部电路。通过CMOS图像传感器130的低电压驱动，可以进一步实现低消耗电力化。
[第6实施例]
本实施例是在图3所示的CMOS图像传感器上进一步设置电源升压电路的例子。
图15是表示具备电源升压电路的CMOS图像传感器的简要结构的图。图中，对与在先说明的部分相应的部分赋予同样的附图标记，并省略其说明。
参照图15，该CMOS图像传感器140由光接收单元11、外围电路12、输入输出电路13等构成，在输入输出电路13上设置有电源升压电路141。
电源升压电路141，在外部电源即使为比如1.8V时升压到2.5V或其以上比如3.3V，并向驱动复位信号线18的驱动电路15供给，由此可以将3.3V的复位信号供给到复位晶体管32上。其中，在电源升压电路141中使用的CMOS晶体管的栅极绝缘膜，利用在第1实施例中说明的比如厚度6nm或其以上的膜。此外，驱动电路15的CMOS晶体管也同样使用比如厚度6nm或其以上的栅极绝缘膜。根据这样的结构，即使是2.5V或其以上的信号电压，也可以提高CMOS晶体管的可靠性。
图16是表示作为本实施例的变形例的在外围电路12上设置模拟处理电路的CMOS图像传感器的简要结构。
参照图16，CMOS图像传感器145为在外围电路12的信号读取电路16和A/D转换器17之间连接有模拟处理电路146的构成。模拟处理电路146由噪音除去电路或自动增益控制放大器(AGC)等构成，可以提高模拟的图像信号的品质。而且，通过A/D转换器17，图像信号转换成数字的并传输到输入输出电路13。而且，为了在该A/D转换器17的晶体管上使用高电压还可以使用厚膜的栅极绝缘膜60A。
此外，图17是表示作为本实施例的其它变形例的在本实施例中设置存储器的CMOS图像传感器的简要结构的图。
参照图17，图像传感器150成为存储器151连接在A/D转换器17上的构成。存储器151比如可以是闪存或者DRAM等，可以保存从A/D转换器17传输出来的图像信号的数字数据，根据需要通过输入输出电路13的图像信号输出单元22向外部输出。在这些存储器151的单元部中，有时施加有高栅极电压。在这样的存储器151的单元部上，可以使用在上述实施例1～5中说明的厚膜的栅极绝缘膜60A，可以不用增加工序数而在CMOS图像传感器150上装载存储器。
而且，在本实施例和其变形例中，可以使用实施例1～5的光接收单元11和外围电路12、以及输入输出电路13。
[第7实施例]
本实施例是装载CMOS图像传感器和光学透镜等的图像传感器模块的例子。
图18是表示装载有本实施例的CMOS图像传感器的图像传感器模块的剖视图。
参照图18，图像传感器模块160由基板161、安装在基板161上的CMOS图像传感器162、处理CMOS图像传感器162的信号的信号处理IC163、会聚来自被写体的光的透镜164、将紫外线等除去的滤光器165以及壳体166等构成。
将从被写体反射而来的光用透镜164会聚，用滤光器165除去紫外线或者红外线，将成像的图像，用CMOS图像传感器162转换成电压信号并进一步从模拟转换成数字的，并向信号处理IC163输出，信号处理IC163再构成为图像。本实施例的特征在于CMOS图像传感器，使用上述第1～第6实施例的CMOS图像传感器。光学透镜164、信号处理IC163等均为公知的，所以省略其说明。
如上述，虽然对本发明的优选实施例进行了详细说明，但是本发明不限于这样的特定的实施方式，在权利要求的范围中记载的本发明的精神的范围内，可以进行各种变形和变更。
比如，在从第1到第5实施例中，虽然表示了在外围电路12的n沟道MOS晶体管的LDD区域和源极/漏极区域上注入As+的例子，但是也可以注入P+。由于源极/漏极区域的接合电容降低，能够提高动作速度。而且，通过工序的减少可以降低成本。
此外，上述中，虽然表示了像素单元内由3个晶体管形成的例子，但是例如在等价电路中所示的图19那样，即使是将传输晶体管170在光电二极管31和检测晶体管32之间串联连接的4晶体管像素的图像传感器，也能够适用上述第1～第5实施例。
图20是表示含有4个晶体管的像素单元的布线的图。在光电二极管31和复位晶体管32之间设置有传输晶体管170。由于除传输晶体管170之外的构成元件与图5所示的相同，故省略其说明。
将传输晶体管170的漏极和复位晶体管32的源极相连接的扩散层称作浮动扩散层。在浮动扩散层连接有检测晶体管33的栅极。
传输晶体管170通过输入到栅极的传输信号对光电二极管31上产生的信号电荷的向浮动扩散层的传输进行控制。由于栅极绝缘膜薄膜化，在为了确保可靠性在传输晶体管170的栅极上不能施加充分高的电压的场合，存在上述传输不充分的可能性。在电荷传输不充分的场合中，没有被传输的电荷残留在光电二极管31中，成为感光度降低和残象的原因而导致画质下降。此外，栅极氧化膜被薄膜化并传输晶体管170的栅极漏电流增大的场合，也由于在信号电荷的传输时栅极漏电流作为噪音电荷混合在信号中而导致画质降低。因此，在图19以及图20中所示的构成4晶体管像素的传输晶体管170中，通过与其它的3个晶体管32～34同时或者单独地使用厚膜栅极绝缘膜，能够提高CMOS图像传感器的画质。比如，传输晶体管170的栅极绝缘膜的厚度还可以比选择晶体管34的栅极绝缘膜形成得厚些，还可以比其它3个晶体管32～34的栅极绝缘膜形成得厚些。或者将4个晶体管的栅极绝缘膜形成得比外围电路厚。
在传输晶体管170上使用厚膜栅极绝缘膜时，将传输晶体管170的沟以比使用薄膜栅极绝缘膜的晶体管的沟低的杂质浓度形成。此外，将传输晶体管170的LDD区域、源极/漏极区域通过注入P+而形成，由此在LDD区域和基板、源极/漏极区域和基板之间形成的耗尽层的接合电容以及接合漏电流降低，能够提高传输晶体管170的动作速度。
从上面的详细描述中可知，根据本发明，能够提供一种避免画质和读取速度的劣化的、可以实现小型化、低消耗电力化、高速化的图像传感器及其图像传感器模块。

Claims (23)

1.一种图像传感器，其包含：
在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；
与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；
选择前述检测晶体管的选择晶体管，其特征在于：
前述检测晶体管的栅极绝缘膜比前述选择晶体管的栅极绝缘膜厚。
2.如权利要求1所述的图像传感器，其特征在于：前述复位晶体管的栅极绝缘膜比前述选择晶体管的栅极绝缘膜厚。
3.如权利要求1或2所述的图像传感器，其特征在于：前述检测晶体管和复位晶体管具有相同的栅极绝缘膜。
4.一种图像传感器，其包含：
在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；
与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；
选择前述检测晶体管的选择晶体管，其特征在于：
前述复位晶体管的栅极绝缘膜比前述选择晶体管的栅极绝缘膜厚。
5.如权利要求1至4中的任意一项所述的图像传感器，其特征在于：前述检测晶体管或前述复位晶体管的杂质区域的杂质浓度比前述选择晶体管的对应的杂质区域的杂质浓度低。
6.如权利要求1至5中的一项所述的图像传感器，其特征在于：前述检测晶体管和复位晶体管的LDD区域、源极区域以及漏极区域是注入磷而成的。
7.一种图像传感器，其包含：
在第1电源和第2电源之间串联连接的复位晶体管和光电二极管；
与前述第1电源连接，并检测前述光电二极管的信号的检测晶体管；
选择前述检测晶体管的选择晶体管；
构成外围电路的晶体管，其特征在于：
前述检测晶体管的栅极绝缘膜比构成前述外围电路的晶体管的栅极绝缘膜厚。
8.如权利要求7所述的图像传感器，其特征在于：构成前述外围电路的晶体管是CMOS晶体管。
9.如权利要求5或6所述的图像传感器，其特征在于：前述外围电路包括A/D转换器。
10.如权利要求7至9中的任意一项所述的图像传感器，其特征在于：前述选择晶体管的栅极绝缘膜比构成前述外围电路的晶体管的栅极绝缘膜厚。
11.如权利要求7至10中的任意一项所述的图像传感器，其特征在于：前述检测晶体管和复位晶体管具有相同的栅极绝缘膜。
12.如权利要求1至11中的任意一项所述的图像传感器，其特征在于：前述栅极绝缘膜由硅氧化膜、硅氧氮化膜和硅氮化膜的任意一个构成。
13.如权利要求7至12中的任意一项所述的图像传感器，其特征在于：前述检测晶体管或前述复位晶体管的阱区域的杂质浓度比构成前述外围电路的晶体管的阱区域的杂质浓度低。
14.如权利要求7至13中的任意一项所述的图像传感器，其特征在于：前述检测晶体管或前述复位晶体管的LDD区域、源极区域以及漏极区域的至少一个是注入磷而形成的。
15.如权利要求14所述的图像传感器，其特征在于：构成前述外围电路的晶体管的杂质区域中注入砷或者砷和磷而形成。
16.如权利要求1至15中的任意一项所述的图像传感器，其特征在于：在前述复位晶体管和光电二极管之间串联连接有传输晶体管，前述检测晶体管的栅极与连接复位晶体管和传输晶体管的扩散层连接。
17.如权利要求16所述的图像传感器，其特征在于：前述传输晶体管的栅极氧化膜比前述选择晶体管的栅极绝缘膜厚。
18.一种图像传感器，其在复位晶体管和光电二极管之间串联连接有传输晶体管，检测晶体管的栅极与连接复位晶体管和传输晶体管的扩散层连接，连接有选择前述检测晶体管的选择晶体管，其特征在于：
前述传输晶体管的栅极氧化膜比复位晶体管、检测晶体管、以及选择晶体管的栅极氧化膜厚。
19.如权利要求16至18中的任意一项所述的图像传感器，其特征在于：前述传输晶体管的源极区域和漏极区域中注入磷而形成。
20.一种CMOS图像传感器，其包含像素单元和外围电路，其特征在于：
前述像素内的n沟道晶体管的LDD区域、源极区域和漏极区域的至少一个是仅注入磷而形成的；
前述外围电路的n沟道晶体管的LDD区域、源极区域以及漏极区域的至少一个是注入包含砷的杂质元素而形成的。
21.如权利要求1至20中的任意一项所述的图像传感器，其特征在于：还具备闪存和DRAM中的至少一个。
22.一种图像传感器模块，其至少包含权利要求1至21中的任意一项所述的图像传感器和光学透镜。
23.如权利要求16所述的图像传感器，其特征在于：前述复位晶体管、检测晶体管、选择晶体管、以及传输晶体管的栅极绝缘膜，任意一个都比外围电路的晶体管的栅极绝缘膜厚。
CNB038172429A 2002-07-23 2003-07-23 图像传感器以及图像传感器模块 Expired - Fee Related CN100477238C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002214477 2002-07-23
JP214477/2002 2002-07-23

Publications (2)

Publication Number Publication Date
CN1669149A true CN1669149A (zh) 2005-09-14
CN100477238C CN100477238C (zh) 2009-04-08

Family

ID=30767883

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038172429A Expired - Fee Related CN100477238C (zh) 2002-07-23 2003-07-23 图像传感器以及图像传感器模块

Country Status (6)

Country Link
EP (2) EP2346080B1 (zh)
JP (1) JP4327719B2 (zh)
KR (1) KR100787738B1 (zh)
CN (1) CN100477238C (zh)
TW (1) TWI289905B (zh)
WO (1) WO2004010506A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931759A (zh) * 2009-06-24 2010-12-29 佳能株式会社 固态成像装置
CN101552278B (zh) * 2008-03-31 2011-03-16 索尼公司 光检测装置、电光装置及电子设备以及光劣化修正方法
US8048705B2 (en) 2008-07-15 2011-11-01 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for a CMOS image sensor using a triple gate process
CN102456699A (zh) * 2010-10-27 2012-05-16 索尼公司 半导体装置以及制造半导体装置的方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032688A (ja) * 2004-07-16 2006-02-02 Fujitsu Ltd 固体撮像装置
JP2006253316A (ja) 2005-03-09 2006-09-21 Sony Corp 固体撮像装置
KR100936104B1 (ko) 2007-12-27 2010-01-11 주식회사 동부하이텍 이미지 센서 제조방법
US7732885B2 (en) 2008-02-07 2010-06-08 Aptina Imaging Corporation Semiconductor structures with dual isolation structures, methods for forming same and systems including same
JP2009283552A (ja) * 2008-05-20 2009-12-03 Panasonic Corp 固体撮像素子
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
KR101890748B1 (ko) * 2011-02-01 2018-08-23 삼성전자주식회사 멀티 스택 씨모스(ｃｍｏｓ) 이미지 센서의 화소 및 그 제조방법
JP5943577B2 (ja) * 2011-10-07 2016-07-05 キヤノン株式会社 光電変換装置および撮像システム
JP6083930B2 (ja) 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
KR101377063B1 (ko) 2013-09-26 2014-03-26 (주)실리콘화일 기판 적층형 이미지 센서의 글로벌 셔터를 위한 픽셀회로
EP3097686B1 (en) * 2014-01-24 2019-08-21 Université Catholique de Louvain Image sensor
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP6562651B2 (ja) * 2015-02-20 2019-08-21 キヤノン株式会社 半導体装置の製造方法
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6362121B2 (ja) * 2017-01-23 2018-07-25 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
KR102560699B1 (ko) * 2017-10-30 2023-07-27 삼성전자주식회사 이미지 센서
JP7080660B2 (ja) 2018-02-09 2022-06-06 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
JP2020068267A (ja) * 2018-10-23 2020-04-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JPWO2023131996A1 (zh) * 2022-01-05 2023-07-13

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0609658B1 (en) * 1993-01-12 1998-04-01 Sony Corporation Output circuit device for charge transfer element
TW421962B (en) * 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
US6767794B2 (en) * 1998-01-05 2004-07-27 Advanced Micro Devices, Inc. Method of making ultra thin oxide formation using selective etchback technique integrated with thin nitride layer for high performance MOSFET
NL1011381C2 (nl) * 1998-02-28 2000-02-15 Hyundai Electronics Ind Fotodiode voor een CMOS beeldsensor en werkwijze voor het vervaardigen daarvan.
GB2339333B (en) * 1998-06-29 2003-07-09 Hyundai Electronics Ind Photodiode having charge function and image sensor using the same
JP2000224495A (ja) * 1998-11-24 2000-08-11 Canon Inc 撮像装置及びそれを用いた撮像システム
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
JP2000357688A (ja) * 1999-06-16 2000-12-26 Toshiba Corp 熱酸化膜の形成方法
JP2001326342A (ja) 2000-05-16 2001-11-22 Nec Corp 固体撮像装置及びその製造方法
KR20020034316A (ko) * 2000-10-31 2002-05-09 박종섭 이중 드라이브 트랜지스터 게이트 절연막을 구비하는이미지 센서 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101552278B (zh) * 2008-03-31 2011-03-16 索尼公司 光检测装置、电光装置及电子设备以及光劣化修正方法
US8048705B2 (en) 2008-07-15 2011-11-01 Semiconductor Manufacturing International (Shanghai) Corporation Method and structure for a CMOS image sensor using a triple gate process
CN101630659B (zh) * 2008-07-15 2012-05-23 中芯国际集成电路制造(上海)有限公司 使用三栅极工艺的cmos图像传感器的方法和结构
CN101931759A (zh) * 2009-06-24 2010-12-29 佳能株式会社 固态成像装置
CN101931759B (zh) * 2009-06-24 2012-12-12 佳能株式会社 固态成像装置
CN102456699A (zh) * 2010-10-27 2012-05-16 索尼公司 半导体装置以及制造半导体装置的方法

Also Published As

Publication number Publication date
KR20050029230A (ko) 2005-03-24
WO2004010506A1 (ja) 2004-01-29
JP4327719B2 (ja) 2009-09-09
EP1536475A4 (en) 2008-03-05
TWI289905B (en) 2007-11-11
EP2346080A2 (en) 2011-07-20
EP1536475B1 (en) 2014-05-07
TW200405560A (en) 2004-04-01
CN100477238C (zh) 2009-04-08
JPWO2004010506A1 (ja) 2005-11-17
EP1536475A1 (en) 2005-06-01
EP2346080B1 (en) 2014-02-12
EP2346080A3 (en) 2011-11-02
KR100787738B1 (ko) 2007-12-24

Similar Documents

Publication Publication Date Title
CN1669149A (zh) 图像传感器以及图像传感器模块
CN100350622C (zh) 借助晶体管从光电二极管读取信号的半导体器件
CN1244158C (zh) 固体摄像器件及其制造方法
CN1739198A (zh) 半导体装置及其制造方法以及摄像装置
CN1552100A (zh) 半导体装置、半导体装置的制造方法及其电子设备
CN1905201A (zh) 半导体成像器件及其制造方法
CN1653804A (zh) 固态成像装置
CN1835245A (zh) 嵌有光电二极管区的图像传感器及其制造方法
CN1330409A (zh) Mos型固体摄象装置及其制造方法
JP5629450B2 (ja) 半導体素子及び半導体素子の形成方法
US10008523B2 (en) Semiconductor device, method of manufacturing semiconductor device, and solid-state imaging apparatus
CN1791185A (zh) 互补金属氧化物半导体图像传感器及其操作方法
US7405757B2 (en) Image sensor and image sensor module
CN1819252A (zh) 固态图像拾取装置及其制造方法
CN103975437B (zh) 固态成像元件以及电子装置
CN1848444A (zh) 固体摄像器件
CN1825609A (zh) 固态成像器件及其驱动方法和照相装置
CN1591677A (zh) 非易失性半导体存储设备及其制造方法
CN1143396C (zh) 固态图象传感器
CN1842916A (zh) 固体摄像装置、其制造方法及使用它的摄像机
CN108122939A (zh) 半导体设备和用于制造半导体设备的方法
CN1716625A (zh) Cmos图像传感器及其制造方法
CN1992214A (zh) 用于制造cmos图像传感器的方法
JP2006041080A (ja) 固体撮像装置
CN1967808A (zh) 固态图像拾取器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200810

Address after: Kanagawa Prefecture, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090408

Termination date: 20210723