CN120936136A - 一种背接触电池及其制造方法、光伏组件 - Google Patents

Abstract

本发明公开一种背接触电池及其制造方法、光伏组件，涉及该光伏技术领域，以降低第一掺杂半导体部靠近凹槽的边缘部分的漏电风险，利于提高背接触电池的转换效率。背接触电池包括：半导体基底、第一掺杂半导体部、隔离层和第二掺杂半导体部。第三区的底表面分别相对于第一区和第二区的表面向半导体基底内凹入，形成凹槽。沿第二面至第一面的方向，第二区的表面高度小于第一区的表面高度。第一掺杂半导体部设置于第一区。隔离层至少设置于第一侧面靠近凹槽槽口的部分上。第二掺杂半导体部设置于第二区上、以及隔离层背离半导体基底的一侧。第二掺杂半导体部和第一掺杂半导体部的掺杂类型相反。

Description

一种背接触电池及其制造方法、光伏组件

技术领域

本发明涉及光伏技术领域，尤其涉及一种背接触电池及其制造方法、光伏组件。

背景技术

背接触电池是指电池片的第二面无电极，正、负电极均设置在电池片背光面一侧的太阳能电池，从而可以减少电极对电池片的遮挡，增加电池片的短路电流，提高电池片的能量转化效率。

但是，现有的背接触电池的背面一侧的漏电风险较高，不利于提高背接触电池的转换效率。

发明内容

本发明的目的在于提供一种背接触电池及其制造方法、光伏组件，用于降低第一掺杂半导体部靠近凹槽的边缘部分的漏电风险，降低载流子复合速率，利于提高背接触电池的转换效率。

为了实现上述目的，第一方面，本发明提供了一种背接触电池，该背接触电池包括：半导体基底、第一掺杂半导体部、隔离层和第二掺杂半导体部。半导体基底包括相对的第一面和第二面。第一面包括交替间隔分布的第一区和第二区、以及位于第一区和第二区之间的第三区。第三区的底表面分别相对于第一区和第二区的表面向半导体基底内凹入，形成凹槽。凹槽具有靠近第一区的第一侧面、以及靠近第二区的第二侧面。沿第二面至第一面的方向，第二区的表面高度小于第一区的表面高度。第一掺杂半导体部设置于第一区。隔离层至少设置于第一侧面靠近凹槽槽口的部分上。第二掺杂半导体部设置于第二区上、以及隔离层背离半导体基底的一侧。第二掺杂半导体部和第一掺杂半导体部的掺杂类型相反。

采用上述技术方案的情况下，本发明提供的背接触电池中，设置有第二掺杂半导体部的第二区的表面高度，小于设置有第一掺杂半导体部的第一区的表面高度，使得第一区的表面和第二区的表面能够沿半导体基底的厚度方向错开，此时在实际制造背接触电池的过程中，在对整层设置的第一掺杂半导体部进行图案化处理后，利于将位于第二区的第一掺杂半导体部全部去除，降低第二区的漏电风险的同时，使得第二掺杂半导体部具有较高的载流子收集效率。

另外，第三区的底表面分别相对于第一区和第二区的表面向半导体基底内凹入，所形成的凹槽用于进一步切断第一掺杂半导体部和第二掺杂半导体部之间的漏电通道，降低第一面一侧的漏电风险。并且，凹槽具有靠近第一区的第一侧面，该第一侧面中至少靠近凹槽槽口的部分上设置有隔离层，换句话说，隔离层至少设置在第一侧面靠近第一掺杂半导体部的部分上。基于此，即使在实际的制造过程中，因为第一掺杂半导体部和半导体基底之间因存在刻蚀速率差异使得至少在对整层设置的第一掺杂半导体部进行选择性刻蚀后，第一掺杂半导体部靠近第三区的边缘部分悬空设置在部分凹槽的上方，而导致第二掺杂半导体部沉积在该悬空设置的边缘部分与半导体基底之间的部分难以去除干净，此时可以通过隔离层将第一掺杂半导体部和残留的第二掺杂半导体部隔离开，降低第一掺杂半导体部边缘部分的漏电风险。同时，隔离层的存在还可以阻挡对第二掺杂半导体部进行掺杂处理时，掺杂剂透过第二掺杂半导体部进入到半导体基底靠近第一掺杂半导体部的部分内，降低第一掺杂半导体部边缘部分的载流子复合速率，同时，使得第一掺杂半导体部的边缘部分具有较高的载流子收集效率，利于提高背接触电池的转换效率。

再者，可以理解的是，隔离层的存在可以降低背接触电池的漏电风险，在背接触电池具有较小的反向漏电流的情况下，可以满足采用激光烧结技术制造电极结构的要求。基于此，使用激光烧结工艺制造本发明提供的背接触电池的电极结构不仅能够通过激光烧结过程中产生的高温形成接触电阻率较低的金属-半导体合金，改善接触性能，还能够使用常规高温烧结工艺所难以使用的半烧穿型电极浆料(玻璃体含量较低)，降低对表面钝化层的破坏，使得表面钝化层与第一面一侧具有较大的钝化接触面积，降低载流子复合速率。

作为一种可能的实现方案，在第三区的宽度方向上，第一掺杂半导体部沿靠近第二区的方向还延伸至部分凹槽的上方。

采用上述技术方案的情况下，在本发明提供的背接触电池处于工作状态下，光线沿第二面至第一面的方向，由第二面一侧折射至半导体基底内。半导体基底在吸收了光子能量后可以产生电子和空穴。并且，电子和空穴分别朝向第一掺杂半导体部和第二掺杂半导体部的方向运动，最终被相应电极导出，形成光电流。而上述进入至半导体基底内的光线，并非完全能够被半导体基底吸收利用，存在部分光线由半导体基底的第一面一侧折射出去。在此情况下，位于半导体基底第一面一侧的第一掺杂半导体部，其沿靠近第二区的方向还延伸至部分凹槽的上方。此时，第一掺杂半导体部与第三区相邻的端部悬空设置，由半导体基底的第一面一侧折射出去的部分光线可以在第一掺杂半导体部与第三区相邻、且悬空设置的端部的反射作用下重新回到半导体基底内并被半导体基底吸收利用，从而可以增大背接触电池对光线的利用率，利于提升背接触电池的光电转换效率。

作为一种可能的实现方案，在第三区的宽度方向上，第一侧面包括沿靠近第二区的方向依次连续分布的第一连接区、平台区和第二连接区。平台区的表面与半导体基底的厚度方向大致垂直。第一连接区和/或第二连接区的表面相对于平台区的表面垂直设置或倾斜设置。

采用上述技术方案的情况下，第一侧面不仅包括与半导体基底厚度方向平行或倾斜设置的第一连接区和第二连接区，还包括与半导体基底的厚度方向大致垂直的平台区，该平台区的存在不仅利于增大第一侧面的光吸收面积，还可以与第一掺杂半导体部延伸至部分凹槽上方的部分相互配合改变光线的传输路径，利于使得更多光线折射至半导体基底内，进而提高背接触电池的双面率。并且，平台区的存在还利于在第一面一侧形成表面钝化层的过程中起到高度缓冲作用，改善表面钝化层在第一侧面的包覆，提高表面钝化层对第一侧面的钝化效果，降低载流子复合速率。另外，在采用激光烧结工艺制造本发明提供的背接触电池的电极结构的情况下，降低载流子复合速率，即降低漏电流，还利于提高所形成的电极结构的质量，改善接触性能，利于提高背接触电池的转换效率。

作为一种可能的实现方案，沿半导体基底的厚度方向，第一连接区的高度为H。沿第三区的宽度方向，平台区的宽度为W。其中，H大于等于0.1μm、且小于等于5μm；和/或，W大于等于0.1μm、且小于等于8μm；和/或，H和W的差值大于等于0、且小于等于3μm。

采用上述技术方案的情况下，第一连接区的高度H在上述范围内，利于防止因H过小而导致隔离层在第一侧面上的形成范围较小，进一步降低第一掺杂半导体部边缘部分的漏电风险；另外，还可以防止因第一连接区的高度过大而导致半导体基底对应第三区和第二区的部分被过度刻蚀，使得半导体基底各部分均具有较大的光吸收深度，提高半导体基底的光利用率，利于提高背接触电池的转换效率。

此外，平台区的宽度W在上述范围内，可以防止因平台区的宽度较小而导致自身所能够起到的高度缓冲作用较弱、以及自身所具有的光吸收面积较小，进一步改善表面钝化层在第一侧面的包覆，且提高背接触电池的双面率。其次，在隔离层还设置在平台区上时，还可以防止因平台区的宽度W较小而导致隔离层的形成范围较小，降低第一掺杂半导体部边缘部分的漏电风险。另外，还可以防止因平台区的宽度W较大，而导致共同位于第一面一侧的第一区和第二区的宽度较小，有利于使得第一掺杂半导体部和/或第二掺杂半导体部，与半导体基底之间具有较大的钝化接触面积，利于载流子的收集，降低载流子的复合速率。

作为一种可能的实现方案，沿第二面至第一面的方向，平台区的表面高度与第二区的表面高度大致相同。

采用上述技术方案的情况下，在实际的制造过程中，在第一区形成第一掺杂半导体部后，需要采用沉积工艺形成整层覆盖的隔离层；接着，对隔离层进行选择性刻蚀，以至少将用于制造第二掺杂半导体部的第二区暴露在外。接着，在第二区上形成第二掺杂半导体部，并对第一掺杂半导体部和第二掺杂半导体部进行隔离，形成凹槽。基于此，当平台区的表面高度与第二区的表面高度大致相同时，表明在对隔离层进行选择性刻蚀后，刻蚀剂未进一步向下腐蚀半导体基底，使得半导体基底对应第二区的部分具有较大的光吸收深度，利于提高半导体基底的光利用率。

作为一种可能的实现方案，隔离层设置于第一连接区上、且延伸覆盖在至少部分平台区上。在此情况下，使得隔离层在第一侧面上的形成范围较大，利于降低第一掺杂半导体部边缘部分的漏电风险。

作为一种可能的实现方案，第二连接区上未设置有隔离层。在此情况下，表明第二连接区对应的部分是在对第二掺杂半导体部进行图案化处理时，对半导体基底在第三区的部分进行了刻蚀，有利于将第二掺杂半导体部位于凹槽槽底的部分完全去除，降低第三区处的漏电风险。

作为一种可能的实现方案，第二掺杂半导体部未延伸至隔离层中靠近第一掺杂半导体部的边缘区域上。在此情况下，图案化处理后，第一侧面上残留的第二掺杂半导体部在隔离层上的覆盖范围较小，降低隔离层边缘处的漏电风险。

作为一种可能的实现方案，在第一侧面包括第一连接区、平台区和第二连接区的情况下，第二掺杂半导体部和/或隔离层局部分布在平台区上。在此情况下，第二掺杂半导体部和/或隔离层在平台区上的形成范围较小，降低漏电风险的同时，还能够降低第二掺杂半导体部和/或隔离层的光寄生吸收，提高背接触电池的双面率。

作为一种可能的实现方案，第一区包括第一子区、以及位于第一子区外侧的第二子区。第二子区的表面反射率大于第一子区的表面反射率。在此情况下，第一子区具有较小的表面反射率，利于提高自身的陷光效果，提高背接触电池的双面率。另外，位于第一子区外侧的第二子区具有较大的表面反射率，此时第二子区具有相对较小的比表面积，利于提高隔离层在第一掺杂半导体部边缘部分上的形成质量，提高隔离层对第一掺杂半导体部边缘部分的保护作用，进一步降低第一掺杂半导体部边缘部分的漏电风险。

作为一种可能的实现方案，沿半导体基底的厚度方向，第二子区的表面和第二子区的表面错开设置。在此情况下，不仅能够增大第一区的光吸收面积，而且第一子区和第二子区中高度较小的一者，还能够与用于连接二者的侧面相互配合以改变光的传输路径，利于光的吸收。

作为一种可能的实现方案，第一子区的表面为绒面。在此情况下，利于使得第一子区具有较高的陷光效果，提高背接触电池的双面率。

作为一种可能的实现方案，第二子区的表面为平面。在此情况下，第二子区的表面较为平整，利于隔离层在第一掺杂半导体部边缘部分上的形成质量，提高隔离层对第一掺杂半导体部边缘部分的保护作用，进一步降低第一掺杂半导体部边缘部分的漏电风险。

作为一种可能的实现方案，第一区的表面为绒面。在此情况下，利于使得第一区具有较高的陷光效果，提高背接触电池的双面率。

作为一种可能的实现方案，第一掺杂半导体部为设置在第一区内的掺杂区。在此情况下，与第一掺杂半导体部为设置在第一区上的半导体层相比，当第一掺杂半导体部设置在第一区内时，可以降低第一掺杂半导体部的光寄生吸收，提高背接触电池的双面率。

作为一种可能的实现方案，第二区的表面为平面。在此情况下，利于提高第二掺杂半导体部在第二区上的形成质量和场钝化效果，降低载流子复合速率。

作为一种可能的实现方案，背接触电池还包括设置在第二掺杂半导体部和半导体基底之间的第一界面钝化层。

作为一种可能的实现方案，在背接触电池还包括第一界面钝化层的情况下，隔离层的厚度大于第一界面钝化层的厚度。如此设置，使得隔离层具有较高的扩散阻挡作用。基于此，即使在实际的制造过程中，在对整层设置的第二掺杂半导体部进行掺杂处理时，掺杂剂可以透过第二掺杂半导体部继续向下扩散到第一界面钝化层和隔离层中，但是在隔离层的阻碍下，可以减少甚至防止掺杂剂扩散至半导体基底靠近第一掺杂半导体部边缘的部分内，降低半导体基底靠近第一掺杂半导体部边缘的部分处的载流子复合速率，同时，使得第一掺杂半导体部的边缘部分具有较高的载流子收集效率，利于提高背接触电池在正向电压区域的转换效率。

第二方面，本发明提供了一种光伏组件，该光伏组件包括：电池串以及封装层。电池串由多个如第一方面及其各种实现方式提供的背接触电池电连接形成；封装层覆盖电池串的表面。

本发明中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

第三方面，本发明提供了一种背接触电池的制造方法，该背接触电池的制造方法包括：首先，提供一半导体基底。半导体基底包括相对的第一面和第二面。第一面包括交替间隔分布的第一区和第二区、以及位于第一区和第二区之间的第三区。接下来，在半导体基底的第一区形成第一掺杂半导体部。并对半导体基底的第二区和第三区进行刻蚀，以沿第二面至第一面的方向，使第二区和第三区的表面高度小于第一区的表面高度。接下来，在第三区靠近第一区的部分上形成隔离层。接下来，在半导体基底的第二区上、以及隔离层背离半导体基底的一侧形成第二掺杂半导体部。第二掺杂半导体部和第一掺杂半导体部的掺杂类型相反。接下来，对半导体基底的第三区的部分进行刻蚀，以使第三区的底表面分别相对于第一区和第二区的表面向半导体基底内凹入，形成凹槽。凹槽具有靠近第一区的第一侧面、以及靠近第二区的第二侧面。

作为一种可能的实现方案，在半导体基底的第一区形成第一掺杂半导体部，包括：在第一面形成第一掺杂半导体部。接下来，选择性去除位于第二区和第三区的第一掺杂半导体部。

作为一种可能的实现方案，第一区包括第一子区、以及位于第一子区外侧的第二子区。在此情况下，提供一半导体基底后，在半导体基底的第一区形成第一掺杂半导体部前，背接触电池的制造方法还包括：对整个第一面进行纹理化处理。接下来，对第二子区、第二区和第三区进行平整化处理，以使第二子区的表面反射率大于第一子区的表面反射率。

作为一种可能的实现方案，第一区包括第一子区、以及位于第一子区外侧的第二子区。在此情况下，提供一半导体基底后，在半导体基底的第一区形成第一掺杂半导体部前，背接触电池的制造方法还包括：在第一面上形成掩膜层。掩膜层用于暴露出第一子区。接下来，在掩膜层的保护作用下，对第一子区进行纹理化处理，以使第一子区的表面反射率小于的第二子区表面反射率。

本发明中第三方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的背接触电池的第一种结构的纵向剖视示意图；

图2为本发明实施例提供的背接触电池在第一侧面处的第一种结构放大示意图；

图3为本发明实施例提供的背接触电池的第二种结构的纵向剖视示意图；

图4为本发明实施例提供的背接触电池的第三种结构的纵向剖视示意图；

图5为本发明实施例提供的背接触电池的第四种结构的纵向剖视示意图；

图6为本发明实施例提供的背接触电池的第五种结构的纵向剖视示意图；

图7为本发明实施例提供的背接触电池在第一侧面处的第二种结构放大示意图；

图8为本发明实施例提供的背接触电池在第一侧面处的第三种结构放大示意图；

图9为本发明实施例提供的背接触电池在制造过程中的结构示意图一；

图10为本发明实施例提供的背接触电池在制造过程中的结构示意图二；

图11为本发明实施例提供的背接触电池在制造过程中的结构示意图三；

图12为本发明实施例提供的背接触电池在制造过程中的结构示意图四；

图13为本发明实施例提供的背接触电池在制造过程中的结构示意图五；

图14为本发明实施例提供的背接触电池在制造过程中的结构示意图六；

图15为本发明实施例提供的背接触电池在制造过程中的结构示意图七；

图16为本发明实施例提供的背接触电池在制造过程中的结构示意图八；

图17为本发明实施例提供的背接触电池在制造过程中的结构示意图九；

图18为本发明实施例提供的背接触电池在制造过程中的结构示意图十；

图19为本发明实施例提供的背接触电池在制造过程中的结构示意图十一；

图20为本发明实施例提供的背接触电池在制造过程中的结构示意图十二；

图21为本发明实施例提供的背接触电池在制造过程中的结构示意图十三；

图22为本发明实施例提供的背接触电池在制造过程中的结构示意图十四；

图23为本发明实施例提供的背接触电池在制造过程中的结构示意图十五；

图24为本发明实施例提供的背接触电池在制造过程中的结构示意图十六；

图25为本发明实施例提供的背接触电池在制造过程中的结构示意图十七；

图26为本发明实施例提供的背接触电池在制造过程中的结构示意图十八；

图27为本发明实施例提供的背接触电池在制造过程中的结构示意图十九；

图28为本发明实施例提供的背接触电池在制造过程中的结构示意图二十；

图29为本发明实施例提供的背接触电池在制造过程中的结构示意图二十一；

图30为本发明实施例提供的背接触电池在制造过程中的结构示意图二十二；

图31为本发明实施例提供的背接触电池在制造过程中的结构示意图二十三。

附图标记：11为半导体基底，12为第一区，13为第二区，14为第三区，15为凹槽，16为第一侧面，17为第二侧面，18为第一掺杂半导体部，19为隔离层，20为第二掺杂半导体部，21为第一连接区，22为平台区，23为第二连接区，24为第一子区，25为第二子区，26为掩膜层，27为第二界面钝化层，28为第一界面钝化层。

具体实施方式

以下，将参照附图来描述本发明的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

在附图中示出了根据本发明实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了更加清楚的表达，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本发明的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

目前太阳电池作为新的能源替代方案，使用越来越广泛。其中，光伏太阳电池是将太阳的光能转换为电能的装置。具体的，太阳电池利用光生伏特原理产生载流子，然后使用电极将载流子引出，从而利于将电能有效利用。其中，在太阳能电池包括的正、负电极均位于太阳能电池的背面时，该太阳能电池为背接触电池。因背接触电池的正面没有金属电极遮挡的影响，故具有更高的短路电流I_sc，是目前实现高效晶体硅电池的技术方向之一。

具体的，现有的背接触电池至少包括半导体基底、以及分别形成在半导体基底背面一侧的部分区域上的第一掺杂半导体部和第二掺杂半导体部。第一掺杂半导体部和第二掺杂半导体部的掺杂类型相反、且第一掺杂半导体部和第二掺杂半导体部沿平行于背面的方向间隔分布，以防止短路。

在实际制造上述背接触电池的过程中，需要先在半导体基底背面一侧形成整层设置的第一掺杂半导体部，并选择性去除背面部分区域的第一掺杂半导体部。但是，因第一掺杂半导体部内掺杂有杂质，使得自身与半导体基底之间存在刻蚀速率差，最终导致经选择性刻蚀后第一掺杂半导体部的边缘部分悬空设置在半导体基底上。在此情况下，在形成上述第一掺杂半导体部后，在形成第二掺杂半导体部的过程中，是在半导体基底背面一侧形成整层设置的第二掺杂半导体材料层，接着选择性去除位于第一掺杂半导体部和背面部分区域上的第二掺杂半导体材料层，获得上述第二掺杂半导体部。但是，填充在第一掺杂半导体部悬空设置的边缘部分与半导体基底之间的第二掺杂半导体材料层难以去除，这部分残留的第二掺杂半导体材料至少会与第一掺杂半导体部的侧壁电性连接，导致现有的背接触电池的背面一侧的漏电风险较高，不利于提高背接触电池的转换效率。

为了解决上述技术问题，第一方面，本发明实施例提供了一种背接触电池。如图1和图2所示，背接触电池包括：半导体基底11、第一掺杂半导体部18、隔离层19和第二掺杂半导体部20。半导体基底11包括相对的第一面和第二面。第一面包括交替间隔分布的第一区12和第二区13、以及位于第一区12和第二区13之间的第三区14。第三区14的底表面分别相对于第一区12和第二区13的表面向半导体基底11内凹入，形成凹槽15。凹槽15具有靠近第一区12的第一侧面16、以及靠近第二区13的第二侧面17。沿第二面至第一面的方向，第二区13的表面高度小于第一区12的表面高度。第一掺杂半导体部18设置于第一区12。隔离层19至少设置于第一侧面16靠近凹槽15槽口的部分上。第二掺杂半导体部20设置于第二区13上、以及隔离层19背离半导体基底11的一侧。第二掺杂半导体部20和第一掺杂半导体部18的掺杂类型相反。

采用上述技术方案的情况下，如图1和图2所示，本发明实施例提供的背接触电池中，设置有第二掺杂半导体部20的第二区13的表面高度，小于设置有第一掺杂半导体部18的第一区12的表面高度，使得第一区12的表面和第二区13的表面能够沿半导体基底11的厚度方向错开，此时在实际制造背接触电池的过程中，在对整层设置的第一掺杂半导体部18进行图案化处理后，利于将位于第二区13的第一掺杂半导体部18全部去除，降低第二区13的漏电风险的同时，使得第二掺杂半导体部20具有较高的载流子收集效率。另外，如图1所示，第三区14的底表面分别相对于第一区12和第二区13的表面向半导体基底11内凹入，所形成的凹槽15用于进一步切断第一掺杂半导体部18和第二掺杂半导体部20之间的漏电通道，降低第一面一侧的漏电风险。并且，凹槽15具有靠近第一区12的第一侧面16，该第一侧面16中至少靠近凹槽15槽口的部分上设置有隔离层19，换句话说，隔离层19至少设置在第一侧面16靠近第一掺杂半导体部18的部分上。基于此，即使在实际的制造过程中，因为第一掺杂半导体部18和半导体基底11之间因存在刻蚀速率差异使得至少在对整层设置的第一掺杂半导体部18进行选择性刻蚀后，第一掺杂半导体部18靠近第三区14域的边缘部分悬空设置在部分凹槽15的上方，而导致第二掺杂半导体部20沉积在该悬空设置的边缘部分与半导体基底11之间的部分难以去除干净，此时可以通过隔离层19将第一掺杂半导体部18和残留的第二掺杂半导体部20隔离开，降低第一掺杂半导体部18边缘部分的漏电风险。同时，隔离层19的存在还可以阻挡对第二掺杂半导体部20进行掺杂处理时，掺杂剂透过第二掺杂半导体部20进入到半导体基底11靠近第一掺杂半导体部18的部分内，降低第一掺杂半导体部18边缘部分的载流子复合速率，同时，使得第一掺杂半导体部18的边缘部分具有较高的载流子收集效率，利于提高背接触电池的转换效率。再者，可以理解的是，隔离层19的存在可以降低背接触电池的漏电风险，在背接触电池具有较小的反向漏电流的情况下，可以满足采用激光烧结技术制造电极结构的要求。基于此，使用激光烧结工艺制造本发明实施例提供的背接触电池的电极结构不仅能够通过激光烧结过程中产生的高温形成接触电阻率较低的金属-半导体合金，改善接触性能，还能够使用常规高温烧结工艺所难以使用的半烧穿型电极浆料(玻璃体含量较低)，降低对表面钝化层的破坏，使得表面钝化层与第一面一侧具有较大的钝化接触面积，降低载流子复合速率。

在实际的应用过程中，本发明实施例对半导体基底的材料和掺杂类型不做具体限定。示例性的，上述半导体基底可以为硅基底。或者，上述半导体基底也可以为锗硅基底、锗基底或砷化镓基底等任一种半导体材质的基底。

从掺杂类型方面来讲，半导体基底可以为P型基底，也可以为N型基底，还可以为本征型基底。

另外，上述半导体基底的第一面对应背接触电池的背光面，半导体基底的第二面对应背接触电池的向光面(光线直接照射面)。其中，第一面包括第一区、第二区和第三区在第一面的分布情况可以根据形成在第一面一侧的第一掺杂半导体部和第二掺杂半导体部的分布情况确定。具体的，因背接触电池包括的第一掺杂半导体部设置于第一区，故可以根据实际应用场景中对第一掺杂半导体部的分布要求确定第一区在第一面的分布范围。因背接触电池包括的第二掺杂半导体部设置于第一面的第二区上，故可以根据实际应用场景中对第二掺杂半导体部在半导体基底上的分布要求确定第二区在第一面的分布范围。另外，因第三区的底表面分别相对于第一区和第二区的表面向半导体基底内凹入，故可以根据位于第三区的凹槽所具有的第一侧面和第二侧面为边界，确定第三区在第一面的范围。

可以理解的是，第一区大致对应第一发射极区，第二区大致对应第二发射极区；第一区和第二区中的一者大致为P区，另外一者大致为N区，而第三区即PN区隔离区域。

从表面形貌方面来讲，第一面也可以为平面。或者，半导体基底的第二面可以为绒面，以提高自身的陷光效果，提高背接触电池的光电转换效率。该情况下，本发明实施例对第二面上的绒面结构的形貌不做具体限定，可以为金字塔型绒面结构、V型槽式绒面结构或孔洞型绒面结构等。

至于第一面，如图1所示，第一区12的表面可以为绒面。在此情况下，第一区12表面的各区域均设置有绒面结构，利于使得第一区12具有较高的陷光效果，提高背接触电池的双面率。该情况下，第一区12的表面各区域可以具有大致相同的表面反射率。

或者，第一区的表面也可以为平面。在此情况下，当第一掺杂半导体部设置在第一区上时，利于提高第一掺杂半导体部的形成质量和场钝化效果。

又或者，如图3和图4所示，第一区12可以包括第一子区24、以及位于第一子区24外侧的第二子区25。并且，第二子区25的表面反射率可以大于第一子区24的表面反射率。在此情况下，第一子区24具有较小的表面反射率，利于提高自身的陷光效果，提高背接触电池的双面率。并且，还利于增大设置在第一掺杂半导体部18中部区域上的电极结构的接触面积，改善接触性能。另外，位于第一子区24外侧的第二子区25具有较大的表面反射率，此时第二子区25具有相对较小的比表面积，利于提高隔离层19在第一掺杂半导体部18边缘部分上的形成质量，提高隔离层19对第一掺杂半导体部18边缘部分的保护作用，进一步降低第一掺杂半导体部18边缘部分的漏电风险。

本发明实施例对第一子区和第二子区在第一区内的面积占比、以及第一子区和第二子区的表面形貌不做具体限定，只要满足第一子区的表面反射率小于第二子区的表面反射率均可。

具体的，第一子区和第二子区的表面具有的纹理结构的种类可以相同，但第一子区具有的纹理结构的一维尺寸(和/或分布密度)不同于第二子区具有的纹理结构的一维尺寸(和/或分布密度)，以使第一子区和第二子区的表面反射率不同。例如：第一子区和第二子区可以均具有金字塔型绒面结构，并且第一子区具有的金字塔型绒面结构的一维尺寸(如底面边长或对角线长、侧棱长或高度)和/或分布密度，分别小于第二子区具有的金字塔型绒面结构的一维尺寸和/或分布密度。

或者，第一子区和第二子区的表面具有的纹理结构的种类也可以不同。

可选的，如图3和图4所示，第一子区24的表面可以为绒面。在此情况下，利于使得第一子区24具有较高的陷光效果，提高背接触电池的双面率。该情况下，本发明实施例对第一子区24上的绒面结构的形貌不做具体限定，可以为金字塔型绒面结构、V型槽式绒面结构或孔洞型绒面结构等。

可选的，如图3和图4所示，第二子区25的表面为平面。在此情况下，第二子区25的表面较为平整，利于隔离层19在第一掺杂半导体部18边缘部分上的形成质量，提高隔离层19对第一掺杂半导体部18边缘部分的保护作用，进一步降低第一掺杂半导体部18边缘部分的漏电风险。

另外，沿半导体基底的厚度方向，第二子区的表面和第二子区的表面可以平齐。或者，如图3和图4所示，沿半导体基底11的厚度方向，第二子区25的表面和第二子区25的表面也可以错开设置。在此情况下，不仅能够增大第一区12的光吸收面积，而且第一子区24和第二子区25中高度较小的一者，还能够与用于连接二者的侧面相互配合以改变光的传输路径，利于光的吸收。

第一子区和第二子区在半导体基底厚度方向上错开的高度可以根据第一子区和第二子区的表面形貌、以及实际需求设置，此处不做具体限定。

此外，在第二面为绒面、以及第一区的至少部分区域为绒面的情况下，如图1、图3和图4所示，第二面的表面反射率可以小于或等于第一区12中绒面区域的表面反射率。例如：在第一区12的至少部分区域、以及第二面具有的绒面结构均为金字塔型绒面结构的情况下，第一区12的至少部分区域具有的金字塔型绒面结构的一维尺寸(如底面边长或对角线长、侧棱长或高度)和/或分布密度，分别小于第二面具有的金字塔型绒面结构的一维尺寸和/或分布密度。

至于第二区，如图1、图3和图4所示，第二区13的表面可以为平面。在此情况下，利于提高第二掺杂半导体部20在第二区13上的形成质量和场钝化效果，降低载流子复合速率。

或者，第二区的表面也可以为绒面，以增大设置在第二区上的第二掺杂半导体部和电极结构之间的接触面积，改善接触性能。

至于第三区，位于第三区的凹槽的槽底面可以为平面；或者，如图1、图3和图4所示，凹槽15的槽底面也可以为绒面，以进一步提高背接触电池的双面率。

其中，在第一区的至少部分区域、以及凹槽的槽底面为绒面的情况下，第一区中的绒面结构的一维尺寸和凹槽的槽底面中的绒面结构的一维尺寸可以相同，也可以不同。

可选的，第一区中的绒面结构的尺寸均匀性和/或分布均匀性，可以大于凹槽的槽底面中的绒面结构的尺寸均匀性和/或分布均匀性。和/或，第一区中绒面区域的表面反射率，可以小于凹槽的槽底面的表面反射率。和/或，第一区中的绒面结构的横向尺寸(横向尺寸大致垂直于半导体基底厚度方向；例如绒面结构为金字塔型绒面结构时，横向尺寸可以为底面边长或对角线长)，可以小于凹槽的槽底面中的绒面结构的横向尺寸。在此情况下，实现制绒处理的腐蚀液对半导体基底对应第三区的刻蚀程度较高，利于进一步降低漏电风险，降低载流子复合速率的同时，可以提高采用激光烧结技术制造电极结构的良率。

另外，在第二面和凹槽的槽底面均为绒面的情况下，第二面中的绒面结构的一维尺寸和凹槽的槽底面中的绒面结构的一维尺寸可以相同，也可以不同。

可选的，第二面中的绒面结构的尺寸均匀性和/或分布均匀性，可以大于凹槽的槽底面中的绒面结构的尺寸均匀性和/或分布均匀性。和/或，第二面中绒面区域的表面反射率，可以小于凹槽的槽底面的表面反射率。和/或，第二面中的绒面结构的横向尺寸(横向尺寸大致垂直于半导体基底厚度方向)，可以小于凹槽的槽底面中的绒面结构的横向尺寸。该情况下的有益效果可以参考前文，此处不再赘述。

至于凹槽包括的第一侧面和第二侧面，可以为平面，或者其上也可以设置有绒面结构。另外，第一侧面和/或第二侧面的至少部分区域可以与半导体基底的厚度方向平行，或者也可以与半导体基底的厚度方向倾斜设置(倾斜角度可以根据实际需求设置)。第一侧面和/或第二侧面中不同的区域表面与半导体基底厚度方向的夹角可以大致相同。

或者，如图2、图7和图8所示，在第三区14的宽度方向上，第一侧面16可以包括沿靠近第二区13的方向依次连续分布的第一连接区21、平台区22和第二连接区23。平台区22的表面与半导体基底11的厚度方向大致垂直。第一连接区21和/或第二连接区23的表面相对于平台区22的表面垂直设置或倾斜设置。在此情况下，第一侧面16不仅包括与半导体基底11厚度方向平行或倾斜设置的第一连接区21和第二连接区23，还包括与半导体基底11的厚度方向大致垂直的平台区22，该平台区22的存在不仅利于增大第一侧面16的光吸收面积，还可以与第一掺杂半导体部18延伸至部分凹槽15上方的部分相互配合改变光线的传输路径，利于使得更多光线折射至半导体基底11内，进而提高背接触电池的双面率。并且，平台区22的存在还利于在第一面一侧形成表面钝化层的过程中起到高度缓冲作用，改善表面钝化层在第一侧面16的包覆，提高表面钝化层对第一侧面16的钝化效果，降低载流子复合速率。另外，在采用激光烧结工艺制造本发明实施例提供的背接触电池的电极结构的情况下，降低载流子复合速率，即降低漏电流，还利于提高所形成的电极结构的质量，改善接触性能，利于提高背接触电池的转换效率。

可以理解的是，第一侧面中第一连接区和第二连接区的高度、第一连接区和第二连接区分别与半导体基底厚度方向的夹角，会影响凹槽的凹入深度，进而影响第一掺杂半导体部和第二掺杂半导体部之间的防漏电效果。其次，隔离层至少覆盖在第一侧面靠近凹槽槽口的部分上，而第一侧面中第一连接区和平台区更靠近凹槽的槽口，因此第一连接区的高度、第一连接区与半导体基底厚度方向的夹角、以及平台区的宽度会影响第一侧面靠近凹槽槽口部分的表面积和隔离层的设置范围，进而影响第一掺杂半导体部边缘部分的载流子复合，因此可以根据实际应用场景中对第一面一侧的漏电要求确定第一侧面中第一连接区和第二连接区的高度、第一连接区和第二连接区分别与半导体基底厚度方向的夹角、以及平台区的宽度，此处不做具体限定。

定义沿半导体基底的厚度方向，第一连接区的高度为H。沿第三区的宽度方向，平台区的宽度为W。

示例性的，H可以大于等于0.1μm、且小于等于5μm。在此情况下，第一连接区的高度H在上述范围内，利于防止因H过小而导致隔离层在第一侧面上的形成范围较小，进一步降低第一掺杂半导体部边缘部分的漏电风险；另外，还可以防止因第一连接区的高度过大而导致半导体基底对应第三区和第二区的部分被过度刻蚀，使得半导体基底各部分均具有较大的光吸收深度，提高半导体基底的光利用率，利于提高背接触电池的转换效率。

示例性的，W可以大于等于0.1μm、且小于等于8μm。在此情况下，平台区的宽度W在上述范围内，可以防止因平台区的宽度较小而导致自身所能够起到的高度缓冲作用较弱、以及自身所具有的光吸收面积较小，进一步改善表面钝化层在第一侧面的包覆，且提高背接触电池的双面率。其次，在隔离层还设置在平台区上时，还可以防止因平台区的宽度W较小而导致隔离层的形成范围较小，降低第一掺杂半导体部边缘部分的漏电风险。另外，还可以防止因平台区的宽度W较大，而导致共同位于第一面一侧的第一区和第二区的宽度较小，有利于使得第一掺杂半导体部和/或第二掺杂半导体部，与半导体基底之间具有较大的钝化接触面积，利于载流子的收集，降低载流子的复合速率。

示例性的，H和W的差值可以大于等于0、且小于等于3μm。该情况下的有益效果的应用原理可以参考前文所述的H可以大于等于0.1μm、且小于等于5μm、以及W可以大于等于0.1μm、且小于等于8μm的有益效果的应用原理，此处不再赘述。

从表面设置高度方面来讲，如图1所示，沿第二面至第一面的方向，第二区13的表面高度小于第一区12的表面高度。二者之间的高度差可以根据实际应用场景中对第二区13的载流子复合速率、对第二掺杂半导体部20的载流子收集效率、以及对半导体基底11在第二区13部分的光吸收深度的要求确定，此处不做具体限定。

至于凹槽的深度，可以根据实际应用场景中对第一掺杂半导体部和第二掺杂半导体部之间的防漏电要求、以及对半导体基底在第三区部分的光吸收深度的要求确定，此处不做具体限定。

另外，在第一侧面包括上述第一连接区、平台区和第二连接区的情况下，沿第二面至第一面的方向，平台区的表面高度可以大于第二区的表面高度。

或者，如图1所示，沿第二面至第一面的方向，平台区22的表面高度与第二区13的表面高度大致相同。在此情况下，在实际的制造过程中，平台区22的形成可以是因为隔离层19覆盖在其上、以及图案化处理精度所导致的。具体的，在第一区12形成第一掺杂半导体部18后，需要采用沉积工艺形成整层覆盖的隔离层19；接着，对隔离层19进行选择性刻蚀，以至少将用于制造第二掺杂半导体部20的第二区13暴露在外；图案化处理后，为保留覆盖在第一掺杂半导体部18侧壁及其周围区域上的隔离层19，则过多预留了隔离层19覆盖在平台区22上的部分。接着，在第二区13上形成第二掺杂半导体部20，并对第一掺杂半导体部18和第二掺杂半导体部20进行隔离，形成凹槽15。基于此，当平台区22的表面高度与第二区13的表面高度大致相同时，表明在对隔离层19进行选择性刻蚀后，刻蚀剂未进一步向下腐蚀半导体基底11，使得半导体基底11对应第二区13的部分具有较大的光吸收深度，利于提高半导体基底11的光利用率。

对于第一掺杂半导体部和第二掺杂半导体部来说，从设置位置方面来讲，如图1所示，第一掺杂半导体部18可以是设置在第一区12内的掺杂区。在此情况下，与第一掺杂半导体部18为设置在第一区12上的半导体层相比，当第一掺杂半导体部18设置在第一区12内时，可以降低第一掺杂半导体部18的光寄生吸收，提高背接触电池的双面率。

或者，如图5所示，第一掺杂半导体部18也可以是设置在第一区12上的掺杂半导体层，以降低载流子复合速率。在此情况下，第一掺杂半导体部18的材料可以包括硅、锗硅、锗或砷化镓等任一半导体材料。从物质的排列形式方面来讲，第一掺杂半导体部18的晶相可以为非晶、微晶、纳米晶、单晶或多晶等。

在实际的应用过程中，第一掺杂半导体部可以直接形成在半导体基底的第一区上。或者，如图5所示，背接触电池还包括位于半导体基底11具有的第一区12和第一掺杂半导体部18之间的第二界面钝化层27。在此情况下，第二界面钝化层27和第一掺杂半导体部18可以构成选择性接触结构，以实现对半导体基底11第一面上相应区域进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低对第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

具体的，上述第二界面钝化层的材料可以根据第一掺杂半导体部的材料，以及实际应用场景中对由第二界面钝化层和第一掺杂半导体部构成的选择性接触结构的种类确定，此处不做具体限定。

例如：当第二界面钝化层和第一掺杂半导体部构成的选择性接触结构为隧穿钝化接触结构时，第一掺杂半导体部为掺杂多晶硅层，第二界面钝化层为隧穿钝化层。该隧穿钝化层的材料可以包括氧化硅、氧化铝或氧化钛等材料。

又例如：当第二界面钝化层和第一掺杂半导体部构成的选择性接触结构为异质接触结构时，第一掺杂半导体部的材料可以包括掺杂非晶硅层、掺杂纳米晶硅和掺杂微晶硅中的至少一种，第二界面钝化层为本征非晶硅、本征纳米晶硅和本征微晶硅中的至少一种。

另外，如图1所示，第一掺杂半导体部18可以仅设置在第一区12，此时沿第三区14的宽度方向，第一掺杂半导体部18和第二掺杂半导体部20的间距较大，利于降低漏电风险。

或者，如图6所示，在第三区14的宽度方向上，第一掺杂半导体部18也可以沿靠近第二区13的方向还延伸至部分凹槽15的上方。在此情况下，在本发明实施例提供的背接触电池处于工作状态下，光线沿第二面至第一面的方向，由第二面一侧折射至半导体基底11内。半导体基底11在吸收了光子能量后可以产生电子和空穴。并且，电子和空穴分别朝向第一掺杂半导体部18和第二掺杂半导体部20的方向运动，最终被相应电极导出，形成光电流。而上述进入至半导体基底11内的光线，并非完全能够被半导体基底11吸收利用，存在部分光线由半导体基底11的第一面一侧折射出去。在此情况下，位于半导体基底11第一面一侧的第一掺杂半导体部18，其沿靠近第二区13的方向还延伸至部分凹槽15的上方。此时，第一掺杂半导体部18与第三区14相邻的端部悬空设置，由半导体基底11的第一面一侧折射出去的部分光线可以在第一掺杂半导体部18与第三区14相邻、且悬空设置的端部的反射作用下重新回到半导体基底11内并被半导体基底11吸收利用，从而可以增大背接触电池对光线的利用率，利于提升背接触电池的光电转换效率。

至于第一掺杂半导体部延伸至部分凹槽上方的部分的长度，可以根据实际需求设置，此处不做具体限定。

至于第二掺杂半导体部，第二掺杂半导体部的材料可以为硅、锗硅、锗或砷化镓等半导体材料。第二掺杂半导体部的晶相可以为非晶、纳米晶、微晶、单晶或多晶等。其次，本发明实施例对第二掺杂半导体部的厚度不做具体限定，只要能够应用至本发明实施例提供的背接触电池中均可。

可选的，如图5所示，本发明实施例提供的背接触电池还可以包括位于半导体基底11和第二掺杂半导体部20之间的第一界面钝化层28。在此情况下，第一界面钝化层28和第二掺杂半导体部20可以构成选择性接触结构，以实现对第二区13进行化学钝化、且实现对相应导电类型的载流子的选择性收集，降低第一面一侧的载流子复合速率，利于提高背接触电池的光电转换效率。

至于第一界面钝化层的材料，其确定原理可以参考前文所述的第二界面钝化层的材料的确定原理，此处不再赘述。

从掺杂类型方面，第一掺杂半导体部的掺杂类型可以为N型，第二掺杂半导体部的掺杂类型可以为P型。或者，第一掺杂半导体部的掺杂类型可以为P型，第二掺杂半导体部的掺杂类型为N型。

可选的，第一掺杂半导体部为设置在第一区内的P型掺杂区。第二掺杂半导体部为设置在第二区上的N型掺杂多晶硅层，并且背接触电池还包括设置在N型掺杂半导体层和半导体基底之间的隧穿氧化层。

另外，在实际的应用过程中，第二掺杂半导体部设置在隔离层上的部分，其边界可以与隔离层的边界对齐。

或者，第二掺杂半导体部也可以未延伸至隔离层中靠近第一掺杂半导体部的边缘区域上。在此情况下，图案化处理后，第一侧面上残留的第二掺杂半导体部在隔离层上的覆盖范围较小，降低隔离层边缘处的漏电风险。此时，第二掺杂半导体部设置在隔离层上的部分，其边界与隔离层的边界之间的距离可以根据实际需求设置，此处不做具体限定。

如图2、图7和图8所示，在第一侧面16包括第一连接区21、平台区22和第二连接区23的情况下，第二掺杂半导体部20可以仅位于第一连接区21，也可以仅位于平台区22上，又或者可以同时位于第一连接区21和平台区上。

其中，在至少部分第二掺杂半导体部设置在第一连接区上时，第二掺杂半导体部可以覆盖在第一连接区各区域的上方；或者，也可以局部分布在第一连接区的上方。在至少部分第二掺杂半导体部设置在平台区上时，第二掺杂半导体部可以覆盖在平台区上；或者，也可以局部分布在平台区上。

值得注意的是，当第二掺杂半导体部局部分布在平台区上时，第二掺杂半导体部在平台区上的形成范围较小，降低漏电风险的同时，还能够降低第二掺杂半导体部的光寄生吸收，提高背接触电池的双面率。

其次，第二掺杂半导体部可以未设置在第二连接区上。

对于隔离层来说，本发明实施例对隔离层的材料和厚度不做具体限定，只要能够通过隔离层将第一掺杂半导体部和第二掺杂半导体部隔离开均可。隔离层可以为单层结构，可以是由多种材料制造形成的叠层结构。隔离层可以为绝缘层，也可以为具有一定的电隔离效果的半绝缘层。

示例性的，隔离层可以包括氧化硅层和/或氮化硅层等。

其次，在背接触电池还包括第一界面钝化层时，第一界面钝化层还位于第二掺杂半导体部和隔离层之间。隔离层的厚度可以大于第一界面钝化层的厚度，以使得自身具有较高的电绝缘效果，以及阻挡掺杂剂扩散的效果。隔离层的材料可以与第一界面钝化层的材料相同，此时位于半导体基底第三区的部分和第二掺杂半导体部之间的隔离层和第一界面钝化层所构成的叠层的总厚度，大于位于半导体基底第二区的部分和第二掺杂半导体部之间的第一界面钝化层的厚度，可以基于此厚度关系判断隔离层的存在。

或者，隔离层的至少部分材料，也可以不同于第一界面钝化层的材料。此时，可以通过材料种类的不同区分位于第三区的隔离层和第一界面钝化层。

另外，隔离层在第一侧面上的形成范围，可以根据第一侧面的形貌、以及实际应用场景中第一掺杂半导体部边缘部分的防漏电要求确定，此处不做具体限定。

可选的，隔离层可以仅设置在第一侧面靠近槽口的部分上。或者，当凹槽的深度较小时，隔离层也可以设置在第一侧面中除靠近槽底以外的区域上。

示例性的，在第一侧面包括第一连接区、平台区和第二连接区的情况下，如图2所示，隔离层19可以仅设置在第一连接区21上。或者，如图8所示，隔离层19也可以仅设置在平台区22上。又或者，如图7所示，隔离层19还可以设置于第一连接区21上、且延伸覆盖在至少部分平台区22上。在此情况下，使得隔离层19在第一侧面16上的形成范围较大，利于降低第一掺杂半导体部18边缘部分的漏电风险。

其中，在隔离层还设置在第一连接区上时，隔离层可以仅设置在第一连接区的部分区域上，或者也可以覆盖在第一连接区的各区域上。另外，在隔离层还设置在平台区上时，隔离层可以覆盖在平台区的各区域上，或者，也可以局部分布在平台区上。在此情况下，隔离层在平台区上的形成范围较小，降低漏电风险的同时，还能够降低隔离层对光吸收的影响，提高背接触电池的双面率。

另外，可选的，如图2、图7和图8所示，第二连接区23上未设置有隔离层19。在此情况下，表明第二连接区23对应的部分是在对第二掺杂半导体部20进行图案化处理时，对半导体基底11在第三区14的部分进行了刻蚀，有利于将第二掺杂半导体部20位于凹槽15槽底的部分完全去除，降低第三区14处的漏电风险。

此外，除了设置在凹槽的第一侧面之外，当第一掺杂半导体部还延伸在部分凹槽的上方时，隔离层也还可以设置在第一掺杂半导体部延伸至凹槽上方的部分，其靠近半导体基底的一侧上，以进一步降低漏电风险。

第二方面，本发明实施例提供了一种光伏组件，该光伏组件包括：电池串以及封装层。电池串由多个如第一方面及其各种实现方式提供的背接触电池电连接形成；封装层覆盖电池串的表面。

本发明实施例中第二方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

第三方面，本发明实施例提供了一种背接触电池的制造方法。下文将根据图9至图31示出的操作的剖视图，对制造过程进行描述。具体的，该背接触电池的制造方法包括：

首先，提供一半导体基底。半导体基底包括相对的第一面和第二面。第一面包括交替间隔分布的第一区和第二区、以及位于第一区和第二区之间的第三区。其中，半导体基底的材料，以及第一面中第一区、第二区和第三区的分布范围，可以参考前文，此处不再赘述。

可以理解的是，第一区的表面形貌的不同，在半导体基底的第一区形成第一掺杂半导体部的操作过程也不相同。

示例性的，若第一区为平面，则在提供第一面为平面的半导体基底后，可以直接进行后续第一掺杂半导体部的形成操作。

示例性的，如图9所示，若第一区12为绒面，则可以在形成第一掺杂半导体部之前，至少对半导体基底11的第一面一侧进行制绒处理。

示例性的，若第一区包括前文所述的第一子区、以及位于第一子区外侧的第二子区，则可以提供一半导体基底后，并且在半导体基底的第一区形成第一掺杂半导体部前，如图9所示，采用湿法刻蚀等工艺，先对整个第一面进行纹理化处理。接下来，如图16所示，可以采用湿法刻蚀等工艺，对第二子区25、第二区13和第三区14进行平整化处理(例如：抛光处理)，以使第二子区25的表面反射率大于第一子区24的表面反射率。

或者，在第一区包括第一子区和第二子区的情况下，也可以是在提供一半导体基底后，并且在半导体基底的第一区形成第一掺杂半导体部前，如图23所示，可以依次采用沉积和刻蚀等工艺，在第一面上形成掩膜层26(掩膜层26的材料可以根据实际需求设置。例如：掩膜层26的材料可以包括氧化硅、氮化硅、氮氧化硅和氧化铝中的至少一种)，掩膜层26用于暴露出第一子区24。接下来，如图24所示，在掩膜层26的保护作用下，对第一子区24进行纹理化处理，以使第一子区24的表面反射率小于的第二子区25表面反射率。接着，选择性去除掩膜层。

接下来，如图10、图11、图17、图18、图26和图27所示，在半导体基底11的第一区12形成第一掺杂半导体部18；并对半导体基底11的第二区13和第三区14进行刻蚀，以沿第二面至第一面的方向，使第二区13和第三区14的表面高度小于第一区12的表面高度。

在实际的制造过程中，如图10、图17和图26所示，若第一掺杂半导体部18为设置在第一区12内的掺杂区，可以采用扩散或离子注入等掺杂工艺，对第一面进行掺杂，先在第一面形成第一掺杂半导体部18。或者，若第一掺杂半导体部为设置在第一区上的掺杂半导体层，则可以采用物理气相沉积等工艺，先在第一面形成本征半导体部；接着采用扩散或离子注入等工艺，对本征半导体部进行掺杂，以形成第一掺杂半导体部。接下来，如图11、图18和图27所示，可以采用湿法刻蚀或激光刻蚀等工艺，选择性去除位于第二区13和第三区14的第一掺杂半导体部18。具体的，在选择性刻蚀的过程中所使用的掩膜层，可以是在对第一掺杂半导体部18进行掺杂处理时，所形成的掺杂硅玻璃层，通过对其位于第二区13和第三区14的部分进行热处理，使得位于第二区13和第三区14的掺杂硅玻璃层致密性变差，耐腐蚀性变差，而掺杂硅玻璃层位于第一区12的部分形成掩膜层。或者，也可以在去除上述掺杂硅玻璃层后，又或者直接在掺杂硅玻璃层上再额外形成一层掩膜层，并至少对掩膜层进行图案化处理，以暴露位于第二区13和第三区14的第一掺杂半导体部18。

在对第一掺杂半导体部进行选择性刻蚀后，可以在相同掩膜层的保护下，继续对半导体基底的第二区和第三区进行刻蚀，以沿第二面至第一面的方向，使第二区和第三区的表面高度小于第一区的表面高度。需要说明的是，因第一掺杂半导体部中掺杂有掺杂剂，可能导致刻蚀剂对第一掺杂半导体部和半导体基底的刻蚀速率不同，因此在对第一掺杂半导体部和半导体基底位于第二区和第三区的部分进行刻蚀后，可能使得第一掺杂半导部的边缘部分悬设在部分第三区的上方。

另外，在第一掺杂半导体部为设置在第一区上的掺杂半导体层，且背接触电池还包括第二界面钝化层的情况下，在形成本征半导体部之前，还需要采用热氧化或化学气相沉积等工艺，形成第二界面钝化层。

接下来，如图12、图13、图19和图20、图28和图29所示，至少在第三区14靠近第一区12的部分上形成隔离层19。

在实际的制造过程中，可以采用物理气相沉积，形成整层设置的隔离层。然后可以采用激光刻蚀等工艺，至少去除位于第二区上的隔离层。

接下来，如图14、图15、图21、图22、图30和图31所示，在半导体基底11的第二区13上、以及隔离层19背离半导体基底11的一侧形成第二掺杂半导体部20。第二掺杂半导体部20和第一掺杂半导体部18的掺杂类型相反。

在实际的制造过程中，如图14、图21和图30所示，可以采用物理气相沉积等工艺，形成整层设置的第二掺杂半导体部20。然后，如图15、图22和图31所示，采用刻蚀工艺，选择性去除位于第一区12和第三区14的第二掺杂半导体部20。因在第一掺杂半导体部18悬空设置在部分第三区14上方的边缘部分的保护下，靠近第一区12边缘部分的第二掺杂半导体部20难以被完全去除，存在残留。而在先形成的隔离层19不仅能够在制造第二掺杂半导体部20的过程中，防止刻蚀剂进入到半导体基底11在第一区12边缘周围的部分内，还可以在形成第二掺杂半导体部20后，将残留的第二掺杂半导体部20分别与第一掺杂半导体部18的边缘部分、以及半导体基底11在第一区12边缘周围的部分隔离开，降低漏电。

接下来，如图15、图22和图31所示，可以采用湿法刻蚀等工艺，对半导体基底11的第三区14的部分进行刻蚀，以使第三区14的底表面分别相对于第一区12和第二区13的表面向半导体基底11内凹入，形成凹槽15。凹槽15具有靠近第一区12的第一侧面16、以及靠近第二区13的第二侧面17。该凹槽15的深度和表面形貌等信息可以参考前文，此处不做具体限定。

接下来，可以采用激光烧结等工艺，分别在第一掺杂半导体部和第二掺杂半导体部上形成电极结构。

本发明实施例中第三方面及其各种实现方式的有益效果，可以参考第一方面及其各种实现方式中的有益效果分析，此处不再赘述。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了更加清楚的说明，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。

Claims (15)

1.一种背接触电池，其特征在于，包括：

半导体基底，所述半导体基底包括相对的第一面和第二面；所述第一面包括交替间隔分布的第一区和第二区、以及位于所述第一区和所述第二区之间的第三区；所述第三区的底表面分别相对于所述第一区和所述第二区的表面向所述半导体基底内凹入，形成凹槽；所述凹槽具有靠近所述第一区的第一侧面、以及靠近所述第二区的第二侧面；沿所述第二面至所述第一面的方向，所述第二区的表面高度小于所述第一区的表面高度；

第一掺杂半导体部，设置于所述第一区；

隔离层，至少设置于所述第一侧面靠近所述凹槽槽口的部分上；

第二掺杂半导体部，设置于所述第二区上、以及所述隔离层背离所述半导体基底的一侧；所述第二掺杂半导体部和所述第一掺杂半导体部的掺杂类型相反。

2.根据权利要求1所述的背接触电池，其特征在于，在所述第三区的宽度方向上，所述第一掺杂半导体部沿靠近所述第二区的方向还延伸至部分所述凹槽的上方。

3.根据权利要求1所述的背接触电池，其特征在于，在所述第三区的宽度方向上，所述第一侧面包括沿靠近所述第二区的方向依次连续分布的第一连接区、平台区和第二连接区；所述平台区的表面与所述半导体基底的厚度方向大致垂直；所述第一连接区和/或所述第二连接区的表面相对于所述平台区的表面垂直设置或倾斜设置。

4.根据权利要求3所述的背接触电池，其特征在于，沿所述半导体基底的厚度方向，所述第一连接区的高度为H；沿所述第三区的宽度方向，所述平台区的宽度为W；其中，H大于等于0.1μm、且小于等于5μm；和/或，W大于等于0.1μm、且小于等于8μm；和/或，H和W的差值大于等于0、且小于等于3μm；

和/或，沿所述第二面至所述第一面的方向，所述平台区的表面高度与所述第二区的表面高度大致相同。

5.根据权利要求3所述的背接触电池，其特征在于，所述隔离层设置于所述第一连接区上、且延伸覆盖在至少部分所述平台区上；

和/或，所述第二连接区上未设置有所述隔离层。

6.根据权利要求1～5任一项所述的背接触电池，其特征在于，所述第二掺杂半导体部未延伸至所述隔离层中靠近所述第一掺杂半导体部的边缘区域上；

和/或，在所述第一侧面包括所述第一连接区、所述平台区和所述第二连接区的情况下，所述第二掺杂半导体部和/或所述隔离层局部分布在所述平台区上。

7.根据权利要求1所述的背接触电池，其特征在于，所述第一区包括第一子区、以及位于所述第一子区外侧的第二子区；所述第二子区的表面反射率大于所述第一子区的表面反射率。

8.根据权利要求7所述的背接触电池，其特征在于，沿所述半导体基底的厚度方向，所述第二子区的表面和所述第二子区的表面错开设置；

和/或，所述第一子区的表面为绒面；

和/或，所述第二子区的表面为平面。

9.根据权利要求1～5任一项所述的背接触电池，其特征在于，所述第一区的表面为绒面；

和/或，所述第一掺杂半导体部为设置在所述第一区内的掺杂区；

和/或，所述第二区的表面为平面；

和/或，所述背接触电池还包括设置在所述第二掺杂半导体部和所述半导体基底之间的第一界面钝化层。

10.根据权利要求9所述的背接触电池，其特征在于，在所述背接触电池还包括所述第一界面钝化层的情况下，所述隔离层的厚度大于所述第一界面钝化层的厚度。

11.一种光伏组件，其特征在于，包括：

电池串，所述电池串由多个如权利要求1～10任一项所述的背接触电池电连接形成；

以及封装层，所述封装层覆盖所述电池串的表面。

12.一种背接触电池的制造方法，其特征在于，包括：

提供一半导体基底；所述半导体基底包括相对的第一面和第二面；所述第一面包括交替间隔分布的第一区和第二区、以及位于所述第一区和所述第二区之间的第三区；

在所述半导体基底的第一区形成第一掺杂半导体部；并对所述半导体基底的所述第二区和所述第三区进行刻蚀，以沿所述第二面至所述第一面的方向，使所述第二区和所述第三区的表面高度小于所述第一区的表面高度；

在所述第三区靠近所述第一区的部分上形成隔离层；

在所述半导体基底的所述第二区上、以及所述隔离层背离所述半导体基底的一侧形成第二掺杂半导体部；所述第二掺杂半导体部和所述第一掺杂半导体部的掺杂类型相反；

对所述半导体基底的所述第三区的部分进行刻蚀，以使所述第三区的表面分别相对于所述第一区和所述第二区的表面向所述半导体基底内凹入，形成凹槽；所述凹槽具有靠近所述第一区的第一侧面、以及靠近所述第二区的第二侧面。

13.根据权利要求12所述的背接触电池的制造方法，其特征在于，所述在所述半导体基底的第一区形成第一掺杂半导体部，包括：

在所述第一面形成所述第一掺杂半导体部；

选择性去除位于所述第二区和所述第三区的所述第一掺杂半导体部。

14.根据权利要求13所述的背接触电池的制造方法，其特征在于，所述第一区包括第一子区、以及位于所述第一子区外侧的第二子区；

所述提供一半导体基底后，所述在所述半导体基底的第一区形成第一掺杂半导体部前，所述背接触电池的制造方法还包括：

对整个所述第一面进行纹理化处理；

对所述第二子区、所述第二区和所述第三区进行平整化处理，以使所述第二子区的表面反射率大于所述第一子区的表面反射率。

15.根据权利要求13所述的背接触电池的制造方法，其特征在于，所述第一区包括第一子区、以及位于所述第一子区外侧的第二子区；

所述提供一半导体基底后，所述在所述半导体基底的第一区形成第一掺杂半导体部前，所述背接触电池的制造方法还包括：

在所述第一面上形成掩膜层；所述掩膜层用于暴露出所述第一子区；

在所述掩膜层的保护作用下，对所述第一子区进行纹理化处理，以使所述第一子区的表面反射率小于的所述第二子区表面反射率。