CN120601895A

CN120601895A - Ldpc的编译码方法和相关装置、设备及存储介质

Info

Publication number: CN120601895A
Application number: CN202410247233.5A
Authority: CN
Inventors: 金小雨; 刘可; 王献斌; 张华滋; 王俊; 杨卫华; 闫桂英; 马志明
Original assignee: Huawei Technologies Co Ltd; Academy of Mathematics and Systems Science of CAS
Current assignee: Huawei Technologies Co Ltd; Academy of Mathematics and Systems Science of CAS
Priority date: 2024-03-04
Filing date: 2024-03-04
Publication date: 2025-09-05
Also published as: WO2025185554A1; WO2025185554A8

Abstract

本申请公开了一种LDPC码的编码方法，该方法包括：获取信息比特序列；根据校验矩阵，对所述信息比特序列进行低密度奇偶校验LDPC编码，得到编码比特序列；其中，所述校验矩阵是由基矩阵确定，所述基矩阵包括基础子矩阵；所述基础子矩阵通过至少两个具有循环或平移的基本单元块拼接而成。通过本申请，相对于现有的5G新空口NR矩阵的移位值Shifting Value均是随机搜索的结果，缺少固定的代数结构指导，本申请设计的具有循环块或平移块结构的基矩阵，可以具有固定的代数结构指导，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

Description

LDPC的编译码方法和相关装置、设备及存储介质

技术领域

本申请涉及通信技术领域，尤其涉及LDPC的编译码方法和相关装置、设备及计算机可读存储介质。

背景技术

低密度奇偶校验(low-density parity-check，LDPC)码是一种非常接近香农线的信道编码方案，具有性能好，复杂度低等特点，目前已经被3GPP确定成为5G数据信道编码方案。

LDPC码编码的方式是通过生成矩阵，主流应用的LDPC码具有QC结构，通过设置每个分块的平移量，来规避短圈等坏结构，提高码距。由于强大的纠错性能，LDPC码已被广泛应用于有线通信系统、无线通信系统、个人区域网络和固态硬盘等领域。在这些应用场景中，信息的传输或读取都会受到信道噪声的干扰从而产生错误，采用高纠错性能低译码复杂度的LDPC编译码可以保障信息的可靠传输或存储。

如何进一步提高QC LDPC码的性能，是人们关注的问题。

发明内容

本申请提供了一种LDPC的编译码方法和相关装置、设备及计算机可读存储介质，能进一步提高QC LDPC码的性能。

第一方面，本申请提供了一种LDPC码的编码方法，该方法包括：

获取信息比特序列；

根据校验矩阵，对所述信息比特序列进行低密度奇偶校验LDPC编码，得到编码比特序列；

其中，所述校验矩阵是由基矩阵确定，所述基矩阵包括基础子矩阵；所述基础子矩阵通过至少两个具有循环或平移的基本单元块拼接而成。

通过上述实施例，相对于现有的5G新空口NR矩阵的移位值Shifting Value均是随机搜索的结果，缺少固定的代数结构指导，本申请设计的具有循环块或平移块结构的基矩阵，可以具有固定的代数结构指导，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

第二方面，本申请实施例提供一种LDPC码的译码方法，该方法包括：

获取接收到的第一信道接收序列对应的第一对数似然比LLR序列；

根据校验矩阵，对所述第一LLR序列进行译码；

其中，所述校验矩阵是由基矩阵确定，所述基矩阵包括基础子矩阵；所述基础子矩阵通过至少两个基本单元块拼接而成。

在第一方面和第二方面的一种可能的实现方式中，所述基矩阵还包括截取拼接的所述基础子矩阵的其中一部分。

通过上述实施例，拼接的基础子矩阵除了有整个基础子矩阵，还可以有截取的一部分的基础子矩阵。本申请设计的具有循环块或平移块结构的基矩阵，可以具有固定的代数结构指导，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

在第一方面和第二方面的一种可能的实现方式中，所述基本单元块通过至少两个单循环块叠加而成。

通过上述实施例，基本单元块是通过单循环块叠加而成的，更有助于实现具有固定的代数结构指导，具有规整的代数特性，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

在第一方面和第二方面的一种可能的实现方式中，所述单循环块自身的循环结构为从第2行开始，当前行的非0位置为上一行的非0位置平移1个单位的位置；第1行的非0位置为最后1行的非0位置平移1个单位的位置；不同的单循环块第1行的非0位置和/或非0的数量不同。

通过上述实施例，可以合理高效地实现本申请的单循环块的循环结构，从而有助于实现具有固定的代数结构指导，具有规整的代数特性，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

在第一方面和第二方面的一种可能的实现方式中，所述单循环块的第1行的非0的数量和位置通过列标识向量确认；所述列标识向量的元素数量对应第1行非0的数量，所述列标识向量的元素大小表征第1行非0位置所在的列标识；

其中，所述列标识向量通过多项式中非零系数的次数决定；不同单循环块对应的多项式不同。

通过上述实施例，以多项式中非零系数的次数决定列标识向量，可以合理高效地实现具有固定的代数结构指导，具有规整的代数特性，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

在第一方面和第二方面的一种可能的实现方式中，所述至少两个基本单元块包括至少两种不同的基本单元块。

通过上述实施例，本申请的基础子矩阵可以包括两种不同的基本单元块，可以解决包含短圈的LDPC校验矩阵会导致译码产生比较高错误平层error floor的情况。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵通过至少两个子矩阵叠加而成。

通过上述实施例，本申请的基础子矩阵可以拆分成至少两个子矩阵叠加或组合的形式，可以合理高效地实现本申请的单循环块的循环结构，从而有助于实现具有固定的代数结构指导，具有规整的代数特性，解决了针对LDPC缺少实用的码设计，很难通过随机搜索找圈free的指数矩阵的技术问题。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵的取值包括0、1和2；所述取值为0的位置表征无移位值元素，所述取值为1的位置表征具有1个移位值元素，所述取值为2的位置表征具有2个移位值元素。

通过上述实施例，本申请采取的基矩阵与Shifting Value联合设计的思想，基础子矩阵的取值可以包括用于表征具有2个移位值元素的取值，例如取值为2，可以实现非全连接BG细粒度的Shifting Value设计。与现有的短圈free设计方式相比，可以对应更小量级的提升因子lifting size满足条件。并且多边Multi edge循环形式的基矩阵对于5G NR的核心阵的基矩阵，有一致的阈值，Multi edge LDPC相对于Single edge LDPC，Multiedge可以在更小的lifting size达到圈free，或者少量圈。

在第一方面和第二方面的一种可能的实现方式中，所述至少两个子矩阵包括第一子矩阵和第二子矩阵；其中，

所述第一子矩阵通过至少两个单块循环的单边准循环LDPC单元块混合拼接而成；

所述第二子矩阵通过至少两个单边准循环LDPC单元块非混合或混合拼接而成。

通过上述实施例，本申请的基矩阵的设计有规整的代数特性，解决了现有的5G NR矩阵，均是随机搜索的结果，缺少固定的代数结构指导的问题，并且解决了包含短圈的LDPC校验矩阵会导致译码产生比较高error floor的情况。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵对应的移位值矩阵通过所述第一子矩阵对应的第一移位值矩阵和所述第二子矩阵对应的第二移位值矩阵组合而成；

所述第一移位值矩阵中每个基本单元块对应的移位值矩阵满足p行平移循环，所述p为大于或等于1的整数；

所述第二移位值矩阵满足以平移W个单位循环；所述W与所述基础子矩阵的总列数有关。

通过上述实施例，实现了Shifting Value的组合形式，从短圈free的角度出发，解决了包含短圈的LDPC校验矩阵会导致译码产生比较高error floor的情况。本申请代数特征的构造支持细粒度，本申请细粒度的Shifting Value设计方案，与现有的短圈free设计方式相比，可以对应更小量级的lifting size满足条件。

在第一方面和第二方面的一种可能的实现方式中，所述基矩阵包括多个所述基础子矩阵，多个所述基础子矩阵之间在相同位置对应的移位值相同或满足等差数列特性。

通过上述实施例，本申请设计的非全连接BG，细粒度的Shifting Value设计方案，相比于全连接i*j的设计方式，可以在更小量级实现C4-free。对于全连接BG基于有限域的构造方式，i行j列的shifting value为S_i*R_j的构造方式，lifting size最小为n(列数)，且要求为素数。本申请设计的构造方式的Shifting Value，可以与非全连接BG联合优化，不要求码长n为素数，C4-free的最小lifting size的量级更小。Shifting Value设计无errorfloor，与随机搜索最好的Shifting Value性能一致。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵为4×n矩阵；所述基础子矩阵对应有移位值矩阵的移位值A_i(j)，在所述基础子矩阵取值为2的位置对应的A_i(j)与所述基础子矩阵的总列数以及所述2的位置所在的列标有关。

通过上述实施例，本申请代数特征的构造支持细粒度，本申请细粒度的ShiftingValue设计方案，与现有的短圈free设计方式相比，可以对应更小量级的lifting size满足条件。具体地，C4-free的Shifting Value设计，所需Lifting Size可以达到最优界；相同行列的度数分布，Multi edge达到圈free的Lifting Size界小于Single edge达到圈free的Lifting Size界，因此在设计合理的情况下，相同码长码率，Multi edge可以达到更好的性能；C4、C6-free的Shifting Value设计，所需Lifting Size可以达到最优界或同一量级。

在第一方面和第二方面的一种可能的实现方式中，所述移位值矩阵的移位值A_i(j)满足以下公式：

所述i为列数标识，取值1到所述n；所述j为所述基础子矩阵的取值；

所述B_i(j)由一个向量h平移产生，所述向量h的取值为满足公式的序列以所述基础子矩阵的列数为一个单位，每次向左循环个单位形成下一行。

通过上述实施例，任意N，当提升因子lifting size在范围内时，该矩阵C4free。

在第一方面和第二方面的一种可能的实现方式中，所述至少两个基本单元块包括相同的基本单元块组成。

通过上述实施例，本申请的基础子矩阵可以由相同的基本单元块拼接或平移而成，可以解决包含短圈的LDPC校验矩阵会导致译码产生比较高error floor的情况。

在第一方面和第二方面的一种可能的实现方式中，所述相同的基本单元块通过两个单边准循环LDPC单元块叠加而成。

通过上述实施例，本申请的基矩阵的设计有规整的代数特性，解决了现有的5G NR矩阵，均是随机搜索的结果，缺少固定的代数结构指导的问题，并且解决了包含短圈的LDPC校验矩阵会导致译码产生比较高error floor的情况。而且实现了Shifting Value的组合形式，从短圈free的角度出发，解决了包含短圈的LDPC校验矩阵会导致译码产生比较高error floor的情况。本申请代数特征的构造支持细粒度，本申请细粒度的Shifting Value设计方案，与现有的短圈free设计方式相比，可以对应更小量级的lifting size满足条件。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵对应的移位值矩阵具有循环特性。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵为4×n矩阵；所述基础子矩阵内前两行对应的移位值平移两个位置作为所述基础子矩阵内三四行对应的移位值。

在第一方面和第二方面的一种可能的实现方式中，所述基础子矩阵对应的移位值矩阵的移位值A_i(j)，在所述基础子矩阵取值为2的位置对应的A_i(j)与所述基础子矩阵的总列数以及所述2的位置所在的列标有关。

所述i为列数标识，取值1到所述n；所述j为所述基础子矩阵的取值。

通过上述实施例，当范围内时，该矩阵C4free，可以适应细粒度码长的需求，保证性能。

通过上述实施例，对于任意的n，当范围内时，该矩阵C4free。

通过上述实施例，对于任意的n，当lifting size≥n-1范围内的所有奇数时，该矩阵C4free。

通过上述实施例，当lifting size为时，该矩阵C4C6free。当时仅在lifting size为z为任意正整数不满足C4，C6free。可以满足不同码长对圈的要求，保证性能稳定。

其中,当t为奇数时，当t为偶数时，

通过上述实施例，对于任意的n，当该矩阵C4，C6free。可以满足不同码长对圈的要求，保证性能稳定。

通过上述实施例，当的所有奇数，该矩阵C4free。

通过上述实施例，当该矩阵C4free。

第三方面，本申请实施例提供一种通信装置，该通信装置具有实现上述第一方面方法实施例中的行为的功能。该通信装置可以是通信设备，也可以是通信设备的部件(例如处理器、芯片、或芯片系统等)，还可以是能实现全部或部分该通信设备的功能的逻辑模块或软件。该通信装置的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现，该硬件或软件包括一个或多个与上述功能相对应的模块或单元。在一种可能的实现方式中，该通信装置包括接口模块和处理模块，其中：所述接口模块用于获取信息比特序列，所述处理模块，用于根据校验矩阵，对所述信息比特序列进行低密度奇偶校验LDPC编码，得到编码比特序列，其中，所述校验矩阵是由基矩阵确定，所述基矩阵包括基础子矩阵；所述基础子矩阵通过至少两个具有循环或平移的基本单元块拼接而成。

第三方面的通信装置的可能的实现方式可参见第一方面的各种可能的实现方式。

关于第三方面的各种可能的实现方式所带来的技术效果，可参考对于第一方面或第一方面的各种可能的实现方式的技术效果的介绍。

第四方面，本申请实施例提供一种通信装置，该通信装置具有实现上述第二方面方法实施例中的行为的功能。该通信装置可以是通信设备，也可以是通信设备的部件(例如处理器、芯片、或芯片系统等)，还可以是能实现全部或部分该通信设备的功能的逻辑模块或软件。该通信装置的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现，该硬件或软件包括一个或多个与上述功能相对应的模块或单元。在一种可能的实现方式中，该通信装置包括接口模块和处理模块，其中：所述接口模块，用于接收第一信道接收序列；所述处理模块，用于获取接收到的第一信道接收序列对应的第一对数似然比LLR序列，根据校验矩阵，对所述第一LLR序列进行译码；其中，所述校验矩阵是由基矩阵确定，所述基矩阵包括基础子矩阵；所述基础子矩阵通过至少两个具有循环或平移的基本单元块拼接而成。

关于第四方面的各种可能的实施方式所带来的技术效果，可参考对于第一方面或第一方面的各种可能的实施方式的技术效果的介绍。

第五方面，本申请实施例提供另一种通信设备，该通信设备包括处理器，该处理器与存储器耦合，该存储器用于存储程序或指令，当该程序或指令被该处理器执行时，使得该通信设备执行上述第一方面或第一方面的任意可能的实现方式所示的方法，或者，当该程序或指令被该处理器执行时，使得该通信设备执行上述第二方面或第二方面的任意可能的实现方式所示的方法。

本申请实施例中，在执行上述方法的过程中，上述方法中有关发送信息(或信号)的过程，可以理解为基于处理器的指令进行输出信息的过程。在输出信息时，处理器将信息输出给收发器，以便由收发器进行发射。该信息在由处理器输出之后，还可能需要进行其他的处理，然后到达收发器。类似的，处理器接收输入的信息时，收发器接收该信息，并将其输入处理器。更进一步的，在收发器收到该信息之后，该信息可能需要进行其他的处理，然后才输入处理器。

对于处理器所涉及的发送和/或接收等操作，如果没有特殊说明，或者，如果未与其在相关描述中的实际作用或者内在逻辑相抵触，则可以一般性的理解为基于处理器的指令输出。

在实现过程中，上述处理器可以是专门用于执行这些方法的处理器，也可以是执行存储器中的计算机指令来执行这些方法的处理器，例如通用处理器等。例如，处理器还可以用于执行存储器中存储的程序，当该程序被执行时，使得该通信设备执行如上述第一方面、第二方面、或第一方面和第二方面的任意可能的实现方式所示的方法。

在一种可能的实现方式中，存储器位于上述通信设备之外。在一种可能的实现方式中，存储器位于上述通信设备之内。

在一种可能的实现方式中，处理器和存储器还可能集成于一个器件中，即处理器和存储器还可能被集成于一起。

在一种可能的实现方式中，通信设备还包括收发器，该收发器，用于接收信号或发送信号等。

第六方面，本申请提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，该计算机程序包括程序指令，该程序指令被执行时使得计算机执行如上述第一方面或第一方面的任意可能的实现方式所示的方法，或者，该程序指令被执行时使得计算机执行如上述第二方面或第二方面的任意可能的实现方式所示的方法。

第七方面，本申请提供一种计算机程序产品，该计算机程序产品包括计算机程序，该计算机程序包括程序指令，该程序指令被执行时使得计算机执行如上述第一方面或第一方面的任意可能的实现方式所示的方法，或者，该程序指令被执行时使得计算机执行如上述第二方面或第二方面的任意可能的实现方式所示的方法。

附图说明

图1是本申请提供的一种LDPC码的校验矩阵H的示例；

图2是本申请实施例提供的一种LDPC码的校验矩阵H的Tanner图；

图3是本申请提供的(4×4)的4种CPM的示例；

图4是本申请实施例提供的一种BG1的结构示意图；

图5是本申请实施例提供的一种编码码率和CB的比特数(bits)之间的关系示意图；

图6是本申请实施例提供的通信系统的场景架构示意图；

图7是本申请实施例的基本单元块的生成原理示意图；

图8是本申请实施例提供的基本单元块拼接的示意图；

图9是本申请实施例提供的混合拼接的原理示意图；

图10是本申请实施例的混合拼接的以四行3/4边密度的4×n高码率BG的示意图；

图11是非混合拼接的以四行3/4边密度的4×n高码率BG的示意图；

图12a是本申请实施例提供的SV值设计的原理示意图；

图12b是本申请实施例提供的一种4×n BG对应的Shifting Value设计示意图；

图13是本申请实施例提供的SV值设计的原理示意图；

图14是本申请实施例提供的一种4×n BG对应的Shifting Value设计示意图；

图15是本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图；

图16是本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图；

图17是本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图；

图18是本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图；

图19是本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图；

图20a是本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图；

图20b是本申请实施例提供的编码性能示意图；

图21为本申请实施例提供的一种通信装置2100的结构示意图；

图22为本申请实施例提供的另一种通信设备220的结构示意图；

图23为本申请实施例提供的另一种通信装置230的结构示意图。

具体实施方式

本申请的说明书、权利要求书及附图中的术语“第一”和“第二”等仅用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备等，没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元等，或可选地还包括对于这些过程、方法、产品或设备等固有的其它步骤或单元。

本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”、“举例来说”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“举例来说”或者“例如”等词旨在以具体方式呈现相关概念。

在本文中提及的“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员可以显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括复数表达形式，除非其上下文中明确地有相反指示。还应当理解，本申请中使用的术语“和/或”是指并包含一个或多个所列出项目的任何或所有可能组合。例如，“A和/或B”可以表示：只存在A，只存在B以及同时存在A和B三种情况，其中A，B可以是单数或者复数。本申请中使用的术语“多个”是指两个或两个以上。

可以理解，在本申请各实施例中，“A对应的B”表示A与B存在对应关系，根据A可以确定B。但还应理解，根据(或基于)A确定(或生成)B并不意味着仅仅根据(或基于)A确定(或生成)B，还可以根据(或基于)A和/或其它信息确定(或生成)B。

为了便于理解本申请的方案，首先对本申请中LDPC码的相关概念进行介绍。

LDPC码全名是低密度奇偶校验码，从字面意思理解，就是一种具有低密度性质的奇偶校验码。这里的低密度指的是LDPC码的校验矩阵具有低密度。因此，要弄明白LDPC码是什么，首先要弄明白奇偶校验码、校验矩阵以及低密度这三个概念。

1.奇偶校验码

奇偶校验码是一种通过增加冗余位使得码字中"1"的个数恒为奇数或偶数的编码方法,它是一种纠错码。奇偶校验码常用于0-1的二元域上的数字编码，在码字的最后添加一位或者若干位(校验位)，通过码字中1的个数是奇数还是偶数来判断码字在传输前后是否出错。比如100这个码字，采用奇偶校验，那么校验位就可以取1，这时候满足所有码字加起来(异或)的值s为0，即1001。如果传输后变为了1101，错误了一个信息位(可称为比特位)，那么这时候s为1，可以判断传输出错。应理解，如果错误的是偶数个信息位，那么算法失效。因此，进一步的，可以设置多个校验位。例如，1101这个四位码字，可以分组，使用校验位的第一位来校验信息位的第一位和第二位(即信息位的前两位11)。例如，使信息位的前两位的和为0，那么校验位的第一位就应该取0。同理，校验位的第二位可以检验码字1101的后两位信息位，那么就校验位的第二位取1。因此，编码后的码字是110101。这其实就是LDPC码的校验思想，即“PC”的含义。可见，LDPC码是一种分组码，并且使用的其实就是奇偶校验。如果再加上低密度的特性，就能得到LDPC码。

2.LDPC码的低密度性质

LDPC码的低密度性质指的就是LDPC码的校验矩阵中为1的个数很少。LDPC码是一种线性分组码，其校验矩阵是一种稀疏矩阵。LDPC码的校验矩阵中零元素的个数远远多于非零元素的个数。或者说，校验矩阵的行重(即每行中的1的个数)和列重(即每列中的1的个数)与LDPC码的码长相比是很小的数。

3.LDPC码的校验矩阵和生成矩阵

以上面的1101码字举例，码字的信息位和校验位之间的校验关系可以写为矩阵的形式。记信息位为c1,c2,c3,c4，校验位为p1,p2。c＝[c1,c2,c3,c4]，x＝[c1,c2,c3,c4,p1,p2]。这里c和x分别是编码前后的码字，也即c为信息比特，x为码字比特或编码比特，x可理解为信息比特+校验比特。在码字1101的举例中，码字1101的信息位和校验位之间的校验关系可表示为如下线性关系：c1+c2+p1＝0，c3+c4+p2＝0。该线性关系可以写为如下公式：

x·H^T＝s＝0 (1)；

其中，H为：s＝(0,0)。这里的H就是校验矩阵，s为校验子，H^T表示H的转置。公式(1)的思想就是信息比特c经过生成矩阵G(G由H决定)编码后，得到的码字比特x需要满足x·H^T＝0。为了方便的判断这个结果是不是0，我们引入校验子s的概念，只要s全为0，那么传输就是没问题的。本申请中，“·”表示矩阵乘法运算，“A·B”表示矩阵A和矩阵B的矩阵相乘的乘积。

c经过生成矩阵G编码得到的码字比特x可满足如下公式：

x＝c·G；(2)；

其中，c表示未编码的码字(或者说比特序列)，G表示生成矩阵。G和H^T彼此正交，即G·H^T＝0。生成矩阵可由校验矩阵经过变换而得来。也就是说，知道了校验矩阵，就可得到该校验矩阵对应的生成矩阵。公式(2)表明码字比特是由信息比特与生成矩阵相乘得到的。

4.Tanner图

Tanner在1981年将LDPC码的码字用图的方式表示了出来。现在将这种图称为Tanner图，Tanner图和校验矩阵一一对应。Tanner图由两类顶点组成，一类顶点为变量节点，代表码字比特，另一类顶点为校验节点，代表校验约束关系。每个校验节点代表一个校验约束关系，下面结合图1和图2进行说明。

参见图1，图1为本申请提供的一种LDPC码的校验矩阵H的示例。图1中，{Vi}表示变量节点集，{Ci}表示校验节点集。校验矩阵H的每行对应一个校验方程，每列对应一个码字比特。图1中，变量节点为8个，校验节点为4个。如果一个码字比特包含在相应的校验方程中，就用一条连线将所涉及的变量节点和校验节点连起来，得到Tanner图。

参见图2，图2为本申请实施例提供的一种LDPC码的校验矩阵H的Tanner图。如图2所示，Tanner图表示的即是LDPC码的校验矩阵。例如，对于大小为m行n列的校验矩阵H，Tanner图中包含两类节点，分别为n个变量节点(也可称为信息节点或比特节点)和m个校验节点，m、n均为大于0的整数。其中，上述n个变量节点分别和校验矩阵H的n个列对应，上述m个校验节点分别和校验矩阵H的m个行对应。Tanner图中的圈是由互相连接在一起的顶点组成，循环以这群顶点中的一个顶点同时作为起点和终点，且只经过每个节点一次。循环的长度定义为它所包含的边的数量，而图形的围长也可以称作图形的尺寸，定义为图中最小的循环长度，如图2中，围长为6，如图2中加黑连线所示。

5.LDPC码的编码

基于上面的描述可知，码字比特是由信息比特与生成矩阵相乘得到的，生成矩阵可由校验矩阵经过变换而得来。因此，整个LDPC码编码过程其实就是一个校验矩阵的构造过程。校验矩阵H可变成H＝[IP]；由G·H^T＝0，得到生成矩阵G＝[-P^T I]；信息比特c经过生成矩阵G编码得到码字比特x，即x＝c·G。其中，I表示信息比特部分，P表示校验比特部分，x为码字比特。

6.LDPC码的译码

LDPC码译码过程是通过校验位(或者称为校验码元)和信息位(或者称为信息码元)之间的校验规律在变量节点与校验节点之间不停进行消息迭代直至找到满足x·H^T＝的码字，输出x即为解码后的码字。LDPC码的译码算法包括以下三大类：硬判决译码，软判决译码和混合译码。

7.由基矩阵扩展得到校验矩阵

LDPC码的基矩阵可根据需要扩展为各种码长的LDPC码的校验矩阵。通常，LDPC码的基矩阵中仅包含0和1两种元素。本申请中，基矩阵中的0可替换为空白、“-”、“-1”、或者其他数字或符号，本申请不作限定。本申请中，由基矩阵扩展得到校验矩阵时，基矩阵中的1可扩展为非全零方阵(也可称为非全0方阵)，基矩阵中的0元素可扩展为全零方阵(也可称为全0方阵)。本申请中，全零方阵是指包括的每个元素均为0的方阵，例如大小为(27×27)的方阵。本申请中，非全零方阵是指至少包括一个非0元素的方阵，例如循环位移矩阵(circulant permutation matrix，CPM)。CPM是单位阵的循环移位。或者说，单位阵的循环移位称为CPM。后续CPM的含义均为此，后续不再赘述。本申请中，任意CPM可用一个数值和一个扩展因子共同表示。或者说，任意CPM对应一个数值和一个扩展因子。两个CPM的大小不同是指这两个CPM对应的扩展因子不同。本申请中，CPM对应的扩展因子可称为扩展因子具体值、扩展因子值、或循环移位因子等。CPM对应的数值可称为循环移位系数。CPM对应的扩展因子表征CPM的大小，即不同大小的CPM的扩展因子不同。例如，大小为(27×27)的CPM的扩展因子为27。或者说，某个CPM的扩展因子为27，表示该CPM的大小为(27×27)。又例如，大小为(54×54)的CPM的扩展因子为54。后续CPM的扩展因子的含义均为此，后续不再赘述。需要说明，校验矩阵中的各CPM的扩展因子相同。举例来说，一个基矩阵的大小为(12×24)，利用扩展因子Z＝27扩展该基矩阵，得到校验矩阵，该校验矩阵中的每个CPM的扩展因子为Z。本申请中，CPM对应的数值(整数)表示单位阵向右循环移位的位数。图3为本申请提供的(4×4)的4种CPM的示例。如图3所示，P0表示(4×4)单位阵，P0可视为扩展因子为4且对应的数值为0的CPM，P1为扩展因子为4且对应的数值为1的CPM，P2为扩展因子为4且对应的数值为2的CPM，P3为扩展因子为4且对应的数值为3的CPM。图3为本申请实施例提供的4种CPM的示例。应理解，任意CPM均可由相应的单位阵向右循环移位得到，这里不再详述。应理解，基矩阵中的1可扩展为任意大小的CPM，基矩阵中的0可扩展为任意大小的全零方阵。后文基矩阵中的1或者0的含义或者功能与前述介绍一致，将不再赘述。

由基矩阵扩展得到校验矩阵的方式可如下：将基矩阵中的1替换为CPM，而将0替换为相应大小的全0方阵。示例性的，基矩阵中的每个元素为0或1，由该基矩阵扩展得到校验矩阵时，将该基矩阵中的每个0扩展为(Z×Z)的全零矩阵，该基矩阵中的每个1扩展为(Z×Z)的CPM，Z为CPM对应的扩展因子，不同CPM对应的数值相同或不同。因此，可由基矩阵可得到一系列LDPC码的校验矩阵。这些校验矩阵的大小和每个CPM的扩展因子可不同，但对应或者符合同一基矩阵。

本申请中LDPC码的基矩阵中可以包含0、1和2三种元素。基矩阵中的2也可扩展为非全零方阵，基矩阵中的2可以表征具有2个移位值元素，基矩阵中的2扩展出的非全零方阵通过CPM分别按照该2个移位值元素对应的值进行移位后叠加而成。

可理解的是表征具有2个移位值元素的取值可以为2，也可以是其他值，本申请实施例不作限定，只要协议规定一个取值用于表征具有2个移位值元素即可。

在介绍本申请实施例提供的方法之前，以下简单对基图(base graph，BG)，BG1和BG2进行介绍。可理解，以下关于BG1和BG2的说明仅为示例，对于BG1和BG2的其他说明可以参考相关标准或协议等，本申请实施例对此不作限定。

以一个BG1为例：图4是本申请实施例提供的一种BG1的结构示意图。图5是本申请实施例提供的一种编码码率和CB的比特数(bits)之间的关系示意图。示例性的，BG1的适用码长为信息比特K＝308～8448比特，码率R为0.25<＝R<＝0.95，BG2的适用码长为信息比特K＝40～3840比特，码率R为0.20<＝R<＝0.95。由此可见，BG1主要针对中高码率和数据包较长的场景，而BG2主要针对中低码率和数据包较短的场景。

然而，目前5G空口NR-LDPC码的BG1和BG2存在以下缺点：基矩阵，移位值(ShiftingValue，SV)随机搜索得到，依赖大量搜索；无法理论保证短圈free的特性；目前5G NR-LDPC码BG1、BG2均为单边(single edge)LDPC，single edge LDPC保证短圈free的提升因子(Lifting size)的理论下界与多边(multi edge)LDPC相比处于劣势。

在5G NR-LDPC码缺少短圈free的理论保证的基础上，从短圈free的角度，对于LDPC的Base Graph进行设计，对于固定基矩阵的情况下，进行Shifting Value设计。保证短圈free，从而使得LDPC的译码性能有基础保证。通过如下表1的方式进行基矩阵与ShiftingValue的联合设计，保证短圈free：

Shifting Value特征：对于n*n全连接的矩阵，行列标集合：{0,…,n-1}，第i行第j列的shifting value设计为i*j；(若n为素数p，第i行第j列的shifting value可以设计为i*j(mod p))。

然而该设计为n*n全连接，复杂度较高，性能得不到保障；另外，满足条件仅为C4free，对于中长码来说，该条件远远不足够。

本申请实施例提供的技术方案可以应用于各类通信系统，例如，可以是物联网(internet of things，IoT)系统、窄带物联网(narrow band internet of things，NB-IoT)系统、长期演进(long term evolution，LTE)系统，也可以是第五代(5th-generation，5G)通信系统，以及未来通信发展中出现的新的通信系统。

无线通信系统通常由小区组成，每个小区包含一个基站(英文：Base Station，简称：BS)，基站向多个移动台(英文：Mobile Station，简称：MS)提供通信服务。其中基站包含BBU(英文：Baseband Unit，中文：基带单元)和RRU(英文：Remote Radio Unit，中文：远端射频单元)。BBU和RRU可以放置在不同的地方，例如：RRU拉远，放置于高话务量的区域，BBU放置于中心机房。BBU和RRU也可以放置在同一机房。BBU和RRU也可以为一个机架下的不同部件。

如图6示出的本申请实施例提供的通信系统的场景架构示意图，该通信系统可以包括至少一个网络设备，以及至少一个终端设备，如图6中的终端设备1至终端设备4。示例性的，如图6所示的终端设备3与终端设备4之间可以直接通信。例如可以通过D2D技术实现终端设备之间的直接通信。终端设备1至终端设备4可以分别与网络设备通信。可理解，终端设备3和终端设备4可以直接与网络设备通信，也可以间接地与网络设备通信，如经由其他终端设备(图6未示出)与网络设备通信。应理解，图6示例性地示出了一个网络设备和多个终端设备，以及各通信设备之间的通信链路。可选地，该通信系统可以包括多个网络设备，并且每个网络设备的覆盖范围内可以包括其它数量的终端设备，例如更多或更少的终端设备，本申请实施例对此不做限定。以下对终端设备和网络设备进行详细说明。

终端设备是一种具有无线收发功能的装置。终端设备可以与无线接入网(radioaccess network，RAN)中的接入网设备(或者也可以称为接入设备)进行通信。终端设备也可以称为用户设备(user equipment，UE)、接入终端、终端(terminal)、用户单元(subscriber unit)、用户站、移动站、远方站、远程终端、移动设备、用户终端、用户代理或用户装置等。在一种可能的实现方式中，终端设备可以部署在陆地上，包括室内或室外、手持或车载；也可以部署在水面上(如轮船等)。在一种可能的实现方式中，终端设备可以是具有无线通信功能的手持设备、车载设备、可穿戴设备、传感器、物联网中的终端、车联网中的终端、无人机、5G网络或未来网络中的任意形态的终端设备等，本申请实施例对此不作限定。可理解，本申请实施例示出的终端设备不仅可以包括车联网中的车辆(如汽车)、而且还可以包括车联网中的车载设备或车载终端等，本申请实施例对于该终端设备应用于车联网时的具体形态不作限定。可理解，本申请实施例示出的终端设备与终端设备之间还可以通过D2D、V2X或M2M等技术进行通信，本申请实施例对于终端设备与终端设备之间的通信方法不作限定。

网络设备可以是一种部署在无线接入网中，为终端设备提供无线通信服务的装置。该网络设备也可以称为接入网设备、接入设备或RAN设备等。示例性的，网络设备可以是下一代节点B(next generation node B，gNB)、下一代演进型基站(next generationevolved nodeB，ng-eNB)、或者6G通信中的网络设备等。网络设备可以是任意一种具有无线收发功能的设备，包括但不限于以上所示的基站(包括部署于卫星上的基站)。该网络设备还可以是6G中具有基站功能的装置。可选的，该网络设备可以为无线局域网(wireless-fidelity，Wi-Fi)系统中的接入节点、无线中继节点、无线回传节点等。可选的，该网络设备可以是云无线接入网络(cloud radio access network，CRAN)场景下的无线控制器。可选的，该网络设备可以是可穿戴设备或车载设备等。可选的，该网络设备还可以是小站，传输接收节点(transmission reception point，TRP)(或也可以称为传输点)等。可理解，该网络设备还可以是未来演进的公共陆地移动网络(public land mobile network，PLMN)中的基站、卫星等等。该网络设备还可以为非地面通信系统、D2D、V2X或M2M中承载基站功能的通信装置等，本申请实施例对网络设备的具体类型不作限定。在不同的无线接入技术的系统中，具备网络设备功能的通信装置的名称可能会有所不同，本申请实施例不再一一列举。可选的，在网络设备的一些部署中，网络设备可以包括集中式单元(centralized unit，CU)和分布式单元(distributed unit，DU)等。在网络设备的另一些部署中，CU还可以划分为CU-控制面(control plane，CP)和CU-用户面(user plan，UP)等。在网络设备的又一些部署中，网络设备还可以是开放的无线接入网(openradioaccessnetwork，ORAN)架构等，本申请实施例对于网络设备的具体部署方式不作限定。

本申请实施例提供的一种LDPC码的编码方法，由发送端的网络设备执行，包括获取信息比特序列；根据校验矩阵，对所述信息比特序列进行低密度奇偶校验LDPC编码，得到编码比特序列；其中，所述校验矩阵是由基矩阵确定，所述基矩阵包括基础子矩阵；所述基础子矩阵通过至少两个具有循环或平移的基本单元块拼接而成；然后将该编码比特序列发送接收端设备。

相对应的，本申请实施例提供的一种LDPC码的译码方法，由接收端的网络设备执行，包括获取接收到的第一信道接收序列对应的第一对数似然比LLR序列；根据校验矩阵，对所述第一LLR序列进行译码。

本申请实施例提出了一种基于循环结构的Multi edge LDPC码的设计方案，同时覆盖所有同构的矩阵以及其子矩阵，采用基矩阵与shifting value联合设计的思想，提出了shifting value的组合形式，从短圈free的角度出发，基于公式表达，刻画了shiftingvalue的数值特征，描述了shifting value设计方案与lifting size的关系。该Multi edge循环形式的基矩阵对比5G NR的核心阵的基矩阵，有一致的阈值。Multi edge LDPC缺少实用的码设计，通过随机搜索找圈free的指数矩阵是困难的。Multi edge LDPC相对于Singleedge LDPC,Multi edge可以在更小的lifting size达到圈free，或者少量圈。本方案在确定基矩阵的情况下，shifting value设计没有error floor，保证细粒度的同时，保证性能。

首先阐述本申请中基矩阵BG的形式：单循环块的拼接/截取生成。单循环块可以由多个系数为0,1的多项式叠加组成，以及块维长m决定。

具体地，单循环块的第1行的非0的数量和位置通过列标识向量确认；该列标识向量的元素数量对应第1行非0的数量，该列标识向量的元素大小表征第1行非0位置所在的列标识；所述列标识向量通过多项式中非零系数的次数决定；不同单循环块对应的多项式不同。也即具体形成方式可以如下：

先设基矩阵维度m*m，以向量p(向量p为多项式中非零系数的次数)的元素为列指标的位置值取1，其余元素取0生成矩阵第一行；那么每行的非0位置为上一行向右平移1个单位形成，产生一个m*m维的循环块；再通过多个多项式的向量p产生的循环块进行叠加，生成基本单元块。

例如：多项式g(x)＝2+x³可以由多项式g(x)＝1+x³和多项式g(x)＝1叠加而成，那么这两个多项式的向量p产生的循环块进行叠加生成基本单元块，具体如图7本申请实施例的基本单元块的生成原理示意图，多项式g(x)＝1+x³的非零系数的次数为0,3；那么向量p＝(0,3)，得到左边矩阵的第一行的非0元素，通过每行的非0位置为上一行向右平移1个单位来形成左边矩阵。多项式g(x)＝1的非零系数的次数为0；那么向量p＝(0)，得到右边矩阵的第一行的非0元素，通过每行的非0位置为上一行向右平移1个单位来形成右边矩阵。也即得到了两个不同的单循环块，然后将这两个不同的单循环块叠加，生成基本单元块。

本申请基矩阵通过基础子矩阵拼接而成，而该基础子矩阵是通过至少两个具有循环或平移的基本单元块拼接而成，基本单元块可以通过至少两个单循环块叠加生成(如图7的两个不同的单循环块叠加)，也即本申请基矩阵包括范围可以是：基本单元块拼接/截取的Base Graph，以及与它同构的所有矩阵。

以m×N Base Graph，基本单元块的拼接，以4行N列非全连接Base Graph为例，矩阵特征如图8示出的基本单元块拼接的示意图，m行n列,其中最后一个基本单元块g_j(x)可以仅截取部分，作为BG。进一步地，g_j(x)选择列的行重尽可能均匀。

本申请实施例中基本单元块的拼接方式可以有两种：混合拼接(也即不同的基本单元块拼接)和非混合拼接(也即相同的基本单元块拼接)。以4×n基矩阵BG设计，对于行列重均为三为例进行举例说明：

混合拼接可以如图9所示，可以由四个不同的基本单元块任意比例组合拼接形成的4×n列重为三的BG。图10示出了混合拼接的以四行3/4边密度的4×n高码率BG的示意图，三个不同的基本单元块可以看作一个混合单元(也即混合拼接方式对应的基础子矩阵)。本申请实施例中的基矩阵可以通过多个混合单元拼接而成。

非混合拼接可以如图11所示，可以每个拼接的基本单元块都相同，此时每个基本单元块可以看作基础子矩阵。本申请实施例中的基矩阵可以通过多个相同的基本单元块拼接而成。图11示出了非混合拼接的以四行3/4边密度的4×n高码率BG的示意图。

此种构造方式具有很大的普遍性，本申请实施例是针对此类型的基图，设计其对应的Shifting Value。

下面阐述本申请中具有循环结构的Shifting Value的设计方案：

针对不同的基本单元块拼接的基础子矩阵：不同的基本单元块可以通过至少两个子矩阵叠加而成。该至少两个子矩阵可以包括第一子矩阵和第二子矩阵；其中，该第一子矩阵可以通过至少两个单块循环的单边准循环LDPC单元块混合拼接而成；该第二子矩阵可以通过至少两个单边准循环LDPC单元块非混合或混合拼接而成。

基础子矩阵中的取值包括0、1和2；取值为0的位置表征无移位值元素，取值为1的位置表征具有1个移位值元素，取值为2的位置表征具有2个移位值元素。本申请实施例以取值为2为例来表征具有2个移动值元素，但不限于取值为2。

基础子矩阵对应的移位值矩阵通过该第一单边准循环LDPC单元块对应的第一移位值矩阵和该第二单边准循环LDPC单元块对应的第二移位值矩阵组合而成；该第一移位值矩阵中每个基本单元块对应的移位值矩阵满足单块循环；该第二移位值矩阵满足以平移W个单位循环；该W与该基础子矩阵的总列数有关。

在其中一种实现方式中，至少一个矩阵的平移方式为非混合的；拆分的规则，相同位置的数值拆分至至少两个矩阵中，使得任意一个矩阵均为单边QC-LDPC；所述至少两个矩阵，存在分别满足循环特性的SV值设计方式，其中混合形式的单边QC-LDPC为基本单元块的单块循环，拆分的非混合的矩阵为整个混合单元的平移某一单位的循环(例如：图中示例为平移个单位的左循环)。

以图10的四行3/4边密度的多边QC-LDPC基图举例，如图12a示出的本申请实施例提供的SV值设计的原理示意图，其SV值可以分解为不同形式的单边QC-LDPC的组合。混合形式的单边QC-LDPC即为本申请的第一子矩阵，对应的移位值矩阵即为本申请的第一移位值矩阵；非混合形式的单边QC-LDPC即为本申请的第二子矩阵，对应的移位值矩阵即为本申请的第二移位值矩阵，也即图12a中的第二子矩阵是以单边QC-LDPC非混合拼接为例进行说明。

如图12a所示，SV值满足循环特性，相同纹理的SV值相同。可理解的，本申请实施例是为了说明SV值的循环或平移规律采用的纹理填充，实际应用中矩阵中不具有纹理。对于混合单元的拼接而成的基础子矩阵，基础子矩阵之间在相同位置(可理解为混合单元的相同位置)对应的移位值相同或满足等差数列特性。图10中n＝12为例，非混合形式的单边QC-LDPC整个混合单元的符合左平移W＝3个单位的循环。

示例性的，针对基础子矩阵为4×n矩阵；所述基础子矩阵对应的移位值矩阵的移位值A_i(j)满足以下公式(3)：

以12列为例，如图12b示出的本申请实施例提供的一种4×n BG对应的ShiftingValue设计示意图，混合单元如图12b的上部分，可以通过上述公式(3)得出图12b下部分的SV值的示例。

上述示例可以得到以下理论保证：任意N，当提升因子lifting size在范围内时，该矩阵C4free。

针对相同的基本单元块拼接的基础子矩阵：相同的基本单元块通过两个单边准循环LDPC单元块叠加而成；基础子矩阵对应的移位值矩阵具有循环特性。基础子矩阵中的取值包括0、1和2；取值为0的位置表征无移位值元素，取值为1的位置表征具有1个移位值元素，取值为2的位置表征具有2个移位值元素。

示例性的，基础子矩阵可以为4×n矩阵；该基础子矩阵内前两行对应的移位值平移两个位置作为该基础子矩阵内三四行对应的移位值。

以图11的四行3/4边密度的多边QC-LDPC基图举例，如图13示出的本申请实施例提供的SV值设计的原理示意图，单个基本循环块，相同纹理CPM，具有相同的shifting value值；图13下部分对应的，对于行列变换相同(同构)的BG，相同颜色框中的shifting value数字序列相同。

示例性的，针对基础子矩阵为4×n矩阵；所述基础子矩阵对应的移位值矩阵的移位值A_i(j)满足以下公式(4)：

其中x,y是关于i的函数，且与提升因子大小、基图总列数相关，下面分5个选项的实例分别给出具体的x,y设计方式。

选项1：

针对公式(4)，

分别以12列和16列为例，如图14示出的本申请实施例提供的一种4×n BG对应的Shifting Value设计示意图，可以通过上述公式(4)得出SV值的示例。

上述选项1可以得到以下理论保证：当范围内时，该矩阵C4free，可以适应细粒度码长的需求，保证性能。

选项2：

针对公式(4)，

分别以20列和24列为例，如图15示出的本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图，可以通过上述公式(4)得出SV值的示例。

上述选项2可以得到以下理论保证：对于任意的n，当范围内时，该矩阵C4free。

选项3：

针对公式(4)，

以12列为例，如图16示出的本申请实施例提供的另一种4×n BG对应的ShiftingValue设计示意图，可以通过上述公式(4)得出SV值的示例。

上述选项3可以得到以下理论保证：对于任意的n，当lifting size≥n-1范围内的所有奇数时，该矩阵C4free。

选项4：

针对公式(4)，

分别以12、16、20列和24列为例，如图17示出的本申请实施例提供的另一种4×nBG对应的Shifting Value设计示意图，可以通过上述公式(4)得出SV值的示例，矩阵左侧的数值为对应满足圈性质的最小lifting size。

上述选项4可以得到以下理论保证：当lifting size为时，该矩阵C4，C6free。当时仅在lifting size为z为任意正整数不满足C4，C6 free。可以满足不同码长对圈的要求，保证性能稳定。

选项5：

针对公式(4)，

其中,当t为奇数时，当t为偶数时，

上述选项5可以得到以下理论保证：对于任意的n，当时，该矩阵C4，C6free。可以满足不同码长对圈的要求，保证性能稳定。

分别以12、16、20列和24列，以及当t为奇数时，取当t为偶数时，

为例，如图18示出的本申请实施例提供的另一种4×n BG对应的Shifting Value设计示意图，可以通过上述公式(4)得出SV值的示例。矩阵左侧数值为对应满足圈性质的最小Lifting Size。

也即，此时可以得到以下理论保证：当t为奇数时，当当t为偶数时，当C4，C6free或仅存在少量C6，且分布均匀，无error floor。可以满足不同码长对圈的要求，保证性能稳定。

示例性的，针对基础子矩阵为4×n矩阵；所述基础子矩阵对应的移位值矩阵的移位值A_i(j)满足以下公式(5)：

其中x,y是关于i的函数，且与提升因子大小、基图总列数相关，下面分2个选项的实例分别给出具体的x,y设计方式。

选项a：

针对公式(5)，

以12列为例，如图19示出的本申请实施例提供的另一种4×n BG对应的ShiftingValue设计示意图，可以通过上述公式(5)得出SV值的示例。

上述选项a可以得到以下理论保证：当的所有奇数，该矩阵C4free。

可理解的，对y₁(i)和y₂(i)的取值可能有如下的其他方式：对所有的i和j，且i≠j，满足条件y₁(i)≠y₁(j),y₂(i)≠y₂(j)，y₁(i)≠y₂(j)，y₁(i)≠y₂(i)的y₁，y₂均可以替换上述公式中的对应位置。

选项b：

针对公式(5)，

以12列为例，如图20a示出的本申请实施例提供的另一种4×n BG对应的ShiftingValue设计示意图，可以通过上述公式(5)得出SV值的示例。

上述选项b可以得到以下理论保证：当该矩阵C4free。

通过上述实施例，本申请设计的非全连接BG，细粒度的Shifting Value设计方案，相比于全连接i*j的设计方式，可以在更小量级实现C4-free。对于全连接BG基于有限域的构造方式，i行j列的shifting value为S_i*R_j的构造方式，lifting size最小为n(列数)，且要求为素数。本申请设计的构造方式的Shifting Value，可以与非全连接BG联合优化，不要求码长n为素数，C4-free的最小lifting size的量级更小。Shifting Value设计无errorfloor，与随机搜索最好的Shifting Value性能一致，如图20b示出的性能示意图。

下面结合附图介绍可实施本申请实施例提供的LDPC码的编码方法或LDPC码的译码方法的通信装置的结构。

图21为本申请实施例提供的一种通信装置2100的结构示意图。该通信装置2100可以对应实现上述各个方法实施例中发送端网络设备或接收端网络设备实现的功能或者步骤。该通信装置可以包括处理模块2110和接口模块2120。可选的，还可以包括存储单元，该存储单元可以用于存储指令(代码或者程序)和/或数据。处理模块2110和接口模块2120可以与该存储单元耦合，例如，处理模块2110可以读取存储单元中的指令(代码或者程序)和/或数据，以实现相应的方法。上述各个单元可以独立设置，也可以部分或者全部集成。例如，接口模块2120可包括发送模块和接收模块。发送模块可以是发射机，接收模块可以是接收机。接口模块2120对应的实体可以是收发器，也可以是通信接口。

在一些可能的实施方式中，通信装置2100能够对应实现上述方法实施例中发送端或接收端网络设备的行为和功能。例如通信装置2100可以为发送端或接收端设备，也可以为应用于发送端或接收端设备中的部件(例如芯片或者电路)。接口模块2120用于执行的全部信息的接收或发送操作。处理模块2110用于执行除了收发操作之外的全部操作。

图22为本申请实施例提供的另一种通信设备220的结构示意图。图22中的通信设备可以对应实现上述各个方法实施例中发送端网络设备或接收端网络设备实现的功能或者步骤。

如图22所示，该通信设备220包括至少一个处理器2210和收发器2220。

在本申请的一些实施例中，收发器2220例如执行实现上述各个方法实施例中发送端网络设备或接收端网络设备的全部接收或发送操作。处理器2210例如执行实现上述各个方法实施例中发送端网络设备或接收端网络设备除了收发操作之外的全部操作。

收发器2220用于通过传输介质和其他设备/装置进行通信。处理器2210利用收发器2220收发数据和/或信令，并用于实现上述方法实施例中的方法。处理器2210可实现处理模块2110的功能，收发器2220可实现接口模块2120的功能。

可选的，通信设备220还可以包括至少一个存储器2230，用于存储程序指令和/或数据。存储器2230和处理器2210耦合。本申请实施例中的耦合是装置、单元或模块之间的间接耦合或通信连接，可以是电性，机械或其它的形式，用于装置、单元或模块之间的信息交互。处理器2210可能和存储器2230协同操作。处理器2210可能执行存储器2230中存储的程序指令。该至少一个存储器中的至少一个可以包括于处理器中。

本申请实施例中不限定上述收发器2220、处理器2210以及存储器2230之间的具体连接介质。本申请实施例在图22中以存储器2230、处理器2210以及收发器2220之间通过总线2240连接，总线在图22中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不引以为限。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图22中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

在本申请实施例中，处理器可以是通用处理器、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

图23为本申请实施例提供的另一种通信装置230的结构示意图。如图23所示，图23所示的通信装置包括逻辑电路2301和接口2302。图21中的处理模块2110可以用逻辑电路2301实现，图21中的接口模块2120可以用接口2302实现。其中，该逻辑电路2301可以为芯片、处理电路、集成电路或片上系统(system on chip，SoC)芯片等，接口2302可以为通信接口、输入输出接口等。本申请实施例中，逻辑电路和接口还可以相互耦合。对于逻辑电路和接口的具体连接方式，本申请实施例不作限定。

在本申请的一些实施例中，该逻辑电路和接口可用于执行上述各个方法实施例中发送端网络设备或接收端网络设备执行的功能或操作等。

本申请还提供一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序或指令，当计算机程序或指令在计算机上运行时，使得计算机执行上述实施例的方法。

本申请还提供一种计算机程序产品，该计算机程序产品包括指令或计算机程序，当该指令或计算机程序在计算机上运行时，使得上述实施例中的方法被执行。

本申请还提供一种通信系统，包括上述发送端和上述接收端。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以上述权利要求的保护范围为准。

Claims

1.一种LDPC码的编码方法，其特征在于，包括：

获取信息比特序列；

2.一种LDPC码的译码方法，其特征在于，包括：

根据校验矩阵，对所述第一LLR序列进行译码；

3.根据权利要求1或2所述的方法，其特征在于，所述基矩阵还包括截取拼接的所述基础子矩阵的其中一部分。

4.根据权利要求1-3任一项所述的方法，其特征在于，所述基本单元块通过至少两个单循环块叠加而成。

5.根据权利要求1-4任一项所述的方法，其特征在于，所述单循环块自身的循环结构为从第2行开始，当前行的非0位置为上一行的非0位置平移1个单位的位置；第1行的非0位置为最后1行的非0位置平移1个单位的位置；不同的单循环块第1行的非0位置和/或非0的数量不同。

6.根据权利要求1-5任一项所述的方法，其特征在于，所述至少两个基本单元块包括至少两种不同的基本单元块。

7.根据权利要求6所述的方法，其特征在于，所述基础子矩阵通过至少两个子矩阵叠加而成。

8.根据权利要求7所述的方法，其特征在于，所述基础子矩阵的取值包括0、1和2；所述取值为0的位置表征无移位值元素，所述取值为1的位置表征具有1个移位值元素，所述取值为2的位置表征具有2个移位值元素。

9.根据权利要求8所述的方法，其特征在于，所述至少两个子矩阵包括第一子矩阵和第二子矩阵；其中，

10.根据权利要求9所述的方法，其特征在于，所述基础子矩阵对应的移位值矩阵通过所述第一子矩阵对应的第一移位值矩阵和所述第二子矩阵对应的第二移位值矩阵组合而成；

11.根据权利要求8-10任一项所述的方法，其特征在于，所述基矩阵包括多个所述基础子矩，多个所述基础子矩阵之间在相同位置对应的移位值相同或满足等差数列特性。

12.根据权利要求8-11任一项所述的方法，其特征在于，所述基础子矩阵为4×n矩阵；所述基础子矩阵对应有移位值矩阵的移位值A_i(j)，在所述基础子矩阵取值为2的位置对应的A_i(j)与所述基础子矩阵的总列数以及所述2的位置所在的列标有关。

13.根据权利要求12所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

14.根据权利要求1-5任一项所述的方法，其特征在于，所述至少两个基本单元块包括相同的基本单元块组成。

15.根据权利要求14所述的方法，其特征在于，所述相同的基本单元块通过两个单边准循环LDPC单元块叠加而成。

16.根据权利要求15所述的方法，其特征在于，所述基础子矩阵的取值包括0、1和2；所述取值为0的位置表征无移位值元素，所述取值为1的位置表征具有1个移位值元素，所述取值为2的位置表征具有2个移位值元素。

17.根据权利要求16所述的方法，其特征在于，所述基础子矩阵对应的移位值矩阵具有循环特性。

18.根据权利要求16所述的方法，其特征在于，所述基础子矩阵为4×n矩阵；所述基础子矩阵内前两行对应的移位值平移两个位置作为所述基础子矩阵内三四行对应的移位值。

19.根据权利要求18所述的方法，其特征在于，所述基础子矩阵对应的移位值矩阵的移位值A_i(j)，在所述基础子矩阵取值为2的位置对应的A_i(j)与所述基础子矩阵的总列数以及所述2的位置所在的列标有关。

20.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

21.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

22.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

23.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

24.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

其中,当t为奇数时，当t为偶数时，

所述i为列数标识，取值1到所述n；所述j为所述基础子矩阵的取值；所述s为任意整数。

25.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

26.根据权利要求19所述的方法，其特征在于，所述移位值矩阵的移位值A_i(j)满足以下公式：

27.一种通信装置，其特征在于，包括用于实现权利要求1至26中任一项所述的方法的模块或单元。

28.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，所述计算机程序包括程序指令，所述程序指令被执行时使得计算机执行如权利要求1至26中任一项所述的方法。

29.一种通信设备，其特征在于，包括处理器，所述处理器与存储器耦合，所述存储器存储指令，所述处理器用于执行所述指令，使得所述通信装置执行如权利要求1至26任一项所述的方法。