CN1253845C - 利用时分复用驱动驱动电路的显示设备 - Google Patents

Abstract

一种显示设备，该设备包括：具有众多象素的显示板，以及向众多象素提供视频信号的漏极驱动器，其中为每个象素装配一个薄膜晶体管，并且象素在显示区域中以矩阵形式排列。漏极驱动器根据要显示的视频信号的种类，或者根据构成显示区域的众多显示块的位置，以时分复用方式，向众多象素提供视频信号。

Description

利用时分复用驱动驱动电路的显示设备

技术领域

本发明涉及使用薄膜晶体管的显示设备。在其象素配备有薄膜晶体管并以矩阵排列的显示设备中，有使用液晶的液晶显示设备，以及使用电致发光的EL类型的显示设备。

背景技术

图16表示使用薄膜晶体管的第一种常规液晶显示设备。在该液晶显示设备中，在两个对向透明玻璃基底(未示出)的一个基底上，排列一排薄膜晶体管，在两个对向透明玻璃基底的另一个基底上，部署一个透明反向电极。除两个对向透明基底构成的显示板之外，该液晶显示设备还需要一个偏振镜和背光作为其组成部分，但上述组成部分与本发明没有直接关系，因此，在后继说明中，将利用薄膜晶体管构成的两个基底中的一个基底称为显示板。

在图16中，在显示板LCP上装配沿水平方向延伸的多条扫描线GL以及沿垂直方向延伸的众多漏极电路DL。在扫描线GL和漏极电路DL的交点附近装配薄膜晶体管TFT。把每个薄膜晶体管的门极连接到扫描线GL的对应扫描线，把每个薄膜晶体管的一个漏极和源极连接到漏极电路DL的对应漏极电路，而把其他漏极和源极连接到象素电极。在液晶显示板LCP上，以矩阵形式排列具有薄膜晶体管TFT的众多象素和象素电极。图16表示以矩阵形式排列的众多象素中，与各扫描线GL相连的用于显示红色图像的象素PXR，用于显示绿色图像的象素PXG以及用于显示蓝色图像的象素PXB。象素PXR、象素PXG和象素PXB的一个三元组构成一个象点。在实际显示区域DPA中，以重复形式构成众多三元组。

在显示时，通过选择扫描线GL中的一条扫描线，由此打开与所选扫描线GL相连的薄膜晶体管TFT，向象素电极提供提供给漏极电路DL的视频信号。因此，驱动象素电极和反向电极之间的液晶夹层，由此控制象素电极和反向电极之间的光传导，从而实现显示。

扫描线GL伸到以矩阵形式排列的象素构成的显示区域DPA的外部，并连接到显示区域DPA外部左右两侧的门极驱动VSR。漏极电路DL也伸到显示区域DAP的外部。在该液晶显示设备中，将漏极电路DL分别连接到开关SWR、SWG、SWB的第一终端，其中漏极电路DL与显示红、绿、蓝图像的象素相连。连接分别与红色(R)信号、绿色(G)信号和蓝色(B)信号之漏极电路DL相连的三个开关SWR、SWG和SWB的另一终端，然后连接到显示板LCP上排列的视频信号输入终端VIDEOIN的一个终端。

利用信号Φ1控制与显示红色图像之象素PXR关联的开关SWR，利用信号Φ2控制与显示绿色图像之象素PXG关联的开关SWG，利用信号Φ3控制与显示蓝色图像之象素PXB关联的开关SWB。经由信号Φ1控制的各自开关SWR，把与显示区域DPA中用于显示红色的象素PXR相连的所有漏极电路DL，连接到视频信号输入终端VIDEOIN的对应终端，经由信号Φ2控制的各自开关SWG，把与显示区域DPA中用于显示绿色的象素PXG相连的所有漏极电路DL，连接到视频信号输入终端VIDEOIN的对应终端，经由信号Φ3控制的各自开关SWB，把与显示区域DPA中用于显示蓝色的象素PXB相连的所有漏极电路DL，连接到视频信号输入终端VIDEOIN的对应终端。换句话说，分别经由三个信号Φ1、Φ2、Φ3控制的三个开关SWR、SWG、SWB，把视频信号输入终端VIDEOIN的各终端，连接到与显示红色(R)信号、绿色(G)信号、蓝色(B)信号之三个象素相连的三条漏极电路DL。

把显示板LCP上排列的视频信号输入终端VIDEOIN连接到薄膜封装TCP1、TCP2和TCP3的终端，并经由其上的线路，连接到薄膜封装TCP1、TCP2和TCP3上安装的漏极驱动器DRV1、DRV2和DRV3(如果不出现混淆，则省略数字后缀1，2，3，...)。在图16中，视频信号输入终端VIDEOIN与薄膜封装TCP1、TCP2和TCP3的终端彼此分离，实际上，各向异性导电薄片彼此连接。从显示板LCP外部的外部控制电路TCON，提供用于控制显示板LCP上排列的开关SWR、SWG、SWB的三个信号Φ1、Φ2、Φ3。

图15表示漏极驱动器DRV的内部结构。漏极驱动器包括：输入锁存器I-LTC，用于保存外部电路提供的数字方式的视频数据；输入锁存器P-LTC，用于接收来自输入锁存器I-LTC的视频数据；以及数字模拟转换器DAC，用于将输出锁存器P-LTC中保存的视频数据转换为模拟信号，以便向显示板LCP的视频信号输入终端VIDEOIN提供视频信号。

在上述显示设备中，在选择扫描线GL的特定扫描线时的周期内，首先通过将信号Φ1变为ON状态，经由开关SWR，把漏极驱动器DRV1、DRV2、DRV3提供的第一类视频信号，写入到红色显示象素PXR中，然后在选择扫描线GL的特定扫描线时的相同周期内，通过将信号Φ2变为ON状态，经由开关SWG，把漏极驱动器DRV1、DRV2、DRV3提供的第二类视频信号，写入到绿色显示象素PXG中，然后在选择扫描线GL的特定扫描线时的相同周期内，通过将信号Φ3变为ON状态，经由开关SWB，把漏极驱动器DRV1、DRV2、DRV3提供的第三类视频信号，写入到蓝色显示象素PXB中。换句话说，在选择扫描线GL的特定扫描线时的周期内，漏极驱动器DRV以时分复用方式，顺序输出用于红色显示象素PXR的视频信号，用于绿色显示象素PXG的视频信号，以及用于蓝色显示象素PXB的视频信号。上述结构能够将漏极驱动器DRV的数目，减少为常规显示设备需要的漏极驱动器数目的三分之一。

图13表示第二种常规液晶显示设备。该液晶显示设备包括多条扫描线GL，众多漏极电路DL，以及装配有薄膜晶体管和象素电极的众多象素，并且把扫描线GL连接到两个门极驱动VSR。第二种常规液晶显示设备与上述第一种常规液晶显示设备的区别在于，将第二种常规液晶显示设备的显示区域LCP划分为众多显示块。

在第二种常规液晶显示设备中，每个显示块具有众多漏极电路DL，把每条漏极电路连接到显示区域DPA外部的众多开关之对应开关的一个终端。把每个开关的另一终端连接到众多漏极总线导体的对应导线。利用共用信号控制与同一显示块中的漏极电路DL相连的所有开关。

在第二种常规液晶显示设备中，把显示区域DPA划分为三个显示块BK1、BK2和BK3，在每个显示块内，把n个象点连接到每条扫描线GL。

在图13所示的第一显示块BK1中，有红色显示象素PR1，PR2，...，PRn，绿色显示象素PG1，PG2，...，PGn，和蓝色显示象素PB1，PB2，...，PBn，把所有象素连接到扫描线GL的同一条扫描线。分别经由显示区域DPA外部的开关元件SR1，SR2，...，SRn，开关元件SG1，SG2，...，SGn，和开关元件SB1，SB2，...，SBn，把与红色显示象素、绿色显示象素和蓝色显示象素相连的漏极电路DL，连接到漏极总线的总线导体BR1，BR2，...，BRn，总线导体BG1，BG2，...，BGn，和总线导体BB1，BB2，...，BBn。

正如第一显示块BK1那样，在图13所示的第二显示块BK2中，有红色显示象素PRn+1，PRn+2，...，PR2n，绿色显示象素PGn+1，PGn+2，...，PG2n，和蓝色显示象素PBn+1，PBn+2，...，PB2n，把所有象素连接到扫描线GL的同一条扫描线。分别经由显示区域DPA外部的开关元件SRn+1，SRn+2，...，SR2n，开关元件SGn+1，SGn+2，...，SG2n，和开关元件SBn+1，SBn+2，...，SB2n，把与红色显示象素、绿色显示象素和蓝色显示象素相连的漏极电路DL，连接到漏极总线的总线导体BR1，BR2，...，BRn，总线导体BG1，BG2，...，BGn，和总线导体BB1，BB2，...，BBn。

正如第一显示块BK1那样，在图13所示的第三显示块BK3中，有红色显示象素PR2n+1，PR2n+2，...，PR3n，绿色显示象素PG2n+1，PG2n+2，...，PG3n，和蓝色显示象素PB2n+1，PB2n+2，...，PB3n，把所有象素连接到扫描线GL的同一条扫描线。分别经由显示区域DPA外部的开关元件SR2n+1，SR2n+2，...，SR3n，开关元件SG2n+1，SG2n+2，...，SG3n，和开关元件SB2n+1，SB2n+2，...，SB3n，把与红色显示象素、绿色显示象素和蓝色显示象素相连的漏极电路DL，连接到漏极总线的总线导体BR1，BR2，...，BRn，总线导体BG1，BG2，...，BGn，和总线导体BB1，BB2，...，BBn。

如上所述，由于有n条用于红色信号的总线导体，n条用于绿色信号的总线导体和n条用于蓝色信号的总线导体，所以显示区域DPA的外部共有3n条总线导体。将漏极总线的各总线导体连接到漏极驱动器的输出终端的对应终端。

利用信号Φ1，控制第一显示块BK1内的漏电电路与漏极总线之间连接的众多开关SR1，SG1，SB1，SR2，SG2，SB2，...，SRn，SGn，SBn的通/断，利用信号Φ2，控制第二显示块BK2内的漏电电路与漏极总线之间连接的众多开关SRn+1，SGn+1，SBn+1，SRn+2，SGn+2，SBn+2，...，SR2n，SG2n，SB2n的开关，利用信号Φ3，控制第三显示块BK3内的漏电电路与漏极总线之间连接的众多开关SR2n+1，SG2n+1，SB2n+1，SR2n+2，SG2n+2，SB2n+2，...，SR3n，SG3n，SB3n的开关。由外部控制电路TCON提供信号Φ1、Φ2、Φ3。各显示块内的漏极电路DL的数目，漏极电路DL与漏极总线之间连接的开关的数目，漏极总线导体的数目以及漏极驱动器DRV的输出终端的数目相等。显示块BK1，BK2，...与控制信号Φ1，Φ2，...的数目相等。

在上述液晶显示设备中，在选择扫描线GL的特定扫描线时的周期内，首先通过将信号Φ1变为ON状态，经由与第一显示块BK1内的漏极电路DL相连的开关SR1，SG1，SB1，SR2，SG2，SB2，...，SRn，SGn，SBn，把漏极驱动器DRV向漏极总线提供的第一组视频信号，写入到第一显示块BK1内的象素R中，然后在选择扫描线GL的特定扫描线时的周期内，通过将信号Φ2变为ON状态，经由与第二显示块BK2内的漏极电路DL相连的开关SRn+1，SGn+1，SBn+1，SRn+2，SGn+2，SBn+2，...，SR2n，SG2n，SB2n，把漏极驱动器DRV向漏极总线提供的第二组视频信号，写入到第二显示块BK2内的象素R中，然后在选择扫描线GL的特定扫描线时的周期内，通过将信号Φ3变为ON状态，经由与第三显示块BK3内的漏极电路DL相连的开关SR2n+1，SG2n+1，SB2n+1，SR2n+2，SG2n+2，SB2n+2，...，SR3n，SG3n，SB3n，把漏极驱动器DRV向漏极总线提供的第三组视频信号，写入到第三显示块BK3内的象素R中。在上述液晶显示设备中，在选择扫描线GL的特定扫描线时的周期内，漏极驱动器DRV以时分复用方式，顺序输出用于第一显示块BK1的第一组视频信号，用于第二显示块BK2的第二组视频信号，以及用于第三显示块BK3的第三组视频信号。上述结构能够将漏极驱动器DRV的数目，减少为常规显示设备需要的漏极驱动器数目的三分之一。

在上述两种液晶显示设备中，把显示区域划分为众多组，并且在一条扫描线GL的一个水平扫描周期中，漏极驱动器以时分复用方式，把视频信号顺序写到各自分组的象素中。因此，能够驱动其数目比漏极驱动器DRV之输出终端数更多的漏极电路。

特别地，第一种常规显示设备把视频信号线路划分为三组，即红色(R)信号组，绿色(G)信号组和蓝色(B)信号组，因此漏极驱动器DRV能够驱动其数目为输出终端数目之三倍的漏极电路DL。第二种常规显示设备将显示区域DPA划分为三部分，因此其漏极驱动器DRV能够驱动其数目为输出终端数目之三倍的漏极电路DL。

发明内容

图17是一个时间图，表示诸如第一种常规液晶显示设备之视频信号之类的信号。以下参照图16和17解释第一种常规液晶显示设备具有的问题。通常，液晶显示设备从诸如计算机之类的外部设备并行接收用于显示64灰度红色的6比特数字数据I-R，用于显示64灰度绿色的6比特数字数据I-G和用于显示64灰度蓝色的6比特数字数据I-B，即，并行接收18比特。

在图17中，按照R1，R2，...，Rn，Rn+1，Rn+2，...，R2n，R2n+1，R3n的次序，向液晶显示设备顺序提供与扫描线GL之特定扫描线关联的3n个象素相对应的视频数据I-R，同样，向液晶显示设备顺序提供与特定扫描线GL关联的3n个象相对应的视频数据I-G和特定扫描线GL关联的3n个象相对应的视频数据I-B。这里，通过利用符号“＇”，把与上述特定扫描线GL之后下一条扫描线GL关联的3n个象素相对应的视频数据I-R、I-G和I-B，分别表示为R′1，...，R′3n，G′1，...，G′3n，B′1，...，B′3n，通过利用符号“″”，把与上述下一条扫描线GL之后的一条扫描线GL关联的3n个象素相对应的视频数据I-R、I-G和I-B，分别表示为R″1，...，R″3n，G″1，...，G″3n，B″1，...，B″3n。

在其漏极驱动器只有一个输入锁存器I-LTC系统和一个数字模拟转换器DAC系统的液晶显示设备中，必须在漏极驱动器DRV的前面增加视频数据校准器ALN。从外部设备随指定定时向液晶显示设备顺序提供与扫描线GL之特定扫描线关联的视频数据，液晶显示设备需要从提供的视频数据中，选择分别与信号Φ1、Φ2和Φ3同步的向红色显示象素提供的视频数据、向绿色显示象素提供的视频数据和向蓝色显示象素提供的视频数据，然后将这些数字数据顺序转换为模拟数据，输出模拟数据。然而，上述漏极驱动器DRV并不是用来执行上述处理的，因此，必须在漏极驱动器DRV的前面增加专用于上述处理的电路。需要临时存储在一个水平扫描周期(在图17中，参考符号BLK表示消隐周期)中从外部设备提供的视频数据，需要从存储的视频数据中选择红(R)、绿(G)、蓝(B)信号的视频数据，然后顺序提供给漏极驱动器DRV。

例如，考虑视频数据校准器ALN向漏极驱动器DRV1提供的视频数据O1，其中漏极驱动器DRV1提供第一象点至第n象点的视频信号。视频数据O1包括选择扫描线GL之特定扫描线时从视频数据I-R中选择的红色显示数据R1，R2，...，Rn，选择扫描线GL之特定扫描线时从视频数据I-G中选择的绿色显示数据G1，G2，...，Gn，以及选择扫描线GL之特定扫描线时从视频数据I-B中选择的蓝色显示数据B1，B2，...，Bn。把视频数据校准器ALN提供的视频数据O2和O3，分别提供给漏极驱动器DRV2和漏极驱动器DRV3，DRV2提供第(n+1)个象点至第2n个象点的视频信号，DRV3提供第(2n+1)个象点至第3n个象点的视频信号，并且视频数据O2和O3包括类似结构的红色显示数据、绿色显示数据和蓝色显示数据。

图14是一个时间图，表示诸如第二种常规液晶显示设备之视频信号之类的信号。以下参照图13和14解释第二种常规液晶显示设备具有的问题。通常，漏极驱动器DRV将视频输入装入输入锁存器I-LTC中，然后将输入锁存器I-LTC存储的视频数据，传送到输出锁存器P-LTC中，并将数字视频数据转换为模拟信号，然后提供给显示板LCP。因此，将输入锁存器I-LTC中存储的视频数据传送到输出锁存器P-LTC需要一个时间间隔。

然而，正如图14所示，外部设备连续输入与3n个象点相对应的视频数据I-R、I-G、I-B，因此，如果直接从外部设备向漏极驱动器提供视频数据I-R、I-G、I-B，则将输入锁存器I-LTC中存储的视频数据传送到输出锁存器P-LTC不再需要时间间隔。

因而，需要在漏极驱动器的前面使用数据校准器ALN。数据校准器ALN向漏极驱动器DRV提供其间添加有时间间隔的视频数据，时间间隔用于在漏极驱动器DRV的锁存器之间传送视频数据。在图14中，参考符号O-ARR表示数据校准器ALN的输出。常规数据校准器在众多存储器中存储外部设备提供的视频数据，处理存储的视频数据，然后向漏极驱动器提供经过处理的视频数据。

考虑到常规显示设备具有的问题，本发明的一个主要目的在于提供一种能够通过减少元件数目降低其成本的显示设备，与常规显示设备相比，通过在减少漏极驱动器电路数目的常规显示设备中增加一种简单结构，降低其成本。

通过以下结合附图的详细说明，将更加了解本发明的上述目的和其他目的，以及创新特征。

本发明的典型结构如下：

根据本发明的一种实施方式，提供一种显示设备，该设备包括：许多扫描线；n个第一、第二和第三组合的三元组，与多条扫描线和第一开关交叉的第一类漏极电路构成第一组合的每个组合，其中第一开关的第一终端与第一类漏极电路相连，利用第一控制信号控制第一开关，与多条扫描线和第二开关交叉的第二类漏极电路构成第二组合的每个组合，其中第二开关的第一终端与第二类漏极电路相连，利用第二控制信号控制第二开关，与多条扫描线和第三开关交叉的第三类漏极电路构成第三组合的每个组合，其中第三开关的第一终端与第三类漏极电路相连，利用第三控制信号控制第三开关；n个节点，n个节点的每个节点连接n个三元组的每个三元组中第一、第二和第三开关的第二终端；布置在多条扫描线与第一、第二和第三类漏极电路之交点附近的众多象素，为众多象素的每个象素装备一个薄膜晶体管，其第一终端与第一、第二和第三类漏极电路的对应漏极电路相连，薄膜晶体管的第二终端与多条扫描线的对应扫描线相连，薄膜晶体管的第三终端与众多象素的每个象素的象素电极相连；以及用于向N个节点提供视频信号的漏极驱动器，其中漏极驱动器包括第四控制信号控制的第一类锁存器电路，第四控制信号用于保存n个第一类数字数据，n个第一类数字数据分别与第一类漏极电路关联，第五控制信号控制的第二类锁存器电路，第五控制信号用于保存n个第二类数字数据，n个第二类数字数据分别与第二类漏极电路关联，以及第六控制信号控制的第三类锁存器电路，第六控制信号用于保存n个第三类数字数据，n个第三类数字数据分别与第三类漏极电路关联；第一类锁存器电路、第二类锁存器电路和第三类锁存器电路以时分复用方式，向n个节点提供信号；并且向显示设备并行提供n个第一类数字数据、n个第二类数字数据和n个第三类数字数据。

根据本发明的另一种实施方式，提供一种显示设备，该设备包括：与众多红色显示象素相连的n个与红色有关的漏极电路；与众多红色显示象素附近的众多绿色显示象素相连的n个与绿色有关的漏极电路；与众多绿色显示象素附近的众多蓝色显示象素相连的n个与蓝色有关的漏极电路；与n个与红色有关的漏极电路、n个与绿色有关的漏极电路和n个与蓝色有关的漏极电路交叉的众多的扫描线；分别把红色、绿色和蓝色显示象素布置在多条扫描线和与红色有关、与绿色有关以及与蓝色有关的漏极电路的交点附近；为红色、绿色和蓝色显示象素的每个象素装备一个薄膜晶体管，其第一终端和与红色有关的漏极电路、与绿色有关的漏极电路以及与蓝色有关的漏极电路中的对应漏极电路相连，薄膜晶体管的第二终端与多条扫描线的对应扫描线相连，薄膜晶体管的第三终端与红色、绿色以及蓝色显示象素的每个象素的象素电极相连；n个节点，n个节点的每个节点分别经由3个开关，连接3条相邻漏极电路，该电路包括一条与红色有关的漏极电路，一条与绿色有关的漏极电路和一条与蓝色有关的漏极电路；输入锁存器电路，用于接收与3n个象素相对应的3n个数字视频数据；输出锁存器电路，用于接收来自输入锁存器电路的3n个数字视频数据；以及3n个数字模拟转换器，用于接收来自输出锁存器电路的3n个数字视频数据，并以时分复用方式向n个节点提供n个经过转换的信号。

根据本发明的另一种实施方式，提供一种显示设备，该设备包括：具有n条漏极电路的第一显示块；具有n条漏极电路的第二显示块；第一和第二显示块共用并与第一和第二显示块的漏极电路相交的多条扫描线；布置在多条扫描线与第一和第二显示块之漏极电路的交点附近的众多象素，为众多象素的每个象素装备一个薄膜晶体管，其第一终端与第一和第二显示块的漏极电路的对应漏极电路相连，薄膜晶体管的第二终端与多条扫描线的对应扫描线相连，薄膜晶体管的第三终端与众多象素的每个象素的象素电极相连；n条漏极总线导体，经由第一控制信号控制的第一开关电路，把漏极总线导体的每条导线连接到第一显示块的漏极电路的对应漏极电路，经由第二控制信号控制的第二开关电路，把漏极总线导体的每条导线连接到第二显示块的漏极电路的对应漏极电路；n个数字模拟转换器，把n个数字模拟转换器的每个转换器连接到n条漏极总线导体的各导线；与n个数字模拟转换器相连的锁存器电路；与锁存器电路相连的延迟装置，其中延迟装置包括用于接收数字视频数据的输入终端，其第一终端与输入终端相连的第三开关电路，与输入终端相连的延迟电路；第四开关电路，其第一终端与延迟电路的输出终端相连，以及与第三开关电路的第二终端和第四开关电路的第二终端相连的输出终端；其中第三开关电路输出与第一和第二显示块之某个显示块中的众多象素相对应的视频数据，而第四开关电路输出与第一和第二显示块之另一个显示块中的众多象素相对应的数字视频数据。

根据本发明的另一种实施方式，提供一种显示设备，该设备包括：m个显示块，m个显示块的每个显示块具有3n条漏极电路；m个显示块共用并与m个显示块的漏极电路相交的多条扫描线；布置在多条扫描线与m个显示块之漏极电路的交点附近的众多象素，为众多象素的每个象素装备一个薄膜晶体管，其第一终端与m个显示块的漏极电路的对应漏极电路相连，薄膜晶体管的第二终端与多条扫描线的对应扫描线相连，薄膜晶体管的第三终端与众多象素的每个象素的象素电极相连；3n条总线导体，经由控制信号控制的第一类开关，把3n条总线导体的每条导线连接到众多显示块的每个显示块的3n条漏极电路的对应漏极电路，控制信号用于选择m个显示块中的一个显示块，m个显示块的每个显示块中的第一类开关共用该控制信号；以及k个漏极驱动器，经由控制信号控制的开关电路，把k个漏极驱动器的每个漏极驱动器连接到3n条总线导体，控制信号用于选择k个漏极驱动器中的一个漏极驱动器，开关电路具有3n个第二类开关，第二类开关连接3n条总线导体的对应导线和k个漏极驱动器的每个漏极驱动器的3n个输出终端的对应输出终端，其中为k个漏极驱动器的每个漏极驱动器装备一个输入锁存器电路和一个输出锁存器电路，输入锁存器电路用于接收来自外部电路的数字视频数据，输出锁存器电路用于接收来自输入锁存器电路的数字视频数据，并把数字视频数据输出到3n个输出终端，把k个漏极驱动器的每个漏极驱动器配置为：k个漏极驱动器的一个漏极驱动器从外部电路接收m个显示块的一个显示块的数字视频数据，而k个漏极驱动器的另一个漏极驱动器将先前接收的m个显示块的另一个显示块的数字视频数据，输出到3n条总线导体。

根据本发明的另一种实施方式，提供一种显示设备，该设备包括：p个显示块，每个显示块具有众多漏极电路；r个显示块，每个显示块具有众多漏极电路；p个显示块和r个显示块共用并与p个显示块和r个显示块的漏极电路相交的多条扫描线；布置在多条扫描线与p个显示块和r个显示块之漏极电路的交点附近的众多象素，为众多象素的每个象素装备一个薄膜晶体管，其第一终端与p个显示块和r个显示块的漏极电路的对应漏极电路相连，薄膜晶体管的第二终端与多条扫描线的对应扫描线相连，薄膜晶体管的第三终端与众多象素的每个象素的象素电极相连；包括众多总线导体并且经由各自控制信号控制的第一类开关电路与p个显示块的每个显示块相连的第一总线；第一总线的众多总线导体的每条导线与p个显示块的每个显示块的漏极电路的对应漏极电路关联；包括众多总线导体并且经由各自控制信号控制的第二类开关电路与r个显示块的每个显示块相连的第二总线；第二总线的众多总线导体的每条导线与r个显示块的每个显示块的漏极电路的对应漏极电路关联；与第一总线相连的第一漏极驱动器；以及与第二总线相连的第二漏极驱动器，其中第一和第二漏极驱动器至少在不同时刻向众多象素提供视频信号。

附图说明

在所有附图中，相同参考号数表示相似的元件，其中：

图1是一个电路图，表示根据本发明的显示设备的第一实施方式；

图2是一个框图，表示根据本发明的显示设备的第一实施方式中的漏极驱动器；

图3是一个时间图，用于解释根据本发明的显示设备的第一实施方式；

图4是一个电路图，表示根据本发明的显示设备的第二实施方式；

图5是一个时间图，用于解释根据本发明的显示设备的第二实施方式；

图6是一个电路图，表示根据本发明的显示设备的第三实施方式；

图7是一个时间图，用于解释根据本发明的显示设备的第三实施方式；

图8是一个电路图，表示根据本发明的显示设备的第四实施方式；

图9是一个框图，表示根据本发明的显示设备的第四实施方式中的漏极驱动器；

图10是一个时间图，用于解释根据本发明的显示设备的第四实施方式；

图11是一个电路图，表示根据本发明的显示设备的第五实施方式；

图12是一个时间图，用于解释根据本发明的显示设备的第五实施方式；

图13是一个电路图，表示第二种常规显示设备；

图14是一个时间图，用于解释第二种常规显示设备；

图15是一个框图，表示常规漏极驱动器图；

图16是一个电路图，表示第一种常规显示设备；以及

图17是一个时间图，用于解释第一种常规显示设备。

具体实施方式

以下参照附图，详细说明根据本发明的各种实施方式。

图1表示根据本发明的显示设备的第一实施方式。

在由玻璃基底之类的绝缘基底组成的显示板PNL的显示区域DPA内，布置多条扫描线GL和众多漏极电路DL。在扫描线GL和漏极电路DL之附近以矩阵形式布置的众多象素的每个象素中，装配其门极与扫描线GL的一条扫描线相连、其漏极与漏极电路DL的一条漏极电路相连、其源极与象素电极相连的薄膜晶体管。

图1仅仅示出显示区域内众多象素中由一个红色显示象素PXR、一个绿色显示象素PXG和一个蓝色显示象素PXB组成的一个三元组，其中PXR、PXG和PXB与扫描线GL中的一条扫描线相连。三色显示象素的一个三元组构成一个象点。在扫描线GL的每条扫描线上，重复排列三色象素三元组，即使图1未示出。亦即，一条扫描线GL具有众多与其相连的象点，并且沿图1所示的垂直方向，平行排列多条扫描线GL，从而构成显示区域DPA。将图1中三个象素组成的三元组的三个晶体管的每个源极，连接到众多象素的对应象素的象素电极。

在显示区域DPA内装配的扫描线GL的每条扫描线，延伸到显示区域DPA之外，并连接到显示区域DPA外部的门极驱动VSR。漏极电路DL也延伸到显示区域DPA之外，并连接到显示区域DPA外部的开关电路。

在图1中，把与红色显示象素关联的漏极电路DLR，连接到第一开关SWR的一个终端，把与绿色显示象素关联的漏极电路DLG，连接到第二开关SWG的一个终端，并把与蓝色显示象素关联的漏极电路DLB，连接到第三开关SWB的一个终端。把三个开关SWR、SWG和SWB的另一个终端共同连接到第一节点N1。利用第一信号ΦR，控制第一开关SWR的开关，利用第二信号ΦG，控制第二开关SWG的开关，利用第三信号ΦB，控制第三开关SWB的开关。如上所述，沿每条扫描线GL布置众多象点，并且在图1中，沿扫描线GL的方向，重复排列由三条漏极电路DLR、DLG和DLB组成的三元组以及由三个开关SWR、SWG和SWB组成的三元组，其中分别利用三个控制信号ΦR、ΦG和ΦB控制三个开关。亦即，装配节点数与沿扫描线GL方向布置的象点数相同。在本说明书中，假设与红色显示象素相连的众多漏极电路DLR构成一组，与绿色显示象素相连的众多漏极电路DLG构成另一组，与蓝色显示象素相连的众多漏极电路DLB构成第三组。

把连接第一开关SWR、第二开关SWG和第三开关SWB之另一终端的节点N1，连接到显示板PNL上装配的众多终端VIDEOIN的一个终端。显示板PNL上装配的终端VIDEOIN的数目，与一条扫描线GL上排列的象点数相同，即，其数目为与扫描线GL相连的象素数的三分之一。将终端VIDEOIN的每个终端连接到安装漏极驱动器DRV1、DRV2和DRV3的三个柔性薄膜封装TCP1、TCP2和TCP3的第一终端。本实施方式采用三个薄膜封装，但本发明中的薄膜封装数并不限于三个，并且可以随显示板PNL中的象点数或薄膜封装的终端数改变。从外部设备向三个柔性薄膜封装TCP1、TCP2和TCP3的第二终端并行提供视频数据。从液晶显示设备外面的外部设备(未示出)，向从液晶显示设备并行提供与红色显示象素对应的多比特数据I-R，与绿色显示象素对应的多比特数据I-G和与蓝色显示象素对应的多比特数据I-B。

例如，如果用于显示红(R)、绿(G)、蓝(B)的三个象素的每个象素生成64灰度图像，亦即，如果一个象点生成约260,000种不同颜色，则每个象素的数字数据是由6比特构成的，因此，外部设备同时输出与一个象点相对应的18比特视频数据。把提供给薄膜封装TCP1、TCP2和TCP3的视频数据，提供给其上安装的漏极驱动器DRV1、DRV2和DRV3。漏极驱动器DRV1、DRV2和DRV3将提供的数字视频数据转换为模拟视频信号，然后经由显示板PNL上装配的终端VIDEOIN，节点N1，...，开关SWR、SWG、SWB，和漏极电路DLR、DLG、DLB，将经过转换的视频信号提供给象素PXR、PXG、PXB的对应象素。

例如，在上述实施方式中，把漏极驱动器DRV1、DRV2和DRV3中的漏极驱动器DRV1装配到一个半导体晶片上，并把半导体晶片安装到薄膜封装TCP1上，但是，也可以把装配有漏极驱动器DRV1的半导体晶片直接贴装到显示板PNL上。

漏极驱动器DRV1、DRV2和DRV3的每一个都包括：输入锁存器I-LTC，在与时钟信号同步的情况下，每次并行接收与一个象点相对应的、外部设备顺序提供的18比特视频数据；输出锁存器P-LTC，用于接收输入锁存器I-LTC每次存储的所有视频数据并存储这些视频数据；数字模拟转换器DAC，用于将输出锁存器P-LTC中存储的视频数据转换为模拟视频信号；以及内部控制电路ITC，用于根据外部提供的信号ΦD，控制输入锁存器I-LTC和输出锁存器P-LTC。

本实施方式的显示设备还包括外部控制电路TCON，该电路提供用于控制门极驱动VSR中包含的移位寄存器所需的信号，以及用于控制显示板PNL上装配的开关电路SWR、SWG、SWB所需的第一信号ΦR、第二信号ΦG和第三信号ΦB。外部控制电路TCON向漏极驱动器DRV内的内部控制电路ITC提供信号ΦD，并向数字模拟转换器DAC提供参考电压Vref，以便生成提供给象素的灰度视频信号。

图2表示图1所示漏极驱动器DRV1、DRV2和DRV3中的漏极驱动器DRV1的详细结构。图1所示的三个漏极驱动器DRV1、DRV2和DRV3的结构相同，因此，以下只说明漏极驱动器DRV1的结构。把三个视频数据I-R、I-G和I-B并行输入到漏极驱动器DRV1中。尽管没有详细表示，但是可以理解，如果每个象素生成64灰度图像，则漏极驱动器DRV1需要为一个象点提供18个输入终端。如果将漏极驱动器DRV1配置为每次并行接收与两个象点相对应的视频数据，则需要36个输入终端。是并行输入与一个象点相对应的视频数据，还是并行输入与两个象点相对应的视频数据，取决于漏极驱动器DRV1的工作速度及其输入终端数目的折衷，因此，并行输入其视频数据的象点数与本发明无关。

将输入视频数据依次装入输入锁存器I-LTC。输入锁存器I-LTC包括分别与红色(R)信号、绿色(G)信号和蓝色(B)信号关联的红色视频数据锁存器I-LTC-R、绿色视频数据锁存器I-LTC-G和蓝色视频数据锁存器I-LTC-B。各数据锁存器I-LTC-R、I-LTC-G和I-LTC-B与来自外部控制电路ITC的时钟信号ΦTr同步装入视频数据。

在每个输入数据锁存器I-LTC-R、I-LTC-G和I-LTC-B收到与预定象点数n相对应的视频数据后，即，与3n个象素相对应的视频数据后，将红(R)、绿(G)、蓝(B)输入数据锁存器I-LTC-R、I-LTC-G、I-LTC-B之对应锁存器中存储的与n个象素(如果一个象需生成64灰度图像，则相当于6n比特)相对应的视频数据，传送到输出锁存器P-LTC中。

把红色视频数据输入锁存器I-LTC-R中存储的红色视频数据中的一个象素对应的每个红色视频数据，传送到输出数据锁存器P-LTC内的红色锁存器元件R1、R2、...、Rn的对应元件中进行存储。把绿色视频数据输入锁存器I-LTC-G中存储的绿色视频数据中的一个象素对应的每个绿色视频数据，传送到输出数据锁存器P-LTC内的绿色锁存器元件G1、G2、...、Gn的对应元件中进行存储。把蓝色视频数据输入锁存器I-LTC-B中存储的蓝色视频数据中的一个象素对应的每个蓝色视频数据，传送到输出数据锁存器P-LTC内的蓝色锁存器元件B1、B2、...、Bn的对应元件中进行存储。

利用与锁存器元件之每个对应元件相连的数字模拟转换器DAC，将输出锁存器P-LTC内的3n个锁存器元件中存储的视频数据，转换为模拟视频信号，后者表示基于视频数据的灰度。分别与n个红色锁存器元件R1、R2、...、Rn相连的标号为DAC1、DAC4、DAC7、...、DAC3n-2的n个数字模拟转换器，与信号Φ1同步输出根据n个红色锁存器元件中存储的视频数据转换的视频信号。其后，分别与n个绿色锁存器元件G1、G2、...、Gn相连的标号为DAC2、DAC5、DAC8、...、DAC3n-1的n个数字模拟转换器，与信号Φ2同步输出根据n个绿色锁存器元件中存储的视频数据转换的视频信号，此后，分别与n个蓝色锁存器元件B1、B2、...、Bn相连的标号为DAC3、DAC6、DAC9、...、DAC3n的n个数字模拟转换器，与信号Φ3同步输出根据n个蓝色锁存器元件中存储的视频数据转换的视频信号。

通过执行上述处理，将与n个象点相对应的数字视频数据转换为模拟视频信号，然后经由漏极驱动器DRV1的输出终端O1、O2、...、On，向显示板PNL提供与n个红色显示象素相对应的红色视频信号、与n个绿色显示象素相对应的绿色视频信号以及与n个蓝色显示象素相对应的蓝色视频信号。

内部控制电路ITC向输出锁存器P-LTC和数字模拟转换器DAC提供信号Φ1、Φ2和Φ3，可以采用各种方式生成信号Φ1、Φ2和Φ3，通过计算所提供的视频数据中包含的时钟数，或通过计算外部控制电路提供的时钟数，可以生成信号Φ1、Φ2和Φ3。生成信号Φ1、Φ2和Φ3的方法并不限于连同本实施方式说明的方法。

外部设备连续提供与显示板PNL之一条扫描线GL关联的3n个象点相对应的视频数据。因此，在本实施方式中，与显示板PNL相连的三个漏极驱动器DRV1、DRV2和DRV3的每个漏极驱动器，以时分复用方式，在各自时刻将外部设备提供的与3n个象点相对应的视频数据中与n个象点对应的视频数据，装入其输入锁存器I-LTC中。因此，漏极驱动器DRV1、DRV2和DRV3内的三个输入锁存器I-LTC的操作开始时间彼此不同。可以从外部控制电路TCON向各自漏极驱动器DRV1、DRV2和DRV3提供操作开始时钟，或者将一个漏极驱动器内的输入锁存器I-LTC配置为：根据指示其输入锁存器操作已完成的另一个漏极驱动器的信号，开始其操作。然而，三个漏极驱动器DRV1、DRV2和DRV3最好共用用来控制漏极驱动器DRV1、DRV2和DRV3向显示板PNL同步提供三种颜色视频数据的每个信号Φ1、Φ2和Φ3。

图3与图1和图2一起解释本实施方式之显示设备中的信号之间的定时关系。图1所示的显示板PNL能够在扫描线GL的方向上显示3n个象点。因此，在显示板PNL上排列与红色显示象素关联的漏极电路DLR相连的3n个开关SWR、与绿色显示象素关联的漏极电路DLG相连的3n个开关SWG以及与蓝色显示象素关联的漏极电路DLB相连的3n个开关SWB。3n个节点N1的每个节点连接三个相邻开关SWR、SWG和SWB的终端。用于提供视频信号的三个漏极驱动器DRV1、DRV2和DRV3与3n个节点N1相连。漏极驱动器DRV1、DRV2和DRV3的每个漏极驱动器均能驱动沿水平方向的n个象点，即，3n个象素。

在图3中，I-R、I-G和I-B分别表示从外部设备向本实施方式之显示设备提供的红、绿、蓝视频数据。正如符号R′1，R′2，...，R′n，R′n+1，...，R′3n表示的那样，顺序提供与一条扫描线GL关联的3n个红色显示象素对应的视频数据，正如符号G′1，G′2，...，G′n，G′n+1，...，G′3n表示的那样，顺序提供与一条扫描线GL关联的3n个绿色显示象素对应的视频数据，正如符号B′1，B′2，...，B′n，B′n+1，...，B′3n表示的那样，顺序提供与一条扫描线GL关联的3n个蓝色显示象素对应的视频数据。利用符号H表示用于提供与特定扫描线GL上排列的3n个象点相对应的视频数据的周期，消隐时间BLK定义为在提供与特定扫描线GL相对应的视频数据之后到开始提供与下一条扫描线GL相对应的视频数据之间的时间间隔。这里，符号R′1表示在与特定扫描线GL相连的第一个红色显示象素上显示的视频数据，符号R′n表示在与特定扫描线GL相连的第n个红色显示象素上显示的视频数据。符号R″1和R″n分别表示在与下一条扫描线GL相连的第一个和第n个红色显示象素上显示的视频数据，符号R1和Rn分别表示在与特定扫描线GL之前一条扫描线相连的第一个和第n个红色显示象素上显示的视频数据。G′1、G′n、G″1、G″n、G1、Gn、B′1、B′n、B″1、B″n、B1和Bn表示类似的视频数据。

向显示板PNL上装备的三个漏极驱动器DRV1、DRV2和DRV3并行提供与一条扫描线GL关联的3n个象点相对应的视频数据，第一漏极驱动器DRV1将与3n个象点中第一个象点到第n个象点相对应的视频数据，装入其输入锁存器I-LTC中，第二漏极驱动器DRV2将与3n个象点中第n+1个象点到第2n个象点相对应的视频数据，装入其输入锁存器I-LTC中，第三漏极驱动器DRV3将与3n个象点中第2n+1个象点到第3n个象点相对应的视频数据，装入其输入锁存器I-LTC中。对于与扫描线GL之剩余扫描线关联的视频数据，重复上述操作。

在图3中，I-LTC-R、I-LTC-G和I-LTC-B分别表示装入第一漏极驱动器DRV1之输入锁存器I-LTC-R、I-LTC-G和I-LTC-B中的视频数据。把与一个H周期对应的视频数据装入第一漏极驱动器DRV1、第二漏极驱动器DRV2和第三漏极驱动器DRV3之输入锁存器I-LTC之后，在与图2和图3所示信号Φ0同步的情况下，将漏极驱动器DRV1、DRV2和DRV3之各漏极驱动器内的输入锁存器I-LTC-R、I-LTC-G和I-LTC-B中存储的视频数据，传送到输出锁存器P-LTC。在图3中，R1，...，Rn，G1，...，Gn，B1，...，Bn分别表示漏极驱动器DRV1内的输出锁存器元件R1，...，Rn，G1，...，Gn，B1，...，Bn中存储的视频数据。

在向全部三个漏极驱动器DRV1、DRV2和DRV3提供与一条扫描线GL相对应的视频数据后，开始从输入锁存器I-LTC向输出锁存器P-LTC传送视频数据，因此，在特定周期中，输出锁存器P-LTC中存储的视频数据，是与特定周期中装入输入锁存器I-LTC的视频数据关联的另一条扫描线GL前面的一条扫描线GL相对应的视频数据。

当输出锁存器P-LTC保存视频数据时，顺序将信号Φ1、Φ2、Φ3变为图3所示的ON状态，在该状态中，向锁存器元件R1，R2，...，Rn提供信号Φ1，以存储红色显示视频数据，向锁存器元件G1，G2，...，Gn提供信号Φ2，以存储绿色显示视频数据，向锁存器元件B1，B2，...，Bn提供信号Φ3，以存储蓝色显示视频数据。借助以上操作，当信号Φ1处于ON状态时，分别利用数字模拟转换器DAC1，DAC4，...，DAC3n-2将锁存器元件R1，R2，...，Rn中存储的红色显示视频数据，转换为模拟视频信号，然后经由漏极驱动器DRV1的输出终端O1，O2，...，On输出，此后，当信号Φ2处于ON状态时，分别利用数字模拟转换器DAC2，DAC5，...，DAC3n-1将锁存器元件G1，G2，...，Gn中存储的绿色显示视频数据，转换为模拟视频信号，然后经由漏极驱动器DRV1的输出终端O1，O2，...，On输出，此后，当信号Φ3处于ON状态时，分别利用数字模拟转换器DAC3，DAC6，...，DAC3n将锁存器元件B1，B2，...，Bn中存储的蓝色显示视频数据，转换为模拟视频信号，然后经由漏极驱动器DRV1的输出终端O1，O2，...，On输出。

以与控制漏极驱动器DRV1内的输出锁存器P-LTC和数字模拟转换器DAC之信号Φ1、Φ2、Φ3同步的方式，分别将控制与漏极驱动器DRV1之输出终端相连的开关电路SWR、SWG、SWB的信号ΦR、ΦG、ΦB变为ON状态，以使开关电路SWR、SWG、SWB导电。

在图1中，根据三个漏极驱动器DRV1、DRV2和DRV3中与红色有关的数字模拟转换器DAC的信号Φ1，输出与红色显示视频数据相对应的视频信号，然后经由利用信号ΦR变为ON状态的3n个第一开关SWR的对应开关，提供给红色显示象素PXR的对应象素。此后，根据信号ΦR将第一开关SWR变为OFF状态，并利用信号Φ1，停止漏极驱动器DRV1、DRV2和DRV3中与红色显示数据关联的数字模拟转换器DAC的输出。此后，根据三个漏极驱动器DRV1、DRV2和DRV3中与绿色有关的数字模拟转换器DAC的信号Φ2，输出与绿色显示视频数据相对应的视频信号，然后经由利用信号ΦG变为ON状态的3n个第二开关SWG的对应开关，提供给绿色显示象素PXG的对应象素。此后，根据信号ΦG将第二开关SWG变为OFF状态，并利用信号Φ2，停止漏极驱动器DRV1、DRV2和DRV3中与绿色显示数据关联的数字模拟转换器DAC的输出。此后，根据三个漏极驱动器DRV1、DRV2和DRV3中与蓝色有关的数字模拟转换器DAC的信号Φ3，输出与蓝色显示视频数据相对应的视频信号，然后经由利用信号ΦB变为ON状态的3n个第三开关SWB的对应开关，提供给蓝色显示象素PXB的对应象素。此后，根据信号ΦB将第三开关SWB变为OFF状态，并利用信号Φ3，停止漏极驱动器DRV1、DRV2和DRV3中与蓝色显示数据关联的数字模拟转换器DAC的输出。对每条扫描线GL重复上述操作，以便生成显示区域DPA中的图像。最好以彼此同步的方式，向显示板PNL的节点N1的对应节点，提供与各漏极驱动器DRV1、DRV2和DRV3的特定扫描线GL相对应的视频信号，并且漏极驱动器DRV1、DRV2和DRV3中某个漏极驱动器的信号Φ1、Φ2、Φ3，与漏极驱动器DRV1、DRV2和DRV3中其他漏极驱动器的信号Φ1、Φ2、Φ3同步。

在顺序提供红色(R)视频数据、绿色(G)视频数据和蓝色(B)视频数据，然后其漏极驱动器采用本实施方式之时分复用方式向象素提供红色(R)视频信号、绿色(G)视频信号和蓝色(B)视频信号的常规显示设备中，必须在将视频数据划分为红色(R)数据、绿色(G)数据和蓝色(B)数据的漏极驱动器DRV的前面，添加一个数据校准器，然后向漏极驱动器提供经过划分的数据。

然而，在根据本发明之实施方式的显示设备中，漏极驱动器DRV包括输入锁存器和输出锁存器，输入锁存器和输出锁存器能够存储其数目为漏极驱动器DRV一次输出的视频数据数目之三倍的象素的对应视频数据，并且包括其数目为漏极驱动器DRV一次输出的视频数据数目之三倍的数字模拟转换器，从而，能够减少常规显示设备需要的部件数。

与一条扫描线GL关联的象点数，随显示板PNL的尺寸以及显示分辨率改变，因此，在常规显示设备中，需要根据象点数的变化，修改在漏极驱动器DRV的前面实现的数据校准器的结构。然而，在本实施方式的显示设备中，不再需要数据校准器，并且正如不采用时分复用驱动的常规显示设备那样，只需向漏极驱动器DRV并行提供视频数据。从而，本实施方式的显示设备能够妥善处理各种规格的显示设备。

在上述第一实施方式中，在配置为一次向n个象素提供视频信号的漏极驱动器DRV中，提供能够存储与3n个象素相对应的视频数据的输入锁存器和输出锁存器，其中与一个象素相对应的各视频数据包括许多比特，向每个输出锁存器提供3n个数字模拟转换器DAC。以时分复用方式，将与红色(R)象素、绿色(G)象素和蓝色(B)象素相对应的数字视频数据，转换为模拟信号。因此，可以修改以上配置，从而三个红色(R)象素、绿色(G)象素和蓝色(B)象素共用一个数字模拟转换器DAC。此时，需要提高数字模拟转换器DAC的工作速度，并且能够减少漏极驱动器DRV内的数字模拟转换器DAC占据的总面积。

在本实施方式中，把能够向n个象点(即，3n个象素)提供视频信号的三条视频信号线驱动电路，连接到显示板PNL，其中在显示板PNL内，把3n个象点连接到一条扫描线GL，但本发明并不限于此种配置。例如，可以把能够向n个象点提供视频数据的一个漏极驱动器DRV，连接到显示板PNL，以便在一条扫描线上显示n个象点，或者把能够向n个象点提供视频数据的两个漏极驱动器DRV，连接到显示板PNL，以便在一条扫描线上显示2n个象点。

在本实施方式中，在选择一条扫描线GL的周期内，以时分复用方式，驱动与一个象点关联的红色(R)、绿色(G)和蓝色(B)信号相对应的三条漏极电路DL。然而，也可以在选择一条扫描线GL的周期内，以时分复用方式，驱动与两个象点相对应的六条漏极电路DL。此时，需要向显示板PNL提供分别与六个相邻漏极电路DL相连并以时分复用方式利用六个信号控制的六种开关，每个漏极驱动器DRV内的锁存器元件和数字模拟转换器DAC的数目，为图2所示锁存器元件和数字模拟转换器DAC之数目的两倍。

在第一实施方式中，用于控制显示板PNL上的开关SWR、SWG、SWB的信号ΦR、ΦG、ΦB，用于控制门极驱动VSR的信号，是从外部控制电路TCON提供的，向漏极驱动器DRV1、DRV2、DRV3提供的信号ΦD，以及向数字模拟转换器DAC提供的参考电压Vref，也是从外部控制电路TCON提供的。在漏极驱动器DRV内的内部控制电路ITC之内，根据外部控制电路TCON提供的信号ΦD，生成用于控制漏极驱动器DRV内部之锁存器I-LTC、P-LTC、数字模拟转换器DAC的信号Φ1、Φ2、Φ3和信号ΦTr。生成上述控制信号的区域并不限于本实施方式中的区域。可以根据外部控制信号生成所有上述控制信号。

图4表示根据本发明之显示设备的第二实施方式。在显示板PNL上的显示区域中排列多条扫描线GL，众多视频信号线(以下称为漏极电路)DL，以及矩阵形式的众多象素，为每个象素配备一个薄膜晶体管，其门极与多条扫描线GL的对应扫描线相连，漏极与众多漏极电路DL的对应漏极电路相连，源极与众多象素的对应象素的象素电极相连。在本实施方式中，将显示区域DPA划分为沿扫描线GL的方向排列的第一显示块BK1，第二显示块BK2和第三显示块BK3。在显示块BK1、BK2、BK3的每个显示块中，沿扫描线GL的方向排列n个象点，即，3n个象素，这意味着在显示块BK1、BK2、BK3的每个显示块中布置3n条漏极电路DL。图4表示与一条扫描线GL关联的象素中，第一显示块BK1内的第一个红色显示象素PR1，第二个红色显示象素PR2，和第n个红色显示象素PRn，第二显示块BK2内的第n+1个红色显示象素PRn+1(尽管该象素是第二显示块BK2内的第一个红色显示象素，但是为了解释的简单性，下文将采用连续标记系统)，以及第三显示块BK3内的第3n个红色显示象素PR3n。在第i个红色显示象素PRi和第i+1个红色显示象素PRi+1之间，布置第i个绿色显示象素PGi和与其相连的漏极电路DL以及第i个蓝色显示象素PBi和与其相连的漏极电路，其中i＝1，2，3，...，尽管图4省略了以上部分。把布置在显示区域DPA内的扫描线GL，连接到显示区域DPA之外的门极驱动VSR。漏极电路DL也延伸到显示区域DPA之外，并连接到显示区域DPA外部的开关电路SR1，SR2，...，SR3n。

把第一显示块BK1内的漏极电路DL，连接到第一开关电路的相应第一终端，把第一显示块BK2内的漏极电路DL，连接到第二开关电路的相应第一终端，把第三显示块BK1内的漏极电路DL，连接到第三开关电路的相应第一终端。把第一、第二、第三开关电路的第二终端连接到总线的相应总线导体。

经由第一开关电路内的第一开关SR1，把与第一显示块BK1内的第一个红色显示象素PR1相连的漏极电路DL，连接到漏极总线的第一条总线导体BR1。分别经由第二开关SR2和第n开关SRn，把与第一显示块BK1内的第二个红色显示象素PR2和第n个红色显示象素PRn相连的漏极电路DL，分别连接到漏极总线的第二条总线导体BR2和第n条总线导体BRn。经由第二开关电路内的第n+1个开关SRn+1，把与第二显示块BK2内的第n+1个红色显示象素PRn+1相连的漏极电路DL，连接到漏极总线的第一条总线导体BR1。经由第三开关电路内的第3n个开关SR3n，把与第三显示块BK3内的第3n个红色显示象素PR3n相连的漏极电路DL，连接到漏极总线的第n条总线导体BRn。

利用共用信号Φ1，控制与第一显示块BK1关联的第一开关电路包含的n个开关SR1，SR2，...，SRn的通/断，利用共用信号Φ2，控制与第二显示块BK2关联的第二开关电路包含的n个开关SRn+1，SRn+2，...，SR2n的开关，利用共用信号Φ3，控制与第三显示块BK3关联的第三开关电路包含的n个开关SR2n+1，SR2n+2，...，SR3n的开关。

尽管图4仅仅显示了红色显示象素，但是采用与红色显示象素相同的方式，在第一显示块BK1、第二显示块BK2和第三显示块BK3内布置绿色显示象素和蓝色显示象素，并且在第i个开关SRi和第i+1个开关SRi+1之间，布置与绿色显示象素关联的第i个开关SGi和与蓝色显示象素关联的第i个开关SBi，其中i＝1，2，3，...。在视频信号总线的情况中，在第i条总线导体BRi和第i+1条总线导体BRi+1之间，布置与绿色显示象素关联的第i条总线导体BGi和与蓝色显示象素关联的第i条总线导体BBi。

换句话说，经由信号Φ1共同控制的3n个开关组成的第一开关电路，把第一显示块BK1中3n条漏极电路DL的每条漏极电路，连接到漏极总线的3n条总线导体的对应导线，分别经由第二信号Φ2和第三信号Φ3控制的3n个开关组成的第二开关电路和第三开关电路，把第二显示块BK2和第三显示块BK3中3n条漏极电路DL的每条漏极电路，连接到与第一开关电路相连的漏极总线的3n条总线导体的对应导线。分别经由第一、第二、第三开关电路与第一显示块BK1、第二显示块BK2、第三显示块BK3中的三个对应漏极电路DL相连的漏极总线的3n条总线导体的每一条导线，为漏极驱动器DRV的3n个输出终端的对应终端。在本实施方式中，把漏极驱动器装配到一个半导体晶片上，然后把半导体晶片贴装到显示板PNL上。

漏极驱动器DRV包括：输入锁存器I-LTC，用于接收外部设备顺序提供的数字视频数据；输出锁存器P-LTC，用于接收输入锁存器I-LTC每次存储的所有视频数据并存储这些视频数据；数字模拟转换器DAC，用于将输出锁存器P-LTC中存储的视频数据转换为模拟视频信号，并向众多象素的对应象素提供模拟信号。该显示设备包括：外部控制电路TCON，用于向显示板PNL上的第一、第二、第三开关电路提供信号Φ1、Φ2、Φ3，提供用于控制漏极驱动器DRV内的锁存器I-LTC、P-LTC的信号PLS，向漏极驱动器DRV内的数字模拟转换器DAC提供参考电压Vref；以及延迟装置DLY，用于处理外部设备提供的视频数据，并向漏极驱动器DRV提供经过处理的视频数据。

把同第一实施方式相同格式的视频数据输入到延迟装置DLY。以并行方式向第一延迟开关SW1和第一延迟电路DL1提供输入视频数据。将提供给第一延迟电路DL1的视频数据延迟规定时间，然后以并行方式提供给第二延迟开关SW2和第二延迟电路DL2。再次将提供给第二延迟电路DL2的延迟视频数据延迟规定时间，然后提供给第三延迟开关SW3。分别利用外部控制电路TCON提供的信号ΦD1、ΦD2、ΦD3，控制延迟装置DLY中包含的第一开关SW1、第二开关SW2、第三开关SW3的开关。

以下参照图5解释图4所示显示设备的操作。符号I-R、I-G、I-B表示与外部设备提供给延迟装置DLY的红(R)、绿(G)、蓝(B)信号关联的视频数据。同时向延迟装置DLY并行提供构成一个象点的一个多比特红色视频数据I-R、一个多比特绿色视频数据I-G和一个多比特蓝色视频数据I-B。顺序提供与各象点对应的、象点数为与一条扫描线GL相连的象点数的视频数据，并且在完成提供与一条扫描线GL对应的视频数据后的消隐时间BLK之后，开始提供与下一条扫描线GL对应的视频数据。从外部设备向该显示设备提供与第一实施方式相同格式的数字视频数据。

在图5中，把与扫描线GL之特定扫描线关联的视频数据表示为用于第一象点的(R1，G1，B1)，用于第二象点的(R2，G2，B2)，...，用于第3n象点的(R3n，G3n，B3n)，并且把与特定扫描线GL之后的下一条扫描线GL关联的视频数据表示为用于第一象点的(R′1，G′1，B′1)，用于第二象点的(R′2，G′2，B′2)，...，用于第3n象点的(R′3n，G′3n，B′3n)。

当开始提供与一条扫描线GL相对应的视频数据时，即，在水平扫描周期的开始时间，信号ΦD1控制的第一延迟开关SW1处于ON状态。在提供与第n个象点关联的视频数据前，一直保持ON状态。因此，把提供的视频数据提供给第一延迟电路DL1，同时经过第一延迟开关SW1，经由延迟装置DLY的输出终端O-DLY，输出到漏极驱动器DRV。输出到漏极驱动器DRV的视频数据包括用于红色显示象素R1，R2，...，Rn的视频数据，用于绿色显示象素G1，G2，...，Gn的视频数据和用于蓝色显示象素B1，B2，...，Bn的视频数据。

把从外部提供给第一延迟电路DL1的视频数据延迟规定时间，然后按照图4中符号O-DL1所示，输出到第二延迟开关SW2，因此，在与第n个象点关联的视频数据Rn、Gn、Bn通过第一延迟开关SW1后的规定时间后，通过利用信号ΦD2把第二延迟开关SW2变为ON状态，经由第二延迟开关SW2，向漏极驱动器DRV提供与从第n+1个象点开始的象点关联的视频数据。第n个象点的视频数据通过第一延迟开关SW1时与第二延迟开关SW2变为ON状态时的时间间隔，必须等于第一延迟电路DL1的延迟时间。正如图5所示信号ΦD1和ΦD2之间的关系那样，在与第n个象点关联的视频数据通过第一延迟开关SW1后，立即把第一延迟开关SW1变为OFF状态。由于漏极驱动器DRV的输入锁存器I-LTC不具备装入与第n个象点之后的象点相对应的视频数据的容量，所以必须至少在把第二延迟开关SW2变为ON状态之前，把第一延迟开关SW1变为OFF状态。

在经由第二延迟开关SW2把与第n+1个象点关联的视频数据输入到输入锁存器I-LTC之前，漏极驱动器DRV经由第一延迟开关SW1，把顺序装入到输入锁存器I-LTC中的第一象点到第n象点的对应视频数据，传送到输出锁存器P-LTC。此后，漏极驱动器DRV经由第二延迟开关SW2，把与从第n+1个象点开始的象点关联的视频数据，顺序装入到输入锁存器I-LTC中，同时，通过利用数字模拟转换器DAC，把输出锁存器P-LTC存储的与包含第一象点至第n象点在内的3n个象点相对应的视频数据，转换为需要向象素提供的模拟视频信号，然后向漏极总线提供模拟视频信号。

另一方面，在显示板PNL中，利用控制第一开关电路包括的3n个开关的信号Φ1，把第一开关电路变为ON状态，直至用于控制第二延迟开关SW2的信号ΦD2出现。因此，经由第一显示块BK1中的漏极电路DL，把漏极驱动器DRV提供给漏极总线的第一显示块BK1中第一象点到第n象点的对应视频信号，写入多条扫描线GL的一条扫描线选择的象素中。在把视频数据写入象素期间，经由第二延迟开关SW2，把来自第一延迟电路DL1的第n+1个象点到第2n个象点的对应视频数据，顺序写入漏极驱动器DRV内的输入锁存器I-LTC中。然后按照上面说明的方式，在与第2n个象点对应的视频数据已通过第二延迟开关SW2时，利用信号Φ1把显示板PNL的第一开关电路变为OFF状态，并将漏极驱动器DRV的输入锁存器I-LTC中存储的与第n+1个象点至第2n个象点对应的视频数据，传送到输出锁存器P-LTC。在把第一开关电路变为OFF状态后，利用信号Φ2把显示板PNL的第二开关电路变为ON状态。借助上述操作，把漏极驱动器DRV的数字模拟转换器DAC转换的并且与第n+1个象点至第2n个象点对应的视频信号，写入第二显示块BK2的象素中。把第二显示块BK2中写入视频信号的象素，连接到与第一显示块BK1中写入视频数据的象素相连的扫描线GL。

在与第2n个象点对应的视频数据通过第二延迟开关SW2后的规定时间后，延迟装置DLY利用信号ΦD3，把第三延迟开关SW3变为ON状态。以上规定时间等于第二延迟电路DL2延迟第一延迟电路DL1的输出的延迟时间。借助上述操作，第三延迟开关SW3把第二延迟电路DL2输出的视频数据中与从第2n+1个象点开始的象点对应的视频数据，输出到漏极驱动器DRV。漏极驱动器DRV把经由第三延迟开关SW3提供的与从第n+1个象点开始的象点对应的视频数据，顺序装入到输入锁存器I-LTC中。在第三延迟开关SW3输出与第3n个象点对应的视频数据后，把漏极驱动器DRV之输入锁存器I-LTC中存储的视频数据，传送到输出锁存器P-LTC。在传送视频数据前，利用信号Φ3，把显示板PNL的第二开关电路变为OFF状态，把第三开关电路变为ON状态。此后，延迟装置DLY对外部设备提供的与下一条扫描线GL对应的视频数据R′1，R′2，...，R′3n，G′1，G′2，...，G′3n和B′1，B′2，...，B′3n，重复相同操作。

第一延迟电路DL1和第二延迟电路DL2的延迟时间，最好为外部设备提供的视频数据包含的消隐时间BLK的三分之一。借助上述配置，漏极驱动器DRV可以使用外部设备中消隐时间BLK的三分之一作为准备时间，因此，锁存器I-LTC、P-LTC和数字模拟转换器DAC的定时控制更加容易。此外，虽然必须将外部设备输出的视频数据延迟一个与n个象点相对应的时间，但扫描线GL的选择和显示板PNL的开关电路的控制更加容易。

在第二实施方式中，把显示区域DPA划分为三个显示块，但本发明并不限于此配置，可以把显示区域DPA划分为许多显示块，如2，4，5，6等。

图6表示根据本发明之显示设备的第三实施方式。本实施方式之显示设备的显示板PNL与第二实施方式类似，以下解释主要集中在本实施方式与第二实施方式之间的差别。显示区域DPA由第一显示块BK1、第二显示块BK2和第三显示块BK3组成，每个显示块具有沿扫描线GL的方向排列的n个象点。在该显示设备中，一个显示块的一部分与另一个显示块的一部分重叠，因此，与另一个显示块关联的另一条开关电路的一部分，共用与一个显示块关联的一条开关电路的一部分。

特别地，第一显示块BK1和第二显示块BK2共用两个象点的对应区域，因此，属于第一显示块BK1的象素PRn-1和PRn，也属于第二显示块BK2。经由第一开关电路包含的开关SRn-1，把与象素PRn-1相连的漏极电路DL，连接到漏极总线的总线导体BRn-1，同时经由第二开关电路包含的开关SRn-1′，连接到漏极总线的总线导体BR1。经由第一开关电路包含的开关SRn，把与象素PRn相连的漏极电路DL，连接到漏极总线的总线导体BRn，同时经由第二开关电路包含的开关SRn′，连接到漏极总线的总线导体BR2。正如在前一实施方式中说明的那样，尽管图6仅仅示出与红色显示象素关联的漏极电路DL、开关以及漏极总线的总线导体，但是还存在分别与绿色显示象素和蓝色显示象素关联的漏极电路DL、开关以及漏极总线的总线导体。利用信号Φ1控制包含开关SRn-1和SRn在内的第一开关电路内的3n个开关，利用信号Φ2控制包含开关SRn-1′和SRn′在内的第二开关电路内的3n个开关。尽管图6进行了省略，但可以理解，第二显示块BK2和第三显示块BK3共用两个象点的对应区域，因此，第二显示块BK2和第三显示块BK3的配置与上述配置类似。

在图6所示的显示设备中，把3n-4个象点连接到一条扫描线GL，即，把3(3n-4)个象素连接到一条扫描线。为每个显示块装备3n个开关，并且漏极总线的总线导体数也是3n。

经由显示板PNL上布置的3n个终端，把漏极总线的3n条总线导体连接到漏极驱动器DRV。把漏极驱动器DRV装配一个半导体晶片上，通过使用各向异性导电薄片把半导体晶片贴装到显示板PNL上，并从外部设备提供数字视频数据。经由两条延迟电路DL1、DL2，和三个延迟开关SW1、SW2、SW3，把提供的视频数据传送到输入锁存器电路I-LTC和输出锁存器电路P-LTC，利用数字模拟转换器DAC，把输入锁存器电路I-LTC和输出锁存器电路P-LTC中存储的数字视频数据，转换为模拟视频信号，然后提供给漏极总线。本实施方式中的延迟电路DL1、DL2，延迟开关SW1、SW2、SW3，锁存器电路I-LTC和P-LTC，以及数字模拟转换器DAC，与连同第二实施方式解释的相关部件类似。

此外，在半导体晶片上装配的漏极驱动器DRV包括一个控制电路TC，控制电路TC输出用于控制延迟开关SW1、SW2、SW3，锁存器电路I-LTC和P-LTC，和数字模拟转换器DAC的信号，用于控制显示板PNL之第一、第二、第三开关电路的信号，以及用于控制漏极驱动器DRV的信号。

如上所述，通过重叠显示块，可以抑制两个显示块之间显示的不均匀性，并且通过将延迟电路集成到漏极驱动器DRV中，能够减少构成显示设备的元件数。

不用说，可以把半导体晶片布置到柔性电路基底上，并通过柔性电路基底，连接到显示板PNL。同时，在本实施方式中，把显示区域DPA划分为三个显示块，考虑到漏极驱动器DRV的特性，显示板PNL的开关电路的特性，成本以及其他因素，可以把DPA划分为两个、四个或更多显示块。

另外，可以横向重复排列本实施方式之第一显示块BK1、第二显示块BK2和第三显示块BK3的众多三元组，以获得大尺寸显示区域。此时，如果把延迟电路装配到装有漏极驱动器DRV的半导体晶片上，则可以消除外部延迟电路的复杂设计，并且众多漏极驱动器DRV通过共用一个外部延迟装置，能够以较低成本提供多种显示设备。此外，可以从半导体晶片的外部，确定各延迟电路的延迟时间，用于控制延迟开关的信号的定时，用于控制数字模拟转换器和锁存器电路的信号的定时，以及用于控制显示板PNL之开关电路的信号的定时，以增强有益效果。此时，也可以经由漏极驱动器DRV的视频数据输入终端和视频信号输出终端，提供用于确定上述各项的数据，以利用内部处理电路处理非易失存储器和易失存储器构成的寄存器中存储的数据，从而确定上述延迟时间、定时等。不用说，可以向延迟装置DLY和漏极驱动器DRV提供以上确定的延迟时间、定时等。

图7表示位于本实施方式之显示设备的各个位置的视频数据和信号波形。在图6所示实施方式中，相邻显示块共用某些象点，因此，图7所示视频数据和信号波形与第二实施方式略微不同。为了使将输入锁存器I-LTC中的视频数据传送到漏极驱动器DRV内的输出锁存器P-LTC所需的时间(即，准备时间)保持不变，提供给输入锁存器的最后一个视频数据通过给定延迟开关时与下一个开关变为ON状态时的时间间隔，最好为一个水平扫描周期的消隐时间BLK的三分之一。可以选择延迟电路的延迟时间为以下两项之和：即，消隐时间BLK的三分之一，和外部设备输出与一个象点对应的视频数据需要的时间与两个显示块共用的象点数之乘积。

在把上述显示设备连接到每次向漏极驱动器DRV提供与两个象点对应的视频数据的外部设备的情况下，在延迟装置内，需要向与两个象点对应的视频数据提供两条延迟电路。

图8表示根据本发明之显示设备的第四实施方式。在该显示设备中，把显示区域DPA划分为五个显示块BK1至BK5，正如第三实施方式那样，两个相邻显示块共用两个象点。经由各开关电路，把各显示块中的漏极电路连接到漏极总线BL。利用各控制信号控制各开关电路的开关。

特别地，在第一显示块BK1中，把n个象点(即，3n个象素)连接到一条扫描线GL。在图8中，仅显示一个象素PX。把与第一显示块BK1中一列象素相连的3n条漏极电路DL，连接到显示区域DPA外部的开关电路。每条开关电路包括3n个开关。例如，第一开关电路包括开关SR1，SG1，SB1，SR2，SG2，SB2，...，SRn，SGn，SBn，把3n条漏极电路DL分别连接到3n个开关SR1，SG1，SB1，SR2，SG2，SB2，...，SRn，SGn，SBn的第一终端。正如前一实施方式那样，图8仅仅显示分别与第一、第n-2和第n个红色显示象素相连的漏极电路DL，与第一、第n-2和第n个红色显示象素相连的开关SR1，SRn-2和SRn。在与红色有关的漏极电路DL和与红色有关的开关附近，存在与绿色显示象素相连的漏极电路DL和与绿色显示象素相连的开关SG1，SG2，...，SGn，以及与蓝色显示象素相连的漏极电路DL和与蓝色显示象素相连的开关SB1，SB2，...，SBn。

把第一开关电路包含的3n个开关SR1，SG1，SB1，SR2，SG2，SB2，...，SRn，SGn，SBn的第二终端，连接到漏极总线BL的3n条总线导体的对应导线，利用控制信号Φ1，控制3n个开关SR1，SG1，SB1，SR2，SG2，SB2，...，SRn-1，SGn-1，SBn-1，SRn，SGn，SBn的开关。

在第二显示块BK2中，有n个象点(即，3n个象素)，n个象点包括与上述扫描线GL相连的第n-1个至第2n-1个象点。经由漏极电路，把3n个象素分别连接到3n个开关SRn-1′，SGn-1′，SBn-1′，SRn′，SGn′，SBn′，SRn+1，SGn+1，SBn+1，SRn+2，SGn+2，SBn+2，...，SR2n-3，SG2n-3，SB2n-3，SR2n-2，SG2n-2，SB2n-2的第一终端。图8仅仅显示与第n和第2n-3个红色显示象素相连的漏极电路DL，与两条漏极电路DL相连的开关SRn′和SR2n-3。正如第一开关电路包含的3n个开关那样，把第二开关电路包含的3n个开关的第二终端，连接到漏极总线BL的3n条总线导体的对应导线。利用控制信号Φ2，控制第二开关电路内的3n个开关的开关。第一显示块BK1和第二显示块BK2共用两个象点，即，6个象素，因此，正如前一实施方式那样，经由第一开关电路包含的开关SRn-1，SGn-1，SBn-1，SRn，SGn，SBn，把两个共用象点，即，用于每种颜色的第n-1个象素和第n个象素的6个象素，连接到漏极总线BL内的第一组总线导体，同时，经由第二开关电路包含的开关SRn-1′，SGn-1′，SBn-1′，SRn′，SGn′，SBn′，连接到漏极总线BL内的第二组总线导体。同样，在第三显示块BK3、第四显示块BK4和第五显示块BK5中，重复提供上述配置。

利用信号Φ3控制与第三显示块BK3关联的第三开关电路，包括开关SR2n-3′，SG2n-3′，SB2n-3′，SR2n-2′，SG2n-2′，SB2n-2′，SR2n-1，SG2n-1，SB2n-1，SR2n，SG2n，SB2n，...，SR3n-5，SG3n-5，SB3n-5，SR3n-4，SG3n-4，SB3n-4。利用信号Φ4控制与第四显示块BK4关联的第四开关电路，包括开关SR3n-5′，SG3n-5′，SB3n-5′，SR3n-4′，SG3n-4′，SB3n-4′，SR3n-3，SG3n-3，SB3n-3，SR3n-2，SG3n-2，SB3n-2，...，SR4n-7，SG4n-7，SB4n-7，SR4n-6，SG4n-6，SB4n-6。利用信号Φ5控制与第五显示块BK5关联的第五开关电路，包括开关SR4n-7′，SG4n-7′，SB4n-7′，SR4n-6′，SG4n-6′，SB4n-6′，SR4n-5，SG4n-5，SB4n-5，SR4n-4，SG4n-4，SB4n-4，...，SR5n-9，SG5n-9，SB5n-9，SR5n-8，SG5n-8，SB5n-8。

在该实施方式中，与显示板PNL的一条扫描线相连的象点数为5n-8，因此，与一条扫描线相连的象素数为3(5n-8)。

把构成漏极总线BL的每条总线导体，并行连接到第一漏极开关S6和第二漏极开关S7，同时，经由第一漏极开关S6连接到第一漏极驱动器DRV1，经由第二漏极开关S7连接到第二漏极驱动器DRV2。在该实施方式中，将两个漏极驱动器DRV1和DRV2直接贴装到显示板PNL上，但本发明并不限于上述配置，可以经由柔性接线板，把两个漏极驱动器DRV1和DRV2连接到显示板，通过使用低温多晶硅技术，可以把两个漏极驱动器DRV1和DRV2直接装配到基底上。

以并行方式向两个漏极驱动器DRV1和DRV2提供数字视频数据I-R、I-G和I-B。第一漏极驱动器DRV1提供用于门极驱动VSR的信号，其中门极驱动VSR驱动扫描线GL，控制用于控制开关电路的信号和用于控制漏极开关S6、S7的信号，开关电路包括与显示块BK1，...，BK5关联的开关SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8。提供外部控制电路TCON的目的在于，提供用于控制漏极驱动器DRV1、DRV2的信号，但本发明并不限于上述配置，可以把外部控制电路TCON配置为：提供用于控制门极驱动VSR、开关电路和漏极开关S6、S7的信号，开关电路包括SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8。

另外，可以按照以下方式修改本实施方式。

外部控制电路TCON提供用于控制漏极开关S6、S7的信号，第一漏极驱动器DRV1提供用于控制第一开关电路、第三开关电路和第五开关电路的信号，第一开关电路包括开关SR1，SG1，SB1，...，SRn，SGn，SBn，第三开关电路包括开关SR2n-3′，SG2n-3′，SB2n-3′，...，SR3n-4，SG3n-4，SB3n-4，第五开关电路包括开关SR4n-7′，SG4n-7′，SB4n-7′，...，SR5n-8，SG5n-8，SB5n-8，第二漏极驱动器DRV2提供用于控制第二开关电路和第四开关电路的信号，第二开关电路包括开关SRn-1′，SGn-1′，SBn-1′，...，SR2n-2，SG2n-2，SB2n-2，第四开关电路包括开关SR3n-5′，SG3n-5′，SB3n-5′，...，SR4n-6，SG4n-6，SB4n-6。

图9表示图8所示第一漏极驱动器DRV1的细节。在本实施方式中，把漏极驱动器DRV1装配到半导体晶片上。每次向第一漏极驱动器DRV1提供与一个象点对应的视频数据。正如前一实施方式那样，与红(R)、绿(G)、蓝(B)信号对应的各视频数据为多比特数字方式。同时，以并行方式向图8所示的第二漏极驱动器DRV2提供视频数据。把外部设备经由各终端提供的视频数据I-R、I-G、I-B，输入到锁存器LTC内的输入锁存器I-LTC中。根据漏极驱动器DRV1内的内部控制电路ITC提供的信号，把输入锁存器I-LTC中存储的视频数据，传送到锁存器LTC内的输出锁存器P-LTC，然后利用数字模拟转换器DAC，把来自输出锁存器P-LTC的数字视频数据，转换为模拟信号，并且经由外部终端，向显示板PNL提供模拟信号。

内部控制电路ITC根据图8所示外部控制电路TCON经由控制信号输入终端IT输入的信号，输出用于控制锁存器LTC之视频数据的传送定时和数字模拟转换器DAC之输出的信号。内部控制电路ITC经由信号输出终端OT，输出用于控制显示板PNL之门极驱动VSR、开关电路和漏极开关S6、S7的信号，其中开关电路包括开关SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8。在图9中，省略数字模拟转换器DAC用于生成模拟视频信号的参考电压。

图10表示连同图8和图9说明的第四实施方式中的信号与数据的定时。正如前一实施方式那样，外部设备向两个漏极驱动器DRV1、DRV2并行提供与一个象点对应的视频数据，其中一个象点包括一个红色显示象素、一个绿色显示象素和一个蓝色显示象素。图10中的INP表示外部设备提供的视频数据。

在从t＝t0到t-t1的时间间隔内，输入与第一显示块BK1对应的一条扫描线GL关联的第一个象点至第n个象点对应的视频数据，然后在时间t＝t2前，输入与第二显示块BK2对应的直到第2n-2个象点的象点对应的视频数据，接着，在时间t＝t3前，输入与第三显示块BK3对应的直到第3n-4个象点的象点对应的视频数据，接着，在时间t＝t4前，输入与第四显示块BK4对应的直到第4n-6个象点的象点对应的视频数据，最后，在时间t＝t5前，输入与第五显示块BK5对应的直到第5n-8个象点的象点对应的视频数据。然后，在从t＝t5到t＝t6的消隐时间BLK之后，在时间＝t6时，开始输入与扫描线GL对应的视频数据。

第一漏极驱动器DRV1将t＝t0到t＝t1期间提供的视频数据，装入到第一漏极驱动器DRV1内的输入锁存器I-LTC中，即，装入与第一显示块BK1对应的第一个象点到第n个象点关联的3n个象素对应的视频数据。

第二漏极驱动器DRV2在时间t1之前不久开始操作，把外部设备提供的与第二显示块BK2对应的第n-1个象点至第2n-2个象点对应的视频数据，装入到输入锁存器I-LTC中。在时刻t1，第一漏极驱动器DRV1装入与第n个象点对应的视频数据，此后，将输入锁存器I-LTC中存储的视频数据传送到输出锁存器P-LTC。利用数字模拟转换器DAC将传送到输出锁存器P-LTC中的视频数据，转换为模拟信号，并向漏极驱动器DRV1的输出终端提供模拟信号。图10中的符号SU表示把输入锁存器I-LTC中的视频数据传送到输出锁存器P-LTC，以及视频数据的数字模拟转换所需要的时间。

与来自第一漏极驱动器DRV1的第一显示块BK1对应的第一个象点至第n个象点对应的3n个象素关联的视频信号的输出同步，把显示板PNL的第一漏极开关S6和第一开关电路变为ON，其中第一开关电路包括利用信号Φ1控制的开关SR1，SG1，SB1，...，SRn，SGn，SBn。因此，分别向第一显示块BK1内的3n条漏极电路，提供与来自第一漏极驱动器DRV1的3n个象素对应的视频信号，并经由第一漏极开关S6，漏极总线BL和第一开关电路，写入到对应象素中。

把与直到第2n-2个象点的象点对应的视频数据，写到第二漏极驱动器DRV2的输入锁存器I-LTC中。在与n个象点对应的视频数据进入第二漏极驱动器DRV2的输入锁存器I-LTC后，在时刻t2，把第二漏极驱动器DRV2的输入锁存器I-LTC中存储的视频数据，传送到第二漏极驱动器DRV2的输出锁存器P-LTC，然后利用数字模拟转换器DAC，把输出锁存器P-LTC中存储的视频数据，转换为模拟视频信号。正如图10所示，在时刻t2之后的准备时间，输出第二漏极驱动器DRV2生成的模拟视频信号，作为第二漏极驱动器DRV2的DRV2-OUT，并且在输出DRV2-OUT之前，必须关闭第一开关电路和第一漏极开关S6，其中第一开关电路包括开关SR1，SG1，SB1，...，SRn，SGn，SBn。

在时刻t2之后的准备时间，与来自第二漏极驱动器DRV2的第二显示块BK2对应的视频信号的输出同步，通过打开第二漏极开关S7以及第二开关电路，把第二漏极驱动器DRV2的输出写入到第二显示块BK2的象素中，其中第二开关电路包括开关SRn-1′，SGn-1′，SBn-1′，...，SR2n-2，SG2n-2，SB2n-2。

另外，在时刻t2之前不久，第一漏极驱动器DRV1再次开始操作，第一漏极驱动器DRV1把与第三显示块BK3对应的从第2n-3个象点开始的象点对应的视频数据，装入到输入锁存器I-LTC中。这样，对第三显示块BK3、第四显示块BK4和第五显示块BK5重复上述操作，并且在消隐时间BLK之后，对与下一条扫描线GL对应的视频数据，重复上述操作。

这样，通过交替操作第一漏极驱动器DRV1和第二漏极驱动器DRV2，把外部设备提供的与一条扫描线GL关联的5n-8个象点对应的视频数据，写入到第一显示块BK1至第五显示块BK5的象素中。

在本实施方式中，两个相邻显示块BK1、BK2共用两个象点，并且在时刻t1之前不久，第二漏极驱动器DRV2开始把视频数据装入到第二漏极驱动器DRV2的输入锁存器I-LTC中。根据两个相邻显示块共用的象点数，确定第二漏极驱动器DRV2开始操作的定时。在上述说明中，当把视频数据写入到第一显示块BK1至第五显示块BK5的象素中时，相应扫描线GL保持所选状态。

在本实施方式中，漏极开关S6、S7的操作与开关电路的操作同步，但本发明并不限于上述配置，其中开关电路包括漏极电路DL和漏极总线BL之间连接的开关SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8。

为了使漏极总线BL的电压达到视频信号的电压，可以使漏极开关S6、S7的打开时间早于开关电路的打开时间，其中开关电路包括开关SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8。也可以使开关电路的关闭时间晚于漏极开关S6、S7的关闭时间，其中开关电路包括开关SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8。

另外，可以实现预先充电电路，以便在关闭包含开关SR1，SG1，SB1，...，SR5n-8，SG5n-8，SB5n-8的开关电路和漏极开关S6、S7时，在构成漏极总线BL的总线导体之间进行短路处理。上述配置能够迁移靠近灰度电压中心的漏极总线BL的每条总线导体的电压，从而能够高速写入随后的视频信号。

当采用点倒置方式驱动显示设备时，可以实现以下配置的预先充电电路，分别短接漏极总线BL的奇数总线导体和偶数总线导体。

在本实施方式中，提供漏极开关S6、S7的目的在于，当两个漏极驱动器DRV1、DRV2的一个漏极驱动器进行操作时，从漏极总线BL中分离两个漏极驱动器DRV1、DRV2中的另一个漏极驱动器，但是，为了简化显示板PNL的结构，也可以在不采用漏极开关S6、S7的情况下，把两个漏极驱动器DRV1、DRV2直接连接到漏极总线BL，此时，需要按以下方式控制两个漏极驱动器DRV1、DRV2，从输出需要写入象素中的视频信号的漏极驱动器内的数字模拟转换器DAC，输出视频信号。

总之，在本实施方式中，利用第一漏极驱动器DRV1生成需要写入第一显示块BK1、第三显示块BK3和第五显示块BK5的视频信号，而利用第二漏极驱动器DRV2生成需要写入第二显示块BK2和第四显示块BK4的视频信号，然而，为了均衡第一漏极驱动器DRV1和第二漏极驱动器DRV2的负载，可以修改上述配置，以至在下一条扫描线GL上，反转第一漏极驱动器DRV1和第二漏极驱动器DRV2的操作顺序。不用说，显示块数目并不限于五块，可以选择奇数或偶数显示块而并不背离本发明的实质和范围。

此外，通过调整把扫描线GL变为OFF状态的定时，可以删除与最右端部署的显示块(在本实施方式中，第五显示块BK5)关联的开关电路(在本实施方式中，SR4n-7′，SG4n-7′，SB4n-7′，...，SR5n-8，SG5n-8，SB5n-8)。

图11表示根据本发明之显示设备的第五实施方式。在该显示设备中，把显示区域DPA划分为6个显示块BK1至BK6。

经由部署在显示板PNL之顶部的第一开关电路S1，把第一显示块BK1内的众多漏极电路DL，连接到部署在显示板PNL之顶部的第一漏极总线BL1。另外，分别经由部署在显示板PNL之顶部的第三开关电路S3和第五开关电路S5，把第三显示块BK3和第五显示块BK5内的漏极电路DL，连接到第一漏极总线BL1。

另外，分别经由部署在显示板PNL之底部的第二开关电路S2、第四开关电路S4和第六开关电路S6，把第二显示块BK2、第四显示块BK4和第六显示块BK6内的漏极电路DL，连接到部署在显示板PNL之底部的第二漏极总线BL2。

把第一漏极总线BL1连接到部署在显示板PNL一侧的第一漏极驱动器DRV1，把第二漏极总线BL2连接到部署在显示板PNL之同一侧的第二漏极驱动器DRV2。从显示设备的外部为第一漏极驱动器DRV1和第二漏极驱动器DRV2配备数字方式的视频数据。

另外，在本实施方式中，两个相邻显示块共用某些象点，经由部署在显示板PNL之顶部的一条开关电路包含的开关，把与共用象点关联的漏极电路，连接到第一漏极总线BL1，经由部署在显示板PNL之底部的一条开关电路包含的开关，连接到第二漏极总线BL2。

特别地，经由第一开关电路S1包含的开关，把与第一显示块BK1和第二显示块BK2共用的象点关联的漏极电路，连接到第一漏极总线BL1，经由第二开关电路S2包含的开关，连接到第二漏极总线BL2。利用来自第一漏极驱动器DRV1的信号Φ1，控制位于显示板PNL之顶部的第一开关电路包含的众多开关的开关。分别利用来自第一漏极驱动器DRV1的信号Φ3和Φ5，控制第三开关电路S3和第五开关电路S5。分别利用来自第二漏极驱动器DRV2的信号Φ2、Φ4和Φ6，控制位于显示板PNL之底部的第二开关电路S2、第四开关电路S4和第六开关电路S6的开关。分别利用来自第一漏极驱动器DRV1的信号Φ3和Φ5，控制第三开关电路S3和第五开关电路S5。从显示板PNL之外部的外部控制电路TCON，提供用于控制两个漏极驱动器DRV1、DRV2的信号，以及用于控制门极驱动VSR的信号，其中门极驱动VSR驱动显示区域PDA中排列的扫描线GL。

在本实施方式中，把n个象点连接到各显示块中的每条扫描线GL，因此，把6n-10个象点，即，3(6n-10)个象素，连接到显示板PNL之全部区域上的每条扫描线GL。所以，在各显示块中，漏极电路DL的数目为3n，位于显示板PNL之顶部和底部的两条漏极总线BL1、BL2分别具有3n条总线导体。

然而，通过使第一漏极驱动器DRV1和第二漏极驱动器DRV2具有不同驱动能力，可以使第一显示块BK1、第三显示块BK3和第五显示块BK5中之漏极电路DL的数目，与第二显示块BK2、第四显示块BK4和第六显示块BK6中之漏极电路DL的数目不同。上述配置能够增加位于显示板PNL之顶部和底部的漏极总线BL1、BL2中某条漏极总线占据的区域，减少漏极总线BL1、BL2中另一条漏极总线占据的区域。

在本实施方式中，分别从漏极驱动器DRV1和漏极驱动器DRV2，提供用于控制第一开关电路S1、第三开关电路S3、第五开关电路S5的信号，和用于控制第二开关电路S2、第四开关电路S4、第六开关电路S6的信号，但是可以修改上述配置，以至漏极电路DRV1、DRV2之一提供所有信号，或者外部控制电路TCON控制所有开关电路。

在本实施方式中，分别将漏极总线BL1、BL2部署在显示板PNL之顶部和底部，但是也可以把两条漏极总线BL1、BL2平行部署在显示板PNL之顶部或底部。

不用说，显示块的数目并不限于6块，可以把显示区域DPA划分为大于6块的偶数块或奇数块。另外，作为修改，可以横向排列本实施方式的两种构造，并使用四条漏极总线和四个漏极驱动器DRV。

图12表示连同图11解释的本实施方式中的信号和数据的定时。图10和图12所示定时的主要区别在于，向显示块提供的开关电路为ON状态的周期。在把视频信号写入第二显示块BK2内的象素时，把视频信号写入第一显示块BK1内的象素，直至从时刻t3开始把视频数据写入第三显示块BK3中的象素。

在连同图11和12说明的实施方式中提供两条总线BL1和BL2，因此，与第四实施方式相比，有足够时间把视频信号写入到象素中。

在上述说明中，通过选择扫描线GL的伸长方向为水平方向，使用“显示板PNL之顶部”和“显示板PNL之底部”，而并不限于使用中的位置。

在第四和第五实施方式中，在多晶硅薄膜晶体管上排列与显示块关联的开关电路中包含的开关。可以把半导体晶片上装配的漏极驱动器DRV直接贴装到显示板PNL上，但本发明并不限于上述配置。正如开关电路那样，可以利用显示板PNL上的多晶硅构造漏极驱动器DRV，或者通过把漏极驱动器贴装到柔性基底上，把漏极驱动器连接到显示板PNL。

另外，在本说明书中，随机使用构成漏极总线的“漏极总线”和“总线导体”，并且可以涉及其他名称，而并不背离本发明的实质和范围。

在本实施方式中，各显示块是由众多相邻象点构成的，但本发明并不限于上述配置。例如，显示区域DPA可以由6个显示块构成，其中第一、第二、第三、第四、第五和第六显示块分别包括第6N+1个象点、第6N+2个象点、第6N+3个象点、第6N+4个象点、第6N+5个象点和第6N+6个象点，N＝0，1，2，...。

在把外部设备配置为每次并行提供与两个象点对应的视频数据的情况下，则该配置可以为：向两个驱动DRV1、DRV2中的一个驱动提供与并行提供的两个象点中一个象点对应的一个视频数据，而向两个驱动中的另一个驱动提供与两个象点中另一个象点对应的另一个视频数据，并且两个驱动DRV1、DRV2均按上述实施方式说明的方式运行。

在以上说明的第一到第五实施方式中，显示区域DPA内排列的象素中包含的薄膜晶体管，以及显示区域DPA之周边排列的门极驱动VSR包含的薄膜晶体管(未示出)，均是由多晶硅构成的。在位于显示区域DPA周边的漏极电路DL和漏极驱动器DRV之间排列的开关电路包含的开关，也是由多晶硅薄膜晶体管构成的。

此外，可以使显示区域DPA内排列的薄膜晶体管的特性，与显示区域DPA之外部排列的薄膜晶体管以及漏极电路DL和漏极驱动器DRV之间排列的薄膜晶体管的特性不同，尽管本发明并不限于上述配置。通过使象素包含的薄膜晶体管的电子迁移率，小于显示区域DPA周边的薄膜晶体管的电子迁移率，能够抑制象素之薄膜晶体管中的泄漏电流，增加显示区域DPA周边的薄膜晶体管工作速度。同样，可以使门极驱动VSR包含的薄膜晶体管的特性，与象素的薄膜晶体管或漏极电路DL和漏极驱动器DRV之间排列的薄膜晶体管的特性不同。在本说明书中，多晶硅意指至少比非晶硅结晶程度更高的硅，包括与单晶硅无限接近的硅，并且不排除直接装配到显示板PNL上的单晶硅，用于装配本发明使用的晶体管。

在第一到第五实施方式中，把两个门极驱动VSR部署到显示区域DPA外部的左右两侧，无需同时操作两个门极驱动，可以将两个门极驱动配置为：两个门极驱动VSR中的一个门极驱动驱动奇数扫描线GL，另一个驱动偶数扫描线GL。该配置能够降低两个门极驱动VSR需要的工作速度，并且能够在设计或制造门极驱动VSR时提供更广范围。不用说，本发明并不限于以下配置：即，两个门极驱动VSR交替驱动扫描线GL的后续扫描线，并且两个门极驱动VSR可以每隔几条扫描线GL交替驱动扫描线GL。

在显示区域DPA外部的左右侧提供两个门极驱动VSR的显示设备中，本质上只有一个门极驱动VSR工作，如果两个门极驱动VSR中的一个门极驱动出现问题，则可以使用两个门极驱动VSR中的另一个门极驱动。借助上述配置，即使在装配、组装过程中，或者在运输时两个门极驱动VSR中的一个门极驱动出现故障，通过使用两个门极驱动VSR中的另一个进行替换，可以提高产品的生产率。

另外，可以采用常规方式把门极驱动VSR装配到到单晶硅半导体晶片上，然后直接贴装到显示板PNL上，或者像柔性薄膜封装那样，把其上装配门极驱动VSR的半导体晶片贴装到柔性基底上，然后将柔性薄膜封装连接到显示板PNL。

另外，如果漏极驱动器DRV是由显示板PNL上装配的多晶硅薄膜晶体管构成的，则不要求全部漏极驱动器DRV均由多晶硅薄膜晶体管构成，其配置可以为：只有数字模拟转换器DAC是由多晶硅薄膜晶体管构成的。

另外，在第一到第五实施方式中，从显示设备外部提供的视频数据为数字方式，但是可以修改第一到第五实施方式，以便供应模拟数据。此时，不需要在漏极驱动器DRV的前面使用将模拟数据转换为数字数据的设备。

另外，除使用液晶的液晶显示设备外，第一到第五实施方式的显示设备适用于各种类型的显示设备，包括使用电致发光元件的有机物或无机物EL类型的显示设备。

在液晶显示设备中，有两种类型。两种类型中的一种类型通过在两个对向绝缘基底的一个基底上排列的象素电极和两个对向绝缘基底的另一个基底上排列的反向电极之间的液晶层夹层上产生电场，从而驱动液晶层，实现显示，两种类型中的另一种类型，即，所谓的IPS(In-Plane-Switching，平面开关)类型，通过在其间为液晶层夹层的两个对向绝缘基底的同一基底上排列的象素电极和反向电极之间产生横向电场，从而驱动液晶层，实现显示。本发明之配置和概念适用于两种类型。

通过在显示板的漏极电路DL和漏极驱动器DRV之间使用开关电路，从而以时分复用方式驱动漏极驱动器，提供能够减少漏极驱动器DRV之数目的显示设备，因此与常规显示设备相比，能够降低零件成本。

Claims (4)

1.一种显示设备，包括：

多条扫描线；

n个第一、第二和第三组合的三元组，

每个所述第一组合均由与所述多个扫描线相交的第一类漏极线和第一开关构成，其中第一开关的第一终端与所述第一类的所述漏极线相耦合，所述第一开关由第一控制信号控制，

每个所述第二组合均由与所述多个扫描线相交的第二类漏极线和第二开关构成，其中第二开关的第一终端与所述第二类的所述漏极线相耦合，所述第二开关由第二控制信号控制，

每个所述第三组合均由与所述多个扫描线相交的第三类漏极线和第三开关构成，其中第三开关的第一终端与所述第三类的所述漏极线相耦合，所述第三开关由第三控制信号控制；

n个节点，所述n个节点中的一个相应的节点连接所述n个三元组的所述相应一个三元组中的所述第一、第二和第三开关的第二终端；

布置在所述多个扫描线与所述第一、第二和第三类的所述漏极线之交点附近的多个象素，

所述多个象素中的一个相应的象素装备有薄膜晶体管，该晶体管的第一端与所述第一、第二和第三类的所述漏极线的一条对应漏极线相耦合，所述薄膜晶体管的第二端与所述多个扫描线的一条对应扫描线相耦合，所述薄膜晶体管的第三端与所述多个象素的所述相应一个象素的象素电极相耦合；以及

用于向所述n个节点提供视频信号的漏极驱动器，其中

所述漏极驱动器包括

由第四控制信号控制的第一类输出锁存器电路，第四控制信号用于保存n个第一类数字数据，

所述n个第一类数字数据分别与所述第一类的所述漏极线相联系，

由第五控制信号控制的第二类输出锁存器电路，第五控制信号用于保存n个第二类数字数据，

所述n个第二类数字数据分别与所述第二类的所述漏极线相联系，以及

由第六控制信号控制的第三类输出锁存器电路，第六控制信号用于保存n个第三类数字数据，

所述n个第三类数字数据分别与所述第三类的所述漏极线相联系；

所述第一类的所述输出锁存器电路、所述第二类的所述输出锁存器电路和所述第三类的所述输出锁存器电路以时分复用方式向所述n个节点提供信号；并且

所述n个所述第一类数字数据、所述n个所述第二类数字数据和所述n个所述第三类数字数据被彼此并行地提供至所述显示设备；以及

所述漏极驱动器还包括输入锁存器电路，用于顺序接收相应于邻近扫描线的象点的数字数据，并将包括在所述数字数据中的第一、第二和第三类的数字数据分别提供给所述第一、第二和第三类的所述输出锁存器电路。

2.根据权利要求1的显示设备，其中所述n个所述第一类数字数据、所述n个所述第二类数字数据和所述n个所述第三类数字数据分别为红色信号、绿色信号和蓝色信号。

3.根据权利要求1的显示设备，其中所述第一、第二和第三开关为所述显示设备的绝缘基底上装配的多晶硅薄膜晶体管，把所述漏极驱动器装配到半导体晶片上。

4.根据权利要求1的显示设备还包括多个数字模拟转换器，其中所述第一类的所述输出锁存器电路、所述第二类的所述输出锁存器电路和所述第三类的所述输出锁存器电路，分别经由所述多个数字模拟转换器，向所述n个节点提供所述信号。

Images