CN113937111A - 一种显示基板及其制备方法以及显示装置 - Google Patents

Abstract

本公开提供一种显示基板及其制备方法以及显示装置，属于显示技术领域，其可解决现有的显示面板发光不均匀的问题。本公开提供一种显示基板的制备方法，其包括：提供一衬底基板，在衬底基板上依次形成第一诱导薄膜和第一金属薄膜；在第一诱导薄膜的诱导用作下，第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成第一金属层；第一尺寸大于第二尺寸；对于第一金属层和第一诱导薄膜进行图案化，形成包括信号线的图形。

Description

一种显示基板及其制备方法以及显示装置

技术领域

本公开属于显示技术领域，具体涉及一种显示基板及其制备方法以及显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)显示面板具有自发光、驱动电压低、发光效率高、响应时间短、清晰度和对比度高、宽视角、使用温度范围广以及可大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示面板。OLED显示面板属于自发光型显示面板，其上的OLED发光器件通常包括分别被用作阳极(Anode)的像素电极、被用作阴极(cathode)的公共电极以及设在像素电极与公共电极之间的有机功能层，当有电流通过时，这些有机功能层就会发光。

然而在大尺寸显示面板的应用中，由于显示面板尺寸的增大，导致与包括OLED发光器件的子像素相连接的栅线走线长度变长。由于栅线本身具有一定的电阻，栅线的走线长度变长导致栅线电阻变大，导致栅线上的扫描信号存在延迟导致子像素中的薄膜晶体管(Thin Film Transistor，TFT)的开启时间不足，显示面板的显示效果较差。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板及其制备方法以及显示装置。

第一方面，本公开提供一种显示基板的制备方法，其包括：提供一衬底基板；在所述衬底基板上依次形成第一诱导薄膜和第一金属薄膜；在所述第一诱导薄膜的诱导用作下，所述第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成第一金属层；所述第一尺寸大于第二尺寸；对于所述第一金属层和所述第一诱导薄膜进行图案化，形成包括信号线的图形。

其中，所述在所述衬底基板上依次形成所述第一诱导薄膜和所述第一金属薄膜的步骤包括：在20℃-260℃的温度下，依次形成所述第一诱导薄膜和所述第一金属薄膜。

其中，所述第一诱导薄膜的厚度为

其中，所述第一诱导薄膜的材料至少包括：W、Nb、Ti、Ta、MoW、MoCu、MoAl、MoNi、MoNb、MoTi、MoAlTi以及MoNiTi中的任一种。

其中，所述信号线包括：栅线、数据线、复位信号线、转接电极线以及电源线。

其中，当所述信号线为包括栅线时，所述显示基板的制备方法还包括：在所述衬底基板上形成像素驱动电路；形成所述像素驱动电路的步骤包括形成多个薄膜晶体管和存储电容；形成所述薄膜晶体管和所述存储电容的步骤包括：

对于所述第一金属层和所述第一诱导薄膜进行图案化，形成包括所述薄膜晶体管的控制极和所述存储电容的第一极板的图形；所述栅线、所述薄膜晶体管的控制极和所述存储电容的第一极板在一次构图工艺中形成；其中，所述薄膜晶体管的栅极和所述存储电容的第一极板与所述栅线在一次构图工艺中形成。

其中，形成所述存储电容的第二极板的步骤包括：在所述衬底基板上依次形成第二诱导薄膜和第二金属薄膜；在所述诱导薄膜的诱导作用下，所述第二金属薄膜中的晶粒由所述第一尺寸生长为所述第二尺寸，以形成第二金属层；

对于所述第二金属层和所述第二诱导薄膜进行图案化，形成包括所述存储电容的第二极板的图形。

其中，所述薄膜晶体管包括低温多晶硅薄膜晶体管和/或金属氧化物薄膜晶体管。

第二方面，本公开提供一种显示基板，其特征在于，包括：衬底基板，以及设置在衬底基板上的多条信号线；所述信号线包括沿背离基底方向依次叠层设置的第一子信号线和第二子信号线；所述第一子信号线的材料能够使得第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成所述第二子信号线的材料；其中，所述第一尺寸小于第二尺寸。

其中所述第一金属薄膜的材料至少包括Mo。

其中，所述第一子信号线的材料至少包括：W、Nb、Ti、Ta、MoW、MoCu、MoAl、MoNi、MoNb、MoTi、MoAlTi以及MoNiTi中的任一种。

其中，所述信号线包括栅线，所述显示基板还包括：设置于所述衬底基板上的像素驱动电路，所述像素驱动电路与所述栅线电连接；所述像素驱动电路包括多个薄膜晶体管和存储电容；所述栅线、所述薄膜晶体管的控制极和所述存储电容的第一极板同层设置，且所述薄膜晶体管的控制极包括叠层设置的第一子栅极和第二子栅极；所述存储电容的第一极板包括叠层设置第一子极板和第二子极板；所述第一子栅极和所述第一子极板的与所述第一子信号线材料相同且同层设置；所述第二子栅极和所述第二子极板的与所述第二子信号线材料相同且同层设置。

其中，还包括设置在所述衬底基板上的所述像素驱动电路背离所述衬底基板一侧的发光器件；所述发光器件与所述像素驱动电路电连接；所述发光器件包括有机发光二极管。

第三方面，本公开还提供一种显示装置，包括上述的显示基板。

附图说明

图1为现有的显示基板的示意图；

图2为现有的显示基板的另一种示意图；

图3a为本公开实施例的尺寸为第一尺寸的晶粒结构一种示意图；

图3b为本公开实施例的尺寸为第二尺寸的晶粒结构一种示意图；

图3c为本公开实施例的尺寸为第二尺寸的晶粒结构另一种示意图；

图3d为本公开实施例的尺寸为第二尺寸的晶粒结构另一种示意图；

图4为本公开实施例的一种显示基板的截面示意图；

图5为本公开实施例的另一种显示基板的截面示意图；

图6为本公开实施例的2T1C结构的像素驱动电路的示意图；

图7为本公开实施例的7T1C结构的像素驱动电路的示意图；

图8为本公开实施例的显示基板的制备流程示意图；

图9为本公开实施例的像素驱动电路的制备流程示意图；

图10为本公开实施例的像素驱动电路的另一种制备流程示意图；

图11为本公开实施例的信号线的一种截面示意图。

具体实施方式

为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在示例性的实施例和本公开的实施例中采用的晶体管可以为薄膜晶体管TFT或场效应晶体管或其他特性相同的开关器件，薄膜晶体管TFT可以包括氧化物半导体薄膜晶体管TFT、非晶硅薄膜晶体管TFT或多晶硅薄膜晶体管TFT等。对于每个晶体管其均包括第一极、第二极和控制极；其中，控制极作为晶体管的栅极，第一极和第二极中的一者作为晶体管的源极，另一者作为晶体管的漏极；而晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中第一极为源极，第二极为漏极。

此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下示范性的实施例和本公开的实施例中当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，晶体管开启，P型相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本公开实施例的保护范围内的。

如图1所示，图1为本公开实施例的一种显示基板1的示意图；如图1所示，该显示基板1包括沿第一方向和第二方向呈阵列排布的多个像素单元10；其中，第一方向和第二方向相交，其中一者可以为行方向，另一者为列方向，在本公开实施例中以第一方向为行方向，第二方向为列方向进行描述。其中，在本公开实施例中多个像素单元10可以包括但不限于包括红色像素单元10、绿色像素单元10、蓝色像素单元10等。

具体的如图2所示，示例性的显示基板1还包括设置在周边区的栅极驱动电路200和设置在显示基板1上沿第一方向排布的栅线2。栅极驱动电路200包括：级联的M个移位寄存器，移位寄存器通过沿第一方向排布的栅线2与设置在显示基板1上的像素单元10电连接。栅极驱动电路200中的移位寄存器通过栅线2向位于同一行的像素单元10输出控制信号，控制位于同一行的像素单元10发光。

发明人发现，当显示基板1的尺寸较大时，显示基板1上的栅线2长度也将变长。由于栅线2自身存在电阻，因此随着走线的增长，栅线2的电阻不断变大，导致处于显示基板1边缘位置的像素单元10接收信号上的电信号存在延迟，像素单元10中的与栅线2相连的薄膜晶体管开启时间不足，像素单元10中的发光器件的亮度不均匀，显示基板1的显示效果较差。

针对现有技术存在的一些问题，发明人对现有技术提出了一些改进。

第一方面，如图1-11所示，本公开提供一种显示基板1的制备方法，其包括：提供一衬底基板11，在衬底基板11上依次形成第一诱导薄膜12和第一金属薄膜，在第一诱导薄膜12的诱导用作下，第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成第一金属层13，第一尺寸大于第二尺寸，对于第一金属层13和第一诱导薄膜12进行图案化，形成包括信号线4的图形。

在本公开的实施例中，如图1-5所示，提供一衬底基板11，用于将本公开的显示基板1的基本结构设置在其上。具体的，衬底基板11可以为柔性衬底基板11，例如包括在玻璃载板上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。在衬底基板11上通过等离子溅射的方式先形成第一诱导薄膜12，在第一诱导膜成膜之后，且不破真空的情况下，连续进行溅射形成第一金属薄膜。由于第一金属膜在第一诱导薄膜12形成之后，在第一诱导薄膜12上继续连续溅射形成的，因此第一金属膜中的晶粒由第一尺寸生长为第一尺寸，形成第二金属层15。其中第二尺寸大于第一尺寸。对第一金属层13和第一诱导薄膜12通过一次构图工艺进行图案化处理，形成如图11的叠层结构的信号线4。

在该种实施例中，由于第一金属膜是在第一诱导薄膜12成膜之后，且不破真空的情况下，连续进行溅射的。由于第一诱导薄膜12上的缺陷相对于现有技术中被用于形成第一金属膜的膜层结构，第一诱导薄膜12上的缺陷较少，因此可以诱导第一金属层13中的晶粒生长为较大尺寸的晶粒。因此第一金属膜中的晶粒在第一诱导薄膜12的诱导作用下，由第一尺寸生长为第二尺寸，具有第二尺寸大小的晶粒不断沉积形成第一金属层13。在本公开的实施例中，如图3a所示，第一尺寸可以在15-20nm左右，例如具有第一尺寸的部分晶粒大小为15nm；如图3a所示，第二尺寸可以为50-100nm左右，例如具有第二尺寸的部分晶粒大小为100nm。由于信号线4是由第一诱导薄膜12和第一金属层13通过构图工艺形成的具有如图11的叠层结构，第一金属层13中的晶粒大小为第二尺寸，因此信号线4中的晶粒大小显著的变大。由于信号线4中的晶粒大小变大，因此组成信号线4的晶体结构中的晶界数量变少，信号线4的电阻变小，缩短了信号线4上的电信号的延迟，提高了显示基板1的显示效果。

在一些实施例中，本公开的信号线4包括栅线2、数据线、复位信号线、转接电极线以及电源线。其中，由于本公开的实施例中的显示基板1上的沿第一方向设置的信号线4的电阻较大，因此本公开的实施例中的显示基板1上的横向设置的栅线2、数据线、转接电极线等由于经过本公开的制备方法制备，因此可以显著的降低本公开的显示基板1上的横线设置的栅线2、数据线、转接电极等的电阻，缩短横向设置的栅线2、数据线、转接电极线的电阻，提高显示基板1的显示效果。

在该种实施例中，本公开的实施例中以信号线4为栅线2为例进行说明。由于大尺寸的显示基板1的栅线2较长，栅线2的电阻较大，导致的栅线2上的控制信号延迟较大，导致与栅线2相连的像素电路中的薄膜晶体管的开启时间不足导致的显示效果差。因此由本公开的制备方法制备的栅线2，其方阻显著减小。在本公开的实施例中，通过该种制备方法制备的栅线2的方阻为0.2-0.3Ω/□，大大降低了栅线2上控制信号的延迟，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

在一些实施例中，在衬底基板11上依次形成第一诱导薄膜12和第一金属薄膜的步骤包括：在20℃-260℃的温度下，依次形成第一诱导薄膜12和第一金属薄膜。由于第一诱导薄膜12和第一金属膜的成膜温度越高，形成的第一金属膜中的晶粒越大，由于晶粒的尺寸变大，形成的栅线2中的晶界数量越少，栅线2的电阻越低，栅线2上的电阻越小。例如：如图3a所示的晶粒结构，第一金属膜的厚度为

时，在室温下形成的栅线2中的晶粒大小为第一尺寸，栅线2的方阻为0.42Ω/□；如图3b所示的晶粒结构，当第一诱导薄膜12的厚度为

第一金属膜的厚度为

时，在200℃下形成的栅线2中的晶粒大小为第二尺寸，栅线2的方阻为0.22Ω/□，栅线2的方阻降低了约50％。在本公开的实施例中，第一诱导薄膜12和第一金属薄膜的成膜温度为50℃。由于栅线2上控制信号的延迟越低，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

在一些实施例中，第一诱导薄膜12的厚度在

左右。由于第一诱导薄膜12的厚度越大，诱导形成的第一金属膜中的晶粒的尺寸越大，形成的栅线2中的晶界数量越少，栅线2自身的电阻越小。例如：如图3c所示的晶粒结构，在50℃的成膜条件下，当第一诱导薄膜12的厚度为

第一金属膜的厚度为

时，形成的晶粒大小为第二尺寸，栅线2的方阻为0.24Ω/□，栅线2的方阻降低了约40％。在本公开实施例中，当第一诱导膜12的厚度大于

时，第一诱导薄膜12厚度的增加对第一金属膜中晶粒大小的影响减弱。如图3d所示，当第一诱导薄膜12的厚度为

第一金属膜的厚度为

时，第一金属膜中形成的晶粒大小与第一诱导薄膜12的厚度为

时，晶粒的大小基本一致，因此优选的第一诱导薄膜12的厚度为

由于栅线2上控制信号的延迟越低，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

在一些实施例中，第一诱导薄膜12的材料至少包括：W、Nb、Ti、Ta、MoW、MoCu、MoAl、MoNi、MoNb、MoTi、MoAlTi以及MoNiTi中的任意一种。由上述金属或者合金材料构成的第一诱导薄膜12相对于现有技术中被用于形成第一金属膜的膜层结构，第一诱导薄膜12上的缺陷较少，因此可以诱导第一金属层13中的晶粒生长为较大尺寸。因此第一金属膜中的晶粒在第一诱导薄膜12的诱导作用下，由第一尺寸生长为第二尺寸，具有第二尺寸大小的晶粒不断沉积形成第一金属层13，第一金属层13和第一诱导薄膜12通过构图工艺形成的栅线2由于晶粒尺寸变为第二尺寸，因此栅线2结构中的晶界的数量越少，栅线2的电阻越低，栅线2上的电阻越小。使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。在本公开实施例中，当第一诱导薄膜12的材料为单质金属时，第一诱导薄膜12的材料可以为W；当第一诱导薄膜12的材料为合金时，第一诱导薄膜12的材料可以为MoAlTi。当然，上述两种例子并不构成对本公开实施例保护范围的限制。

具体的，如图8所示，本公开的实施例显示基板1的制备方法如下：

S1、形成所述衬底基板11。形成上述衬底基板11的具体步骤如下：

本公开的衬底基板11可以为柔性衬底基板11，形成柔性衬底基板11的步骤包括在玻璃载板上叠层设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一柔性材料层、第二柔性材料层的材料采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层、第二无机材料层的材料采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板11的抗水氧能力，第一无机材料层、第二无机材料层也称之为阻挡(Barrier)层。半导体层的材料采用非晶硅(a-si)。在一些示例性的方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程包括：先在玻璃载板上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成衬底基板11的制备。

S2、在衬底基板11上制备像素驱动电路3层。

像素驱动结构层包括多个像素驱动电路3，每个像素驱动电路3包括多个薄膜晶体管和至少一个存储电容32，例如2T1C、3T1C或7T1C设计。在一些实施例中，上述薄膜晶体管包括低温多晶硅薄膜晶体管和/或金属氧化物薄膜晶体管。本公开的实施例中的薄膜晶体管可以都为低温多晶硅薄膜晶体管，在该种实施例中的显示基板1的开口率较高，显示基板1可用作高分辨率的显示设备中。本公开的实施例中的薄膜晶体管还可以为：像素电路中与栅线2相连的开关薄膜晶体管为金属氧化物薄膜晶体管，其余薄膜晶体管为低温多晶硅薄膜晶体管。在该种实施例中的显示基板1的功耗较低。

具体的，图9为本公开像素驱动电路3的制备流程图。在本公开的实施例中，当像素驱动电路3中的薄膜晶体管都为低温多晶硅薄膜晶体管时，以像素驱动电路3为2T1C结构为例进行说明。如图6所示，在该种像素驱动电路3中，第一晶体管31为驱动晶体管，第二晶体管33为开关晶体管，存储电容32与第一晶体管31的栅源极并联。在本公开的实施例中，图4为该种驱动电路的部分截图，本公开实施例仅以形成第一晶体管31和存储电容32为例进行说明。形成上述像素驱动电路3的步骤如下：

S21、形成第一绝缘层16和第一有源层17。

在衬底基板11上依次沉积第一绝缘薄膜和第一有源层17薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖整个衬底基板11的第一绝缘层16，以及设置在第一绝缘层16上的有源层图案，有源层图案至少包括第一有源层17。在该种实施例中，由于开关晶体管为低温多晶硅薄膜晶体管，因此第一有源层17的材料为低温多晶硅。

S22、形成开关晶体管的栅极和存储电容32的第一极板321。

在该种实施例中，由于本公开实施例中的信号线4为栅线2，因此上述薄膜晶体管的控制极和存储电容32的第一极板321与栅线2在一次构图工艺中形成。具体的，依次沉积第二绝缘薄膜、第一诱导薄膜12和第一金属薄膜，通过构图工艺对第二绝缘薄膜进行处理，形成覆盖第一有源层17图案的第二绝缘层18，通过一次构图工艺对第一诱导薄膜12和第一金属薄膜进行处理，形成设置在第二绝缘层18上的第一栅金属层图案，第一栅金属层图案至少包括第一晶体管31的栅极和存储电容32的第一极板321。

在该种实施例中，由于第一晶体管31的栅极和存储电容32的第一极板321与栅线2通过一次构图工艺形成。因此第一晶体管31的栅极和存储电容32的第一极板321的材料和晶粒结构与栅线2相同，即第一晶体管31的栅极和存储电容32的第一极板321中的晶粒在第一诱导薄膜12的作用下，由第一尺寸生长为第二尺寸。由于第一晶体管31的栅极和存储电容32的第一极板321由于晶粒尺寸变为第二尺寸，因此第一晶体管31的栅极和存储电容32的第一极板321的结构中的晶界的数量越少，第一晶体管31的栅极和存储电容32的第一极板321的电阻越低，第一晶体管31的栅极和存储电容32的第一极板321上的电阻越小。进一步降低了栅线2上传输的控制信号的延迟，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

S23、形成第三绝缘层19和存储电容32的第二极板322。

在衬底基板11上依次沉积第三绝缘薄膜、第二诱导薄膜14和第二金属薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成覆盖整个衬底基板11的第三绝缘层19，以及通过一次构图工艺对第二诱导薄膜14和第二金属薄膜进行处理，形成设置在第三绝缘层19上的包括存储电容32的第二极板322的图案，存储电容32的第一极板321和第二极板322在衬底基板11上的投影至少部分重叠。

在该种实施例中，第二诱导薄膜14与第一诱导薄膜12的材料厚度相同，第二金属薄膜与第一金属薄膜的材料厚度相同。对第二金属薄膜和第二诱导薄膜14进行构图工艺时的外界环境与对第一金属薄膜和第一诱导薄膜12进行构图工艺时的外界环境相同，即二者的温度至少相同，都为50℃。因此存储电容32的第二极板322的材料和晶粒结构与栅线2相同，即存储电容32的第二极板322中的晶粒在第二诱导薄膜14的作用下，由第一尺寸生长为第二尺寸。由于驱动晶体管的栅极和存储电容32的第一极板321由于晶粒尺寸变为第二尺寸，因此存储电容32的第二极板322的结构中的晶界的数量越少，存储电容32的第二极板322的电阻越低，存储电容32的第二极板322上的电阻越小。进一步降低了栅线2上传输的控制信号的延迟，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

S24、形成第四绝缘层20。

沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成覆盖存储电容32的第二极板322的第四绝缘层20图案，第四绝缘层20上开设有至少两个第一过孔，两个第一过孔内的第四绝缘层20、第三绝缘层19和第二绝缘层18被刻蚀掉，暴露出第一有源层17的表面。

S25、形成第一晶体管31的源漏电极。

沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第四绝缘层20上形成包括源漏金属层图案的第三金属层22，源漏金属层至少包括第一晶体管31的源极和漏极的图案。第一晶体管31的源极和漏极通过第一过孔与第一有源层17相连接。

至此完成该种像素驱动电路3的制作。

具体的，图10为本公开实施例的制备流程图。在本公开的实施例中，当像素驱动电路3中的开关晶体管为金属氧化物薄膜晶体管，其余晶体管为低温多晶硅薄膜晶体管时，如图7所示，本公开实施例以像素驱动电路3为7T1C结构为例进行说明。在该种像素驱动电路3中，如图5所示，本公开实施例中晶体管T3为具有双栅结构的金属氧化物薄膜晶体管薄膜晶体管，其余晶体管为低温多晶硅薄膜晶体管。在本公开实施例中仅以晶体管T3为第一晶体管31，晶体管T7为第二晶体管33为例进行说明。图5为该种像素驱动电路3的部分截图，本公开实施例仅以形成第一晶体管31和第二晶体管33为例进行说明，形成上述像素驱动电路3的步骤为：

S31、形成第一绝缘层16和第一有源层17。

在衬底基板11上依次沉积第一绝缘薄膜和第一有源层17薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖整个衬底基板11的第一绝缘层16，以及设置在第一绝缘层16上的有源层图案，有源层图案至少包括第一有源层17。在该种实施例中，由于第二晶体管33为低温多晶硅薄膜晶体管，因此第一有源层17的材料为低温多晶硅。

在一些实施例中，步骤S31的步骤还可以包括：

S310、在形成第一绝缘膜之前形成第一遮光层23。

具体的，在衬底基板11上沉积第一遮光膜，通过构图工艺对第一遮光膜进行构图，形成设置在衬底基板11上的遮光层图案，遮光层图案至少包括第一遮光层23。在该种实施例中，第一遮光层23与第一有源层17在衬底基板11上的投影至少部分重叠。通过该种方式，为第一有源层17遮光，防止光照影响薄膜晶体管的电性能。

S32、形成第二晶体管33的栅极和第一晶体管31的第一栅极24。

在该种实施例中，由于本公开实施例中的信号线4为栅线2，因此上述第二晶体管33的栅极、第一晶体管31的第一栅极24与栅线2在一次构图工艺中形成。具体的，依次沉积第二绝缘薄膜、第一诱导薄膜12和第一金属薄膜，通过构图工艺对第二绝缘薄膜进行处理，形成覆盖第一有源层17图案的第二绝缘层18，通过一次构图工艺对第一诱导薄膜12和第一金属薄膜进行处理，形成设置在第二绝缘层18上的第一栅金属层图案，第一栅金属层图案至少包括第一晶体管31的第一栅极24和第二晶体管33的栅极。

在该种实施例中，由于第二晶体管33的栅极和第一晶体管31的第一栅极24与栅线2通过一次构图工艺形成。因此薄膜晶体管的栅极的材料和晶粒结构与栅线2相同，即第二晶体管33的栅极和第一晶体管31的第一栅极24中的晶粒在第一诱导薄膜12的作用下，由第一尺寸生长为第二尺寸。由于第二晶体管33的栅极和第一晶体管31的第一栅极24由于晶粒尺寸变为第二尺寸，因此第二晶体管33的栅极和第一晶体管31的第一栅极24的结构中的晶界的数量变少，第二晶体管33的栅极和第一晶体管31的第一栅极24的电阻降低。进一步降低了栅线2上传输的控制信号的延迟，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

同样的，形成第一金属膜和第一诱导薄膜12的材料、形成条件与形成步骤在上述形成栅线2的步骤中已经阐述，故再次不再赘述。

S33、形成第五绝缘层和第二有源层。

在衬底基板11上依次沉积第五绝缘薄膜和第二有源层薄膜，通过构图工艺对第二有源层薄膜进行构图，形成覆盖整个衬底基板11的第五绝缘层，以及设置在第五绝缘层上的有源层图案，有源层图案至少包括第二有源层。在该种实施例中，由于第二晶体管33为金属氧化物薄膜晶体管，因此第二有源层的材料为IGZO(indium gallium zinc oxide，铟镓锌氧化物)。

S34、形成第三绝缘层19、第二晶体管33的第二栅极27。

随后，依次沉积第三绝缘薄膜、第四诱导薄膜和第四金属薄膜，通过构图工艺对第三绝缘薄膜进行处理，形成覆盖第二有源层图案的第三绝缘层19，通过一次构图工艺对第二诱导薄膜14和第二金属薄膜进行处理，形成设置在第四绝缘层20上的第二栅金属层图案，第二栅金属层图案至少包括第二晶体管33的第二栅极27。

在该种实施例中，第四诱导薄膜与第一诱导薄膜12的材料厚度相同，第四金属薄膜与第一金属薄膜的材料厚度相同。对第四金属薄膜和第四诱导薄膜进行构图工艺时的外界环境与对第一金属薄膜和第一诱导薄膜12进行构图工艺时的外界环境相同，即二者的温度至少相同，都为50℃。因此第二晶体管33的第二栅极27的材料和晶粒结构与栅线2相同，即第二晶体管33的第二栅极27中的晶粒在第四诱导薄膜的作用下，由第一尺寸生长为第二尺寸。第二晶体管33的第二栅极27由于晶粒尺寸变为第二尺寸，因此第二晶体管33的第二栅极27的结构中的晶界的数量变少，第二晶体管33的第二栅极27的电阻越小。进一步降低了栅线2上传输的控制信号的延迟，使得各个发光器件的亮度更加均匀，提高了显示基板1的显示效果。

S35、形成第四绝缘层20。

沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成覆盖第二栅金属层的第四绝缘层20图案，第四绝缘层20上开设有至少两个第一过孔和两个第二过孔，两个第一过孔内的第五绝缘层、第四绝缘层20、第三绝缘层19和第二绝缘层18被刻蚀掉，暴露出第一有源层17的表面，两个第二过孔内的第五绝缘层、第四绝缘层20被刻蚀掉。

S36、第一晶体管31和第二晶体管33的源漏电极。

沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第四绝缘层20上形成源漏金属层图案，源漏金属层至少包括第一晶体管31和第二晶体管33的源极和漏极。第一晶体管31的源极和漏极分别通过第一过孔与第一有源层17连接，第二晶体管33的源极和漏极分别通过第二过孔与第二有源层连接。

在一些示例性实施方式中，第一绝缘层16、第二绝缘层18、第三绝缘层19、第四绝缘层20和第五绝缘层采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层16和第五绝缘层称之为缓冲(Buffer)层，用于提高衬底基板11的抗水氧能力；第二绝缘层18和第三绝缘层19称之为栅绝缘(GI，Gate Insulator)层；第四绝缘层20称之为层间绝缘(ILD，Interlayer Dielectric)层。第三金属膜采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。

S37、在形成前述图案的衬底基板11上形成转接电极层和第六绝缘层32。

具体的，在形成前述图案的衬底基板11上沉积依次第六绝缘薄膜、第三诱导薄膜和第五金属薄膜，通过构图工艺对第六绝缘薄膜进行处理生成覆盖第三金属层22的第六绝缘层32，通过一次构图工艺对第三诱导薄膜和第五金属薄膜进行处理，形成设置在第六绝缘层32上的转接电极层图案，转接电极层至少包括转接电极28，转接电极28通过第六绝缘层32上的第三过孔与第一晶体管31的漏极电连接。

在该种实施例中，第三诱导薄膜与第一诱导薄膜12的材料厚度相同，第五金属膜与第一金属膜的材料厚度相同。对第五金属薄膜和第三诱导薄膜进行构图工艺时的外界环境与对第一金属薄膜和第一诱导薄膜12进行构图工艺时的外界环境相同，即二者的温度至少相同，都为50℃。因此转接电极28的材料和晶粒结构与栅线2相同，即转接电极28中的晶粒在第三诱导薄膜的作用下，由第一尺寸生长为第二尺寸。转接电极28由于晶粒尺寸变为第二尺寸，因此转接电极28中的晶界的数量变少，转接电极28的电阻降低。由于转接电极28将发光器件与驱动晶体管电连接，因此发光器件的驱动电流延迟变小、电流变大，使得各个子像素发出的光更加均匀，显示效果更好。

至此完成该种像素驱动电路3的制作。

S3、在形成前述图案的衬底基板11上形成平坦层30。

具体的，在形成前述图案的衬底基板11上涂覆有机材料的平坦薄膜，形成覆盖整个衬底基板11的平坦(PLN，Planarization)层，并通过掩膜、曝光、显影工艺，在显示区域的平坦层30上形成多个第四过孔。多个第四过孔用于将发光器件与薄膜晶体管电连接。

S4、在形成前述图案的衬底基板11上，形成第一电极5图案。在一些示例中，第一电极5为反射阳极。

在一些示例性实施方式中，在形成前述图案的衬底基板11上沉积导电薄膜，通过构图工艺对导电薄膜进行构图，形成第一电极5图案。第一电极5通过转接电极28或过孔与驱动晶体管电连接。

S5、在形成前述图案的衬底基板11上，形成像素定义(PDL，Pixel DefinitionLayer)层图案。

具体的，在形成前述图案的衬底基板11上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层31图案。如图4-5所示，显示区域的像素定义层31包括多个子像素定义部，相邻子像素定义部之间形成有多个像素定义层31开口，多个像素定义层31开口内的像素定义层31被显影掉，分别暴露出子像素的第一电极5的部分表面。

S6、在形成前述图案的衬底基板11上，依次形成有机功能层以及第二电极7。在一些示例中，第二电极7为透明阴极。发光器件可以通过透明阴极从远离衬底基板11一侧出光，实现顶发射。在一些实施示例中，发光元件的有机功能层包括：发光层6。

在本公开的实施例中，在形成前述图案的衬底基板11上通过蒸镀的方式形成发光层6。发光层6形成在子像素区域内，实现发光层6与阳极连接。阴极形成在像素定义层31上，并与有机功能层连接。

在一些示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金，或者采用透明导电材料，例如，氧化铟锡(ITO)，或者，金属与透明导电材料的多层复合结构。

S7、在形成前述图案的衬底基板11上，形成封装层。

在一些示例性实施方式中，在形成前述图案的衬底基板11上形成封装层，封装层可以包括叠设的第一封装层91、第二封装层92和第三封装层93。第一封装层91采用无机材料，在显示区域覆盖阴极。第二封装层92采用有机材料。第三封装层93采用无机材料，覆盖第一封装层91和第二封装层92。然而，本实施例对此并不限定。在一些示例中，封装层可以采用无机/有机/无机/有机/无机的五层结构。

至此完成显示基板1的制备。

通过本公开实施例的制备方法形成的显示基板1，其信号线4、薄膜晶体管的栅极以及存储电容32的极板的方阻较低，在大尺寸的显示基板1中，使得其中各个子像素的发光较为均匀，显示效果良好。

第二方面，本公开实施例还提供了一种显示基板1，其包括：衬底基板11，以及设置在衬底基板11上的多条信号线4，信号线4包括沿背离基底方向依次叠层设置的第一子信号线41和第二子信号线42，第一子信号线41的材料能够使得第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成第二子信号线42的材料。其中，所述第一尺寸小于第二尺寸。

本公开实施例中的显示基板1的截面图如图4-5所示。显示基板1上的信号线4用于将驱动电路输出的驱动信号传输至显示基板1上的像素单元10，当信号线4如图10所示般设置时，由于第一子信号线41的材料能够使得形成的第二子信号线42中的晶粒由第一尺寸生长为第二尺寸。在本公开的实施例中，第一尺寸可以在15-20nm左右，例如如图3a所示，具有第一尺寸的部分晶粒大小为15nm；第二尺寸可以在50-100nm左右，例如如图3b所示，具有第二尺寸的部分晶粒大小为100nm。由于第二子信号线42中的晶粒显著的变大，因此第二子信号线42中的晶界数量变少，第二子信号线42的电阻显著的变小。因此降低了驱动电路输出的驱动信号传输至显示基板1上的像素单元10中的损耗，使得与信号线4相连接的驱动电路中的薄膜晶体管有足够的开启时间，各个像素单元10中的发光器件的亮度更加均匀，显示基板1的显示效果较好。

在一些实施例中，第一金属薄膜的材料至少包括Mo。由于第一金属薄膜中的晶粒形成第二子信号线42，因此第二子信号线42的材料也可以为Mo。在本公开的实施例中，第一金属薄膜的材料包括但不限于Mo系材料。通过该种方式，Mo系金属形成的信号线4耐高温性能较好，更容易兼容现有工艺，降低显示基板1的设计成本。同时Mo系金属形成的信号线4可以更好的被应用于高分辨率的显示基板1中。

在一些实施例中，第一子信号线41的材料至少包括：W、Nb、Ti、、Ta、MoW、MoCu、MoAl、MoNi、MoNb、MoTi、MoAlTi以及MoNiTi中的任一种。通过该种方式，由于由于上述材料构成的第一子信号线41中的缺陷相对于现有技术中被用于形成第二子信号线42的膜层结构，第一子信号线41上的缺陷较少，因此可以诱导第二子信号线42中的晶粒生长为较大尺寸。因此由上述材料中的至少一种组成的第一子信号线41可以使得形成的第二子信号线42中的晶粒具有第二尺寸的大小，以使得第二子信号线42中的晶界数量变少，包括第二子信号线42的信号线4的电阻显著的变小。因此降低了栅极驱动电路200输出的驱动信号传输至显示基板1上的像素单元10中的损耗，使得与信号线4相连接的驱动电路中的薄膜晶体管有足够的开启时间，各个像素单元10中的发光器件的亮度更加均匀，显示基板1的显示效果较好。

在一些实施例中，如图4-5所示，信号线4包括栅线2，显示基板1还包括：设置于所述衬底基板11上的像素驱动电路3，像素驱动电路3与栅线2电连接，像素驱动电路3包括多个薄膜晶体管和存储电容32，栅线2、薄膜晶体管的控制极和存储电容32的第一极板321同层设置，且所述薄膜晶体管的栅极包括叠层设置的第一子栅极和第二子栅极，存储电容32的第一极板321包括叠层设置第一子极板和第二子极板，第一子栅极和第一子极板的与所述第一子信号线41材料相同且同层设置，第二子栅极和第二子极板的与第二子信号线42材料相同且同层设置。

在该种实施例中，上述像素驱动电路3包括多个薄膜晶体管和至少一个存储电容32，例如2T1C、3T1C或7T1C设计。在本公开的实施例中仅以2T1C结构进行说明，此时像素驱动电路3中控制极与栅线2电连接的晶体管为第一晶体管31，源极和第一晶体管31相连接的晶体管为第二晶体管33。此时第一晶体管31用于控制像素驱动电路3的开关，由于本公开的实施例中的晶体管以N型晶体管为例，当第一晶体管31的栅极接收到栅线2上高电平的控制信号时，第一晶体管31开启将数据线上的数据信号写入像素驱动电路3，因此第一晶体管31在像素驱动电路3中为开关晶体管。第二晶体管33接收到数据信号后，开启将使能信号写入发光器件驱动发光器件发光，因此第二晶体管33在该种像素驱动电路3中为驱动晶体管。上述像素驱动电路3还包括存储电容32，存储电容32与第二晶体管33的栅极和源极并联，用于防止第二晶体管33的栅极电压发生漂移。

图4为本公开实施例的一种截面图，此时图中所示的薄膜晶体管为第二晶体管33，上述信号线4至少包括沿第一方向设置的栅线2、数据线以及电源线。由于栅极、第二晶体管33的栅极以及存储电容32的第一极板321同层设置，因此可以通过一次构图工艺形成，因此第二晶体管33的栅极中叠层设置的第一子栅极和第二子栅极与构成栅线2的第一子信号线41和第二子信号线42的形成条件、材料以及厚度完全相同，存储电容32的第一极板321中叠层设置的第一子极板和第二子极板与构成栅线2的第一子信号线41和第二子信号线42的形成条件、材料以及厚度完全相同。因此第二晶体管33的控制极和存储电容32的第一极板321中的晶粒大小为第二尺寸，因此第二晶体管33的控制极和存储电容32的第一极板321中的晶界数量变少，第二晶体管33的控制极和存储电容32的第一极板321的电阻显著的变小。因此降低了驱动电路输出的驱动信号传输至显示基板1上的像素单元10中的损耗，使得与信号线4相连接的驱动电路中的薄膜晶体管有足够的开启时间，各个像素单元10中的发光器件的亮度更加均匀，显示基板1的显示效果较好。

在一些实施例中，本公开的实施例中的薄膜晶体管还可以为：像素电路中与栅线2相连的开关薄膜晶体管为金属氧化物薄膜晶体管，其余薄膜晶体管为低温多晶硅薄膜晶体管。在该种实施例中的显示基板1的功耗较低。具体的，如图4所示，图4为本公开实施例中的显示基板1的一种截面示意图。其包括衬底基板11、设置在衬底基板11上的像素驱动电路3、多条信号线4以及发光器件。在本公开的实施例中，信号线4至少包括沿第一方向设置的数据线、栅线2、转接电极28以及电源线，设置在衬底基板11上的像素驱动电路3至少与栅线2电连接，像素驱动电路3通过转接电极28与发光器件电连接。由于转接电极28是组成信号线4的一部分，因此由部分第一子信号线41和部分第二子信号线42构成，因此转接电极28的电阻显著的变小，发光器件的驱动电流的延迟变小，驱动电流变大，各个像素单元10中的发光器件的发光亮度更加均匀，显示基板1的显示效果较好。

在一些实施例中，显示基板1还包括设置在所述衬底基板11上的所述像素驱动电路3背离所述衬底基板11一侧的发光器件，发光器件与像素驱动电路3电连接，发光器件包括有机发光二极管。在本公开的实施例中，上述有机发光二级管至少包括反射阳极、发光层6以及反射阴极。通过该种方式，实现像素单元10的发光，且由于发光器件为有机发光二极管，显示基板1具有更加轻薄、亮度高、功耗低以及相应速度快等优点。

第三方面，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述任一种有显示基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (14)

1.一种显示基板的制备方法，其特征在于，包括：

提供一衬底基板；

在所述衬底基板上依次形成第一诱导薄膜和第一金属薄膜；

在所述第一诱导薄膜的诱导用作下，所述第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成第一金属层；所述第一尺寸大于所述第二尺寸；

对于所述第一金属层和所述第一诱导薄膜进行图案化，形成包括信号线的图形。

2.根据权利要求1所述的制备方法，其特征在于，所述在所述衬底基板上依次形成所述第一诱导薄膜和所述第一金属薄膜的步骤包括：

在20℃-260℃的温度下，依次形成所述第一诱导薄膜和所述第一金属薄膜。

3.根据权利要求1或2所述的制备方法，其特征在于，所述第一诱导薄膜的厚度为

4.根据权利要求1-3所述的中任一项所述的制备方法，其特征在于，所述第一诱导薄膜的材料至少包括：W、Nb、Ti、Ta、MoW、MoCu、MoAl、MoNi、MoNb、MoTi、MoAlTi以及MoNiTi中的任意一种。

5.根据权利要求1-3所述的中任一项所述的制备方法，其特征在于，所述信号线包括：栅线、数据线、复位信号线、转接电极线以及电源线。

6.根据权利要求5所述的制备方法，其特征在于，当所述信号线为包括栅线时，所述显示基板的制备方法还包括：在所述衬底基板上形成像素驱动电路；形成所述像素驱动电路的步骤包括形成多个薄膜晶体管和存储电容；形成所述薄膜晶体管和所述存储电容的步骤包括：

对于所述第一金属层和所述第一诱导薄膜进行图案化，形成包括所述薄膜晶体管的控制极和所述存储电容的第一极板的图形；所述栅线、所述薄膜晶体管的控制极和所述存储电容的第一极板在一次构图工艺中形成；其中，所述薄膜晶体管的栅极和所述存储电容的第一极板与所述栅线在一次构图工艺中形成。

7.根据权利要求6所述的制备方法，其特征在于，形成所述存储电容的第二极板的步骤包括：

在所述衬底基板上依次形成第二诱导薄膜和第二金属薄膜；

在所述诱导薄膜的诱导作用下，所述第二金属薄膜中的晶粒由所述第一尺寸生长为所述第二尺寸，以形成第二金属层；

对于所述第二金属层和所述第二诱导薄膜进行图案化，形成包括所述存储电容的第二极板的图形。

8.根据权利要求6所述的制备方法，其特征在于，所述薄膜晶体管包括低温多晶硅薄膜晶体管和/或金属氧化物薄膜晶体管。

9.一种显示基板，其特征在于，包括：衬底基板，以及设置在衬底基板上的多条信号线；所述信号线包括沿背离基底方向依次叠层设置的第一子信号线和第二子信号线；

所述第一子信号线的材料能够使得第一金属薄膜中的晶粒由第一尺寸生长为第二尺寸，以形成所述第二子信号线的材料；其中，所述第一尺寸小于第二尺寸。

10.根据权利要求9所述的显示基板，其特征在于，所述第一金属薄膜的材料至少包括Mo。

11.根据权利要求10所述的显示基板，其特征在于，所述第一子信号线的材料至少包括：W、Nb、Ti、Ta、MoW、MoCu、MoAl、MoNi、MoNb、MoTi、MoAlTi以及MoNiTi中的任意一种。

12.根据权利要求10或11所述的显示基板，其特征在于，所述信号线包括栅线，所述显示基板还包括：设置于所述衬底基板上的像素驱动电路，所述像素驱动电路与所述栅线电连接；所述像素驱动电路包括多个薄膜晶体管和存储电容；所述栅线、所述薄膜晶体管的控制极和所述存储电容的第一极板同层设置，且所述薄膜晶体管的控制极包括叠层设置的第一子栅极和第二子栅极；所述存储电容的第一极板包括叠层设置第一子极板和第二子极板；所述第一子栅极和所述第一子极板的与所述第一子信号线材料相同且同层设置；所述第二子栅极和所述第二子极板的与所述第二子信号线材料相同且同层设置。

13.根据权利要求12所述的显示基板，其特征在于，还包括设置在所述衬底基板上的所述像素驱动电路背离所述衬底基板一侧的发光器件；所述发光器件与所述像素驱动电路电连接；所述发光器件包括有机发光二极管。

14.一种显示装置，其特征在于，包括权利要求8-13中任一项所述的显示基板。

Images