[go: up one dir, main page]

CN113437144A - 一种基于二硫化铼的场效应管及其制造方法 - Google Patents

一种基于二硫化铼的场效应管及其制造方法 Download PDF

Info

Publication number
CN113437144A
CN113437144A CN202110561315.3A CN202110561315A CN113437144A CN 113437144 A CN113437144 A CN 113437144A CN 202110561315 A CN202110561315 A CN 202110561315A CN 113437144 A CN113437144 A CN 113437144A
Authority
CN
China
Prior art keywords
oxide layer
electrode
effect transistor
field effect
rhenium disulfide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110561315.3A
Other languages
English (en)
Inventor
赵桂娟
黄河源
邢树安
吕秀睿
茆邦耀
刘贵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lanzhou University
Original Assignee
Lanzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lanzhou University filed Critical Lanzhou University
Priority to CN202110561315.3A priority Critical patent/CN113437144A/zh
Publication of CN113437144A publication Critical patent/CN113437144A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种基于二硫化铼的场效应管及其制造方法,包括衬底,所述衬底包括硅衬底和生长在所述硅衬底上的氧化层,所述氧化层上刻蚀有二硫化铼沟道,所述场效应管还包括生长在源漏接触区的漏源电极、覆盖所述二硫化铼沟道的栅氧化层以及位于硅衬底底部的金属引线,所述栅氧化层上生长有栅电极,所述漏源电极包括依次位于所述氧化层之上的Cr电极和Au电极。本发明的场效应管具有较高的开关电流比,且有效降低了器件尺寸缩小带来短沟道效应,同时顶栅和背栅的结构也有助于源漏电流的调控。

Description

一种基于二硫化铼的场效应管及其制造方法
技术领域
本发明属于集成电路领域,具体涉及一种基于二硫化铼的场效应管及其制造方法。
背景技术
随着半导体集成电路的高速发展,集成电路特征尺寸已能够减小到纳米尺度,但进一步缩小器件的长度却受工艺跟成本的严重限制。当尺寸突破某个节点后,器件的量子效应将变得不容忽视。
发明内容
本发明的目的在于克服现有技术的不足,提出一种基于二硫化铼的场效应管及其制造方法。
本发明的一种基于二硫化铼的场效应管,包括衬底,所述衬底包括硅衬底和生长在所述硅衬底上的氧化层,所述氧化层上刻蚀有二硫化铼沟道,所述场效应管还包括生长在源漏接触区的漏源电极、覆盖所述二硫化铼沟道的栅氧化层以及位于硅衬底底部的金属引线,所述栅氧化层上生长有栅电极,所述漏源电极包括依次位于所述氧化层之上的Cr电极和Au电极。
二硫化铼作为一种过渡金属硫族化合物,具有出色的电学性能,电子迁移率和空穴迁移率分别为34.21cm2V-1s-1和33.04cm2V-1s-1。它作为一种直接带隙半导体,带隙数值不易受到外界应力的影响,体材料形式和单层材料形式的二硫化铼带隙都维持在1.5eV。另外,二硫化铼具有独特扭曲八面体晶体结构,其分子结构如图1所示,该结构使其具有平面内各向异性的光电特性。由于这些独特的性质,二硫化铼可以用来制造晶体管。
进一步,所述硅衬底为P型重掺杂,掺杂的类型为p型重掺杂掺杂(p+),杂质可以是硼和/或铝和/或铟。
进一步,所述硅衬底的掺杂浓度大于1019/cm-3,且小于1021/cm-3
进一步,所述氧化层为厚度为50-300nm,所述栅氧化层的厚度为30-50nm,所述二硫化铼沟道的厚度为5-10nm,所述Cr电极的厚度为5-10nm,所述Au电极的厚度为80-100nm。所述氧化层厚度不宜过大,保证热量更有效地扩散到硅衬底,以减小自升温效应;同时又不宜过小,避免栅极泄漏电流增大。同样的,该栅氧化层的厚度不宜过小,避免栅极泄漏电流增大。所述Cr电极和Au电极的厚度不宜太小,保证金属电极与半导体(栅氧化层)之间形成良好的欧姆接触。
本发明所述的基于二硫化铼的场效应管的制造方法,包括如下步骤:
1)准备生长有氧化层的重掺杂的硅衬底;
2)在衬底的氧化层上生长二硫化铼沟道;
3)在所述源漏接触区生长漏源电极,采用电子束蒸发镀膜,先后蒸镀上Cr电极和Au电极;
4)通过ALD沉积覆盖在所述二硫化铼沟道上的栅氧化层;
5)在所述栅氧化层上生长栅电极,栅电极为Au/Cr组合电极;
6)在所述硅衬底的底部焊接上金属引线,最终制得基于二硫化铼的场效应管。
进一步,所述氧化层为二氧化硅,所述二硫化铼沟道通过光刻蚀方法得到。
进一步,所述栅氧化层为high-k电介质材料。
进一步,所述栅氧化层为氧化铝层,其具体的沉积过程为:在所需的区域上沉积1-2nm厚的铝层作为种子层,然后利用三甲基铝和水在真空室中反应生成氧化铝,反应温度为190-220℃。
与现有技术相比,本发明具有以下有益的技术效果:
基于二硫化铼的器件具有良好的性能。沟道采用二维材料,可以通过增加载流子的数目从而增加器件的电流开关比(大于106);栅氧化层采用high-k材料,并且衬底上长有一层二氧化硅,有效解决了由于器件尺寸缩小带来的栅极漏电流增大;衬底为重掺杂硅可作为背栅电极,有助于控制漏源电流大小。同时,本发明提供的基于二硫化铼的场效应管的制备方法,通过化学气相沉积形成二维材料薄膜,然后刻蚀出漏源电极的图案并长出金属电极,接着通过原子层沉积形成栅氧化层,再生长栅金属电极。本发明还能够将亚阈值摆幅降低约14%,并使得器件短沟道效应DIBL降低约200%,器件的开关电流比可约达106
附图说明
图1是二硫化铼的结构示意图;
图2是电子束曝光的工艺流程示意图;
图3~图8是本发明所述制备方法的过程示意图;
图9是本发明的操作流程示意图。
其中:101-硅衬底,102-氧化层,10-衬底,11-二硫化铼沟道层,12-源漏电极,121-Cr电极,122-Au电极,13-栅氧化层,14-栅电极,15-金属引线。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明。
实施例1:
本发明的一种基于二硫化铼的场效应管,包括衬底10,所述衬底10包括硅衬底101和生长在所述硅衬底101上的氧化层102,所述氧化层102上刻蚀有二硫化铼沟道11,所述场效应管还包括生长在源漏接触区的漏源电极12、覆盖所述二硫化铼沟道11的栅氧化层13以及位于硅衬底101底部的金属引线15,所述栅氧化层13上生长有栅电极14,所述漏源电极12包括依次位于所述氧化层102之上的Cr电极121和Au电极122。所述硅衬底101为P型重掺杂,掺杂的类型为p型重掺杂掺杂(p+),杂质可以是硼和/或铝和/或铟,在本实施例1中,所述氧化层102为厚度为50-300nm的二氧化硅薄膜。所述硅衬底101的掺杂浓度大于1019/cm-3,且小于1021/cm-3。所述栅氧化层13的厚度为30-50nm,所述二硫化铼沟道11的厚度为5-10nm,所述Cr电极121的厚度为5-10nm,所述Au电极122的厚度为80-100nm。
实施例1所述的场效应管的性能具体为:
现有技术中的MOSFET在沟道减小到5nm时,亚阈值摆幅大于80mV/dec,本发明的亚阈值摆幅的范围为67-69mV/dec,可以看出本发明有效解决了由于器件尺寸缩小带来的亚阈值摆幅增大的问题;现有技术中的MOSFET在沟道缩小到5nm时,DIBL大于30mV/V,本发明为11mV/V,可以看出本发明有效解决了由于器件尺寸缩小带来的DIBL效应;现有技术中的基于MoS2的晶体管的开关电流比为107,本发明的开关电流比为106,可以看出本发明与基于MoS2晶体管的开关电流比相当。
所述实施例1中的场效应管:
当控制VDS为50mV不变时,使顶栅电压VTG的大小从-8V到8V连续变化,漏源电流IDS从10-13A量级变化到10-8A量级;当控制VDS为500mV不变时,使顶栅电压VTG的大小从-8V到8V连续变化,IDS从10-13A量级变化到10-8A量级。开关电流比随着VDS的增大而增大,当VDS为400mV时,开关电流比为1.1-1.2×104;当VDS增加到600mV时,开关电流比超过106。亚阈值摆幅随着VDS的增加而减小,当VDS为600mV时,亚阈值摆幅达到最优值67-69mV/dec。
当控制VDS为100mV不变时,使背栅电压VBG的大小从-5V变化到3V,IDS从10-14A量级变化到10-8A量级,此时开关电流比为106,当进一步增加VDS,开关电流比大于106
当控制顶栅电压VTG为1V不变时,电压VDS从-0.04V扫描到0.04V,电流从-4×10-9A增加到4×10-9A;当控制VTG为-1V不变时,电压VDS从-0.04V扫描到0.04V,电流从-2×10-9A增加到2×10-9A;当控制顶栅电压VTG为-3V不变时,电压VDS从-0.04V扫描到0.04V,电流从-1×10-9A增加到1×10-9A。可以看出,顶栅电压VTG由负变正不断增大的时候,漏源电流IDS不断增大。
实施例2:
在本实施例2中,所述氧化层102为厚度为50-300nm的二氧化硅薄膜。所述硅衬底101的掺杂浓度为0。所述栅氧化层13的厚度为30-50nm,所述二硫化铼沟道11的厚度为5-10nm,所述Cr电极121的厚度为5-10nm,所述Au电极122的厚度为80-100nm。
实施例2所述的场效应管的具体性能为:
当控制VDS为100mV不变时,使背栅电压VBG的大小从-20V变化到10V,IDS从10-14A量级变化到10-8A量级,此时开关电流比为106,当进一步增加VDS,开关电流比大于106。可以看到当硅衬底101不掺杂的时候,背栅控制电压VBG数值要比掺杂的情况更大,硅衬底的重掺杂可以降低电压。
实施例3:
本发明所述的基于二硫化铼的场效应管的制造方法,如图9所示,具体包括如下步骤:
提供衬底10,所述衬底包括硅衬底101,在硅衬底101上生长一层氧化层102,然后对衬底10进行清洗,使其表面干燥平整,没有杂质。
所述硅衬底101的具体制备方法为:利用高能离子注入机向硅衬底中注入硼离子,掺杂浓度为1019-1021/cm3,离子束能量为300KeV,高温下退火20-30min,得到p型重掺杂硅衬底101,所述的衬底10的剖面示意图如图3所示。本发明以重掺杂的p型硅衬底作为背栅,通过调节背栅电压VBG和顶栅电压VTG来改变沟道的电导,从而改变漏源电流IDS
在所述衬底10上利用光刻蚀的方法得到生长二硫化铼沟道11的图案。具体过程为在掩模版上做好所述图案,使用电子束曝光光刻的方法得到衬底10上的图案。具体的,电子束光刻胶包括PMMA或者PMMA/MA共聚物。
在所述衬底10的图案的位置生长二硫化铼沟道11,在本实施例中,利用化学气相沉积法生长二硫化铼层,将衬底10放入水平管式炉中,氧化层面朝下,坩埚中装有1-3mgReO3,另一个坩埚中装有60-80mg硫粉并且置于上游;管式炉在加热前先通入氩气排尽其中的空气。化学气相沉积中热处理的温度是760-800℃,反应时间为10-20min,并在反应过程中保持大气压下氩气的流量为70sccm。所形成的二硫化铼沟道11的厚度为5-10nm,具体可为6nm。反应完成后冷却管式炉至室温,完成二硫化铼薄膜层11的生长。
二维二硫化铼的生长方式可以是低压、高压、常压、等离子增强化学气相沉积。
对于衬底10进行去胶,使用50-70℃丙酮浸泡衬底20-30min,去除多余的光刻胶。之后使用去离子水超声清洗衬底20-30min去除表面的杂质,得到如图4所示的结构。
然后,在源漏接触区生长漏源金属电极12。利用电子束曝光系统刻出金属电极的图案,电子束曝光的工艺流程如图2所示。利用PMMA或者PMMA/MA共聚物作为正光刻胶,将光刻胶旋涂于长有二硫化铼沟道11的衬底10上,利用掩模版对其进行电子束曝光,接着显影,暴露出需要生长金属电极的区域。
具体的,光刻胶不限于电子束胶PMMA、AR-P617、AR-P 6510,正光刻胶RZJ-304、S181等。具体的,光刻的曝光方法包括不限于光学曝光、电子束曝光、离子束曝光、X射线曝光等方法。
在本实施例中,用PMMA作为光刻胶,利用微注射器抽取PMMA溶液,平铺于衬底上,放置于旋涂机上进行旋涂,控制转速为3000-6000rpm,旋涂时间为30-60s。利用MIBK(甲基异丁基酮):IPA(异丙醇)配比为1:3的混合溶液作为显影液,显影1-2分钟,在IPA中漂洗,自然晾干。
然后利用电子束蒸发镀膜,先后蒸镀上Cr电极121和Au电极122,Cr电极121厚度的取值范围为5-10nm,Au电极122厚度为80-100nm。
去胶,利用有机溶剂丙酮或者DMF去除光刻胶。在本实施例中,使用丙酮浸泡2小时去除光刻胶,得到如图5所述的结构。
利用ALD沉积栅氧化层13(电介质层),所述的栅氧化层13覆盖了所形成的二硫化铼沟道11,在所需的区域上沉积1-2nm厚的铝层作为种子层,然后利用三甲基铝和水在真空室中反应生成氧化铝,反应温度为190-220℃得到如图6所述的结构。生长的氧化铝13的厚度为30-50na,具体可以是30nm。
具体的,生长栅氧化层13的方法包括但不限于原子层沉积、电子热蒸发沉积、离子束增强沉积。具体的,氧化层材料可以是但不限于氧化铝、氧化铪、氮化硅、氧化钛等high-k电介质材料。
接着,分别利用电子束曝光和电子束蒸发镀膜,在所述的氧化铝上生长栅电极14,栅电极为Au/Cr组合电极,具体生长方法与漏源电极12的制作方法相似,得到如图7所述的结构。
最后,利用助焊剂和电烙铁在衬底上焊上一铝线或者铜线15,作为背栅的金属连接。最终制得本发明所述的基于二硫化铼的场效应管,如图8所述。

Claims (8)

1.一种基于二硫化铼的场效应管,包括衬底(10),其特征在于,所述衬底(10)包括硅衬底(101)和生长在所述硅衬底(101)上的氧化层(102),所述氧化层(102)上刻蚀有二硫化铼沟道(11),所述场效应管还包括生长在源漏接触区的漏源电极(12)、覆盖所述二硫化铼沟道(11)的栅氧化层(13)以及位于硅衬底(101)底部的金属引线(15),所述栅氧化层(13)上生长有栅电极(14),所述漏源电极(12)包括依次位于所述氧化层(102)之上的Cr电极(121)和Au电极(122)。
2.根据权利要求1所述的基于二硫化铼的场效应管,其特征在于,所述硅衬底(101)为P型重掺杂,掺杂的类型为p型重掺杂掺杂(p+),杂质可以是硼和/或铝和/或铟,所述氧化层(102)为厚度为50-300nm的二氧化硅薄膜。
3.根据权利要求2所述的基于二硫化铼的场效应管,其特征在于,所述硅衬底(101)的掺杂浓度大于1019/cm-3,且小于1021/cm-3
4.根据权利要求3所述的基于二硫化铼的场效应管,其特征在于,所述氧化层(102)为厚度为260-290nm,所述栅氧化层(13)的厚度为30-50nm,所述二硫化铼沟道(11)的厚度为5-10nm,所述Cr电极(121)的厚度为5-10nm,所述Au电极(122)的厚度为80-100nm。
5.权利要求1-4的任一场效应管的制造方法,其特征在于,包括如下步骤:
1)准备生长有氧化层(102)的重掺杂的硅衬底(101);
2)在衬底(10)的氧化层(102)上生长二硫化铼沟道(11);
3)在所述源漏接触区生长漏源电极(12),采用电子束蒸发镀膜,先后蒸镀上Cr电极(121)和Au电极(122);
4)通过ALD沉积覆盖在所述二硫化铼沟道(11)上的栅氧化层(13);
5)在所述栅氧化层(13)上生长栅电极(14),栅电极(14)为Au/Cr组合电极;
6)在所述硅衬底(101)的底部焊接上金属引线(15),最终制得如权利要求1-4任一所述的基于二硫化铼的场效应管。
6.根据权利要求5所述的场效应管的制造方法,其特征在于,所述氧化层(102)为二氧化硅,所述二硫化铼沟道(11)通过光刻蚀方法得到。
7.根据权利要求6所述的场效应管的制造方法,其特征在于,所述栅氧化层(13)为high-k电介质材料。
8.根据权利要求7所述的场效应管的制造方法,其特征在于,所述栅氧化层(13)为氧化铝层,其具体的沉积过程为:在所需的区域上沉积1-2nm厚的铝层作为种子层,然后利用三甲基铝和水在真空室中反应生成氧化铝,反应温度为190-220℃。
CN202110561315.3A 2021-05-22 2021-05-22 一种基于二硫化铼的场效应管及其制造方法 Pending CN113437144A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110561315.3A CN113437144A (zh) 2021-05-22 2021-05-22 一种基于二硫化铼的场效应管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110561315.3A CN113437144A (zh) 2021-05-22 2021-05-22 一种基于二硫化铼的场效应管及其制造方法

Publications (1)

Publication Number Publication Date
CN113437144A true CN113437144A (zh) 2021-09-24

Family

ID=77802608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110561315.3A Pending CN113437144A (zh) 2021-05-22 2021-05-22 一种基于二硫化铼的场效应管及其制造方法

Country Status (1)

Country Link
CN (1) CN113437144A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047130A (zh) * 2006-03-30 2007-10-03 高丽大学校算学协力团 使用纳米颗粒的顶栅薄膜晶体管及其制造方法
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法
US20140001468A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
CN106169502A (zh) * 2015-05-20 2016-11-30 三星电子株式会社 包括金属-二维材料-半导体接触的半导体器件
WO2018182714A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Top-gated thin film transistors with multiple channel layers
CN110112073A (zh) * 2019-04-22 2019-08-09 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管
US20200259009A1 (en) * 2019-02-13 2020-08-13 International Business Machines Corporation Double gate two-dimensional material transistor
CN111969058A (zh) * 2020-07-30 2020-11-20 电子科技大学中山学院 一种二硫化钼场效应晶体管及其制备方法和应用

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047130A (zh) * 2006-03-30 2007-10-03 高丽大学校算学协力团 使用纳米颗粒的顶栅薄膜晶体管及其制造方法
CN103137691A (zh) * 2011-11-29 2013-06-05 西安电子科技大学 场效应晶体管及其制作方法
US20140001468A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20140252415A1 (en) * 2013-03-11 2014-09-11 U.S. Army Research Laboratory Attn: Rdrl-Loc-I High mobility, thin film transistors using semiconductor/insulator transition-metaldichalcogenide based interfaces
CN106169502A (zh) * 2015-05-20 2016-11-30 三星电子株式会社 包括金属-二维材料-半导体接触的半导体器件
WO2018182714A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Top-gated thin film transistors with multiple channel layers
US20200259009A1 (en) * 2019-02-13 2020-08-13 International Business Machines Corporation Double gate two-dimensional material transistor
CN110112073A (zh) * 2019-04-22 2019-08-09 中国科学院微电子研究所 场效应晶体管制备方法及场效应晶体管
CN111969058A (zh) * 2020-07-30 2020-11-20 电子科技大学中山学院 一种二硫化钼场效应晶体管及其制备方法和应用

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ENZE ZHANG等: "ReS2-Based Field-Effect Transistors and Photodetectors", 《ADVANCED FUNCTIONAL MATERIALS》 *
ENZE ZHANG等: "ReS2-Based Field-Effect Transistors and Photodetectors", 《ADVANCED FUNCTIONAL MATERIALS》, vol. 25, no. 26, 8 June 2015 (2015-06-08), pages 4076 - 4082, XP055420575, DOI: 10.1002/adfm.201500969 *

Similar Documents

Publication Publication Date Title
KR20150111668A (ko) 불화암모늄을 이용한 n-도핑된 그래핀 및 전기소자의 제조방법,그에 의한 그래핀 및 전기소자
WO2013166927A1 (zh) 一种自适应复合机制隧穿场效应晶体管及其制备方法
WO2014183669A1 (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN114171392A (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
CN112635565B (zh) 一种性能可控的二维半导体晶体管结构及其制备方法
CN115939212A (zh) 非对称横向掺杂的负电容无结环栅晶体管及其制备方法
CN111463290B (zh) 基于MoS2的同质结结型场效应管及其制备方法
CN112133757A (zh) 基于p-i-n结构的栅控氧化镓场效应晶体管及其制备方法
CN113437144A (zh) 一种基于二硫化铼的场效应管及其制造方法
CN102117834B (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
KR102156981B1 (ko) 전이금속 디칼코게나이드 박막의 제조 방법
CN112687737A (zh) 一种水平同质结双极性晶体管及其制备方法
CN105762178A (zh) 基于GeSn材料的铁电场效应晶体管及其制备方法
CN107658336B (zh) N型隧穿场效应晶体管
JPS60113472A (ja) 半導体装置の製造方法
CN107658338A (zh) P型tfet器件
CN109659236B (zh) 降低vdmos恢复时间的工艺方法及其vdmos半导体器件
CN114551572B (zh) 拓扑pn结及其制备方法和拓扑量子输运特性的调节方法
CN107706242B (zh) 晶体管及其制造方法
CN105789283A (zh) 基于新型High-K材料的GeSn沟道场效应晶体管
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法
CN115602526B (zh) 一种二维半导体碲化钼薄膜的可控掺杂方法
CN113571474B (zh) 应变黑磷cmos场效应晶体管及其制备方法
CN120152320A (zh) 一种二维场效应晶体管的极性调控方法
CN108962982A (zh) 基于异质栅介质凹型沟道隧穿场效应晶体管及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210924