[go: up one dir, main page]

CN112071915A - 薄膜晶体管及其制造方法以及显示装置 - Google Patents

薄膜晶体管及其制造方法以及显示装置 Download PDF

Info

Publication number
CN112071915A
CN112071915A CN202010224348.4A CN202010224348A CN112071915A CN 112071915 A CN112071915 A CN 112071915A CN 202010224348 A CN202010224348 A CN 202010224348A CN 112071915 A CN112071915 A CN 112071915A
Authority
CN
China
Prior art keywords
layer
region
gate electrode
oxide semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010224348.4A
Other languages
English (en)
Other versions
CN112071915B (zh
Inventor
大田裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN112071915A publication Critical patent/CN112071915A/zh
Application granted granted Critical
Publication of CN112071915B publication Critical patent/CN112071915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/675—Gate sidewall spacers
    • H10D64/679—Gate sidewall spacers comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的薄膜晶体管的上部绝缘层包含：第一边缘区域，其位于栅极电极的第一侧面部的附近，且其距氧化物半导体层的上表面的高度小于栅极电极的上表面的高度；以及第二边缘区域，其位于栅极电极的第二侧面部的附近，且其距氧化物半导体层的上表面的高度小于栅极电极的上表面的高度，上部绝缘层具有多孔质绝缘体层，多孔质绝缘体层包含有配置于第一边缘区域的第一部分和配置于第二边缘区域的第二部分，多孔质绝缘体层的第一部分与氧化物半导体层的第一区域的至少一部分接触，多孔质绝缘体层的第二部分与氧化物半导体层的第二区域的至少一部分接触。

Description

薄膜晶体管及其制造方法以及显示装置
技术领域
本发明是涉及薄膜晶体管及其制造方法以及显示装置。
背景技术
有源矩阵基板用于例如液晶显示装置、有机EL(电致发光，ElectroLuminescence)显示装置和微型LED(发光二极管，Light Emitting Diode)显示装置等的显示装置。微型LED显示装置是二维排列有由无机化合物制成的多个发光二极管(LED)的显示装置。
在有源矩阵基板的每个像素中，配置有包括薄膜晶体管(Thin Film Transistor,以下称为“TFT”)的电路(称为“像素电路”)。在微型LED显示装置、有机EL显示装置等的电流驱动式显示装置中，例如，与每个像素相对应地配置有发光亮度根据电流而变化的发光元件(LED、有机EL元件等)。提供给每个像素的发光元件的电流由像素电路控制。
此外，在有源矩阵基板中，存在单片化地形成驱动电路等的周边电路的情况。TFT也作为周边电路的电路元件而使用。
在本说明书中，将用于像素电路的TFT称为“像素电路TFT”，并且将构成周边电路的TFT称为“周边电路TFT”。
作为在有源矩阵基板中使用的TFT，以往广泛使用将非晶硅膜(以下，简称为“a-Si膜”)作为活性层的非晶硅TFT以及将多晶硅(polysilicon)膜(以下称为“poly-Si膜”)作为活性层的多晶硅TFT等。代替这些硅TFT，有时也使用使用了In-Ga-Zn-O系半导体等的氧化物半导体的TFT(以下称为“氧化物半导体TFT”。)。
例如，专利文献1和专利文献2公开了具有顶栅结构的氧化物半导体TFT被用作像素电路TFT。在专利文献1中提出了通过使用自对准技术使栅极电极与源极电极和漏极电极配置为不重叠来减小氧化物半导体TFT的寄生电容。
现有技术文献
专利文献
专利文献1:日本特开2015-056566号公报
专利文献2:日本特开2011-187506号公报
发明内容
本发明所要解决的技术问题
有时需要使像素电路、周边电路中使用的TFT进一步减小寄生电容。
例如，在电流驱动式显示装置中，如果像素电路TFT的寄生电容大，则当像素电路TFT从导通切换为截止时，寄生电容中存储的电荷被提供给将要截止的发光元件。其结果是，将要截止的发光元件的发光工作持续一段时间，这可能导致称为“影像重影故障”的显示不良。
此外，如果构成周边电路的周边电路TFT的寄生电容大，则有可能引起周边电路的工作速度降低、功耗增加等。
然而，经本发明人研究发现，难以进一步减小以往的TFT结构(例如，专利文献1和2)中的寄生电容。
本发明的一实施方式是鉴于上述情况而完成的，其目的在于，提供一种能够减小寄生电容的氧化物半导体TFT、其制造方法以及具备这种氧化物半导体TFT的显示装置。
解决问题的方案
[项目1]一种薄膜晶体管,包括：
基板；
氧化物半导体层,其由所述基板支承，并包含第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；
栅极电极，其隔着栅极绝缘层配置在所述氧化物半导体层的所述沟道区域上；
源极电极，其与所述氧化物半导体层的所述第一区域电连接；
漏极电极，其与所述氧化物半导体层的所述第二区域电连接，以及
上部绝缘层，其覆盖所述氧化物半导体层、所述栅极绝缘层和所述栅极电极；
所述栅极电极从所述基板的法线方向观察时，与所述氧化物半导体层的所述沟道区域重叠而与所述第一区域和所述第二区域不重叠，从所述基板的法线方向观察时，所述栅极电极的侧面具有第一侧面部和第二侧面部，所述第一侧面部位于所述第一区域侧，并且与所述氧化物半导体层重叠，所述第二侧面部位于所述第二区域侧，并且，与所述氧化物半导体层重叠，
所述上部绝缘层包含：
第一边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的所述第一侧面部的附近，并且，所述第一边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度；以及
第二边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的所述第二侧面部的附近，并且，所述第二边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度，
所述上部绝缘层具有多孔质绝缘体层，所述多孔质绝缘体层包含有配置于所述第一边缘区域的第一部分和配置于所述第二边缘区域的第二部分，
所述多孔质绝缘体层的所述第一部分与所述氧化物半导体层的所述第一区域的至少一部分接触，所述多孔质绝缘体层的所述第二部分与所述氧化物半导体层的所述第二区域的至少一部分接触。
[项目2]在项目1中记载的薄膜晶体管中，所述栅极绝缘层包含氧化硅层。
[项目3]在项目1或2中记载的薄膜晶体管中，所述多孔质绝缘体层在频率1MHz下的相对介电常数为3.0以下。
[项目4]在项目1至3中任一项记载的薄膜晶体管中，所述多孔质绝缘体层的所述第一部分与所述栅极电极的所述第一侧面部接触，所述多孔质绝缘体层的所述第二部分与所述栅极电极的所述第二侧面部接触。
[项目5]在项目1至4中任一项记载的薄膜晶体管中，从所述基板的法线方向观察时，所述栅极绝缘层的侧面与所述栅极电极的所述侧面对准。
[项目6]在项目5中记载的薄膜晶体管中，所述多孔质绝缘体层与所述栅极绝缘层的所述侧面接触。
[项目7]在项目1至4中任一项记载的薄膜晶体管中，从所述基板的法线方向观察时，所述栅极绝缘层的侧面位于所述栅极电极的所述侧面的内侧。
[项目8]在项目7中记载的薄膜晶体管中，使所述多孔质绝缘体层的至少一部分配置成，在所述栅极电极与所述沟道区域之间与所述栅极绝缘层的所述侧面接触。
[项目9]在项目7中记载的薄膜晶体管中，在所述栅极电极与所述沟道区域之间，且在所述栅极绝缘层的所述侧面与所述上部绝缘层之间形成有空隙。
[项目10]在项目1至9中的任一项记载的薄膜晶体管中，所述上部绝缘层包含配置在所述多孔质绝缘体层上的非多孔质绝缘体层。
[项目11]在项目10记载的薄膜晶体管中，
从所述基板的法线方向观察时，所述上部绝缘层具有：第一绝缘部,其包含所述第一边缘区域和所述第二边缘区域；以及第二绝缘部，其位于所述第一绝缘部的外侧，
所述第一绝缘部包含所述多孔质绝缘体层和所述非多孔质绝缘体层，所述第二绝缘部包含所述非多孔质绝缘体层，但不包含所述多孔质绝缘体层，
所述第二绝缘部中设有用于将所述源极电极连接至所述第一区域的第一开口部；以及用于将所述漏极电极连接至所述第二区域的第二开口部。
[项目12]在项目1至10中的任一项记载的薄膜晶体管中，所述多孔质绝缘体层的厚度大于或等于所述栅极电极的厚度。
[项目13]在项目1至12中的任一项记载的薄膜晶体管中，所述多孔质绝缘体层由有机SOG膜或无机SOG膜形成。
[项目14]在项目1至13中的任一项记载的薄膜晶体管中，所述氧化物半导体层的所述第一区域在表面上具有电阻率小于所述沟道区域的第一低电阻区域，所述氧化物半导体层的所述第二区域在表面上具有电阻率小于所述沟道区域的第二低电阻区域，
所述多孔质绝缘体层的所述第一部分与所述第一低电阻区域的至少一部分接触，所述多孔质绝缘体层的所述第二部分与所述第二低电阻区域的至少一部分接触。
[项目15]一种显示装置，包括：
项目1至14中的任一项记载的薄膜晶体管；
显示区域，其具有多个像素；以及
像素电路，其对应所述多个像素的每一个配置，
所述像素电路中包含所述薄膜晶体管。
[项目16]在项目15中记载的显示装置中，所述显示装置还具有对应所述多个像素的每一个配置的电流驱动式发光元件，所述像素电路驱动所述发光元件。
[项目17]一种薄膜晶体管的制造方法，其为由基板支承的薄膜晶体管的制造方法，所述制造方法包括：
在所述基板上形成氧化物半导体层的工序(A)；
在所述氧化物半导体层的一部分上依次形成栅极绝缘层和栅极电极的工序(B)；以及
以覆盖所述氧化物半导体层、所述栅极绝缘层和所述栅极电极的方式形成包含多孔质绝缘体层的上部绝缘层的工序(C)，
其中，所述上部绝缘层包含：第一边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的第一侧面部的附近，并且，所述第一边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度；以及第二边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的第二侧面部的附近，并且，所述第二边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度，所述多孔质绝缘体层包含有配置于所述第一边缘区域的第一部分和配置于所述第二边缘区域的第二部分，所述多孔质绝缘体层的所述第一部分和所述第二部分分别与所述氧化物半导体层中的不由所述栅极绝缘层覆盖的部分接触，
所述工序(B)包括：
在在所述氧化物半导体层上依次形成绝缘膜和栅极用导电膜的工序(B1)；
使用第一掩膜进行所述栅极用导电膜的图案化，并形成所述栅极电极的工序(B2)；以及
在所述工序(B2)之后，通过使用所述第一掩膜，或者，将所述栅极电极作为掩膜而进行所述绝缘膜的图案化，从而得到所述栅极绝缘层的工序(B3)，并在此工序中，从所述基板的法线方向观察时，所述栅极绝缘层的侧面位于所述栅极电极的侧面的更内侧。
[项目18]在项目17中记载的薄膜晶体管中，在所述工序(B3)中，通过使用所述第一掩膜，或者，将所述栅极电极作为掩膜而进行所述绝缘膜的各向同性蚀刻，从而得到所述栅极绝缘层。
[项目19]在项目17记载的薄膜晶体管中，
所述工序(B3)包含：
通过使用所述第一掩膜，或者，将所述栅极电极作为掩膜而对所述绝缘膜进行各向异性蚀刻，从而得到栅极绝缘层前躯体的工序(B4)；以及
通过进行所述栅极绝缘层前躯体的侧面的蚀刻，从而得到所述栅极绝缘层的工序(B5)。
[项目20]在项目17至19中的任一项记载的薄膜晶体管中，所述工序(C)包括以与所述栅极绝缘层的所述侧面接触的方式形成所述多孔质绝缘体层的工序。
[项目21]在项目17至20中的任一项记载的薄膜晶体管中，所述工序(C)包括以与所述栅极绝缘层的所述侧面接触的方式形成所述多孔质绝缘体层的工序。
有益效果
根据本发明的一实施方式，提供一种能够减小寄生电容的氧化物半导体TFT、其制造方法以及具备这种氧化物半导体TFT的显示装置。
附图说明
图1A是实施方式的TFT101的示意性剖视图。
图1B是实施方式的TFT101的示意性俯视图。
图2A是用于说明TFT101的制造方法的工序剖视图。
图2B是用于说明TFT101的制造方法的工序剖视图。
图2C是用于说明TFT101的制造方法的工序剖视图。
图2D是用于说明TFT101的制造方法的工序剖视图。
图2E是用于说明TFT101的制造方法的工序剖视图。
图3A是示例出变形例1的TFT102的剖视图。
图3B是示例出变形例1的其它TFT103的剖视图。
图4A是用于说明TFT102的制造方法的工序剖视图。
图4B是用于说明TFT102的制造方法的工序剖视图。
图4C是用于说明TFT102的制造方法的工序剖视图。
图5A是示例出变形例2的TFT104的剖视图。
图5B是示例出变形例2的其它TFT105的剖视图。
图5C是示例出变形例2的另一TFT106的剖视图。
图6是用于说明第一以及第二边缘区域FR1、FR2的制造方法的示意性剖视图。
图7是参考例的TFT900的剖视图。
具体实施方式
(实施方式)
以下，参考附图并以实施方式的TFT、以将氧化物半导体层作为活性层的氧化物半导体TFT为示例进行说明。
图1A和图1B分别是示出本实施方式的TFT101的剖视图和俯视图。图1A示出了沿图1B所示的线Ia-Ia’切断的剖面。
TFT101包括：玻璃基板等的基板1；由基板1支承的氧化物半导体层7；栅极电极11；栅极绝缘层9，其配置在氧化物半导体层7和栅极电极11之间；以及电连接至氧化物半导体层7的源极电极15s和漏极电极15d。在此示例中，栅极电极11隔着栅极绝缘层9配置在氧化物半导体层7的一部分上(顶栅结构)。可以在氧化物半导体层7和基板1之间形成下部绝缘层5作为基底膜。
从基板1的法线方向观察时，氧化物半导体层7包含第一区域7S、第二区域7D以及位于第一区域7S和第二区域7D之间并形成TFT101的沟道的区域(沟道区域)7C。源极电极15s电连接到第一区域7S。漏极电极15d电连接到第二区域7D。
在氧化物半导体层7的第一区域7S和第二区域7D的表面上也可以分别形成有电阻率低于沟道区域7C的表面的电阻率的第一低电阻区域8s和第二低电阻区域8d。源极电极15s可以电连接到第一低电阻区域8s，漏极电极15d可以电连接到第二低电阻区域8d。
从基板1的法线方向观察时，栅极电极11配置成与沟道区域7C重叠，并且与第一区域7S和第二区域7D均不重叠。在本说明书中，从基板1的法线方向观察时，将位于栅极电极11的侧面中的靠第一区域7S的一侧并与氧化物半导体层7重叠的部分e1称为“第一侧面部”，将栅极电极11的侧面中的靠第二区域7D的一侧并与氧化物半导体层7重叠的部分e2称为“第二侧面部”。
栅极绝缘层9也可以在氧化物半导体层7和栅极电极11之间形成。可以使用例如相同的掩模来图案化栅极绝缘层9和栅极电极11。
氧化物半导体层7、栅极绝缘层9和栅极电极11上设有上部绝缘层13。上部绝缘层13具有到达第一区域7S的第一开口部CHs和到达第二区域7D的第二开口部CHd。源极电极15s形成在上部绝缘层13上以及第一开口部CHs内，在第一开口部CHs内，源极电极15s与氧化物半导体层7的第一区域7S(此处为第一低电阻区域8s)电连接。漏极电极15d形成在上部绝缘层13上以及第二开口部CHd内，在第二开口部CHd内，漏极电极15d与氧化物半导体层7的第二区域7D(此处为第二低电阻区域8d)电连接。
上部绝缘层13包括多孔质绝缘体层13a。在本说明书中，将上部绝缘层13中的、能够形成栅极电极11的第一侧面部e1和氧化物半导体层7的第一区域7S(在此为第一低电阻区域8s)之间的电容(边缘电容)的区域称为“第一边缘区域”。同样地，将能够形成栅极电极11的第二侧面部e2和氧化物半导体层7的第二区域7D(在此为第二低电阻区域8d)之间的边缘电容的区域称为“第二边缘区域”。多孔质绝缘体层13a可以设置于第一边缘区域的至少一部分和第二边缘区域的至少一部分。换句话说，多孔质绝缘体层13a包括位于第一边缘区域的部分(称为“第一部分”)p1和位于第二边缘区域的部分(称为“第二部分”)p2。
图6是示出第一以及第二边缘区域FR1、FR2的一个例子的示意性剖视图。第一边缘区域是指，例如，上部绝缘层13中的、从基板1的法线方向观察时位于栅极电极11的第一侧面部e1的附近，且该区域距氧化物半导体层7的上表面的高度小于栅极电极11的上表面的高度hg的区域FR1。第二边缘区域是指，例如，上部绝缘层13中的、从基板1的法线方向观察时位于栅极电极11的第二侧面部e2的附近，且该区域距氧化物半导体层7的上表面的高度小于栅极电极11的上表面的高度hg的区域FR2。此外，位于“从基板1的法线方向观察时，栅极电极11的第一侧面部e1(或第二侧面部e2)的附近”的区域是指，例如在基板1的表面内，距栅极电极11的第一侧面部e1或第二侧面部e2的距离小于或等于规定长度wf。规定长度wf例如可以等于栅极电极11的厚度tg。“距氧化物半导体层7的上表面的高度小于栅极电极11的上表面的高度hg”的区域例如是位于包括栅极电极11的上表面的平面的下方(基板1侧)的区域。
作为多孔质绝缘体层13a，可以例举出例如多孔质二氧化硅膜等的无机SOG(旋涂玻璃，spin on glass)膜和有机SOG膜等。形成多孔质绝缘体层13a的方法不限于涂覆法，可以是CVD法等的其他方法。多孔质绝缘体层13a可以利用例如CVD法形成的多孔质SiOC膜、多孔质SiOF膜等。多孔质绝缘体层13a的内部具有大量的细小的空孔(相对介电常数：约1左右)，因此具有低的介电常数。多孔质绝缘体层13a的相对介电常数例如为3.0以下，优选为2.5以下。此外，本说明书中记载的“相对介电常数”是频率为1MHz时的相对介电常数。
在图1A和图1B所示的TFT101中，上部绝缘层13具有包括多孔质绝缘体层13a和设置在多孔质绝缘体层13a上的非多孔质绝缘体层13b在内的层叠结构。多孔质绝缘体层13a可以以覆盖氧化物半导体层7、栅极绝缘层9和栅极电极11的方式形成。此外，多孔质绝缘体层13a的厚度可以设定为，多孔质绝缘体层13a可以设置在第一和第二边缘区域的整个区域中。
这里，参考附图说明将多孔质绝缘体层13a配置在第一和第二边缘区域中的优点。
图7是具有顶栅结构的参考例的TFT900的示意性剖视图。为了简化，对与图1所示的TFT101同样的构成要素标注相同的附图标记。TFT900与TFT101的不同之处在于，TFT900的上部绝缘层13不包括多孔质绝缘体层13a，而仅由非多孔质绝缘体层13b构成。
参考例的TFT900的寄生电容Ctotal包含栅极电极11与氧化物半导体层7之间的寄生氧化膜电容Cct、栅极电极11与第一低电阻区域8s和第二低电阻区域8d隔着绝缘体而重叠的部分的电容(下文为“交叠电容”)Cov以及边缘电容Cfr。边缘电容Cfr是在栅极电极11的第一侧面部e1与低电阻区域8s之间产生的第一电容与在栅极电极11的第二侧面部e2与低电阻区域8d之间产生的第二电容的和。寄生电容Ctotal由下式(1)表示。
Ctotal＝Cct+2(Cov+Cfr)+Cov+Cfr (1)
此外，在式(1)中，考虑到密勒效应，加上了Cov+Cfr(密勒电容)。当使用栅极电容Cg(＝Cct+2Cov)表示式(1)时，获得下式(2)。
Ctotal＝Cg+3Cfr+Cov (2)
从上面的式(2)，可以看出，通过减小尤其是边缘电容Cfr，可以更有效地减小寄生电容Ctotal(边缘电容Cfr的减小量的三倍)。
此外，当栅极电极11和栅极绝缘层9的形状、厚度等相同时，位于第一和第二边缘区域FR1、FR2(参照图6)中的绝缘膜(在此为非多孔质绝缘体层13b)的相对介电常数ε越高，边缘电容Cfr越大。通常，作为上部绝缘层13(非多孔质绝缘体层13b)，可使用氧化硅膜(相对介电常数：例如3.9)、Si3N4等的氮化硅膜(相对介电常数：例如7.5)等。
相对于此，在本实施方式的TFT101中，在第一和第二边缘区域中配置相对介电常数小的多孔质绝缘体层13a。从而，可以减小形成边缘电容的绝缘膜的相对介电常数ε，从而可以减小边缘电容Cfr。从上述式(2)中可以看出，当边缘电容Cfr减小时，从总寄生电容Ctotal减小的边缘电容Cfr的减少量的三倍。作为一个例子，当栅极电极11的侧面的面积和栅极绝缘层9的厚度相同时，通过在第一和第二边缘区域中配置多孔质绝缘体层13a(例如，多孔质二氧化硅(相对介电常数：2.2))，使得与在第一和第二边缘区域中设置非多孔质绝缘体层13b(例如，氧化硅(SiO2)(相对介电常数：例如4.1))时相比，能将边缘电容Cfr减小46％。其结果是，可以将寄生电容Ctotal减小为边缘电容的减小量的三倍的量。
因此，当TFT101用作显示装置的像素电路TFT时，可以抑制由于寄生电容引起的图像重影故障的产生。另外，由于可以减少释放存储在像素电路TFT中的电荷所需的时间，所以可以提高刷新率、灰度级性能等。此外，当用作周边电路TFT时，具有降低功耗和提高周边电路的工作速度等的优点。
如上所述，多孔质绝缘体层13a包括图6所示的位于的第一边缘区域FR1的第一部分p1和位于第二边缘区域FR2的第二部分p2。多孔质绝缘体层13a可以设置于每个边缘区域的至少一部分。或者，多孔质绝缘体层13a配置成掩埋第一和第二边缘区域FR1、FR2的整个区域。由此，可以更有效地减小边缘电容。
如图1A和图1B所示，上部绝缘层13可以包括多孔质绝缘体层13a和设置在多孔质绝缘体层13a上的非多孔质绝缘体层13b。因此，通过非多孔质绝缘体层13b可以确保上部绝缘层13的机械强度和屏蔽性，同时通过多孔质绝缘体层13a可以减小边缘电容。
在每个边缘区域中，多孔质绝缘体层13a可以配置成与栅极电极11的侧面接触。即，多孔质绝缘体层13a的第一部分p1与栅极电极11的所述第一侧面部e1接触，多孔质绝缘体层13a的第二部分p2与栅极电极11的第二侧面部e2接触。或者，多孔质绝缘体层13a的第一部分p1和第二部分p2可以分别配置成与栅极绝缘层9的侧面接触。如图所示，多孔质绝缘体层13a的第一部分p1和第二部分p2分别与栅极电极11的第一和第二侧部e1、e2接触，并且也与栅极绝缘层9的侧面接触。
如图所示，多孔质绝缘体层13a的第一部分p1可以以覆盖栅极电极11的整个第一侧面部e1的方式配置，并且多孔质绝缘体层13a的第二部分p2也可以以覆盖栅极电极11的整个第二侧面部e2的方式配置。由此，可以更有效地减小边缘电容。多孔质绝缘体层13a的第一部分p1可以与整个第一侧面部e1接触，并且第二部分p2也可以与整个第二侧面部e2接触。
另外，多孔质绝缘体层13a的第一部分p1可以与第一区域7S(第一低电阻区域8s)的至少一部分接触，并且多孔质绝缘体层13a的第二部分p2也可以与第二区域7D(第二低电阻区域8d)的至少一部分接触。由此，可以更有效地减小边缘电容。从这个观点出发，更优选的多孔质绝缘材料是具有高绝缘耐受性的非有机材料(例如，二氧化硅系材料)。
多孔质绝缘体层13a中的空孔可以是开孔，也可以是闭孔。多孔质绝缘体层13a的孔隙率(孔的体积占多孔质绝缘体层13a的总体积之比)可以是例如3％以上且30％以下。如果为3％以上，则可以进一步减小多孔质绝缘体层13a的介电常数。如果为30％以下，则多孔质绝缘体层13a可以具有更高的机械强度。多孔质绝缘体层13a的平均孔径没有特别限定，也可以是例如2nm以上且20nm以下。另外，当多孔质绝缘体层13a的主要成分是氧化硅时，多孔质绝缘体层13a的密度可以为0.05g/cm3以上且0.3g/cm3以下。
多孔质绝缘体层13a的厚度可以是例如100nm以上，或者，也可以是栅极电极11的厚度的一倍以上。由此，各个边缘区域所占的多孔质绝缘体层13a的比例增加，因此可以更有效地减小边缘电容。另一方面，多孔质绝缘体层13a的厚度可以是例如500nm以下，或者，也可以是上部绝缘层13的整体厚度的1/3以下。由此，可以抑制在多孔质绝缘体层13a中出现裂纹等。
另一方面，非多孔质绝缘体层13b例如是不具有尺寸为100nm以上的孔的绝缘层或孔隙率不到3％的绝缘层。非多孔质绝缘体层13b可以是利用例如CVD法形成的氮化硅层、氧化硅层或它们的层叠膜等。非多孔质绝缘体层13b的厚度没有特别限制，但是可以大于多孔质绝缘体层13a的厚度。由此，可以更加可靠地确保上部绝缘层13的机械强度。非多孔质绝缘体层13b的厚度可以是例如500nm以上且1000nm以下，或者，也可以是上部绝缘层13的整体厚度的1/2以上且4/5以下。
在TFT101中，从基板1的法线方向观察时，优选栅极电极11、源极电极15s和漏极电极15d配置成不重叠。或者，优选使栅极电极11与源极电极15s和漏极电极15d之间的交叠长度抑制成小交叠长度。从而，可以减小栅极电极11与源极电极15s和漏极电极15d之间的寄生电容。
尽管未图示，但是可以在氧化物半导体层7(沟道区域7C)的靠基板1一侧上进一步设置遮光层。然而，在微型LED显示装置等的不需要背光源的显示装置中，也可以不设置遮光层。或者，可以在氧化物半导体层7的靠基板1一侧上隔着另一栅极绝缘层设置另一栅极电极(下部栅极电极)(双栅极结构)。下部栅极电极可以连接至栅极电极11，也可以连接至恒定电位。此外，从减小寄生电容的观点出发，优选不设置遮光层或下部栅极电极。
氧化物半导体层7中所包含的氧化物半导体的没有特别限定。作为氧化物半导体，例如，可以使用诸如In-Zn系氧化物、In-Ga系氧化物等的二元氧化物；In-Ga-Zn系氧化物、In-Sn-Zn系氧化物等的三元氧化物；以及In-Sn-Ga-Zn系氧化物等的四元金属氧化物。氧化物半导体可以是非晶体，也可以是结晶体。晶态氧化物半导体可以是例如，多晶氧化物半导体、微晶氧化物半导体、c轴以与层面大致垂直的方式取向的晶态氧化物半导体等。非晶态或晶态氧化物半导体的材料、组成、结构、成膜方法等例如在日本专利第6275294号公报中有所记载。为了参考，在本说明书中援用日本专利第6275294号说明书的全部公开内容。
＜TFT基板101的制造方法＞
参照图2A至2E说明TFT101的制造方法的一个例子。
·STEP1:形成下部绝缘层
首先，如图2A所示，在基板1上形成下部绝缘层5。作为基板1，例如能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等的具有绝缘性表面的基板。
作为下部绝缘层5，能适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧化氮化硅(SiOxNy；x＞y)层、氮化氧化硅(SiNxOy；x＞y)层等。下部绝缘层5也可以具有层叠结构。在此，作为下部绝缘层5，例如，使用CVD法形成以氮化硅(SiNx)层为下层，并以氧化硅(SiO2)层为上层的层叠膜。当使用氧化硅膜等的氧化物作为下部绝缘层5(下部绝缘层5具有层叠结构时作为其最上层)时，通过氧化膜可以减少后续形成的氧化物半导体层7的沟道区域7C中产生的氧空位，从而可以抑制沟道区域7C的低电阻化。下部绝缘层5的厚度没有特别限定，也可以是例如300nm以上且600nm以下。
·STEP2:形成氧化物半导体层
接下来，如图2A所示，在下部绝缘层5上形成氧化物半导体层7。
在此，首先，在下部绝缘层5上形成氧化物半导体(例如In-Ga-Zn-O系半导体膜)。使用例如溅射法形成氧化物半导体膜。作为溅射气体(气体)，可以使用氩气等惰性气体和O2、CO2、O3、H2O、N2O等的氧化性气体的混合气体。使用的溅射靶、溅射气体的混合比(氧气与惰性气体的比例)等的形成条件可以根据所形成的氧化物半导体膜的组成(或组成比)适当选择。
之后，可以进行氧化物半导体膜的加热处理(第一加热处理)。在此，在大气中，以300℃以上且500℃以下的温度进行加热处理。第一加热处理的时间例如为30分钟以上且2小时以下。由此，可以减小沟道区域7C内的氧空位，并且可以实现期望的TFT特性。此外，第一加热处理也可以在形成有成为多孔质绝缘体层13a的涂布膜之后，与涂布膜的加热处理(第二加热处理)一并进行。
接下来，对氧化物半导体膜进行图案化，并获得氧化物半导体层7。可以通过例如湿法蚀刻进行氧化物半导体膜的图案化。氧化物半导体层7的厚度也可以是例如100nm以上且200nm以下。
·STEP3:形成栅极绝缘层和栅极电极
接着，如图2B所示，在氧化物半导体层7的一部分上形成栅极绝缘层9和栅极电极11。
首先，以覆盖氧化物半导体层7的方式依次形成作为栅极绝缘层的绝缘层和作为栅极电极的栅极用导电膜。绝缘膜的厚度没有特别限制，可以是100nm以上且500nm以下，例如300nm以上且400nm以下。栅极用导电膜的厚度没有特别限定，也可以是例如100nm以上且500nm以下。
成为栅极绝缘层的绝缘膜例如可以利用CVD法形成。作为绝缘膜，例如能适当地使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜、或这些膜的层叠膜等。当使用氧化硅膜等的氧化物作为绝缘膜(使用层叠膜时作为其最下层膜)时，可以减少氧化物半导体层7的沟道区域7C中产生的氧空位，从而可以抑制沟道区域7C的低电阻化。
栅极绝缘膜可以使用例如溅射来形成。作为栅极用导电膜的材料，例如可以使用包括钼(Mo)、钨(W)、铜(Cu)、铬(Cr)、钽(Ta)、铝(Al)和钛(Ti)等的纯金属；使这些金属含有氮、氧或其他金属的材料；或者铟锡氧化物(ITO)等的透明导电材料。
接着，在栅极用导电膜的一部分上形成第一抗蚀剂掩模(未图示)。之后，使用第一抗蚀剂掩模对栅极用导电膜进行图案化以形成栅极电极11。栅极用导电膜的图案化能够通过湿法蚀刻或干法蚀刻来进行。
接着，使用第一抗蚀剂掩模进行绝缘膜的图案化。或者，可以在去除第一抗蚀剂掩模之后，使用被图案化后的栅极电极11作为掩模来进行绝缘膜的图案化。绝缘膜的图案化能够通过例如干法蚀刻来进行。因此，得到TFT101的栅极绝缘层9，并且使氧化物半导体层7中的成为第一区域7S和第二区域7D的部分的表面露出。
在本工序中，使用同样的掩模(第一抗蚀剂掩模)进行绝缘膜以及栅极用导电膜的图案化。因此，可以使栅极绝缘层9的侧面与栅极电极11的侧面在厚度方向上对准。即，当从基板1的法线方向观察时，栅极绝缘层9的周缘与栅极电极11的周缘可以彼此对准。
此外，氧化物半导体层7的表层部(例如，上部氧化物半导体层72的表层部)有时也通过上述干法蚀刻与绝缘膜一起被蚀刻。
·STEP4:低电阻化处理
接着，如图2C所示，进行低电阻化处理使氧化物半导体层7中的从基板1的法线方向观察时与栅极电极11不重叠的部分的电阻率低于与栅极电极11重叠的部分的电阻率，并形成低电阻区域8s、8d。在此，将栅极电极11作为掩模对氧化物半导体层7的露出表面(第一区域7S和第二区域7D的表面)进行低电阻化处理。作为低电阻化处理，可以进行等离子体处理。作为等离子体处理，可以例举氩等离子体处理、氨等离子体处理或氢等离子体处理等。或者，可以将栅极电极11作为掩模通过离子注入法等将氮、磷等添加到氧化物半导体层7中，从而在第一区域7S和第二区域7D的表面上形成低电阻区域8s、8d。
或者，作为上部绝缘层13，通过使用用于还原氮化物膜(例如，氮化硅膜)等的氧化物半导体的绝缘膜，也可以使氧化物半导体层7中的与氮化物膜接触的区域(第一区域7S和第二区域7D的表面)的电阻低于氧化物半导体层7中的与氧化物膜接触的区域(沟道区域7C的表面)的电阻。
·STEP5:形成上部绝缘层
接下来，如图2D所示，形成覆盖栅极电极11、栅极绝缘层9和氧化物半导体层7的上部绝缘层13。在此例中，作为上部绝缘层13，形成包括多孔质绝缘体层13a和非多孔质绝缘体层13b在内的层叠膜。上部绝缘层13整体的厚度没有特别限定，也可以是例如1000nm以上且1500nm以下。
具体地，首先，以覆盖栅极电极11、栅极绝缘层9和氧化物半导体层7的方式涂布SOG溶液。在此，作为SOG溶液，使用二氧化硅系(硅氧烷)的用于形成绝缘膜的涂布液HSG-225(日立化成工业)。接下来，对所获得的涂布膜(SOG膜)进行干燥和热处理(第二热处理)。第二热处理可以例如在400℃至450℃以内的温度下进行0.5至5小时。从而，获得多孔质绝缘体层(例如，相对介电常数：2.3，弹性模量：12GPa，硬度：1.3GPa，孔隙率20％)13a。多孔质绝缘体层13a的厚度也可以是例如且500nm。此外，第二热处理也可以兼用作氧化物半导体层7的第一热处理。
这里，多孔质绝缘体层13a形成为与氧化物半导体层7的露出表面(第一区域7S和第二区域7D的低电阻区域8s和8d)接触。多孔质绝缘体层13a也可以与栅极电极11和栅极绝缘层9的表面接触。
接着，可以在多孔质绝缘体层13a上，作为非多孔质绝缘体层13b，将氧化硅膜、氮化硅膜、氮氧化硅层、氮氧化硅层等的无机绝缘层形成为单层或叠层。非多孔质绝缘体层13b例如可以利用CVD法形成。非多孔质绝缘体层13b的厚度也可以是例如且500nm。
之后，如图2E所示，通过例如干法蚀刻，在上部绝缘层13上形成到达第一区域7S的表面(第一低电阻区域8s)的第一开口部CHs和到达第二区域7D的表面(第二低电阻区域8d)的第二开口部CHd。
·STEP6:形成源极电极和漏极电极
之后，在上部绝缘层13上以及第一开口部CHs和第二开口部CHd内形成源极用导电膜，并进行源极用导电膜的图案化。因此，源极电极15s和漏极电极15d由源极用导电膜形成。以这样的方式制造出图1A所示TFT101。
作为源极用导电膜，能使用与上述栅极用导电膜同样的材料。源极用导电膜的厚度没有特别限定，也可以是例如400nm以上且800nm以下。源极用导电膜的图案化能够通过干法蚀刻或湿法蚀刻来进行。
＜变形例1＞
图3A是示例出本实施方式的其他TFT102的剖视图。
在TFT102中，栅极绝缘层9的侧面位于栅极电极11的侧面的更内侧，并且多孔质绝缘体层13a也配置在栅极电极11的周缘部与氧化物半导体层7的沟道区域7C之间。其他结构可以与TFT101的相同。
多孔质绝缘体层13a的相对介电常数小于栅极绝缘层9的相对介电常数。多孔质绝缘体层13a例如可以是二氧化硅系的多孔质绝缘膜(相对介电常数：2.3)，可以是上述的其他多孔质绝缘膜。
栅极绝缘层9例如包括氧化硅(相对介电常数：例如3.9)。栅极绝缘层9可以是单层氧化硅，也可以具有含氧化硅的层叠结构。例如，栅极绝缘层9可以是包含被配置成与氧化物半导体层7接触的氧化硅层和被配置在氧化硅层上的氮化硅层(相对介电常数：例如7.5)在内的层叠膜。
在TFT102中，由于多孔质绝缘体层13a除了第一和第二边缘区域FR1、FR2(见图6)以外，还配置在栅极电极11的周缘部的下方，所以不仅能减小边缘电容Cfr，还能减小交叠电容Cov。因此，可以更有效地减小寄生电容Ctotal。
TFT102可以通过与TFT101相同的方法来制造。然而，本方法与TFT101的制造方法的不同之处在于，在本方法中，对栅极绝缘层9的侧面进行蚀刻使得栅极绝缘层9的侧面位于栅极电极11的侧面的更内侧。
例如，如图4A所示，在STEP3中，将第一抗蚀剂掩模或栅极电极11作为掩模，并通过各向异性蚀刻对成为栅极绝缘层9的绝缘膜进行图案化。接下来，如图4B所示，从经图案化后的绝缘膜(称为“栅极绝缘层前驱体”)9'的侧面开始进行蚀刻(侧蚀)。当栅极绝缘层前驱体9′是SiO2膜时，通过例如氢氟酸处理进行侧蚀来获得栅极绝缘层9。
代替上述方法，可以将第一抗蚀剂掩模或栅极电极11作为掩模对绝缘膜进行各向同性蚀刻来形成具有图4B所示的形状的栅极绝缘层9。
接下来，如图4C所示，进行STEP4的低电阻处理。随后，尽管未图示，但是在STEP5中，以掩埋在栅极电极11和氧化物半导体层7之间的方式形成上部绝缘层13。上部绝缘层13也可以与栅极绝缘层9的侧面接触。之后，通过形成源极电极15s和漏极电极15d来制造TFT102。
图3B是示例出本实施方式的另一TFT103的剖视图。
在TFT103中，栅极绝缘层9的侧面位于栅极电极11的侧面的更内侧。另外，在栅极电极11的周缘部与氧化物半导体层7的沟道区域7C之间且在栅极绝缘层9的侧面与上部绝缘层13之间设有空隙21。空隙21的相对介电常数约为1左右，并且小于非多孔质绝缘体层13b和栅极绝缘层9的相对介电常数。
在TFT103中，在第一和第二边缘区域FR1、FR2(见图6)中配置有多孔质绝缘体层13a，并且在栅极电极11的周缘部的下方配置有空隙21。因此，与TFT102同样，不仅可以减小边缘电容Cfr，由于可以减小交叠电容Cov，因此也可以更有效地减小寄生电容Ctotal。
TFT103与TFT102同样地，可以通过对栅极绝缘层9进行侧蚀来制造。然而，在STEP5中，以在栅极绝缘层9的侧面与上部绝缘层13之间的至少一部分中产生空隙(不包括多孔质绝缘体内部的孔)21的方式形成上部绝缘层13。之后，通过形成源极电极15s和漏极电极15d来制造TFT103。
＜变形例2＞
多孔质绝缘体层13a配置在第一和第二边缘区域FR1、FR2(参照图6)的每一个的至少一部分中即可，可以不是上部绝缘层13的最下层。
图5A至图5C是分别示例出本实施方式的其他TFT104、105、106的剖视图。
例如，如图5A所示，作为上部绝缘层13的最下层，形成能够还原氧化物半导体层7中的氧化物半导体的还原性绝缘膜(例如，SiNx膜)13c，并在其上依次形成多孔质绝缘体层13a和非多孔质绝缘体层13b。通过配置绝缘膜13c，可以使低电阻区域8s、8d的电阻率抑制得更低。然而，从减小TFT104的寄生电容的观点来看，可以去除绝缘膜13c中位于第一和第二边缘区域FR1、FR2(参照图6)中的部分。
此外，如图5B所示，可以对多孔质绝缘体层13a进行图案化。多孔质绝缘体层13a例如可以是岛状的绝缘体层。当从基板1的法线方向观察时，上部绝缘层13具有包含第一和第二边缘区域FR1、FR2在内的部分(称为“第一绝缘部”)r1以及位于第一绝缘部r1的外侧的部分(称为“第二绝缘部”)r2。第一绝缘部r1具有包括多孔质绝缘体层13a和设置在多孔质绝缘体层13a上的非多孔质绝缘体层13b在内的层叠结构。第二绝缘部r2包括非多孔质绝缘体层13b，但不包括多孔质绝缘体层13a。如图所示，第一开口部CHs和第二开口部CHd可以形成在上部绝缘层13的第二绝缘部r2中。根据这种构成，由于在第一开口部CHs和第二开口部CHd的侧壁上未露出有多孔质绝缘体没，所以具有可以抑制电极的金属扩散到上部绝缘层13中的优点。
另外，当使用能够还原氧化物半导体层7中的氧化物半导体的还原性绝缘膜(例如，SiNx膜)时作为非多孔质绝缘体层13b(当非多孔质绝缘体层13b具有层叠结构时，作为最下层)，可以使低电阻区域8s、8d中的与第二绝缘部r2接触的部分的电阻率抑制得更低。例如，非多孔质绝缘体层13b可以是与低电阻区域8s、8d接触的还原性绝缘膜(例如，SiNx膜)13b1和氧化性绝缘膜(例如，SiO2膜)13b2的层叠膜。
或者，如图5C所示，上部绝缘层13也可以是具有多孔质绝缘体层13a的单层结构。
TFT104～106可以通过与参照图2A至图2E描述的TFT101相同的方法来制造。
此外，在TFT104～106中，也对栅极绝缘层9进行侧蚀，并且在栅极电极11的周缘部的下方与可以配置有多孔质绝缘体层13a或空隙21(参照图3A、图3B)。
＜显示装置＞
本实施方式的薄膜晶体管可以应用于例如有源矩阵基板等的电路基板，液晶显示装置、有机EL显示装置、微型LED显示装置等的各种显示装置、图像传感器以及电子设备等。
以下，对使用了本实施方式的薄膜晶体管的有源矩阵基板和显示装置进行说明。
有源矩阵基板具有包含多个像素的显示区域以及与多个像素中的每个像素相对应地配置的像素电路。每个像素电路包含至少一个薄膜晶体管(像素电路TFT)作为电路元件。另外，存在在有源矩阵基板中的显示区域以外的区域(周边区域)中，单片化(一体化)地设置驱动电路等的周边电路的情况。周边电路包含至少一个薄膜晶体管(周边电路TFT)作为电路元件。本实施方式的薄膜晶体管可以作为像素电路TFT和/或周边电路TFT而使用。这种有源矩阵基板不仅用于液晶显示装置等的电压驱动式显示装置，还用于电流驱动式显示装置。
本实施方式的薄膜晶体管尤其可以适用于电流驱动式显示装置。在有机EL显示装置、微型LED显示装置等的电流驱动式显示装置中，与每个像素相对应地配置有多个电流驱动式发光元件(有机EL元件、LED元件等)。每个像素电路(也称为像素驱动电路。)驱动相应的发光元件。在根据本实施方式的薄膜晶体管中，由于可以减小寄生电阻，所以可以抑制图像重影故障的产生，并且可以实现更高质量的显示。像素驱动电路的构成例如公开于国际公开第2016/035413号，国际公开第2004/107303号等中。为了参考，在本说明书中引用上述文献的全部公开内容。

Claims (20)

1.一种薄膜晶体管，其特征在于，包括：
基板；
氧化物半导体层,其由所述基板支承，并包含第一区域、第二区域以及位于所述第一区域和所述第二区域之间的沟道区域；
栅极电极，其隔着栅极绝缘层配置在所述氧化物半导体层的所述沟道区域上；
源极电极，其与所述氧化物半导体层的所述第一区域电连接；
漏极电极，其与所述氧化物半导体层的所述第二区域电连接，以及
上部绝缘层，其覆盖所述氧化物半导体层、所述栅极绝缘层和所述栅极电极；
所述栅极电极从所述基板的法线方向观察时，与所述氧化物半导体层的所述沟道区域重叠而与所述第一区域和所述第二区域不重叠，
从所述基板的法线方向观察时，所述栅极电极的侧面具有第一侧面部和第二侧面部，所述第一侧面部位于所述第一区域侧，并且与所述氧化物半导体层重叠，所述第二侧面部位于所述第二区域侧，并且，与所述氧化物半导体层重叠，
所述上部绝缘层包含：
第一边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的所述第一侧面部的附近，并且，所述第一边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度；以及
第二边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的所述第二侧面部的附近，并且，所述第二边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度，
所述上部绝缘层具有多孔质绝缘体层，所述多孔质绝缘体层包含有配置于所述第一边缘区域的第一部分和配置于所述第二边缘区域的第二部分，
所述多孔质绝缘体层的所述第一部分与所述氧化物半导体层的所述第一区域的至少一部分接触，所述多孔质绝缘体层的所述第二部分与所述氧化物半导体层的所述第二区域的至少一部分接触。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极绝缘层包含氧化硅层。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述多孔质绝缘体层在频率1MHz下的相对介电常数为3.0以下。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述多孔质绝缘体层的所述第一部分与所述栅极电极的所述第一侧面部接触，
所述多孔质绝缘体层的所述第二部分与所述栅极电极的所述第二侧面部接触。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
从所述基板的法线方向观察时，所述栅极绝缘层的侧面与所述栅极电极的所述侧面对准。
6.根据权利要求5所述的薄膜晶体管，其特征在于，
所述多孔质绝缘体层与所述栅极绝缘层的所述侧面接触。
7.根据权利要求1所述的薄膜晶体管，其特征在于，
从所述基板的法线方向观察时，所述栅极绝缘层的侧面位于所述栅极电极的所述侧面的内侧。
8.根据权利要求7所述的薄膜晶体管，其特征在于，
使所述多孔质绝缘体层的至少一部分配置成，在所述栅极电极与所述沟道区域之间与所述栅极绝缘层的所述侧面接触。
9.根据权利要求7所述的薄膜晶体管，其特征在于，
在所述栅极电极与所述沟道区域之间，且在所述栅极绝缘层的所述侧面与所述上部绝缘层之间形成有空隙。
10.根据权利要求1所述的薄膜晶体管，其特征在于，
所述上部绝缘层包含配置在所述多孔质绝缘体层上的非多孔质绝缘体层。
11.根据权利要求10所述的薄膜晶体管，其特征在于，
从所述基板的法线方向观察时，所述上部绝缘层具有：第一绝缘部,其包含所述第一边缘区域和所述第二边缘区域；以及第二绝缘部，其位于所述第一绝缘部的外侧，
所述第一绝缘部包含所述多孔质绝缘体层和所述非多孔质绝缘体层，所述第二绝缘部包含所述非多孔质绝缘体层，但不包含所述多孔质绝缘体层，
所述第二绝缘部中设有用于将所述源极电极连接至所述第一区域的第一开口部；以及用于将所述漏极电极连接至所述第二区域的第二开口部。
12.根据权利要求1所述的薄膜晶体管，其特征在于，
所述多孔质绝缘体层的厚度大于或等于所述栅极电极的厚度。
13.根据权利要求1所述的薄膜晶体管，其特征在于，
所述多孔质绝缘体层由有机SOG膜或无机SOG膜形成。
14.根据权利要求1所述的薄膜晶体管，其特征在于，
所述氧化物半导体层的所述第一区域在表面上具有电阻率小于所述沟道区域的第一低电阻区域，所述氧化物半导体层的所述第二区域在表面上具有电阻率小于所述沟道区域的第二低电阻区域，
所述多孔质绝缘体层的所述第一部分与所述第一低电阻区域的至少一部分接触，所述多孔质绝缘体层的所述第二部分与所述第二低电阻区域的至少一部分接触。
15.一种显示装置，其特征在于，包括：
权利要求1所述的薄膜晶体管；
显示区域，其具有多个像素；以及
像素电路，其对应所述多个像素的每一个配置，
所述像素电路中包含所述薄膜晶体管。
16.根据权利要求15所述的显示装置，其特征在于，
所述显示装置还具有对应所述多个像素的每一个配置的电流驱动式发光元件，所述像素电路驱动所述发光元件。
17.一种薄膜晶体管的制造方法，其为由基板支承的薄膜晶体管的制造方法，所述制造方法包括：
在所述基板上形成氧化物半导体层的工序(A)；
在所述氧化物半导体层的一部分上依次形成栅极绝缘层和栅极电极的工序(B)；以及
以覆盖所述氧化物半导体层、所述栅极绝缘层和所述栅极电极的方式形成包含多孔质绝缘体层的上部绝缘层的工序(C)，
其中，所述上部绝缘层包含：第一边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的第一侧面部的附近，并且，所述第一边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度；以及第二边缘区域，从所述基板的法线方向观察时，其位于所述栅极电极的第二侧面部的附近，并且，所述第二边缘区域距所述氧化物半导体层的上表面的高度小于所述栅极电极的上表面的高度，所述多孔质绝缘体层包含有配置于所述第一边缘区域的第一部分和配置于所述第二边缘区域的第二部分，所述多孔质绝缘体层的所述第一部分和所述第二部分分别与所述氧化物半导体层中的不由所述栅极绝缘层覆盖的部分接触，
所述工序(B)包括：
在在所述氧化物半导体层上依次形成绝缘膜和栅极用导电膜的工序(B1)；
使用第一掩膜进行所述栅极用导电膜的图案化，并形成所述栅极电极的工序(B2)；以及
在所述工序(B2)之后，通过使用所述第一掩膜，或者，将所述栅极电极作为掩膜而进行所述绝缘膜的图案化，从而得到所述栅极绝缘层的工序(B3)，并在此工序中，从所述基板的法线方向观察时，所述栅极绝缘层的侧面位于所述栅极电极的侧面的更内侧。
18.根据权利要求17所述的薄膜晶体管的制造方法，其特征在于，
在所述工序(B3)中，通过使用所述第一掩膜，或者，将所述栅极电极作为掩膜而进行所述绝缘膜的各向同性蚀刻，从而得到所述栅极绝缘层。
19.根据权利要求17所述的薄膜晶体管的制造方法，其特征在于，
所述工序(B3)包含：
通过使用所述第一掩膜，或者，将所述栅极电极作为掩膜而对所述绝缘膜进行各向异性蚀刻，从而得到栅极绝缘层前躯体的工序(B4)；以及
通过进行所述栅极绝缘层前躯体的侧面的蚀刻，从而得到所述栅极绝缘层的工序(B5)。
20.根据权利要求17所述的薄膜晶体管的制造方法，其特征在于，
所述工序(C)包括以与所述栅极绝缘层的所述侧面接触的方式形成所述多孔质绝缘体层的工序。
CN202010224348.4A 2019-06-10 2020-03-26 薄膜晶体管及其制造方法以及显示装置 Active CN112071915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962859478P 2019-06-10 2019-06-10
US62/859478 2019-06-10

Publications (2)

Publication Number Publication Date
CN112071915A true CN112071915A (zh) 2020-12-11
CN112071915B CN112071915B (zh) 2025-07-22

Family

ID=73650777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010224348.4A Active CN112071915B (zh) 2019-06-10 2020-03-26 薄膜晶体管及其制造方法以及显示装置

Country Status (2)

Country Link
US (1) US20200388709A1 (zh)
CN (1) CN112071915B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119050132A (zh) * 2024-08-14 2024-11-29 武汉华星光电技术有限公司 半导体器件和电子器件

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177120A (ja) * 1992-10-27 1994-06-24 Sony Corp 層間絶縁膜の形成方法
JPH10242474A (ja) * 1997-02-21 1998-09-11 Sony Corp 薄膜半導体装置
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型ｅｌ表示装置
JP2001235765A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 液晶表示装置
US20020000669A1 (en) * 1999-01-26 2002-01-03 Chorng-Ping Chang Device comprising thermally stable, low dielectric constant material
US20030214042A1 (en) * 2002-02-01 2003-11-20 Seiko Epson Corporation Circuit substrate, electro-optical device and electronic appliances
CN101075642A (zh) * 2006-05-15 2007-11-21 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示基板
US20110240998A1 (en) * 2010-03-30 2011-10-06 Sony Corporation Thin-film transistor, method of manufacturing the same, and display device
CN102760488A (zh) * 2011-04-29 2012-10-31 株式会社半导体能源研究所 半导体器件
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
US20140326992A1 (en) * 2013-05-02 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140361295A1 (en) * 2012-01-31 2014-12-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US20150001534A1 (en) * 2013-06-27 2015-01-01 Au Optronics Corporation Thin film transistor and fabricating method thereof
JP2015056565A (ja) * 2013-09-13 2015-03-23 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
KR20150066867A (ko) * 2013-12-09 2015-06-17 엘지디스플레이 주식회사 초고해상도 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2015198223A (ja) * 2014-04-03 2015-11-09 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US9472649B1 (en) * 2015-12-09 2016-10-18 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for multi-zoned and short channel thin film transistors

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177120A (ja) * 1992-10-27 1994-06-24 Sony Corp 層間絶縁膜の形成方法
JP2001125510A (ja) * 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型ｅｌ表示装置
JPH10242474A (ja) * 1997-02-21 1998-09-11 Sony Corp 薄膜半導体装置
US20020000669A1 (en) * 1999-01-26 2002-01-03 Chorng-Ping Chang Device comprising thermally stable, low dielectric constant material
JP2001235765A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 液晶表示装置
US20030214042A1 (en) * 2002-02-01 2003-11-20 Seiko Epson Corporation Circuit substrate, electro-optical device and electronic appliances
CN101075642A (zh) * 2006-05-15 2007-11-21 Lg.菲利浦Lcd株式会社 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示基板
US20110240998A1 (en) * 2010-03-30 2011-10-06 Sony Corporation Thin-film transistor, method of manufacturing the same, and display device
CN102760488A (zh) * 2011-04-29 2012-10-31 株式会社半导体能源研究所 半导体器件
WO2012169397A1 (ja) * 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
US20140361295A1 (en) * 2012-01-31 2014-12-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US20140326992A1 (en) * 2013-05-02 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150001534A1 (en) * 2013-06-27 2015-01-01 Au Optronics Corporation Thin film transistor and fabricating method thereof
JP2015056565A (ja) * 2013-09-13 2015-03-23 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
KR20150066867A (ko) * 2013-12-09 2015-06-17 엘지디스플레이 주식회사 초고해상도 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2015198223A (ja) * 2014-04-03 2015-11-09 株式会社ジャパンディスプレイ 表示装置およびその製造方法
US9472649B1 (en) * 2015-12-09 2016-10-18 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for multi-zoned and short channel thin film transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119050132A (zh) * 2024-08-14 2024-11-29 武汉华星光电技术有限公司 半导体器件和电子器件

Also Published As

Publication number Publication date
CN112071915B (zh) 2025-07-22
US20200388709A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
JP5400019B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
TWI535034B (zh) 畫素結構及其製作方法
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
CN103403873B (zh) 偏移电极tft结构
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
TW201714296A (zh) 陣列基板、顯示裝置及陣列基板的製備方法
TW201104869A (en) Semiconductor device, method for manufacturing the same, and electronic device having the same
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
TW201140844A (en) Semiconductor device and manufacturing method thereof
TW201131767A (en) Semiconductor device and manufacturing method thereof
US9070775B2 (en) Thin film transistor
US7700995B2 (en) Semiconductor device and display device
JPWO2011043300A1 (ja) 半導体装置およびその製造方法
TW201417268A (zh) 薄膜電晶體陣列面板及包含其之有機發光二極體顯示器
CN103633147A (zh) 薄膜晶体管及其制造方法
CN107818987B (zh) 半导体装置及其制造方法和显示设备及其制造方法
CN112071915B (zh) 薄膜晶体管及其制造方法以及显示装置
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
CN111987168A (zh) 薄膜晶体管及其制造方法以及显示装置
CN106972062A (zh) 场效应晶体管及其制造方法,显示元件,显示装置,系统
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
CN1893116B (zh) 薄膜晶体管板及其制造方法
CN101300681B (zh) 半导体装置及其制造方法
TWI901466B (zh) 薄膜電晶體、畫素結構及薄膜電晶體的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant