[go: up one dir, main page]

CN111937155B - 用于低维材料的电触点 - Google Patents

用于低维材料的电触点 Download PDF

Info

Publication number
CN111937155B
CN111937155B CN201880092076.8A CN201880092076A CN111937155B CN 111937155 B CN111937155 B CN 111937155B CN 201880092076 A CN201880092076 A CN 201880092076A CN 111937155 B CN111937155 B CN 111937155B
Authority
CN
China
Prior art keywords
nanomaterial
layer
substrate
resist
soluble
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880092076.8A
Other languages
English (en)
Other versions
CN111937155A (zh
Inventor
萨穆埃尔·拉拉-阿维拉
谢尔盖·库巴特金
汉斯·赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grafinsco
Original Assignee
Grafinsco
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grafinsco filed Critical Grafinsco
Priority to CN202410951067.7A priority Critical patent/CN118829348A/zh
Publication of CN111937155A publication Critical patent/CN111937155A/zh
Application granted granted Critical
Publication of CN111937155B publication Critical patent/CN111937155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/22—Electronic properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及用于将电触点连接至由基板承载的纳米材料的方法。在纳米材料上提供至少一层的可溶性光刻抗蚀剂(104)。至少一层的抗蚀剂中的开口(106)露出纳米材料的表面部分(108)。去除(S104)纳米材料的露出的表面部分(108)的至少一部分，从而露出下面的基板和纳米材料的边缘(116)。金属(122)被沉积在至少露出的基板和纳米材料的边缘上，使得金属形成与纳米材料的电触点。从纳米材料去除(S108)可溶性光刻抗蚀剂的至少一部分，使得二维材料的至少一部分被露出。

Description

用于低维材料的电触点
技术领域
本发明涉及用于将电触点连接至由基板承载的纳米材料的方法。本发明还涉及用于电子装置的电连接结构，以及涉及电子装置。
背景技术
基于纳米材料(例如，二维材料)的电子装置的性能和可靠性至少部分取决于连接至纳米材料的电触点的质量。由于有关于使3D金属触点与低维材料连接的问题，对于二维材料制造低欧姆触点一直以来都是挑战。另外，关于制造连接至一维材料(例如，纳米管和纳米线)的电触点，也经受类似的问题。
一种有前景的用于电子应用的候选二维材料是单层石墨烯。然而，由于缺乏至金属触点的化学键合和金属触点下方的电特性的局部变形两者，因此对石墨烯形成高质量的电触点在传统上一直困难。
US2016/0240692描述了对上述问题的一种潜在的解决方案。US2016/0240692描述了制造对于由六方硼氮化物(hBN)封装的剥落的石墨烯薄片的一维边缘触点。该方法产生低欧姆触点，但是由于hBN薄片的微观尺寸和石墨烯薄片所需要的人工操作，因此不可扩展至现实应用中。
因此，看起来存在关于用于连接至纳米材料(例如，二维材料或一维材料)的电边缘触点的质量进行改进的需要。
发明内容
基于现有技术的上述和其他缺陷，本发明的目的是提供用于产生改进的电边缘触点的方法，改进的电边缘触点用于连接至至少一维的纳米材料。
根据本发明的第一方面，因此提供了一种用于将电触点连接至由基板承载的至少一维的纳米材料的方法，所述方法包括：提供基板，基板支承至少一维的纳米材料以及施加在纳米材料上的至少一层的可溶性光刻抗蚀剂，其中，至少一层的抗蚀剂中的开口露出纳米材料的一部分，其中，在开口中，至少一层的抗蚀剂的上部分延伸超过至少一层的抗蚀剂的下部分，从而形成悬垂部分，去除纳米材料的露出的部分的至少一部分，从而露出下面的基板和纳米材料的边缘，将金属至少沉积在纳米材料的边缘和所露出的基板上，金属形成与纳米材料的电触点，从纳米材料去除可溶性光刻抗蚀剂的至少一部分，使得纳米材料的至少一部分被露出。
本发明基于以下认识，通过合适的抗蚀剂的结构，可能经由抗蚀剂结构中的开口来去除纳米材料中的至少一部分，并且随后通过开口沉积金属。金属与通过去除纳米材料的一部分而形成的纳米材料的边缘进行电连接。在纳米材料已经被蚀刻掉的位置处，金属触点与纳米材料下的基板进行物理连接。从而，金属触点有利地强锚定至基板。此外，认识到的是，可以使用相对标准的制造工艺以可扩展的方式来制造与纳米材料的边缘进行电连接的金属触点，从而提供了获得至纳米材料的改进的电连接的较不复杂的方式。因此，本发明的方法使得能够改进产生用于纳米材料的金属触点的可扩展性。因此，使用本发明的概念，在单个制造流程中在同一基板上直接产生超过一个金属触点。
使用本发明的概念，不存在对现有技术方法中所建议的纳米材料的复杂封装的需要。此外，使用本发明的方法，在制造金属触点并且去除抗蚀剂之后，纳米材料可以被开口，用于功能化、封装、或任何其他进一步的处理。
使用本发明的概念，因此，相比于现有技术方法，可以以高产率可靠地制造低欧姆边缘金属触点。
纳米材料的边缘是指在纳米材料的一部分已经被蚀刻掉之后形成的纳米材料中的“台阶”或侧壁。因此，优选地，边缘是连接纳米材料的上表面与支承纳米材料的基板的侧壁部分。
纳米材料由基板支承包括：纳米材料的整个层直接或间接地(例如，经由另一材料)与基板接触。其还包括仅整个纳米材料的一部分直接或间接地(例如，经由另一材料)与基板接触，例如，纳米材料可以悬在腔上方或者通过基板上的孔悬着。
可溶性光刻抗蚀剂可以包括聚合物，并且通常被处理，用于产生为随后的制造步骤限定图案的分层结构。例如，可溶性光刻抗蚀剂可以被旋涂至基板上，在升高的温度下固化，并且例如，随后选择性地对紫外光或电子束暴露。在所谓的“正性”抗蚀剂的情况下，抗蚀剂的已经对，例如，紫外光、电子束、或X射线暴露的部分可以被溶解在合适的液体显影剂中。在“负性”抗蚀剂的情况下，没有对，例如，紫外光或电子束暴露的部分被显影剂溶解。注意的是，可溶性抗蚀剂和合适的显影剂是本领域技术人员本身已知的。
悬垂部分通常可以已知为“底切”。因此，在光刻抗蚀剂的剖面和抗蚀剂中的开口中，上部分延伸超过更靠近于基板的部分。
在一个实施方式中，至少一层可以包括三层可溶性光刻抗蚀剂，其中，相比于光刻抗蚀剂的其他两层，中间层在配置成溶解三层可溶性光刻抗蚀剂的显影剂中更快地可溶，其中，三层中的上层的一部分至少在底层的上方形成悬垂部分。以此方式，光刻抗蚀剂的有利的分层结构有助于用于形成电金属触点的进一步的制造步骤。
根据另一有利的实施方式，至少一层的抗蚀剂可以包括三层可溶性光刻抗蚀剂，其中，顶层抗蚀剂可溶于第一显影剂中，以及中间层和底层可溶于第二显影剂中，顶层抗蚀剂不可溶于第二显影剂中，中间层和底层不可溶于第一显影剂中，其中，三层中的上层的一部分至少在底层的上方形成悬垂部分。
存在若干可能的可溶性光刻抗蚀剂，一些示例是，P(MMA)和P(MMA)-MMA。例如，三层抗蚀剂可以包括包含P(MMA)的底层、包含AR-P6200.13的顶层以及包含P(MMA)-MMA的中间层。每个单独的层的厚度取决于特定的工艺和形成电触点的金属的期望的厚度。
底层抗蚀剂也延伸超过中间层到开口中。因此，在开口和光刻抗蚀剂的欧美中，相比于最上层和底层，在中间层中形成水平凹槽。
金属可以通过溅射、电子束蒸发、热蒸发或激光烧蚀来沉积。
根据本发明的概念的纳米材料是至少一维是纳米级的低维材料。根据本发明的概念的纳米材料至少一维意味着纳米材料的维度之一不在纳米级。例如，纳米材料可以是具有不在纳米级的沿着管的纵轴的一维的纳米管。然而，其他两个维度均处于纳米级。根据本发明的概念的纳米级大约为0.2nm至100nm。
纳米材料可以是二维材料，从而包括一个或更多个原子种类的单个原子层或几个原子层。
二维材料可以是一个或更多个原子种类的单个或几个原子层的相对大的层(有时称为片)，或者其可以是一个或更多个原子种类的单个或几个原子层的窄带(所谓的纳米带)。
二维材料可以是从其母材料剥落(即，割开)的任何二维材料，或者可以是通过化学气相沉积(CVD)在基板上生长或在基板上外延地生长的任何二维材料。
在可行的实现中，二维材料是外延石墨烯。石墨烯可以通过，例如，化学气相沉积来产生或者从SiC的热分解、机械剥落、分子束外延(MBE)生长等来产生。
优选地，基板是碳化硅，特别是当二维材料是外延石墨烯层或外延石墨烯纳米带时。
根据本发明的实施方式，去除纳米材料的露出的部分的至少一部分可以包括使用氧等离子体或其他反应性离子蚀刻工艺，来蚀刻纳米材料。由于氧等离子体对光刻抗蚀剂和基板是柔和的，因此对于当二维材料是石墨烯的情况，氧等离子体蚀刻是有利的。其他二维无机材料可能需要不同的蚀刻剂或技术。在二维材料的情况下，表面部分在抗蚀剂层的开口中露出。
根据本发明的第二方面，提供有用于电子装置的电连接结构，电连接结构包括：由基板承载的至少一维的纳米材料，纳米材料包括与基板表面部分相邻的边缘部分；锚定至基板表面部分且连接至纳米材料的边缘部分的金属触点，使得金属触点通过接触边缘部分来与纳米材料进行电连接。
纳米材料可以使用有机或无机分子功能化或者使用有机或无机电介质封装。因此，有机或无机分子可以沉积在纳米材料上。
本发明的另一实施方式、以及通过本发明的该第二方面的所获得的效果较大程度上类似于以上针对本发明的第一方面所描述的那些。
还提供有包括电连接结构的电子装置。电子装置可以是量子电阻标准装置、霍尔效应传感器、气体传感器、或化学电阻器中的任一种。
当研究所附权利要求和以下描述时，本发明的进一步的特征和本发明所具有的优点将变得明显。本领域技术人员认识到，在不脱离本发明的范围的情况下，可以组合本发明的不同特征以创建不同于以下描述的实施方式的实施方式。
附图说明
现在将参照示出了本发明的示例实施方式的附图来更详细地描述本发明的这些和其他方面，其中：
图1a-1d示意性地示出了用于产生用于电接触纳米材料的电连接的制造流程；
图2是根据本发明的实施方式的方法步骤的流程图。
图3a-3d示意性地示出了用于产生用于电接触纳米材料的电连接的制造流程；
图4a是用于电子装置的电连接结构的概念性的透视图；
图4b是图4a中所示的电连接结构的剖面；
图4c示出了用于电子装置的多个电连接结构；
图5概念性地示出了根据本发明的实施方式的示例的电子装置，以及
图6a-6f概念性地示出了用于获得具有纳米材料上的抗蚀剂的层的基板的一个可行的制造流程。
具体实施方式
在本详细描述中，主要参照包括石墨烯的二维材料的形式的纳米材料来描述本发明的概念的各种实施方式。然而，应当注意的是，这并不限制本发明的范围，本发明的范围同样可应用于从其母材料产生的任何二维材料或者在基板上生长的任何二维材料。因此，本发明的概念可应用于一个或更多个原子种类的单层原子层或几层原子层(即，多层)的形式的二维材料。在一些可行的实现中，纳米材料可以是一个或更多个原子种类的单层或几层原子层的窄带(所谓的纳米带)。此外，本发明的概念同样可应用于一维材料，例如，诸如碳纳米管的纳米管。
图1a-1d示意性地示出了用于产生用于电接触纳米材料的电连接的制造流程。
图1a示出了基板100，基板100上具有以二维材料102的形式的纳米材料的层。二维材料102可以是从其母材料产生的任何二维材料。在一个可行的实现中，二维材料102是由碳化硅基板100的热分解产生的外延石墨烯。其他可能性是通过化学气相沉积在基板上产生外延石墨烯。外延石墨烯可以是在碳化硅基板100上生长的晶片级(wafer scale)石墨烯。
示意性地示出了在二维材料102上的可溶性光刻抗蚀剂104的分层结构。可溶性光刻抗蚀剂104的分层结构可以包括至少一层的光刻抗蚀剂。
抗蚀剂层104中的开口106露出了二维材料102的表面部分108。表面部分108除去了开口106中的光刻抗蚀剂。当形成开口106时，获得所谓的“底切”。因此，上部分110延伸超过光刻抗蚀剂的下部分112，使得形成悬垂部分110。因此，开口106的宽度在上部分110处小于在下部分112处。
应当注意的是，纳米材料102同样地可以是纳米管(例如，碳纳米管)、或纳米线、或纳米带。
图1b概念性地示出了去除二维材料102的露出的表面部分108的至少一部分，以从而露出下面的基板部分114。此外，去除二维材料102的露出的表面部分108，导致在二维材料中形成边缘116。边缘116是在二维材料102与露出的基板部分114之间形成的台阶(即，包括侧壁)。边缘116将露出的基板部分114中的基板表面118连接至二维材料102的上表面120。
可以通过在露出的表面部分108上应用氧等离子体来执行去除露出的表面部分108。可以以10sccm的氧气流以50W和250mT施加氧等离子体大约一分钟。然而，用氧等离子体进行蚀刻的参数可以根据，例如，光刻抗蚀剂的厚度而变化，并且以上内容仅用作示例。可以使用其他蚀刻技术代替氧等离子体蚀刻，例如，使用除氧气外的其他种类来进行反应或者离子铣。氧等离子体蚀刻是有利的，因为其对光刻抗蚀剂104是柔和的。等离子体或离子的应用由箭头119指示。
如图1c中概念性地示出的，金属122至少被沉积在二维材料102的边缘116上和露出的基板部分114上。因此，金属122通过开口106沉积，并且沉积至二维材料102的边缘116上，以及露出的基板部分114上。沉积在露出的基板部分114上的金属122被直接沉积在基板100上，因此，其实现形成在开口106中的金属触点124(包括金属122)的强锚定。二维材料102与金属触点124之间在边缘116处的物理接触提供了二维材料102与金属触点124之间的电连接。一个可行的示例的金属触点配置包括在通过物理气相沉积而沉积的大约80nm的金层下方的大约5nm的钛。另一示例是溅射约20nm的铌氮化的层(它在其临界温度以下是超导的)。
现在转至图1d。通过所谓的剥离工艺去除可溶性光刻抗蚀剂104，以去除沉积在可溶性光刻抗蚀剂104上的金属122和可溶性光刻抗蚀剂104的至少一部分。因此，金属触点124被留下，在表面部分114处锚定至基板102，并且电连接至二维材料102的边缘116。
金属可以通过，例如，物理气相沉积(例如，电子束、热蒸发、或溅射)来沉积。
二维材料102可以是生长在包括碳化硅的基板100上的石墨烯，或者通过将石墨烯转移至硅基板上而产生的。
图2是根据本发明的实施方式的方法步骤的流程图。在步骤S102中，提供基板，基板支承纳米材料以及施加在纳米材料上的至少一层的可溶性光刻抗蚀剂。至少一层的抗蚀剂中的开口露出纳米材料的表面部分。在开口中，至少一层的光刻抗蚀剂的上部分延伸超过至少一层的光刻抗蚀剂的下部分。以这种方式，形成悬垂部分。随后，在步骤S104中，从基板去除纳米材料的露出的表面部分的至少一部分，从而露出下面的基板和纳米材料的边缘。在步骤S106中，金属至少被沉积在纳米材料的边缘和所露出的基板上。金属形成与纳米材料的电触点。此外，在步骤S108中，从纳米材料去除可溶性光刻抗蚀剂的至少一部分，使得露出纳米材料的至少一部分。纳米材料至少是一维的，并且可以是例如二维材料或纳米管、或者纳米管的集合。
图3a示出了基板100可以设置有三层可溶性光刻抗蚀剂301、302和303。光刻抗蚀剂的这种分层结构提供了形成悬垂部分110的可靠的方式，即，“底切”。类似于图1b，在图3b中，使用例如，氧等离子体，从基板100去除二维材料102(或者根据可行的实现方式的纳米管102)的露出的表面部分108。因此，露出在二维材料102的已去除的露出的部分108的下方的基板部分114。此外，二维材料的边缘部分116被露出。如图3c中所示，金属122被沉积在二维材料102的边缘116上和露出的基板部分114上。去除三层可溶性光刻抗蚀剂301、302、303以及光刻抗蚀剂层301最上面的金属122，留下锚定至露出的基板部分114且连接至边缘116的金属触点124，如图3d中所示。
相比于抗蚀剂的其他两层301和303，中间层302在配置成溶解三层可溶性抗蚀剂的显影剂中更快地可溶。因此，当产生抗蚀剂的分层结构时，中间层将在分层结构中的上层301的下方形成凹槽。因此，三层中的上层的一部分110至少在底层303的上方形成悬垂部分。
在一个可行的实现中，顶层抗蚀剂301可溶于第一显影剂中。此外，抗蚀剂的中间层302和底层可溶于第二显影剂中，顶层301不可溶于第二显影剂中，或者至少基本上较慢地溶于第二显影剂中。因此，首先，使用第一显影剂在顶层301中限定开口。接下来，使用第二显影剂使中间层302和底层部分地溶解。中间层被第二显影剂更快地溶解，从而在底303与上层301之间形成凹槽或侧向腔210，使得通过在合适的持续时间内显影而形成底切。
层301可以是光刻抗蚀剂AR-P 6200.13(在邻二甲苯中显影)，中间层302可以是P(MMA-MAA)，以及底层303可以是PMMA，两者均在异丙醇和水的混合物(或者溶解在异丙醇中的甲基异丁酮)中显影。
然而，光刻抗蚀剂的层可以包括其他可能的光刻抗蚀剂以及它们相应的显影剂溶液，并且以上内容仅用作示例。例如，AR-P 6200.13可以用S1813代替，以及PMMA可以用LOR3A代替。还可以采用负性抗蚀剂，例如，UVN2300和ma-NA2401。
金属122可以包括具有典型的厚度为约至的金、铝、钛、钯、铬铌、氮化铌等。
可以通过本领域技术人员本身已知的旋涂、以及化学气相沉积、和物理气相沉积来执行施加抗蚀剂层。
图4a是用于电子装置的电连接结构400的概念性的透视图，以及图4b是图4a中所示的电连接结构400的剖面。电连接结构400可以用于将基板100上的电子装置(未示出)电连接至外部电路(未示出)。电连接结构400包括由基板100承载的二维材料102的层。在一个可行的实现中，二维材料102石墨烯由碳化硅基板100承载。例如，石墨烯可以通过碳化硅的热分解来产生。此外，金属触点124被锚定至与二维材料102的边缘部分116相邻的基板表面部分114。在平行于基板100表面的平面中，金属触点124的尺寸可以是，例如，300μm×300μm、100μm×100μm、10μm×10μm、1μm×1μm，但是尺寸和形状可以是任意的，并且金属触点的几何形状仅由基板尺寸限制(例如，金属触点可以是由以上测量指示的正方形、矩形、多边形、圆形、椭圆形等)，并且在本发明的范围内，但是在此，以上尺寸用作示例。金属触点124通过接触边缘部分116而与二维材料102进行电连接。此外，如图4c中所示，多个金属触点124可以被形成，并且连接至二维材料102的相应的边缘部分。
图5是示例的概念性的电子装置500的示意性的顶视图。在此，电子装置被示出为霍尔棒(Hall bar)501或者示出为用于测量磁场强度的霍尔效应传感器，通过在装置中使用量子霍尔效应，霍尔棒501可以用作量子电阻标准的实施方式或实现。
电子装置500可以使用常规的光刻法来制造，例如，使用本领域技术人员本身已知的电子束光刻法和/或光刻术。
电子装置500包括连接至二维材料102的至少四个金属触点。布置两个金属触点502、504，用于使得电流(I)能够沿x方向(霍尔棒500的纵向方向)通过二维材料。两个连接焊盘506、508被布置为输出端口，当电流(I)在装置500中沿纵向方向(x)通过二维材料时，输出端口用于测量横向电压(Vxy)。两个连接焊盘506、508沿横向方向(y)在空间上分离。此外，可以沿纵向方向(x)在连接焊盘506与同连接焊盘506在空间上分离的另外的连接焊盘510之间测量纵向电压(Vxx)。例如，霍尔棒501的尺寸可以是：w＝5mm×L＝3mm、w＝30μm×L＝100μm、W＝2μm×L＝10μm。金属触点502、504、506、508和510中的每一个均被制造并且连接至参照先前附图所描述的二维材料102的边缘。例如，其他可能的电子装置可以是气体传感器和化学电阻器。
图1a和图3a中所示的分层的抗蚀剂结构可以以各种方式来实现，用于提供具有纳米材料和可溶性光刻抗蚀剂的基板。在此将简要描述一种可行的方式。图6a示出了其上具有纳米材料的基板。接下来，在图6b中，例如，通过旋涂和在升高的温度处烘烤，第一光刻抗蚀剂的层已经被施加至纳米材料。抗蚀剂303可以是P(MMA)(例如，大约100nm厚)。在图6c中，通过旋涂和在升高的温度处烘烤，已经添加了抗蚀剂的第二层302，在此为P(MMA-MAA)的形式(例如，大约280nm厚)。最后，通过旋涂和在升高的温度处烘烤，来添加顶层抗蚀剂301。顶层301可以是AR-P6200(例如，大约180nm厚，AR-P6200是正电子束抗蚀剂，并且在本文中用作示例的电子束抗蚀剂，同样地可以应用其他抗蚀剂)。在该特定的示例中，光刻抗蚀剂是电子束敏感抗蚀剂，然而，存在其他替选方案。因此，抗蚀剂的层301-303通过电子束(e)露出，如图6e中概念性地示出的。
在以合适的显影剂组合进行显影之后，在此，首先，顶层301可以在邻二甲苯中显影(大约30秒)，以及其他两层302和303可以在异丙醇(例如，大约93％)和水(例如，大约7％)的混合物中显影(进行大约40s)，获得抗蚀剂的层中的具有悬垂部分110的期望的开口106。
注意的是，在图6f以及图1a和图3a)中概念性地示出的用于提供分层的抗蚀剂结构的方案仅用作示例，并且多个其他可行的方案可以提供相同的结果。不管图6f(以及图1a和图3a)中如何概念性地示出了获得的分层的抗蚀剂结构，本发明都是可应用的。
本领域技术人员认识到，本发明并不限于以上描述的优选的实施方式。相反，在所附权利要求的范围内，许多修改和变化是可能的。
在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一(a)”或“一个(an)”不排除多个。单个处理器或其他单元可以执行权利要求中列举的若干项的功能。在互不相同的从属权利要求中列举某些措施的纯粹的事实不表明这些措施的组合不能被有利地使用。权利要求中的任何附图标记不应当解释为限制范围。

Claims (14)

1.一种用于将电触点连接至由基板支承的至少一维的纳米材料的方法，所述方法包括：
-提供(S102)基板(100)，所述基板(100)支承至少一维的纳米材料(102)以及施加在所述纳米材料(102)上的至少一层的可溶性光刻抗蚀剂(104)，其中，所述至少一层的抗蚀剂中的开口(106)露出所述纳米材料(102)的一部分(108)，其中，在所述开口(106)中，所述至少一层的抗蚀剂的上部分(110)延伸超过所述至少一层的抗蚀剂的下部分(112)，从而形成悬垂部分，
其中，所述至少一层的可溶性光刻抗蚀剂包括三层可溶性光刻抗蚀剂，其中，顶层的抗蚀剂能够溶于第一显影剂中，而中间层和底层能够溶于第二显影剂中，所述顶层的抗蚀剂不能溶于所述第二显影剂中，所述中间层和所述底层不能溶于所述第一显影剂中，其中，所述三层中的上层的一部分在至少所述底层的上方形成所述悬垂部分，
-去除(S104)所述纳米材料的所露出的部分(108)的至少一部分，从而露出下面的基板和所述纳米材料的边缘(116)，
-将金属(122)沉积(S106)在至少所述纳米材料的所述边缘和所露出的基板上，所述金属形成与所述纳米材料的电触点，
-从所述纳米材料去除(S108)所述可溶性光刻抗蚀剂的至少一部分，使得所述纳米材料的至少一部分被露出。
2.根据权利要求1所述的方法，其中，所述纳米材料是二维材料、纳米管、纳米带或纳米线。
3.根据权利要求2所述的方法，其中，所述二维材料是石墨烯。
4.根据权利要求1所述的方法，其中，所述底层的抗蚀剂延伸超过所述中间层至所述开口中。
5.根据权利要求1至4中任一项所述的方法，其中，所述金属通过物理气相沉积来沉积。
6.根据权利要求5所述的方法，其中，所述金属通过溅射来沉积。
7.根据权利要求5所述的方法，其中，所述金属通过电子束蒸发来沉积。
8.根据权利要求5所述的方法，其中，所述金属通过热蒸发来沉积。
9.根据权利要求5所述的方法，其中，所述金属通过激光烧蚀来沉积。
10.根据权利要求1至4中任一项所述的方法，其中，所述基板包括碳化硅或硅。
11.根据权利要求1至4中任一项所述的方法，其中，去除所述纳米材料的所露出的部分的至少一部分包括：使用反应性离子蚀刻来蚀刻所述纳米材料。
12.根据权利要求11所述的方法，其中，反应性离子蚀刻是氧等离子体蚀刻。
13.根据权利要求11所述的方法，其中，反应性离子蚀刻是离子铣。
14.根据权利要求2所述的方法，其中，所述纳米材料是单层或多层二维材料。
CN201880092076.8A 2018-04-03 2018-12-06 用于低维材料的电触点 Active CN111937155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410951067.7A CN118829348A (zh) 2018-04-03 2018-12-06 电连接结构及电子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1850366A SE541523C2 (en) 2018-04-03 2018-04-03 Electrical contacts for low dimensional materials
SE1850366-4 2018-04-03
PCT/SE2018/051258 WO2019194713A1 (en) 2018-04-03 2018-12-06 Electrical contacts for low dimensional materials

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410951067.7A Division CN118829348A (zh) 2018-04-03 2018-12-06 电连接结构及电子装置

Publications (2)

Publication Number Publication Date
CN111937155A CN111937155A (zh) 2020-11-13
CN111937155B true CN111937155B (zh) 2024-08-06

Family

ID=68101556

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880092076.8A Active CN111937155B (zh) 2018-04-03 2018-12-06 用于低维材料的电触点
CN202410951067.7A Pending CN118829348A (zh) 2018-04-03 2018-12-06 电连接结构及电子装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410951067.7A Pending CN118829348A (zh) 2018-04-03 2018-12-06 电连接结构及电子装置

Country Status (5)

Country Link
US (2) US11950515B2 (zh)
EP (1) EP3776662B1 (zh)
CN (2) CN111937155B (zh)
SE (1) SE541523C2 (zh)
WO (1) WO2019194713A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE541523C2 (en) * 2018-04-03 2019-10-29 Graphensic Ab Electrical contacts for low dimensional materials
GB2585844B (en) * 2019-07-16 2022-04-20 Paragraf Ltd Method of forming conductive contacts on graphene
EP4391022A1 (en) * 2022-12-23 2024-06-26 Graphenea Semiconductor S.L.U. Graphene device and method of metallizing a graphene device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198418B2 (ja) * 2002-08-14 2008-12-17 富士通株式会社 微細ｔ型電極の製造方法
JP5708493B2 (ja) 2009-11-13 2015-04-30 富士通株式会社 半導体装置及びその製造方法
KR101140288B1 (ko) * 2010-01-26 2012-04-27 서울대학교산학협력단 희생층을 이용한 나노 스케일의 티형 게이트 제조방법
KR101791938B1 (ko) 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
TWI455212B (zh) * 2012-01-11 2014-10-01 Univ Nat Chiao Tung 形成一ｔ型閘極結構的方法
CN103035492B (zh) * 2012-05-28 2015-06-03 上海华虹宏力半导体制造有限公司 半导体器件中双层保护层的制作工艺方法
CN103295912B (zh) 2013-05-21 2015-12-02 中国电子科技集团公司第十三研究所 一种基于自对准技术的石墨烯晶体管制造方法
WO2015021479A1 (en) 2013-08-09 2015-02-12 The Trustees Of Columbia University In The City Of New York Systems and methods for assembling two-dimensional materials
US20150235856A1 (en) 2014-02-20 2015-08-20 Raytheon Company Semiconductor structures having t-shaped electrodes
KR102216543B1 (ko) 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
DE102014222749B3 (de) 2014-11-07 2015-12-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Kontaktstruktur zwischen einem Kantenabschnitt eines 2D-Materials und einem Metall
US9379327B1 (en) 2014-12-16 2016-06-28 Carbonics Inc. Photolithography based fabrication of 3D structures
JP2017050419A (ja) 2015-09-02 2017-03-09 株式会社東芝 半導体装置とその製造方法
US10199553B1 (en) 2015-11-05 2019-02-05 Massachusetts Institute Of Technology Shielded through via structures and methods for fabricating shielded through via structures
US9698363B1 (en) 2015-12-30 2017-07-04 International Business Machines Corporation RF-transistors with self-aligned point contacts
US9748334B1 (en) 2016-02-18 2017-08-29 International Business Machines Corporation Fabrication of nanomaterial T-gate transistors with charge transfer doping layer
JP6659956B2 (ja) 2016-05-31 2020-03-04 富士通株式会社 ショットキーバリアダイオード及び電子装置
FR3052593B1 (fr) 2016-06-13 2018-06-15 Commissariat Energie Atomique Procede de fabrication d'un contact electrique sur une structure
US10910473B2 (en) 2016-06-13 2021-02-02 Cornell University Apparatuses with atomically-thin ohmic edge contacts between two-dimensional materials, methods of making same, and devices comprising same
CN105977147B (zh) * 2016-07-29 2020-03-31 中国电子科技集团公司第十三研究所 一种用于纳米栅制备的无损伤自终止刻蚀方法
KR102618541B1 (ko) 2016-08-04 2023-12-28 삼성전자주식회사 이차원 물질층을 포함하는 전자 소자
SE541523C2 (en) * 2018-04-03 2019-10-29 Graphensic Ab Electrical contacts for low dimensional materials

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
0.15 μm T-gate E-beam lithography using crosslinked P(MMAMMA) developed in ortho-xylene resulting in high contrast and high plasma stability for dry etched recess gate pseudomorphic MODFETs for MMIC production;A. Hülsmann 等;《Microelectronic Engineering》;第23卷(第1-4期);第437-440页正文部分 *
Improvement of graphene–metal contact resistance by introducing edge contacts at graphene under metal;Seung Min Song 等;《APPLIED PHYSICS LETTERS》;第104卷(第18期);第183506-1页至第183506-3页正文部分 *
Making consistent contacts to graphene: effect of architecture and growth induced defects;B Krishna Bharadwaj 等;《Nanotechnology》;第27卷(第20期);第1-6页正文部分 *
Seung Min Song 等.Improvement of graphene–metal contact resistance by introducing edge contacts at graphene under metal.《APPLIED PHYSICS LETTERS》.2014,第104卷(第18期),第183506-1页至第183506-3页正文部分. *
The formation of multilayer resist mask for transistor T-gates fabrication using electron-beam lithography;Ekaterina V. Anishchenko 等;《2011 International Conference and Seminar on Micro/Nanotechnologies and Electron Devices Proceedings》;第146-149页正文部分 *

Also Published As

Publication number Publication date
CN111937155A (zh) 2020-11-13
SE1850366A1 (en) 2019-10-04
US20210043830A1 (en) 2021-02-11
EP3776662A1 (en) 2021-02-17
SE541523C2 (en) 2019-10-29
US11950515B2 (en) 2024-04-02
US20240244984A1 (en) 2024-07-18
EP3776662A4 (en) 2021-12-29
EP3776662C0 (en) 2025-04-23
CN118829348A (zh) 2024-10-22
WO2019194713A1 (en) 2019-10-10
EP3776662B1 (en) 2025-04-23

Similar Documents

Publication Publication Date Title
US20240244984A1 (en) Electrical contacts for low dimensional materials
US7161168B2 (en) Superlattice nanopatterning of wires and complex patterns
Cui et al. Nanogap electrodes towards solid state single‐molecule transistors
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
KR101831017B1 (ko) 그래핀 나노리본의 제조방법 및 이에 의해 제조된 나노리본을 포함하는 센서
CN103890580A (zh) 用于处理单分子的设备
CN102119363A (zh) 用于光刻的高深宽比模板、制作相同模板的方法、以及这种模板在纳米级基板射孔中的应用
CN113302760A (zh) 制造方法
Auzelyte et al. Large area arrays of metal nanowires
KR100405974B1 (ko) 카본나노튜브의 수평 성장 방법
WO2014076613A1 (en) Method for patterning of graphene and graphene like materials
CN1961259B (zh) 超晶格的制造和使用
JP2006128438A (ja) ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
KR101355930B1 (ko) 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
CN102107847A (zh) 一种制备三维微纳器件的方法
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
JP7730020B2 (ja) グラフェン光センサの製造方法
US8058644B1 (en) Nanostructure for molecular electronics comprising collinear metal lines defining precise nanoscale gap
KR101081717B1 (ko) 나노선 성장용 촉매 패턴 형성 방법, 이를 이용한 나노선 형성 방법 및 그 방법으로 형성된 나노선을 이용한 나노선 소자
KR100590440B1 (ko) 저압화학 기상증착 공정을 이용한 나노 전극 구조물 제조방법
WO2005087655A1 (en) Manufacturing method for molecular rulers
KR100785522B1 (ko) 치환 도금법을 이용한 금속 구조체 및 탄소나노튜브제조방법
JP2020510993A (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
KR20250027672A (ko) 스텐실 마스크 및 리소그래피 제작에서 그의 용도
TW202534026A (zh) 包含碳奈米管的奈米機電裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant