[go: up one dir, main page]

CN111937120B - 多孔和纳米多孔半导体材料及其制造 - Google Patents

多孔和纳米多孔半导体材料及其制造

Info

Publication number
CN111937120B
CN111937120B CN201980023528.1A CN201980023528A CN111937120B CN 111937120 B CN111937120 B CN 111937120B CN 201980023528 A CN201980023528 A CN 201980023528A CN 111937120 B CN111937120 B CN 111937120B
Authority
CN
China
Prior art keywords
npsi
mos
shows
etching
pores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980023528.1A
Other languages
English (en)
Other versions
CN111937120A (zh
Inventor
布伦丹·德里克·史密斯
杰弗里·C·格罗斯曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of CN111937120A publication Critical patent/CN111937120A/zh
Application granted granted Critical
Publication of CN111937120B publication Critical patent/CN111937120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D67/00—Processes specially adapted for manufacturing semi-permeable membranes for separation processes or apparatus
    • B01D67/0039—Inorganic membrane manufacture
    • B01D67/0053—Inorganic membrane manufacture by inducing porosity into non porous precursor membranes
    • B01D67/006—Inorganic membrane manufacture by inducing porosity into non porous precursor membranes by elimination of segments of the precursor, e.g. nucleation-track membranes, lithography or laser methods
    • B01D67/0062—Inorganic membrane manufacture by inducing porosity into non porous precursor membranes by elimination of segments of the precursor, e.g. nucleation-track membranes, lithography or laser methods by micromachining techniques, e.g. using masking and etching steps, photolithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D67/00—Processes specially adapted for manufacturing semi-permeable membranes for separation processes or apparatus
    • B01D67/0081—After-treatment of organic or inorganic membranes
    • B01D67/0083—Thermal after-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D69/00—Semi-permeable membranes for separation processes or apparatus characterised by their form, structure or properties; Manufacturing processes specially adapted therefor
    • B01D69/02—Semi-permeable membranes for separation processes or apparatus characterised by their form, structure or properties; Manufacturing processes specially adapted therefor characterised by their properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D71/00—Semi-permeable membranes for separation processes or apparatus characterised by the material; Manufacturing processes specially adapted therefor
    • B01D71/02—Inorganic material
    • B01D71/021—Carbon
    • B01D71/0211—Graphene or derivates thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D71/00—Semi-permeable membranes for separation processes or apparatus characterised by the material; Manufacturing processes specially adapted therefor
    • B01D71/02—Inorganic material
    • B01D71/0213—Silicon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2325/00—Details relating to properties of membranes
    • B01D2325/02—Details relating to pores or porosity of the membranes
    • B01D2325/021—Pore shapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2325/00—Details relating to properties of membranes
    • B01D2325/02—Details relating to pores or porosity of the membranes
    • B01D2325/028—Microfluidic pore structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2325/00—Details relating to properties of membranes
    • B01D2325/02—Details relating to pores or porosity of the membranes
    • B01D2325/0283—Pore size
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2325/00—Details relating to properties of membranes
    • B01D2325/02—Details relating to pores or porosity of the membranes
    • B01D2325/0283—Pore size
    • B01D2325/02832—1-10 nm

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)

Abstract

描述了用于形成多孔或纳米多孔半导体材料的方法。所述方法允许在半导体材料中以有利的孔尺寸、间距、孔体积、材料厚度和其他方面形成阵列孔或纳米孔。还提供了多孔和纳米多孔材料。

Description

多孔和纳米多孔半导体材料及其制造
相关申请的交叉引用
本申请根据35 U.S.C.§119(e)要求于2018年4月5日提交的美国临时申请序列号62/653,266的权益，其内容通过引用整体并入本文。
本申请还通过引用将2017年3月17日提交的并于2017年9月21日作为美国专利公开第US 2017/0271459号公开的美国专利申请序列号15/462,620整体并入。
技术领域
本文描述的方面一般地涉及多孔和/或纳米多孔半导体材料以及相关方法和应用。
背景技术
纳米多孔半导体材料的生产对于许多当前的和潜在的应用(包括纳滤、热电材料、电池电极、光伏和催化)是重要的。在这些和其他应用的每个中，已经发现具有减小的孔尺寸、减小的孔间间距和增加的孔纵横比的纳米多孔半导体是有利的。然而，尽管纳米制造技术当前取得了进步，但是对于这些设计变量，纳米多孔半导体材料正在接近可及参数空间的极限。
因此，需要改进的方法用于生产纳米多孔半导体材料。
发明内容
本公开涉及纳米多孔半导体材料的合成。某些实施方案涉及利用金属辅助化学蚀刻法的合成技术。
在一个实施方案中，多孔半导体材料包括半导体材料和在半导体材料中的多个孔。多个孔的平均孔径小于20nm，并且多个孔限定了至少0.1％的如将总孔体积除以总孔体积加固体材料体积测量的总体积孔隙率。至少0.05％的孔从一个表面贯穿材料至相反的或不同的表面，以及材料具有为材料的最小截面的厚度，并且所述厚度为至少0.05微米。
在另一个实施方案中，用于形成纳米多孔图案化材料的方法包括用纳米多孔半导体膜覆盖材料的一部分，以及通过纳米多孔半导体膜蚀刻材料的一部分。纳米多孔半导体膜包括平均孔径小于20nm且平均纵横比大于500:1的孔。
当结合附图考虑时，本发明的其他优点和新特征将由以下本发明的多个非限制性实施方案的详细描述而变得明显。在本说明书与通过引用并入的文献包括矛盾和/或不一致的公开内容的情况下，应当以本说明书为准。
附图说明
将参照附图通过实例的方式描述非限制性实施方案，附图是示意性的并且不旨在按比例绘制。在图中，示出的每个相同或几乎相同的部件通常由单一数字表示。为了清楚起见，并非每个部件都标记在每个图中，在不需要图示以使本领域普通技术人员理解本发明的情况下，也没有示出本发明的每个实施方案的每个部件。在图中：
图1A是具有滴铸(drop-cast)的裸露50nm金纳米颗粒的晶体Si基底在MACE之前的SEM图像的再现；
图1B是与图1A中所示相似的Si基底在MACE之后的SEM图像的再现；
图1C是常规MACE工艺的示意图；
图1D是根据一个实施例的具有滴铸的10nm芯SiO2-AuNP的晶体Si基底在MACE之前的SEM图像的再现；
图1E是与图1D相似的晶体Si基底在MACE之后的SEM图像的再现，示出了根据一个实施例的纳米多孔Si材料；
图1F是根据一些实施方案的改进的MACE工艺的示意图；
图2A是根据一个实施例的滴铸在Si基底上的5nm SiO2-AuNP的TEM图像的再现；
图2B是根据一个实施例的滴铸在Si基底上的10nm SiO2-AuNP的TEM图像的再现；
图2C是根据一个实施例的滴铸在Si基底上的5nm SiO2-AuNP的SEM图像的再现；
图2D是根据一个实施例的滴铸在Si基底上的10nm SiO2-AuNP的SEM图像的再现；
图3A是根据一个实施例的滴铸的5nm SiO2-AuNP催化MACE 15分钟的SEM图像的再现；
图3B是根据一个实施例的滴铸的5nm SiO2-AuNP催化MACE 30分钟的SEM图像的再现；
图3C是根据一个实施例的滴铸的5nm SiO2-AuNP催化MACE 60分钟的SEM图像的再现；
图3D是根据一个实施例的滴铸的10nm SiO2-AuNP催化MACE 15分钟的SEM图像的再现；
图3E是根据一个实施例的滴铸的10nm SiO2-AuNP催化MACE 30分钟的SEM图像的再现；
图3F是根据一个实施例的滴铸的10nm SiO2-AuNP催化MACE 60分钟的SEM图像的再现；
图4A是根据一个实施例的使用滴铸的5nm SiO2-AuNP经由60分钟的改进的mace生产的NPSi的SEM图像的再现；
图4B是图4A中所示的NPSi材料的Au芯尺寸分布和孔尺寸分布的直方图；
图4C是根据一个实施例的使用滴铸的10nm SiO2-AuNP经由60分钟的改进的mace生产的NPSi的SEM图像的再现；
图4D是图4C中所示的NPSi材料的Au芯尺寸分布和孔尺寸分布的直方图；
图5A是根据一个实施例的用5nm SiO2-AuNP经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图5B是根据一个实施例的用10nm SiO2-AuNP经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图5C是示出图5B的SEM图像的EDS分析的图；
图6A是根据一个实施例的用5nm SiO2-AuNP和30分钟的蚀刻时间经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图6B是根据一个实施例的用5nm SiO2-AuNP和60分钟的蚀刻时间经由改进的MACE工艺生产的FIB研磨的NPSi的SEM截面图像的再现；
图7A是根据一个实施例的用滴铸的5nm SiO2-AuNP和30分钟的蚀刻时间经由改进的MACE工艺生产的NPSi样品紧接在蚀刻之后的SEM图像的再现；
图7B是在使图7A的NPSi样品处于空气中两个月之后样品的SEM图像的再现；
图8A是根据一个实施例的Si基底上的溅射的Ag岛的SEM图像的再现；
图8B是根据一个实施例的Si基底上的溅射的Ag岛的TEM图像的再现；
图8C是示出由图8B的TEM图像计算的Ag岛尺寸的直方图的图；
图9A是根据一个实施例的Si基底上的溅射的Au岛的SEM图像的再现；
图9B是根据一个实施例的Si基底上的溅射的Au岛的TEM图像的再现；
图9C是示出由图9B的TEM图像计算的Au岛尺寸的直方图的图；
图10A是示出由图8B的TEM图像计算的Ag岛之间的间距的直方图的图；
图10B是示出由图9B的TEM图像计算的Au岛之间的间距的直方图的图；
图11A是根据一个实施例的用溅射的Au岛催化剂蚀刻的NPSi的SEM图像的再现；
图11B是根据一个实施例的用溅射的Ag岛催化剂蚀刻的NPSi的SEM图像的再现；
图11C是根据一个实施例的用溅射的Au岛催化剂蚀刻的NPSi的SEM截面图像的再现；
图11D是根据一个实施例的用溅射的Ag岛催化剂蚀刻的NPSi的SEM截面图像的再现；
图12A是根据一个实施例的用于制备NPSi样品的平面薄片的方法的示意图；
图12B是根据一个实施例的平面薄片的TEM视角的示意图；
图12C是根据一个实施例的未暴露于MACE工艺的天然Si的平面薄片样品的TEM图像的再现；
图12D是根据一个实施例的用溅射的Au催化剂蚀刻的NPSi的平面样品的TEM图像的再现；
图13是示出根据一个实施例的用溅射的Au和Ag催化剂蚀刻并用TiO2涂覆的NPSi的反射光谱的图。
图14A是根据一个实施例的用溅射的Au岛蚀刻并用TiO2涂覆的NPSi的SEM截面图像的再现；
图14B是示出根据一个实施例的图14A在两个不同的点处的SEM图像的EDS能谱的图；
图15示出根据一个实施例的经ALD涂覆的NPSi的XPS分析的图；
图16A示出根据一个实施例的单硅掩模芯片上的5个晶体Si窗口的光学显微镜图像；
图16B示出根据一个实施例的涂覆有Ag纳米岛催化剂的Si窗口的TEM图像；
图16C示出根据一个实施例的多孔Si窗口在1分钟的MACE之后的TEM图像；
图16D示出根据一个实施例的15μm厚度的约1cm2NPSi掩模的照片；
图16E示出图16D的15μm厚的NPSi掩模的SEM截面图像；
图16F示出图16E的NPSi掩模的底表面的SEM图像；
图17A是根据一个实施例的用于纳米多孔单层材料的NPSi辅助图案化过程和随后的用于控制孔隙率的热退火过程的示意图；
图17B示出根据一个实施例的在Si/SiO2基底上的原始MoS2域的SEM图像；
图17C示出根据一个实施例的在经历图案化过程之后的单个三角形MoS2域的SEM图像；
图17D示出根据一个实施例的通过薄的NPSi掩模经由选择性蚀刻生产的纳米多孔MoS2域的SEM图像；
图17E示出来自与图17D中所示的相同基底的星形纳米多孔MoS2域的SEM图像；
图17F描绘了图17E中的框指出的区域的放大图；
图17G示出根据一个实施例的纳米多孔MoS2域的高放大倍数SEM图像；
图17H是根据一个实施例的在使用NPSi掩模进行O2等离子体蚀刻之后的纳米多孔WS2域的SEM图像；
图17I是图17H中所示的样品的放大图；
图17J是图17H中所示的样品的另一个放大图；
图18A示出根据一个实施例的在通过NPSi掩模进行O2等离子体处理之后的MoS2域的SEM图像；
图18B示出图18A的MoS2域在空气中进行30分钟的热退火之后的SEM图像；
图18C示出来自与图18B的样品相同的样品的MoS2域在60分钟的退火之后的SEM图像；
图18D示出来自与图18B的样品相同的样品的MoS2域在100分钟的退火之后的SEM图像；
图18E示出图18A的样品的放大图，并且示出直径为约70nm的独立的孔；
图18F示出图18B的样品的放大图，并且示出在单层MoS2中产生的扩大的孔的纳米图案；
图18G示出图18C的样品的放大图，并且示出进一步膨胀且会聚的孔；
图18H示出图18D的样品的放大图，并且示出MoS2薄片和氧化的MoS2颗粒；
图18I是根据一个实施例的对于经O2等离子体蚀刻的样品的MoS2边缘密度和孔隙率相对于热退火时间的图。
图18J示出根据一个实施例的在O2等离子体处理和60分钟的热退火之后，MoS2域的一半位于NPSi蚀刻掩模上和一半位于非多孔硅上的SEM图像；
图18K示出根据一个实施例的原始MoS2域在空气中进行100分钟的热退火之后的SEM图像；
图19A是根据一个实施例的原始MoS2域在热退火后的归一化光致发光光谱的图；
图19B是根据一个实施例的纳米多孔MoS2域在热退火直至70分钟后的归一化PL光谱的图；
图19C是图19B的实例的纳米多孔MoS2域在继续热退火后的归一化PL光谱的图；
图19D是根据一个实施例的原始MoS2域在热退火后的归一化拉曼光谱的图；
图19E是根据一个实施例的纳米多孔MoS2域在热退火后的归一化拉曼光谱的图；
图19F是根据一个实施例的对于纳米图案化的MoS2域和原始MoS2域的相对最大PL强度随着退火时间的变化而变化的图；
图20A是根据一个实施例的原始MoS2域在直接O2等离子体处理之前和之后的归一化PL光谱的图；
图20B是根据一个实施例的原始MoS2域在直接O2等离子体处理之前和之后的归一化拉曼光谱的图；
图20C示出根据一个实施例的原始MoS2域在1秒的直接O2等离子体处理之后的SEM图像；
图20D示出图20C的实例在更高的放大倍数下的SEM图像；
图20E示出图20D的实例在更高的放大倍数下的SEM图像；
图20F示出根据一个实施例的原始MoS2域在10秒的直接O2等离子体处理之后的SEM图像；
图20G示出图20F的实例在更高的放大倍数下的SEM图像；
图20H示出图20G的实例在更高的放大倍数下的SEM图像；
图21A是根据一个实施例的用于生产NPSi膜的方法的示意图；
图21B示出根据一个实施例的原始膜的正表面和背表面的照片；
图21C示出根据一个实施例的初始蚀刻表面的SEM；
图21D示出图21C中所示的初始蚀刻表面相反的表面的SEM图像；
图21E是根据一个实施例的膜的截面SEM图像；
图21F是根据一个实施例的由BET氮吸附和解吸实验计算的BJH孔尺寸分布的图；
图22A是根据一个实施例的原始膜上的静态水接触角的图像；
图22B是根据一个实施例的在食人鱼(piranha)处理后的膜上的静态水接触角的图像；
图23是根据一个实施例的在纯水和5nm AuNP截留率试验期间的渗透物质量相对时间的图；
图24A是根据一个实施例的在5nm AuNP过滤实验期间的渗透率和截留率的图；
图24B示出在图24A的实验过程中收集的试样的照片；
图24C示出来自图24A的实例的膜的表面在试验之后的SEM图像；
图24D示出来自图24A的实例的膜的截面SEM图像；
图25A示出根据一个实施例的对于两个过滤膜的纯水渗透率和两种分子染料的截留率的图；
图25B示出对于使用来自图25A的实例的一个过滤膜过滤一种分子染料的进料(左)和渗透物(右)样品的照片；
图25C示出对于使用与图25B中相同的过滤膜过滤第二种分子染料的进料(左)和渗透物(右)样品的照片；
图25D示出对于使用来自图25A的实例的第二个过滤膜过滤与图25B中相同的分子染料的进料(左)和渗透物(右)样品的照片；
图25E示出对于使用与图25D中相同的过滤膜过滤与图25C中相同的分子染料的进料(左)和渗透物(右)样品的照片；
图26A示出根据一个实施例的用于油水分离试验的进料渗透物的照片；
图26B示出来自图26A的实例的油水分离试验的浓缩物；
图26C是示出在图26A的实验之后十六烷从膜的表面吸出的照片；
图26D是示出图26A的实例的TGA测量的图；
图26E示出来自图26A的实例的50倍稀释的进料的光学显微镜图像；
图26F示出来自图26A的实例的未稀释的渗透物的光学显微镜图像；
图26G示出根据一个实施例的在ZLD试验期间回收的固体十六烷的照片；
图26H示出在图26G的实例的ZLD试验期间回收的固体十六烷的另一个照片；
图26I示出在图26G的实例的ZLD试验期间回收的固体十六烷的另一个照片；
图26J是图26G的实例的ZLD试验的TGA测量的图；
图26K是示出对于来自图26G的实例的ZLD试验的乳化的十六烷乳状液进料溶液使用DLS测量的液滴尺寸分布的图；
图27是根据一个实施例的将催化剂直接沉积在厚的Si晶片的相反侧上的截面SEM图像；以及
图28是根据一个实施例的对于400μm厚的膜的孔尺寸分布的图。
具体实施方式
本发明人已经认识到并理解当前的纳米制造技术并不总是很好地适用于在保持精细地控制所得纳米多孔半导体材料的形貌的能力的同时以可扩展的方式生产纳米多孔半导体材料。例如，最近证明了当前现有技术的与深反应性离子蚀刻结合的电子束光刻能够制造壁厚为6.7nm且纵横比为50:1的纳米桶结构。虽然潜在地可用于制造纳米电子学中的特定部件，但是电子束光刻的极高成本和长加工时间将该技术限制于平方微米的器件尺寸，因此对于需要较大器件尺寸的任何上述应用而言，其不是合适的技术。嵌段共聚物光刻作为电子束光刻的更加可扩展的替代方案已经备受关注，并且最近将其与等离子体蚀刻结合使用以生产具有17:1的纵横比的亚10nm特征件。然而，这两种技术仍然需要在真空中用离子轰击基底，因此，其在集成为高生产量的制造过程(例如先前提到的应用所需的过程)的能力方面受到固有地限制。
还探索了基于溶液的技术作为基于光刻的技术的替代方案。例如，金属辅助化学蚀刻(MACE，metal-assisted chemical etching)是这样的电化学技术：其经由简单的、可扩展的且低成本的基于溶液的过程，依赖于半导体材料中的纳米孔的贵金属催化的各向异性蚀刻。例如，对于沉积在硅(Si)基底的表面上并且放置在氢氟酸(HF)和过氧化氢(H2O2)的水溶液中的金催化剂，可以如下解释一般的反应机理。首先，H2O2在构成阴极反应的纳米颗粒表面处被还原。空穴(h+)在该还原中产生并从颗粒扩散至Si基底，其随后在阳极处被HF氧化并溶解。整个反应还包括将质子(H+)还原成氢，其作为气体(H2)被释放。随着蚀刻的进行，金纳米颗粒经由范德华相互作用保持其靠近Si，从而继续催化该反应。
最近，MACE已成为其中在正性特征件(例如纳米线)和负性特征件(包括纳米孔)的蚀刻中实现贵金属图案的大量工作的焦点。经由MACE形成负性纳米孔的常用方法包括在半导体表面上沉积胶体纳米颗粒催化剂，沉积薄膜并去湿，或者从溶液中生长。在这些技术中，通过滴铸或类似方法沉积预合成的贵金属纳米颗粒提供了对催化剂尺寸、单分散性和位置的最大程度控制。虽然该方法固有地为低成本且非常可扩展的，但是与具有与基底相平的界面的互连光刻限定的、溅射的或生长的图案相比，纳米颗粒沿晶体取向的蚀刻迁移率难以控制得多。已经发现这导致颗粒在横向上的偏移和各向异性的部分损失，引起孔深度和方向的显著变化。这种现象的原因可能包括颗粒的非球形性质、由产生的氢气引起的颗粒移位、以及空穴从颗粒至周围的半导体材料的非均匀的注入。这种挑战对于非常小的纳米颗粒是复杂的，因为其形状变得由刻面主导而不再类似球体。
考虑到上述，本发明人已经认识到并理解了与用于生产纳米多孔半导体材料的方法相关的许多益处，所述方法克服了上述与常规光刻技术和MACE技术相关的缺点。例如，与现有方法相比，本文描述的方法可以允许生产具有更小的孔尺寸、更小的孔间间距和更大的孔纵横比的纳米多孔半导体材料，同时还可扩展至更大的面积和器件尺寸。
除了以上之外，本发明人已经理解了本文描述的纳米多孔半导体材料可以结合以下很多应用使用：包括但不限于掩模和图案化、膜过滤应用、和传感、催化以及在电子设备中。特别地，本发明人已经理解，在许多这些应用中，对孔隙率、孔尺寸、和/或孔位置的精确控制可能对获得期望的机械特性、热特性、电特性、和/或运输特性是重要的。如以下进一步讨论的，本文描述的方法和材料可以允许对纳米多孔半导体材料的孔特性进行这样的控制使得它们可以在上述应用中使用。
根据一些实施方案，用于生产纳米多孔半导体材料的方法包括将多个纳米颗粒布置在半导体基底的表面上(例如，通过纳米颗粒的溶液的滴铸)，并且经由溶剂蒸发使纳米颗粒自组装成密堆积的单层阵列。每个纳米颗粒包括包围较小的贵金属纳米颗粒芯的牺牲间隔层。例如，在某些实施方案中，贵金属纳米颗粒芯可以包含金、银、铂和/或钯，牺牲间隔层可以为氧化物，例如二氧化硅(SiO2)。在半导体材料经纳米颗粒的层涂覆之后，将其浸入蚀刻溶液(例如，包含诸如氢氟酸的酸和诸如过氧化氢的氧化剂的MACE溶液)中，牺牲间隔层被部分地或完全地除去，在半导体的表面上留下良好间隔的贵金属纳米颗粒(包含一些残留的牺牲材料或不包含牺牲材料)的阵列。因此，在沉积和自组装期间，牺牲间隔层使贵金属纳米颗粒之间保持最小分离。本发明人发现，这些间隔开的贵金属纳米颗粒可以随后催化蚀刻到半导体表面中以形成与用常规的基于溶液的蚀刻技术可实现的纳米孔相比具有更小的直径、更小的孔间间距和大的孔纵横比的纳米孔。不希望受到任何特定理论的束缚，可以通过分别控制催化的贵金属纳米颗粒的尺寸和牺牲间隔层的厚度来控制经蚀刻的孔的尺寸和孔间间距。
在某些实施方案中，形成纳米多孔半导体材料的方法包括将多个含贵金属的纳米颗粒布置为靠近半导体基底。如本文所使用的，靠近半导体基底布置的纳米颗粒通常是指邻近半导体基底的表面布置的纳米颗粒，其可以包括与基底直接接触的至少一部分纳米颗粒。应理解，可以使用任何合适的方法(例如滴铸、旋涂、诸如Langmuir-Blodgett槽的自组装单层形成技术等)将多个含贵金属的纳米颗粒布置在表面上。
如上所述，在一些情况下，含贵金属的纳米颗粒包括由牺牲材料(例如，牺牲间隔层)至少部分地包围的贵金属芯。如本文所使用的，牺牲材料通常是指旨在对半导体基底进行处理以在其中形成孔之前被至少部分地除去的材料，并且可以通过将牺牲材料暴露于溶解牺牲材料的环境(例如，溶剂)来除去牺牲材料。例如，如上所述，在一个实施方案中，牺牲材料可以包含SiO2，其可以经由暴露于MACE溶液中的HF而被快速溶解。然而，应理解，其他牺牲材料和/或溶剂也可能是合适的，因为本公开在这方面没有限制。
根据特定实施方案，含贵金属的纳米颗粒可以为具有任何合适形状的纳米结构，包括但不限于球形、棒形、线形、立方体、角锥形、棱柱形和不规则形状。此外，含贵金属的纳米颗粒的贵金属芯可以具有与纳米颗粒的整体形状大致相同的形状，或者芯可以具有与纳米颗粒不同的形状。因此，应理解，对于贵金属芯和/或含贵金属的纳米颗粒，本公开不限于任何特定形状和/或配置。
在一些实施方案中，多个含贵金属的纳米颗粒可以组装成阵列，例如纳米颗粒的密堆积阵列。如本文所使用的，阵列通常是指至少部分有序的图案，例如二维图案，其中多个纳米颗粒的至少一部分相对于彼此具有相似的间距。密堆积阵列是指其中纳米颗粒的至少一部分与其最近邻的纳米颗粒中的两个或更多个直接接触的阵列。例如，在六方密堆积阵列中，每个纳米颗粒可以与六个最近邻的纳米颗粒直接接触。在一些实施方案中，多个含贵金属的纳米颗粒可以以密堆积阵列与直接接触的邻近纳米颗粒的牺牲材料排列。在除去牺牲材料之后，贵金属芯可以保留在不密堆积的阵列中(即，间隔的阵列)。如上所述，多个纳米颗粒可以自组装以形成阵列，即，在将纳米颗粒布置为靠近半导体基底之后，纳米颗粒可以自然地使自己排列成有序图案。在一些情况下，自组装可以通过溶剂的蒸发来驱动，例如其中分散有纳米颗粒的水溶液。
根据另一个实施方案，用于生产纳米多孔半导体材料的方法包括在半导体基底的表面上形成多个贵金属岛。在一些情况下，形成贵金属岛可以包括经由适当的沉积过程将贵金属沉积到半导体基底上，以及通过贵金属与半导体基底的界面能而使岛自组装。在一些情况下，贵金属岛的自组装可以产生尺寸和间隔均匀的岛。在形成贵金属岛之后，通过蚀刻(例如，通过将半导体浸入MACE溶液中)在半导体基底中形成多个孔。与以上讨论的实施方案类似，本发明人已经认识到，贵金属岛可以催化半导体表面的蚀刻以形成与用常规的基于溶液的蚀刻技术可实现的纳米孔相比具有更小的直径、更小的孔间间距和大的孔纵横比的纳米孔。
应理解，贵金属岛可以通过任何合适的沉积过程形成。例如，在一些实施方案中，可以通过物理气相沉积过程(例如溅射过程(例如，磁控溅射)、电子束辅助蒸镀或热蒸镀)来沉积薄的贵金属层。如上所述，贵金属岛可以通过贵金属-半导体界面的界面能自然地形成。不希望受到任何特定理论的束缚，在一些实施方案中，贵金属岛的尺寸和间距可以通过适当地控制半导体表面的表面能和/或沉积过程的一个或更多个方面(例如沉积的材料量)来控制。此外，在一些情况下，特定的沉积过程可以在贵金属岛催化剂与半导体基底表面之间产生平面界面，其可以允许高度各向异性的蚀刻行为，这可能导致更高纵横比的孔。
如本文所使用的，蚀刻通常是指经由暴露于蚀刻溶液来化学除去(例如，半导体基底)的一部分。在一些实施方案(例如利用MACE工艺的实施方案)中，蚀刻过程可能受到基底(例如，半导体基底)表面上的催化剂的存在的影响。因此，根据一些实施方案的方法可以包括以受催化剂颗粒的阵列(例如在沉积过程(例如，溅射过程)之后形成的贵金属纳米颗粒或贵金属岛的阵列)影响的图案来蚀刻基底的表面。特别地，可以通过催化剂颗粒在阵列中的位置至少部分地确定蚀刻到基底中的特征件的图案。此外，应理解，本公开不限于任何特定的催化剂颗粒。例如，贵金属催化剂颗粒(例如，纳米颗粒和/或岛)如上所述，并且可以包括贵金属，例如金、银、铂、钯等。此外，在一些实施方案中，由其他金属(例如，铜)制成的催化剂颗粒也可能是合适的。
在一些实施方案中，本文描述的方法可以用于形成孔尺寸和/或孔间间距小于15nm、小于10nm、或小于6nm的纳米多孔半导体材料，并且孔的纵横比可以大于50:1、大于75:1、大于100:1、大于200:1、大于300:1、或大于375:1、大于400:1、大于500:1、大于750:1、大于1000:1、大于2500:1、大于5000:1、大于10000:1、或更高。在某些实施方案中，纳米多孔半导体材料的孔隙率可以大于0.5％、大于1％、大于5％、大于10％、或大于15％。例如，在一个实施方案中，孔隙率可以为约18％。在一些实施方案中，孔隙率可以是指由孔覆盖的半导体材料的总表面积的分数(即，由孔限定的孔的总面积除以半导体基底的总表面积)。合适的半导体材料包括但不限于硅、砷化镓、磷化铟、锗、和硅-锗合金；根据特定实施方案，半导体材料可以是结晶的(即，单晶的或多晶的)。
此外，应理解，本公开不限于任何特定的蚀刻溶液。在一些实施方案中，包含酸(例如，氢氟酸)与氧化剂的混合物的MACE溶液可能是合适的，并且特定的酸和氧化剂可以基于被蚀刻的特定半导体材料来选择。例如，氢氟酸与过氧化氢的混合物可以适用于蚀刻硅，硫酸与高锰酸钾的混合物可以适用于蚀刻砷化镓和磷化铟。
在某些实施方案中，本文描述的方法还可以包括在纳米多孔半导体材料的孔的表面上沉积功能层。例如，可以用氧化物材料(例如铝氧化物(例如，Al2O3)或钛氧化物(例如，TiO2))或其他材料(例如氮化物)对孔表面进行功能化。应理解，可以使用任何合适的沉积技术(包括但不限于原子层沉积(ALD)和化学气相沉积(CVD))来沉积功能层。
在一些实施方案中，纳米多孔半导体材料中的多个孔的平均孔径可以小于约10nm，并且多个孔可以限定至少0.5％的总体积孔隙率。例如，总体积孔隙率可以测量为纳米多孔半导体材料中的总孔体积除以纳米多孔半导体材料的总孔体积加固体材料体积。在一些实施方案中，总体积孔隙率可以大于约0.5％、大于约0.75％、大于约1％、大于约2％、大于约5％、大于约7％、大于约10％、大于约20％、大于约30％、或更大。在一些情况下，总体积孔隙率可以小于约50％、小于约40％、小于约30％、小于约20％、小于约10％、和/或小于约5％。
在一些实施方案中，纳米多孔半导体材料中形成的一部分孔可以从材料的第一表面贯穿材料至材料的相反的或不同的表面。例如在一些情况下，贯穿材料的孔的百分比可以为至少约0.05％、至少约0.075％、至少约0.1％、至少约0.25％、至少约0.5％、至少约0.75％、至少约1％、至少约2.5％、至少约5％、至少约7.5％、至少约10％、和/或至少约20％。在其他情况下，贯穿材料的孔的百分比可以小于约30％、小于约20％、小于约10％、小于约5％、小于约1％、和/或小于约0.5％。
根据特定的应用，可以被测量为材料的最小截面厚度的纳米多孔材料的厚度可以为约0.05微米至约400微米。例如，厚度可以大于约0.05微米、大于约0.075微米、大于约0.1微米、大于约0.2微米、大于约0.5微米、大于约0.5微米、大于约1微米、大于约2.5微米、大于约5微米、大于约10微米、大于约25微米、大于约40微米、大于约60微米、大于约75微米、大于约85微米、大于约100微米、大于约150微米、大于约200微米、大于约250微米、或更大。在一些情况下，厚度可以小于约400微米、小于约300微米、小于约200微米、小于约100微米、小于约50微米、小于约10微米、小于约1微米、小于约0.5微米、和/或小于约0.1微米。
如上所述，在一些应用中，本文描述的纳米多孔半导体材料可以结合掩模和/或图案化应用使用。例如，纳米多孔半导体材料可以用作掩模以在另外的材料上形成期望的图案(例如孔图案)。在一些实施方案中，可以使用这样的掩模作为蚀刻掩模以在二维材料(例如二硫化钼(MoS2)和/或二硫化钨(WS2))中形成纳米多孔结构。例如，在一个示例性实施方案中，可以使用平均孔纵横比大于1000:1且孔径小于20nm的纳米多孔硅膜材料作为用于使二维MoS2和/或WS2材料(或其他合适的二维材料)纳米图案化的蚀刻掩模。掩模可以具有在100μm乘100μm至1cm乘1cm的范围内的横向尺寸以及在50nm至15微米的范围内的厚度。将这些掩模应用于二维材料并且随后进行蚀刻过程可以在二维材料内产生直径为约70nm的纳米孔，并且如果需要，可以经由在空气中进行热退火使孔扩大。本发明人已经理解该纳米图案化过程可以允许控制二维材料的边缘与面积比(edge-to-area ratio)，其可以允许针对各种应用(例如过滤、传感、和/或电催化)调节二维材料的特性。例如，在催化应用中，大大增加通过本文描述的方法和材料实现的边缘密度可以提供改善的催化性能，例如在析氢反应中。
虽然以上结合二维材料(例如MoS2和WS2)描述了特定的图案化应用，但应理解本公开不限于任何特定类型的图案化应用，并且本文描述的方法和材料可以应用于宽范围的图案化应用。此外，虽然结合以上实施方案描述了纳米多孔半导体材料的特定尺寸和孔特性，但应理解各种图案化应用可以利用具有尺寸和孔特征的任何合适组合的纳米多孔半导体材料，因为本公开在这方面没有限制。
此外，如上所述，本文描述的纳米多孔半导体材料可以结合各种过滤膜使用。本发明人已经理解本公开的材料相对于现有的过滤膜(例如聚合物膜和/或陶瓷膜)可以提供许多益处。例如，大多数聚合物膜技术仅在水性环境中低于50℃的温度下以及在4至10的PH范围内保持稳定，陶瓷材料在实现商业化所需的成本和可扩展性方面面临许多挑战，特别是在非常小的过滤尺度下，例如小于1nm。相比之下，本文描述的纳米多孔材料可以能够在亚1nm分子尺度上进行分离，同时适用于各种化学和热苛刻环境。此外，可以使用本文描述的方法制造纳米多孔材料，其可以促进大规模经济上可行的制造。
例如，在一些实施方案中，纳米多孔半导体膜可以通过如下来生产：首先使半导体材料的一部分薄化以实现期望的厚度，在薄化的部分上沉积金属催化剂，随后通过薄化的部分蚀刻纳米孔，例如使用本文描述的蚀刻方法。在其他实施方案中，较厚的膜材料可以通过直接蚀刻半导体材料而不进行薄化来形成。例如，可以通过厚度为约200微米至约400微米的半导体材料蚀刻纳米孔。在一些情况下，蚀刻可以从材料的两侧的每一个(例如，相反侧)通过在两侧的每一个上沉积蚀刻催化剂来进行。鉴于半导体材料的较大厚度，这样的材料中形成的纳米孔可能具有非常大的纵横比，例如大于20000:1、大于40000:1、大于60000:1、大于70000:1、或更高。
实施例
以下实施例旨在举例说明本发明的某些实施方案，而不是例示本发明的全部范围。
实施例1-经涂覆的纳米颗粒催化剂
在一组说明性实施例中，使用完全基于溶液的改进的MACE工艺来合成具有亚10nm孔径、亚10nm孔间间距和超过100:1的孔纵横比的纳米多孔硅(NPSi)。该方法同时允许制造新尺寸范围的有序纳米孔阵列，增加纳米颗粒催化的MACE的蚀刻均匀性和各向异性，并且相对于常规光刻MACE方法显著改善该过程的可扩展性和高的生产量性质。如以下更详细讨论的，通过首先在晶体Si基底上滴铸二氧化硅壳金纳米颗粒(SiO2-AuNP)来进行简单的两步法。然后溶剂蒸发促进SiO2-AuNP自组装成密堆积的单层阵列。其次，将经SiO2-AuNP单层涂覆的Si浸入MACE溶液中使得二氧化硅壳被HF快速消耗，在表面上留下良好间隔的裸露AuNP的阵列。然后，这些AuNP以先前在亚10nm范围内未观察到的蚀刻精确度和一致性无缝地催化纳米孔形成。通过高分辨率的透射电子显微镜(TEM)和扫描电子显微镜(SEM)，分别表征在MACE之前的沉积SiO2-AuNP单层和在MACE之后的纳米孔的阵列，允许详细监测所得NPSi的孔尺寸、孔间间距和孔纵横比。
SiO2-AuNP(5nm和10nm金芯)购自Sigma-Aldrich USA。将5nm金芯颗粒用H2O稀释两倍，接着用丙酮稀释五倍。将10nm金芯颗粒用丙酮稀释两倍。硅晶片(VirginiaSemiconductor Inc.)是硼掺杂的，其中电阻率为0.001Ω·cm至0.01Ω·cm，厚度为275μm+/-25μm。将所制备的溶液滴铸在硅晶片上并使其在空气中干燥。然后将经涂覆的基底添加至MACE溶液(5.65M HF，0.12M H2O2)中持续不同的时间，如以下更详细描述的。将样品移出并用去离子水漂洗以使反应停止。为了使孔截面成像，使用原子层沉积(ALD，CambridgeNanoTech Savannah)用Al2O3来填充孔用于多孔结构的保存和图像对比。使用ImageJ和MATLAB分析来自SEM和TEM图像的颗粒尺寸和孔尺寸。使用Zeiss Ultra Plus FieldEmission SEM、具有SEM(附带有EDAX能量色散X射线光谱仪[EDS]检测器)的FEI Helios660聚焦离子束(用于截面研磨)和JEOL 2100透射电子显微镜使样品成像。
如上所述，经由常规MACE工艺使用由溶液沉积的贵金属纳米颗粒在Si中催化纳米孔的蚀刻提供了作为制造NPSi的可扩展路线的益处。图1C示意性地示出了常规的MACE工艺，其中首先将包含分散在溶剂中的胶体纳米颗粒的溶液110沉积在硅基底120上。使溶剂蒸发，在硅基底120上留下AuNP 130，随后，进行AuNP催化蚀刻。然而，如图1A至1C所示，该方法伴随着其自身的一系列挑战，首先是控制纳米颗粒布置在表面上，其次是确保颗粒在该过程期间在垂直于基底表面的方向上蚀刻。前者由于在溶剂蒸发期间控制纳米颗粒在溶液和在自组装过程二者中的行为的许多复杂的力而变得困难。这些包括范德华力、静电力、空间位阻力、溶剂化力、消耗力、毛细管力、对流力和摩擦力。这些相互作用的结果是纳米颗粒通常倾向于不形成周期性间距的单层，而是表现出成簇行为。图1A至1B(比例尺为100nm)中显示了这样的现象。图1A示出经由溶液的滴铸沉积在晶体Si晶片120上的裸露50nm AuNP130的聚集。该行为特别不利于经由MACE工艺蚀刻纳米孔。图1B示出了使用类似的裸露50nmAuNP的聚集组来蚀刻纳米孔的尝试；纳米颗粒的聚集组导致了相对大的不均匀凹陷140的蚀刻。该尝试的结果是在Si中相对大的不均匀凹陷130(对大多数需要尺寸控制的单个孔的相关应用几乎没有用的形貌)的蚀刻(图1C-2)。常规MACE工艺中的另一些潜在不期望的结果包括纳米催化剂的横向蚀刻(图1C-3)或者完全没有蚀刻(图1C-4)。AuNP被理解为优先在<100>方向上催化蚀刻，但是由于来自其他周围催化剂及其自身刻面的空穴的不均匀注入或者由蚀刻期间产生的氢气引起的移位也可能偏离该路径。
相比之下，图1D至1F中示出了根据本公开的改进的MACE工艺，其包括在晶体Si基底上来自溶液的SiO2-AuNP单层阵列的自组装。整个过程在图1F中示意性地示出。在硅基底120上滴铸含有胶体SiO2-AuNP 160的溶液150。SiO2用作牺牲间隔层，其在沉积和自组装期间用于保持AuNP芯之间的分离，并且如图1D和1F所示，SiO2-AuNP 160在溶剂蒸发之后组装成良好间隔的阵列。在浸入MACE蚀刻剂中后，SiO2壳被快速消耗，留下周期性间隔的AuNP130，其使蚀刻过程开始以形成NPSi材料170。图1D描绘了具有10nm金芯和15nm至20nm厚度的SiO2壳的SiO2-AuNP的单层，而图1E显示了经蚀刻的Si基底，即NPSi材料170，其最初以相似的单层被涂覆，接着暴露于MACE溶液一小时。图1D至1E中的比例尺为100nm。
可以使用能够将壳厚度范围精确控制在2nm至90nm的范围内的正硅酸乙酯(TEOS)作为前体以简单的溶液化学过程合成SiO2-AuNP。在该实施例中，使用5nm和10nm直径的金芯SiO2-AuNP(15nm至20nm的SiO2壳厚度)以探索NPSi中的新的孔尺寸范围以及实现孔尺寸和孔间距控制的精细程度。图2A和2B分别显示了由丙酮与超纯水的水性溶液滴铸到(100)Si晶片上的5nm和10nm SiO2-AuNP的TEM图像；比例尺为100nm，以及对于图2A和2B中的每一个，插图比例尺为40nm。通过TEM的分析(图2A、2B)示出外部SiO2壳和良好间隔的内部金芯二者。单层的一些区域表现出良好有序的六方密堆积图案，而其他的稍微间隔较大。还可观察到在更密堆积的单层之上形成稀疏双层的区域(图2A)。在以下孔隙率、孔间间距和过程控制的上下文中更详细地讨论这些部分双层在MACE期间的行为。图2C和2D示出了在多个微米内的相似的5nm和10nm SiO2-AuNP阵列的较低放大倍数的SEM图像，阐明了催化剂沉积的可易扩展性。比例尺在图2C中为1μm并且在图2D中为500nm，以及插图比例尺为100nm。虽然需要进行进一步探索和优化不同沉积技术(例如倾斜组装)以实现SiO2-AuNP催化剂的厘米级阵列，但是其实现不存在根本障碍。
为了显示改进的MACE工艺的基于时间的进展，将滴铸样品暴露于蚀刻剂溶液15分钟、30分钟和60分钟。特别地，图3A至3C分别示出在15分钟、30分钟和60分钟之后的5nm金芯颗粒的SEM。类似地，图3D至3F分别示出在15分钟、30分钟和60分钟之后的10nm金芯颗粒的SEM图像。图3A至3F的每一个中的比例尺为100nm。图3中的图像示出在SiO2壳溶解之后MACE工艺的进展。对于两种颗粒尺寸(5nm金芯和10nm金芯)，SiO2壳应在引入MACE溶液之后几乎立即溶解，留下均匀间隔的裸露AuNP的阵列。观察到许多5nm芯颗粒在15分钟内开始蚀刻到Si中(图3A)，而很少的10nm芯颗粒在相同时间间隔内显示出蚀刻(图3D)。在60分钟之后，对于5nm和10nm样品二者，大多数颗粒已经蚀刻到Si中并且在表面上不再可见。即使理想地，一旦颗粒的SiO2壳溶解，所有颗粒都应蚀刻到Si中，至于为什么这可能不会发生，存在两个可能的原因：(1)一旦颗粒的壳被蚀刻，其可能与Si表面在刻面顶点或其晶粒之一的边缘上接触。由于来自单个颗粒的空穴注入速率与其与Si的接触表面积成正比，其蚀刻速率显著低于在其刻面与Si表面之间具有平面界面的颗粒。(2)根据颗粒的SiO2壳厚度的分布，一些颗粒可能在其紧密靠近的邻点之前开始蚀刻，这可能引起少量颗粒由于在已经穿透基底的周围颗粒附近没有空穴注入而留在表面上。
由于定向蚀刻通过均匀的空穴注入至Si中而得到促进，缺少邻近相邻颗粒的颗粒不太可能或者根本不可能向下蚀刻。有希望的观察是在60分钟之后几乎不发生横向或成簇蚀刻，可以解释为来自紧密间隔的AuNP的空穴注入的高度均匀性，这似乎促进了在<100>方向上的各向异性蚀刻。因此，本发明人推断，NPSi的品质主要取决于经MACE处理的SiO2-AuNP的品质和单分散性，以及所产生的自组装单层(SAM，self-assembled monolayer)的品质。
为了定量阐明所制造的NPSi的形貌，在多个长度尺度上对经由60分钟改进的MACE工艺生产的NPSi材料进行分析以通过统计分析获得孔尺寸和孔间间距的信息。图4A和4C分别描绘了使用滴铸的5nm和10nm SiO2-AuNP经由60分钟改进的MACE工艺生产的NPSi材料的SEM图像(比例尺为500nm)。图4B和4D分别示出对于5nm和10nm SiO2-AuNP的Au芯(颗粒)尺寸分布和孔尺寸分布的直方图。发现商购原料5nm SiO2-AuNP颗粒的平均金芯直径为4nm+/-1nm，而在MACE之后，通过根据本公开的改进的MACE法生产的NPSi表现出6nm+/-1nm的所得平均孔径和12.5％+/-1％的孔隙率(横跨三种不同样品)。商购原料10nm SiO2-AuNP的平均直径为9nm+/-2nm，并且示出为在MACE工艺中产生8nm+/-3nm的平均孔尺寸和18.0％+/-3％的孔隙率(横跨三种不同样品)。金芯尺寸与最终孔尺寸之间的一些差异可以归因于由于SEM成像而发生的孔变形，这可能是高压电子束对Si影响的结果。此外，分别通过TEM和SEM表征了金芯尺寸和孔尺寸，这也可以有助于观察对于10nm样品的不一致。这种方法对于MACE之后的高孔隙率纳米多孔硅的TEM样品制备的极端困难而言是必需的。使用来自超过1000个孔和400个颗粒的数据进行分析。在基底的几微米内观察到相似的结果，并且蚀刻和覆盖的一致性仅受SiO2-AuNP单层品质和覆盖率的限制。即使颗粒没有组装成理想的单层，SiO2间隔物也确保的最小间距，其中dt是包括金芯和二氧化硅壳的颗粒直径，以及dAuNP是对于多至三层SiO2-AuNP的金芯直径。然而，多于单层的沉积由于不可预测地使孔间间距减小并且使孔隙率增加而导致不太可控的过程。因此，在Si表面上获得大面积的SiO2-AuNP单层阵列的能力对于成功的结果是至关重要的。在此实现的亚10nm孔尺寸和＞12％孔隙率二者代表了相比于Gaborski等的先前开创性工作(其示出具有10nm至40nm孔尺寸和1.44％孔隙率的NPSi)的进步。
对于NPSi在膜(membrane)和薄膜(thin film)中的应用，除了孔尺寸和孔间间距之外，孔深度和纵横比也是基本度量标准。其在MACE处理之后通过使用原子层沉积(ALD)用铝氧化物(Al2O3)填充所得的NPSi孔来进行研究。出于双重目的使用ALD：(1)保存纳米多孔结构和(2)分别在截面研磨和SEM成像期间增强孔相对于Si基体的图像对比度。截面使用聚焦离子束研磨(FIB)由60分钟MACE样品研磨而成，然后通过SEM成像。图5A至5B示出了用滴铸的5nm(图5A)和10nm(图5B)SiO2-AuNP(比例尺为500nm)经由改进的MACE工艺生产的FIG研磨的NPSi的SEM截面图像。如图5C所示，使用能量色散x-射线光谱法(EDS)分析多孔区域内(点1)和下方(点2)的截面。ALD生长的高度共形性质及其填充窄的、高纵横比结构的能力允许准确地表示NPSi截面。使用EDS分析验证了孔区域内的孔填充，示出在亮区(例如点1)内存在Al和O并且在暗区(例如点2)中不存在这些元素(图5B至5C)。对于用5nm(图5A)和10nm(图5B)SiO2-AuNP生产的NPSi，EDS分析显示孔深度超过500nm，当与孔尺寸数据(图4B)结合时，得到5nm NPSi的纵横比超过100:1。先前在MACE生产的NPSi中没有显示出这样的纵横比，最近的最佳结果是纵横比为65:1的纳米沟槽的制造。对于该结果可能的解释是催化AuNP的紧密靠近和一致的间距，这导致在整个基底上的均匀的空穴注入，产生优异的各向异性并产生高纵横比的孔。通过以下的观察结果提供了对此的进一步支持：10nm SiO2-AuNP催化剂在相同的蚀刻时间之后产生比其5nm对应物更浅的纳米孔(图5A至5B)。仔细观察5nm和10nm样品的孔间间距，在5nm情况下显示出更紧密排列的孔。可能是金颗粒的更紧密靠近允许更均匀的空穴注入，因此允许更大的蚀刻速率，导致更深的孔。为了表征随着时间的蚀刻速率，在30分钟和60分钟之后对用5nm SiO2-AuNP催化剂蚀刻的NPSi的截面样品进行成像。如图6A所示，在蚀刻30分钟之后，孔深度达到约200nm，而60分钟的蚀刻产生深度为约600nm的孔，如图6B所示(图6A至6B中的比例尺为500nm)。在蚀刻的前30分钟内较慢的速率可能是消耗二氧化硅壳和启动蚀刻需要时间的结果。因此，通过考虑最后30分钟的蚀刻获得了更准确的蚀刻速率，在最后30分钟的蚀刻期间，孔以约13nm/分钟的速率在垂直于表面的方向上产生。由于蚀刻过程的扩散限制性质，预期该速率对于增加的蚀刻时间不是恒定的。
所生产的NPSi的优点的最终重要的特性是化学和物理稳定性。所显示的将超稳定材料例如Al2O3沉积到所生产的NPSi的高纵横比孔壁上的能力(图5)示出可以针对许多不同应用和使化学稳定性最大化二者对该材料进行优化。通过对刚生产的样品与在空气中储存两个月的样品的图像进行比较来研究NPSi的物理稳定性。特别地，图7A至7B示出了用滴铸的5nm SiO2-AuNP和30分钟的蚀刻时间经由改进的MACE工艺生产的NPSi的SEM图像。在蚀刻过程之后立即进行成像(图7A)，以及在样品处于空气期间的两个月的时间段之后进行成像(图7B)，比例尺为500nm。两个样品之间的形貌相似性显示出材料随时间的结构稳定性。
实施例2-贵金属岛催化剂
在另一组说明性实施例中，使用改进的MACE工艺来生产具有亚10nm孔尺寸和高至400:1的孔纵横比的NPSi。如以下更详细讨论的，所述方法利用在硅表面上溅射的贵金属的成核来形成贵金属岛，贵金属岛催化蚀刻过程以形成高纵横比的孔。在蚀刻之后，用扫描电子显微镜(SEM)和透射电子显微镜(TEM)以及在硅基底内在数微米的深度处的垂直或水平的聚焦离子束(FIB)截面研磨来表征多孔结构。此外，如以下更详细说明的，经由原子层沉积(ALD)用Al2O3和TiO2使NPSi功能化。TiO2功能化的NPSi表现出对可见波长6％至8％的反射率和在红外线中2％至3％的反射率，显示出其作为稳健和功能性多孔基底的前景。所开发的采用通过溅射的成核催化剂进行的MACE的方法促进硅中功能性超高纵横比纳米孔的可扩展的制造。
此外，使用成核贵金属岛的沉积经由MCE过程来催化纳米孔的蚀刻提供了形成孔的均匀阵列的益处，而不需要如对纳米颗粒催化剂可能需要的那样小心地控制与单层形成相关的湿化学过程的参数。相反，所沉积的贵金属可以自然地形成尺寸和间隔均匀的催化剂的高度有序阵列。以这种方式，本文描述的方法可以允许用于生产NPSi的简单的两步MACE工艺。此外，该方法能够在对缩放没有任何固有限制的情况下形成NPSi以在大面积上形成纳米多孔结构。
使用标准丙酮-IPA-去离子水漂洗对(100)硅晶片(B掺杂的，厚度：275±25μm，电阻率：0.001Ω·cm至0.01Ω·cm)进行溶剂清洗。在5×10-8Pa至10×10-8Pa的预沉积压力、40sccm的Ar流量和4毫托的沉积压力下用AJA ATC 2200 UHV溅射涂布机来对干燥的晶片进行溅射。在125W下对目标物进行DC磁控溅射。沉积速率对于金(Au)为/秒，对于银(Ag)为/秒。在沉积贵金属，随后形成所沉积的贵金属的岛之后，将基底放入MACE溶液(5.33M HF，0.12M H2O2)中以蚀刻基底并形成NPSi。通过用水洗涤并移出基底来使反应终止，接着用N2枪进行干燥。
对于功能化的样品，使用台式ALD系统涂覆NPSi。在经氧化铝功能化的样品的情况下，经由静态流动过程在200℃下涂覆Al2O3；前体为三甲基铝和H2O，并且计算的生长速率为/循环。在经二氧化钛功能化的样品的情况下，经由静态过程在190℃下涂覆TiO2；前体为四(二甲基氨基)钛和H2O，并且计算的生长速率为/循环。
溅射标称金属薄膜的过程引起间隔和尺寸均匀的岛的成核。岛的尺寸和形貌受基底上的表面缺陷和金属与Si的界面能的影响，其中金属表面能(γ)为γAg＝1.246J m-2至1.250J m-2，以及γAu＝1.500J m-2至1.506J m-2。由于其在天然氧化物表面上的润湿行为，Au和Ag膜成核为孤立的岛而不是连续的膜。
图8至9示出了由溅射的Au和Ag产生的成核岛的SEM和TEM图像，以及相应的岛尺寸的直方图。特别地，图8A和8B分别示出了溅射的成核Ag岛的SEM和TEM图像，并且图8C示出了Ag岛尺寸的直方图。类似地，图9A和9B分别示出了Au岛的SEM和TEM图像，并且图9C示出了Au岛尺寸的直方图。观察到的成核岛的直径对于Ag为4.4±0.9nm(图8A至8C)，对于Au为2.0±0.9nm(图9A至9C)。SEM图像显示了Au和Ag岛在硅基底上的大面积覆盖。这样的岛形成在硅晶片的整个溅射和蚀刻区域内是均匀的。TEM图像示出Volmer-Weber膜核。该方法相比于使用常规纳米颗粒沉积或原位纳米颗粒生长的优点是优异的基底-金属界面接触区域、更小的颗粒尺寸、更窄的颗粒尺寸分布和在大面积上均匀的催化剂间距。
图10A至10B分别示出Au和Ag样品的岛间距的直方图，该直方图分别由图8B和9B中所示的TEM图像计算。间距定义为一个岛的中心与其最紧密相邻的岛的中心之间的分隔距离。
在溅射沉积之后，将晶片放入MACE蚀刻剂溶液中。硅的蚀刻通过局部的硅氧化来实现，经由H2O2在贵金属纳米颗粒上的催化还原来促进。这之后通过HF蚀刻SiO2，使金属岛垂直于Si表面继续蚀刻。在一些情况下，在蚀刻之后，经由ALD用Al2O3填充NPSi的纳米孔以在表征之前增强成像对比度并保存多孔形貌。
在一些情况下，在催化剂成核之前可以经由硅表面处理采用对岛尺寸进一步程度的控制。在贵金属沉积之前用HF除去天然氧化物增加了膜的可润湿性。进而预期这导致较低的金属岛接触角，但硅化物形成的可能性也较高。通过对表现出不同润湿行为的Au和Ag金属岛的蚀刻行为进行比较可以阐明接触角对蚀刻特性的影响。在其较低的表面能的情况下，Ag与Si的接触角比Au大，因此形成更明显的岛，如图8A和8D所示的SEM图像中所示。进而这导致在<100>方向上的蚀刻之前在表面上更多的横向蚀刻。这观察为包围孔的线性轨迹，如图11B所示，图11B为用Ag蚀刻的多孔Si表面的SEM图像。相比之下，Au具有较小的接触角，并且没有表现出相同程度的横向蚀刻，如由图11A所证实的，图11A为用Au蚀刻的多孔Si表面的SEM图像。图11C和11D分别示出了在1小时蚀刻时间下经Au和Ag蚀刻的NPSi样品的聚焦离子束(FIB)研磨的截面的SEM图像。在FIB研磨之前经由ALD用Al2O3回填孔。
为了验证纳米孔的存在并检查蚀刻之后样品本体内的形貌，将NPSi的水平截面(即，平面薄片)与经由FIB在4μm的深度处制备的控制Si样品的TEM图像进行比较。图12A至12B示出了用于制备平面薄片的过程的示意图。特别地，图12A示出了经由Omniprobe从NPSi样品中取出薄片，图12B示出了TEM观察视角。图12C示出了未暴露于MACE工艺的天然Si样品的薄片的TEM图像，图12D示出了溅射有金催化剂并浸入MACE溶液中1小时的样品的薄片的TEM图像。图12C和12D的右上角中的较暗的对比区域是由于在平面切断之前沉积的铂保护层。图12D中所示的TEM图像显示出对于用溅射的Au蚀刻的样品的基底内在超过4μm的深度处存在孔。在4mm深度处提取100nm薄片的同时保持多孔形貌的能力也显示了多孔结构的结构稳定性。
除了沉积Al2O3之外，本文利用ALD来用TiO2共形涂覆NPSi孔壁。该过程产生多孔的、高表面积的功能性基底，而其孔隙率导致抗反射特性。纳米结构的TiO2由于其抗反射特性和自清洁特性而被探索用于应用。图13示出了对TiO2功能化的NPSi的反射率测量，显示出对于Au蚀刻的Si和Ag蚀刻的Si，在UV-可见波长和短IR波长中的反射率值为2％至8％。在此生产的NPSi由于其小的孔尺寸和高的纵横比而显示出前景，利用这些度量标准，可以实现较高的孔密度，其与较高的功能性表面积相关。因此，这些结果显示经沉积的纳米厚的TiO2层功能化的NPSi具有作为具有竞争光吸收和转换特性的材料的潜力。
现在转向图14A，示出了用Au蚀刻的TiO2功能化的NPSi样品的FIB研磨截面的SEM图像。与硅背景相比，TiO2填充的孔区域更明亮。白线示出了沿截面的最低可见孔深度。图14B示出了图14A中所示的两个不同点(在图14A中标记为1和2)的SEM区域的EDS分析。点1在表面以下700nm的深度处并且示出存在TiO2，而点2在表面以下1300nm的深度处并且未示出TiO2。Si峰由于来自下层基底的强信号而被切断。这些结果确定在高纵横比的孔内的共形TiO2沉积达到基底表面以下约1μm的深度。Ti和O二者均存在于虚线之上(700nm，EDS点1)(图12B)。为了表征，图14A中所示的孔用TiO2完全填充，但也可以部分填充以保持基底的纳米多孔结构。在1300nm处的EDS点2示出不存在Ti。由于基底和表面污染以及离子注入而分别存在C和Ga。没有Ti信号表明不存在多孔区域。
经由XPS来表征经涂覆的NPSi表面以确定ALD涂层的组成。图15示出了来自经ALD处理的NPSi的O和Ti的高分辨率XPS扫描。对O1信号进行去卷积以分离与SiO2和TiO2氧信号相关的峰。这些高分辨率的元素扫描确定了TiO2涂层的化学计量：将O1s峰去卷积成TiO2和SiO2得到2.3:的O:Ti比。
这些结果显示实现了具有亚10nm、超高纵横比的孔的NPSi，其可以经由TiO2的ALD沉积而得到功能性。通过利用界面效应和成膜性质，亚5nm贵金属岛在硅上在多个平方厘米上均匀地成核。当与另一些MACE方案相比时，所开发的技术是有利的，因为岛的窄尺寸分布和与Si的平面界面减少了由纳米颗粒刻面和基底接触表面区域引起的不期望的蚀刻效应的发生。示出了对于Au和Ag催化剂二者，这些岛蚀刻出纵横比高至400:1的孔。然后经由ALD用TiO2功能层涂覆所得的高度多孔基底以显示NPSi的潜在功能性。
实施例3-二维材料的图案化
在又一组说明性实施例中，使用纳米多孔硅(NPSi)膜作为掩模材料用于经由氧等离子体蚀刻使MoS2图案化。该实施例利用了本文中的方法，所述方法允许生产具有在硅中纵横比大于10:1的足够小的(例如，亚30nm)孔的NPSi，使得孔穿透足够厚的自支撑膜(free-standing film)以便在大面积上提供机械稳定性。通过利用本文描述的方法生产了包括纵横比大于1000:1且直径小于20nm的纳米孔的多孔硅膜，该实施例显示出在任意大面积上，NPSi作为用于MoS2和一般的2D材料的图案化的蚀刻掩模的可直接应用性。特别地，该实施例显示出具有孔隙的区域的图案化，这通过使用纳米多孔区域被限制在微米级的硅掩模来实现。在生成纳米多孔2D单层后，通过在空气中进行温和热退火进一步控制孔尺寸，这通过光学光谱法和电子显微术来监测。
稳健的大面积NPSi膜掩模通过如下来制造：首先在(100)Si表面上溅射标称厚度的银膜，引起半球形纳米岛的成核。然后将样品浸入过氧化氢和氢氟酸(HF)的溶液中持续不同的时间量，促进经由金属辅助化学蚀刻(MACE)工艺蚀刻纳米孔，由此在硅-催化剂界面处局部发生氧化，随后通过HF消耗氧化物。该无电极蚀刻工艺仅受溶液中反应物的存在的限制，并且当在延长的时间段内进行时，可以产生完全穿透厚度为许多微米的Si基底的纵横比超过1000:1的孔。
在该实施例中探索了两种类型的掩模。第一种类型的掩模是如图16A至16C中所示的在催化剂沉积之后蚀刻1分钟至2分钟的50nm厚的(100)NPSi层。特别地，图16A示出在单硅掩模芯片(3mm乘3mm)上的50nm厚度的5个晶体Si(c-Si)窗口(100μm乘100μm)的光学显微镜图像。经图案化的掩模限定了蚀刻之后为多孔的区域。图16A中的插图示出包括十个50nm厚的c-Si窗口的整个硅掩模芯片的照片。图16B示出经由射频(RF)溅射涂覆有Ag纳米岛催化剂的50nm厚的c-Si窗口的TEM图像，以及图16C示出多孔50nm厚的c-Si窗口在1分钟的MACE之后的TEM图像。图16C中的插图示出经由MACE工艺蚀刻的NPSi层中的亚10nm孔。
第二种类型的掩模是蚀刻24小时的约15μm厚的(100)NPSi层，并且示于图16D至16F中。特别地，图16D示出15μm厚度的约1cm2NPSi掩模的照片。图16E示出图16D的15μm厚的NPSi掩模的SEM截面图像。由于在MACE工艺中没有完全各向异性的蚀刻，因此观察到孔隙率随深度而降低。图16F示出图16E的NPSi掩模的底表面(其是在氧等离子体暴露期间与MoS2薄片接触的表面)的SEM图像。
虽然50nm厚的NPSi掩模使孔径在1分钟蚀刻之后小于10nm(图16C)或在2分钟蚀刻后小于约15nm，但其是脆的，因此只能在100μm乘100μm窗口中作为自支撑膜可用。相比之下，15μm厚的掩模可以在许多cm2的面积上生产，但是其具有如通过Brunauer–Emmett–Teller(BET)氮解吸分析表明的13.5nm的较大平均孔径。在厚的掩模中如通过BET测量的部分孔尺寸增加可以归因于高度粗糙化的表面和下面几微米高度穿孔的材料(图16E)，尽管在图案化期间与MoS2接触的更平滑的背表面的成像(图16F)还显示出比薄掩模中存在的孔径更大的孔径。对于50nm厚的掩模，数千个孔的透射电子显微镜(TEM)成像表明孔隙率为约2.8％(图16C)。
该实施例的图案化过程的示意图示于图17A中。具体地，图17A示出用于纳米多孔单层材料的NPSi辅助的图案化过程和随后用于控制孔隙率的热退火过程。将在具有300nm二氧化硅层的硅晶片上的化学气相沉积(CVD)生长的MoS2域(10μm至100μm)用聚(甲基丙烯酸甲酯)(PMMA)旋涂并且经由二氧化硅层的KOH辅助蚀刻将其转移到NPSi基底上。使基底选择性地暴露于MoS2/PMMA的相对侧上的O2等离子体以仅蚀刻MoS2的与NPSi掩模的纳米孔区域接触的纳米级部分区域。随后，通过KOH辅助蚀刻除去NPSi掩模，并且将MoS2/PMMA层转移至另一硅晶片。在用丙酮除去PMMA涂层之后，通过光学显微镜、扫描电子显微镜(SEM)和光致发光(PL)以及拉曼光谱检查纳米多孔MoS2域。随后通过在空气中进行热退火进一步修饰初始多孔结构，并且通过上述显微镜和光谱学技术研究结构变化。
MoS2域在通过NPSi掩模进行氧等离子体暴露之后的成像显示出材料中引入显著的孔隙。这经由图17B和17C中所示的原始MoS2域与如图17D至17G中所示的通过经由薄的(50nm)NPSi掩模选择性蚀刻而图案化的MoS2域之间的比较来例示。特别地，图17B示出Si/SiO2基底上的原始MoS2域的SEM图像，以及图17C示出在由于被硅掩模芯片覆盖而没有暴露于O2等离子体的情况下经历了图案化过程的单个三角形MoS2域的SEM图像。图17D示出经由通过薄的(50nm)NPSi掩模选择性蚀刻2分钟而产生的纳米多孔MoS2域的SEM图像，图17E示出在与图17D中所示的相同基底上发现的星形纳米多孔MoS2域的SEM图像。图17F描绘了图17E中的黄色框指出的区域的放大图，并且示出具有不同直径的纳米级孔，以及图17G示出纳米多孔MoS2域的高放大倍数SEM图像。用薄的NPSi掩模图案化的MoS2域(图17D至17G)具有8.5％的平均孔隙率，其中孔径为65.9±13.3nm。
现在参照图17H，描绘了在4μm至5μm连续区域上用15μm厚的NPSi掩模(1cm乘1cm)图案化的WS2域，具体地，图17H是使用15μm厚度的1cm2NPSi掩模在30秒的O2等离子体蚀刻之后的纳米多孔WS2域的SEM图像。图17I是图17H中所示的样品的放大图，其示出WS2域上的纳米孔的不太圆且连接的形貌，以及图17J是图17H的样品的另一个放大图，其示出与图17G中的孔尺寸相当的孔。这些放大图表明纳米多孔域的形貌类似于15μm厚的NPSi掩模的形貌。通过大尺度的自支撑掩模产生的孔的密度和尺寸与图17D至17G中观察到的那些相当，这表明该图案化方法在Si掩模厚度和横向尺寸的范围上的可扩展性。鉴于WS2域的成功图案化，预期蚀刻技术的应用可以扩展到2D材料的一般集合，包括石墨烯、h-BN和其他过渡金属二硫属化物(TMD)。
在该实施例中，根据掩模的厚度，通过NPSi掩模进行的O2等离子体蚀刻在不同时间尺度内完成。2分钟的等离子体处理用于通过50nm厚的具有亚10nm孔的Si掩模使TMD域图案化，而通过15μm厚的Si掩模暴露于等离子体30秒足以在域上产生相似尺度的孔。
此外，在2分钟的初始O2等离子体处理之后，其产生如由NPSi结构的形状确定的圆孔，经由在空气中在300℃下进行热处理证明了控制单层MoS2域的孔尺寸的有效策略。MoS2薄片的缺陷位点在高温条件下倾向于氧化蚀刻，因此可以经由逐渐的热退火控制纳米孔的尺寸。纳米孔尺寸和密度随着加热时间而增加，表明质量损失从现有纳米孔的边缘发生，最有可能以S损耗的形式。这些孔的扩大导致MoS2样品中的边缘与面积比增大。在光学和催化特性方面具有影响的边缘位点的增加可以在不需要炉子或惰性条件的情况下通过简单的加热过程有效地改变。根据应用，可以选择最佳的边缘与面积比，并且可以实现不同的纳米级图案。
直至30分钟的退火，氧化对纳米图案在SEM下的形貌没有产生任何可见的变化。退火30分钟、60分钟和100分钟的效果示于图18A至18H中，其示出由于图案化的MoS2的边缘位点的氧化而引起的孔的扩大及其会聚。图18A示出通过50nm厚的NPSi掩模在初始2分钟O2等离子体处理之后的MoS2域的SEM图像。图18B示出图18A的MoS2域在空气中热退火30分钟之后的SEM图像。图18C示出来自相同的样品的MoS2域在退火60分钟之后的SEM图像，以及图18D示出来自相同的样品的MoS2域在退火100分钟之后的SEM图像。图18E示出图18A的样品的放大图，示出直径为约70nm的独立的孔。图18F示出图18B的样品的放大图，示出单层MoS2中产生的扩大的孔的纳米图案，以及图18G示出图18C的样品的放大图，示出进一步膨胀且会聚的孔。图18H示出图18D的样品的放大图，示出MoS2薄片和经氧化的MoS2颗粒。氧化的产物(MoO3颗粒)在放大图像中作为图18H中的亮点是可见的。
图18I总结了在等离子体处理之后热退火对MoS2域的边缘密度和孔隙率的影响。具体地，图18I是对于经O2等离子体蚀刻的样品，MoS2边缘密度和孔隙率相对于热退火时间的图。对于图18I中的所有数据，N＝3。在300℃下，孔隙率随退火时间单调增加，在前30分钟内逐渐增加，然后更急剧地增加，在100分钟之后达到87.3±2.61％。还描绘了退火时间对边缘密度的影响。观察到边缘密度在30分钟的退火时间之后在统计学上保持相似。这可以通过如下来解释：随着孔扩大，孔会聚，导致多孔MoS2域内的边缘与面积比降低。观察到这种平衡效应经过60分钟的退火消失，主要由于孔夹层(pore intercalation)急剧增加，相应地具有55.2±10.1％的显著更大的孔隙率，导致边缘密度从在30分钟之后的0.00827±0.00170nm-1近乎加倍至0.0145±0.00106nm-1。观察到进一步退火对边缘密度具有负面影响，当在100分钟后孔隙率增加至87.3±2.61％时对应于边缘密度降低至0.0107±0.00135nm-1，因为剩余的MoS2区域之间的连通性减弱。该结果为经由纳米图案化和热退火优化MoS2和其他2D材料中的边缘密度提供了有价值的见解。
图18J显示出开发的工艺的有效性，其中MoS2域的置于50nm厚的NPSi多孔掩模区域上的一半在O2等离子体暴露之后几乎被有效图案化，而位于非多孔区域上的另一半保持原始状态。特别地，图18J示出在O2等离子体处理和60分钟的热退火之后，MoS2区域的一半位于50nm厚的NPSi蚀刻掩模上和一半位于非多孔硅上的SEM图像。这示出MoS2域在掩模上横跨50nm厚的NPSi窗口与支撑硅芯片的边界的无缝附接，其通过PMMA辅助转移和在100℃下的温和干燥过程来实现。在60分钟的热退火之后示出半图案化的MoS2域的SEM图像还确定在相同的退火条件下，氧化更广泛地发生在纳米多孔侧上而不是原始区域上。图18K是原始MoS2域在空气中进行100分钟的热退火之后的SEM图像，并且描绘了在空气中进行100分钟的热退火之后，直径小于50nm的纳米孔在原始MoS2域上的形成。预期以比经O2等离子体蚀刻的孔的密度更小的密度形成的这些孔经由缺陷位点的优选氧化在MoS2的基面上生长并且在域边缘和现在的裂纹周围更严重。
对通过热退火诱导的逐渐形貌变化的理解为优化孔隙率给予了有价值的见解，这对于开发取决于孔隙率的应用(例如纳滤)和边缘位点特定的应用(包括传感和电催化)至关重要。
如图19A至19F所示，域形貌的视觉变化证实了通过PL和拉曼光谱在原始MoS2和纳米多孔MoS2上测量的光学特性变化。首先通过PL光谱法在MoS2域内选择的约1μm尺寸的点上测量MoS2样品的光学特性。图19A示出原始MoS2域在热退火后的归一化光致发光(PL)光谱的图，并且示出在514.5nm下激发后，在热退火之前的原始MoS2域表现出在683nm处具有峰的PL光谱。当在300℃下进行热退火时，PL增加并且峰在40分钟的加热之后蓝移至680nm，在60分钟的加热之后蓝移至675nm，以及在100分钟的加热之后蓝移至660nm。对嵌段共聚物(BCP，block copolymer)辅助的纳米图案化的MoS2域的先前工作示出边缘密度增加引起PL猝灭，这不同于该实施例中的观察结果。这是由于边缘密度形成的差异，其中纳米点、纳米棒和纳米网格在先前工作中没有经受在高温下的氧化并且通过ADF-STEM示出具有非重建的边缘。
如图19B至19C所示，在纳米多孔MoS2样品的情况下，观察到更显著的PL增加和蓝移。具体地，图19B示出纳米多孔MoS2域在热退火直至70分钟后的归一化PL光谱，以及图19C示出纳米多孔MoS2域在继续热退火后的归一化PL光谱。经O2等离子体蚀刻的域表现出在677nm处具有峰的PL光谱，在300℃下进行20分钟的热退火之后，该峰蓝移至664nm。在峰移动之后，当将域加热直至70分钟时，PL强度增加，然后进一步退火导致由于材料的严重劣化而引起的PL的猝灭。在纳米多孔MoS2样品中看到的PL变化遵循如通过分析SEM图像确定的边缘/面积比的趋势。
据报道，CVD生长的原始MoS2的激光诱导的化学吸附氧化由于n掺杂减少而引起PL增加，然后在继续氧化之后PL减小，并且在空气中加热剥落的MoS2也引起快速的PL增强。另一个报道表明MoS2层上的缺陷区域或裂纹在热退火后与原始区域相比表现出巨大的PL增强，这是由于在有缺陷的位点周围重的p掺杂和更小的非辐射复合。在图19中所示的纳米多孔MoS2样品中也看到类似的效应。与原始MoS2相比，经NPSi掩模蚀刻的样品具有更快的PL增加，这与纳米多孔域中更高的边缘密度和缺陷有关。对于未蚀刻的MoS2样品，在相同高温加热时间范围内仅观察到轻微的PL增加。
通过多峰拟合进行将激子和三重子(trion)发射对于PL光谱的贡献去耦来解释整体蓝移和PL随着热退火时间的变化而变化。对于在相同基底上在纳米孔制造过程期间(图17A)未被蚀刻但被转移多次的原始MoS2，PL主要由在约1.83eV下的强的三重子发射组成，以及持续的热退火在约1.87eV下诱导激子发射。在100分钟退火之后，计算激子/三重子比为0.77。纳米多孔MoS2表现出相似的行为，因为在热退火之后，激子贡献增加并且占主导地位。在约1.83eV下观察到的三重子发射和在约1.87eV下的激子二者在热氧化之后快速增长，并且激子/三重子比从在20分钟退火之后的0.53增加至在50分钟退火之后的1.07、在60分钟退火之后的1.19、在70分钟退火之后的1.32、以及在80分钟退火之后的1.43。然后激子/三重子比在100分钟热处理之后降至0.77。该分析表明由于PMMA转移和O2等离子体蚀刻过程，纳米多孔和非多孔样品二者在热退火之前均是高度n掺杂的，如通过最初主导的三重子贡献所显示的。两个样品具有相似程度的表面残留物，并且在高温处理之前的经蚀刻的区域和经保护的区域二者的PL的比较示出相似的光谱，表明在两种情况下掺杂和缺陷密度相似。
如图19D至19E所示，两个样品的拉曼光谱随着热退火表现出不变的A1g模式和下降的E1 2g模式。图19D示出原始MoS2域在热退火后的归一化拉曼光谱，以及图19E示出纳米多孔MoS2域在热退火后的归一化拉曼光谱。A1g/E1 2g比增大表明单层MoS2薄片在热退火后发生掺杂水平变化，与PL光谱变化一致。E1 2g模式的微不足道的弱化显示MoS2单层内的应变变化不显著。加热过程的时间依赖性的分析示出观察到最小PL增加的初始阶段，这可能是由于表面残留物的清洗所致，然后在30分钟至40分钟处PL快速开始增加(多孔样品)。PL快速开始的时间尺度与先前对于剥落的MoS2材料的研究相似，其中在300℃下约25分钟引起达到PL最大值，然后在下一个25分钟期间发生快速的PL猝灭。原始样品的PL增加比纳米多孔样品的PL增加慢得多，这与覆盖有无定形碳保护层的原始MoS2的较大表面面积和倾向于氧化过程的较少可用边缘位点有关。将PL光谱归一化成拉曼A1g峰，其使不同样品面积和材料数量的影响归一化。图19F示出对于经纳米图案化的MoS2域和原始MoS2域，相对最大PL强度随着退火时间的变化而变化。
通过NPSi掩模对单层的选择性蚀刻经由其中使CVD生长的原始MoS2域直接暴露于O2等离子体短的(1秒、10秒和30秒)时间的控制实验来确定，直接等离子体蚀刻的完全不同的结果可以排除NPSi是降低O2等离子体的浓度和穿透性的层的可能性。在暴露1秒之后，PL降低并且从678nm蓝移至663nm，如图20A(其示出原始MoS2域在1秒直接O2等离子体处理之前和之后的归一化PL光谱)所示。这在通过NPSi掩模进行的等离子体蚀刻过程中未观察到。基于图20B中的拉曼光谱(其示出原始MoS2域在1秒直接O2等离子体处理之前和之后的归一化拉曼光谱)，可以监测在短的等离子体处理后p掺杂对原始MoS2的影响。任何长于1秒的处理都破坏材料，导致不存在来自样品的PL或拉曼信号。
如图20C至20H所示，通过SEM研究了在直接等离子体处理后的形貌变化。图20C至20E示出在不同放大倍数下原始MoS2域在1秒的直接O2等离子体处理之后的SEM图像。在暴露于O2等离子体1秒之后，域表现出在材料上均匀的开裂而纳米级形貌没有显著变化例如孔形成或缺陷扩大。图20F至20H示出在不同放大倍数下原始MoS2域在10秒的直接O2等离子体处理后的SEM图像。更长时间的处理产生具有更浅的对比度以及长度为数十至数百nm的明亮针状材料的区域。MoS2向氧化产物的转化是造成PL和拉曼信号消失的原因。该控制实验显示出NPSi掩模在2D材料(即使在纳米图案化和严重的蚀刻之后也表现出明亮的(bright)PL)上选择性形成纳米孔方面的独特能力。
在上述实施例中，NPSi掩模由以下制造：最初300μm厚的(100)DSP晶片(电阻率1Ω·cm至10Ω·cm，p型(硼掺杂的))在70℃下经由30重量％水溶液中的氢氧化钾薄化的50nm厚的(100)晶体Si膜(SiMPore Inc.)和15μm厚的(100)晶体Si膜。将两种类型的基底均在丙酮、异丙醇和去离子水中清洗，并且在催化剂沉积之前在氮气下干燥。使用ATC6目标溅射工具(AJA International)经由RF磁控溅射沉积半球形纳米催化剂。在所有的实验中，在30W的RF功率下将Ag沉积至的标称厚度。紧接在催化剂沉积之后，在50nm厚的掩模的情况下，将样品浸入包含5.33M HF和0.12M H2O2的MACE溶液中1分钟，对于15μm厚的掩模，将样品浸入包含5.33M HF和0.12M H2O2的MACE溶液中24小时。将掩模在蚀刻完成后用去离子水彻底漂洗并在氮气下干燥。
在具有CVD生长的单层MoS2的基底上旋涂(500rpm持续5秒，2000rpm持续10秒，以及4500rpm持续45秒)PMMA A7溶液。将样品在180℃下退火90秒以蒸发苯甲醚，并且通过将Si/SiO2基底溶解在1M KOH溶液中过夜以将其除去。然后将包括MoS2域的PMMA层用去离子水漂洗并将其转移至NPSi基底。将样品在150℃下干燥10分钟并将其颠倒以选择性地暴露于氧等离子体。通过NPSi掩模进行对MoS2的氧等离子体蚀刻通过使用Harrick ScientificPDC-32G等离子体清洗器(18W，氧流量为0.6SCFH(标准立方英尺/小时))来进行。然后经由如初始转移过程所描述的NPSi的KOH蚀刻将PMMA层上形成的多孔MoS2转移至新的Si/SiO2基底。
使用配备有Ar+(514.5nm)激发源和Peltier冷却的CCD检测器的Horiba LabRAM800HR光谱仪获取PL和拉曼光谱。在反射照明下使用100倍物镜通过400nm共焦孔使激光聚焦在样品上。样品上的激光点的直径为约1μm并且在样品表面上具有约4mW的功率。扫描电子显微术使用Zeiss Ultra Plus FESEM来进行。
实施例4-纳滤膜
在另一组说明性实施例中，研究了纳米多孔硅(NPSi)形成的无机纳滤(NF，nanofiltration)膜材料。NPSi膜能够在承受各种化学和热苛刻环境的同时在亚1nm分子尺度上进行分离。所述膜以促进大规模经济可行的制造的三个步骤生产。本实施例介绍了制造过程的深入描述、所得膜材料的表征、以及使用工业上相关的进料流对于四个NPSi膜的过滤性能的评估，包括零液体排放(ZLD，zero liquid discharge)性能的演示。综合来看，这些结果显示出NF膜相对于陶瓷膜在亚1nm尺度下具有优异的可扩展性、成本和截留率性能。
NPSi膜经由图21A中示意性示出的三步法生产。该方法包括使商品化的硅化学薄化、沉积金属催化剂、以及通过薄化的Si层自顶向下地化学蚀刻超高纵横比纳米孔。对于所有样品，将具有(100)取向的5cm晶体Si晶片选择性地暴露于热氢氧化钾(KOH)浴多个小时以生产横跨晶片的中心30nm直径的薄Si箔。然后通过在非常短的暴露时间内以低功率在晶片的未蚀刻的相反侧上溅射来沉积标称亚nm银层。最后，将晶片插入包含过氧化氢(H2O2)和氢氟酸(HF)的化学浴中，通过金属辅助化学蚀刻(MACE)过程促进在Ag-Si界面处Si的选择性氧化和除去。结果是具有初始晶片的厚度的外部处理层的单片硅膜。本实施例中讨论的四个膜的每一个的具体制造条件示于下表1中。晶片的发生了MACE的平面表面由于其微尺度上的粗糙度而表现出米黄色颜色，而相反表面由于在如图21B至21D中所示的MACE期间因KOH蚀刻而导致的纳米级粗糙度以及Ag催化剂颗粒对表面的穿透而呈现亚光灰。具体地，图21B示出原始膜的正表面和背表面的照片，图21C示出初始蚀刻表面的SEM，以及图21D示出初始蚀刻表面相反的表面的SEM图像。截面成像(例如，如图21E所示的膜截面的SEM图像所示)显示出孔隙率随着穿过Si的深度增加而减小，从而导致不对称的结构。所有比例尺为2μm，以及图21D的插图的比例尺为200nm。制造以在过滤过程中将膜的更平滑侧暴露于进料流的方式进行，因为降低表面粗糙度被理解为一种用于使膜污染最小化的方法。由BET氮吸附和解吸实验计算的BJH孔尺寸分布示于图21F中，并且由于其与过滤性能相关而在整个本实施例中被讨论。
表1
在过滤试验之前，针对厚度、表面亲水性和孔尺寸分布，对NPSi膜进行了表征。观察到原始膜的静态表面接触角为47.9°±2.1°。在一些样品中，紧接在MACE之后使用食人鱼溶液处理膜以侵蚀性地氧化其表面。在该处理之后，相同的膜样品表现出12.2°±1.7°的降低的接触角。增加的亲水性通常被理解为降低膜污染率的重要的度量标准。图22A和22B分别示出原始膜和在食人鱼处理后的膜上的静态水接触角的图像。
对于经由标准方法生产的膜，氮吸附测量了Brunauer-Emmett-Teller(BET)表面积为6.20m2/g以及Barrett-Joyner-Halenda(BJH)平均孔尺寸为18.96nm，使用吸附等温线计算。孔尺寸分布在24nm的孔径附近示出明确的峰，对于小于10nm的孔径具有更复杂的曲线，包括随着孔尺寸减小到3.6nm以下，孔的数量单调增加。对于该观察结果的最可能的解释是在膜层内存在多种类型的多孔形貌，第一种是在初始蚀刻表面的几个微米内发现的较大孔隙，以及第二种是本体内深的死端(dead-end)和贯穿的孔。后者的结构经常仅由单个Ag催化剂颗粒蚀刻，并且鉴于其高的纵横比和在本体膜内的深度，更不倾向于孔扩大。因此预期这些孔具有显著较小的直径，其通过如图21F所示存在大量小于3.6nm的孔所表明。
在不搅拌的情况下，在死端膜结构中研究了悬浮在水溶液中的5nm直径金纳米颗粒(AuNP)的过滤以表征NPSi膜随时间的截留率和渗透率行为。将原始膜(M1)插入单元(cell)中，然后在10.34巴(150psi)的压力下将其完全浸没在5mL IPA中以使孔润湿最大化。然后向单元中添加100mL去离子水并且在10.34巴下放置以评估纯水渗透率。
在初始稳定期之后，观察到渗透率在30小时的时间段内恒定在0.31LMH/巴，如图23(其示出在纯水和5nm AuNP截留率试验期间在恒压下对于M1渗透物质量相对时间的图)所示。在不干燥膜的情况下，将5nm AuNP的水性悬浮体添加至单元中以产生3.7e13颗粒/mL的进料浓度，并且在10.34巴下重新施加压力。对渗透率和约每10g渗透物试样的收集的持续监测显示出渗透率与截留率之间的折衷，如图24A(其描绘了在5nm AuNP过滤实验期间对于M1的渗透率和截留率的图)所示。虽然在实验的前三分钟内渗透率从纯水值降低至0.13LMH/巴并且最终下降至小于其初始值的三分之一(图23)，但截留率从初始值84％增加并且快速在94％以上达到稳定阶段。这通过如下来确认：在图24B中所示的实验过程中收集的试样的照片，如此示出5nm Au颗粒的截留和浓缩的渗余物溶液。
这些发现表明原始膜能够截留大部分5nm颗粒，其中截留可能主要归因于空间尺寸排斥效应，如通过BJH孔尺寸分布所证明的。随着过滤继续，通量(flux)下降结合截留率增加表明孔在孔入口或膜本体内被堵塞。在实验之后的膜表面的SEM成像确实显示出AuNP较少吸附到膜表面(图24C)，这可能优选发生在存在较高通量溶质进入孔开口的区域处。具体地，图24C是M1的表面在试验之后的SEM图像。初始进料和最终渗余物浓度的比较显示出颗粒浓度因子为3.83，而忽略蒸发的体积浓度因子为3.72。虽然将渗透物收集瓶与周围环境分离，但是缺少气密性密封允许蒸发发生，意味着实际体积浓度因子大于3.72。然而，紧密对应的颗粒浓度因子和体积浓度因子表明Au颗粒在膜表面上或膜本体内没有积聚到显著的程度，尽管由于在过滤期间没有搅拌而导致出现浓差极化。图24D中所示的SEM截面成像显示出34.3μm的厚度和从进料穿透至活性层的渗透物侧的低的孔百分比。考虑到MACE催化剂颗粒沿着Si晶格中的<110>方向横向蚀刻的已知倾向，在与垂直于Si表面的<100>方向相似的频率下，在膜的进料流侧上的低孔隙率不足为奇。为了使催化剂产生直接贯穿Si膜的孔，在孔径小于3.6nm的情况下，孔纵横比需要超过9500:1，解释为发生蚀刻方向变化的可能性高。结果是在膜的进料流侧上估计的表面孔隙率小于1％，推测这是通常观察到低渗透率测量结果的主要原因。
为了探讨NPSi膜截留小于5nm AuNP的带电溶剂化物质的能力，使用由活性黑(RB)和甲基橙(MO)(二者是MW分别为992g/mol和327g/mol的带负电的染料)的水性分子染料溶液组成的进料流进行过滤实验。这样的染料种类不仅用作用于许多工业上重要的小的带电分子的有效类似物，而且与纺织工业(越来越需要利用纳滤从流出物中除去染料的$870B市场)直接相关。染料实验以与以上讨论的AuNP实验(用纯水，然后随后用10-4M染料溶液，在10.34巴施加的压力下穿过死端结构的膜)相似的方式来进行。在这种情况下没有用IPA预润湿膜。试验了两个原始膜M2和M3，其中在染料试验之间，用纯水彻底漂洗每个膜。图25A至25E中示出了对于两个膜的纯水渗透率以及RB和MO截留率。特别地，图25A示出对于M2和M3的纯水渗透率以及分子染料MO和RB的截留率的图，以及图25B至25D示出对于用M2(图25B和25C)和M3(图25D和25E)过滤RB(图25B和25D)和MO(图25C和25E)的进料(左)和渗透物(右)样品的照片。
使用与M1的相同过程但是用较短的蚀刻时间生产的M2表现出0.11LMH/巴的较低初始纯水渗透率，可能是由于没有用IPA润湿孔，以及在孔蚀刻过程中的一般可变性。在渗透率试验之后，M2分别截留91％的RB和70％的MO(图25A至25C)，其中在每次试验之间用纯水彻底漂洗。在每个试验的过程中观察到较小的渗透率下降。在获得更紧密的MWCO的目标下，使用略微改进的催化剂沉积参数(4秒的溅射时间和15W的功率相对2秒和30W)生产M3，目的是降低平均催化剂和随后的孔尺寸。该膜表现出0.04LMH/巴的降低的纯水渗透率，以及对于RB和MO两种染料物质的截留率分别提高至99％和92％(图25A、25D和25E)。该结果显示出由于空间相互作用和基于电荷的相互作用，截留尺寸为327g/mol的分子的能力。
过滤膜的一个重要特性是其抵抗污垢和结垢在其表面上积聚的能力，一种被理解为主要受表面粗糙度和亲水性影响的特性。油水分离(多个工业(包括石油天然气和食品饮料)中重要的过程)在许多情况下证明由于大量的污染而对于聚合物膜尤其困难。为了评估NPSi膜在油水分离应用中关于防污性和可清洁性的性能，将在水中乳化的30重量％十六烷的进料溶液引入死端单元中，并且在3.45巴(50psi)下进给通过原始样品(M4)。使用与先前三个样品相同的条件生产M4，但是将溅射功率提高至45W，目标是提高孔隙率和随后的渗透率。对于在食人鱼处理之前的原始膜并且在没有进行IPA预润湿的情况下，所得的纯水渗透率为0.67LMH/巴。通过DLS表征进料十六烷乳状液，显示出平均颗粒尺寸为389.4±5.1nm，其中PDI为0.257±0.003(图6K)。以约50％的体积回收率进行一系列实验，这些实验从纯水至相似的乳状液进料流顺序进行，其中在每个试验之后使膜通量再生的目标下采用不同的清洗方案。按顺序，试验纯水、乳状液、在食人鱼处理之后的乳状液、在250℃热处理之后的乳状液和在IPA漂洗之后的乳状液。进行表示ZLD操作的其中通过将进料乳状液置于施加的压力下直至不能进一步提取出渗透物来获得最大渗透物体积的最终试验。
一系列试验在烃污染之后结合通量再生显示出有前景的油水分离性能。图26A和26B示出用于使用M4进行的油水分离试验的进料、渗透物和浓缩物的照片。图26C是示出在实验之后十六烷从M4的表面吸出的照片。
所有的进料和渗透物样品的热重分析示出相似的渗透物纯度，同时示出在每个试验中的渗透率大于初始乳状液试验，在食人鱼处理之后达到峰值，可能是由于增加的表面亲水性。图26D示出叠加在进料和渗透物上的纯水和十六烷的TGA测量。图26E和26F分别示出50倍稀释的进料和未稀释的渗透物的光学显微镜图像。
最终ZLD试验能够从由30％十六烷组成的进料溶液获得62.9％的渗透物的总质量回收率。假设纯水渗透，如通过TGA所表明的，在死端结构中没有搅拌的情况下，实现了89.8％的水的质量回收率。图26G至26I示出在ZLD试验期间回收的固体十六烷的照片，以及图26J示出来自ZLD试验的所得物(包括进料、渗透物和浓缩物)的TGA测量，示出实现了烃与水的有效分离。图26K示出对于乳化的十六烷乳状液进料溶液使用DLS测量的液滴尺寸分布。
每种尝试的清洗方案(包括用IPA和水简单地漂洗)都被证明在再生膜通量方面是有效的，尽管还示出该膜是极度化学和热可复原的，并且经得住食人鱼溶液。
实施例5-从两侧蚀刻的厚膜
在又一个说明性实施例中，研究了用于形成膜的另一种方法，其可以在改善商业可行性方面提供益处。不同于以上讨论的实施例，在该实施例中，硅在蚀刻之前没有被薄化，并且使催化剂直接沉积在较厚的Si晶片(例如，200μm至400μm厚度)的相反侧上，如图27中所示的截面SEM图像所示。
催化剂沉积步骤与以上实施例中的相同(银，30W，2秒)，但是在该实施例中，其在晶片的每一侧上进行。此外，孔的蚀刻在与先前实施例中相同的化学溶液中进行，但是其进行更长时间(例如24小时至48小时)以使发生显著的蚀刻。使用这些方法，完全贯穿更厚的膜的孔的纵横比可能极高。例如，图28示出对于400μm厚的膜的孔尺寸分布，并且示出显著存在直径为约6nm的孔。为了穿透晶片的整个厚度，这些孔的纵横比将大于65000:1。
虽然本文已经描述并说明了本发明的数个实施方案和实施例，但是本领域普通技术人员将容易想到用于执行本文描述的功能和/或获得本文描述的结果和/或一个或更多个优点的多种其他方式和/或结构，以及每个这样的变化和/或修改都被认为在本发明的范围内。更一般地，本领域技术人员将容易理解，本文描述的所有参数、尺寸、材料和配置意在是示例性的，并且实际参数、尺寸、材料和/或配置将取决于具体应用或使用本发明的教导的应用。本领域技术人员将认识或仅使用常规的实验就能够确定本文所述的本发明的具体实施方案的许多等同方案。因此，应理解，前述实施方案仅通过实例的方式呈现，并且在所附权利要求及其等同方案的范围内，本发明可以以具体描述和要求保护的那些之外的方式实施。本发明涉及本文所述的各单独的特征、系统、制品、材料、套件和/或方法。此外，如果这样的特征、系统、制品、材料、套件和/或方法不是相互矛盾的，则两个或更多个这样的特征、系统、制品、材料、套件和/或方法的任意组合都包括在本发明的范围内。
除非明确地指出相反，否则如本文在说明书和权利要求书中使用的未用数量词限定的名词应理解为意指“至少一者”。
如本文在说明书和权利要求书中使用的短语“和/或”应理解为意指如此连接的要素的“之一或两者”，即在一些情况下要素同时存在，而在另一些情况下要素分别存在。除非明确地指出相反，否则可以任选地存在除了通过“和/或”连词明确指出的要素之外的其他要素，无论其与明确指出的那些要素相关或不相关。因此，作为一个非限制性实例，当与开放式语言例如“包括”结合使用时，提及“A和/或B”在一个实施方案中可以是指A而没有B(任选地包括除B之外的要素)；在另一个实施方案中可以是指B而没有A(任选地包括除A之外的要素)；在又一个实施方案中可以是指A和B二者(任选地包括其他要素)；等等。
如本文在说明书和权利要求书中使用的，“或”应理解为具有与如上所定义的“和/或”相同的含义。例如，当分离列表中的项目时，“或”或“和/或”应当被解释为包含性的，即，包含多个要素或要素列表的至少一个，但也包含多于一个，并且任选地包含另外未列出的项目。只有明确指出相反的术语，例如“仅一个”或“恰好一个”，或者当在权利要求中使用时的“由……组成”，是指包含多个要素或要素列表中的恰好一个要素。一般地，如本文所使用的术语“或”在当跟随排他性术语(例如“任一”、“之一”、“仅一个”或“恰好一个”)时，应当仅理解为排他性替代方案(即，“一个或另一个，但不是二者”)。在权利要求中使用时，“基本上由……组成”应当具有其在专利法领域中使用的普通含义。
如本文在说明书和权利要求书中使用的，在提及一个或更多个要素的列表时，短语“至少一个”应理解为意指选自要素列表中的任一个或更多个要素中的至少一个要素，但不一定包括要素列表中明确列出的各个和每个要素中的至少一个，并且不排除要素列表中要素的任意组合。该定义还允许可以任选地存在除了在短语“至少一个”提及的要素列表中明确指出的要素之外的要素，无论其与那些明确指出的要素相关或不相关。因此，作为一个非限制性实例，“A和B中的至少一个”(或等同地，“A或B中的至少一个”，或等同地“A和/或B中的至少一个”)在一个实施方案中可以是指至少一个A，任选地包括多于一个A，但不存在B(并且任选地包括除B之外的要素)；在另一个实施方案中可以是指至少一个B，任选地包括多于一个B，但不存在A(并且任选地包括除A之外的要素)；在又一个实施方案中可以是指至少一个A，任选地包括多于一个A，以及至少一个B，任选地包括多于一个B(并且任选地包括其他要素)；等等。
在权利要求中以及在以上说明书中，所有过渡性短语例如“包括”、“包含”、“带有”、“具有”、“含有”、“涉及”、“持有”等均被理解为开放式的，即意指包括但不限于。只有过渡性短语“由……组成”和“基本上由……组成”应当分别是封闭式或半封闭式过渡性短语，如美国专利局专利审查程序手册第2111.03节所阐述的。
除非另有定义或指出，否则如本文所使用的涉及例如一个或更多个制品、结构和/或其子组件的或其之间的形状和/或几何关系，和/或其组合和/或以上未列出的示于由这样的术语表征的任何其他有形或无形要素的任何术语应当被理解为不要求绝对符合这样的术语的数学定义，而应当理解为在如此表征的主题的可能的范围内指示符合这样的术语的数学定义的特征，如本领域技术人员将理解的与这样的主题最密切相关。与形状和/或几何关系相关的这些术语的实例包括但不限于描述如下的术语：形状，例如圆形、正方形、圆形的/圆形、矩形的/矩形、三角形的/三角形、圆柱形的/圆柱形、椭圆的/椭圆、(n)多边形的/(n)多边形等；表面和/或块体材料特性和/或空间/时间分辨率和/或分布，例如光滑、反射、透明、清晰、不透明、刚性、不可渗透、均匀(地)、惰性、不可润湿、不可溶、稳定、不变、恒定、均匀地等；以及对相关领域的技术人员明显的许多其他内容。作为一个实例，本文中描述为“正方形”的所制造的制品不需要这种制品具有完全平面或线性并且以恰好90度的角度相交的面或侧面(实际上，这样的制品只能作为数学抽象而存在)，而是如本领域技术人员将理解的，这样的制品的形状应被解释为近似于数学上定义的“正方形”，达到对于所列举的制造技术通常可实现和达到的程度。

Claims (15)

1.一种多孔半导体材料，包括：
半导体材料；和
在所述半导体材料中的多个孔，所述多个孔的平均孔径小于20nm，以及其中所述多个孔限定了至少0.1％的按将总孔体积除以所述总孔体积加固体材料体积之和而测量的总体积孔隙率，
其中至少0.05％的所述孔从一个表面贯穿所述材料至相反的或不同的表面，以及
其中所述材料具有作为所述材料的最小截面的厚度，并且所述厚度为至少0.05微米。
2.根据权利要求1所述的多孔半导体材料，其中所述多个孔限定了小于50％的总体积孔隙率。
3.根据权利要求2所述的多孔半导体材料，其中所述多个孔限定了1％至30％的总体积孔隙率。
4.根据权利要求1所述的多孔半导体材料，其中小于30％的所述孔从一个表面贯穿所述材料至相反的或不同的表面。
5.根据权利要求4所述的多孔半导体材料，其中0.5％至20％的所述孔从一个表面贯穿所述材料至相反的或不同的表面。
6.根据权利要求5所述的多孔半导体材料，其中1％至10％的所述孔从一个表面贯穿所述材料至相反的或不同的表面。
7.根据权利要求1所述的多孔半导体材料，其中所述材料的厚度小于400微米。
8.根据权利要求7所述的多孔半导体材料，其中所述材料的厚度为至少10微米。
9.根据权利要求8所述的多孔半导体材料，其中所述材料的厚度为至少100微米。
10.根据权利要求9所述的多孔半导体材料，其中所述材料的厚度为至少200微米。
11.根据权利要求10所述的多孔半导体材料，其中所述材料的厚度为至少250微米。
12.根据权利要求1所述的多孔半导体材料，其中所述多个孔被蚀刻进入所述半导体材料中。
13.根据权利要求1所述的多孔半导体材料，其中所述多个孔的平均孔间间距小于10nm。
14.根据权利要求1所述的多孔半导体材料，其中所述多个孔的平均纵横比大于100:1。
15.根据权利要求1所述的多孔半导体材料，其中所述多个孔的平均纵横比大于1000:1。
CN201980023528.1A 2018-04-05 2019-04-05 多孔和纳米多孔半导体材料及其制造 Active CN111937120B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862653266P 2018-04-05 2018-04-05
US62/653,266 2018-04-05
PCT/US2019/026051 WO2019195719A1 (en) 2018-04-05 2019-04-05 Porous and nanoporous semiconductor materials and manufacture thereof

Publications (2)

Publication Number Publication Date
CN111937120A CN111937120A (zh) 2020-11-13
CN111937120B true CN111937120B (zh) 2025-09-05

Family

ID=68099090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980023528.1A Active CN111937120B (zh) 2018-04-05 2019-04-05 多孔和纳米多孔半导体材料及其制造

Country Status (4)

Country Link
US (1) US11004943B2 (zh)
EP (1) EP3776634A4 (zh)
CN (1) CN111937120B (zh)
WO (1) WO2019195719A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017161224A1 (en) 2016-03-18 2017-09-21 Massachusetts Institute Of Technology Nanoporous semiconductor materials and manufacture thereof
JP7080781B2 (ja) * 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
US12106968B2 (en) * 2019-08-01 2024-10-01 Ram Nanotech, Incorporated Injection metal assisted catalytic etching
EP4019119A1 (en) * 2020-12-22 2022-06-29 Université de Fribourg Membrane assembly for gas separation, method for producing the membrane assembly and method of separating gases
US20240017215A1 (en) * 2021-06-21 2024-01-18 SiTration, Inc. System and method for electrically conductive membrane separation
US12030018B2 (en) 2021-06-21 2024-07-09 SiTration, Inc. System and method for electrically conductive membrane separation
CN115959621A (zh) * 2023-01-17 2023-04-14 湖南大学 一种周期性孔阵列二维材料及其可控制备方法和应用
WO2024263955A1 (en) 2023-06-21 2024-12-26 SiTration, Inc. Methods and apparatus for extracting metals from materials

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032579B4 (de) * 2000-07-05 2020-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
US6790785B1 (en) 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
US7226733B2 (en) 2001-02-21 2007-06-05 University Of Rochester Microcavity biosensor and uses thereof
JP4708596B2 (ja) * 2001-05-10 2011-06-22 キヤノン株式会社 ナノ構造体の製造方法
US20030116531A1 (en) 2001-12-20 2003-06-26 Kamins Theodore I. Method of forming one or more nanopores for aligning molecules for molecular electronics
US7271896B2 (en) 2003-12-29 2007-09-18 Intel Corporation Detection of biomolecules using porous biosensors and raman spectroscopy
WO2006113808A2 (en) * 2005-04-20 2006-10-26 University Of Rochester Methods of making and modifying porous devices for biomedical applications
MY146808A (en) * 2005-08-24 2012-09-28 L Livermore Nat Security Llc Membranes for nanometer-scale mass fast transport
DE102007055017B4 (de) 2007-11-14 2010-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen
JP5261475B2 (ja) 2008-03-07 2013-08-14 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
JP5281847B2 (ja) 2008-08-19 2013-09-04 独立行政法人科学技術振興機構 複合材料及びその製造方法、並びにその製造装置
US20100139772A1 (en) 2008-11-11 2010-06-10 Alliance For Sustainable Energy, Llc Nanowire sensitized solar cells
GB0922063D0 (en) 2009-12-17 2010-02-03 Intrinsiq Materials Global Ltd Porous silicon
EP2616506B1 (en) 2010-09-17 2025-04-02 Cambridge Enterprise Limited Nanoporous materials, manufacture of nanoporous materials and applications of nanoporous materials
TWI505348B (zh) 2010-10-08 2015-10-21 Wakom Semiconductor Corp And a method of forming a microporous structure or a groove structure on the surface of the silicon substrate
CN102479839A (zh) * 2010-11-25 2012-05-30 中国电子科技集团公司第十八研究所 纳米结构柔性化合物半导体薄膜太阳电池
US20130292839A1 (en) * 2010-12-01 2013-11-07 Kyoto University Porous silicon material
US20130081679A1 (en) * 2011-09-30 2013-04-04 Ut-Battelle, Llc Multijunction hybrid solar cell incorporating vertically-aligned silicon nanowires with thin films
GB201122315D0 (en) 2011-12-23 2012-02-01 Nexeon Ltd Etched silicon structures, method of forming etched silicon structures and uses thereof
WO2014008396A1 (en) 2012-07-03 2014-01-09 Massachusetts Institute Technology Virus film as template for porous inorganic scaffolds
WO2014152435A1 (en) 2013-03-14 2014-09-25 The Board Of Trustees Of The Leland Stanford Junior University High aspect ratio dense pattern-programmable nanostructures utilizing metal assisted chemical etching
WO2014210608A1 (en) 2013-06-28 2014-12-31 President And Fellows Of Harvard College High-surface area functional material coated structures
JP6094779B2 (ja) * 2013-12-06 2017-03-15 株式会社豊田中央研究所 金属樹脂複合材料及びその製造方法、並びに酸化アルミニウム被膜を有するアルミニウム基材
WO2016054232A1 (en) * 2014-09-30 2016-04-07 Yale University A METHOD FOR GaN VERTICAL MICROCAVITY SURFACE EMITTING LASER (VCSEL)
WO2017055863A2 (en) * 2015-10-01 2017-04-06 Flavius Cristian Pascut Nanostructured materials
WO2017161224A1 (en) 2016-03-18 2017-09-21 Massachusetts Institute Of Technology Nanoporous semiconductor materials and manufacture thereof
EP3555908A4 (en) * 2016-12-16 2020-08-26 Elwha Llc MANUFACTURING AND ENGRAVING PROCESSES OF POROUS SILICON CARBIDE STRUCTURES
DE102017120535B4 (de) * 2017-09-06 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
US10510910B2 (en) * 2017-11-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with an absorption enhancement semiconductor layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Catalyst Self-Assembly for Scalable Patterning of Sub 10 nm Ultrahigh Aspect Ratio Nanopores in Silicon;Brendan D. Smith等;《ACS Applied Materials & Interfaces》;第8卷(第12期);第8043-8049页 *

Also Published As

Publication number Publication date
EP3776634A4 (en) 2022-01-05
US11004943B2 (en) 2021-05-11
WO2019195719A1 (en) 2019-10-10
US20190312112A1 (en) 2019-10-10
CN111937120A (zh) 2020-11-13
EP3776634A1 (en) 2021-02-17

Similar Documents

Publication Publication Date Title
CN111937120B (zh) 多孔和纳米多孔半导体材料及其制造
CN109072451B (zh) 纳米多孔半导体材料及其制造
Altomare et al. Templated dewetting: designing entirely self-organized platforms for photocatalysis
US20230249974A1 (en) Formation of pores in atomically thin layers
Azeredo et al. Silicon nanowires with controlled sidewall profile and roughness fabricated by thin-film dewetting and metal-assisted chemical etching
JP6257692B2 (ja) 基板上にナノ構造を形成させる方法及びその使用
WO2013028826A2 (en) Barrier guided growth of microstructured and nanostructured graphene and graphite
Rey et al. Anisotropic silicon nanowire arrays fabricated by colloidal lithography
JP2014012629A (ja) 高表面積炭素オパールとそこから得られる逆オパール
Li et al. One step route to the fabrication of arrays of TiO 2 nanobowls via a complementary block copolymer templating and sol–gel process
Amri et al. Effect of porous layer engineered with acid vapor etching on optical properties of solid silicon nanowire arrays
Huang et al. Fabrication of metallic nanodisc hexagonal arrays using nanosphere lithography and two-step lift-off
Chahrour et al. Influence of wet etching time cycles on morphology features of thin porous Anodic Aluminum oxide (AAO) template for nanostructure’s synthesis
Asoh et al. Pt–Pd-embedded silicon microwell arrays
Bottein et al. Large scale self-organization of 2D hexagonal Ge and Au nanodots on patterned TiO2 for optoelectronic applications
Frascaroli et al. Fabrication of periodic arrays of metallic nanoparticles by block copolymer templates on HfO2 substrates
Landeke-Wilsmark et al. Metal nanoparticle arrays via a water-based lift-off scheme using a block copolymer template
Anitha et al. Fabrication of hierarchical porous anodized titania nano-network with enhanced active surface area: Ruthenium-based dye adsorption studies for dye-sensitized solar cell (DSSC) application
Chahrour et al. Influence of the Voltage on Pore Diameter and Growth Rate of Thin Anodic Aluminium Oxide (AAO) Pattern on Silicon Substrate
WO2021111177A1 (fr) Procédé de nanotexturation spécifique de la surface de substrat silicium, substrat texturé et dispositifs photovoltaïques comportant de telles nanostructures
Han High density silver nanowire arrays using self-ordered anodic aluminum oxide (AAO) membrane
Saurakhiya et al. Micropatterned arrays of functional materials by self-organized dewetting of ultrathin polymer films combined with electrodeposition
Hsieh et al. Fabrication of wafer-level antireflective structures in optoelectronic applications
KR20250136680A (ko) 고분자 멤브레인을 이용한 반도체 나노와이어 구조체의 제조방법 및 이에 의해 제조되는 반도체 나노와이어
Cha et al. Nonlithographic SiO2 nanodot arrays via template synthesis approach

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant