[go: up one dir, main page]

CN111900087B - Igbt器件的制造方法 - Google Patents

Igbt器件的制造方法 Download PDF

Info

Publication number
CN111900087B
CN111900087B CN202010897106.1A CN202010897106A CN111900087B CN 111900087 B CN111900087 B CN 111900087B CN 202010897106 A CN202010897106 A CN 202010897106A CN 111900087 B CN111900087 B CN 111900087B
Authority
CN
China
Prior art keywords
type
substrate
igbt device
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010897106.1A
Other languages
English (en)
Other versions
CN111900087A (zh
Inventor
冯超
陈正嵘
潘嘉
姚廷辉
靳宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp, Hua Hong Semiconductor Wuxi Co Ltd filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010897106.1A priority Critical patent/CN111900087B/zh
Publication of CN111900087A publication Critical patent/CN111900087A/zh
Priority to US17/230,231 priority patent/US11563103B2/en
Application granted granted Critical
Publication of CN111900087B publication Critical patent/CN111900087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/145—Emitter regions of IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请公开了一种IGBT器件的制造方法，涉及半导体制造领域。该IGBT器件的制造方法包括在衬底上形成IGBT器件的源区，衬底为MCZ衬底；对衬底进行退火处理，在退火过程中源区表面形成一层氧化物；在衬底上形成层间介质层，层间介质层由氮化硅层、第一类氧化物层、第二类氧化层组成，用于形成第一类氧化物层的材料与用于形成第二类氧化物层的材料不同；使用氮气对衬底进行退火处理：解决了12＂产线上IGBT器件的击穿电压蠕变严重的问题；达到了改善IGBT器件的性能，优化利用MCZ衬底制造IGBT器件的生产工艺的效果。

Description

IGBT器件的制造方法
技术领域
本申请涉及半导体制造领域，具体涉及一种IGBT器件的制造方法。
背景技术
随着技术的发展，IGBT(Insulater Gate Bipolar Transistor,绝缘栅双极型晶体管)已成为电力电子领域应用广泛的功率器件。IGBT器件具有PT(punch through，穿通)型、NPT(non-punch through，非穿通型)、FS(field stop，场阻止型)等。FS型IGBT器件中的FS层主要用于阻止电场，使N型漂移区的电场呈梯形分布，以减小N型漂移区的厚度和掺杂浓度，降低导通压降。
目前，8英寸衬底制造的FS型IGBT器件使用FZ(Floating zone method，悬浮区熔法)衬底，而12寸衬底由于衬底制造技术的限制，只能使用MCZ(magnetic field appliedCzochralski method，磁场直拉法)衬底。在晶圆加工厂，功率器件与IC产品一般共用产线，12英寸晶圆制造的FS型IGBT器件无法使用PSG(磷硅玻璃)或BPSG(硼磷硅玻璃)。
在上述两种因素的影响下，采用12英寸衬底制造出的FS型IGBT器件比采用8英寸衬底制造出的FS型IGBT器件出现更严重的击穿电压蠕变(walk out)现象。
发明内容
为了解决相关技术问题，本申请提供了一种IGBT器件的制造方法。该技术方案如下：
一方面，本申请实施例提供了一种IGBT器件的制造方法，该方法包括：
在衬底上形成IGBT器件的源区，衬底为MCZ衬底；
对衬底进行退火处理，在退火过程中源区表面形成一层氧化物；
在衬底上形成层间介质层，层间介质层由氮化硅层、第一类氧化物层、第二类氧化层组成，用于形成第一类氧化物层的材料与用于形成第二类氧化物层的材料不同；
使用氮气对衬底进行退火处理。
可选的，在衬底上形成层间介质层，包括：
通过LPCVD工艺在衬底上形成氮化硅层；
通过PECVD工艺在氮化硅层上方依次形成第一类氧化物层、第二类氧化物层。
可选的，第一类氧化物层的材料为富硅氧化物，第二类氧化物层的材料为通过化学反应生成的氧化物。
可选的，第一类氧化物层的材料为O3和TEOS反应形成的氧化物，第二类氧化物层的材料为TEOS分解所得的氧化物。
可选的，衬底的直径为12英寸。
可选的，IGBT器件为FS型IGBT器件。
可选的，在衬底上形成IGBT器件的源区之前，该方法还包括：
形成IGBT器件的栅极结构。
可选的，在衬底上形成IGBT器件的源区，包括：
通过离子注入工艺向IGBT器件的基区注入N型掺杂离子，形成源区。
本申请技术方案，至少包括如下优点：
通过在IGBT器件的制造过程中，改进IGBT器件的层间介质层材料，令层间介质层由氮化硅层、第一类氧化物层、第二类氧化物层组成，在层间介质层形成后再利用氮气进行退火处理，改善层间介质层中氧化物膜层的致密度，令IGBT器件在制造过程中不使用PSG或BPSP作为层间介质层材料情况下，仍能满足IGBT器件对层间介质层膜质的要求；达到了改善IGBT器件的性能，优化利用MCZ衬底制造IGBT器件的生产工艺的效果。此外，还可以优化利用12英寸晶圆生产的IGBT器件的质量效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种IGBT器件的制造方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请一实施例提供的一种IGBT器件的制造方法的流程图，该方法可以适用于制造FS(field stop，场阻止)型IGBT器件，该方法至少包括如下步骤：
步骤101，在衬底上形成IGBT器件的源区，衬底为MCZ衬底。
提供一衬底，该衬底至少用于制造IGBT器件。
在衬底上用于制造IGBT器件的区域，形成IGBT器件的源区。
可选的，MCZ衬底的直径为12英寸。
步骤102，对衬底进行退火处理，在退火过程中源区表面形成一层氧化物。
对衬底进行退火处理，在退火过程中，衬底露出的硅表面形成氧化物；在退火过程中，源区对应的硅表面裸露，源区表面形成氧化物。
在某些情况下，IGBT器件的源区形成后，清洗衬底，然后再对衬底进行退火处理；在退火处理结束后，再次清洗衬底。
步骤103，在衬底上形成层间介质层，层间介质层由氮化硅层、第一类氧化物层、第二类氧化物层组成，用于形成第一类氧化物层的材料和用于形成第二类氧化物层的材料不同。
在衬底上形成氮化硅层，在氮化硅层上形成第一类氧化物层，在第一类氧化物层上形成第二类氧化物层。
利用层间介质层中的氮化硅层阻挡外来移动电荷，优化IGBT器件的击穿电压蠕变(BV walk out)现象。
用于形成第一类氧化物层的材料和用于形成第二类氧化物层的材料根据IGBT器件的性能要求确定，本申请实施例对此不作限定。
层间介质层中各层的厚度根据IGBT器件的设计需求确定，本申请实施例对此不作限定。
步骤104，使用氮气对衬底进行退火处理。
在退火过程中，利用纯氮气(N2)对层间介质层中的氧化物层进行致密化处理，以满足IGBT器件对层间介质层膜质的需求。
层间介质层中采用CVD方式得到的氧化物层的致密度均得到提高。
综上所述，本申请实施例提供的IGBT器件的制造方法，在IGBT器件的制造过程中，改进IGBT器件的层间介质层材料，令层间介质层由氮化硅层、第一类氧化物层、第二类氧化物层组成，在层间介质层形成后再利用氮气进行退火处理，改善层间介质层中氧化物膜层的致密度，令IGBT器件在制造过程中不使用PSG或BPSP作为层间介质层材料情况下，仍能满足IGBT器件对层间介质层膜质的要求；达到了改善IGBT器件的性能，优化利用MCZ衬底制造IGBT器件的生产工艺的效果。此外，还可以优化利用12英寸晶圆生产的IGBT器件的质量效果。
在FS型IGBT器件的制造工艺应用到直径为12英寸的晶圆上时，FS型IGBT器件的击穿电压蠕变现象比8英寸晶圆制造的FS型IGBT器件的击穿电压蠕变现象严重，容易造成FS型IGBT器件无法正常使用的问题，为了解决FS型IGBT器件的制造工艺在直径为12英寸的晶圆上的应用问题，本申请另一实施例提供了一种IGBT器件的制造方法，该方法至少包括如下步骤：
步骤201，形成IGBT器件的栅极结构。
提供一衬底，衬底为MCZ衬底，该衬底至少用于制造IGBT器件。衬底的直径为12英寸。
在一个例子中，IGBT器件的漂移区由N型轻掺杂区组成；通过离子注入工艺，在预定区域形成IGBT器件的P型体区。
在衬底上形成IGBT器件的栅极结构。
可选的，IGBT器件的栅极结构为平面栅结构，或沟槽栅结构。
步骤202，在衬底上形成IGBT器件的源区。
在一个例子中，通过离子注入工艺，向IGBT器件的体区注入N型掺杂离子，在体区的顶部形成IGBT器件的源区。
在某些情况下，在IGBT器件的源区形成后，对衬底进行湿法清洗。
步骤203，对衬底进行退火处理，在退火过程中源区表面形成一层氧化物。
在某些情况下，对衬底进行退火处理之后，对衬底进行清洗。
步骤204，通过LPCVD工艺在衬底上形成氮化硅层。
通过氮化硅层阻挡外来移动电荷，优化FS型IGBT器件的击穿电压蠕变。
步骤205，通过PECVD工艺在氮化硅层上方依次形成第一类氧化物层、第二类氧化物层。
通过PECVD工艺在氮化硅表面沉积第一类氧化物，形成第一类氧化物层；再通过PECVD工艺在第一类氧化物层表面沉积第二类氧化物，形成第二类氧化物层。
用于形成第一类氧化物层的材料与用于形成第二类氧化物层的材料不同。
在一个例子中，第一类氧化物层的材料为富硅氧化物(silicon rich oxide,SRO)，第二类氧化物层的材料为通过化学反应生成的氧化物。
在另一个例子中，IGBT器件结构中存在多晶硅(poly)高台阶，采用台阶覆盖性较好的氧化物材料来生长氧化物层，比如，第一类氧化物层的材料为O3和TEOS反应形成的氧化物，第二类氧化物层的材料为TEOS分解所得的氧化物。
氮化硅层、第一类氧化物层、第二类氧化物层组成IGBT器件的层间介质层。
步骤206，使用氮气对衬底进行退火处理。
在退火过程中，利用纯氮气(N2)对层间介质层中的第一类氧化物层、第二类氧化物层进行致密化处理，以满足IGBT器件对层间介质层膜质的需求。
由于采用MCZ衬底的12寸衬底制造FS型IGBT器件，且FS型IGBT器件与IC产品共用产线时，FS型IGBT器件无法使用PSG或BPSG作为层间介质层的材料，FS型IGBT器件的性能会因此受到影响，本申请实施例改进了FS型IGBT器件的层间介质层的材料，并利用纯氮气进行退火处理，对层间介质层中的氧化物膜层进行致密化处理，满足FS型IGBT器件对层间介质层膜质的需求，改善了12＂产线上FS型IGBT器件的击穿电压蠕变现象，提升了产品性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种IGBT器件的制造方法，其特征在于，所述方法包括：
在衬底上形成IGBT器件的源区，所述衬底为MCZ衬底；
对所述衬底进行退火处理，在所述退火过程中所述源区表面形成一层氧化物；
在衬底上形成层间介质层，所述层间介质层由从下往上依次堆叠的氮化硅层、第一类氧化物层、第二类氧化物层组成，用于形成所述第一类氧化物层的材料与用于形成所述第二类氧化物层的材料不同；其中，所述第一类氧化物层的材料为富硅氧化物或者O3和TEOS反应形成的氧化物，所述第二类氧化物层的材料为通过化学反应生成的氧化物或者TEOS分解所得的氧化物；
使用氮气对所述衬底进行退火处理。
2.根据权利要求1所述的方法，其特征在于，所述在衬底上形成层间介质层，包括：
通过LPCVD工艺在所述衬底上形成所述氮化硅层；
通过PECVD工艺在所述氮化硅层上方依次形成所述第一类氧化物层、所述第二类氧化物层。
3.根据权利要求2所述的方法，其特征在于，所述第一类氧化物层的材料为富硅氧化物，所述第二类氧化物层的材料为通过化学反应生成的氧化物。
4.根据权利要求2所述的方法，其特征在于，所述第一类氧化物层的材料为O3和TEOS反应形成的氧化物，所述第二类氧化物层的材料为TEOS分解所得的氧化物。
5.根据权利要求1至4任一所述的方法，其特征在于，所述衬底的直径为12英寸。
6.根据权利要求1至4任一所述的方法，其特征在于，所述IGBT器件为FS型IGBT器件。
7.根据权利要求1所述的方法，其特征在于，所述在衬底上形成IGBT器件的源区之前，所述方法还包括：
形成所述IGBT器件的栅极结构。
8.根据权利要求1所述的方法，其特征在于，所述在衬底上形成IGBT器件的源区，包括：
通过离子注入工艺向IGBT器件的基区注入N型掺杂离子，形成所述源区。
CN202010897106.1A 2020-08-31 2020-08-31 Igbt器件的制造方法 Active CN111900087B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010897106.1A CN111900087B (zh) 2020-08-31 2020-08-31 Igbt器件的制造方法
US17/230,231 US11563103B2 (en) 2020-08-31 2021-04-14 Method for manufacturing IGBT device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010897106.1A CN111900087B (zh) 2020-08-31 2020-08-31 Igbt器件的制造方法

Publications (2)

Publication Number Publication Date
CN111900087A CN111900087A (zh) 2020-11-06
CN111900087B true CN111900087B (zh) 2022-09-20

Family

ID=73224848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010897106.1A Active CN111900087B (zh) 2020-08-31 2020-08-31 Igbt器件的制造方法

Country Status (2)

Country Link
US (1) US11563103B2 (zh)
CN (1) CN111900087B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295621B (zh) * 2022-08-17 2025-12-16 华虹半导体(无锡)有限公司 改善沟槽栅型mos器件可靠性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091764A (zh) * 2014-07-25 2014-10-08 中航（重庆）微电子有限公司 Igbt器件制备方法及igbt器件
US20190214346A1 (en) * 2016-10-14 2019-07-11 Denso Corporation Semiconductor device
CN111276535A (zh) * 2020-02-18 2020-06-12 上海华虹宏力半导体制造有限公司 具有沟槽型栅极的器件的制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120058B2 (en) * 2009-10-28 2012-02-21 International Business Machines Corporation High-drive current MOSFET
US8884378B2 (en) * 2010-11-03 2014-11-11 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
JP5816570B2 (ja) * 2011-05-27 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP5765251B2 (ja) * 2012-01-24 2015-08-19 三菱電機株式会社 半導体装置及びその製造方法
WO2013147274A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
JP2014078689A (ja) * 2012-09-20 2014-05-01 Toshiba Corp 電力用半導体装置、および、電力用半導体装置の製造方法
US10475663B2 (en) * 2012-10-02 2019-11-12 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP5969927B2 (ja) * 2013-01-18 2016-08-17 株式会社 日立パワーデバイス ダイオード、電力変換装置
CN104903997B (zh) * 2013-06-26 2020-11-03 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
US9245903B2 (en) * 2014-04-11 2016-01-26 International Business Machines Corporation High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6275282B2 (ja) * 2015-01-13 2018-02-07 三菱電機株式会社 半導体装置、その製造方法および半導体モジュール
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017047285A1 (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6693131B2 (ja) * 2016-01-12 2020-05-13 富士電機株式会社 半導体装置
CN107851584B (zh) * 2016-02-23 2021-06-11 富士电机株式会社 半导体装置
JP6726505B2 (ja) * 2016-03-31 2020-07-22 ローム株式会社 半導体装置の製造方法
US9893062B2 (en) * 2016-04-28 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
JP6910907B2 (ja) * 2017-09-25 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置
US20200105874A1 (en) * 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
JP7173312B2 (ja) * 2019-05-16 2022-11-16 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091764A (zh) * 2014-07-25 2014-10-08 中航（重庆）微电子有限公司 Igbt器件制备方法及igbt器件
US20190214346A1 (en) * 2016-10-14 2019-07-11 Denso Corporation Semiconductor device
CN111276535A (zh) * 2020-02-18 2020-06-12 上海华虹宏力半导体制造有限公司 具有沟槽型栅极的器件的制作方法

Also Published As

Publication number Publication date
US20220069105A1 (en) 2022-03-03
CN111900087A (zh) 2020-11-06
US11563103B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
US7326995B2 (en) Trench MIS device having implanted drain-drift region and thick bottom oxide
US7045857B2 (en) Termination for trench MIS device having implanted drain-drift region
JP4388017B2 (ja) 注入されたドレインドリフト領域および厚い底部酸化物を有するトレンチｍｉｓ装置およびそれを製造するためのプロセス
CN107887264A (zh) 在半导体条中形成掺杂区
CN105448990A (zh) Ldmos晶体管及其形成方法
US6927451B1 (en) Termination for trench MIS device having implanted drain-drift region
CN100508210C (zh) 具有注入漏极漂移区和厚底部氧化物的沟槽金属-绝缘体-半导体器件及其制造方法
CN111900087B (zh) Igbt器件的制造方法
CN111883428A (zh) 发射区多晶硅的形成方法及器件
CN101989602A (zh) 一种沟槽mosfet
WO2020198738A1 (en) Extended drain mos with dual well isolation
WO2023206986A1 (zh) 碳化硅半导体器件及其制作方法
TWI302748B (en) High-voltage semiconductor device, semiconductor device and method of forming thereof
CN110416079A (zh) 沟槽栅igbt芯片的制作方法
CN101989577B (zh) 一种沟槽mosfet的制造方法
CN118922946A (zh) 具有vld结构的耐压区域的功率半导体器件及其制造方法
US20040229420A1 (en) Method for manufacturing semiconductor device having trench gate
JP2011101018A (ja) トレンチ金属酸化物半導体電界効果トランジスタの製造方法
CN115394853A (zh) 一种沟槽型碳化硅mosfet器件结构及其制备方法
TWI869225B (zh) 具有高低壓元件及電容之半導體整合結構之製造方法
CN113764513B (zh) 半导体结构及其形成方法
CN102142392B (zh) 半导体装置及其制作方法
CN116072703A (zh) 一种半导体器件及其制造方法
CN120475751A (zh) 一种碳化硅器件及其形成方法
CN111883427A (zh) Hbt器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant