[go: up one dir, main page]

CN111201562B - 用于驱动显示面板上所布置的像素的数据驱动装置 - Google Patents

用于驱动显示面板上所布置的像素的数据驱动装置 Download PDF

Info

Publication number
CN111201562B
CN111201562B CN201880065990.3A CN201880065990A CN111201562B CN 111201562 B CN111201562 B CN 111201562B CN 201880065990 A CN201880065990 A CN 201880065990A CN 111201562 B CN111201562 B CN 111201562B
Authority
CN
China
Prior art keywords
image data
data
channel
link
links
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880065990.3A
Other languages
English (en)
Other versions
CN111201562A (zh
Inventor
郑敏永
权用重
洪昊成
尹祯培
崔正熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN111201562A publication Critical patent/CN111201562A/zh
Application granted granted Critical
Publication of CN111201562B publication Critical patent/CN111201562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种用于驱动显示面板上所布置的像素的装置，并且根据本发明的数据驱动装置可以通过包括用于将图像数据映射到通道链路的两个或更多个数据映射单元、或者通过使用连接至多个多路复用器的一个数据映射单元，来将图像数据发送至多个通道组。

Description

用于驱动显示面板上所布置的像素的数据驱动装置
技术领域
本发明涉及用于驱动显示面板上所布置的像素的技术。
背景技术
显示面板包括以矩阵形式布置的多个像素。在这多个像素中的各像素以由图像数据表示的灰度值发光的情况下，在这样的显示面板上形成图像。
可以将图像数据从数据处理装置(也称为定时控制器)发送至数据驱动装置(也称为源极驱动器)。图像数据是作为数字值进行发送的，并且数据驱动装置可以将这样的数字值转换成模拟电压以驱动各像素。
数据驱动装置使用串行通信来接收图像数据。然而，由于数据处理装置和数据驱动装置之间的空间约束，可用于串行通信的布线数量是有限的。另一方面，由于显示面板的分辨率变得越来越高的趋势，因此用以发送图像数据的通道数量逐渐增加。因此，在数据驱动装置中，用于将经由少量串行通信布线所接收到的图像数据高效地分发至多个通道的方法将成为问题。
发明内容
发明要解决的问题
在该背景下，根据一方面，本发明提供用于将图像数据高效地分发至多个通道的技术。
用于解决问题的方案
为此，本发明的一方面提供一种数据驱动装置，用于驱动显示面板上所布置的像素。
这样的数据驱动装置可以包括数据接收单元、第一数据映射单元、第二数据映射单元和多个通道组。
所述数据接收单元可以经由至少一个通信链路接收图像数据，并且分发所述图像数据以将所述图像数据发送至N(N是2或大于2的自然数)个内部链路。
所述第一数据映射单元可以接收经由所述内部链路中的第一内部链路发送的第一图像数据，将所述第一图像数据映射到M1(M1是2或大于2的自然数)个第一通道链路上，然后将所述第一图像数据并行地发送至所述第一通道链路。
所述第二数据映射单元可以接收经由所述内部链路中的第二内部链路发送的第二图像数据，将所述第二图像数据映射到M2(M2是2或大于2的自然数)个第二通道链路上，然后将所述第二图像数据并行地发送至所述第二通道链路。
所述多个通道组可以与所述第一通道链路和所述第二通道链路其中之一连接。所述多个通道组中的各通道组包括多个通道，并且所述多个通道中的各通道可以顺次地接收经由一个通道链路发送的图像数据，并使用所接收到的图像数据来驱动像素。
根据这样的实施例，所述第一数据映射单元可以包括存储单元，并且可以将图像数据中所包括的至少M1个数据存储在存储单元中，并将所述存储单元中所存储的数据中的M1个数据映射到所述第一通道链路上以发送这些数据。
这里，数据可以是通过按照像素分割图像数据所获得的像素数据。
所述数据接收单元还可以包括字节对齐单元和像素对齐单元。所述字节对齐单元可以按照字节对齐图像数据，并且所述像素对齐单元可以按照像素对齐图像数据。
所述数据接收单元可以经由至少一个通信链路接收图像数据以进行串行通信，并对所述图像数据进行串并行转换以将所述图像数据发送至内部链路。
各通道组可以包括具有M1或M2的间隔的通道。
与所述第一通道链路连接的多个第一通道组可以从所述第一数据映射单元起沿第一方向配置，并且与所述第二通道链路连接的多个第二通道组可以从所述第二数据映射单元沿第二方向配置。这里，所述第二方向与所述第一方向相反。
各通道可以连接至沿第三方向延伸的数据线。所述第三方向可以垂直于所述第一方向和所述第二方向。
另外，各通道可以包括锁存电路、数模转换器和输出缓冲器。所述锁存电路可以根据第一控制定时信号来锁存来自通道链路的图像数据，所述数模转换器可以根据第二控制定时信号来将所述图像数据转换成具有模拟值的数据电压，所述输出缓冲器可以根据第三控制定时信号来将所述数据电压供给至数据线。
本发明的另一方面提供一种数据驱动装置，用于驱动显示面板上所布置的像素。
这样的数据驱动装置可以包括数据接收单元、第一数据映射单元、多个多路复用器(MUX)和多个通道组。
所述数据接收单元在一侧与接收图像数据所经由的至少一个通信链路连接，并且在另一侧与分发图像数据所经由的第一内部链路连接。
所述第一数据映射单元可以与第一内部链路连接，并将经由所述第一内部链路接收到的图像数据映射到第一通道链路上以发送所述图像数据。
多个MUX可以与所述第一通道链路连接，并根据控制信号来控制从所述第一通道链路接收到的图像数据的输出。
所述多个通道组可以与所述多个MUX其中之一连接。所述多个通道组中的各通道组可以包括多个通道，并且各通道可以顺次接收经由一个MUX发送的图像数据，并使用接收到的图像数据来驱动像素。
在本发明的该方面中，所述多个MUX可以将从所述第一通道链路接收到的图像数据在不同的时间区间中分别输出至所述通道组。
所述数据驱动装置还可以包括第二数据映射单元，所述第二数据映射单元与第二内部链路连接，将经由所述第二内部链路接收到的图像数据映射到第二通道链路上以发送所述图像数据。这里，所述数据接收单元还可以与可以分发和发送图像数据所经由的所述第二内部链路连接，并且所述多个MUX还可以与所述第二通道链路连接，并根据控制信号来选择性地输出经由所述第一通道链路和所述第二通道链路接收到的图像数据。
在所述数据接收单元将图像数据分发至所述第一内部链路和所述第二内部链路的情况下，第一MUX可以将经由所述第一通道链路接收到的图像数据连续地传送至第一通道组，并且第二MUX可以将经由所述第二通道链路接收的图像数据连续地传送至第二通道组。
发明的效果
为此，本发明的一方面提供一种数据驱动装置，用于驱动显示面板上所布置的像素。
这样的数据驱动装置可以包括数据接收单元、第一数据映射单元、第二数据映射单元和多个通道组。
所述数据接收单元可以经由至少一个通信链路接收图像数据，并且分发所述图像数据以将所述图像数据发送至N(N是2或大于2的自然数)个内部链路。
所述第一数据映射单元可以接收经由所述内部链路中的第一内部链路发送的第一图像数据，将所述第一图像数据映射到M1(M1是2或大于2的自然数)个第一通道链路上，然后将所述第一图像数据并行地发送至所述第一通道链路。
所述第二数据映射单元可以接收经由所述内部链路中的第二内部链路发送的第二图像数据，将所述第二图像数据映射到M2(M2是2或大于2的自然数)个第二通道链路上，然后将所述第二图像数据并行地发送至所述第二通道链路。
所述多个通道组可以与所述第一通道链路和所述第二通道链路其中之一连接。所述多个通道组中的各通道组包括多个通道，并且所述多个通道中的各通道可以顺次地接收经由一个通道链路发送的图像数据，并使用所接收到的图像数据来驱动像素。
根据这样的实施例，所述第一数据映射单元可以包括存储单元，并且可以将图像数据中所包括的至少M1个数据存储在存储单元中，并将所述存储单元中所存储的数据中的M1个数据映射到所述第一通道链路上以发送这些数据。
这里，数据可以是通过按照像素分割图像数据所获得的像素数据。
所述数据接收单元还可以包括字节对齐单元和像素对齐单元。所述字节对齐单元可以按照字节对齐图像数据，并且所述像素对齐单元可以按照像素对齐图像数据。
所述数据接收单元可以经由至少一个通信链路接收图像数据以进行串行通信，并对所述图像数据进行串并行转换以将所述图像数据发送至内部链路。
各通道组可以包括具有M1或M2的间隔的通道。
与所述第一通道链路连接的多个第一通道组可以从所述第一数据映射单元起沿第一方向配置，并且与所述第二通道链路连接的多个第二通道组可以从所述第二数据映射单元沿第二方向配置。这里，所述第二方向与所述第一方向相反。
各通道可以连接至沿第三方向延伸的数据线。所述第三方向可以垂直于所述第一方向和所述第二方向。
另外，各通道可以包括锁存电路、数模转换器和输出缓冲器。所述锁存电路可以根据第一控制定时信号来锁存来自通道链路的图像数据，所述数模转换器可以根据第二控制定时信号来将所述图像数据转换成具有模拟值的数据电压，所述输出缓冲器可以根据第三控制定时信号来将所述数据电压供给至数据线。
本发明的另一方面提供一种数据驱动装置，用于驱动显示面板上所布置的像素。
这样的数据驱动装置可以包括数据接收单元、第一数据映射单元、多个多路复用器(MUX)和多个通道组。
所述数据接收单元在一侧与接收图像数据所经由的至少一个通信链路连接，并且在另一侧与分发图像数据所经由的第一内部链路连接。
所述第一数据映射单元可以与第一内部链路连接，并将经由所述第一内部链路接收到的图像数据映射到第一通道链路上以发送所述图像数据。
多个MUX可以与所述第一通道链路连接，并根据控制信号来控制从所述第一通道链路接收到的图像数据的输出。
所述多个通道组可以与所述多个MUX其中之一连接。所述多个通道组中的各通道组可以包括多个通道，并且各通道可以顺次接收经由一个MUX发送的图像数据，并使用接收到的图像数据来驱动像素。
在本发明的该方面中，所述多个MUX可以将从所述第一通道链路接收到的图像数据在不同的时间区间中分别输出至所述通道组。
所述数据驱动装置还可以包括第二数据映射单元，所述第二数据映射单元与第二内部链路连接，将经由所述第二内部链路接收到的图像数据映射到第二通道链路上以发送所述图像数据。这里，所述数据接收单元还可以与可以分发和发送图像数据所经由的所述第二内部链路连接，并且所述多个MUX还可以与所述第二通道链路连接，并根据控制信号来选择性地输出经由所述第一通道链路和所述第二通道链路接收到的图像数据。
在所述数据接收单元将图像数据分发至所述第一内部链路和所述第二内部链路的情况下，第一MUX可以将经由所述第一通道链路接收到的图像数据连续地传送至第一通道组，并且第二MUX可以将经由所述第二通道链路接收的图像数据连续地传送至第二通道组。
附图说明
图1是根据实施例的显示装置的结构图。
图2是根据实施例的数据驱动装置的结构图。
图3是根据实施例的数据接收单元的结构图。
图4是根据实施例的数据映射单元的结构图。
图5是根据实施例的通道组的结构图。
图6是示出根据实施例的通道链路的配置方向的图。
图7是根据另一实施例的数据驱动装置的第一示例的结构图。
图8是根据另一实施例的数据驱动装置的第二示例的结构图。
具体实施方式
以下将参考附图来详细说明本发明的一些实施例。关于各个附图的组件的附图标记，应当注意，将相同的附图标记分配给相同的组件，尽管这些组件是在不同的附图中示出的。另外，在说明本发明时，将省略可能使本发明的主题模糊的对与本发明有关的众所周知的结构或功能的详细说明。
另外，在描述本发明的组件时，可以使用诸如“第一”、“第二”、“A”、“B”、“(a)”或“(b)”等的术语。这些术语仅用于将相应组件与其它组件区分开，并且相应组件的性质、顺序或序列等不限于这些术语。在组件被描述为“耦合”、“组合”或“连接”至另一组件时，应当理解，该相应组件可以直接地耦合或连接至另一组件，或者该相应组件也可以经由设置在该相应组件和该另一组件之间的又一组件“耦合”、“组合”或“连接”至该另一组件。
图1是根据实施例的显示装置的结构图。
参考图1，显示装置100可以包括多个显示面板驱动装置110、120、130、140和显示面板150。
在显示面板150上，可以布置多个数据线DL、多个栅极线GL、以及与多个数据线DL和多个栅极线GL连接的多个像素P。
显示面板驱动装置110、120、130、140用于生成用于在显示面板150上显示图像的信号。图像处理装置110、数据驱动装置120、栅极驱动装置130和数据处理装置140可以对应于显示面板驱动装置110、120、130、140。
栅极驱动装置130可以经由栅极线GL供给诸如接通电压或断开电压等的栅极驱动信号。在接通电压的栅极驱动信号被供给至像素P时，像素P与数据线DL连接。在断开电压的栅极驱动信号被供给至像素P时，像素P从数据线DL断开。栅极驱动装置130可被称为栅极驱动器。
数据驱动装置120可以将数据电压Vp经由数据线DL供给至像素P。可以根据栅极驱动信号将经由数据线DL供给的数据电压Vp供给至像素P。数据驱动装置120可被称为源极驱动器。
数据处理装置140可以将控制信号供给至栅极驱动装置130和数据驱动装置120，并且将图像数据IMG发送至数据驱动装置120。例如，数据处理装置140可以将用于使扫描开始的栅极控制信号GCS发送至栅极驱动装置130。另外，数据处理装置140可以发送用于控制数据驱动装置120的数据控制信号DSC，以将数据电压Vp供给至各像素P。数据处理装置140可被称为定时控制器。
图像处理装置110可以生成图像数据IMG并将该图像数据IMG发送至数据处理装置140。图像处理装置110可被称为主机。
在数据处理装置140和数据驱动装置120之间，形成串行通信接口。数据处理装置140可以将数据控制信号DCS和/或图像数据IMG经由这样的串行通信接口发送至数据驱动装置120。
图2是根据实施例的数据驱动装置的结构图。
参考图2，数据驱动装置120可以包括数据接收单元210、多个数据映射单元220a、220b、以及多个通道组230a、230b。
数据接收单元210可以在其一侧与P(P是自然数)个通信链路RL连接，并且在其另一侧与N(N是2或大于2的自然数)个内部链路(ML1、ML2)连接。数据接收单元210可以经由P个通信链路RL从数据处理装置接收图像数据。另外，数据接收单元210可以经由这N个内部链路ML1、ML2分发所接收到的图像数据以将该图像数据发送至多个数据映射单元220a、220b。
各通信链路RL可以包括A(A是自然数)个布线。在通信链路RL以差分方法发送和接收图像数据的情况下，一个通信链路RL可以包括两个布线。
各个内部链路ML1、ML2可以包括B(B是自然数)个布线。布线数量B可以是根据构成字节的位数而确定的。例如，在图像数据的字节包括10个位的情况下，内部链路ML1、ML2可以包括10个布线。可以以相同的方式来确定以下要说明的通道链路CL1、CL2的布线数量B。
多个数据映射单元220a、220b可以与N个内部链路ML1、ML2以及M(M是2或大于2的自然数)个通道链路CL1、CL2连接。多个数据映射单元220a、220b可以经由N个内部链路ML1、ML2接收图像数据，并且通过将所接收的图像数据映射到M(M是2或大于2的自然数)个通道链路CL1、CL2上来发送该图像数据。
内部链路ML1、ML2可以包括N1(N1是自然数)个第一内部链路ML1和N2(N2是自然数)个第二内部链路。第一内部链路ML1可以与第一数据映射单元220a连接，并且第二内部链路ML2可以与第二数据映射单元220b连接。这里，N1和N2的总和可以等于N。
第一数据映射单元220a可以接收经由第一内部链路ML1发送的第一图像数据，并将该第一图像数据映射到M1(M1是2或大于2的自然数)个第一通道链路CL1上。另外，第一数据映射单元220a可以并行地或同时发送映射到M1个第一通道链路CL1上的第一图像数据。
第二数据映射单元220b可以接收经由第二内部链路ML2发送的第二图像数据，并将该第二图像数据映射到M2(M2是2或大于2的自然数)个第二通道链路CL2上。另外，第二数据映射单元220b可以并行地或同时发送映射到M2个第二通道链路CL2上的第二图像数据。这里，M1和M2的总和可以等于M。
多个通道组230a、230b可以与M个通道链路CL1、CL2连接。多个通道组230a、230b各自可以与M个通道链路CL1、CL2中的一个CL1、CL2连接。
各个通道组230a、230b可以包括多个通道。构成通道组230a、230b的多个通道可以共用一个通道链路CL1、CL2，并且顺次地接收经由该一个通道链路CL1、CL2发送的图像数据。
一个数据驱动装置120可以与L(L是2或大于2的自然数)个数据线DL连接，并且各通道可以与一个数据线DL连接。
各通道可以接收图像数据，将该图像数据转换成数据电压，并且经由数据线DL供给该数据电压。数据电压是表示像素的灰度的模拟电压。可以根据数据电压来从各像素的灰度方面控制该像素。
构成一个通道组230a、230b的多个通道可以共用一个通道链路CL1、CL2。多个通道可以经由一个通道链路CL1、CL2顺次地接收图像数据。例如，在一个通道组230a、230b包括4个通道的情况下，可以经由一个通道链路CL1、CL2顺次地发送与4个像素有关的图像数据，并且各通道可以顺次地锁存经由一个通道链路CL1、CL2所发送的图像数据中的与自身相对应的图像数据。
如以下所述的等式1所示，构成一个通道组230a、230b的通道的数量Q可以由通道链路CL1、CL2的数量M和数据线DL的数量L来确定。
[等式1]
通道的数量Q＝数据线的数量L/通道链路的数量M
图3是根据实施例的数据接收单元的结构图。
参考图3，数据接收单元210可以包括串行通信单元310和串并行转换单元320。
串行通信单元310可以与至少一个通信链路RL连接，并且经由该至少一个通信链路RL接收图像数据。
串行通信单元310可以使用串行通信来接收图像数据。在以差分方式进行串行通信的情况下，各通信链路RL可以包括两个布线。
串行通信单元310还可以从数据处理装置接收时钟信号，并根据该时钟信号来训练内部时钟。
时钟信号是可以经由通信链路RL连同图像数据一起接收到的。这样的时钟信号可被称为嵌入式时钟。
时钟信号可以经由单独的布线来接收。串行通信单元310可以根据经由单独的布线接收到的时钟信号来训练内部时钟。
串并行转换单元320可以对使用串行通信接收到的图像数据进行串并行转换，并将该图像数据发送至内部链路ML。
尽管未在附图中示出，但数据接收单元210还可以包括字节对齐单元、像素对齐单元和解码器。字节对齐单元例如可以按照字节对齐图像数据，使得随后的元件(例如，数据映射单元)可以读取按照字节分割的图像数据。像素对齐单元例如可以按照像素(例如，R(红色)、G(绿色)、B(蓝色))对齐图像数据，使得随后的元件(例如，数据映射单元)可以读取按照像素分割的图像数据。数据处理装置可以以编码状态发送图像数据。编码后的图像数据可以由数据接收单元中所包括的解码器进行解码。
图4是根据实施例的数据映射单元的结构图。
参考图4，数据映射单元220可以包括控制单元410和存储单元420。
控制单元410可以经由N’(N’是诸如N1和N2等的自然数)个内部链路ML接收图像数据，将该图像数据映射到M’(M’是诸如M1和M2等的自然数)个通道链路CL上，并且并行地发送该图像数据。
在接收图像数据所经由的内部链路ML的数量N’等于发送图像数据所经由的通道链路CL的数量M’的情况下，根据实施例，不需要用于存储图像数据的模块。然而，在内部链路ML的数量N’不同于通道链路CL的数量M’的情况下，数据映射单元220可以包括用于映射图像数据的存储单元420。
存储单元420可以存储至少M’个数据。这里，该数据可以是通过按照像素分割图像数据所获得的像素数据。该像素数据可以包括与各像素相对应的灰度值。
控制单元410可以将存储单元420中所存储的M’个数据映射到通道链路CL上并发送这些数据。
控制单元410可以经由通道链路CL同时发送M’个数据。控制单元410可以按预定周期经由通道链路CL同时发送存储单元420中所存储的M’个数据。
图5是根据实施例的通道组的结构图。
参考图5，各个通道组G1、G2、G3、G4可以包括多个通道CH。构成各通道组G1、G2、G3、G4的多个通道CH的间隔可以为通道链路CL的数量M’(例如，M1、M2等)。例如，在通道链路CL的数量M’为4的情况下，属于第一通道组G1的通道CH在顺序上可以是第一个、第五个和第九个。属于第二通道组G2的通道CH在顺序上可以是第二个、第六个和第十个，属于第三通道组G3的通道CH在顺序上可以是第三个、第七个和第十一个，并且属于第四通道组G4的通道CH在顺序上可以是第四个、第八个和第十二个。
各个通道组G1、G2、G3、G4与彼此不同的通道链路CL连接，并且构成各个通道组G1、G2、G3、G4的多个通道CH与同一通道链路CL连接，由此顺次地接收经由通道链路CL发送的图像数据。例如，在顺序上配置在第一个的第一通道组G1的通道CH在第一时间点锁存图像数据，在顺序上配置在第五个的通道CH在第二时间点锁存图像数据，等等。以这种方式，各通道CH可以锁存图像数据。
各通道CH可以包括锁存电路、数模转换器、输出缓冲器。锁存电路可以根据第一控制定时信号来锁存来自通道链路CL的图像数据。另外，锁存电路可以根据第二控制定时信号来将该图像数据传送至数模转换器。数模转换器可以将具有数字值的图像数据转换成具有模拟值的数据电压。输出缓冲器可以根据第三控制定时信号来将数据电压供给至数据线DL。
图6是示出根据实施例的通道链路的配置方向的图。
参考图6，与第一通道链路CLa连接的第一通道组230a可以从第一数据映射单元220a起沿第一方向D1配置。与第二通道链路CLb连接的第二通道组230b可以从第二数据映射单元220b起沿第二方向D2配置。
第二方向D2可以与第一方向D1相反。例如，第二方向D2可以是右方并且第一方向D1可以是左方。第一方向D1和第二方向D2可以垂直于第三方向D3。数据线DL可以沿第三方向D3延伸。
图7是根据另一实施例的数据驱动装置的第一示例的结构图。
参考图7，数据驱动装置700可以包括数据接收单元710、第一数据映射单元720a、多个MUX 740a、740b、以及多个通道组230a、230b。
数据接收单元710可以与接收图像数据所经由的至少一个通信链路连接，并且与分发所接收到的图像数据以进行发送所经由的第一内部链路ML1连接。数据接收单元710可以与N/2(N是2或大于2的偶数)个第一内部链路ML1连接。
第一数据映射单元720a可以与第一内部链路ML1连接，并且将经由第一内部链路ML1接收到的图像数据映射到第一通道链路CL1上以发送该图像数据。第一数据映射单元720a可以与M/2(M是2或大于2的偶数)个第一通道链路CL1连接。
多个MUX 740a、740b可以与第一通道链路CL1连接，并且控制经由第一通道链路CL1接收到的图像数据的输出(输出的开启/关闭ON/OFF)。例如，当第一控制信号在第一时间点被发送至第一MUX 740a时，第一MUX 740a可以将经由第一通道链路CL1接收到的图像数据传送至第一通道组230a。当第二控制信号在第二时间点被发送至第二MUX 740b时，第二MUX 740b可以将经由第二通道链路CL2接收到的图像数据传送至第二通道组230b。
多个MUX 740a、740b可以分别在不同的时间区间输出经由第一通道链路CL1接收到的图像数据。
第一MUX 740a和第二MUX 740b可以将经由第一通道链路CL1接收到的图像数据在不同时间区间中分别传送至通道组230a、230b。例如，在第一MUX 740a将经由第一通道链路CL1接收到的图像数据传送至第一通道组230a的时间区间中，第二MUX 740b可以不将经由第一通道链路CL1接收到的图像数据传送至第二通道组230b，并且在第二MUX 740b将经由第一通道链路CL1接收到的图像数据传送至第二通道组230b的时间区间中，第一MUX 740a可以不将经由第一通道链路CL1接收到的图像数据传送至第一通道组230a。
各个通道组230a、230b可以与多个MUX 740a、740b其中之一连接。各个通道组230a、230b可以包括多个通道，并且各通道可以顺次地接收经由MUX 740a、740b其中之一发送来的图像数据，并使用所接收到的图像数据来驱动像素。
图8是根据另一实施例的数据驱动装置的第二示例的结构图。
参考图8，数据驱动装置800可以包括数据接收单元810、多个数据映射单元820a、820b、多个MUX 840a、840b和多个通道组230a、230b。
数据接收单元810可以与接收图像数据所经由的至少一个通信链路连接，并且与分发所接收到的图像数据以进行发送所经由的第一内部链路ML1和第二内部链路ML2连接。数据接收单元810可以与N/2(N是2或大于2的偶数)个第一内部链路ML1和N/2(N是2或大于2的偶数)个第二内部链路ML2连接。
第一数据映射单元820a可以与第一内部链路ML1连接，并且将经由第一内部链路ML1接收到的图像数据映射到第一通道链路CL1上以发送该图像数据。第一数据映射单元820a可以与M/2(M是2或大于2的偶数)个第一通道链路CL1连接。
第二数据映射单元820b可以与第二内部链路ML2连接，并且将经由第二内部链路ML2接收到的图像数据映射到第二通道链路CL2上以发送该图像数据。第二数据映射单元820b可以与M/2(M是2或大于2的偶数)个第二通道链路CL2连接。
多个MUX 840a、840b可以与第一通道链路CL1和第二通道链路CL2连接，并且控制图像数据的输出，即选择性地输出经由第一通道链路CL1和第二通道链路CL2接收到的图像数据。
例如，第一MUX 740a可以根据第一控制信号来将经由第一通道链路CL1发送来的图像数据传送至第一通道组230a，并且根据第二控制信号来将经由第二通道链路CL2发送来的图像数据传送至第一通道组230。第二MUX 740b可以根据第一控制信号来将经由第一通道链路CL1发送来的图像数据传送至第二通道组230b，并且根据第二控制信号来将经由第二通道链路CL2发送来的图像数据传送至第二通道组230b。
在数据接收单元810通过经由第一内部链路ML1和第二内部链路ML2分发图像数据来发送图像数据的情况下，第一MUX 840a可以将经由第一通道链路CL1接收到的图像数据连续地传送至第一通道组230a，并且第二MUX 840b可以将经由第二通道链路CL2接收到的图像数据连续地传送至第二通道组230b。这里，第一控制信号可被供给至第一MUX 840a，并且第二控制信号可被供给至第二MUX 840b。
另一方面，在数据接收单元810仅经由第一内部链路ML1发送图像数据的情况下，第一MUX 840a和第二MUX 840b可以将经由第一通道链路CL1接收到的图像数据交替地分别发送至第一通道组230a和第二通道组230b。
如上所述，根据本发明，数据驱动装置可以将图像数据高效地分发至多个通道。
由于诸如“包含”、“包括”和“具有”等的术语意味着，除非相应要素被具体描述为相反，否则可以存在这些相应要素，因此应当解释为，可以附加地包括其它要素、而不是省略这样的要素。所有的技术术语、科学术语或其它术语除非被定义成相反，否则都是以与本领域技术人员所理解的含义一致的方式使用的。如在字典中找到的共同术语应在相关的技术撰写的上下文中而不是以过于理想或不切实际的方式解释，除非本发明明确地将这些术语定义成如此。
尽管已经为了例示性目的说明了本发明的优选实施例，但本领域技术人员将理解，可以在未背离如所附权利要求书所公开的本实施例的范围和精神的情况下进行各种修改、添加和替换。因此，本发明所公开的实施例意图例示本发明的技术思想的范围，并且本发明的范围不受本实施例限制。本发明的范围应基于所附权利要求书来解释，使得在与权利要求书等同的范围内包括的所有技术思想都属于本发明。

Claims (12)

1.一种数据驱动装置，用于驱动显示面板上所布置的像素，所述数据驱动装置包括：
数据接收单元，用于经由一个通信链路接收图像数据，并且经由N个内部链路分发所述图像数据以发送所述图像数据，N是2或大于2的自然数；
第一数据映射单元，用于经由所述内部链路中的第一内部链路接收第一图像数据，并且将所述第一图像数据映射到M1个第一通道链路上以并行地发送所述第一图像数据，M1是2或大于2的自然数；
第二数据映射单元，用于经由所述内部链路中的第二内部链路接收第二图像数据，并且将所述第二图像数据映射到M2个第二通道链路上以并行地发送所述第二图像数据，M2是2或大于2的自然数；以及
多个通道组，各通道组包括多个通道，
其中，构成所述多个通道组各自的P个通道共用所述第一通道链路和所述第二通道链路中的一个通道链路，P是2或大于2的自然数，以及
其中，构成所述多个通道组各自的P个通道顺次地接收经由所述一个通道链路发送的P个像素各自的P个图像数据，并且分别使用所接收到的P个图像数据来驱动相应的P个像素。
2.一种数据驱动装置，用于驱动显示面板上所布置的像素，所述数据驱动装置包括：
数据接收单元，用于经由一个通信链路接收图像数据，并且经由N个内部链路分发所述图像数据以发送所述图像数据，N是2或大于2的自然数；
第一数据映射单元，用于经由所述内部链路中的第一内部链路接收第一图像数据，并且将所述第一图像数据映射到M1个第一通道链路上以并行地发送所述第一图像数据，M1是2或大于2的自然数；
第二数据映射单元，用于经由所述内部链路中的第二内部链路接收第二图像数据，并且将所述第二图像数据映射到M2个第二通道链路上以并行地发送所述第二图像数据，M2是2或大于2的自然数；以及
多个通道组，其与所述第一通道链路和所述第二通道链路的一个通道链路连接，其中各通道组包括多个通道，并且各通道顺次地接收经由所述一个通道链路发送的图像数据并使用所接收到的图像数据来驱动像素，
其中，所述第一数据映射单元包括存储单元，将所述图像数据中所包括的M1个数据存储在所述存储单元中，并且将所述存储单元中所存储的M1个数据分别映射到所述第一通道链路上并发送所述M1个数据，其中，所述数据是通过按照像素分割所述图像数据而获得的像素数据，以及
其中，所述数据接收单元还包括字节对齐单元和像素对齐单元，其中所述字节对齐单元用于按照字节对齐所述图像数据，并且所述像素对齐单元用于按照像素对齐所述图像数据。
3.根据权利要求1或2所述的数据驱动装置，其中，所述数据接收单元经由所述一个通信链路接收所述图像数据以进行串行通信，对所述图像数据进行串并行转换，并且经由所述内部链路发送所述图像数据。
4.根据权利要求1或2所述的数据驱动装置，其中，各通道组包括具有M1或M2的间隔的通道。
5.一种数据驱动装置，用于驱动显示面板上所布置的像素，所述数据驱动装置包括：
数据接收单元，用于经由一个通信链路接收图像数据，并且经由N个内部链路分发所述图像数据以发送所述图像数据，N是2或大于2的自然数；
第一数据映射单元，用于经由所述内部链路中的第一内部链路接收第一图像数据，并且将所述第一图像数据映射到M1个第一通道链路上以并行地发送所述第一图像数据，M1是2或大于2的自然数；
第二数据映射单元，用于经由所述内部链路中的第二内部链路接收第二图像数据，并且将所述第二图像数据映射到M2个第二通道链路上以并行地发送所述第二图像数据，M2是2或大于2的自然数；以及
多个通道组，其与所述第一通道链路和所述第二通道链路的一个通道链路连接，其中各通道组包括多个通道，并且各通道顺次地接收经由所述一个通道链路发送的图像数据并使用所接收到的图像数据来驱动像素，其中，与所述第一通道链路连接的多个第一通道组从所述第一数据映射单元起沿第一方向配置，并且与所述第二通道链路连接的多个第二通道组从所述第二数据映射单元起沿第二方向配置，其中所述第二方向与所述第一方向相反。
6.根据权利要求5所述的数据驱动装置，其中，各通道与沿第三方向延伸的数据线连接，其中所述第一方向和所述第二方向与所述第三方向垂直。
7.一种数据驱动装置，用于驱动显示面板上所布置的像素，所述数据驱动装置包括：
数据接收单元，用于经由一个通信链路接收图像数据，并且经由N个内部链路分发所述图像数据以发送所述图像数据，N是2或大于2的自然数；
第一数据映射单元，用于经由所述内部链路中的第一内部链路接收第一图像数据，并且将所述第一图像数据映射到M1个第一通道链路上以并行地发送所述第一图像数据，M1是2或大于2的自然数；
第二数据映射单元，用于经由所述内部链路中的第二内部链路接收第二图像数据，并且将所述第二图像数据映射到M2个第二通道链路上以并行地发送所述第二图像数据，M2是2或大于2的自然数；以及
多个通道组，其与所述第一通道链路和所述第二通道链路的一个通道链路连接，其中各通道组包括多个通道，并且各通道顺次地接收经由所述一个通道链路发送的图像数据并使用所接收到的图像数据来驱动像素，其中，各通道包括锁存电路、数模转换器和输出缓冲器，其中所述锁存电路根据第一控制定时信号来锁存来自通道链路的图像数据，所述数模转换器根据第二控制定时信号将所述图像数据转换成具有模拟值的数据电压，并且所述输出缓冲器根据第三控制定时信号将所述数据电压供给至数据线。
8.一种数据驱动装置，用于驱动显示面板上所布置的像素，所述数据驱动装置包括：
数据接收单元，其在一侧与接收图像数据所经由的一个通信链路连接，并且在另一侧与分发所述图像数据以进行发送所经由的第一内部链路连接；
第一数据映射单元，其与所述第一内部链路连接，并且将经由所述第一内部链路接收到的图像数据映射到第一通道链路上以发送所述图像数据；
多个MUX，其与所述第一通道链路连接，并且根据控制信号来控制经由所述第一通道链路接收到的图像数据的输出；以及
多个通道组，其与所述多个MUX其中之一连接，其中，所述多个通道组中的各通道组包括多个通道，并且各通道顺次地接收经由所述多个MUX其中之一发送的图像数据并使用所接收到的图像数据来驱动像素。
9.根据权利要求8所述的数据驱动装置，其中，所述多个MUX将经由所述第一通道链路接收到的图像数据在不同的时间区间中分别输出至所述通道组。
10.根据权利要求8所述的数据驱动装置，还包括第二数据映射单元，所述第二数据映射单元与第二内部链路连接，并且用于将经由所述第二内部链路接收到的图像数据映射到第二通道链路上以发送所述图像数据，
其中，所述数据接收单元还与分发所述图像数据以进行发送所经由的所述第二内部链路连接，所述多个MUX还与所述第二通道链路连接并且根据所述控制信号来选择性地输出经由所述第一通道链路和所述第二通道链路接收到的图像数据。
11.根据权利要求10所述的数据驱动装置，其中，在所述数据接收单元经由所述第一内部链路和所述第二内部链路分发所述图像数据并发送所述图像数据的情况下，第一MUX将经由所述第一通道链路接收到的图像数据连续地传送至第一通道组，并且第二MUX将经由所述第二通道链路接收到的图像数据连续地传送至第二通道组。
12.根据权利要求8所述的数据驱动装置，其中，各通道包括锁存电路、数模转换器和输出缓冲器，其中所述锁存电路根据第一控制定时信号来锁存来自通道链路的图像数据，所述数模转换器根据第二控制定时信号将所述图像数据转换成具有模拟值的数据电压，并且所述输出缓冲器根据第三控制定时信号将所述数据电压供给至数据线。
CN201880065990.3A 2017-12-27 2018-12-17 用于驱动显示面板上所布置的像素的数据驱动装置 Active CN111201562B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170180781A KR102463785B1 (ko) 2017-12-27 2017-12-27 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치
KR10-2017-0180781 2017-12-27
PCT/KR2018/015972 WO2019132347A1 (ko) 2017-12-27 2018-12-17 디스플레이 패널에 배치되는 화소들을 구동하는 데이터구동장치

Publications (2)

Publication Number Publication Date
CN111201562A CN111201562A (zh) 2020-05-26
CN111201562B true CN111201562B (zh) 2023-08-15

Family

ID=67067714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880065990.3A Active CN111201562B (zh) 2017-12-27 2018-12-17 用于驱动显示面板上所布置的像素的数据驱动装置

Country Status (4)

Country Link
US (1) US11127337B2 (zh)
KR (1) KR102463785B1 (zh)
CN (1) CN111201562B (zh)
WO (1) WO2019132347A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102665766B1 (ko) * 2022-03-02 2024-05-14 주식회사 야스 디지털 표시장치 및 그 구동방법
US12462729B2 (en) * 2024-01-08 2025-11-04 Apple Inc. Mux-free architecture for pixel data bus latching in foveated displays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247247A (zh) * 2012-02-10 2013-08-14 三星显示有限公司 显示装置及其驱动方法
CN103974019A (zh) * 2013-01-28 2014-08-06 索尼公司 图像发送电路和方法、图像接收电路和方法及通信系统
CN105575333A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 Oled显示装置及源极驱动器
KR20160056166A (ko) * 2014-11-11 2016-05-19 삼성전자주식회사 영상표시 구동장치, 영상표시 장치 및 이의 구동방법
CN107249101A (zh) * 2017-07-13 2017-10-13 浙江工业大学 一种高分辨率图像采集与处理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070055292A (ko) * 2005-11-25 2007-05-30 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR101310919B1 (ko) * 2008-12-15 2013-09-25 엘지디스플레이 주식회사 액정표시장치
KR101341910B1 (ko) * 2009-09-25 2013-12-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR102219762B1 (ko) * 2014-10-30 2021-02-24 삼성전자주식회사 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
KR102288529B1 (ko) * 2014-12-24 2021-08-10 엘지디스플레이 주식회사 표시장치
KR102362877B1 (ko) 2015-06-24 2022-02-15 삼성디스플레이 주식회사 표시 패널 구동 장치, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
KR102489589B1 (ko) 2015-12-16 2023-01-17 엘지디스플레이 주식회사 표시 장치 및 그 구동방법
US9812053B2 (en) * 2016-03-07 2017-11-07 Dell Products L.P. Reducing LCD power consumption by preferentially dimming individual colors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247247A (zh) * 2012-02-10 2013-08-14 三星显示有限公司 显示装置及其驱动方法
CN103974019A (zh) * 2013-01-28 2014-08-06 索尼公司 图像发送电路和方法、图像接收电路和方法及通信系统
KR20160056166A (ko) * 2014-11-11 2016-05-19 삼성전자주식회사 영상표시 구동장치, 영상표시 장치 및 이의 구동방법
CN105575333A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 Oled显示装置及源极驱动器
CN107249101A (zh) * 2017-07-13 2017-10-13 浙江工业大学 一种高分辨率图像采集与处理装置

Also Published As

Publication number Publication date
KR102463785B1 (ko) 2022-11-07
US11127337B2 (en) 2021-09-21
WO2019132347A1 (ko) 2019-07-04
CN111201562A (zh) 2020-05-26
KR20190078957A (ko) 2019-07-05
US20200312218A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
CN1269098C (zh) 连接器及利用该连接器驱动液晶显示器的装置及方法
CN107978263B (zh) 显示装置及其驱动方法
CN1285944A (zh) 用于数据平面化的系统和方法
KR101815895B1 (ko) 데이터 드라이버, 표시장치 및 데이터 구동 방법
TW201123134A (en) Display devices and driving circuits
KR20090120256A (ko) 표시 장치와 클락 임베딩 방법
CN109686317A (zh) 显示设备及其操作方法
JP4544326B2 (ja) 集積回路装置、電気光学装置及び電子機器
CN111201562B (zh) 用于驱动显示面板上所布置的像素的数据驱动装置
US11749212B2 (en) Display device and driving method for the same
KR101489637B1 (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 평판표시장치
KR20150120620A (ko) 디스플레이 드라이버 ic와 이를 포함하는 디스플레이 시스템
CN101587690B (zh) 数据传输装置及其相关方法
US10019922B2 (en) Display device that adjusts the level of a reference gamma voltage used for generating a gamma voltage
KR100435114B1 (ko) 액정디스플레이장치
CN103903545A (zh) 显示装置的驱动电路及其驱动方法
JP4195429B2 (ja) シリアルプロトコル式パネル表示システム、ソースドライバ、及びゲートドライバ
KR102575828B1 (ko) 소오스 드라이버 및 디스플레이 드라이버 ic
CN104217691B (zh) 数据驱动电路、显示面板驱动方法及显示装置
CN106157902A (zh) 显示装置及感测装置
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
CN104978935A (zh) 源极驱动器和使用此源极驱动器的显示面板
CN119580627A (zh) 高速驱动显示装置
CN206389459U (zh) 显示驱动装置和显示设备
CN207097425U (zh) 一种led驱动器及led显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant