CN111129238A - 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法 - Google Patents

Abstract

本发明提供一种Ⅲ‑Ⅴ族氮化物半导体外延片，包括：1)衬底(101)；2)外延缓冲层(102)；3)多个半导体介质凸起(107)；4)外延过渡层(108)；和5)外延有效层，所述外延有效层自下而上含有n型外延层(109)、发光层(110)、与p型外延层(111)。本发明还提供该外延片的制造方法、包含该外延片的器件及其制备方法。本发明可以有效提高外延片晶体质量例如位错密度，并且能改善半导体器件的各项性能指标、尤其是发光效率、漏电流以及抗静电击穿性等。本发明的制备方法工艺简单，有利于降低制造成本，适用于工业生产。

Description

一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其 制备方法

本申请是是2014年11月6日提交的发明名称为“一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法”的第201480009733.X号发明专利申请的分案申请。

技术领域

本发明涉及半导体照明领域，更具体是涉及一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其制造方法。

背景技术

半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等优点，其应用领域正在迅速扩大。半导体照明的核心是发光二极管(LED)，从结构上来讲LED就是由III-V族化合物，如GaAs(砷化镓)、GaP(磷化镓)、GaAsP(磷砷化镓)、GaN(氮化镓)等半导体形成的PN结。因此，它具有一般PN结的I-V特性，即正向导通、反向截止、击穿特性。此外，在一定条件下，它还具有发光特性。在正向电压下，电子由N区注入P区，空穴由P区注入N区。进入对方区域的少数载流子(少子)一部分与多数载流子(多子)复合而发光。

为了增加LED的发光效率一般会在PN结的N型层和P型层之间增加一个含量子阱的有源区的发光层，LED的具体结构大都是利用外延生长方法按照N型层、有源区、P型层的顺序依次生长在衬底之上。由于没有廉价的GaN同质衬底，GaN基LED一般生长在Si、SiC或蓝宝石等异质衬底之上，其中蓝宝石衬底是使用最广泛的衬底。在衬底上利用外延生长方法制成有n型层，发光层和p型层的材料称为LED外延片。在LED外延片上可通过制备n电极，p电极和隔离保护层等常规半导体工艺制成LED器件。

在蓝宝石等异质衬底上外延生长GaN过渡层一般采用两步生长法。所谓的两步生长法就是：首先在500℃左右的生长温度之下，在蓝宝石衬底表面生长厚度在30纳米左右的GaN或AlGaN的缓冲层(buffer layer)，然后再把生长温度提高到大于1000℃，才能生长出高质量的GaN外延层。用这样的方法制成的器件结构中存在大量的位错，位错密度越高器件的发光效率越低。

现在应用最广泛的所谓蓝宝石图形衬底(PSS)技术，可以减少外延层中的位错密度，提高LED的内量子效率，也可以通过PSS图形的漫散射，提高LED的出光效率。常规的PSS技术就是利用光刻工艺和腐蚀工艺在蓝宝石表面形成微观图形。比如在(0001)晶向的蓝宝石表面形成仍然由蓝宝石材料组成的具有一定周期性结构的锥形突起，锥形突起之间要保留一定面积的(0001)晶面。由于在锥形突起表面和锥形突起之间的(0001)晶面之间存在一定的选择性生长机理，也就是，进行外延生长时，在锥形突起之间的(0001)晶面上成核的几率要比在锥形突起表面上成核的几率大，锥形突起上面的外延层一般由侧向生长形成，所以在PSS衬底上进行外延生长具有侧向生长的效果，能降低外延层中的位错密度，提高使用PSS衬底的LED的内量子效率。另一方面PSS衬底表面的微观结构对LED所发出的光有一定的漫散射效果，能破坏全反射作用，因此PSS衬底还可以提高LED的出光效率。在常规PSS衬底上生长LED外延结构，也要用到上面介绍的两步法。

常规的PSS技术还有许多缺陷。首先，由于不管是用湿法还是用干法，蓝宝石的加工难度都非常大，这不但会影响常规PSS的产品良率，还会增加制造成本；其次，由于蓝宝石锥形突起表面和锥形突起之间的(0001)晶面之间的生长选择性不是非常明显，如果锥形突起之间的(0001)晶面的面积太小，在锥形突起的表面也会成核，而且在锥形突起表面形成的晶核的晶向和在锥形突起之间的(0001)晶面上形成的晶核的晶向不同，容易导致多晶的产生；再次，由于蓝宝石衬底的折射率较高，为1.8左右，即使于其表面形成凸起结构，对LED所发出的光的漫散射效果也不是最好，对出光效率的提升也有很大的限制。

LED外延片是LED器件的核心。外延片中各层晶体质量直接影响LED器件的发光率、漏电流、静电击穿电压等参数。因此，提供一种可以有效提高晶体质量、例如位错密度，并且能改善LED各项性能指标、尤其是LED发光效率、漏电流以及抗静电击穿性等的新型半导体外延片、器件与相关制造方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其制造方法。

在一个方面，本发明提供一种Ⅲ-Ⅴ族氮化物半导体外延片，包括：

1)衬底(101)；

2)外延缓冲层(102)，所述外延缓冲层具有上表面及与所述衬底接触的下表面；

3)多个半导体介质凸起(107)，所述多个半导体介质凸起在所述外延缓冲层的上表面间隔排列并与之接触，各凸起之间露出外延缓冲层；

4)外延过渡层(108)，所述外延过渡层覆盖所述半导体介质凸起及其之间露出的外延缓冲层，所述外延过渡层与所述露出的外延缓冲层接触且与所述半导体介质凸起接触，所述外延过渡层完全覆盖半导体介质凸起并且完全填充半导体介质凸起之间的空间；

5)外延有效层，位于所述外延过渡层的上表面上，所述外延有效层自下而上含有n型外延层(109)、发光层(110)与p型外延层(111)。

在第二方面，本发明提供一种Ⅲ-Ⅴ族氮化物半导体器件，包括所述的外延片以及分别与所述n型外延层、p型外延层电连通的n电极(113)和p电极(114)。

在另一方面，本发明还提供一种Ⅲ-Ⅴ族氮化物半导体外延片的制造方法，包括以下步骤：

1)提供一衬底(101)；

2)于所述衬底上沉积外延缓冲层(102)；

3)于所述外延缓冲层上沉积一层半导体介质(103)，并且图案化所述半导体介质层以形成间隔排列的多个半导体介质凸起(107)，所述凸起之间暴露出所述外延缓冲层；

4)于所述外延缓冲层暴露部分上沉积外延过渡层(108)，直至所述外延过渡层的厚度高于所述半导体介质凸起的高度；

5)于所述外延过渡层的上表面上生长外延有效层，所述外延有效层自下而上含有n型外延层(109)、发光层(110)、p型外延层(111)。

最后，本发明还提供一种Ⅲ-Ⅴ族氮化物半导体器件的制造方法，所述方法包括在所述外延片上制备分别与所述n型外延层、p型外延层电连通的n电极和p电极。

本发明可以有效提高外延片晶体质量、例如位错密度，并且能改善半导体器件的各项性能指标、尤其是发光效率、漏电流以及抗静电击穿性等。特别地，相对于常规PSS，本发明以图形化的半导体介质层取代蓝宝石图形层，提高了生长选择性和对光的散射效果。本发明的制备方法工艺简单，有利于降低制造成本，适用于工业生产。

附图说明

图1～图2显示为本发明的一种Ⅲ-Ⅴ族氮化物半导体外延片的制造方法中步骤1)和2)所呈现的结构示意图。

图3～图7显示为本发明的一种Ⅲ-Ⅴ族氮化物半导体外延片的制造方法中步骤3)所呈现的结构示意图。

图8显示为本发明的一种Ⅲ-Ⅴ族氮化物半导体外延片的制造方法中步骤4)所呈现的结构示意图。

图9显示为本发明的一种Ⅲ-Ⅴ族氮化物半导体外延片的制造方法中步骤5)所呈现的结构示意图。

图10A显示为本发明的一种Ⅲ-Ⅴ族氮化物半导体器件的制造方法中所呈现的结构的剖面示意图。

图10B显示为图10A中所呈现的结构的俯视图。

元件标号说明

101 衬底

102 外延缓冲层

103 半导体介质层

104 光刻胶层

105 光刻胶块

106 包状的光刻胶块

107 半导体介质凸起

108 外延过渡层

109 n型外延层

110 发光层

111 p型外延层

112 透明电流扩散层

113 n电极

114 p电极

具体实施方式

在本发明中，Ⅲ-Ⅴ族氮化物半导体是指诸如GaN、GaAlN、InGaN、InAlGaN之类的周期表第III族元素的氮化物半导体。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述衬底由选自Al₂O₃、SiC、Si、ZnO和GaN的材料构成。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述外延缓冲层的厚度为50～600埃，优选100～500埃，更优选200～400埃。过薄的缓冲层无法满足后续外延生长所需的成核要求，导致外延层生长质量下降；过厚的缓冲层会导致缓冲层在后续的退火过程中再结晶不够充分，影响外延层的质量；过厚的缓冲层还会影响在所制备的半导体器件(例如LED器件)的出光效率。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述外延缓冲层选自Al_xGa_1-xN层，0≤X≤0.5,优选0≤X≤0.2；和晶向为(0001)取向的AlN层。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述半导体介质凸起的高度为0.2～3μm，优选0.5～2μm。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述半导体介质凸起由选自SiO₂、SiON和SiN的材料构成，更优选SiO₂。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述半导体介质凸起的底部宽度为0.3～4μm，其间距为0.1～2μm。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述半导体介质凸起具有底面和至少一个侧面，所述底面与所述外延缓冲层接触；所述侧面和所述外延过渡层接触；所述侧面与所述底面成小于等于90度的夹角。

根据权利要求1所述的Ⅲ-Ⅴ族氮化物半导体外延片，其特征在于：所述半导体介质凸起具有与所述底面平行的顶面，所述顶面与所述外延过渡层接触且与所述侧面成大于等于90度的夹角。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述半导体介质凸起具有选自多边立方体、包状、锥状和金字塔状的形状。表面较平缓的包状凸起可以有效提高后续发光外延结构(尤其是GaN基发光外延结构)的生长质量，因此是优选的。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述半导体介质凸起周期性间隔排列于外延缓冲层上。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述外延过渡层的厚度大于半导体介质凸起的高度，所述外延过渡层的厚度为0.5～10μm，优选1～8.5μm，更优选1.5～4.5μm。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述外延过渡层由选自以下的材料构成：GaN，AlGaN，AlN，InGaN，InAlGaN及它们的n型或p型掺杂物。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的一种优选方案，所述外延片包括n型GaN层、InGaN多量子肼(MQW)发光层、与p型GaN层。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，所述衬底、外延缓冲层、半导体介质凸起、外延过渡层、外延有效层具有如上述针对半导体外延片的优选方案中所述的特征，在此不再重复。这些宽泛的、优选的以及更优选的特征可以彼此组合。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，步骤2)沉积外延缓冲层通过下述方法进行：采用金属有机化合物化学气相沉积(MOCVD)法形成Al_xGa_1-xN，0≤X≤0.5，优选0≤X≤0.2，制备的温度范围为450～700℃，优选500～600℃，或者通过卤化物气相外延(HVPE)法形成上述Al_xGa_1-xN层；采用MOCVD法制备AlN，制备的温度范围为700～1000℃，或者通过HVPE法、物理气相沉积(PVD)法、等离子增强化学气相沉积(PECVD)法或溅射方法制备AlN。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，步骤3)中图案化所述半导体介质层以形成间隔排列的多个半导体介质凸起包括以下步骤：

a)在所述半导体介质层的表面形成光刻胶层，通过曝光工艺或纳米压印工艺将所述光刻胶层制作成间隔排列的多个光刻胶块；

b)采用感应耦合等离子体刻蚀法将该光刻胶块的形状转移至所述半导体介质层，形成多个半导体介质凸起，且在各凸起之间暴露出所述外延缓冲层；

c)去除所述光刻胶块。

更优选地，在上述步骤a)和b)之间还包括a’)通过加热回流工艺使所述多个光刻胶块回流成多个包状的光刻胶块。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，所述方法在步骤3)和4)之间还包括3’)将步骤3)得到的衬底退火以使所述外延缓冲层暴露部分形成晶核。所述退火条件取决于外延缓冲层的材质。例如，当外延缓冲层为Al_xGa_1-xN层，0≤X≤0.5时，退火温度为800～1400℃，优选950～1250℃；当外延缓冲层为晶向为(0001)取向的AlN层时，退火温度为500～800℃。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，在步骤4)中沉积外延过渡层通过MOCVD方法进行。更优选地，所述MOCVD方法直接在上述退火温度下通过通入所需的金属有机物进行。所述外延过渡层由于生长选择性将先沉积在半导体介质凸起之间露出的外延缓冲层上，然而逐步覆盖凸起，直至所述外延过渡层完全覆盖半导体介质凸起并且完全填充半导体介质凸起之间的空间，优选外延过渡层的厚度大于凸起的高度。

在本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，在步骤5)中沉积外延有效层的各元件可通过MOCVD方法进行。这些方法为本领域技术人员已知，因此不再赘述。

作为本发明的Ⅲ-Ⅴ族氮化物半导体外延片的制造方法的一种优选方案，所述外延片包括n型GaN层、InGaN多量子肼(MQW)发光层、与p型GaN层。

实施例

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，仅显示与本发明中有关的组件示意，而非对实际实施时的组件数目、形状、尺寸、制造方法及工艺窗口做出限定，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。在实施例中所涉及的工艺条件在有效窗口内可以进行合理改变且达到本发明所揭示的效果。

实施例1

如图1～图10所示，本实施例提供一种III-V族氮化物半导体LED器件，其制造方法包括以下步骤：

1、如图1所示，在本实施例中，所述生长衬底101为市售的平片型Al₂O₃衬底，其表面晶向(0001)，具有原子级的平整度。在本实施例中，使用的是免清洗的衬底，没有额外清洗，直接使用。将上述衬底放置在具有SiC保护层的石墨托盘之上送入MOCVD(金属有机物化学气相沉积法)反应室；在氢气气氛下将上述衬底加热到1100℃，并在该温度下保持10分钟；然后将衬底温度降低到550℃，向反应室同时通入氨气、三甲基铝(TMAl)和三甲基镓(TMGa)，其中氨气的标准流量为56升/分钟、TMAl和TMGa的摩尔流量分别为3.25×10^-5和2.47×10^-4摩尔/分钟，反应室的压力为500torr，通入时间为215秒。如图2所示，在上述条件下在生长衬底101上形成Al_xGa_1-xN缓冲层的厚度为300埃，其中x＝0.2。

2、如图3所示，完成缓冲层102的生长之后，利用PECVD(等离子体增强化学气相沉积法)于所述缓冲层102表面形成SiO₂层103，厚度为1μm。PECVD反应腔中的温度为350℃，压力为1torr(一个标准大气压为760torr)，SiH₄和N₂O的流量分别为10sccm(标准毫升/分钟)和300sccm，等离子的射频功率为30W，

3、介质层图形的形成。如图4～图7所示，形成的图形为周期性间隔排列的SiO₂凸起，排列方式为六角密堆积，周期为3μm，SiO₂凸起的底部宽度为2μm，间距为1μm。

具体地，步骤3)包括以下步骤：

如图4～图5所示，首先进行步骤3-a)，于所述SiO₂层103表面涂布1μm光刻胶层104，通过曝光工艺将所述光刻胶层104制作成以六角密堆积方式排列的光刻胶圆柱105，六角密堆积的周期为3μm，光刻胶圆柱的直径为2μm，间距为1μm。

如图6所示，然后进行步骤3-b)，通过加热回流工艺使所述多个光刻胶圆柱回流成半球形,其中，回流温度130摄氏度和回流时间120秒。

如图7所示，之后进行步骤3-c)：采用感应耦合等离子体刻蚀法(ICP)将各该半球形的光刻胶图形转移至所述SiO₂层103，形成多个SiO₂包状凸起，且露出各SiO₂包状凸起之间的缓冲层102，用于后续GaN外延材料的外延生长。上述ICP刻蚀的工艺条件为：刻蚀气体为CHF₃(三氟甲烷)，其标准流量为50毫升/分钟；ICP的上电极功率为1000W，下电极功率为50W。然后进行步骤3-d)去除所述光刻胶块。清洗工艺条件为：使用丙酮，清洗掉上述SiO₂表面残余的光刻胶，再用稀盐酸清洗掉上述SiO₂凸起表面及暴露出的缓冲层表面上的其他污染物，即可直接用于GaN的外延生长。

4、外延过渡层的形成。如图8所示，用MOCVD设备在露出的缓冲层表面外延生长一层外延过渡层，所述外延过渡层完全覆盖半导体介质凸起并且完全填充半导体介质凸起之间的空间。

具体地，将上述步骤制备的衬底放置在具有SiC保护层的石墨托盘之上送入MOCVD反应室，在NH₃的保护下，直接将反应室温度升至1100℃，在上述衬底中，曝露在SiO₂凸起之间的缓冲层在此升温过程中变为单晶核岛，然后直接在1100℃下外延生长厚度为2μm的GaN非掺杂层过渡层，NH₃流量为25标准升/分钟，TMGa流量为4×10^-5摩尔/分钟，生长压力为400Torr。

5、外延有效层的形成。如图9所示，在完成外延过渡层生长之后，在不中断生长的情况下，直接利用MOCVD于所述外延过渡层的表面上依次生长n型外延层、发光层、与p型外延层。

各层的主要生长条件如下：

a、生长Si掺杂的n型GaN层，NH3流量为25标准升/分钟，TMGa流量为4×10^-3摩尔/分钟，掺杂SiH₄流量从2×10^-7摩尔/分钟，反应室的温度为1100℃，压力为400Torr，n型GaN层厚度为3μm；

b、生长Si掺杂的n型AlGaN插入层，生长温度为1050℃，生长时间为10min，压力为400Torr，厚度为0.1μm；

c、生长多量子阱层发光层：多量子阱层包括10个依次交叠的量子阱结构，所述量子阱结构由In_xGa_1-xN(x＝0.2)势阱层和GaN势垒层依次交叠生长而成。所述In_xGa_1-xN势阱层的生长温度为780℃，压力为300Torr，厚度为2.5nm；所述GaN势垒层的生长温度为950℃之间，压力为400Torr，厚度为12nm；

d、生长Mg掺杂的p型AlGaN层，生长温度为1000℃，NH₃流量为41标准升/分钟，TMGa流量为1.1×10^-4摩尔/分钟，TMAl流量为6.2×10^-5摩尔/分钟，Cp2Mg(二茂镁)流量为7.5×10^-7摩尔/分钟，反应室压力为500Torr，生长厚度为50nm；

e、生长Mg掺杂的p型GaN层：温度降至950℃，TMGa流量为1×10^-4摩尔/钟，Cp2Mg流量为4.5×10^-6摩尔/分钟，反应室压力为500Torr，生长厚度为600nm；

f、生长Mg掺杂的InGaN层，温度降到650℃，NH₃流量为40标准升/分钟，TEGa(三乙基镓)流量为1.5×10^-5摩尔/分钟，TMIn(三甲基铟)流量为3×10^-5摩尔/分钟，Cp2Mg流量为3.2×10^-6摩尔/分钟，反应室压力为500Torr，生长厚度为5nm；

g、退火处理，最后将温度降至800℃，N₂总流量为80标准升/分钟，反应室压力为200Torr，活化时间10分钟。

6、最后，利用常规的半导体工艺在上述步骤所形成的LED器件的外延层结构中形成如图10所示的n型和p型电极(其中p型电极除p型电极金属层之外，还包括氧化铟锡(ITO)透明电流扩展层)，完成尺寸为14mil*28mil的LED芯片的制造。

利用相同的MOCVD设备，将常规的蓝宝石图形化衬底(PSS)在氢气气氛、1200℃的高温下，处理10分钟，将温度降到500℃，在常规PSS上生长30nm的AlGaN缓冲层；然后在与上述步骤4)完全相同的条件下，外延生长相同厚度的GaN外延过渡层；再在与上述步骤5)完全相同的条件下，外延生长完全相同的发光二极管外延结构；最后，利用与步骤6)完全相同的半导体工艺条件，制成结构完全相同LED芯片。

将上述两种LED芯片采用相同的封装工艺封装，经测试发现：采用本发明制备的LED芯片的发光效率相对于常规PSS衬底有比较大的提高。常规PSS衬底上的14mil*28milLED芯片封装后的光通量平均为18.30lm；而采用本发明制备的14mil*28mil LED芯片的光通量平均为19.23lm，发光效率提升5％以上。ESD(静电防护)方面也有很大提升，以漏电值小于0.5微安培作为漏电合格的情况下，常规PSS衬底上的14mil*28mil LED芯片ESD人体模式4000V的通过率为80％，而本发明制备的14mil*28mil LED芯片ESD人体模式4000V的通过率平均94％。

实施例2

如图1～图10所示，本实施例提供一种Ⅲ-Ⅴ族氮化物半导体LED器件，其制造方法如实施例1，所不同处仅为第2步：所述的半导体介质层103为采用PECVD方法制备的SiN层，生长所述SiN层的原材料为NH₃(氨气)和SiH₄(硅烷)，生长温度是400℃，SiH₄流量20sccm，NH₃为17sccm,N₂为980sccm，压力为0.8torr。

本实施例制备的14mil*28mil LED芯片封装后的光通量为19.1lm，其ESD人体模式4000V的通过率平均为95％。

实施例3

如图1～图10所示，本实施例提供一种Ⅲ-Ⅴ族氮化物半导体LED器件，其制造方法如实施例1，其中，所述缓冲层102为采用物理气相沉积法(PVD)所制备的厚度为200埃的AlN层，所用靶材为Al靶，溅射气体为N₂，衬底温度600摄氏度，溅射功率600W。得到的AlN为主要晶向为(0001)排列的柱状多晶。

本实施例制备的14mil*28mil LED芯片封装后的光通量为20.2lm，其ESD人体模式4000V的通过率平均为97％。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种Ⅲ-Ⅴ族氮化物半导体外延片的制造方法，其特征在于所述方法包括：

1)提供一衬底(101)；

2)于所述衬底上沉积外延缓冲层(102)，所述外延缓冲层(102)选自Al_xGa_1-xN，0≤X≤0.5，所述外延缓冲层(102)的厚度为300埃；

3)于所述外延缓冲层(102)上沉积一层半导体介质(103)，并且图案化所述半导体介质层(103)以形成间隔排列的多个半导体介质凸起(107)，所述凸起(107)之间暴露出所述外延缓冲层(102)，所述半导体介质凸起(103)由选自SiO₂、SiON和SiN的材料构成；

4)于所述外延缓冲层(102)暴露部分上沉积外延过渡层(108)，直至所述外延过渡层(108)的厚度高于所述半导体介质凸起(107)的高度，所述外延过渡层(108)覆盖所述半导体介质凸起(107)及其之间露出的外延缓冲层(102)，所述外延过渡层(108)与所述露出的外延缓冲层(102)接触且与所述半导体介质凸起(107)接触，所述外延过渡层(108)完全覆盖半导体介质凸起(107)并且完全填充半导体介质凸起(107)之间的空间；

5)于所述外延过渡层(108)的上表面上生长外延有效层，所述外延有效层自下而上含有n型外延层(109)、发光层(110)、p型外延层(111)，并且

其特征在于图案化所述半导体介质层(103)以形成间隔排列的多个半导体介质凸起(107)包括以下步骤：

a)在所述半导体介质层(103)的表面形成光刻胶层，通过曝光工艺或纳米压印工艺将所述光刻胶层制作成间隔排列的多个光刻胶块；

b)采用感应耦合等离子体刻蚀法将光刻胶块的形状转移至所述半导体介质层(103)，形成多个半导体介质凸起(107)，且在各凸起(107)之间暴露出所述外延缓冲层(102)；

c)去除所述光刻胶块，并且

其特征在于所述方法在步骤3)与4)之间还包括3’)将步骤3)得到的衬底退火以使所述外延缓冲层(102)暴露部分形成晶核，当外延缓冲层(102)为Al_xGa_1-xN层，0≤X≤0.5时，退火温度为800～1400℃。

2.根据权利要求1所述的方法，其特征在于：所述衬底(101)由选自Al₂O₃、SiC、Si、ZnO和GaN的材料构成。

3.根据权利要求1所述的方法，其特征在于：所述半导体介质凸起(107)的高度为0.2～3μm。

4.根据权利要求1所述的方法，其特征在于：所述外延过渡层(108)的厚度为0.5～10μm，其由选自以下的材料构成：GaN，AlGaN，AlN，InGaN，InAlGaN及它们的n型或p型掺杂物。

5.根据权利要求1所述的方法，其特征在于：在步骤a)和b)之间还包括a’)通过加热回流工艺使所述多个光刻胶块回流成多个包状的光刻胶块。

6.根据权利要求1所述的方法，其特征在于：所述外延片包括n型GaN层、InGaN多量子肼(MQW)发光层、与p型GaN层。

7.一种Ⅲ-Ⅴ族氮化物半导体器件的制造方法，所述方法包括根据权利要求1至6之一所述的方法制备Ⅲ-Ⅴ族氮化物半导体外延片，以及在该外延片上制备分别与所述n型外延层、p型外延层电连通的n电极和p电极。

Images