[go: up one dir, main page]

CN111081550A - 用于制造半导体器件的方法及半导体器件 - Google Patents

用于制造半导体器件的方法及半导体器件 Download PDF

Info

Publication number
CN111081550A
CN111081550A CN201911352160.1A CN201911352160A CN111081550A CN 111081550 A CN111081550 A CN 111081550A CN 201911352160 A CN201911352160 A CN 201911352160A CN 111081550 A CN111081550 A CN 111081550A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
layer
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911352160.1A
Other languages
English (en)
Inventor
佐佐木俊成
坂田淳一郎
大原宏树
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111081550A publication Critical patent/CN111081550A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dram (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及用于制造半导体器件的方法及半导体器件。本发明的目的是提供高包括具有稳定的电特性的薄膜晶体管的可靠性的半导体器件。在用于制造包含其中氧化物半导体膜被用于包括沟道形成区的半导体层的薄膜晶体管的半导体器件的方法中，热处理(该热处理用于脱水或脱氢)被进行以便提高氧化物半导体膜的纯度以及减少诸如水分之类的杂质。除了诸如存在于氧化物半导体膜内的水分之类的杂质外，热处理还促使诸如存在于栅极绝缘层内的水分以及在氧化物半导体膜与被设置于氧化物半导体膜之上及之下并且与氧化物半导体膜接触的膜之间的界面内的水分之类的杂质减少。

Description

用于制造半导体器件的方法及半导体器件
本申请是申请号为201610981924.3、申请日为2010年6月16日、发明名称为“用于制造半导体器件的方法”的发明专利申请的分案申请，而申请号为201610981924.3申请是申请号为201080028690.1、申请日为2010年6月16日、发明名称为“用于制造半导体器件的方法”的发明专利申请的分案申请。
技术领域
本发明涉及包括氧化物半导体的半导体器件及其制造方法。
在本说明书中，半导体器件一般地意指能够通过利用半导体特性来起作用的器件，以及电光器件、半导体电路和电子器具都是半导体器件。
背景技术
近年来，通过使用形成于具有绝缘表面的基板之上的半导体薄膜(具有大约几纳米到几百纳米的厚度)来形成薄膜晶体管(TFT)的技术吸引了人们的关注。薄膜晶体管被应用于广泛的电子器件，例如IC或电光器件，并且特别地，将被用作图像显示器件中的开关元件的薄膜晶体管的迅速研发正被推进。各种金属氧化物被用于多种应用。氧化铟是一种熟知的材料，并且被用作为液晶显示器等所必需的透明的电极材料。
某些金属氧化物具有半导体特性。此类具有半导体特性的金属氧化物的实例包括氧化钨、氧化锡、氧化铟和氧化锌。在其沟道形成区内包含此类具有半导体特性的金属氧化物的薄膜晶体管已经被提出(专利文献1-4和非专利文献1)。
金属氧化物的实例不仅包括单一金属元素的氧化物，而且还包括多种金属元素的氧化物(多组分氧化物)。例如，为同系化合物的InGaO3(ZnO)m(m是自然数)是作为包含In、Ga和Zn的多组分氧化物的已知材料(非专利文献2-4)。
另外，已经证明，包含此类In-Ga-Zn基氧化物的氧化物半导体能够被用作薄膜晶体管的沟道层(专利文献5，以及非专利文献5和6)。
参考文献
专利文献
专利文献1日本公开专利申请No.S60-198861
专利文献2日本公开专利申请No.H8-264794
专利文献3PCT国际申请No.H11-505377的日语翻译
专利文献4日本公开专利申请No.2000-150900
专利文献5日本公开专利申请No.2004-103957
非专利文献
非专利文献1M.W.Prins、K.O.Grosse-Holz、GMuller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening和R.M.Wolf，“Aferroelectric transparent thin-filmtransistor”，Appl.Phys.Lett.，1996年6月17日，Vol.68pp.3650-3652
非专利文献2M.Nakamura、N.Kimizuka和T.Mohri，“The Phase Relations in theIn2O3-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem.，1991，Vol.93，pp.298-315
非专利文献3N.Kimizuka、M.Isobe和M.Nakamura，“Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System”，J.Solid StateChem.，1995，Vol.116，pp.170-178
非专利文献4M.Nakamura、N.Kimizuka、T.Mohri和M.Isobe，“Homologous Series，Synthesis and Crystal Structure of InFeO3(ZnO)m(m:natural number)and itsIsostructural Compound”，KOTAI BUTSURI(SOLID STATE PHYSICS)，1993，Vol.28，No.5，pp.317-327
非专利文献5K.Nomura、H.Ohta、K.Ueda、T.Kamiya、M.Hirano和H.Hosono，“Thin-film transistor fabricated in single-crystalline transparent oxidesemiconductor”，SCIENCE，2003，Vol.300，pp.1269-1272
非专利文献6K.Nomura、H.Ohta、A.Takagi、T.Kamiya、M.Hirano和H.Hosono，“Room-temperature fabrication of transparent flexible thin-film transistorsusing amorphous oxide semiconductors”，NATURE，2004，Vol.432pp.488-492
发明内容
本发明的目的是提供包括薄膜晶体管的高可靠性的半导体器件，该薄膜晶体管的电特性稳定。
在用于制造包含其中氧化物半导体膜被用于包括沟道形成区的半导体层的薄膜晶体管的半导体器件的方法中，进行热处理(该热处理用于脱水或脱氢)以便提高氧化物半导体膜的纯度并减少诸如水分之类的杂质。除了诸如存在于氧化物半导体膜内的水分之类的杂质外，热处理还促使诸如存在于栅极绝缘层内的水分以及在氧化物半导体膜与被设置于氧化物半导体膜之上及之下并且与氧化物半导体膜接触的膜之间的界面内的水分之类的杂质的减少。
为了减少诸如水分之类的杂质，在氧化物半导体膜形成之后，在氮气或稀有气体(例如，氩气或氦气)的惰性气体气氛下或者在降低的压力下，在200℃或更高的温度下，优选地于400℃～600℃(包括400℃和600℃)下进行热处理。在热处理中，所形成的氧化物半导体膜是暴露的。结果，包含于氧化物半导体膜内的诸如水分之类的杂质被减少。在热处理之后，在惰性气体气氛下缓慢冷却到等于或高于室温的且低于100℃的温度。
其中所含水分通过在氮气、氩气等惰性气体气氛下或者在降低的压力下进行的热处理来减少的氧化物半导体膜的使用使得薄膜晶体管的电特性得以提高，并且其量产性和高性能二者得以实现。
热处理在氮气气氛中于其条件被确定的加热温度下对多个样品来进行。该多个样品用热脱附谱法(TDS)来测量。测量结果示出于图2、图3和图4中。
热脱附谱装置被用于通过四极质量分析器来检测和识别从样品中排放出的或生成的气体组分；因而，能够观察到从样品的表面和内部排放出的气体和分子。气体自样品内排放出或生成在样品被加热以及温度正于高真空中上升时发生。在使用由ESCO有限公司制造的热脱附谱仪(产品名称：EMD-WA1000S)的情况下，测量在上升温度为大约10℃/分钟，SEM电压被设置为1500V，停留时间为0.2(秒)，以及待使用的通道数量为23的条件下进行。另外，在测量期间，压力处于大约1×10-7(Pa)的真空度。注意，H2O的电离系数、破裂系数、传递系数和泵浦速率分别为1.0、0.805、1.56和1.0。
图2是示出在仅包括玻璃基板的样品(比较样品)与其中具有50nm的设置厚度(在蚀刻之后所获得的实际厚度为大约30nm)的In-Ga-Zn-O基非单晶膜被形成于玻璃基板之上的样品(样品1)之间的比较的TDS结果的图表。图2示出通过测量H2O所获得的结果。诸如水分(H2O)之类的杂质自In-Ga-Zn-O基非单晶膜中的排放出能够由在300℃附近的峰值来确认。
图3是示出样品的比较的图表，该图表示出H2O的TDS测量结果。对下列样品进行比较：其中具有50nm的设置厚度的In-Ga-Zn-O基非单晶膜被形成于玻璃基板之上的样品(样品1)；其中样品1的结构经受到在空气气氛中于350℃下进行1小时的热处理的样品(样品2)；以及其中样品1的结构经受到在氮气气氛中于350℃下进行1小时的热处理的样品(样品3)。根据图3所示的结果，样品3于300℃附近的峰值低于样品2的。因而，由于在氮气气氛下进行的热处理而排放出水分(H2O)能够得以证实。而且，还发现在氮气气氛下进行的热处理比在空气气氛下进行的热处理减少更多的诸如水分(H2O)之类的杂质。
图4是示出样品的比较的图表，该图表示出H2O的TDS测量结果。对下列样品进行比较：其中具有50nm的设置厚度的In-Ga-Zn-O基非单晶膜被形成于玻璃基板之上的样品(样品1)；其中样品1的结构经受到在氮气气氛中于250℃下进行1小时的热处理的样品(样品4)；其中样品1的结构经受到在氮气气氛中于350℃下进行1小时的热处理的样品(样品3)；其中样品1的结构经受到在氮气气氛中于450℃下进行1小时的热处理的样品(样品5)；以及其中样品1的结构经受到在氮气气氛中于350℃下进行10小时的热处理的样品(样品6)。根据图4所示的结果，发现在氮气气氛下的加热温度越高，从In-Ga-Zn-O基非单晶膜排放出的诸如水分(H2O)之类的杂质的数量就变得越少。
另外，根据图3和图4的图表，还能够确认两个峰值：在200℃～250℃附近的第一峰值，该第一峰值指示诸如水分(H2O)之类的杂质的排放；以及在300℃或更高温度处的第二峰值，该第二峰值指示诸如水分(H2O)之类的杂质的排放。
注意，即使在将已经在氮气气氛中于450℃下经受过热处理的样品在室温下保留于空气气氛中大约一周的情况下，也观察不到在200℃或更高的温度下的水分排放。因而，可发现通过进行热处理，In-Ga-Zn-O基非单晶膜变得稳定。
此外，图1示出载流子浓度的测量结果。在氮气气氛下的加热温度的条件被设置为150℃、175℃、200℃、225℃、250℃、275℃、300℃、325℃、350℃、375℃、400℃、425℃和450℃，以及测量每个温度下的载流子浓度。
图5A示出用于评价氧化物半导体膜(In-Ga-Zn-O基非单晶膜)的性质(载流子浓度和霍尔迁移率)的性质评价样品510的三维视图。性质评价样品510被制作并经受到室温下的霍尔效应的测量。氧化物半导体膜的载流子浓度和霍尔迁移率被评价。性质评价样品510用以下方式来制作：在基板500之上形成包含氧氮化硅的绝缘膜501，在绝缘膜501之上形成用作评价对象的具有10mm×10mm的尺寸的氧化物半导体膜502，以及在氧化物半导体膜502之上形成均具有1mm的直径的电极503到506。在图1中示出通过霍尔效应测量获得的氧化物半导体膜的载流子浓度，在图5B中示出其霍尔迁移率，以及在图5C中示出其电导率。
根据图1、图2、图3和图4的结果，发现在TDS测量中于250℃或更高的温度下，在诸如水分(H2O)之类的杂质从In-Ga-Zn-O基非单晶膜中的排放与载流子浓度的变化之间存在着联系。当诸如水分(H2O)之类的杂质从In-Ga-Zn-O基非单晶膜中排放出时，载流子浓度被提高。
而且，除了H2O之外，还通过TDS来分别测量H、O、OH、H2、O2、N、N2和Ar。测量结果是，H2O、H、O和OH的峰值被清晰地观察到，但是H2、O2、N、N2和Ar的峰值没有被观察到。作为以上测量的样品，使用了其中具有50nm的设置厚度的In-Ga-Zn-O基非单晶膜被形成于玻璃基板之上的结构。热处理的条件被设置如下：在氮气气氛中于250℃下进行1小时的热处理；在氮气气氛中于350℃下进行1小时的热处理；在氮气气氛中于350℃下进行10小时的热处理；以及在氮气气氛中于450℃下进行1小时的热处理。作为比较样品，其中没有对In-Ga-Zn-O基非单晶膜进行热处理的结构以及仅包括玻璃基板的结构被测量。图37、图38、图39和图40分别示出H、O、OH和H2的TDS结果。注意，在以上热处理条件下，在氮气气氛中的氧浓度是20ppm或更低。
根据以上结果，发现通过进行In-Ga-Zn-O基非单晶膜的热处理，主要地排放水分(H2O)。换言之，热处理促使水分(H2O)主要从In-Ga-Zn-O基非单晶膜中排放出。图37所示的H的、图38所示的O的和图39所示的OH的TDS测量值受通过水分子的分解获得的材料影响。注意，被认为包含于In-Ga-Zn-O基非单晶膜之内的氢和OH通过热处理来一起排放出。
在本说明书中，在氮气或惰性气体(例如，氩气或氦气)的惰性气体气氛下或者在降低的压力下进行的热处理被称为用于脱水或脱氢的热处理。在本说明书中，“脱氢”并非指通过热处理来仅清除H2。为了方便起见，H、OH等的清除被称为“脱水或脱氢”。
通过在惰性气体下进行热处理来减少包含于氧化物半导体层内的杂质(H2O)以及提高载流子浓度，并且然后进行缓慢冷却。在缓慢冷却之后，氧化物半导体层中的载流子浓度通过形成与氧化物半导体层等接触的氧化物绝缘膜而被降低，这导致可靠性的提高。
通过在氮气气氛下进行热处理，氧化物半导体层的电阻被降低(即，载流子浓度被提高，优选地达到1×1018/cm3或更高)，从而能够获得低电阻的氧化物半导体层。之后，如果氧化物绝缘膜被形成为与低电阻的氧化物半导体层接触，则在低电阻的氧化物半导体层中，至少与氧化物绝缘膜接触的区域能够具有提高的电阻(即，载流子浓度被降低，优选地达到低于1×1018/cm3，更优选地达到1×1014/cm3或更低)。因而，能够获得高电阻的氧化物半导体区。在半导体器件的制造工艺过程中，重要的是通过进行在惰性气体气氛(或降低的压力)下的热处理、缓慢冷却、氧化物绝缘膜的形成等来提高和降低氧化物半导体层内的载流子浓度。换言之，对氧化物半导体层进行用于脱水或脱氢的热处理，这导致氧化物半导体层变成缺氧型的并且被转变成n型(例如，n-或n+型)氧化物半导体层。然后，通过形成氧化物绝缘膜，氧化物半导体层处于过氧状态并且将是i型氧化物半导体层。当氧化物绝缘膜被形成于In-Ga-Zn-O基非单晶膜之上时，由图1中的点线10指示的1×1014/cm3或更低的载流子浓度被获得。以这种方式，能够提供包括具有高的电特性和高可靠性的薄膜晶体管的半导体器件。
注意，作为被形成以与低电阻的氧化物半导体层接触的氧化物绝缘膜，使用阻挡诸如水分、氢离子和OH-之类的杂质的无机绝缘膜。具体而言，使用氧化硅膜或氮氧化硅膜。
另外，在用作保护膜的氧化物绝缘膜被形成为位于低电阻的氧化物半导体层之上并与之接触之后，可以进行第二热处理。在第二热处理在位于氧化物半导体层之上并与之接触的用作保护膜的氧化物绝缘膜形成之后进行的情况下，能够降低薄膜晶体管的电特性的变化。
本说明书所公开的本发明的一个实施例是包括栅电极层、在栅电极层之上的栅极绝缘层、在栅极绝缘层之上的氧化物半导体层以及在氧化物半导体层之上的绝缘层的半导体器件。栅极绝缘层、氧化物半导体层、绝缘层，在栅极绝缘层和氧化物半导体层之间的界面以及在氧化物半导体层和绝缘层之间的界面具有3×1020cm-3或更低的氢浓度。
包含于氧化物半导体层之内的水分包括多种形式，例如水分(H2O)、M-OH、M-H等，以及氢。作为绝对量的氢浓度的平均值或峰值是3×1020cm-3或更低，优选为1×1020cm-3或更低。
该浓度范围能够通过次级离子质谱法(SIMS)或者根据SIMS的数据来获得。
用以上结构，以上问题中的至少一种能够得以解决。
本发明的一个用于实现以上结构的实施例是一种用于制造半导体器件的方法，包括以下步骤：形成栅电极层，在栅电极层之上形成栅极绝缘层，在栅极绝缘层之上形成氧化物半导体层，对氧化物半导体层进行脱水或脱氢，在所脱水的或脱氢的氧化物半导体层之上形成源电极层和漏电极层，以及形成与氧化物半导体层的一部分接触的并且在栅极绝缘层、氧化物半导体层、源电极层和漏电极层之上的氧化物绝缘膜。注意，脱水或脱氢是在氮气气氛或稀有气体气氛下或者在降低的压力下进行的热处理。
本发明的另一个用于实现以上结构的实施例是一种用于制造半导体器件的方法，包括以下步骤：形成栅电极层，在栅电极层之上形成栅极绝缘层，在栅极绝缘层之上形成氧化物半导体层，在惰性气氛下加热氧化物半导体层以提高载流子浓度，在其载流子浓度被提高的氧化物半导体层之上形成源电极层和漏电极层，以及形成氧化物绝缘膜，该氧化物绝缘膜与所加热的氧化物半导体层的一部分接触并且位于栅极绝缘层、所加热的氧化物半导体层、源电极层和漏电极层之上，使得载流子浓度被降低。注意，在氧化物半导体层在惰性气氛中于400℃或更高的温度下加热之后，缓慢冷却到等于或高于室温且低于100℃的温度。
本发明的另一个用于实现以上结构的实施例是一种用于制造半导体器件的方法，包括以下步骤：形成栅电极层，在栅电极层之上形成栅极绝缘层，在栅极绝缘层之上形成氧化物半导体层，在降低的压力下加热氧化物半导体层以提高载流子浓度，在其载流子浓度被提高的氧化物半导体层之上形成源电极层和漏电极层，以及形成氧化物绝缘膜，该氧化物绝缘膜与所加热的氧化物半导体层的一部分接触并且位于栅极绝缘层、所加热的氧化物半导体层，以及源电极层和漏电极层之上，使得载流子浓度被降低。
在通过以上制造方法形成的每种结构中，其载流子浓度被提高的氧化物半导体层的载流子浓度是1×1018/cm3或更高。其载流子浓度由于氧化物绝缘膜的形成而降低的氧化物半导体层的载流子浓度低于1×1018/cm3，优选为1×1014/cm3或更低。
在本说明书中所使用的氧化物半导体是，例如，以InMO3(ZnO)m(m>0)表示的薄膜，以及将该薄膜用作半导体层的薄膜晶体管被制造。注意，M代表选自Ga、Fe、Ni、Mn和Co的一种金属元素或更多种金属元素。例如，M在某些情况下表示Ga；同时，M在其他情况下表示以上除Ga外的金属元素，例如Ni或Fe(Ga和Ni或者Ga和Fe)。此外，除了作为M所包含的金属元素之外，以上氧化物半导体还可以包含Fe或Ni、另一种过渡金属元素或者该过渡金属的氧化物，作为杂质元素。在本说明书中，其中作为M至少包括Ga的其化学式被表示为InMO3(ZnO)m(m>0)的氧化物半导体被称为In-Ga-Zn-O基氧化物半导体，以及其薄膜也称为In-Ga-Zn-O基非单晶膜。
作为被应用于氧化物半导体层的氧化物半导体，除了以上所述的之外还能够使用下列任意氧化物半导体：In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、In-Ga-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体和Zn-O基氧化物半导体。而且，氧化硅可以包含于以上氧化物半导体层中。阻碍结晶的氧化硅(SiOx(x>0))到氧化物半导体层之内的添加能够抑制在热处理在制造工艺中于氧化物半导体层形成之后进行的情况下的氧化物半导体层的结晶。注意，氧化物半导体层的优选状态是非晶的，或者其部分结晶也是可接受的。
氧化物半导体优选地包括In，更优选地，包括In和Ga。脱水或脱氢在形成i型(本征的)氧化物半导体层的工艺中是有效的。
由于薄膜晶体管容易因静电等而击穿，因而用于保护驱动电路的保护电路被优选地设置于与栅极线或源极线相同的基板之上。保护电路优选以包括氧化物半导体的非线性元件来形成。
此外，栅极绝缘层和氧化物半导体膜的处理可以在不暴露于空气的情况下连续地进行。该处理也称为连续处理、原位步骤或连续的膜形成。不暴露于空气的连续处理使在栅极绝缘层和氧化物半导体膜之间的界面能够在没有被大气组分或漂浮于空气中的污染杂质(例如，水分或碳氢化合物)污染的情况下形成。因而，能够减少薄膜晶体管的特性的变化。
注意，术语“连续处理”在本说明书中意思是在从由PCVD法或溅射法进行的第一处理步骤到由PCVD法或溅射法进行的第二处理步骤的工艺中，其中布置了待处理的基板的气氛没有被污染物气氛(例如，空气)所污染，并且被恒定控制为真空或惰性气体气氛(氮气气氛或稀有气体气氛)。通过连续处理，诸如膜形成之类的处理能够在防止水分等再次附着于被清洗过的待处理的基板的同时进行。
在同一腔室中进行从第一处理步骤到第二处理步骤的工艺属于本说明书中的连续处理的范围。此外，以下列方式在不同的腔室中进行从第一处理步骤到第二处理的工艺的情形同样属于本说明书中的连续处理的范围：基板在第一处理步骤之后在不暴露于空气的情况下被转移至另一腔室并且经受到第二处理。
注意，在第一处理步骤与第二处理步骤之间存在下列步骤的情形同样属于本说明书中的连续处理的范围：基板转移步骤，对准步骤，缓慢冷却步骤，用于将基板设置成具有适合于第二膜形成步骤的温度的加热或冷却基板的步骤等。
但是，下列情形不属于本说明书中的连续处理的范围：在第一处理步骤与第二处理步骤之间存在其中使用了液体的步骤，例如，清洗步骤、湿法蚀刻步骤或抗蚀剂形成步骤。
能够提供具有稳定的电特性的薄膜晶体管。此外，提供包括具有优异的电特性和高可靠性的薄膜晶体管的半导体器件。
附图说明
图1是示出氧化物半导体层的载流子浓度关于加热温度的图表。
图2是示出TDS测量结果的图表。
图3是示出TDS测量结果的图表。
图4是示出TDS测量结果的图表。
图5A是性质评价样品的三维视图，图5B是示出氧化物半导体层的霍尔效应测量的结果的图表，以及图5C是示出电导率的图表。
图6A到图6D是示出本发明的一个实施例的制造步骤的截面图。
图7A和图7B示出本发明的一个实施例的半导体器件。
图8A到图8D是示出本发明的一个实施例的制造步骤的截面图。
图9A和图9B示出本发明的一个实施例的半导体器件。
图10A到图10D是示出本发明的一个实施例的制造步骤的截面图。
图11A到图11C是示出本发明的一个实施例的制造步骤的截面图。
图12示出本发明的一个实施例的半导体器件。
图13A1和图13A2以及图13B1和图13B2示出本发明的一个实施例的半导体器件。
图14是电炉的截面图。
图15示出半导体器件。
图16A1和16A2以及图16B示出半导体器件。
图17A和图17B示出半导体器件。
图18示出半导体器件的像素等效电路。
图19A到图19C示出半导体器件。
图20A和图20B均是半导体器件的框图。
图21示出信号线驱动电路的结构。
图22是信号线驱动电路的操作的时序图。
图23是示出信号线驱动电路的操作的时序图。
图24示出移位寄存器的结构。
图25示出图24的触发器的连接结构。
图26示出半导体器件。
图27是示出电子书阅读器的实例的外视图。
图28A和图28B是分别示出电视机的实例的和数码相框的实例的外视图。
图29A和图29B是示出游戏机的实例的外视图。
图30A和图30B是分别示出便携式计算机的实例的和移动电话的实例的外视图。
图31A到图31D示出用于制造半导体器件的方法。
图32示出本发明的一个实施例的半导体器件。
图33示出本发明的一个实施例的半导体器件。
图34A到图34C示出本发明的一个实施例的半导体器件。
图35A和图35B示出本发明的一个实施例的半导体器件。
图36示出本发明的一个实施例的半导体器件。
图37是示出关于H的TDS结果的图表。
图38是示出关于O的TDS结果的图表。
图39是示出关于OH的TDS结果的图表。
图40是示出关于H2的TDS结果的图表。
图41A到图41C是分别示出薄膜晶体管在BT测试之前和之后的Vg-Id特性的图表。
图42是示出用于计算的氧化物半导体层的结构的视图。
图43是描述氧化物半导体层中的氧密度的计算结果的图表。
具体实施方式
以下，将参照附图具体地描述本发明的实施例。但是，本发明并不局限于下面的描述，并且本领域技术人员应当容易理解，在此所公开的模式和细节在不脱离本发明的精神和范围的情况下能够以各种方式来修改。因此，本发明并不应被解释为局限于实施例的描述。
(实施例1)
半导体器件以及用于制造半导体器件的方法将参照图6A到6D以及图7A和7B来描述。
图7A是半导体器件的薄膜晶体管470的顶视图，以及图7B是沿着图7A的线C1-C2的截面图。薄膜晶体管470是底栅薄膜晶体管并且在基板400(其为具有绝缘表面的基板)之上包括栅电极层401、栅极绝缘层402、半导体层403以及源和漏电极层405a和405b。另外，还设置氧化物绝缘膜407以覆盖薄膜晶体管470并且与半导体层403接触。
使用氧化物半导体膜形成的半导体层403在氧化物半导体膜形成之后经受到热处理(用于脱水或脱氢的热处理)以至少减少诸如水分等杂质，从而降低电阻(即，载流子浓度被提高，优选提高到1×1018/cm3或更高)。之后，形成氧化物绝缘膜407使其与氧化物半导体膜接触，使得氧化物半导体膜具有提高的电阻(即，载流子浓度被降低，优选降低至低于1×1018/cm3，更优选地降低至1×1014/cm3或更低)。因此，氧化物半导体膜能够被用作沟道形成区。
在通过进行用于脱水或脱氢的热处理来清除诸如水分(H2O)之类的杂质之后，优选的是在惰性气氛下进行缓慢冷却。在用于脱水或脱氢的热处理以及缓慢冷却之后，通过形成氧化物绝缘膜使其与氧化物半导体层等接触来降低氧化物半导体层的载流子浓度，这提高了薄膜晶体管470的可靠性。
除了诸如在半导体层403内的水分之类的杂质以外，热处理还促使诸如在栅极绝缘层402之内的以及在设置于使用氧化物半导体形成的半导体层403与在将要与其接触的半导体层403之上及之下的膜之间的界面内的水分之类的杂质减少。具体而言，该界面表示在栅极绝缘层402与半导体层403之间的界面以及在氧化物绝缘膜407与半导体层403之间的界面。
在此，示出薄膜晶体管470的可靠性测试的结果的实例参照图41A到41C来描述。
用于检验薄膜晶体管的可靠性的方法之一是偏压-温度应力测试(以下，称为BT测试)。BT测试是一种加速测试并且能够在短时间内评价由长期使用所引起的薄膜晶体管的特性变化。特别地，薄膜晶体管在BT测试前后之间的阈值电压的偏移量是用于检验可靠性的重要指标。在BT测试前后之间，阈值电压的少量偏移意味着高可靠性。
具体而言，其上形成了薄膜晶体管的基板的温度(基板温度)被设置于固定的温度，薄膜晶体管的源极和漏极被设置于相同的电位，以及在一定时段内给栅极供应与源极和漏极的电位不同的电位。基板温度可以根据测试的目的适当地设置。在施加于栅极的电位高于源极和漏极的电位的情况下的测试被称为+BT测试，以及在施加于栅极的电位低于源极和漏极的电位的情况下的测试被称为-BT测试。
BT测试的应力条件能够通过设置基板温度、施加于栅极绝缘膜的电场强度或者电场施加的时段来确定。施加于栅极绝缘膜的电场强度能够通过将在栅极电位与源极和漏极电位之间的电位差除以栅极绝缘膜的厚度来确定。例如，在施加于100nm厚的栅极绝缘膜的电场强度将被设置为2MV/cm的情况下，电位差可以被设置为20V。
在本实施例中，描述了对三种样品进行的BT测试的结果。样品经受到在氮气气氛中于250℃、350℃和450℃下进行的热处理，该热处理在薄膜晶体管的制造中于源极和漏极形成之前进行。
注意，“电压”一般表示在两个点的电位之间的差异，以及“电位”表示位于静电场内的某一点的单位电荷所具有的静电能(电位能)。但是，在电子电路中，在某一点的电位与参考电位(例如，地电位)之间的差异通常称为某一点的电位。因而，在本说明书中，当在某一点的电位与参考电位(例如，地电位)之间的差异被称为在某一点的电位时，除了定义被特别给出的情形之外，在某一点的该电位指的是电压。
作为BT测试，+BT测试和-BT测试在基板温度为150℃，施加于栅极绝缘膜的电场强度为2MV/cm，以及施加的时段为1小时的条件下进行。
首先，对+BT测试进行描述。为了测量经受到BT测试的薄膜晶体管的初始特性，源漏电流(以下，称为漏电流)的特性变化在基板温度被设置为40℃，在源极和漏极之间的电压(以下，漏电压)被设置为10V，以及在源极和栅极之间的电压(以下，栅电压)在-20V到+20V的范围内变化的条件下测量。也就是说，测量Vg-Id特性。在此，作为防止水分吸收于样品表面上的对策，将基板温度设置为40℃。但是，如果没有特别的问题则可以在室温(25℃)或更低的温度下进行测量。
然后，基板温度被提高至150℃，并且然后，薄膜晶体管的源极和漏极的电位被设置为0V。之后，电压被施加于栅极使得施加于栅极绝缘膜的电场强度为2MV/cm。在这种情况下，薄膜晶体管的栅极绝缘膜的厚度为100nm。栅极被供应以+20V的电压，并且被供应以该电压的栅极被维持1小时。注意，虽然电压施加的时段在此是1小时，但是该时段可以根据目的适当地改变。
然后，在将该电压维持施加于源极、漏极和栅极的同时使基板温度降低至40℃。如果电压的施加在基板温度完全降低至40℃之前停止，则在BT测试期间就已经破坏的薄膜晶体管由余热的影响而修复。因而，基板温度的降低需要在电压施加的情况下进行。在基板温度降低至40℃之后，停止电压的施加。
然后，Vg-Id特性在与初始特性的测量的条件相同的条件下测量，从而获得在+BT测试之后的Vg-Id特性。
然后，对-BT测试进行描述。-BT测试以类似于+BT测试的过程来进行，但是具有不同于+BT测试的点，因为施加于栅极的电压在基板温度被提高到150℃之后被设置为-20V。
在BT测试中，重要的是使用从未经受过BT测试的薄膜晶体管。例如，如果-BT测试使用曾经受到过+BT测试的薄膜晶体管来进行，则-BT测试的结果由于之前已经进行的+BT测试的影响而无法准确地评价。类似地，如果曾经受到过+BT测试的薄膜晶体管用于另外的+BT测试，则结果无法准确地评价。但是，在BT测试考虑到该影响而重复进行的情况下薄膜晶体管的使用并不限于以上情形。
图41A到41C示出在BT测试之前和之后的Vg-Id特性。图41A示出各自以热处理在源极和漏极形成之前在氮气气氛中于250℃下进行的方式形成的薄膜晶体管的BT测试结果。图41B示出各自以热处理在源极和漏极形成之前在氮气气氛中于350℃下进行的方式形成的薄膜晶体管的BT测试结果。图41C示出各自以热处理在源极和漏极形成之前在氮气气氛中于450℃下进行的方式形成的薄膜晶体管的BT测试结果。
在每个图表中，水平轴表示以对数尺度示出的栅电压(Vg)，以及垂直轴表示以对数尺度示出的漏电流(Id)。初始特性711、721和731表示在+BT测试之前的薄膜晶体管的Vg-Id特性，+BT 712、722和732表示在+BT测试之后的薄膜晶体管的Vg-Id特性，以及-BT 713、723和733表示在-BT测试之后的薄膜晶体管的Vg-Id特性。注意，在-BT测试之前的薄膜晶体管的Vg-Id特性与在+BT测试之前的是几乎相同的；因而，它们没有在图表中示出。
根据图41A到41C，可发现与初始特性711、721和731的阈值电压相比，+BT 712、722和732的阈值电压沿正方向偏移，以及-BT713、723和733的阈值电压沿负方向偏移。另外，根据阈值电压在+BT测试之后的偏移量，可发现图41B的在350℃下的偏移量小于图41A的在250℃下的偏移量，以及图41C的在450℃下的偏移量小于图41B的在350℃下的偏移量。也就是说，若使在源极和漏极形成之前进行的热处理的温度变得越高，则在+BT测试之后的阈值电压的偏移量就变得越小。
热处理的温度为450℃或更高能够提高至少+BT测试的稳定性。发现在诸如水分(H2O)之类的杂质自In-Ga-Zn-O基非单晶膜中的清除与BT应力测试的结果之间存在着关系。
与作为氧化物半导体层的半导体层403接触的源和漏电极层405a和405b使用选自钛、铝、锰、镁、锆和铍的一种或更多种材料来形成。此外，还可以堆叠包括这些元素的组合等的合金膜。
包括沟道形成区的半导体层403可以使用具有半导体特性的氧化物材料来形成。典型地，使用In-Ga-Zn-O基非单晶膜。
图6A到6D是示出薄膜晶体管470的制造步骤的截面图。
在图6A中，栅电极层401被设置于作为具有绝缘表面的基板的基板400之上。可以将用作基膜的绝缘膜设置于基板400与栅电极层401之间。基膜具有防止杂质元素从基板400中扩散出的功能，并且能够使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或更多种来形成以具有单层或叠层结构。栅电极层401能够使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料或者含有任意这些材料作为其主成分的合金材料来形成以具有单层或叠层结构。
例如，作为栅电极层401的双层结构，下列结构是优选的：铝层和堆叠于其上的钼层的双层结构，铜层和堆叠于其上的钼层的双层结构，铜层和堆叠于其上的氮化钛层或氮化钽层的双层结构，以及氮化钛层和钼层的双层结构。作为三个层的堆叠结构，钨层或氮化钨层，铝和硅的合金或者铝和钛的合金，以及氮化钛层或钛层的叠层是优选的。
在栅电极层401之上形成栅极绝缘层402。
栅极绝缘层402能够通过等离子体CVD法或溅射法来形成以具有氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或者它们的叠层。例如，氧氮化硅层可以通过将SiH4、氧气和氮气用作沉积气体的等离子体CVD法来形成。
然后，在栅极绝缘层402之上形成氧化物半导体膜。
注意，在氧化物半导体膜通过溅射法形成之前，在栅极绝缘层402的表面上的尘埃优选地通过其中引入了氩气并且生成了等离子体的反向溅射(reverse sputter)来去除。反向溅射指的是如下的方法：其中，在没有对靶侧施加电压的情况下，RF电源被用于在氩气气氛下对基板侧施加电压，以及等离子体在基板附近生成以使表面改性。注意，代替氩气气氛，可以使用氮气气氛、氦气气氛等。作为选择，可以使用其中添加了氧气、N2O等的氩气气氛。作为选择，还可以使用其中添加了Cl2、CF4等的氩气气氛。
氧化物半导体膜通过使用In-Ga-Zn-O基氧化物半导体的靶的溅射法来形成。作为选择，氧化物半导体膜能够通过在稀有气体(典型为氩气)气氛、氧气气氛或者稀有气体(典型为氩气)和氧气的气氛下的溅射法来形成。
栅极绝缘层402和氧化物半导体膜可以在不暴露于空气的情况下连续地形成。在不暴露于空气的情况下的连续的膜形成使得有可能获得如下的叠层的界面，其没有被漂浮于空气中的大气组分或杂质元素(例如，水分或碳氢化合物)所污染。因此，能够降低薄膜晶体管的特性变化。
通过光刻步骤将氧化物半导体膜处理成岛状氧化物半导体层430(第一氧化物半导体层)(参见图6A)。
在惰性气体(例如，氮气、氦气、氖气或氩气)的气氛下或者在降低的压力下对氧化物半导体层进行热处理，并且，在惰性气氛下进行缓慢冷却(参见图6B)。通过在该气氛下对氧化物半导体层430进行热处理，能够去除包含于氧化物半导体层430内的杂质(例如，氢和水分)。
注意，在热处理中，优选的是水分、氢等被包含于氮气或稀有气体(例如，氦气、氖气或氩气)之内。作为选择，优选的是引入用于热处理的装置之内的氮气或稀有气体(例如，氦气、氖气或氩气)具有6N(99.9999％)或更高的纯度，优选为7N(99.99999％)或更高；也就是说，杂质浓度被设置为1ppm或更低，优选为0.1ppm或更低。
作为热处理，能够采用即时加热方法，例如，使用电炉的加热方法，使用加热气体的GRTA(气体快速热退火)方法，或者使用灯光的LRTA(灯快速热退火)方法。
在此，使用电炉601的加热方法参照图14作为氧化物半导体层430的一种热处理模式来描述。
图14是电炉601的示意图。加热器603被设置于腔室602之外，该加热器603加热腔室602。在腔室602内部，设置了其内安装有基板604的基座605。基板604被转移到腔室602之内或者从其内转移出。另外，给腔室602设置有气体供应装置606和排空装置607。利用气体供应装置606，将气体引入腔室602之内。排空装置607使腔室602的内部排空或者降低腔室602内的压力。注意，电炉的温度上升特性优选地设置为0.1℃/min～20℃/min。电炉的温度降低特性优选地设置为0.1℃/min～15℃/min。
气体供应装置606包括气体供应源611、压力调节阀612、提纯装置613、质量流量控制器614和截止阀615。在本实施例中，优选的是将提纯装置613设置于气体供应源611与腔室602之间。提纯装置613能够去除在从气体供应源611引入腔室602之内的气体中的诸如水分和氢之类的杂质；因而，通过设置提纯装置613能够抑制水分、氢等进入腔室602之内。
在本实施例中，氮气或稀有气体由气体供应源611引入腔室602之内，使得腔室602的内部处于氮气或稀有气体气氛中。在200℃～600℃(包括200℃和600℃)下，优选于400℃～450℃(包括400℃和450℃)下加热的腔室602中，加热在基板604之上形成的氧化物半导体层430，由此能够使氧化物半导体层430脱水或脱氢。
作为选择，其中压力由排空装置来降低的腔室602在200℃～600℃(包括200℃和600℃)下，优选地在400℃～450℃(包括400℃和450℃)下加热。在该腔室602中，加热在基板604之上形成的氧化物半导体层430，由此能够使氧化物半导体层430脱水或脱氢。
然后，关闭加热器，并且逐渐冷却加热装置的腔室602。通过在惰性气体气氛下或者在降低的压力下进行热处理和缓慢冷却，氧化物半导体层的电阻得以降低(即，载流子浓度被提高，优选提高到1×1018/cm3或更高)，从而能够形成低电阻的氧化物半导体层431(第二氧化物半导体层)。
结果，能够提高后面形成的薄膜晶体管的可靠性。
注意，在热处理于降低的压力下进行的情况下，惰性气体可以在热处理之后排放，使得腔室将处于大气压下，并且然后，可以进行冷却。
在加热装置的腔室602内的基板604冷却至300℃之后，可以将基板604转移至室温下的气氛中。结果，能够缩短基板604的冷却时间。
如果加热装置具有多腔室结构，热处理和冷却处理能够在彼此不同的腔室中进行。典型地，在基板之上的氧化物半导体层在以氮气或稀有气体填充的第一腔室内加热并且在200℃～600℃(包括200℃和600℃)下，优选地在400℃～450℃(包括400℃和450℃)下加热。然后，经受过热处理的基板被转移穿过其内引入了氮气或稀有气体的转移腔室，到以氮气或稀有气体填充的第二腔室之内并且在100℃或更低的温度下，优选地在室温下加热，并且然后在此进行冷却处理。通过以上步骤，能够提高产量。
氧化物半导体层在惰性气体气氛或降低的压力下的热处理可以对还没有被处理成岛状的氧化物半导体层的氧化物半导体膜来进行。在这种情况下，在氧化物半导体膜的热处理于惰性气体气氛或降低的压力下进行之后，缓慢冷却到等于或高于室温的且低于100℃的温度。然后，从加热装置中取出基板，并且进行光刻步骤。
经受过在惰性气体气氛或降低的压力下的热处理的氧化物半导体膜优选为非晶膜，但是可以使其一部分结晶。
然后，将导电膜形成于栅极绝缘层402和氧化物半导体层431之上。
作为用于该导电膜的材料，能够给出选自Al、Cr、Ta、Ti、Mo和W的元素，含有任意以上元素作为其成分的合金，含有任何以上元素的组合的合金膜等。
如果热处理在导电膜形成之后进行，则该导电膜优选地具有足以经受住热处理的耐热性。由于Al的单独使用带来了诸如低耐热性以及易被腐蚀的倾向之类的缺点，因而将铝结合具有耐热性的导电材料来使用。作为与Al结合使用的具有耐热性的导电材料，任意下列材料都可以使用：选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素，含有任意以上那些元素作为组分的合金，含有这些元素的组合的合金，以及含有任意以上那些元素作为组分的氮化物。
氧化物半导体层431和导电膜在蚀刻步骤中被蚀刻，从而形成氧化物半导体层432以及源和漏电极层405a和405b(参见图6C)。注意，氧化物半导体层432被部分蚀刻以便具有凹槽(凹陷部分)。
氧化物绝缘膜407通过溅射法来形成以便与氧化物半导体层432接触。被形成以与低电阻的氧化物半导体层接触的氧化物绝缘膜407不含有诸如水分、氢离子和OH-之类的杂质并且使用防止杂质自外部进入的无机绝缘膜形成。具体而言，使用氧化硅膜或氮氧化硅膜。
在本实施例中，作为氧化物绝缘膜407，形成了300nm厚的氧化硅膜。在膜形成中的基板温度可以是室温到300℃或更低，并且在本实施例中为100℃。氧化硅膜通过溅射法的形成能够在稀有气体(典型为氩气)气氛、氧气气氛或者稀有气体(典型为氩气)和氧气的气氛下进行。作为靶，可以使用氧化硅靶或硅靶。例如，在使用硅靶的情况下，氧化硅膜能够通过溅射法在氧气和氮气的气氛下形成。
当氧化物绝缘膜407通过溅射法、PCVD法等来形成以与低电阻的氧化物半导体层432接触时，在低电阻的氧化物半导体层432中，至少与氧化物绝缘膜407接触的区域具有提高的电阻(即，载流子浓度被降低，优选地降低到低于1×1018/cm3)。因而，能够获得高电阻的氧化物半导体区。在半导体器件的制造工艺期间，重要的是通过在惰性气体气氛(或降低的压力)下进行热处理和缓慢冷却，氧化物绝缘膜的形成等来提高和降低氧化物半导体层内的载流子浓度。氧化物半导体层432变成具有高电阻的氧化物半导体区的半导体层403(第三氧化物半导体层)，并且然后，能够完成薄膜晶体管470(参见图6D)。
包含于氧化物半导体层内的杂质(例如，H2O、H和OH)通过进行用于脱水或脱氢的热处理来降低，并且载流子浓度被提高。之后，进行缓慢冷却。然后，进行与氧化物半导体层接触的氧化物绝缘膜等的形成，从而降低氧化物半导体层的载流子浓度。因而，能够提高薄膜晶体管470的可靠性。
此外，优选地，在氧化物绝缘膜407形成之后，还可以在氮气气氛或空气气氛中(在空气中)于等于或高于150℃且低于350℃的温度下对薄膜晶体管470进行热处理。例如，在氮气气氛中于250℃下的热处理进行1小时。在该热处理中，在与氧化物绝缘膜407接触的状态下的氧化物半导体层432被加热；因而，能够减少薄膜晶体管470的电特性的偏差。关于何时进行该热处理(优选地，在等于或高于150℃且低于350℃的温度下)没有特定的限制，只要该热处理在氧化物绝缘膜407形成之后进行。当该热处理还用作另一步骤中的热处理，例如，在树脂膜的形成中的热处理或者用于降低透明导电膜的电阻的热处理时，能够防止步骤数增加。
(实施例2)
半导体器件以及用于制造半导体器件的方法将参照图8A到8D以及图9A和9B来描述。与实施例1中所描述的那些部分相同的部分或者具有与之类似的功能的部分能够以类似于实施例1所描述的方式来形成；因此，省略重复的描述。
图9A是包含于半导体器件内的薄膜晶体管460的顶视图，以及图9B是沿着图9A的线D1-D2的截面图。薄膜晶体管460是底栅薄膜晶体管并且在作为具有绝缘表面的基板的基板450之上包括栅电极层451、栅极绝缘层452、源和漏电极层455a和455b，以及半导体层453。另外，氧化物绝缘膜457被设置以便覆盖薄膜晶体管460并且与半导体层453接触。对于半导体层453，使用了In-Ga-Zn-O基非单晶膜。
在薄膜晶体管460中，栅极绝缘层452存在于整个包括薄膜晶体管460的区域，以及栅电极层451被设置于栅极绝缘层452与作为具有绝缘表面的基板的基板450之间。在栅极绝缘层452之上，设置了源和漏电极层455a和455b。此外，在栅极绝缘层452以及源和漏电极层455a和455b之上，设置了半导体层453。虽然没有示出，除了源和漏电极层455a和455b之外，在栅极绝缘层452之上还设置有布线层，并且布线层延伸至半导体层453的外围部分之上。
使用氧化物半导体膜形成的半导体层453在氧化物半导体膜形成之后经受到热处理(用于脱水或脱氢的热处理)以至少降低诸如水分等杂质，从而降低电阻(载流子浓度被提高，优选地提高到1×1018/cm3或更高)。之后，氧化物绝缘膜457被形成以与氧化物半导体膜接触，使得氧化物半导体膜具有提高的电阻(即，载流子浓度被降低，优选地降低到低于1×1018/cm3)。因此，氧化物半导体膜能够被用作沟道形成区。
在通过进行用于脱水或脱氢的热处理来清除诸如水分(H2O)之类的杂质之后，优选的是在惰性气氛中进行缓慢冷却。在用于脱水或脱氢的热处理以及缓慢冷却之后，通过形成与氧化物半导体层等接触的氧化物绝缘膜来降低氧化物半导体层的载流子浓度，这提高了薄膜晶体管460的可靠性。
与作为氧化物半导体层的半导体层453接触的源和漏电极层455a和455b使用选自钛、铝、锰、镁、锆和铍的一种或更多种材料来形成。
图8A到8D是示出薄膜晶体管460的制造步骤的截面图。
栅电极层451被设置于作为具有绝缘表面的基板的基板450之上。用作基膜的绝缘膜可以设置于基板450与栅电极层451之间。基膜具有防止杂质元素从基板450中扩散出的功能，并且能够被形成以具有使用氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或更多种膜的单层或叠层结构。栅电极层451能够使用选自钼、钛、铬、钽、钨、铝、铜、钕和钪的金属材料或者含有任意这些材料作为其主要组分的合金材料来形成以具有单层或叠层结构。
在栅电极层451之上形成栅极绝缘层452。
栅极绝缘层452能够通过等离子体CVD法或溅射法来形成以具有氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或者它们的叠层。
在栅极绝缘层452之上，导电膜被形成并且通过光刻步骤来图形化成岛状的源和漏电极层455a和455b(图8A)。
作为源和漏电极层455a和455b的材料，有选自Al、Cr、Ta、Ti、Mo和W的元素，包括任意这些元素作为其组分的合金，包括任意这些元素的组合的合金等。此外，还可以堆叠包括这些元素的组合等的合金膜。
源和漏电极层455a和455b优选使用具有足以经受住在后面进行的用于脱水或脱氢的热处理的高耐热性的钼膜来形成。另外，还可以将选自Al、Cr、Ta、Ti和W的元素，包括任意以上元素的合金，包括这些元素的组合的合金膜等堆叠于钼膜之上。
然后，氧化物半导体膜被形成于栅极绝缘层452以及源和漏电极层455a和455b之上，并且通过光刻步骤图形化成岛状氧化物半导体层483(第一氧化物半导体层)(图8B)。
氧化物半导体层483用作沟道形成区并且从而以类似于实施例1中的第一氧化物半导体膜的形式来形成。
注意，在通过溅射法形成氧化物半导体层483之前，附着于栅极绝缘层452的表面的尘埃优选通过其中引入氩气并且生成等离子体的反向溅射来去除。
对氧化物半导体层483进行用于脱水或脱氢的热处理，并且然后在惰性气氛下进行缓慢冷却。作为用于脱水或脱氢的热处理，热处理在惰性气体(例如，氮气、氦气、氖气或氩气)气氛下或者在降低的压力下于200℃～600℃(包括200℃和600℃)的温度下，优选地于400℃～450℃(包括400℃和450℃)的温度下进行。通过在以上气氛中的热处理，氧化物半导体层483的电阻被降低(即，载流子浓度被提高，优选地提高到1×1018/cm3或更高)，从而能够获得低电阻的氧化物半导体层484(第二氧化物半导体层)(参见图8C)。
注意，在用于脱水或脱氢的热处理中，优选的是在氮气或稀有气体(例如，氦气、氖气或氩气)中不含有水分、氢气等。作为选择，优选的是引入装置之内用于热处理的氮气或稀有气体(例如，氦气、氖气或氩气)具有6N(99.9999％)或更高的，优选为7N(99.99999％)或更高的纯度；也就是说，杂质浓度被设置为1ppm或更低，优选为0.1ppm或更低。
氧化物半导体层在惰性气体气氛下或在降低的压力下的热处理可以对还没有处理成岛状氧化物半导体层的氧化物半导体膜进行。在这种情况下，在氧化物半导体膜的热处理在惰性气体气氛或降低的压力下进行之后，缓慢冷却到等于或高于室温且低于100℃的温度。然后，从加热装置中取出基板，并且进行光刻步骤。
然后，氧化物绝缘膜457通过溅射法或PCVD法来形成为与氧化物半导体层484接触。在本实施例中，300nm厚的氧化硅膜被形成为氧化物绝缘膜457。在膜形成中的基板温度可以是室温到300℃或更低，并且在本实施例中为100℃。当氧化物绝缘膜457通过溅射法被形成为与低电阻的氧化物半导体层484接触时，在低电阻的氧化物半导体层484中，至少与作为氧化硅膜的氧化物绝缘膜457接触的区域具有提高的电阻(即，载流子浓度被降低，优选地降低到低于1×1018/cm3)。因而，能够获得高电阻的氧化物半导体区。在半导体器件的制造工艺中，重要的是通过在惰性气体气氛下(或者在降低的压力下)进行热处理和缓慢冷却，氧化物绝缘膜的形成等来提高和降低氧化物半导体层中的载流子浓度。氧化物半导体层484变成具有高电阻的氧化物半导体区的半导体层453(第三氧化物半导体层)，并且然后能够完成薄膜晶体管460(参见图8D)。
在氧化物半导体层中所含有的杂质(例如，H2O、H和OH)通过进行用于脱水或脱氢的热处理来降低，并且载流子浓度被提高。之后，进行缓慢冷却。然后，进行与氧化物半导体层接触的氧化物绝缘膜等的形成，从而降低氧化物半导体层的载流子浓度。因而，能够提高薄膜晶体管460的可靠性。
此外，优选地，在形成氧化硅膜作为氧化物绝缘膜457之后，可以在氮气气氛或空气气氛中(在空气中)于等于或高于150℃且低于350℃的温度下对薄膜晶体管460进行热处理。例如，热处理在氮气气氛中于250℃下进行1小时。在该热处理中，在与氧化物绝缘膜457接触的条件下加热半导体层453；因而，能够减少薄膜晶体管460的电特性的变化。关于何时进行该热处理热处理(优选地，在等于或高于150℃且低于350℃的温度下)没有特定的限制，只要该热处理在氧化物绝缘膜457形成之后进行即可。当该热处理也用作另一步骤中的热处理，例如，形成树脂膜中的热处理或者用于降低透明导电膜的电阻的热处理时，能够防止增加步骤数。
本实施例能够与实施例1自由地组合。
(实施例3)
包括薄膜晶体管的半导体器件的制造工艺将参照图10A到10D，图11A到11C，图12，以及图13A1、13A2、13B1和13B2来描述。
在图10A中，作为具有透光性的基板100，能够使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃基板。
然后，将导电层形成于基板100的整个表面之上，并且然后进行第一光刻步骤。形成抗蚀剂掩模，并且然后通过蚀刻去除非必要的部分，从而形成布线和电极(包括栅电极层101、电容器布线108和第一端子121的栅极布线)。在此时，进行蚀刻使得至少栅电极层101的端部具有锥形。
包括栅电极层101、电容器布线108以及在端子部分的第一端子121的栅极布线每个都优选使用耐热性导电材料来形成，诸如选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素，含有任意这些元素作为其组分的合金，含有任意这些元素的组合的合金膜，或者含有任意这些元素作为其组分的氮化物。
然后，在栅电极层101的整个表面之上形成栅极绝缘层102。栅极绝缘层102通过PCVD法、溅射法等来形成以达50～250nm的厚度。
例如，作为栅极绝缘层102，氧化硅膜通过溅射法来形成以达100nm的厚度。不必说，栅极绝缘层102并不一定使用这种氧化硅膜来形成，而是可以使用另外的绝缘膜(氧氮化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等)形成以具有单层结构或叠层结构。
然后，在栅极绝缘层102之上形成氧化物半导体膜(In-Ga-Zn-O基非单晶膜)。有效的是在等离子体处理之后在不暴露于空气的情况下形成In-Ga-Zn-O基非单晶膜，因为尘埃和水分不会附着于栅极绝缘层与半导体膜之间的界面。在此，氧化物半导体膜在氩气气氛、氧气气氛或者包括氩气和氧气两者的气氛中在以下条件下形成：靶是包括In、Ga和Zn的直径为8英寸的氧化物半导体靶(In-Ga-Zn-O基氧化物半导体靶(IN2O3：Ga203：ZnO＝1：1：1))，基板与靶之间的距离被设置为170mm，压力被设置为0.4Pa，以及直流(DC)电源被设置为0.5kW。注意，脉冲直流(DC)电源是优选的，因为能够减少尘埃并且膜厚度能够是均匀的。第二In-Ga-Zn-O基非单晶膜被形成以具有5nm～200nm的厚度。作为氧化物半导体膜，50nm厚的In-Ga-Zn-O基非单晶膜通过使用In-Ga-Zn-O基氧化物半导体靶的溅射法来形成。
溅射法的实例包括其中高频电源用作溅射电源的RF溅射法，DC溅射法，以及其中偏压以脉冲的方式施加的脉冲DC溅射法。RF溅射法主要在形成绝缘膜的情况下使用，以及DC溅射法主要在形成金属膜的情况下使用。
另外，还有其中能够设置多个不同材料的靶的多源溅射装置。以多源溅射装置，能够在同一腔室内形成待堆叠的不同材料的膜，或者多种材料的膜能够在同一腔室内通过同时放电来沉积。
另外，还有在腔室内设置有磁体系统并且用于磁控溅射的溅射装置，以及用于ECR溅射的溅射装置，在ECR溅射中使用微波生成的等离子体(而不使用辉光放电)。
而且，作为使用溅射的沉积方法，还有反应溅射法，其中靶物质和溅射气体组分在沉积期间彼此间发生化学反应以形成其薄的化合物膜；以及偏压溅射，其中电压在沉积期间还施加于基板。
然后，进行第二光刻步骤。抗蚀剂掩模被形成，并且然后蚀刻氧化物半导体膜。例如，通过使用磷酸、乙酸和硝酸的混合溶液的湿法蚀刻来去除不必要的部分，从而形成氧化物半导体层133(参见图10A)。注意，蚀刻在此并不限于湿法蚀刻，而是也可以进行干法蚀刻。
作为用于干法蚀刻的蚀刻气体，优选使用含有氯的气体(氯基气体，例如，氯气(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4))。
作为选择，能够使用含有氟的气体(氟基气体，例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))、溴化氢(HBr)、氧气(O2)，添加了诸如氦气(He)或氩气(Ar)之类的稀有气体的这些气体中的任意气体等。
作为干法蚀刻法，能够使用平行板RIE(反应离子蚀刻)法或者ICP(电感耦合等离子体)蚀刻法。为了将膜蚀刻成所期望的形状，蚀刻条件(施加于线圈形电极的电功率的大小，施加于基板一侧上的电极的电功率的大小，在基板一侧上的电极的温度等)被适当地调整。
作为用于湿法蚀刻的蚀刻剂，能够使用通过混合磷酸、乙酸和硝酸等所获得的溶液。另外，还可以使用ITO07N(由KANTOCHEMICAL有限责任公司生产的)。
用于湿法蚀刻中的蚀刻剂通过清洗与被蚀刻掉的材料一起去除。含有所去除的材料的蚀刻剂的废液可以被提纯以回收在废液中所含有的材料。当包含于氧化物半导体层内的材料(例如，铟)在蚀刻之后自废液中收集并且被重用时，能够有效地使用资源并且能够降低成本。
蚀刻条件(例如，蚀刻剂、蚀刻时间和温度)根据材料进行适当地调整，从而能够将材料蚀刻成所期望的形状。
然后，对氧化物半导体层133进行用于脱水或脱氢的热处理。在对氧化物半导体层133的热处理在惰性气体(例如，氮气、氦气、氖气或氩气)气氛中或者在降低的压力下进行之后，在惰性气氛下进行缓慢冷却。
热处理优选在200℃或更高的温度下进行。例如，热处理在氮气气氛中于450℃下进行1小时。通过在氮气气氛下的热处理，氧化物半导体层133的电阻被降低(即，载流子浓度被提高，优选地提高到1×1018/cm3或更高)，这导致氧化物半导体层133的电导率增大。因此，形成了低电阻的氧化物半导体层134(参见图10B)。氧化物半导体层134的优选的电导率为1×10-1S/cm～1×102S/cm(包括1×10-1S/cm和1×102S/cm)。
然后，使用金属材料通过溅射法或真空蒸发法将导电膜132形成于氧化物半导体层134之上(参见图10C)。
作为导电膜132的材料，能够给出选自Al、Cr、Ta、Ti、Mo和W的元素，含有任意这些元素作为组分的合金，含有这些元素的组合的合金膜等。
当热处理在导电膜132形成之后进行时，该导电膜优选具有足以经受住该热处理的耐热性。
然后，进行第三光刻步骤。形成抗蚀剂掩模，并且去除不必要的部分，从而形成源和漏电极层105a和105b以及第二端子122(参见图10D)。此时采用湿法蚀刻或干法蚀刻作为蚀刻方法。例如，当铝膜或铝合金膜被用作导电膜132时，能够进行使用磷酸、乙酸和硝酸的混合溶液的湿法蚀刻。在此，通过使用氨过氧化氢混合物(比为过氧化氢：氨：水＝5：2：2)的湿法蚀刻，导电膜132被蚀刻以形成源和漏电极层105a和105b。在该蚀刻步骤中，氧化物半导体层134的暴露区也被部分蚀刻以形成半导体层135。因而，位于源和漏电极层105a和105b之间的半导体层135的区域具有小的厚度。在图10D中，使用干法蚀刻同时进行源和漏电极层105a和105b以及半导体层135的蚀刻；因此，源和漏电极层105a和105b的端部与半导体层135的端部对准，从而提供连续的结构。
在第三光刻步骤中，由与源和漏电极层105a和105b相同的材料形成的第二端子122被保留于端子部分之内。注意，第二端子122电连接至源极布线(源极布线包括源或漏电极层105a或105b)。
此外，通过使用具有使用多色调掩模形成的带有多个厚度(典型地，两个不同的厚度)的区域的抗蚀剂掩模，能够减少抗蚀剂掩模数，导致简化的工艺和较低的成本。
然后，去除抗蚀剂掩模并且形成保护性绝缘层107以覆盖栅极绝缘层102、氧化物半导体层135以及源和漏电极层105a和105b。保护性绝缘层107通过PCVD法使用氧氮化硅膜来形成。当位于源和漏电极层105a和105b之间的氧化物半导体层135的暴露区被设置为与作为保护性绝缘层107的氧氮化物膜接触时，在氧化物半导体层135中，与保护性绝缘层107接触的区域具有提高的电阻(即，载流子浓度被降低，优选地降低到低于1×1018/cm3)。因而，能够形成具有高电阻的沟道形成区的半导体层103(参见图11A)。
热处理可以在保护性绝缘层107形成之前于氧气气氛下进行。在氧气气氛下的热处理可以在高于或等于150℃且低于350℃的温度下进行。
热处理可以在保护性绝缘层107形成之后进行。该热处理可以在空气气氛或氮气气氛下于高于或等于150℃且低于350℃的温度下进行。在该热处理中，半导体层103在与氧化物绝缘层107接触的状态下加热，这导致半导体层103的电阻增大；因而，能够提高晶体管的电特性并且能够减少电特性的变化。关于何时进行该热处理(优选地，在等于或高于150℃且低于350℃的温度下)没有特定的限制，只要该热处理在保护性绝缘层107形成之后进行即可。当该热处理也用作另一步骤中的热处理，例如，在树脂膜形成中的热处理或者用于降低透明导电膜的电阻的热处理时，能够防止增加步骤数。
通过以上步骤，能够完成薄膜晶体管170。
然后，进行第四光刻步骤。形成抗蚀剂掩模，并且蚀刻保护性绝缘层107和栅极绝缘层102以形成到达漏电极层105b的接触孔125。另外，到达第二端子122的接触孔127以及到达第一端子121的接触孔126也在相同的蚀刻步骤中形成。在图11B中示出该阶段的截面图。
然后，去除抗蚀剂掩模，并且然后形成透明导电膜。该透明导电膜通过溅射法、真空蒸发法等由氧化铟(In2O3)、氧化铟-氧化锡合金(In2O3-SnO2，缩写为ITO)等来形成。该材料以基于盐酸的溶液来蚀刻。但是，由于容易生成残留物，尤其是在蚀刻ITO时，因而可以使用氧化铟-氧化锌合金(In2O3-ZnO)来提高蚀刻加工性。此外，当热处理用于降低透明导电膜的电阻时，该热处理能够用作用于提高半导体层103的电阻的热处理，这导致晶体管的电特性提高以及其电特性的偏差减少。
然后，进行第五光刻步骤。形成抗蚀剂掩模，并且通过蚀刻去除透明导电膜的不必要部分以形成像素电极层110。
在第五光刻步骤中，存储电容器以电容器布线108和像素电极层110来形成，其中在电容器部分内的栅极绝缘层102和保护性绝缘层107被用作电介质。
另外，在该第五光刻步骤中，第一端子121和第二端子122以抗蚀剂掩模来覆盖，以及透明导电膜128和129被保留于端子部分之内。透明导电膜128和129起着与FPC连接的电极或布线的作用。形成于第一端子121之上的透明导电膜128是用作栅极布线的输入端的连接端电极。形成于第二端子122之上的透明导电膜129是起着源极布线的输入端的作用的连接端电极。
然后，去除抗蚀剂掩模。在图11C中示出该阶段的截面图。注意，在该阶段的平面图对应于图12。
图13A1和13A2分别为在该阶段的栅极布线端子部分的截面图和顶视图。图13A1是沿图13A2的线E1-E2截取的截面图。在图13A1中，形成于保护性绝缘层154之上的透明导电膜155是起着输入端的作用的连接端电极。而且，在图13A1的端子部分中，由与栅极布线相同的材料制成的第一端子151和由与源极布线相同的材料制成的连接电极层153在将栅极绝缘层152置于它们之间的情况下彼此重叠，并且通过透明导电膜155相互电连接。注意，图11C中透明导电膜128与第一端子121接触的部分对应于图13A1中透明导电膜155与第一端子151接触的部分。
图13B1和13B2分别是与图11C所示的源极布线端子部分不同的源极布线端子部分的截面图和顶视图。而且，图13B1对应于沿图13B2的线F1-F2截取的截面图。在图13B1中，形成于保护性绝缘层154之上的透明导电膜155是起着输入端子的作用的连接端电极。而且，在图13B1中，在端子部分内，由与栅极布线相同的材料形成的电极层156位于第二端子150之下并且与之重叠，该第二端子150与源极布线电连接，栅极绝缘层152被置于第二端子150与电极层156之间。电极层156没有与第二端子150电连接，并且如果将电极层156的电位设置为与第二端子150的电位不同的电位(例如浮置的、GND或0V)，则能够形成用于防止噪声或静电的电容器。第二端子150通过保护性绝缘层154与透明导电膜155电连接。
根据像素密度来设置多个栅极布线、源极布线和电容器布线。并且，在端子部分内，布置了电位与栅极布线相同的多个第一端子，电位与源极布线相同的多个第二端子，电位与电容器布线相同的多个第三端子等。各类端子的数量可以是任意数量，并且端子的数量可以由实施者适当地确定。
通过这5个光刻步骤，存储电容器以及像素薄膜晶体管部分能够使用5个光掩模来完成，该像素薄膜晶体管部分包括为底栅交错式薄膜晶体管的薄膜晶体管170。通过将薄膜晶体管和存储电容器布置于其中像素以矩阵形式排列的像素部分的每个像素内，能够获得用于制造有源矩阵显示器件的基板之一。在本说明书中，为简便起见而将该基板称为有源矩阵基板。
在制造有源矩阵液晶显示器件的情况下，有源矩阵基板以及设置有对电极的对基板彼此接合，其间置入了液晶层。注意，与对基板上的对电极电连接的公共电极被设置于有源矩阵基板之上，以及与公共电极电连接的第四端子被设置于端子部分内。设置第四端子，使得公共电极被设置于诸如GND或0V的固定电位。
代替设置电容器布线，像素电极可以与相邻像素的栅极布线重叠，其间置入保护性绝缘层和栅极绝缘层，从而形成存储电容器。
在有源矩阵液晶显示器件中，以矩阵形式布置的像素电极被驱动以在屏幕上形成显示图形。具体而言，电压被施加于所选的像素电极与对应于该像素电极的对电极之间，使得设置于像素电极与对电极之间的液晶层被光学调制并且该光学调制由观测者识别为显示图形。
在显示运动图像时，液晶显示器件具有以下问题：液晶分子自身的长响应时间导致运动图像的残像或模糊。为了提高液晶显示器件的运动图像特性，采用了称为插黑(black insertion)的驱动方法，在该驱动方法中每隔一个帧周期都在整个屏幕上显示黑色。
作为选择，可以采用称为倍帧率(double-frame rate)驱动的驱动方法，在该驱动方法中垂直同步频率为高达通常的垂直同步频率的1.5倍或更大，优选为2倍或更大，以提高运动图像的特性。
作为另一选择，为了提高液晶显示器件的运动图像特性，可以采用这样的驱动方法：多个LED(发光二极管)或多个EL光源被用来将表面光源形成为背光，以及表面光源的每个光源在一个帧周期内以脉冲的方式独立地驱动。作为表面光源，可以使用三种或更多种LED并且可以使用发出白光的LED。由于多个LED能够独立地控制，因而LED的发光时序能够与液晶层按其进行光学调制的时序同步。根据这种驱动方法，LED能够部分关闭；因此，能够获得降低功率消耗的作用，尤其是在显示具有其上显示黑色的一大部分的图像的情况下。
通过组合这些驱动方法，与常规的液晶显示器件的显示特性相比，能够提高液晶显示器件的显示特性，例如运动图像特性。
在本说明书中所公开的n沟道晶体管包括用于沟道形成区的并且具有优异的动态特性的氧化物半导体膜；因而，该n沟道晶体管能够与这些驱动技术结合。
在制造发光显示器件时，有机发光元件的一个电极(也称为阴极)被设置为低的电源电位，例如GND或0V；因而，端子部分设置有用于将阴极设置为低的电源电位(例如，GND或0V)的第四端子。同样在制造发光显示器件时，除了源极布线和栅极布线之外还设置了供电线路。因此，端子部分设置有与供电线路电连接的第五端子。
当发光显示器件被制造时，在某些情况下可以将使用有机树脂层形成的分区设置于有机发光元件之间。在此类情况下，有机树脂层经受到热处理，并且该热处理能够用作用于通过增大半导体层103的电阻来提高电特性并且减少晶体管的电特性的偏差的热处理。
薄膜晶体管的氧化物半导体的使用导致制造成本减少。特别地，由于诸如水分之类的杂质通过用于脱水或脱氢的热处理来降低以便提高氧化物半导体膜的纯度，因而不必要使用超纯的氧化物半导体靶以及设置有其露点被降低的沉积腔室的特定溅射装置。此外，还能够制造包括具有优异的电特性的高可靠性的薄膜晶体管的半导体器件。
半导体层中的沟道形成区是高电阻区；因而，薄膜晶体管的电特性得以稳定并且能够防止截至电流增大。因此，能够提供包括具有高的电特性和高可靠性的薄膜晶体管的半导体器件。
本实施例能够适当地组合其他实施例所描述的结构来实现。
(实施例4)
在本实施例中，将描述作为半导体器件的一个实例的显示器件的实例。在该显示器件中，要布置于像素部分内的薄膜晶体管和驱动电路的至少一部分被形成于一个基板之上。
在像素部分内的薄膜晶体管根据实施例1到3中的任一个实施例来形成。在实施例1到3中的任一个实施例中所描述的薄膜晶体管是n沟道TFT；因此，驱动电路的能够使用n沟道TFT来形成的部分被形成于与像素部分的薄膜晶体管相同的基板之上。
图20A示出有源矩阵液晶显示器件的框图的实例，该有源矩阵液晶显示器件是半导体器件的实例。图20A所示出的显示器件在基板5300之上包括，包含多个像素(每个像素设置有显示元件)的像素部分5301，选择像素的扫描线驱动电路5302，以及控制到所选像素的视频信号输入的信号线驱动电路5303。
像素部分5301通过自信号线驱动电路5303沿列方向延伸的多根信号线S1到Sm(没有示出)连接至信号线驱动电路5303，以及通过自扫描线驱动电路5302沿行方向延伸的多根扫描线G1到Gn(没有示出)连接至扫描线驱动电路5302。然后，每个像素都连接至信号线Sj(信号线S1到Sm中的任一根)和扫描线Gi(扫描线G1到Gn中的任一根)。
另外，在实施例1到3中的每一个实施例中所描述的薄膜晶体管都是n沟道TFT，并且包括n沟道TFT的信号线驱动电路参照图21来描述。
图21所示的信号线驱动电路包括驱动IC 5601、开关组5602_1到5602_M、第一布线5611、第二布线5612、第三布线5613和布线5621_1到5621_M。开关组5602_1到5602_M每个都包括第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c。
驱动IC 5601连接至第一布线5611、第二布线5612、第三布线5613和布线5621_1到5621_M。开关组5602_1到5602_M各自连接至第一布线5611、第二布线5612和第三布线5613，以及布线5621_1到5621_M分别连接至开关组5602_1到5602_M。布线5621_1到5621_M各自经由第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c连接至三根信号线。例如，第J列的布线5621_J(布线5621_1到5621_M之一)经由包含于开关组5602_J内的第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c连接至信号线Sj-1、信号线Sj和信号线Sj+1。
信号被输入第一布线5611、第二布线5612和第三布线5613中的每根布线。
注意，驱动IC 5601优选地形成于单晶基板之上。此外，开关组5602_1到5602_M优选地形成于与像素部分相同的基板之上。因此，驱动IC 5601和开关组5602_1到5602_M优选地通过FPC等来连接。
然后，图21所示的信号线驱动电路的操作参照图22的时序图来描述。图22示出其中选择了第i行的扫描线Gi的时序图。第i行的扫描线Gi的选择周期被划分成第一子选择周期T1、第二子选择周期T2和第三子选择周期T3。另外，在图21中的信号线驱动电路类似于图22中的操作那样来操作，即使在选择了另一行的扫描线时。
注意，在图22中的时序图示出其中第J列的布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c连接至信号线Sj-1、信号线Sj和信号线Sj+1的情形。
图22的时序图示出何时选择第i行的扫描线Gi的时序，第一薄膜晶体管5603a何时导通/截止(通/断)的时序5703a，第二薄膜晶体管5603b何时导通/截止的时序5703b，第三薄膜晶体管5603c何时导通/截止的时序5703c，以及输入第J列的布线5621_J的信号5721_J。
在第一子选择周期T1、第二子选择周期T2和第三子选择周期T3中，不同的视频信号被输入布线5621_1到5621_M。例如，在第一子选择周期T1内输入布线5621_J的视频信号被输入信号线Sj-1，在第二子选择周期T2内输入布线5621_J的视频信号被输入信号线Sj，以及在第三子选择周期T3内输入布线5621_J的视频信号被输入信号线Sj+1。另外，在第一子选择周期T1、第二子选择周期T2和第三子选择周期T3内输入布线5621_J的视频信号由数据_j-1(Data_j-1)、数据_j(Data_j)和数据_j+1(Data_j+1)来表示。
如图22所示，在第一子选择周期T1内，使第一薄膜晶体管5603a导通，以及使第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j-1经由第一薄膜晶体管5603a输入信号线Sj-1。在第二子选择周期T2内，使第二薄膜晶体管5603b导通，以及使第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j经由第二薄膜晶体管5603b输入信号线Sj。在第三子选择周期T3内，使第三薄膜晶体管5603c导通，以及使第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时，输入布线5621_J的Data_j+1经由第三薄膜晶体管5603c输入信号线Sj+1。
如上所述，在图21的信号线驱动电路中，通过将一个栅极选择周期划分成三个，视频信号能够在一个栅极选择周期由一根布线5621输入三根信号线。因此，在图21的信号线驱动电路中，设置有驱动IC5601的基板以及设置有像素部分的基板的连接数能够是信号线数量的大约1/3。连接数被减少到信号线数的大约1/3，从而能够提高图21中的信号线驱动电路的可靠性、产量等。
注意，对薄膜晶体管的布局、数量、驱动方法等没有特定的限制，只要将一个栅极选择周期划分成多个子选择周期以及视频信号在如图21所示的各个子选择周期内由一根布线输入多根信号线即可。
例如，当视频信号在三个或更多的子选择周期中由一根布线输入三根或更多的信号线时，仅需添加薄膜晶体管以及用于控制薄膜晶体管的布线。注意，当一个栅极选择周期被划分成四个或更多的子选择周期时，一个子选择周期变得较短。因此，一个栅极选择周期优选地划分成两个或三个子选择周期。
作为另一个实例，如图23的时序图所示，可以将一个选择周期划分成预充电周期Tp、第一子选择周期T1、第二子选择周期T2和第三子选择周期T3。在图23中的时序图示出第i行的扫描线Gi被选择的时序，第一薄膜晶体管5603a导通/截止的时序5803a，第二薄膜晶体管5603b导通/截止的时序5803b，第三薄膜晶体管5603c导通/截止的时序5803c，以及输入第J列的布线5621_J的信号5821_J。如图23所示，在预充电周期Tp内使第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c导通。此时，输入布线5621_J的预充电电压Vp经由第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c输入信号线Sj-1、信号线Sj和信号线Sj+1中的每一根。在第一子选择周期T1内，使第一薄膜晶体管5603a导通，以及使第二薄膜晶体管5603b和第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j-1经由第一薄膜晶体管5603a输入信号线Sj-1。在第二子选择周期T2内，使第二薄膜晶体管5603b导通，以及使第一薄膜晶体管5603a和第三薄膜晶体管5603c截止。此时，输入布线5621_J的Data_j经由第二薄膜晶体管5603b输入信号线Sj。在第三子选择周期T3内，使第三薄膜晶体管5603c导通，以及使第一薄膜晶体管5603a和第二薄膜晶体管5603b截止。此时，输入布线5621_J的Data_j+1经由第三薄膜晶体管5603c输入信号线Sj+1。
如上所述，在图21的信号线驱动电路中，将图23的时序图应用于该信号线驱动电路，通过在子选择周期之前提供预充电周期能够对信号线预充电。因而，能够以高速度将视频信号写入像素。注意，在图23中与图22的部分类似的部分以共同的参考数字来表示并且省略关于相同的部分以及具有相似功能的部分的详细描述。
此外，描述扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器。扫描线驱动器在必要时可以设置有电平移位器、缓冲器、开关等，或者可以仅包括移位寄存器。在扫描线驱动电路中，当时钟信号(CLK)和起始脉冲信号(SP)被输入移位寄存器时，选择信号被生成。所生成的选择信号被缓冲并且由缓冲器来放大，以及所形成的信号被供应给对应的扫描线。在一行像素中的晶体管的栅电极与扫描线连接。由于在一行像素中的晶体管必须同时导通，因而使用能够供应大电流的缓冲器。
用于扫描线驱动电路的一部分的移位寄存器的一种模式将参照图24和图25来描述。
图24示出移位寄存器的电路结构。图24所示的移位寄存器包括多个触发器：触发器5701_1到5701_n。移位寄存器在输入第一时钟信号、第二时钟信号、起始脉冲信号和复位信号的情况下操作。
描述在图24中的移位寄存器的连接关系。在图24的移位寄存器中的第i级的触发器5701_i(触发器5701_1到5701_n之一)内，图25所示的第一布线5501与第七布线5717_i-1连接；图25所示的第二布线5502与第七布线5717_i+1连接；图25所示的第三布线5503与第七布线5717_i连接；以及图25所示的第六布线5506与第五布线5715连接。
此外，图25所示的第四布线5504与在奇数级的触发器中的第二布线5712连接，并且与在偶数级的触发器中的第三布线5713连接。图25所示的第五布线5505与第四布线5714连接。
注意，图25所示的第一级触发器5701_1的第一布线5501与第一布线5711连接。而且，图25所示的第n级触发器5701_n的第二布线5502与第六布线5716连接。
注意，第一布线5711、第二布线5712、第三布线5713和第六布线5716可以分别称为第一信号线、第二信号线、第三信号线和第四信号线。第四布线5714和第五布线5715可以分别称为第一供电线路和第二供电线路。
然后，图25示出图24所示的触发器的细节。图25所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577和第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577和第八薄膜晶体管5578每个都是n沟道晶体管并且在栅-源电压(Vgs)超过阈值电压(Vth)时导通。
现在，图24所示的触发器的连接结构将在下面描述。
第一薄膜晶体管5571的第一电极(源电极和漏电极之一)与第四布线5504连接。第一薄膜晶体管5571的第二电极(源电极和漏电极中的另一个)与第三布线5503连接。
第二薄膜晶体管5572的第一电极与第六布线5506连接。第二薄膜晶体管5572的第二电极与第三布线5503连接。
第三薄膜晶体管5573的第一电极与第五布线5505连接，以及第三薄膜晶体管5573的第二电极与第二薄膜晶体管5572的栅电极连接。第三薄膜晶体管5573的栅电极与第五布线5505连接。
第四薄膜晶体管5574的第一电极与第六布线5506连接。第四薄膜晶体管5574的第二电极与第二薄膜晶体管5572的栅电极连接。第四薄膜晶体管5574的栅电极与第一薄膜晶体管5571的栅电极连接。
第五薄膜晶体管5575的第一电极与第五布线5505连接。第五薄膜晶体管5575的第二电极与第一薄膜晶体管5571的栅电极连接。第五薄膜晶体管5575的栅电极与第一布线5501连接。
第六薄膜晶体管5576的第一电极与第六布线5506连接。第六薄膜晶体管5576的第二电极与第一薄膜晶体管5571的栅电极连接。第六薄膜晶体管5576的栅电极与第二薄膜晶体管5572的栅电极连接。
第七薄膜晶体管5577的第一电极与第六布线5506连接。第七薄膜晶体管5577的第二电极与第一薄膜晶体管5571的栅电极连接。第七薄膜晶体管5577的栅电极与第二布线5502连接。第八薄膜晶体管5578的第一电极与第六布线5506连接。第八薄膜晶体管5578的第二电极与第二薄膜晶体管5572的栅电极连接。第八薄膜晶体管5578的栅电极与第一布线5501连接。
注意，第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极和第七薄膜晶体管5577的第二电极所连接的点每个都称为节点5543。第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极和第八薄膜晶体管5578的第二电极所连接的点每个都称为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503和第四布线5504可以分别称为第一信号线、第二信号线、第三信号线和第四信号线。第五布线5505和第六布线5506可以分别称为第一供电线路和第二供电线路。
而且，信号线驱动电路和扫描线驱动电路能够仅使用在实施例1到3中的任一个实施例中所描述的n沟道TFT来制造。实施例1到3中的任一个实施例中所描述的n沟道TFT具有高迁移率，并且因而驱动电路的驱动频率能够得以提高。此外，在实施例1到3中的任一个实施例中所描述的n沟道TFT的情况下，由于寄生电容被降低，因而频率特性(也称为f特性)是优异的。例如，使用在实施例1到3中的任一个实施例中所描述的n沟道TFT的扫描线驱动电路能够在高速度下操作，并且因而能够提高帧频并且能够实现黑色图像的插入等。
另外，当在扫描线驱动电路中的晶体管的沟道宽度被增大或者设置了多个扫描线驱动电路时，例如，能够实现更高的帧频。当提供多个扫描线驱动电路时，用于驱动偶数行的扫描线的扫描线驱动电路被设置于一侧之上，以及用于驱动奇数行的扫描线的扫描线驱动电路被设置于相反侧之上；从而，能够实现帧频的增加。而且，用于信号输出到相同扫描线的多个扫描线驱动电路的使用有利于增大显示器件的尺寸。
此外，在制造作为半导体器件的实例的有源矩阵发光显示器件时，多个薄膜晶体管被布置于至少一个像素内，并且从而优选布置多个扫描线驱动电路。图20B示出有源矩阵发光显示器件的框图的实例。
图20B所示的显示器件在基板5400之上包括，具有各自设置有显示元件的多个像素的像素部分5401，选择像素的第一扫描线驱动电路5402和第二扫描线驱动电路5404，以及控制到所选像素的视频信号输入的信号线驱动电路5403。
当输入图20B所示的发光显示器件的像素的视频信号是数字信号时，通过切换晶体管的导通/截止而使像素处于发光状态或者处于非发光状态。因而，灰度能够使用面积灰度法或时间灰度法来显示。面积灰度法指的是其中一个像素被划分成多个子像素并且基于视频信号独立地驱动各个子像素从而显示灰度的驱动方法。此外，时间灰度法指的是其中像素于其间发射光的时段受到控制从而显示灰度的驱动方法。
由于发光元件的响应时间高于液晶元件等的响应时间，因而发光元件比液晶元件更适用于时间灰度法。具体而言，在以时间灰度法显示的情况下，一个帧周期被划分成多个子帧周期。然后，根据视频信号，使像素中的发光元件在每个子帧周期内进入发光状态或非发光状态。通过将一个帧周期划分成多个子帧周期，像素在一个帧周期内实际发光的总时段能够通过视频信号来控制从而能够显示灰度。
注意，在图20B所示的发光显示器件中，在一个像素包括两个开关TFT的情形中，输入用作一个开关TFT的栅极布线的第一扫描线的信号在第一扫描线驱动电路5402内生成，以及输入用作另一开关TFT的栅极布线的第二扫描线的信号在第二扫描线驱动电路5404内生成。但是，输入第一扫描线的信号以及输入第二扫描线的信号可以在一个扫描线驱动电路内一起生成。另外，例如，取决于包含于一个像素内的开关TFT的数量，有可能在每个像素内设置用于控制开关元件的操作的多个扫描线。在这种情况下，一个扫描线驱动电路可以生成输入多个扫描线的全部信号，或者多个扫描线驱动电路可以生成输入多个扫描线的信号。
此外，在发光显示器件中，驱动电路中的能够包括在驱动电路之内的n沟道TFT的部分能够形成于与像素部分的薄膜晶体管相同的基板之上。而且，信号线驱动电路和扫描线驱动电路能够仅使用在实施例1到3中的任一个实施例中所描述的n沟道TFT来制造。
而且，上述驱动电路能够用于使用与开关元件电连接的元件来驱动电子墨水的电子纸，不限于液晶显示器件或发光显示器件的应用。电子纸也称为电泳显示器件(电泳显示器)并且在以下方面是有优势的：它具有与普通纸相同水平的可读性，它具有比其他显示器件低的功率消耗，以及它能够制作为薄的和重量轻的。
电泳显示器能够具有各种模式。电泳显示器含有散布于溶剂或溶质内的多个微胶囊，每个微胶囊含有带正电的第一粒子和带负电的第二粒子。通过将电场施加于微胶囊，在微胶囊中的粒子沿彼此相反的方向运动并且只有聚集于一侧上的粒子的颜色被显示。注意，第一粒子和第二粒子各自含有颜料并且在没有电场时不运动。而且，第一粒子和第二粒子具有不同的颜色(粒子可以是无色的)。
因而，电泳显示器是利用借以使具有高介电常数的物质运动到高电场区的所谓的介电泳效应(dielectrophoretic effect)的显示器。电泳显示器不需要液晶显示器件所需要的偏振片，从而降低其重量。
其中以上微胶囊散布于溶剂内的溶液被称为电子墨水。该电子墨水能够印刷于玻璃、塑料、布、纸等的表面上。而且，通过使用彩色滤光片或者具有颜料的粒子，还能够实现彩色显示。
另外，如果将多个上述微胶囊适当地布置于有源矩阵基板之上以便置于两个电极之间，则能够完成有源矩阵显示器件，并且通过将电场施加于微胶囊能够进行显示。例如，能够使用利用实施例1到3中的任一个实施例的薄膜晶体管获得的有源矩阵基板。
注意，在微胶囊中的第一粒子和第二粒子可以各自由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料的单一材料来形成，或者由任意这些材料的复合材料形成。
通过以上工艺，能够制造作为半导体器件的高可靠性的显示器件。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
(实施例5)
制造薄膜晶体管，以及具有显示功能的半导体器件(也称为显示器件)能够使用在像素部分中的以及还有在驱动电路中的薄膜晶体管来制造。此外，还能够使用薄膜晶体管将驱动电路的部分或整体形成于与像素部分相同的基板之上，由此能够获得板上系统。
显示器件包括显示元件。作为显示元件，能够使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其范畴内包括其亮度由电流或电压所控制的元件，并且在其范畴内尤其包括无机电致发光(EL)元件、有机EL元件等。而且，能够使用其对比度通过电效应来改变的显示介质，例如，电子墨水。
另外，显示器件包括显示元件密封于其内的面板，以及其中包括控制器的IC等被安装于该面板之上的模块。而且，与显示元件在显示器件的制造工艺中被完成之前的一个实施例对应的元件基板设置有用于给多个像素中的每个像素内的显示元件供应电流的装置。具体而言，元件基板可以处于仅设置有显示元件的像素电极的状态，在用作像素电极的导电膜形成之后的并且在导电膜被蚀刻以形成像素电极之前的状态，或者任何其他状态。
注意，显示器件在本说明书中意指图像显示器件、显示器件或光源(包括发光器件)。此外，“显示器件”在其范畴内包括下列模块：包括诸如柔性印制电路(FPC)、载带自动键合(TAB)带或所贴附的载带封装(TCP)之类的连接器的模块；具有在其末端设置有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)方法直接安装于显示元件之上的集成电路(IC)的模块。
作为半导体器件的一个实施例的液晶显示板的外观和截面将参照图16A1、16A2和16B来描述。图16A1和16A2各自为其中各自包括实施例3所描述的氧化物半导体层的高可靠性的薄膜晶体管4010和4011以及液晶元件4013由密封剂4005密封于第一基板4001与第二基板4006之间的面板的平面图。图16B是沿图16A1和16A2中的线M-N的截面图。
密封剂4005被提供以便包围设置于第一基板4001之上的像素部分4002和扫描线驱动电路4004。第二基板4006被设置于像素部分4002和扫描线驱动电路4004之上。因此，通过第一基板4001、密封剂4005和第二基板4006将像素部分4002和扫描线驱动电路4004与液晶层4008密封在一起。使用在单独制备的基板之上的单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003被安装于与由第一基板4001之上的密封剂4005所包围的区域不同的区域内。
注意，单独形成的驱动电路的连接方法并没有受到特别的限制，并且能够使用COG法、引线键合法、TAB法等。图16A1示出通过COG法来安装信号线驱动电路4003的实例，以及图16A2示出通过TAB法来安装信号线驱动电路4003的实例。
设置于第一基板4001之上的像素部分4002和扫描线驱动电路4004包括多个薄膜晶体管。图16B示出包含于像素部分4002内的薄膜晶体管4010以及包含于扫描线驱动电路4004内的薄膜晶体管4011。在薄膜晶体管4010和4011之上，设置了绝缘层4020和4021。
任何包括实施例3所描述的氧化物半导体层的高可靠性的薄膜晶体管都能够用作薄膜晶体管4010和4011。作为选择，可以应用实施例1或2所描述的薄膜晶体管。在本实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
包含于液晶元件4013内的像素电极层4030与薄膜晶体管4010电连接。液晶元件4013的对电极层4031被设置用于第二基板4006。其中像素电极层4030、对电极层4031和液晶层4008彼此重叠的部分与液晶元件4013对应。注意，像素电极层4030和对电极层4031分别设置有各自起着对准膜的作用的绝缘层4032和绝缘层4033，以及液晶层4008被夹于像素电极层4030与对电极层4031之间，绝缘层4032和4033位于它们之间。
注意，第一基板4001和第二基板4006能够由玻璃、金属(典型为不锈钢)、陶瓷或塑料形成。作为塑料，能够使用玻璃纤维增强型塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。另外，能够使用具有其中铝箔被夹于PVF膜或聚酯膜之间的结构的片。
参考数字4035指示通过选择性蚀刻绝缘膜所获得的柱状间隔，并且被设置用于控制在像素电极层4030与对电极层4031之间的距离(单元间隙)。作为选择，也可以使用球形间隔。另外，对电极层4031电连接至形成于与薄膜晶体管4010相同的基板之上的公共电位线。通过使用公共连接部分，对电极层4031和公共电位线能够通过布置于基板对之间的导电粒子相互电连接。注意，导电粒子包含于密封剂4005之内。
作为选择，可以使用展示出对其不需要对准膜的蓝相的液晶。蓝相是液晶相之一，该液晶相在胆甾相液晶的温度提高的同时正好于胆甾相变成均质相之前生成。由于蓝相仅在窄小的温度范围内生成，因而含有5wt％或更高的手性试剂以便提高温度范围的液晶组成物被用于液晶层4008。包括展示出蓝相的液晶和手性试剂的液晶组成物具有这样的特性：响应时间为1msec或更小，该响应时间是短的，对准工艺是不必要的因为液晶组成物具有光学各向同性，并且视角依赖性是小的。
除了透射式液晶显示器件之外，本发明的实施例还能够应用于反射式液晶显示器件或者半透射式液晶显示器件。
对液晶显示器件的实例进行描述，在该实例中偏振片被设置于基板的外表面之上(在观看者一侧)以及用于显示元件的着色层和电极层被设置于基板的内表面之上；但是，偏振片可以设置于基板的内表面之上。偏振片和着色层的叠层结构并不限于本实施例，而是可以根据偏振片和着色层的材料或者制造工艺的条件适当地设置。此外，还可以设置用作黑底(black matrix)的阻光膜。
为了减少表面薄膜晶体管的不均匀度以及提高薄膜晶体管的可靠性，在以上任意实施例中所获得的薄膜晶体管都以起着保护膜或平整绝缘膜的作用的绝缘层(绝缘层4020和绝缘层4021)来覆盖。注意，保护膜被设置用于防止污染物杂质诸如有机物质、金属或者存在于空气中的水分进入，并且优选为致密膜。保护膜可以通过溅射法以氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、铝氧化物膜、氮化铝膜、氧氮化铝膜和/或氮氧化铝膜的单层或叠层来形成。虽然在本实施例中描述了其中保护膜通过溅射法来形成的实例，但是本发明的实施例并不限于这种方法，而是可以采用多种方法。
在本实施例中，具有叠层结构的绝缘层4020被形成为保护膜。在此，作为绝缘层4020的第一层，氧化硅膜通过溅射法来形成。氧化硅膜用作保护膜具有防止用于源和漏电极层的铝膜的隆起的作用。
作为保护膜的第二层，形成绝缘层。在本实施例中，作为绝缘层4020的第二层，氮化硅膜通过溅射法来形成。氮化硅膜用作保护膜能够防止可动离子(例如，钠离子)进入半导体区，从而抑制TFT的电性质变化。
另外，在保护膜形成之后，热处理(在300℃或更低的温度下)可以在氮气气氛或空气气氛下进行。
绝缘层4021被形成为平整绝缘膜。作为绝缘层4021，能够使用具有耐热性的有机材料，例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧。不同于该有机材料，还有可能使用低介电常数材料(低k值材料)、硅氧烷基树脂、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等。注意，绝缘层4021可以通过堆叠由这些材料形成的多个绝缘膜来形成。
注意，硅氧烷基树脂对应于使用硅氧烷基材料作为起始材料来形成的包含Si-O-Si键的树脂。硅氧烷基树脂可以包括作为取代基的有机基团(例如，烷基或芳基)或含氟基团。另外，有机基团可以包括含氟基团。
绝缘层4021的形成方法并没有受到特别限制，并且能够根据材料来采用下列方法：溅射法、SOG法、旋涂法、浸涂法、喷涂法、液滴排放法(例如，喷墨法、丝网印刷、胶版印刷等)等。此外，绝缘层4021能够用刮刀、滚涂机、幕涂机、刮刀涂布机等形成。绝缘层4021的烘焙步骤还用作半导体层的退火，由此能够高效地制造半导体器件。
像素电极层4030和对电极层4031能够使用透光的导电材料来形成，例如，含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(以下称为ITO)、氧化铟锌、其中添加了氧化硅的氧化铟锡等。
包括导电高分子(也称为导电聚合物)的导电性组成物能够用于像素电极层4030和对电极层4031。使用导电性组成物形成的像素电极优选具有小于或等于10000欧姆每平方的薄层电阻以及在550nm的波长下大于或等于70％的透射率。此外，包含于导电性组成物内的导电高分子的电阻率优选小于或等于0.1Ω·cm。
作为导电高分子，能够使用所谓的π-电子共轭的导电性聚合物。例如，能够给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、它们中的两种或更多种物质的共聚物等。
此外，各种信号和电位由FPC 4018供应给单独形成的信号线驱动电路4003、扫描线驱动电路4004或像素部分4002。
连接端电极4015使用与包含于液晶元件4013内的像素电极层4030相同的导电膜形成。端子电极4016使用与包含于薄膜晶体管4010和4011内的源和漏电极层相同的导电膜形成。
连接端电极4015经由各向异性的导电膜4019电连接至包含于FPC4018内的端子。
注意，图16A1、16A2和16B示出其中信号线驱动电路4003被单独形成并且被安装于第一基板4001上的实例；但是，本发明并不限于这种结构。扫描线驱动电路可以单独形成并然后安装，或者只有部分信号线驱动电路或部分扫描线驱动电路可以单独形成并然后安装。
图26示出其中使用根据本说明书所公开的制造方法制造的TFT基板2600来将液晶显示器模块形成为半导体器件的实例。
图26示出液晶显示模块的实例，在该液晶显示模块中，TFT基板2600和对基板2601以密封剂2602来相互固定，以及包括TFT等的像素部分2603、包括液晶层的显示元件2604和着色层2605被设置于基板之间以形成显示区。着色层2605对进行彩色显示是必要的。在RGB系统中，为各个像素设置与颜色红、绿和蓝对应的各个着色层。偏振片2606和2607以及扩散片2613被设置于TFT基板2600和对基板2601的外部。光源包括冷阴极管2610和反射片2611，以及电路板2612通过柔性布线板2609连接至TFT基板2600的布线电路部分2608，并且包括外部电路，例如控制电路或电源电路。偏振片和液晶层可以在延迟片位于它们之间的情况下堆叠。
液晶显示器模块能够采用TN(扭曲向列)模式、IPS(共面开关)模式、FFS(边缘场开关)模式、MVA(多畴垂直取向)模式、PVA(图像垂直取向)模式、ASM(轴对称取向微单元)模式、OCB(光补偿双折线)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
通过以上工艺，能够制造出作为半导体器件的高可靠性的液晶显示板。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
(实施例6)
以下将描述作为半导体器件的电子纸的实例。
半导体器件能够用于其中电子墨水由与开关元件电连接的元件来驱动的电子纸。
电子纸也称为电泳显示器件(电泳显示器)并且在以下方面是有优势的：它具有与普通纸相同水平的可读性，它具有比其他显示器件低的功率消耗，以及它能够制作为薄的和重量轻的。
电泳显示器能够具有各种模式。电泳显示器含有散布于溶剂或溶质内的多个微胶囊，每个微胶囊含有带正电的第一粒子和带负电的第二粒子。通过将电场施加于微胶囊，在微胶囊中的粒子沿彼此相反的方向运动并且只有聚集于一侧上的粒子的颜色被显示。注意，第一粒子和第二粒子各自含有颜料并且在没有电场时不运动。而且，第一粒子和第二粒子具有不同的颜色(粒子可以是无色的)。
因而，电泳显示器是利用借以使具有高介电常数的物质运动到高电场区的所谓的介电泳效应的显示器。
其中以上微胶囊散布于溶剂内的溶液被称为电子墨水。该电子墨水能够印刷于玻璃、塑料、布、纸等的表面上。而且，通过使用彩色滤光片或者具有颜料的粒子，还能够实现彩色显示器。
另外，如果将多个上述微胶囊适当地布置于有源矩阵基板之上以便置于两个电极之间，则能够完成有源矩阵显示器件，并且通过将电场施加于微胶囊能够进行显示。例如，能够使用利用实施例1到3中的任一个实施例的薄膜晶体管获得的有源矩阵基板。
注意，在微胶囊中的第一粒子和第二粒子可以各自由选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料和磁泳材料的单一材料来形成，或者由任意这些材料的复合材料形成。
图15示出作为半导体器件的实例的有源矩阵电子纸。用于半导体器件的薄膜晶体管581能够以与实施例1所描述的薄膜晶体管类似的方式来形成，该薄膜晶体管581是包括氧化物半导体层的高可靠性的薄膜晶体管。实施例2或3中的任一个实施例所描述的薄膜晶体管也能够用作本实施例的薄膜晶体管581。
在图15中的电子纸是使用扭转球显示系统的显示器件的实例。扭转球显示系统指的是其中各自着黑色和白色的球形粒子被布置于作为用于显示元件的电极层的第一电极层和第二电极层之间，以及在第一电极层和第二电极层之间生成电位差以控制球形粒子的取向，从而进行显示的方法。
薄膜晶体管581具有底栅结构，该底栅结构由与半导体层接触的绝缘膜583所覆盖。薄膜晶体管581的源电极层或漏电极层与第一电极层587在形成于绝缘膜583和绝缘层585内的开口处接触，由此使薄膜晶体管581电连接至第一电极层587。在第一电极层587和第二电极层588之间，设置有球形粒子589。每个球形粒子589包括黑区590a和白区590b，以及以在黑区590a和白区590b周围的液体填充的空腔594。球形粒子589的圆周以诸如树脂之类的填料595来填充(参见图15)。在本实施例中，第一电极层587对应于像素电极，以及第二电极层588对应于公共电极。第二电极层588电连接至设置于与薄膜晶体管581相同的基板580之上的公共电位线。通过使用公共连接部分，第二电极层588能够经由设置于一对基板580和596之间的导电粒子与公共电位线电连接。
此外，代替扭转球，还能够使用电泳元件。其中密封了透明的液体、带正电的白色微粒子和带负电的黑色微粒子的具有大约10μm～200μm的直径的微胶囊被使用。在设置于第一电极层和第二电极层之间的微胶囊中，当电场由第一电极层和第二电极层来施加时，白色微粒子和黑色微粒子移向相反的两侧，从而能够显示出白色或黑色。使用该原理的显示元件是电泳显示元件并且通常称为电子纸。电泳显示元件具有比液晶显示元件更高的反射率，并且因而，辅助光是不必要的，功率消耗是低的，以及显示部分能够在昏暗的地方被识别出。另外，即使在没有给显示部分供电时，也能够维持之前已经显示的图像。因此，即使具有显示功能的半导体器件(该半导体器件可以简称为显示器件或设置有显示器件的半导体器件)远离电波源，也能够存储所显示的图像。
通过该工艺，能够制造出作为半导体器件的高可靠性的电子纸。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
(实施例7)
以下将描述作为半导体器件的发光显示器件的实例。作为包含于显示器件内的显示元件，在此描述了使用电致发光的发光元件。使用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来分类。一般而言，前者称为有机EL元件，以及后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，使电子和空穴从一对电极单独注入含有发光有机化合物的层内，并且有电流流过。载流子(电子和空穴)重新结合，并且因而，发光有机化合物受到激发。发光有机化合物从激发态返回至基态，由此发出光。由于这种机制，该发光元件被称为电流激励式发光元件。
无机EL元件根据它们的元件结构划分为分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有其中发光材料的粒子散布于粘结剂内的发光层，以及其发光机制是利用施主能级和受主能级的施主-受主重结合型发光。薄膜无机EL元件具有其中发光层被夹于介电层之间的结构，该介电层还夹于电极之间，并且其发光机制是利用金属离子的内壳层电子跃迁的局部型发光。注意，在此描述了作为发光元件的有机EL元件的实例。
图18示出能够将数字时间灰度驱动应用于其上的像素结构的实例，作为半导体器件的实例。
以下描述能够将数字时间灰度驱动应用于其上的像素的结构和操作。在此，一个像素包括两个n沟道晶体管，每个n沟道晶体管包括作为沟道形成区的氧化物半导体层。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极与扫描线6406连接，开关晶体管6401的第一电极(源电极和漏电极之一)与信号线6405连接，以及开关晶体管6401的第二电极(源电极和漏电极中的另一个)与驱动晶体管6402的栅极连接。驱动晶体管6402的栅极经由电容器6403与供电线路6407连接，驱动晶体管6402的第一电极与供电线路6407连接，以及驱动晶体管6402的第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极对应于公共电极6408。公共电极6408与设置于同一基板之上的公共电位线电连接。
发光元件6404的第二电极(公共电极6408)被设置为低电源电位。注意，该低电源电位是满足低电源电位低于基于被设置于供电线路6407的高电源电位的高电源电位(低电源电位<高电源电位)的电位。作为低电源电位，可以采用例如GND、0V等。在高电源电位和低电源电位之间的电位差被施加于发光元件6404并且电流被供应给发光元件6404，使得发光元件6404发射光。在此，为了使发光元件6404发射光，设置每个电位使得在高电源电位和低电源电位之间的电位差是发光元件6404的正向阈值电压或更高的电压。
注意，驱动晶体管6402的栅极电容器可以用作电容器6403的替代，从而能够省略电容器6403。驱动晶体管6402的栅极电容可以形成于沟道区与栅电极之间。
在电压-输入电压的驱动方法的情形中，视频信号被输入驱动晶体管6402的栅极使得驱动晶体管6402处于充分导通或截止的两种状态中的任一种状态。也就是说，驱动晶体管6402在线性区内操作。由于驱动晶体管6402在线性区内操作，因而比供电线路6407的电压高的电压被施加于驱动晶体管6402的栅极。注意，高于或等于供电线路电压与驱动晶体管6402的Vth的合计电压(供电线路的电压+驱动晶体管6402的Vth)的电压被施加于信号线6405。
在进行代替数字时间灰度驱动的模拟灰度驱动的情况下，能够通过改变信号输入来使用与图18中的像素结构相同的像素结构。
在进行模拟灰度驱动的情况下，高于或等于发光元件6404与驱动晶体管6402的Vth的合计电压(发光元件6404的正向电压+驱动晶体管6402的Vth)的电压被施加于驱动晶体管6402的栅极。发光元件6404的正向电压表示在其下可获得所期望的亮度的电压，并且包括至少正向阈值电压。用以使驱动晶体管6402在饱和区内操作的视频信号被输入，从而能够将电流供应给发光元件6404。为了使驱动晶体管6402在饱和区内操作，供电线路6407的电位被设置为高于驱动晶体管6402的栅极电位。当模拟视频信号被使用时，有可能根据视频信号而使电流馈入发光元件6404并且进行模拟灰度驱动。
注意，图18所示的像素结构并不限于此。例如，可以将开关、电阻器、电容器、晶体管、逻辑电路等添加至图18所示的像素。
然后，发光元件的结构将参照图19A到19C来描述。在此，像素的截面结构将以n沟道驱动TFT为例来描述。在图19A、19B和19C所示的半导体器件中使用的驱动TFT 7001、7011和7021能够分别以与实施例1所描述的薄膜晶体管类似的方式来形成，并且是各自包括氧化物半导体层的高可靠性的薄膜晶体管。作为选择，实施例2或3所描述的薄膜晶体管能够被用作驱动TFT 7001、7011和7021。
为了引出发光元件所发射的光，要求阳极和阴极中的至少一个是透光的。薄膜晶体管和发光元件被形成于基板之上。发光元件能够具有其中光发射通过与基板相反的表面来引出的顶发光结构；其中光发射通过在基板一侧上的表面来引出的底发光结构；或者其中光发射通过与基板相反的表面以及在基板一侧上的表面来引出的双发光结构。像素结构能够应用于具有这些发光结构中的任一种的发光元件。
具有顶发光结构的发光元件将参照图19A来描述。
图19A是在驱动TFT 7001为n沟道TFT并且光从发光元件7002发射出以达阳极7005一侧的情况下的像素的截面图。在图19A中，发光元件7002的阴极7003与驱动TFF 7001电连接，并且发光层7004和阳极7005按照该顺序堆叠于阴极7003之上。阴极7003能够使用各种导电材料来形成，只要这些导电材料具有低逸出功并反射光即可。例如，令人满意地使用Ca、Al、MgAg、AlLi等。发光层7004可以使用单层或多个堆叠的层来形成。当发光层7004使用多个层来形成时，发光层7004通过按以下顺序将电子注入层、电子传输层、发光层、空穴传输层和空穴注入层堆叠于阴极7003之上来形成。并不一定要形成所有这些层。阳极7005使用透光的导电膜来形成，例如，含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(以下称为ITO)、氧化铟锌或者其中添加了氧化硅的氧化铟锡的膜。
发光元件7002对应于其中发光层7004被夹于阴极7003和阳极7005之间的区域。在图19A所示的像素的情形中，光由发光元件7002发射出以达阳极7005一侧，如箭头所示。
然后，具有底发光结构的发光元件将参照图19B来描述。图19B是在驱动TFT 7011为n型并且光由发光元件7012发射出以达阴极7013一侧的情况下的像素的截面图。在图19B中，发光元件7012的阴极7013被形成于与驱动TFT 7011电连接的透光性导电膜7017之上，并且发光层7014和阳极7015按该顺序堆叠于阴极7013之上。当阳极7015具有透光性时，可以形成用于反射或阻挡光的阻光膜7016以覆盖阳极7015。对于阴极7013，能够如同图19A的情形那样使用各种材料，只要它们是具有低逸出功的导电材料。阴极7013被形成以具有能够透射光的厚度(优选为大约5nm～30nm)。例如，具有20nm的厚度的铝膜能够被用作阴极7013。类似于图19A的情形，发光层7014可以使用单层或多个堆叠的层来形成。阳极7015不需要透射光，但是能够如同图19A的情形那样使用透光的导电材料来形成。作为阻光膜7016，能够使用例如反射光的金属等；但是，该阻光膜7016并不仅限于金属膜。例如，还能够使用其中添加了黑色颜料的树脂等。
发光元件7012对应于其中发光层7014被夹于阴极7013和阳极7015之间的区域。在图19B所示的像素的情形中，光从发光元件7012发射出以达阴极7013一侧，如箭头所示。
然后，具有双发光结构的发光元件将参照图19C来描述。在图19C中，发光元件7022的阴极7023被形成于与驱动TFT 7021电连接的透光性导电膜7027之上，并且发光层7024和阳极7025按该顺序堆叠于阴极7023之上。如同在图19A的情形中，阴极7023能够使用各种导电材料，只要该导电材料具有低的逸出功。阴极7023被形成以具有允许光透射的厚度。例如，能够将20nm厚的铝膜用作阴极7023。如同在图19A中，发光层7024可以使用单层或多个堆叠的层来形成。阳极7025能够如同图19A的情形那样使用透光的导电材料来形成。
发光元件7022对应于其中阴极7023、发光层7024和阳极7025相互重叠的区域。在图19C所示的像素的情形中，光从发光元件7022发射出以达阳极7025一侧和阴极7023一侧，如箭头所示。
注意，虽然有机EL元件在此作为发光元件来描述，但是无机EL元件同样能够作为发光元件来设置。
注意，其中控制发光元件的驱动的薄膜晶体管(驱动TFT)与发光元件电连接的实例被描述；但是，可以采用其中用于电流控制的TFT被连接于驱动TFT和发光元件之间的结构。
注意，半导体器件的结构并不限于图19A到19C所示出的那些结构，并且能够基于本说明书所公开的技术以各种方式来修改。
然后，与半导体器件的一个实施例对应的发光显示板(也称为发光板)的外观和截面将参照图17A和17B来描述。图17A是其中用密封剂将形成于第一基板之上的薄膜晶体管和发光元件密封于第一基板和第二基板之间的面板的平面图。图17B是沿图17A的线H-I的截面图。
密封剂4505被提供以便包围设置于第一基板4501之上的像素部分4502、信号线驱动电路4503a和4503b，以及扫描线驱动电路4504a和4504b。另外，第二基板4506被设置于像素部分4502、信号线驱动电路4503a和4503b，以及扫描线驱动电路4504a和4504b之上。因此，通过第一基板4501、密封剂4505和第二基板4506以填料4507将像素部分4502，信号线驱动电路4503a和4503b，以及扫描线驱动电路4504a和4504b密封在一起。优选的是面板以保护膜(例如，层合膜或紫外光可固化树脂膜)或者具有高气密性和很少脱气的覆盖材料来封装(密封)，从而以这种方式使该面板不暴露于外部空气。
形成于第一基板4501之上的像素部分4502、信号线驱动电路4503a和4503b，以及扫描线驱动电路4504a和4504b各自包括多个薄膜晶体管，以及包含于像素部分4502内的薄膜晶体管4510和包含于信号线驱动电路4503a内的薄膜晶体管4509作为示例被示出于图17B中。
对于薄膜晶体管4509和4510，能够采用包括实施例3所描述的氧化物半导体层的高可靠性的薄膜晶体管。作为选择，可以应用实施例1或2所描述的薄膜晶体管。薄膜晶体管4509和4510是n沟道薄膜晶体管。
而且，参考数字4511指示发光元件。作为包含于发光元件4511内的像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构是，但不限于，包括第一电极层4517、电致发光层4512和第二电极层4513的叠层结构。发光元件4511的结构能够根据光由发光元件4511中引出的方向等适当地改变。
分区4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷来形成。特别优选的是，分区4520使用感光材料来形成以及开口被形成于第一电极层4517之上，使得开口的侧壁被形成为具有连续曲率的斜面。
电致发光层4512可以用单层或多个堆叠的层来形成。
保护膜可以形成于第二电极层4513和分区4520之上以便防止氧气、氢气、水分、二氧化碳等进入发光元件4511之内。作为保护膜，能够形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，多种信号和电位还由FPC 4518a和4518b供应给信号线驱动电路4503a和4503b，扫描线驱动电路4504a和4504b，或者像素部分4502。
连接端电极4515由与包含于发光元件4511内的第一电极层4517相同的导电膜形成，以及端子电极4516由与包含于薄膜晶体管4509和4510内的源和漏电极层相同的导电膜形成。
连接端电极4515经由各向异性的导电膜4519与包含于FPC 4518a内的端子电连接。
由于位于光由发光元件4511引出的方向上的第二基板4506需要具有透光性。在这种情况下，将诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光性材料用于第二基板4506。
作为填料4507，除了惰性气体(例如，氮气或氩气)外，还能够使用紫外光固化树脂或热固性树脂。例如，能够使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯醋酸乙烯酯)。例如，氮气被用作填料。
另外，若需要，可以将诸如偏振片、圆偏振片(包括椭圆偏振片)、延迟片(四分之一波片或半波片)或彩色滤光片之类的光学膜适当地设置于发光元件的发光表面之上。此外，还可以给偏振片或圆偏振片设置减反射膜。例如，能够进行由此能够使反射光由表面上的凸起和凹陷扩散以便减少眩光的防眩处理。
信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b可以与使用单晶半导体膜或多晶半导体膜形成的驱动电路一起安装于单独制备的基板之上。作为选择，只有信号线驱动电路或其一部分，或者只有扫描线驱动电路或其一部分可以单独形成并安装。本实施例并不限于图17A和17B所示的结构。
通过以上工艺，能够制造出作为半导体器件的高可靠性的发光显示器件(显示板)。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
(实施例8)
本说明书所公开的半导体器件能够应用于电子纸。电子纸能够用于各种领域的电子器具，只要它们能够显示数据。例如，电子纸能够应用于电子书阅读器(电子书)、招贴、在交通工具(例如，火车)内的广告或者各种卡(例如，信用卡)的显示。在图27中示出此类电子器具的实例。
图27示出电子书阅读器2700的实例。例如，电子书阅读器2700包括两个外壳，外壳2701和外壳2703。外壳2701和外壳2703以铰合部2711结合起来，使得电子书阅读器2700能够以铰合部2711为轴来打开和闭合。以该结构，电子书阅读器2700能够像纸质书一样操作。
显示部分2705和显示部分2707被分别并入外壳2701和外壳2703之内。显示部分2705和显示部分2707可以显示同一图像或不同的图像。在显示部分2705和显示部分2707显示不同的图像的情况下，例如，在右侧的显示部分(图27中的显示部分2705)能够显示文本以及在左侧的显示部分(图27中的显示部分2707)能够显示图形。
图27示出其中外壳2701设置有操作部分等的实例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。以操作键2723，能够翻转页面。注意，键盘、指点设备等同样可以设置于外壳的表面之上，在该外壳表面上设置有显示部分。而且，外部连接端子(耳机端子、USB端子，能够与诸如AC适配器和USB线之类的各种线缆连接的端子等)、记录介质插入部分等可以设置于外壳的背面或侧面之上。而且，电子书阅读器2700可以具有电子词典的功能。
电子书阅读器2700可以具有能够无线发送和接收数据的结构。通过无线通信，能够从电子书服务器上购买和下载所期望的图书数据等。
(实施例9)
本说明书所公开的半导体器件能够应用于各种电子器具(包括游戏机)。电子器具的实例为电视机(也称为电视或电视接收器)、计算机等的监视器、相机(例如，数字相机或数字视频摄像机)、数码相框、移动电话机(也称为移动电话或移动电话器件)、便携式游戏机、便携式信息终端、音频再现装置、大尺寸的游戏机(例如，弹球盘机)等。
图28A示出电视机9600的实例。在电视机9600中，显示部分9603被并入外壳9601之内。显示部分9603能够显示图像。在此，外壳9601由支座9605来支撑。
电视机9600能够以外壳9601的操作开关或者分离的遥控器9610来操作。频道和音量能够以遥控器9610的操作键9609来控制，从而能够控制显示部分9603上的图像显示。而且，遥控器9610可以设置有用于显示从遥控器9610输出的数据的显示部分9607。
注意，电视机9600设置有接收器、调制解调器等。通过使用接收器，能够接收通用的电视广播。而且，当显示器件经由调制解调器有线或无线地连接到通信网络时，能够进行单路(从发送器到接收器)或双路(在发送器和接收器之间或者在接收器之间)的信息通信。
图28B示出数码相框9700的实例。例如，在数码相框9700中，显示部分9703被并入外壳9701之内。显示部分9703能够显示各种图像。例如，显示部分9703能够显示以数码相机等拍摄的图像的数据并且起着普通相框的作用。
注意，数码相框9700设置有操作部分、外部连接端子(USB端子，能够连接到诸如USB线缆之类的各种线缆的端子等)、记录介质插入部分等。虽然这些零件可以设置于其上设置有显示部分的表面之上，但是对于数码相框9700的设计而言优选的是将它们设置于侧面或背面。例如，存储以数码相机拍摄的图像的数据的存储器被插入数码相框的记录介质插入部分，由此图像数据能够被传输并且然后显示于显示部分9703上。
数码相框9700可以被配置用于无线发送和接收数据。可以采用其中待显示的所期望的图像数据被无线传输的结构。
图29A是便携式游戏机，并且包括两个外壳，外壳9881和外壳9891，这两个外壳以接合部分9893来连接使得便携式游戏机能够打开或合上。显示部分9882和显示部分9883被分别并入外壳9881和外壳9891之内。另外，图29A所示的便携式游戏机包括扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转动频率、距离、光、液体、磁力、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射、流率、湿度、梯度、振荡、气味或红外线的功能的传感器)，或传声器9889)等。不必说，便携式游戏机的结构并不限于以上结构，而是能够采用设置有至少本说明书所公开的半导体器件的其他结构。便携式游戏机可以适当地包括其他辅助设备。图29A所示的便携式游戏机具有读取存储于记录介质内的程序或数据以使其显示于显示部分上的功能，以及经由无线通信与其他便携式游戏机共享信息的功能。注意，图29A所示的便携式游戏机的功能并不限于上述那些，而是便携式游戏机能够具有各种功能。
图29B示出作为大尺寸游戏机的自动贩卖机(slot machine)9900的实例。在自动贩卖机9900中，显示部分9903被并入外壳9901之内。另外，自动贩卖机9900包括诸如启动杆或停止开关、投币槽、扬声器等操作装置。不必说，自动贩卖机9900的结构并不限于以上结构，而是可以采用至少设置有本说明书所公开的半导体器件的其他结构。自动贩卖机9900可以适当地包括其他辅助设备。
图30A是示出便携式计算机的实例的透视图。
在图30A的便携式计算机中，具有显示部分9303的顶部外壳9301以及具有键盘9304的底部外壳9302能够通过合上连接顶部外壳9301和底部外壳9302的铰合单元而彼此重叠。图30A的便携式计算机能够便于携带，以及在使用用于输入的键盘的情况下，铰合单元被打开以及用户能够看着显示部分9303来输入数据。
除了键盘9304之外，底部外壳9302还包括能够用以进行输入的指点设备9306。此外，当显示部分9303是触摸输入板时，输入能够通过触摸显示部分的一部分来进行。底部外壳9302包括运算功能部分，例如，CPU或硬盘。另外，底部外壳9302包括另外的器件，例如，其中可插入符合USB的通信标准的通信线缆的外部连接端口9305。
包括显示部分9307并且能够通过使显示部分9307滑向顶部外壳9301的内部而将显示部分9307保持于其内的顶部外壳9301能够具有大显示屏幕。另外，用户能够调整能够保持于顶部外壳9301之内的显示部分9307的屏幕的取向。当能够保持于顶部外壳9301内的显示部分9307是触摸输入板时，能够通过触摸能够保持于顶部外壳9301内的显示部分9307的一部分来进行输入。
显示部分9303或能够保持于顶部外壳9301内的显示部分9307使用液晶显示板、发光显示板(诸如，有机发光元件或无机发光元件)等的图像显示器件来形成。
另外，在图30A中的便携式计算机能够设置有接收器等并且能够接收电视广播以将图像显示于显示部分上。当在使连接顶部外壳9301和底部外壳9302的铰合单元保持闭合的同时通过滑动显示部分9307而使显示部分9307的整个屏幕露出时，用户能够观看电视广播。在这种情况下，铰合单元没有打开并且没有在显示部分9303上进行显示。另外，只有用于显示电视广播的电路的启动被进行。因此，能够最低程度地消耗功率，这有利于其电池容量受限的便携式计算机。
图30B是示出用户能够像手表一样戴在手腕上的移动电话的实例的透视图。
该移动电话被形成具有：包括至少包含电话功能的通信器件及电池的主体；使主体能够被戴在手腕上的环带部分；用于调整固定于手腕的环带部分的固定的调整部分9205；显示部分9201；扬声器9207；和传声器9208。
另外，主体包括操作开关9203。除了用作用于开启电源的开关、用于切换显示的开关、用于指示启动拍摄图像的开关等之外，操作开关9203还能够用作，例如，用于在开关被推动时启动用于国际互联网的程序的开关，并且能够配置用于具有各种功能。
该移动电话的输入通过以手指或输入笔触摸显示部分9201，对操作开关9203进行操作或者输入语音到传声器9208之内来操作。注意，显示于显示部分9201上的显示按钮9202被示出于图30B中。输入能够通过以手指等触摸显示按钮9202来进行。
此外，主体包括：包含具有将通过摄像镜头形成的对象的图像转换成电子图像信号的功能的图像拾取装置的摄像部分9206。注意，摄像部分并不一定要设置。
图30B所示的移动电话设置有电视广播等的接收器，并且能够通过接收电视广播而在显示部分9201上显示图像。另外，图30B所示的移动电话设置有存储器件等(例如，存储器)，并且能够将电视广播记录于存储器内。图30B所示的移动电话可以具有收集位置信息的功能(例如，GPS)。
液晶显示板、发光显示板(例如，有机发光元件或无机发光元件)等的图像显示器件被用作显示部分9201。图30B所示的手机是紧凑的和重量轻的，以及图30B所示的手机的电池容量是有限的。因此，能够以低的功率消耗来驱动的面板优选被用作用于显示部分9201的显示器件。
注意，图30B示出戴在手腕上的电子器具；但是，本实施例并不限于此，只要采用了便携式形状。
(实施例10)
在本实施例中，将描述与实施例1的制造工艺部分不同的制造工艺的实例。在图31A到31D中示出其中用于脱水或脱氢的热处理在源和漏电极层405a和405b形成之后进行的实例。注意，与图6A到6D中的那些部分相同的部分由相同的参考数字来指示。
以类似于实施例1的方式，在具有绝缘表面的基板400之上形成栅电极层401、栅极绝缘层402和氧化物半导体层430(参见图31A)。
源和漏电极层405a和405b被形成于氧化物半导体层430之上，以及氧化物半导体层430被部分蚀刻，从而形成氧化物半导体层441(参见图31B)。
然后，氧化物半导体层441以及源和漏电极层405a和405b经受到热处理并且在惰性气体(例如氮气、氦气、氖气或氩气)气氛中或者在降低的压力下缓慢冷却。该热处理引起了氧化物半导体层441中的脱水或脱氢，从而降低了氧化物半导体层441的电阻。因而，能够获得低电阻的氧化物半导体层432(参见图31C)。注意，作为源和漏电极层405a和405b，优选使用具有足以经受住热处理的耐热性材料，例如，钨或钼。
在热处理和缓慢冷却之后，氧化物绝缘膜407在不暴露于空气的情况下通过溅射法或PCVD法来形成以与氧化物半导体层432接触。当氧化物绝缘膜407通过溅射法或PCVD法来形成以与低电阻的氧化物半导体层432接触时，在低电阻的氧化物半导体层432中，至少与氧化物绝缘膜407接触的区域具有提高的电阻(即，载流子浓度被降低，优选地被降低到低于1×1018/cm3，更优选地为1×1014/cm3或更低)，从而能够获得高电阻的氧化物半导体区。因而，氧化物半导体层432变成了具有高电阻的氧化物半导体区的半导体层403(第三氧化物半导体层)，并且然后能够完成薄膜晶体管470(参见图31D)。
包含于氧化物半导体层内的杂质(例如H2O、H和OH)通过进行用于脱水或脱氢的热处理来降低，并且载流子浓度被提高。之后，进行缓慢冷却。然后，进行与氧化物半导体层接触的氧化物绝缘膜等的形成，从而降低载流子浓度。因而，能够提高薄膜晶体管470的可靠性。
此外，本实施例能够与实施例1自由组合。
(实施例11)
半导体器件以及制造半导体器件的方法将参照图32来描述。与实施例1所描述的那些部分相同的部分或者具有与实施例1所描述的那些功能类似的功能的部分能够以类似于实施例1所描述的方式来形成；因此，省略重复的描述。
图32所示的薄膜晶体管471是其中导电层409被设置以在绝缘膜置于其间的情况下与半导体层403的栅电极层401和沟道区重叠的实例。
图32是包含于半导体器件内的薄膜晶体管471的截面图。薄膜晶体管471是底栅薄膜晶体管并且在作为具有绝缘表面的基板的基板400之上包括栅电极层401、栅极绝缘层402、半导体层403、源和漏电极层405a和405b以及导电层409。导电层409被设置于氧化物绝缘膜407之上以便与栅电极层401重叠。
导电层409能够通过与栅电极层401或者源和漏电极层405a和405b相似的方法使用与其材料相似的材料来形成。在设置像素电极层的情形中，导电层409可以通过与像素电极相似的方法使用与其材料相似的材料来形成。在本实施例中，导电层409使用钛膜、铝膜和钛膜的叠层来形成。
导电层409可以具有与栅电极层401相同的电位或者具有与栅电极层401的电位不同的电位，并且能够起着第二栅电极层的作用。此外，导电层409还可以处于浮置的状态。
另外，通过在与半导体层403重叠的位置内设置导电层409，在用于检验薄膜晶体管的可靠性的偏压-温度应力测试(BT测试)中，能够降低薄膜晶体管471在BT测试前后之间的阈值电压的偏移量。特别地，在其中-20V的电压在基板温度被提高到150℃之后被施加于栅极的-BT测试中，阈值电压的偏移能够得以抑制。
本实施例能够与实施例1自由组合。
(实施例12)
半导体器件以及用于制造半导体器件的方法将参照图33来描述。与实施例1所描述的那些部分相同的部分或者具有实施例1所描述的功能相似功能的部分能够以类似于实施例1所描述的方式来形成；因此，省略重复的描述。
图33所示的薄膜晶体管472是其中导电层419在氧化物绝缘膜407和绝缘层410置于其间的情况下被设置为与栅电极层401和半导体层403的沟道区重叠的实例。
图33是包含于半导体器件内的薄膜晶体管472的截面图。薄膜晶体管472是底栅薄膜晶体管并且在作为具有绝缘表面的基板的基板400之上包括栅电极层401、栅极绝缘层402、半导体层403、源区和漏区404a和404b、源和漏电极层405a和405b以及导电层419。导电层419被设置于氧化物绝缘膜407和绝缘层410之上以与栅电极层401重叠。
在本实施例中，用作平整化膜的绝缘层410被堆叠于氧化物绝缘膜407之上，以及达到源或漏电极层405b的开口被形成于氧化物绝缘膜407和绝缘层410中。导电膜被形成于绝缘层410之上以及在形成于氧化物绝缘膜407和绝缘层410内的开口中，并且被蚀刻成所期望的形状，从而形成导电层419和像素电极层411。以这样的方式，导电层419能够通过相同的方法使用相同的材料与像素电极层411一起形成。在本实施例中，像素电极层411和导电层419使用含有氧化硅的氧化铟-氧化锡合金(含有氧化硅的In-Sn-O基氧化物)来形成。
导电层419可以通过与栅电极层401或者源和漏电极层405a和405b相似的方法使用与其类似的材料来形成。
导电层419可以具有与栅电极层401相同的电位或者具有与栅电极层401的电位不同的电位，并且能够起着第二栅电极层的作用。此外，导电层419还可以处于浮置状态。
另外，在将导电层419设置为与半导体层403部分重叠的情形中，在用于检验薄膜晶体管的可靠性偏压-温度应力测试(BT测试)中，薄膜晶体管472在BT测试前后之间的阈值电压的偏移量能够得以降低。
本实施例能够与实施例1自由组合。
(实施例13)
在本实施例中，沟道阻止式薄膜晶体管1430的实例将参照图34A到34C来描述。图34C示出薄膜晶体管的顶视图，沿与图34B对应的点线Z1-Z2的截面图的实例。在本实施例中所描述的是其中镓不包含于薄膜晶体管1430的氧化物半导体层内的实例。
如同在图34A中那样，栅电极层1401被形成于基板1400之上。然后，氧化物半导体层被形成于覆盖栅电极层1401的栅极绝缘层1402之上。
在本实施例中，氧化物半导体层通过溅射法使用Sn-Zn-O基氧化物半导体来形成。但镓没有被用于氧化物半导体层时，成本能够得以降低，因为在氧化物半导体层的形成中没有使用昂贵的靶。
紧跟在氧化物半导体膜沉积之后或者在氧化物半导体膜图形化之后，进行脱水或脱氢。
为了进行脱水或脱氢，热处理在惰性气体(例如，氮气、氦气、氖气或氩气)气氛中或者在降低的压力下进行，并且然后，在惰性气氛中进行缓慢冷却。热处理在200℃～600℃(包括200℃和600℃)下，优选地在400℃～450℃(包括400℃和450℃)下进行。通过在惰性气体气氛中或者在降低的压力下进行的热处理和缓慢冷却，氧化物半导体层能够具有降低的电阻(即，载流子浓度被提高，优选地提高至1×1018/cm3或更高)，从而能够提供低电阻的氧化物半导体层1403(参见图34A)。
然后，设置沟道保护层1418以使之与氧化物半导体层1403接触。沟道保护层1418能够防止氧化物半导体层1403的沟道形成区在制造工艺中被破坏(例如，由蚀刻中的等离子体或蚀刻剂所致的厚度减小)。因此，能够提高薄膜晶体管的可靠性1430。
此外，在脱水或脱氢之后，沟道保护层1418能够在不暴露于空气的情况下连续地形成。在不暴露于空气的情况下形成的连续膜使得有可能获得这样的叠层的每个界面：其没有被大气组分或者漂浮于空气中的杂质元素污染。因此，能够减小薄膜晶体管的特性变化。
当作为氧化物绝缘膜的沟道保护层1418通过溅射法、PCVD法等形成以与低电阻的氧化物半导体层1403接触时，在低电阻的氧化物半导体层1403中，至少与沟道保护层1418接触的区域能够具有提高的电阻(即，载流子浓度被降低，优选地降低到低于1×1018/cm3，更优选地为1×1014/cm3或更低)。因而，能够获得高电阻的氧化物半导体区。在半导体器件的制造工艺中，重要的是通过进行在惰性气体气氛(或降低的压力)下的热处理和缓慢冷却，氧化物绝缘膜的形成等来提高和降低氧化物半导体层中的载流子浓度。
沟道保护层1418能够使用含氧的无机材料(例如，氧化硅、氧氮化硅或氮氧化硅)来形成。作为形成方法，能够使用气相沉积法(例如，等离子体CVD法或热CVD法)或溅射法。沟道保护层1418通过蚀刻沉积膜的形状来处理。在此，沟道保护层1418通过以下方式来形成：氧化硅膜通过溅射法来形成并且通过使用由光刻形成的掩模的蚀刻来处理。
然后，n+层1406a和1406b被形成于沟道保护层1418和氧化物半导体层1403之上。在本实施例中，作为具有较低电阻的氧化物半导体层的用作源区和漏区的n+层1406a和1406b由AI-Zn-O基非单晶膜在与氧化物半导体层1403的沉积条件不同的沉积条件下形成。n+层1406a和1406b可以使用含氮的Al-Zn-O基非单晶膜，即，Al-Zn-O-N基非单晶膜(也称为AZON膜)形成。
然后，源电极层1405a和漏电极层1405b分别被形成于n+层1406a和n+层1406b之上；因而，薄膜晶体管1430被完成(参见图34B)。源和漏电极层1405a和1405b使用选自Al、Cr、Ta、Ti、Mo和W的任意元素，包括任意这些元素作为组分的合金，包括这些元素的任意组合的合金膜等来形成。作为选择，源和漏电极层1405a和1405b可以具有包括任意上述层的叠层。
n+层1406a和1406b的设置能够形成在氧化物半导体层1403与为金属层的源和漏电极层1405a和1405b之间的良好的结，这使得具有比设置肖特基结的情形更高的热稳性。另外，n+层的自愿的设置在给沟道(在源极一侧)供应载流子，稳定地吸收来自沟道的载流子(在漏极一侧)，或者防止电阻分量被形成于在布线和氧化物半导体层之间的界面方面是有效的。而且，由于电阻被降低，即使具有高的漏电压也能够确保良好的迁移率。
此外，本实施例并不限于包括n+层1406a和1406b的上述结构；可以采用其中没有设置n+层的结构。
在沟道保护层1418形成之后，薄膜晶体管1430经受到在氮气气氛或空气气氛中(在空气中)(在等于或高于150℃且低于350℃的温度下)的热处理。例如，热处理在氮气气氛中于250℃下进行1小时。在该热处理中，氧化物半导体层1403在与沟道保护层1418接触的条件下被加热；因而，能够减少薄膜晶体管1470的电特性的偏差。关于何时进行该热处理(优选地，在等于或高于150℃且低于350℃的温度下)没有特定的限制，只要该热处理在沟道保护层1418形成之后进行。当该热处理同样用作另一步骤中的热处理，例如，在树脂膜形成中的热处理或用于降低透明导电膜的电阻的热处理时，能够防止增加步骤数。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
(实施例14)
半导体器件以及用于制造半导体器件的方法将参照图35A和35B来描述。与实施例13的部分相同的部分或者具有与实施例13的功能类似的功能的部分以及与实施例13的步骤相同的步骤如同实施例13中所描述的那样来实现；从而省略其重复的描述。
图35A所示的薄膜晶体管1431是具有其中导电层1409在沟道保护层1418和绝缘层1407置于其间的情况下被设置为与栅电极层1401和氧化物半导体层1403的沟道区重叠的结构的实例。
图35A是包含于半导体器件内的薄膜晶体管1431的截面图。薄膜晶体管1431是底栅薄膜晶体管，该薄膜晶体管1431在具有绝缘表面的基板1400之上包括栅电极层1401、栅极绝缘层1402、氧化物半导体层1403、源区和漏区1404a和1404b、源和漏电极层1405a和1405b以及导电层1409。导电层1409被设置为与栅电极层1401重叠，绝缘层1407被置于它们之间。
导电层1409能够通过与栅电极层1401或者源和漏电极层1405a和1405b相似的方法使用与其类似的材料来形成。在像素电极层被设置的情形中，导电层1409可以通过与像素电极层相似的方法使用与其类似的材料来形成。在本实施例中，将钛膜、铝膜和钛膜的叠层用作导电层1409。
导电层1409可以具有与栅电极层1401相同的电位或者具有栅电极层1401的电位不同的电位，并且能够起着第二栅电极层的作用。此外，导电层1409可以处于浮置状态。
另外，通过将导电层1409设置为与氧化物半导体层1403部分重叠，在用于检验薄膜晶体管的可靠性的偏压-温度应力测试(以下，称为BT测试)中，能够降低薄膜晶体管1431在BT测试前后之间的阈值电压的偏移量。
图35B示出与图35A部分不同的实例。与图35A所示的那些相同的部分和步骤，或者具有与图35A所示的功能类似的功能的部分能够以类似于图35A所示的方式来实现；因此，省略重复的描述。
图35B所示的薄膜晶体管1432是具有其中导电层1409在沟道保护层1418、绝缘层1407和绝缘层1408置于导电层1409与栅电极层1401之间的情况下被设置为与栅电极层1401和氧化物半导体层1403的沟道区重叠的结构的实例。
在图35B中，起着平整化膜的作用的绝缘层1408被堆叠于绝缘层1407之上。
另外，图35B示出其中源区和漏区没有设置，以及氧化物半导体层1403与源电极层1405a和漏电极层1405b直接接触的结构。
导电层1409被设置为与在类似于图35A的图35B的结构中的氧化物半导体层1403部分重叠，由此在用于检验薄膜晶体管的可靠性的偏压-温度应力测试中，能够降低薄膜晶体管1432在BT测试前后之间的阈值电压的偏移量。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
(实施例15)
在本实施例中，与实施例1的结构部分不同的结构的实例将参照图36来描述。与实施例1所描述的那些部分相同的部分或者具有与实施例1所描述的那些功能类似的功能的部分能够以与实施例1所描述的方式类似的方式来形成，并且也与实施例1的步骤类似的步骤能够以与实施例1所描述的方式类似的方式来进行；因此，省略重复的描述。
在本实施例中，在第一氧化物半导体层图形化之后，热处理在惰性气体(例如，氮气、氦气、氖气或氩气)气氛中或者在降低的压力下进行，并且然后进行缓慢冷却。在以上气氛下对第一氧化物半导体层进行热处理使得有可能去除氧化物半导体层403中的诸如氢和水分之类的杂质。
然后，用于形成薄膜晶体管的源区和漏区(也称为n+层或缓冲层)的第二氧化物半导体膜被形成于第一氧化物半导体层之上，并且然后形成导电膜。
然后，通过蚀刻步骤选择性地蚀刻第一氧化物半导体层、第二氧化物半导体膜和导电膜以形成氧化物半导体层403、源区和漏区404a和404b(也称为n+层或缓冲层)以及源和漏电极层405a和405b。注意，氧化物半导体层403被部分蚀刻以具有凹槽部分(凹陷部分)。
然后，作为氧化物绝缘膜407的氧化硅膜通过溅射法或PCVD法来形成为与氧化物半导体层403接触。被形成为与低电阻的氧化物半导体层接触的氧化物绝缘膜407不包含诸如水分、氢离子和OH-之类的杂质，并且使用阻挡这些杂质由外部进入的无机绝缘膜，具体而言，氧化硅膜或氮氧化硅膜来形成。
当氧化物绝缘膜407通过溅射法或PCVD法等形成为与低电阻的氧化物半导体层403接触时，在低电阻的氧化物半导体层403中，至少与氧化物绝缘膜407接触的区域具有提高的电阻(即，载流子浓度被降低，优选地降低到低于1×1018/cm3，更优选地为1×1014/cm3或更低)。因而，能够提供高电阻的氧化物半导体区。通过与氧化物半导体层403接触的氧化物绝缘膜407的形成，氧化物半导体层具有高电阻的氧化物半导体区。因而，能够完成薄膜晶体管473(参见图36)。
在图36所示的结构中，In-Ga-Zn-O基非单晶膜被用于源区和漏区(也称为n+层或缓冲层)404a和404b。
另外，源区被设置于氧化物半导体层403和源电极层之间，以及漏区被设置于氧化物半导体层403和漏电极层之间。作为源区和漏区，使用具有n型导电性的氧化物半导体层。
此外，用于薄膜晶体管473的源区和漏区404a和404b的第二氧化物半导体膜优选地比用于沟道形成区的第一氧化物半导体层薄，并且优选具有比第一氧化物半导体层高的导电率(电导率)。
此外，用于沟道形成区的第一氧化物半导体层具有非晶结构，以及用于源区和漏区第二氧化物半导体膜在某些情况下在非晶结构中还包括晶粒(纳米晶)。在用于源区和漏区的第二氧化物半导体膜中的晶粒(纳米晶)具有1nm～10nm的，典型为大约2nm～4nm的直径。
在氧化物绝缘膜407形成之后，薄膜晶体管473可以经受到在氮气气氛或空气气氛中(在空气中)的热处理(优选地，在高于或等于150℃且低于350℃的温度)。例如，热处理在氮气气氛中于250℃下进行1小时。在该热处理中，氧化物半导体层403在与氧化物绝缘膜407接触的条件下被加热；因而，能够减少薄膜晶体管473的电特性的偏差。
本实施例能够适当地组合在其他实施例中所描述的结构来实现。
关于具有上述结构的本发明，以下将以实施例来进一步具体描述。
[实例1]
对于包括具有高氧密度的区域和具有低氧密度的区域的氧化物半导体层，氧密度在热处理前后之间的变化被模拟。其结果在本实例中将参照图42和图43来描述。作为用于模拟的软件，使用由富士通有限责任公司所制造的Materials Explorer 5.0。
图42示出被用于模拟的氧化物半导体层的模型。在此，其中具有低氧密度的层1203和具有高氧密度的层1205被堆叠的结构被用于氧化物半导体层1201。
具有低氧密度的层1203被形成具有包含In原子、Ga原子、Zn原子和O原子的非晶结构，其中In原子、Ga原子和Zn原子的数量各自为15以及O原子的数量为54。
另外，具有高氧密度的层1205被形成具有包含In原子、Ga原子、Zn原子和O原子的非晶结构，其中In原子、Ga原子和Zn原子的数量各自为15以及O原子的数量为66。
氧化物半导体层1201的密度被设置为5.9g/cm3。
然后，在NVT系综以及250℃的温度的条件下对氧化物半导体层1201进行经典分子动力学(MD)模拟。时间步被设置为0.2fs，以及总的模拟时间被设置为200ps。另外，Born-Mayer-Huggins电位被用于金属-氧键合和氧-氧键合的电位。而且，在氧化物半导体层1201的上端部分和下端部分的原子运动被固定。
在图43中示出模拟结果。在z轴坐标中，0nm～1.15nm的范围指示具有低氧密度的层1203，以及1.15nm～2.3nm的范围指示具有高氧密度的层1205。在MD模拟之前的氧密度的分布由实线1207指示，以及在MD模拟之后的氧密度的分布由虚线1209指示。
实线1207表明，氧化物半导体层1201在从在具有低氧密度的层1203和具有高氧密度的层1205之间的界面到具有高氧浓度的层1205的区域内具有高氧密度。另一方面，虚线1209表明，氧密度在具有低氧密度的层1203和具有高氧密度的层1205中是均匀的。
根据以上所述，当在具有低氧密度的层1203和具有高氧密度的层1205的叠层中存在氧密度分布的不均匀性时，发现通过热处理使氧密度从氧密度较高的情况到氧密度较低的情况，并从而氧密度变得均匀。
也就是说，如实施例1所述，由于在氧化物半导体层403和氧化物绝缘膜407之间的界面处的氧密度通过在第一氧化物半导体层403之上的氧化物绝缘膜407的形成而提高，氧扩散到氧密度低的氧化物半导体层403，并且因而半导体层403具有较高的电阻。如上所述，能够提高薄膜晶体管的可靠性。
本申请基于在2009年6月30日提交日本专利局的日本专利申请系列号no.2009-156410，在此通过引用并入该专利申请no.2009-156410的全部内容。

Claims (27)

1.一种用于制造半导体器件的方法，包括以下步骤：
在绝缘层之上形成氧化物半导体层；
在氮气气氛或稀有气体气氛下以等于或高于400℃的温度加热所述氧化物半导体层，由此所述氧化物半导体层的载流子浓度等于或高于1×1018cm-3；以及
在所述氧化物半导体层的一部分之上并且与所述氧化物半导体层的所述部分接触地形成氧化物绝缘层，由此所述氧化物半导体层的所述部分中的载流子浓度低于1×1018cm-3。
2.一种用于制造半导体器件的方法，包括以下步骤：
形成第一导电层；
在所述第一导电层之上形成氧化物半导体层；
在氮气气氛或稀有气体气氛下以等于或高于400℃的温度加热所述氧化物半导体层，由此所述氧化物半导体层中的载流子浓度等于或高于1×1018cm-3；
在所述氧化物半导体层的一部分之上并且与所述氧化物半导体层的所述部分接触地形成氧化物绝缘层，由此所述氧化物半导体层的所述部分中的载流子浓度低于1×1018cm-3；以及
在所述氧化物绝缘层之上形成第二导电层，
其中所述第二导电层与所述第一导电层以及所述氧化物半导体层重叠。
3.根据权利要求1或2所述的用于制造半导体器件的方法，进一步包括在所述氮气气氛或所述稀有气体气氛下加热所述氧化物半导体层之后，在氧气气氛下加热所述氧化物半导体层的步骤。
4.根据权利要求2所述的用于制造半导体器件的方法，其中所述第一导电层与所述第二导电层彼此电连接。
5.根据权利要求1或2所述的用于制造半导体器件的方法，其中所述氧化物半导体层中的氢浓度低于3×1020cm-3。
6.根据权利要求1或2所述的用于制造半导体器件的方法，进一步包括在形成所述氧化物绝缘层之前，在所述氧化物半导体层之上形成源电极层和漏电极层的步骤。
7.根据权利要求6所述的用于制造半导体器件的方法，其中所述源电极层和所述漏电极层包括选自钛和钼的材料。
8.根据权利要求1或2所述的用于制造半导体器件的方法，其中所述氧化物半导体层包括晶体。
9.根据权利要求1或2所述的用于制造半导体器件的方法，其中所述氧化物半导体层包括铟和锌。
10.根据权利要求1或2所述的用于制造半导体器件的方法，其中所述氧化物半导体层包括选自以下所组成的组的材料：In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、In-Ga-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体和Zn-O基氧化物半导体。
11.一种用于制造半导体器件的方法，包括以下步骤：
形成氧化物半导体层；
通过在氮气气氛下以等于或高于400℃并且等于或低于600℃的温度加热所述氧化物半导体层，进行减少所述氧化物半导体层中的氢的处理；
形成与所述氧化物半导体层的第一区域重叠的源电极层以及与所述氧化物半导体层的第二区域重叠的漏电极层；以及
通过形成与所述氧化物半导体层的第三区域接触的氧化物绝缘层，将氧引入所述氧化物半导体层的所述第三区域中，
其中所述第三区域的电阻高于所述第一区域和所述第二区域中的每一个的电阻。
12.一种用于制造半导体器件的方法，包括以下步骤：
形成氧化物半导体层；
通过在氮气气氛下以等于或高于400℃并且等于或低于600℃的温度加热所述氧化物半导体层，并且之后将所述氧化物半导体层冷却到等于或高于室温并且低于100℃的温度，进行减少所述氧化物半导体层中的氢的处理；
形成与所述氧化物半导体层的第一区域重叠的源电极层以及与所述氧化物半导体层的第二区域重叠的漏电极层；以及
通过形成与所述氧化物半导体层的第三区域接触的氧化物绝缘层，将氧引入所述氧化物半导体层的所述第三区域中，
其中所述第三区域的电阻高于所述第一区域和所述第二区域中的每一个的电阻。
13.一种用于制造半导体器件的方法，包括以下步骤：
形成氧化物半导体层；
通过在氮气气氛下加热所述氧化物半导体层，进行减少所述氧化物半导体层中的氢的处理；
形成与所述氧化物半导体层的第一区域重叠的源电极层以及与所述氧化物半导体层的第二区域重叠的漏电极层；以及
形成与所述氧化物半导体层的第三区域接触的氧化物绝缘层，由此将氧从所述氧化物绝缘层引入所述氧化物半导体层的所述第三区域中，
其中所述第三区域的电阻高于所述第一区域和所述第二区域中的每一个的电阻。
14.一种用于制造半导体器件的方法，包括以下步骤：
形成氧化物半导体层；
通过在氮气气氛下加热所述氧化物半导体层，并且之后将所述氧化物半导体层冷却到等于或高于室温并且低于100℃的温度，进行减少所述氧化物半导体层中的氢的处理；
形成与所述氧化物半导体层的第一区域重叠的源电极层以及与所述氧化物半导体层的第二区域重叠的漏电极层；以及
形成与所述氧化物半导体层的第三区域接触的氧化物绝缘层，由此将氧从所述氧化物绝缘层引入所述氧化物半导体层的所述第三区域中，
其中所述第三区域的电阻高于所述第一区域和所述第二区域中的每一个的电阻。
15.根据权利要求11到14中任一权利要求所述的用于制造半导体器件的方法，其中所述氧化物半导体层的所述第三区域中的载流子浓度低于1×1018cm-3。
16.根据权利要求11到14中任一权利要求所述的用于制造半导体器件的方法，其中所述氧化物半导体层中的氢浓度低于3×1020cm-3。
17.根据权利要求11到14中任一权利要求所述的用于制造半导体器件的方法，其中所述源电极层和所述漏电极层包括选自钛和钼的材料。
18.根据权利要求11到14中任一权利要求所述的用于制造半导体器件的方法，其中所述氧化物半导体层包括晶体。
19.根据权利要求11到14中任一权利要求所述的用于制造半导体器件的方法，其中所述氧化物半导体层包括铟和锌。
20.根据权利要求11到14中任一权利要求所述的用于制造半导体器件的方法，其中所述氧化物半导体层包括选自以下所组成的组的材料：In-Sn-Zn-O基氧化物半导体、In-Al-Zn-O基氧化物半导体、Sn-Ga-Zn-O基氧化物半导体、Al-Ga-Zn-O基氧化物半导体、Sn-Al-Zn-O基氧化物半导体、In-Zn-O基氧化物半导体、In-Ga-O基氧化物半导体、Sn-Zn-O基氧化物半导体、Al-Zn-O基氧化物半导体、In-O基氧化物半导体、Sn-O基氧化物半导体和Zn-O基氧化物半导体。
21.一种半导体器件，包括氧化物半导体层，
其中，所述氧化物半导体层包括沟道形成区，并且
所述沟道形成区中的氢浓度为1×1020cm-3或更低。
22.一种半导体器件，包括氧化物半导体层，
其中，所述氧化物半导体层包括沟道形成区，并且
所述沟道形成区中的氢浓度为3×1020cm-3或更低。
23.一种半导体器件，包括氧化物半导体层，
其中，所述氧化物半导体层包括沟道形成区，
所述沟道形成区中的氢浓度为3×1020cm-3或更低，并且
所述氧化物半导体层包括晶体。
24.根据权利要求21到23中任一权利要求所述的半导体器件，其中所述氧化物半导体层包含铟和锌。
25.根据权利要求21到23中任一权利要求所述的半导体器件，其中所述沟道形成区中的所述氢浓度通过次级离子质谱法来获得。
26.根据权利要求21到23中任一权利要求所述的半导体器件，其中所述沟道形成区中的所述氢浓度为所述沟道形成区中的所述氢浓度的平均值。
27.根据权利要求21到23中任一权利要求所述的半导体器件，还包括所述氧化物半导体层之上且与所述氧化物半导体层接触的氧化物绝缘膜。
CN201911352160.1A 2009-06-30 2010-06-16 用于制造半导体器件的方法及半导体器件 Pending CN111081550A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-156410 2009-06-30
JP2009156410 2009-06-30
CN201080028690.1A CN102460713B (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080028690.1A Division CN102460713B (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法

Publications (1)

Publication Number Publication Date
CN111081550A true CN111081550A (zh) 2020-04-28

Family

ID=43410954

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201911352160.1A Pending CN111081550A (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法及半导体器件
CN201080028690.1A Active CN102460713B (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法
CN201610981924.3A Active CN106409684B (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201080028690.1A Active CN102460713B (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法
CN201610981924.3A Active CN106409684B (zh) 2009-06-30 2010-06-16 用于制造半导体器件的方法

Country Status (7)

Country Link
US (7) US8557641B2 (zh)
EP (2) EP2449594B1 (zh)
JP (12) JP5459909B2 (zh)
KR (8) KR101645146B1 (zh)
CN (3) CN111081550A (zh)
TW (6) TW201943085A (zh)
WO (1) WO2011001879A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952317A (zh) * 2020-08-04 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101645146B1 (ko) * 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102256492B1 (ko) 2009-06-30 2021-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101457837B1 (ko) 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN104835850B (zh) * 2009-07-10 2018-10-26 株式会社半导体能源研究所 半导体器件
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR101843558B1 (ko) * 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130082091A (ko) 2010-05-21 2013-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101885691B1 (ko) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US8957442B2 (en) * 2011-02-11 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JP5657434B2 (ja) * 2011-03-14 2015-01-21 富士フイルム株式会社 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012256406A (ja) * 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
TWI642193B (zh) * 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102072340B1 (ko) * 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
WO2014104267A1 (en) 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6401483B2 (ja) 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW202203465A (zh) 2013-10-10 2022-01-16 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR102169628B1 (ko) * 2013-11-26 2020-10-23 한국전자통신연구원 산화물 반도체 형성방법
CA2932446A1 (en) * 2013-12-04 2015-06-11 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
CN104810263B (zh) * 2014-01-24 2018-11-20 北大方正集团有限公司 栅氧化层的制造方法
JP6416899B2 (ja) * 2014-06-03 2018-10-31 シャープ株式会社 半導体装置およびその製造方法
US20160163869A1 (en) * 2014-12-08 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN104576656A (zh) * 2014-12-23 2015-04-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
JP6097808B2 (ja) * 2015-10-15 2017-03-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN107039298B (zh) * 2016-11-04 2019-12-24 厦门市三安光电科技有限公司 微元件的转移装置、转移方法、制造方法、装置和电子设备
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107369716B (zh) * 2017-07-17 2021-02-12 京东方科技集团股份有限公司 薄膜晶体管及制作方法、显示装置
KR102616996B1 (ko) 2017-09-05 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102840468B1 (ko) 2019-07-16 2025-07-29 삼성전자주식회사 반도체 장치
KR102410310B1 (ko) * 2021-05-03 2022-06-22 (주) 엔지온 검출 유니트 및 이를 구비하는 반도체 필름층 검사 장치 및 이를 이용한 검사 방법
CN114975079A (zh) * 2022-03-31 2022-08-30 湖北大学 一种超临界流体处理氧化铌选通管的方法
WO2025069400A1 (ja) * 2023-09-29 2025-04-03 株式会社日立ハイテク 電気特性評価方法、電気特性評価装置、電気特性評価システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165679A (ja) * 1990-10-29 1992-06-11 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2004327677A (ja) * 2003-04-24 2004-11-18 Sharp Corp 半導体膜およびその製造方法
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
US20080023698A1 (en) * 2006-07-28 2008-01-31 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2087147B (en) 1980-11-06 1985-03-13 Nat Res Dev Methods of manufacturing semiconductor devices
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3394433B2 (ja) * 1997-10-16 2003-04-07 株式会社日立製作所 アクティブマトリクス液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
TW449949B (en) 1998-09-10 2001-08-11 Rohm Co Ltd Light emitting semiconductor element and method for manufacturing the same
US7132691B1 (en) 1998-09-10 2006-11-07 Rohm Co., Ltd. Semiconductor light-emitting device and method for manufacturing the same
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100470155B1 (ko) * 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR101142996B1 (ko) * 2004-12-31 2012-05-08 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
JP5094019B2 (ja) 2005-01-21 2012-12-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
JP5171003B2 (ja) 2005-01-28 2013-03-27 株式会社半導体エネルギー研究所 半導体装置
TWI481024B (zh) * 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) * 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP4321557B2 (ja) * 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008117863A (ja) * 2006-11-01 2008-05-22 Sharp Corp 半導体素子及び表示装置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100862593B1 (ko) 2007-02-01 2008-10-09 한양대학교 산학협력단 투명 전도성 박막 및 이의 제조방법
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP2008284136A (ja) 2007-05-17 2008-11-27 Shimadzu Corp 超音波プローブ用アタッチメント及び超音波プローブ
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8686412B2 (en) * 2007-07-31 2014-04-01 Hewlett-Packard Development Company, L.P. Microelectronic device
JP5718052B2 (ja) 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
KR100882677B1 (ko) 2007-08-20 2009-02-06 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR100947748B1 (ko) * 2007-11-16 2010-03-17 광주과학기술원 Ｐ형의 전기적 특성을 갖는 아연산화물 반도체 제조방법
JP2009128761A (ja) * 2007-11-27 2009-06-11 Sharp Corp 基板装置及びその製造方法並びに表示装置
JP5183173B2 (ja) * 2007-11-29 2013-04-17 株式会社ジャパンディスプレイウェスト 光センサーおよび表示装置
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009156410A (ja) 2007-12-27 2009-07-16 Toyota Motor Corp 流量調整器、および、高圧ガス容器
WO2009139009A1 (en) 2008-05-14 2009-11-19 Valigeria Roncato S. P. A. Luggage article having a handle
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101643204B1 (ko) 2008-12-01 2016-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102257621B (zh) 2008-12-19 2013-08-21 株式会社半导体能源研究所 晶体管的制造方法
KR101608887B1 (ko) * 2009-04-17 2016-04-05 삼성전자주식회사 인버터와 그 제조방법 및 인버터를 포함하는 논리회로
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101645146B1 (ko) * 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04165679A (ja) * 1990-10-29 1992-06-11 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2004327677A (ja) * 2003-04-24 2004-11-18 Sharp Corp 半導体膜およびその製造方法
JP2007073562A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101258607A (zh) * 2005-09-06 2008-09-03 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
US20080023698A1 (en) * 2006-07-28 2008-01-31 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US20080299702A1 (en) * 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952317A (zh) * 2020-08-04 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN111952317B (zh) * 2020-08-04 2024-04-09 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
US8846460B2 (en) 2014-09-30
KR101420025B1 (ko) 2014-07-15
JP7329632B2 (ja) 2023-08-18
US20140377907A1 (en) 2014-12-25
JP2014042038A (ja) 2014-03-06
KR20200031709A (ko) 2020-03-24
CN106409684A (zh) 2017-02-15
KR101644249B1 (ko) 2016-07-29
TW201118954A (en) 2011-06-01
TWI517257B (zh) 2016-01-11
KR101645146B1 (ko) 2016-08-02
TW201943085A (zh) 2019-11-01
TW201604969A (zh) 2016-02-01
KR101915421B1 (ko) 2018-11-05
EP2449594A1 (en) 2012-05-09
JP2016146493A (ja) 2016-08-12
US8557641B2 (en) 2013-10-15
JP2013102208A (ja) 2013-05-23
TWI664737B (zh) 2019-07-01
KR101732859B1 (ko) 2017-05-04
US10796908B2 (en) 2020-10-06
KR20160093736A (ko) 2016-08-08
JP2023155269A (ja) 2023-10-20
JP6087456B2 (ja) 2017-03-01
KR20150073226A (ko) 2015-06-30
EP3573108A1 (en) 2019-11-27
US20180366326A1 (en) 2018-12-20
JP2015035611A (ja) 2015-02-19
TW201721766A (zh) 2017-06-16
US20250062121A1 (en) 2025-02-20
WO2011001879A1 (en) 2011-01-06
TWI582855B (zh) 2017-05-11
CN102460713B (zh) 2016-12-07
KR20140054445A (ko) 2014-05-08
JP5898741B2 (ja) 2016-04-06
KR20210090296A (ko) 2021-07-19
KR20170049621A (ko) 2017-05-10
JP2025087791A (ja) 2025-06-10
CN102460713A (zh) 2012-05-16
TWI699001B (zh) 2020-07-11
TWI623046B (zh) 2018-05-01
JP5622909B2 (ja) 2014-11-12
KR102458127B1 (ko) 2022-10-24
US20140011320A1 (en) 2014-01-09
US10062570B2 (en) 2018-08-28
KR20120102036A (ko) 2012-09-17
JP5459909B2 (ja) 2014-04-02
JP2019195095A (ja) 2019-11-07
JP5377779B2 (ja) 2013-12-25
US20110053322A1 (en) 2011-03-03
TW201926724A (zh) 2019-07-01
EP2449594B1 (en) 2019-08-21
CN106409684B (zh) 2020-01-21
JP2022048215A (ja) 2022-03-25
US20210366709A1 (en) 2021-11-25
TW201820641A (zh) 2018-06-01
JP2020115565A (ja) 2020-07-30
JP2011029630A (ja) 2011-02-10
JP2017076823A (ja) 2017-04-20
US20190348285A1 (en) 2019-11-14
EP2449594A4 (en) 2015-06-03
JP2018166216A (ja) 2018-10-25
KR20180120804A (ko) 2018-11-06
JP7645944B2 (ja) 2025-03-14

Similar Documents

Publication Publication Date Title
JP7645944B2 (ja) 発光表示装置
KR101747523B1 (ko) 반도체 장치 제작 방법
KR101903930B1 (ko) 반도체 장치 제조 방법
CN102473731B (zh) 制造半导体器件的方法
JP2020017750A (ja) 半導体装置
KR20170020717A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination