[go: up one dir, main page]

CN110970557A - 电容器件及其形成方法 - Google Patents

电容器件及其形成方法 Download PDF

Info

Publication number
CN110970557A
CN110970557A CN201811141437.1A CN201811141437A CN110970557A CN 110970557 A CN110970557 A CN 110970557A CN 201811141437 A CN201811141437 A CN 201811141437A CN 110970557 A CN110970557 A CN 110970557A
Authority
CN
China
Prior art keywords
layer
forming
electrode
nitride
capacitor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811141437.1A
Other languages
English (en)
Inventor
胡连峰
胡友存
杨明
卑多慧
倪百兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201811141437.1A priority Critical patent/CN110970557A/zh
Priority to US16/538,100 priority patent/US11424318B2/en
Publication of CN110970557A publication Critical patent/CN110970557A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种电容器件及其形成方法，其中方法包括：提供基底；在所述基底上形成第一层电极，所述第一层电极具有第一粗糙度；在所述第一层电极表面形成导电层，所述导电层具有第二粗糙度，所述第二粗糙度小于第一粗糙度；在所述导电层表面形成电介质层；在所述电介质层表面形成第二层电极。其中结构包括：基底，位于所述基底上的第一层电极，所述第一层电极具有第一粗糙度；位于所述第一层电极表面的导电层，所述导电层具有第二粗糙度，所述第二粗糙度小于第一粗糙度；位于所述导电层表面的电介质层；位于所述电介质层表面的第二层电极。所述方法形成的电容器件的可靠性较好。

Description

电容器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种电容器件及其形成方法。
背景技术
在现今的超大规模集成电路(Very Large Scale Integration，简称VLSI)中，电容器是常用的无源器件。通常来讲，模拟电容器已经从多晶硅-绝缘体-多晶硅(Polysilicon-Insulator-Polysilicon，简称PIP)转向金属-绝缘体-金属(Metal-Insulator-Metal，简称MIM)，这是因为在模拟射频电路中，需要更大电容密度的电容器。
提高电容密度的方法之一是降低电介质的厚度，然而电介质的厚度过低，导致电场强度过高而引发漏电流和降低击穿电压。高K金属-绝缘体-金属(High K Metal-Insulator-Metal，简称HK MIM)结构电容器因为具有单位电容密度大的特点，所以具有良好的应用前景。
然而，现有技术形成的HK MIM结构电容器在工作时容易导致漏电流，降低击穿电压，从而降低MIM电容器的可靠性。
发明内容
本发明解决的技术问题是提供一种电容器件及其形成方法，以提高电容器件的可靠性。
为解决上述技术问题，本发明实施例提供一种电容器件的形成方法，包括：提供基底；在所述基底上形成第一层电极，所述第一层电极具有第一粗糙度；在所述第一层电极表面形成导电层，所述导电层具有第二粗糙度，且所述第二粗糙度小于第一粗糙度；在所述导电层表面形成电介质层；在所述电介质层表面形成第二层电极。
可选的，所述第一层电极的材料为金属氮化物；所述第二层电极的材料为金属氮化物；所述第一层电极的厚度为100埃～1000埃；所述第二层电极的厚度为100埃～1000埃。
可选的，所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，形成所述第一层电极的工艺包括原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺；形成所述第二层电极的工艺包括原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
可选的，所述导电层的厚度为10埃～1000埃。
可选的，所述导电层的材料为金属。
可选的，所述导电层的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
可选的，形成所述导电层的工艺包括溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
可选的，形成第一层电极后，形成导电层前，还包括：对所述第一层电极表面进行第一表面处理；所述第一表面处理包括：进行清洗处理，所述清洗工艺包括湿法清洗和干法清洗中的一种或者两种组合；所述清洗处理之后，进行惰性气体处理。
可选的，形成导电层后，形成电介质层前，还包括：对所述导电层表面进行第二表面处理；所述第二表面处理包括进行还原气体处理；所述还原气体包括氢气、一氧化碳、硫化氢、甲烷和一氧化硫中的一种或者几种组合。
可选的，形成所述电介质层后，形成第二层电极前，还包括：对所述电介质层表面进行第三表面处理；所述第三表面处理包括：进行清洗处理；所述清洗工艺湿法清洗和干法清洗中一种或者两种组合。
可选的，所述电介质层的材料为高K介电材料；所述电介质层的厚度为10埃～200埃。
可选的，所述基底中具有半导体器件。
本发明还提供一种电容器件，包括：基底，位于所述基底上的第一层电极，所述第一层电极具有第一粗糙度；位于所述第一层电极表面的导电层，所述导电层具有第二粗糙度，且所述第二粗糙度小于第一粗糙度；位于所述导电层表面的电介质层；位于所述电介质层表面的第二层电极。
可选的，所述第一层电极的材料为金属氮化物；所述第二层电极的材料为金属氮化物；所述第一层电极的厚度为100埃～1000埃；所述第二层电极的厚度为100埃～1000埃。
可选的，所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
可选的，所述导电层的厚度为10埃～1000埃。
可选的，所述导电层的材料为金属。
可选的，所述导电层的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
可选的，所述电介质层的材料为高K介电材料；所述电介质层的厚度为10埃～200埃。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的电容器件的形成方法中，通过在第一层电极上沉积导电层，所述导电层的第二粗糙度小于第一层电极的第一粗糙度，从而有效减少了所述第一层电极和位于第一层电极上的导电层的表面粗糙程度，即：有效减少了下极板表面的粗糙程度。所述方法有效降低了下极板表面凸起，从而有效降低了在下极板和上极板之间的电场强度，进而能够提高电容器件的击穿电压，避免发生漏电流，有利于提高形成的电容器件的可靠性。
进一步，所述导电层的材料为金属，所述金属包括：铜、钴、镍、钛、钽、铝、钨或者铂，所述导电层具有自平坦化性能，从而导电层可以充分填充于第一层电极内的间隙，有利于平坦化第一层电极表面存在的粗糙程度，且形成平整度较好的导电层，有利于提高形成的电容器件的可靠性。
进一步，形成第一层电极后，形成导电层前，对所述第一层电极表面进行第一表面处理，所述第一表面处理有利于防止第一层电极表面污染，也有利于防止第一层电极与后续在其表面形成的导电层发生分层，进而有利于提高形成的电容器件的可靠性。
进一步，形成导电层后，形成电介质层前，对所述导电层进行第三表面处理，所述第二表面处理有利于避免导电层被氧化，进而有利于提高形成的电容器件的可靠性。
进一步，形成所述电介质层后，形成第二层电极前，对所述电介质层表面进行第三表面处理，所述第三表面处理能够防止所述电介质层表面污染，从而有利于提高形成的电容器件的可靠性。
附图说明
图1至一种电容器件的结构示意图；
图2至图9是本发明一实施例的电容器件的形成方法各步骤的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的电容器件的可靠性较差。
图1是一种电容器件的结构示意图。
请参考图1，一种电容器件，包括：基底100；位于所述基底100上的第一层电极101；位于第一层电极101表面的电介质层102；位于所述电介质层102表面的第二层电极103。
所述第一层电极101和第二层电极103的材料为金属氮化物，包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。所述金属氮化物形成的第一层电极101和第二层电极103的电学性能好且可靠性较高。在上述电容器件中，所述第一层电极101作为下极板，所述第二层电极103作为上极板，下极板和上极板之间为电介质层102，所述电介质层102厚度较小，即：下极板和上极板之间间距较小，有利于提高形成的电容器件的电容密度。然而，由于所述第一层电极101材料为金属氮化物，受所述材料晶体取向的限制，导致第一层电极101表面较粗糙，存在凸起。当所述第一层电极101和第二层电极103之间间距较小时，在第一层电极101顶部表面凸起处容易形成非常强的电场强度，导致第一层电极101凸起处易发生器件击穿，进而产生漏电流，形成的电容器件的可靠性较差。
为解决所述技术问题，本发明提供一种电容器件的形成方法，在所述基底上形成第一层电极，所述第一层电极具有第一粗糙度；在所述第一层电极表面形成导电层，所述导电层具有第二粗糙度，所述第二粗糙度小于第一粗糙度。所述方法有利于平坦化第一层电极表面的凸起，有利于提高形成的电容器件的可靠性。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明一实施例的电容器件的形成方法各步骤的结构示意图。
请参考图2，提供基底200。
在本实施例中，所述基底200为在芯片制造过程中，经过前道工序(Front End Ofthe Line，简称FEOL)后所形成的基底，其中具有前道工序(FEOL)中形成的基本半导体器件(图中未示出)，如CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)晶体管等。
在其他实施例中，衬底为进一步地经过了部分后道工序(Back End Of the Line，简称BEOL)，可进一步具有后道工序(BEOL)中形成的通孔、金属互连线以及层间介质层等，在衬底上所沉积的第一层电极可通过通孔、及接触孔电连接于衬底中的半导体器件；或者，所述基底包括氧化层、位于氧化层表面的刻蚀停止层以及位于刻蚀停止层表面的氧化层。
请参考图3，在所述基底200上形成第一层电极201，所述第一层电极201具有第一粗糙度。
所述第一层电极201的材料为金属氮化物。
所述金属氮化物材料形成的第一层电极201的电学性能较好，从而形成的电容器件的可靠性较高。
所述金属氮化物201包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
在本实施例中，所述第一层电极201的材料为氮化钛。
形成所述第一层电极201的工艺包括：原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
所述第一层电极201的厚度为100埃～1000埃。
选择所述厚度范围的第一层电极201的意义在于：若所述第一层电极201的厚度大于1000埃，则形成的电容器件整体厚度太厚，不利于后期整合工艺；若所述第一层电极201的厚度小于100埃，则容易发生器件击穿，产生漏电流，形成的电容器件的可靠性较差。
请参考图4，形成所述第一层电极201后，对所述第一层电极201表面进行第一表面处理；所述第一表面处理包括：进行清洗处理，所述清洗工艺包括湿法清洗和干法清洗中的一种或者两种组合；所述清洗处理之后，进行惰性气体处理。
在本实施例中，所述清洗处理为湿法清洗。所述湿法清洗的参数包括：去离子水。
在本实施例中，所述惰性气体处理为热氮气处理。
通过所述第一表面处理，经过去离子水的所述湿法清洗，能够有效去除第一层电极201表面的杂质，所述湿法清洗之后，经过热氮气的所述惰性气体处理，第一层电极201表面能够在热氮气的环境中较快干燥。所述第一表面处理，有利于防止第一层电极201表面污染，进而防止第一层电极201的导电性能下降，也有利于防止第一层电极201与后续在其表面形成的导电层发生分层，有利于有效改善下极板的粗糙度，进而有利于提高形成的电容器件的可靠性。
请参考图5，在所述第一层电极201表面形成导电层202，所述导电层202具有第二粗糙度，所述第二粗糙度小于第一粗糙度。
通过在第一层电极201上沉积导电层202，所述导电层202的第二粗糙度小于第一粗糙度，从而有效减少了所述第一层电极201和位于第一层电极201上的导电层202的表面粗糙程度，即：有效减少了下极板表面的粗糙程度。所述方法有效降低了下极板表面凸起，从而有效降低了在下极板和上极板之间的电场强度，进而能够提高电容器件的击穿电压，避免发生漏电流，有利于提高形成的电容器件的可靠性。
所述导电层202的材料为金属。
所述导电层202的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
所述导电层202具有自平坦化性能，有利于填充于下方的第一层电极201凸起之间的间隙，有利于平坦化第一层电极201表面存在的粗糙程度，且形成平整度较好的导电层202，进而有利于提高形成的电容器件的可靠性。
所述导电层202的形成工艺包括：溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
在本实施例中，形成所述导电层202的工艺为溅射沉积工艺。所述溅射沉积工艺形成的导电层202，一方面，导电层202均匀性较好，所述导电层202的第二粗糙度小于第一层电极201的第一粗糙度，即：形成平整度较好的导电层202，从而有效减少了所述第一层电极201和位于第一层电极201上的导电层202的表面粗糙程度，进而有利于提高形成的电容器件的可靠性；另一方面，导电层202致密性较好，有利于提高形成的电容器件的可靠性。
所述导电层202的厚度为10埃～1000埃。
选择所述厚度范围的导电层202的意义在于：若所述导电层202的厚度大于1000埃，则形成的电容器件整体厚度太厚，不利于后期整合工艺，另一方面，太厚的导电层金属在后续的刻蚀工艺中易于产生含有金属的聚合物，此种含有金属的聚合物不易去除，给器件的可靠性带来负面影响；若所述导电层202的厚度小于10埃，一方面，仍然无法充分填充于位于所述导电层下202方的第一层电极201的间隙，进而无法形成平整度较好的导电层，不利于提高形成的电容器件的可靠性；另一方面，所述导电层202的厚度太薄，容易发生器件击穿，产生漏电流，形成的电容器件的可靠性较差。
请参考图6，形成所述导电层202后，对所述导电层进行第二表面处理；所述第二表面处理包括进行还原气体处理。
所述还原气体包括氢气、一氧化碳、硫化氢、甲烷和一氧化硫中的一种或者几种组合
在本实施例中，所述还原气体为氢气。
对所述导电层202进行所述第二表面处理，所述导电层202在还原气体的环境中，有利于避免导电层202被氧化，防止导电层202的导电性能下降导致形成的电容器件的电容密度较低，进而有利于使形成的的电容器件性能较好。
请参看图7，在所述导电层202表面形成电介质层203。
所述电介质层203的材料为高K介电材料。
所述高K介电材料包括：HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4。
所述电介质层203的厚度为10埃～200埃。
形成所述电介质层203的工艺包括：原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
选择所述厚度范围的电介质层203的意义在于：若所述电介质层203的厚度大于200埃，则形成的电容器件之间的电介质层203的厚度太厚，不利于形成电容密度较大的电容器件；若所述电介质层203的厚度小于10埃，则容易发生器件击穿，产生漏电流，形成的电容器件的可靠性较差。
请参考图8，形成所述电介质层203后，对所述电介质层表面进行第三表面处理；所述第三表面处理包括：进行清洗处理；所述清洗工艺湿法清洗和干法清洗中一种或者两种组合。
在本实施例中，所述清洗工艺为湿法清洗。所述湿法清洗处理的参数包括：去离子水。
对所述电介质层203进行第三表面处理，经过去离子水的所述湿法清洗，能够有效去除所述电介质层203表面的杂质，防止所述电介质层203表面污染，从而有利于形成性能稳定的电介质层203，进而有利于提高形成的电容器件的可靠性。
请参考图9，在所述电介质层203表面形成第二层电极204。
所述第二层电极204的材料为金属氮化物。
所述金属氮化物包括氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍、氮化钴。
形成所述第二层电极204的工艺包括：原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
在本实施例中，所述第二层电极204的材料为氮化钛。
所述第二层电极201的厚度为100埃～1000埃。
选择所述厚度范围的第二层电极204的意义在于：若所述第二层电极204的厚度大于1000埃，则形成的电容器件整体厚度太厚，不利于后期整合工艺；若所述第二层电极204的厚度小于100埃，则容易发生器件击穿，产生漏电流，形成的电容器件的可靠性较差。
在本实施例中，形成所述第二层电极204后，还包括：在所述第一层电极201和第二层电极204上形成导电插塞，与后续形成的器件进行电连接。
相应的，本发明还提供一种电容器件，请继续参考图9，包括：
基底200，
位于所述基底200上的第一层电极201；
位于所述第一层电极201表面的导电层202，所述导电层202的平整度较好；
位于所述导电层202表面的电介质层203；
位于所述电介质层203表面的第二层电极204。
所述第一层电极201的材料为金属氮化物；所述第二层电极204的材料为金属氮化物。
所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
所述第一层电极201的厚度为100埃～1000埃；所述第二层电极204的厚度为100埃～1000埃。
所述导电层202材料包括：铜、钴、镍、钛、钽、铝、钨或者铂；所述导电层202的厚度为10埃～1000埃。
所述电介质层203的材料为高K介电材料；所述电介质层203的厚度为10埃～200埃。
本发明提供的电容器件，所述导电层202位于第一层电极201上，所述第一层电极201具有第一粗糙度，所述导电层202具有第二粗糙度，且第二粗糙度小于第一粗糙度，所述第一层电极201和位于第一层电极201上的导电层202的表面粗糙程度得到改善，即：有效减少了下极板表面的粗糙程度，从而有利于减小下极板和上极板之间的电场强度，进而能够提高电容器件的击穿电压，避免发生漏电流，形成的电容器件的可靠性较好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种电容器件的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一层电极，所述第一层电极具有第一粗糙度；
在所述第一层电极表面形成导电层，所述导电层具有第二粗糙度，且所述第二粗糙度小于第一粗糙度；
在所述导电层表面形成电介质层；
在所述电介质层表面形成第二层电极。
2.如权利要求1所述的电容器件的形成方法，其特征在于，所述第一层电极的材料为金属氮化物；所述第二层电极的材料为金属氮化物；所述第一层电极的厚度为100埃～1000埃；所述第二层电极的厚度为100埃～1000埃。
3.如权利要求2所述的电容器件的形成方法，其特征在于，所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
4.如权利要求1所述的电容器件的形成方法，其特征在于，形成所述第一层电极的工艺包括原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺；形成所述第二层电极的工艺包括原子层沉积工艺、等离子体化学气相沉积工艺、低压化学气相沉积工艺、溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
5.如权利要求1所述的电容器件的形成方法，其特征在于，所述导电层的厚度为10埃～1000埃。
6.如权利要求1所述的电容器件的形成方法，其特征在于，所述导电层的材料为金属。
7.如权利要求7所述的电容器件的形成方法，其特征在于，所述导电层的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
8.如权利要求1所述的电容器件的形成方法，其特征在于，形成所述导电层的工艺包括溅射沉积工艺、离子束沉积工艺或者离子束辅助沉积工艺。
9.如权利要求1所述的电容器件的形成方法，其特征在于，形成第一层电极后，形成导电层前，还包括：对所述第一层电极表面进行第一表面处理；
所述第一表面处理包括：进行清洗处理，所述清洗工艺包括湿法清洗和干法清洗中的一种或者两种组合；所述清洗处理之后，进行惰性气体处理。
10.如权利要求1所述的电容器件的形成方法，其特征在于，形成导电层后，形成电介质层前，还包括：对所述导电层表面进行第二表面处理；所述第二表面处理包括进行还原气体处理；所述还原气体包括氢气、一氧化碳、硫化氢、甲烷和一氧化硫中的一种或者几种组合。
11.如权利要求1所述的电容器件的形成方法，其特征在于，形成所述电介质层后，形成第二层电极前，还包括：对所述电介质层表面进行第三表面处理；所述第三表面处理包括：进行清洗处理；所述清洗工艺湿法清洗和干法清洗中一种或者两种组合。
12.如权利要求1所述的电容器件的形成方法，其特征在于，所述电介质层的材料为高K介电材料；所述电介质层的厚度为10埃～200埃。
13.如权利要求1所述的电容器件的形成方法，其特征在于，所述基底中具有半导体器件。
14.一种电容器件，其特征在于，包括：
基底，
位于所述基底上的第一层电极，所述第一层电极具有第一粗糙度；
位于所述第一层电极表面的导电层，所述导电层具有第二粗糙度，且所述第二粗糙度小于第一粗糙度；
位于所述导电层表面的电介质层；
位于所述电介质层表面的第二层电极。
15.如权利要求14所述的电容器件，其特征在于，所述第一层电极的材料为金属氮化物；所述第二层电极的材料为金属氮化物；所述第一层电极的厚度为100埃～1000埃；所述第二层电极的厚度为100埃～1000埃。
16.如权利要求15所述的电容器件，其特征在于，所述金属氮化物包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍或者氮化钴。
17.如权利要求14所述的电容器件，其特征在于，所述导电层的厚度为10埃～1000埃。
18.如权利要求14所述的电容器件，其特征在于，所述导电层的材料为金属。
19.如权利要求18所述的电容器件，其特征在于，所述导电层的材料包括：铜、钴、镍、钛、钽、铝、钨或者铂。
20.如权利要求14所述的电容器件，其特征在于，所述电介质层的材料为高K介电材料；所述电介质层的厚度为10埃～200埃。
CN201811141437.1A 2018-09-28 2018-09-28 电容器件及其形成方法 Pending CN110970557A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811141437.1A CN110970557A (zh) 2018-09-28 2018-09-28 电容器件及其形成方法
US16/538,100 US11424318B2 (en) 2018-09-28 2019-08-12 Capacitor devices and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811141437.1A CN110970557A (zh) 2018-09-28 2018-09-28 电容器件及其形成方法

Publications (1)

Publication Number Publication Date
CN110970557A true CN110970557A (zh) 2020-04-07

Family

ID=69946121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811141437.1A Pending CN110970557A (zh) 2018-09-28 2018-09-28 电容器件及其形成方法

Country Status (2)

Country Link
US (1) US11424318B2 (zh)
CN (1) CN110970557A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970557A (zh) * 2018-09-28 2020-04-07 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法
CN113394341B (zh) 2020-03-13 2024-07-26 联华电子股份有限公司 金属-绝缘层-金属电容器及其制作方法
CN117004940A (zh) * 2023-07-03 2023-11-07 宁波市江北九方和荣电气有限公司 一种电容器喷金方法及电容器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305654A (ja) * 2006-05-09 2007-11-22 Nec Corp 半導体装置及びその製造方法
CN103165441A (zh) * 2011-12-14 2013-06-19 中芯国际集成电路制造(上海)有限公司 一种High K栅极电介质/金属层叠栅极制作方法
CN107077967A (zh) * 2014-08-26 2017-08-18 株式会社村田制作所 电容器及其生产工艺

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054328A (en) * 1996-12-06 2000-04-25 International Business Machines Corporation Method for cleaning the surface of a dielectric
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
JP2002076293A (ja) * 2000-09-01 2002-03-15 Matsushita Electric Ind Co Ltd キャパシタ及び半導体装置の製造方法
JP2003115576A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
US7018893B1 (en) * 2004-12-15 2006-03-28 Infineon Technologies, Ag Method for fabricating bottom electrodes of stacked capacitor memory cells
JP5956106B2 (ja) * 2010-08-27 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106128939B (zh) * 2016-08-01 2018-10-26 上海华虹宏力半导体制造有限公司 处理异常mim电容介质层的方法
CN110970557A (zh) * 2018-09-28 2020-04-07 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305654A (ja) * 2006-05-09 2007-11-22 Nec Corp 半導体装置及びその製造方法
CN103165441A (zh) * 2011-12-14 2013-06-19 中芯国际集成电路制造(上海)有限公司 一种High K栅极电介质/金属层叠栅极制作方法
CN107077967A (zh) * 2014-08-26 2017-08-18 株式会社村田制作所 电容器及其生产工艺

Also Published As

Publication number Publication date
US20200105865A1 (en) 2020-04-02
US11424318B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
US9825117B2 (en) MIM/RRAM structure with improved capacitance and reduced leakage current
TWI515889B (zh) 去耦電容元件、系統單晶片元件、與製程相容的去耦電容之形成方法
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US10854708B2 (en) Capacitor having multiple graphene structures
US8110861B1 (en) MIM capacitor high-k dielectric for increased capacitance density
CN110970557A (zh) 电容器件及其形成方法
US9269761B2 (en) Metal-insulator-metal capacitor
US10497773B2 (en) Method to improve MIM device performance
CN112018241B (zh) 半导体结构及其形成方法
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
CN111952287A (zh) 电容器件及其形成方法
US9887258B2 (en) Method for fabricating capacitor
CN116581101A (zh) 集成芯片结构及其形成方法
US20240407273A1 (en) Resistive memory device and manufacturing method thereof
CN115206929B (zh) 半导体结构和半导体结构的形成方法
JPH05299584A (ja) 薄膜容量素子及び半導体記憶装置
US20250040159A1 (en) Metal-insulator-metal capacitor structure and method form forming same
CN115377053B (zh) 半导体器件及其形成方法
US7364968B2 (en) Capacitor in semiconductor device and manufacturing method
CN120033184A (zh) 半导体结构及其形成方法
TWI575545B (zh) 電容器的製造方法
CN114496976A (zh) 半导体结构及其形成方法
CN119072225A (zh) 半导体结构及其形成方法
KR20060062757A (ko) 엠아이에스 캐패시터의 제조 방법
CN117279491A (zh) 提高mim电容结构tddb的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination