[go: up one dir, main page]

CN110797395A - 掺杂型金属氧化物半导体及薄膜晶体管与应用 - Google Patents

掺杂型金属氧化物半导体及薄膜晶体管与应用 Download PDF

Info

Publication number
CN110797395A
CN110797395A CN201910896373.4A CN201910896373A CN110797395A CN 110797395 A CN110797395 A CN 110797395A CN 201910896373 A CN201910896373 A CN 201910896373A CN 110797395 A CN110797395 A CN 110797395A
Authority
CN
China
Prior art keywords
oxide
thin film
indium tin
oxide semiconductor
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910896373.4A
Other languages
English (en)
Inventor
徐苗
徐华
吴为敬
陈为峰
王磊
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yonghang Technology Co ltd
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201910896373.4A priority Critical patent/CN110797395A/zh
Priority to US16/678,116 priority patent/US11894467B2/en
Publication of CN110797395A publication Critical patent/CN110797395A/zh
Priority to JP2021543119A priority patent/JP7424658B2/ja
Priority to PCT/CN2020/114043 priority patent/WO2021052218A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种掺杂型金属氧化物半导体，该掺杂型金属氧化物半导体为掺杂有稀土氧化物的氧化铟锡或氧化铟锡锌半导体，该掺杂型金属氧化物半导体可以在较低的氧化镱或氧化镨掺杂浓度下，有效抑制薄膜中的氧空位浓度，其迁移率可以保持在较高的值；关键的，形成的薄膜能避免光照对I‑V特性和稳定性的影响，大幅度提高金属氧化物半导体器件在光照下的稳定性。本发明还提供该掺杂型金属氧化物半导体的薄膜晶体管与应用。

Description

掺杂型金属氧化物半导体及薄膜晶体管与应用
技术领域
本发明涉及半导体制造领域，尤其涉及平板显示和探测器应用中的金属氧化物半导体薄膜晶体管背板制作所用的材料和器件结构，具体涉及一种掺杂型金属氧化物半导体及薄膜晶体管与应用。
背景技术
对于现有的金属氧化物半导体体系中，In3+离子的5s轨道是主要的电子输运通道。但是由于In离子与O离子成键后的断键能较低，所以在单纯的In2O3薄膜中存在大量的氧空位缺陷。而氧空位是导致金属氧化物薄膜晶体管稳定性劣化的主要原因。通常，需要掺杂与In3+离子数量相当的Zn2+离子使金属氧化物薄膜保持非晶特性。
Sn4+离子主要是利用Sn-O键化学惰性的特性，提供抗酸刻蚀的能力。但是由于In、Sn、Zn离子与O离子成键后的断键能较低，所以在单纯的ITZO薄膜中存在大量的氧空位缺陷。而氧空位是导致金属氧化物薄膜晶体管稳定性劣化的主要原因。而且，Sn在薄膜中通常会作为电子的载流子来源，进一步增加了薄膜的载流子浓度。因此，目前常用的ITZO材料存在电学稳定性较差问题，特别是光照下的稳定性有待提高。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供能有效提高氧化物半导体的电学稳定性尤其是光照条件下的电学稳定性的掺杂型金属氧化物半导体。
本发明的目的之二在于提供包含该掺杂型金属氧化物半导体的薄膜晶体管。
本发明的目的之三在于提供该薄膜晶体管的应用。
本发明的目的之一采用如下技术方案实现：
掺杂型金属氧化物半导体，该掺杂型金属氧化物半导体为掺杂有稀土氧化物的氧化铟锡或氧化铟锡锌；
所述稀土氧化物为氧化镨和/或氧化镱，镨和/或镱与氧化铟锡或氧化铟锡锌的掺杂摩尔比为0.002-0.4∶1；
所述掺杂型金属氧化物半导体存在光生载流子快速复合中心。
即本发明提供的掺杂型金属氧化物半导体是基于氧化铟锡的复合半导体，氧化镨或氧化镱可以在较低的掺杂量实现对氧空位的抑制，可以使氧化铟锡或氧化铟锌锡在具有较高的迁移率的基础上，提高氧化铟锡或氧化铟锌锡在光照条件下的稳定性。
进一步地，所述氧化铟锡中，In和Sn的摩尔比为2-5∶1。氧化铟锡具有较佳的迁移率，可在掺杂较高比例的镱或镨后，如达到0.4摩尔比的掺杂比后，迁移率仍然维持在10cm2·V-1·s-1。进一步地，掺杂型金属氧化物半导体中，氧化铟锡锌中In、Sn、Zn三种金属元素的原子比例关系如下：0.2≤In/(In+Sn+Zn)≤0.8，0.2≤Sn/(In+Sn+Zn)≤0.4，0≤Zn/(In+Sn+Zn)≤0.5。示例性地，氧化铟锡锌中，各氧化物的摩尔比如下，In2O3∶SnO2∶ZnO＝1.5∶2∶5(mol)，即In∶Sn∶Zn＝3∶2∶5(mol)；或In2O3∶SnO2∶ZnO＝1∶2∶1(mol)，即In∶Sn∶Zn＝2∶2∶1(mol)；或In2O3∶SnO2∶ZnO＝2∶3∶3(mol)，即In∶Sn∶Zn＝4∶3∶3(mol)。该范围内的氧化铟锡锌可以保证在掺杂不高于0.1摩尔的镨或镱后，迁移率不低于10cm2·V-1·s-1。
进一步地，所述镨和/或镱与氧化铟锡或氧化铟锡锌的掺杂摩尔比为0.02-0.40∶1。即在该掺杂范围内，可使用氧化镨或氧化镱表现出较佳的对光生电流特征的抑制性，同时，又能使金属氧化物半导体操持较佳的迁移率。更优选地，所述掺杂型金属氧化物半导体中镨和/或镱的掺杂摩尔比为0.10-0.20∶1。在该范围内，掺杂型金属氧化物半导体的迁移率相对较高、电流开关比在107-109的数量级左右，同时光稳定性优异。
本发明的目的之二采用如下技术方案实现：
薄膜晶体管，包括有源层，所述有源层由上述的掺杂型金属氧化物半导体经物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、激光沉积工艺或者溶液法制备而成。
即本发明还提供基于该掺杂型金属氧化物半导体制得的有源层形成的薄膜晶体管。进一步地，该薄膜晶体管在光照和非光照条件下开启电压变化△Von小于2V。或进一步地，该薄膜晶体管在光照和非光照条件下阈值电压变化△Von小于1V。
进一步地，所述有源层经磁控溅射工艺制备而成，所述有源层经磁控溅射物理气相沉淀工艺制备而成，溅射气压为0.1-0.6Pa，溅射氛围中氧气体积占比为10-50％，衬底温度为室温至300℃。具体地，采用单靶材溅射或共溅射的方式，在该溅射条件下，可以沉积得到质地均匀、附着力佳、薄膜质地佳的有源层。
优选地，采用单靶材磁控溅射方式制备薄膜晶体管的有源层。进一步地，还包括基板、栅极、栅绝缘层、源漏极和钝化层，所述薄膜晶体管采用刻蚀阻挡型结构或自对准型结构。
进一步地，所述钝化层为氧化硅薄膜，或氮化硅和氧化硅薄膜组成的叠层结构。
进一步地，还包括基板、栅极、栅绝缘层、源漏极和钝化层，所述薄膜晶体管采用背沟道刻蚀型结构，采用铝酸基刻蚀液。
进一步地，所述钝化层为氮化硅薄膜或氮化硅-氧化硅叠层结构。
进一步地，基板可以是刚性的碱玻璃、无碱玻璃、石英玻璃和硅基板，或者是柔性的聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚苯乙烯(PS)、聚矾醚(PES)或者金属薄片。
进一步地，所述栅极可以是透明导电氧化物、石墨烯、金属-氧化物半导体叠层或金属-金属叠层。其中，透明导电氧化物包括ITO、AZO、GZO、IZO、ITZO、FTO、金属-氧化物半导体叠层包括ITO/Ag/ITO、IZO/Ag/IZO、金属-金属叠层包括Mo/Al/Mo、Ti/Al/Ti。
栅极的制备方法可以是溅射法、电镀、热蒸发和其他的沉积方式，优选溅射沉积方式，因为该方式制备的薄膜和基板的粘附性好、均匀性优异、可以大面积制备。
其中，栅绝缘层可以是氧化硅、氮化硅、氧化铝、氧化钽、氧化铪、氧化钇或高分子有机膜层中的一种或两种以上的叠设。其中，采栅绝缘层可以是多种绝缘膜叠设而成，一方面可以形成更好的绝缘特性，另一方面可以改善有源层和栅绝缘层的界面特性。而且，该栅绝缘层的制备方式多样，可以是物理气相沉积、化学气相沉积、原子层沉积、激光沉积、阳极氧化或溶液法等方式制备。
另外，还需注意的是，在制备背沟道刻蚀型结构的器件中，源漏电极和有源层需要有合适的刻蚀选择比，否则无法实现器件的制备。较优的刻蚀液为双氧水基刻蚀液，主要是因为本发明的掺杂型金属氧化物半导体能有效抵抗湿法双氧水基刻蚀液的刻蚀，其和金属(如钼、钼合金、钼/铜、钛/铜等)具有很高的刻蚀选择比，该金属氧化物半导体层基本不受刻蚀液的影响，所制备的器件性能优异，稳定性好。
需要特别指出的是，本发明的源漏电极刻蚀液可以使用较强的铝酸基刻蚀液，因为本发明的掺杂型金属氧化物半导体对铝酸基等强酸具有较好的抗刻蚀特性。
本发明的目的之三采用如下技术方案实现：
上述的薄膜晶体管在显示面板或探测器中的应用。
本发明的原理如下：
本发明的掺杂型金属氧化物半导体，通过使用与O2-离子之间的键能高达753.0(ΔHf298，kJ/mol)的氧化镨和715.1(ΔHf298，kJ/mol)的氧化镱对氧化铟锡或氧化铟锡锌半导体进行掺杂，只需要少量的稀土离子的掺杂，便可以有效的抑制氧化物半导体薄膜中的氧空位浓度。因此，在相当数量的氧空位浓度条件下，其掺杂浓度可以大幅降低，有利于保持In离子5s轨道的重叠程度，从而对材料的迁移率的影响降低。该新型的镨离子或镱离子掺杂的掺杂型金属氧化物半导体，器件迁移率可以高达30cm2/vs。
相比现有技术，本发明的有益效果在于：
本发明提供一种氧化镨或氧化镱掺杂型金属氧化物半导体，可以在相对较低的掺杂浓度下，有效抑制薄膜中的氧空位浓度，本发明的掺杂型金属氧化物半导体可以是氧化铟锡、氧化铟锡锌半导体；相比于传统的氧化铟锡锌半导体，器件的迁移率基本上不受影响；
本发明提供的掺杂型金属氧化物半导体，掺杂氧化镨或氧化镱后，会在能带的靠近费米能级±0.3eV范围内形成光生载流子的复合中心。这些复合中心，能提供光生载流子的快速复合通道，避免其对I-V特性以及稳定性的影响。进而大幅提高金属氧化物半导体器件在光照下的稳定性。
附图说明
图1为实施例9和实施例10的薄膜晶体管结构示意图；
图2为实施例11的薄膜晶体管结构示意图；
图3为实施例12的薄膜晶体管结构示意图；
图4为实施例9的光生电流特性和负偏压光照稳定性曲线；
图5为实施例10的光生电流特性和负偏压光照稳定性曲线；
图6为实施例11的光生电流特性和负偏压光照稳定性曲线；
图7为实施例12的光生电流特性和负偏压光照稳定性曲线；
图8为对实施例7中的未掺杂(y＝0)和掺杂(y＝0.1)镨的氧化铟锡锌薄膜进行PL光谱和寿命测试的表征结果。
图中，各附图标记：01、基板；02、栅极；03、栅绝缘层；04、有源层；05、刻蚀阻挡层；06-1、源极；06-2、漏极；07、钝化层；08、缓冲层；09、间隔层。
具体实施方式
下面，结合附图和具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
以下是本发明具体的实施例，在下述实施例中所采用的原材料、设备等除特殊限定外均可以通过购买方式获得。
实施例1：氧化镱掺杂氧化铟锡半导体材料
一组掺杂型金属氧化物半导体，该组掺杂型金属氧化物半导体为：在氧化铟锡(ITO)中掺入氧化镱作为光稳定剂，形成氧化镱掺杂氧化铟锡(Yb∶ITO)的半导体材料。
其中，氧化铟锡中，In2O3∶SnO2＝2∶1(mol)；即In、Sn的摩尔比为In∶Sn＝4∶1；在氧化镱掺杂氧化铟锡中，镱与氧化铟锡的摩尔比依次为0.002、0.020、0.100、0.200、0.40和0.60。
实施例2：氧化镱掺杂氧化铟锡锌半导体材料
一组掺杂型金属氧化物半导体，该组掺杂型金属氧化物半导体为：在氧化铟锡锌(ITZO)中掺入氧化镱作为光稳定剂，形成氧化镱掺杂氧化铟锡锌(Yb∶ITZO)的半导体材料。
在氧化铟锡锌中，In2O3∶SnO2∶ZnO＝1.5∶2∶5(mol)；即In、Sn、Zn的摩尔比为In∶Sn∶Zn＝3∶2∶5；在氧化镱掺杂氧化铟锡锌中，镱与氧化铟锡锌的摩尔比分别为0.002、0.020、0.100、0.200、0.40和0.60。
实施例3：氧化镨掺杂氧化铟锡锌半导体材料
一种掺杂型金属氧化物半导体，该掺杂型金属氧化物半导体为：在氧化铟锡锌(ITZO)中掺入氧化镨作为光稳定剂，形成氧化镨掺杂氧化铟锡锌(Pr∶ITZO)的半导体材料。
在氧化铟锡锌中，In、Sn、Zn的摩尔比为In∶Sn∶Zn＝2∶2∶1；在氧化镨掺杂氧化铟锡锌中，镨与氧化铟锡锌的摩尔比分别为0.002、0.020、0.100、0.200、0.40和0.60。
实施例4：氧化镨掺杂氧化铟锡锌半导体材料
一组掺杂型金属氧化物半导体，该组掺杂型金属氧化物半导体为：在氧化铟锡锌(ITZO)中掺入氧化镨作为光稳定剂，形成氧化镨掺杂氧化铟锡锌(Pr∶ITZO)的半导体材料。
在氧化铟锡锌中，In、Sn、Zn的摩尔比为In∶Sn∶Zn＝4∶3∶3；在氧化镨掺杂氧化铟锡锌中，镨与氧化铟锡锌的摩尔比分别为0.002、0.020、0.100、0.200、0.40和0.60。
实施例5：氧化镱掺杂氧化铟锡薄膜
一组金属氧化物半导体薄膜，该组金属氧化物半导体薄膜由实施例1的氧化镱掺杂氧化铟锡半导体材料经磁控溅射而成。
该组金属氧化物半导体薄膜采用氧化铟锡(ITO，y＝0)和氧化镱掺杂的氧化铟锡(Yb∶ITO，y＝0.60)两个陶瓷靶材，采用共溅射的方式制备薄膜。通过调整两个靶材的溅射功率从而实现不同成分比例的薄膜制备。
其中氧化铟锡靶材的成分比例为In2O3∶SnO2＝2∶1(mol)，标记为In(4)Sn(1)；氧化镱掺杂的氧化铟锡靶材比例为Yb∶In(4)Sn(1)＝0.60∶1.00(mol)，也即，通过调整以上两个靶材的溅射功率可以获得一系列镱含量的薄膜，本实施例中镱和氧化铟锡的掺杂摩尔比y分别等于0.002、0.020、0.100、0.200、0.40和0.60。
薄膜的厚度均为30nm，溅射气氛中氧含量为20％，溅射气压为0.5Pa。薄膜的成分比例通过X射线光电子能谱并结合透视电镜等表征结果进行标定，部分极少含量的薄膜通过溅射功率推理得知。
实施例6：氧化镱掺杂氧化铟锡锌薄膜
一组金属氧化物半导体薄膜，该组金属氧化物半导体薄膜由实施例2的氧化镱掺杂氧化铟锡锌半导体材料经磁控溅射而成。
该组氧化镱掺杂氧化铟锡锌薄膜是利用氧化铟锡锌(ITZO，y＝0)和氧化镱掺杂的氧化铟锡锌(Yb∶ITZO，y＝0.60)两个陶瓷靶材，采用共溅射的方式制备薄膜。通过调整两个靶材的溅射功率从而实现不同成分比例的薄膜制备。其中氧化铟锡锌靶材的成分比例为In2O3∶SnO2∶ZnO＝1.5∶2∶5(mol)，标记为In(3)Sn(2)Zn(5)；氧化镱掺杂的氧化铟锡锌靶材比例为Yb∶In(3)Sn(2)Zn(5)＝0.60∶1.00(mol)，也即，通过调整以上两个靶材的溅射功率可以获得一系列镱含量的薄膜，本实施例中镱和氧化铟锡锌的掺杂摩尔比分别等于0.002、0.020、0.100、0.200、0.40和0.60。
需要指出的是，薄膜的厚度均为40nm，溅射气氛中氧含量为20％，溅射气压为0.5Pa；薄膜沉积后在高温烘箱350℃空气气氛下退火30分钟。薄膜的成分比例通过X射线光电子能谱并结合透视电镜等表征结果进行标定，部分极少含量的薄膜通过溅射功率推理得知。
实施例7：氧化镨掺杂氧化铟锡锌薄膜
一组金属氧化物半导体薄膜，该组金属氧化物半导体薄膜由实施例3的氧化镨掺杂氧化铟锡锌半导体材料经磁控溅射而成。
该组氧化镨掺杂氧化铟锡锌薄膜是利用氧化铟锡锌(ITZO，y＝0)和氧化镨掺杂的氧化铟锡锌(Pr∶ITZO，y＝0.60)两个陶瓷靶材，采用共溅射的方式、通过调整两个靶材的溅射功率从而实现不同成分比例的薄膜制备。其中氧化铟锡锌靶材的成分比例为In∶Sn∶Zn＝2∶2∶1(mol)，标记为In(2)Sn(2)Zn(1)；氧化镨掺杂的氧化铟锡锌靶材比例为Pr∶In(2)Sn(2)Zn(1)＝0.60∶1.00(mol)，也即，通过调整以上两个靶材的溅射功率可以获得一系列镨含量的薄膜，本实施例中镨和氧化铟锡锌的掺杂摩尔比y分别等于0.002、0.020、0.100、0.200、0.40和0.60。
该组氧化镨掺杂氧化铟锡锌薄膜的厚度均为30nm，溅射气氛中氧含量为20％，溅射气压为0.5Pa，衬底温度设置为室温。薄膜的成分比例通过X射线光电子能谱并结合透视电镜等表征结果进行标定，部分极少含量的薄膜通过溅射功率推理得知。
实施例8：氧化镨掺杂氧化铟锡锌薄膜
一组金属氧化物半导体薄膜，该组金属氧化物半导体薄膜由实施例4的氧化镨掺杂氧化铟锡锌半导体材料经溶液法制备而成。
该组氧化镨掺杂氧化铟锡锌薄膜是通过溶液法制备，具体制备方式如下：
(1)首先，按比例称取一定量的硝酸铟、氯化锡和硝酸锌(三者原子摩尔比为In∶Sn∶Zn＝4∶3∶3mol)，配置氧化铟锡锌基体溶液，标记为In(4)Sn(3)Zn(3)，即y＝0；然后再根据具体的实验需要掺入一定量的硝酸镨，配置不同镨含量的氧化镨掺杂氧化铟锡锌混合溶液；本实施例中，镨和氧化铟锡锌的掺杂摩尔比y分别等于0.002、0.020、0.100、0.200、0.40和0.60。其次，分别在各混合溶液中加入乙醇胺、醋酸和溶剂乙二醇单甲醚，于常温下搅拌12h，静置老化12h，过滤得到前驱体溶液(淡黄色透明溶液，其中铟、锡、锌和镨的总浓度为0.06mol/L，乙醇胺浓度为1.2mol/L，醋酸浓度为1.3mol/L)；
(2)将需要制备有源层的衬底先用UV处理30min，提高表面黏附力，然后将片子放在旋涂机上，使用移液枪移取60μL步骤(1)得到的前驱体溶液，滴涂在片子上，静止20s；启动旋涂机，前期转速为500rpm，时间为3s，后期转速为3000rpm，时间为40s，使前驱体溶液均匀涂覆在片子上；然后先在120℃下前烘退火10min，再在500℃下后烘退火120min，得到镨掺杂的氧化铟锡锌薄膜(命名为Pr∶ITZO)，薄膜厚度均为40nm。
实施例9：薄膜晶体管
一组薄膜晶体管，采用刻蚀阻挡型结构，其结构示意图如图1所示，设置有：基板01、位于基板01之上的栅极02、位于基板01和栅极02之上的栅绝缘层03、覆盖在栅绝缘层03上表面并与栅极02对应的有源层04、刻蚀阻挡层05、相互间隔并与有源层04的两端电性相连的源极06-1和漏极06-2以及钝化层07。
其中，有源层04为实施例5所述的薄膜形成的有源层04；
基板01为玻璃衬底，其上覆盖有缓冲层氧化硅；栅极02的材料为磁控溅射方式制备的钼铝钼(Mo/Al/Mo)金属叠层结构，厚度为50/200/50nm；
栅绝缘层03为化学气相沉积方式制备的氮化硅(Si3N4)和氧化硅(SiO2)的叠层，厚度为250/50nm；其中氮化硅在下层和栅极02接触，氧化硅在上层和有源层04接触。
刻蚀阻挡层05和钝化层07的材料为化学气相沉积方式制备的氧化硅(SiO2)薄膜，厚度均为300nm，沉积温度为250℃。
源极06-1以及漏极06-2的材料为金属钼铝钼(Mo/Al/Mo)叠层结构，厚度为50/200/50nm。
实施例10：薄膜晶体管
一组薄膜晶体管，采用刻蚀阻挡型结构，其结构示意图如图1所示，设置有：基板01、位于基板01之上的栅极02、位于基板01和栅极02之上的栅绝缘层03、覆盖在栅绝缘层03上表面并与栅极02对应的有源层04、刻蚀阻挡层05、相互间隔并与有源层04的两端电性相连的源极06-1和漏极06-2、钝化层07。
其中，有源层04的薄膜为实施例6所述的薄膜；
基板01为玻璃衬底，其上覆盖有缓冲层氧化硅。栅极02的材料为磁控溅射方式制备的钼铝钼(Mo/Al/Mo)金属叠层结构，厚度为50/200/50nm。
栅绝缘层03为化学气相沉积方式制备的氮化硅(Si3N4)和氧化硅(SiO2)的叠层，厚度为250/50nm；其中氮化硅在下层和栅极02接触，氧化硅在上层和有源层04接触。
刻蚀阻挡层05和钝化层07的材料为化学气相沉积方式制备的氧化硅(giO2)薄膜，厚度均为300nm，沉积温度为230℃。
源极06-1以及漏极06-2的材料为金属钼铝钼(Mo/Al/Mo)叠层结构，厚度为50/200/50nm。
实施例11：薄膜晶体管
一组薄膜晶体管，为背沟道刻蚀型结构，其结构示意图如图2所示，设置有：基板01、位于基板01之上的栅极02、位于基板01和栅极02之上的栅绝缘层03、覆盖在栅绝缘层03上表面并与栅极02对应的有源层04、相互间隔并与有源层04的两端电性相连的源极06-1和漏极06-2、钝化层07。
基板01为硬质无碱玻璃衬底，其上覆盖有缓冲层氧化硅。
栅极02的材料为磁控溅射方式制备的金属钼/铝/钼(Mo/Al/Mo)叠层结构，厚度为50/200/50nm。
栅绝缘层03为化学气相沉积方式制备的氮化硅(Si3N4)和氧化硅(SiO2)的叠层，厚度为250/50nm，其中氮化硅在下层和栅极02接触，氧化硅在上层和有源层04接触。
有源层04为实施例7得到的薄膜；
源极06-1以及漏极06-2的材料为金属钼铝钼(Mo/Al/Mo)叠层结构，厚度为50/200/50nm，其采用商用的铝酸基刻蚀液进行图案化，由于本发明的有源层对强酸有良好的抗刻蚀特性，其对有源层04的损伤较小，能实现优异的刻蚀选择比；而且无明显的刻蚀残余。
钝化层07的材料为化学气相沉积方式制备的氧化硅(SiO2)，厚度为300nm，沉积温度为250℃。
实施例12：薄膜晶体管
一组薄膜晶体管，为自对准型结构，其结构示意图如图3所示，设置有：基板01、缓冲层08、有源层04、位于有源层04之上的栅绝缘层03以及栅极02、覆盖在有源层04和栅极02上表面的间隔层09、在间隔层09之上并与有源层04的两端电性相连的源极06-1和漏极06-2。
基板01为硬质玻璃衬底。
缓冲层08为等离子增强化学气相沉积方式制备的氧化硅。
有源层04为实施例8的薄膜。
栅绝缘层03为氧化硅，厚度为300nm；栅极02为磁控溅射方式制备的钼/铜(Mo/Cu)叠层结构，厚度为200/20nm。
间隔层09为的氧化硅/氮化硅的叠层结构，厚度为200/100nm。
源极06-1以及漏极06-2的材料为磁控溅射方式制备的钼/铜(Mo/Cu)叠层结构，厚度为200/20nm。
在实施例9-12中，薄膜晶体管的各功能层的材质和制备方法如下所示。
本发明中的基板没有特别限制，可以使用本领域中公知的基板。如：硬质的碱玻璃、无碱玻璃、石英玻璃、硅基板等；亦可为可弯曲的聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)、聚丙烯(PP)、聚苯乙烯(PS)、聚矾醚(PES)或者金属薄片等。
本发明中的栅极材料没有特别限定，其可在本领域公知的材料中任意选取。如：透明导电氧化物(ITO、AZO、GZO、IZO、ITZO、FTO等)、石墨烯、金属(Mo、Al、Cu、Ag、Ti、Au、Ta、Cr、Ni等)及其合金、以及金属和氧化物(ITO/Ag/ITO、IZO/Ag/IZO等)、金属和金属叠设(Mo/Al/Mo、Ti/Al/Ti等)形成的复合导电薄膜。
栅极薄膜的制备方法可以是溅射法、电镀、热蒸发和其他的沉积方式，优选溅射沉积方式，因为该方式制备的薄膜和基板的粘附性好、均匀性优异、可以大面积制备。
这里，具体用哪种结构的栅极需要根据所需要达到的技术参数而定，如透明显示中需要用到透明电极，其可由单层的ITO作为栅极，亦可由ITO/Ag/ITO作为栅极。另外，特殊领域的应用中需要有高温工艺，那栅电极可以选择可以抵抗高温的金属合金薄膜。
本发明中的栅绝缘层材料没有特别限定，其可在本领域公知的材料中任意选取。如：氧化硅、氮化硅、氧化铝、氧化钽、氧化铪、氧化钇、以及高分子有机膜层等。
需要指出的是，这些栅绝缘层薄膜的组分可以与理论上的化学计量比不一致。另外，栅绝缘层可以是多种绝缘膜叠设而成，一方面形成更好的绝缘特性，另一方面可以改善有源层和栅绝缘层的界面特性。而且，该栅绝缘层的制备方式多样，可以是物理气相沉积、化学气相沉积、原子层沉积、激光沉积、阳极氧化或溶液法等方式制备。
本申请提供的有源层的厚度范围可以选自5nm至100nm，优选为20-40nm。形成有源层的金属氧化物半导体薄膜的载流子浓度小于5×1019cm-3。
有源层薄膜的图案化工艺采用光刻工艺、并结合湿法刻蚀的方式进行。湿法刻蚀采用的刻蚀液包括：磷酸、硝酸和冰醋酸的混合液，商用的草酸基刻蚀液，稀盐酸刻蚀液，以及氢氟酸等刻蚀液。
源漏电极薄膜的图案化工序采用光刻工艺、并结合湿法或干法的刻蚀方式进行。湿法刻蚀采用的刻蚀液包括：磷酸、硝酸和冰醋酸的混合液或者基于双氧水的混合液。干法刻蚀示例性的，可以选择等离子刻蚀工艺，刻蚀气体包括氯基或氟基气体。
掺杂型金属氧化物半导体采用真空磁控溅射工艺过程中，可选单靶材溅射或多靶材共溅射，优选为单靶材溅射。
因为单靶材溅射可以提供重复性更好、更稳定的薄膜，而且薄膜的微观结构更易控制；而不至于像共溅射薄膜中，溅射粒子在重新组合的过程中会受到更多因素的干扰。
真空溅射沉积过程中，电源可以选取射频(RF)溅射、直流(DC)溅射或交流(AC)溅射，优选工业中常用的交流溅射。
溅射沉积过程中，溅射气压为0.1Pa-10Pa可选，优选为0.2Pa-0.7Pa。
溅射气压太低时，无法维持稳定的辉光溅射；溅射气压太高时，溅射粒子在向基板沉积的过程中受到的散射明显增加，能量损耗增加，到达基板后动能降低，形成的薄膜缺陷增加，从而严重影响器件的性能。
溅射沉积过程中，氧分压为0-1Pa可选，优选为0.001-0.5Pa，更优选为0.01-0.1Pa。氧体积占比优选为0.1-0.5，更优选为0.2-0.3。
通常而言，溅射制备氧化物半导体的过程中，氧分压对薄膜的载流子浓度有着直接的影响，而且会引入一些氧空位相关的缺陷。过低的氧含量，可能会造成薄膜中氧严重失配，载流子浓度增加；而过高的氧空位会引起较多的弱结合键，降低器件的可靠性。
溅射沉积过程中，衬底温度优选为室温至300℃，更优选为200-300℃。
有源层薄膜沉积的过程中，一定的衬底温度可以有效改善溅射粒子到达基板后的结合方式，降低弱结合键的存在几率，提升器件的稳定性。当然，这一效果亦可以通过后续的退火处理等工艺来实现同样的功效。
有源层的厚度为2-100nm可选，优选为5-50nm，更优选为20-40nm。
本发明中的源漏电极材料没有特别限定，在不影响实现各种所需结构器件的前提下其可在本领域公知的材料中任意选取。如：透明导电氧化物(ITO、AZO、GZO、IZO、ITZO、FTO等)、石墨烯、金属(Mo、Al、Cu、Ag、Ti、Au、Ta、Cr、Ni等)及其合金、以及金属和氧化物(ITO/Ag/ITO、IZO/Ag/IZO等)、金属和金属叠设(Mo/Al/Mo、Ti/Al/Ti等)形成的复合导电薄膜。
源漏电极薄膜的制备方法可以是溅射法、热蒸发和其他的沉积方式，优选溅射沉积方式，因为该方式制备的薄膜和基板的粘附性好、均匀性优异、可以大面积制备。
这里，需要特别说明的是，在制备背沟道刻蚀型结构的器件中，源漏电极和有源层需要有合适的刻蚀选择比，否则无法实现器件的制备。
需要特别指出的是，本发明的复合金属氧化物半导体对铝酸等强酸具有良好的抗刻蚀特性，因此在背沟道刻蚀型器件制备中源漏电极刻蚀可选择铝酸基的强酸刻蚀液，所刻蚀的源漏电极形貌完好、无刻蚀残留，器件性能优异，稳定性好。
另外，本发明实施例中的干法刻蚀是基于工业界常规的刻蚀气体(如氯基气体，氟基气体等)，其对本发明的氧化物半导体层影响甚微，所制备的器件性能优异，稳定性好。
本发明中的钝化层材料没有特别限定，其可在本领域公知的材料中任意选取。如：氧化硅、氮化硅、氧化铝、氧化钽、氧化铪、氧化钇、以及高分子有机膜层等。
需要指出的是，这些绝缘薄膜的组分可以与理论上的化学计量比不一致。另外，栅绝缘层可以是多种绝缘膜叠设而成，一方面形成更好的绝缘特性，另一方面可以改善有源层和钝化层的界面特性。而且，该钝化层的制备方式多样，可以是物理气相沉积、化学气相沉积、原子层沉积、激光沉积或溶液法等方式制备。
下面，进一步对本发明实施的薄膜晶体管制备过程中的处理工艺进行说明。
相对而言，溅射制备的薄膜由于有高能等离子体的参与，所沉积薄膜的速率一般也较快；薄膜在沉积过程中没有足够的时间执行弛豫过程，这会造成一定比例的错位和应力残留于薄膜中。这需要后期的加热退火处理，而继续达到所需的相对稳态，改善薄膜的性能。
在本发明的实施中，退火处理大都设置在有源层沉积后，以及钝化层沉积后。一方面在有源层沉积后进行退火处理，可以有效改善有源层中的原位缺陷，提高有源层抵抗后续工艺中可能的损伤的能力。另一方面，在后续的钝化层沉积过程中，由于等离子体的参与和活性基团的改性作用，这可能需要一个“激活”的过程，进一步消除界面态和一些施主掺杂等效应。
另外，在本发明的实施中，处理的方式可以不仅仅是加热处理，可以包括等离子体处理界面(如栅绝缘层/半导体界面，有源层/钝化层界面等)。
通过上述的处理工艺可以有效改善器件的性能，提高器件的稳定性。
对于实施例9和10的薄膜晶体管，可以为仅包括基板、栅极、栅绝缘层、有源层、刻蚀阻挡层、源极和漏极、钝化层的封闭结构，也可以进一步包括平坦层、反射电极、像素定义层等，还可以与其它器件集成等。
对于实施例11的薄膜晶体管，可以为仅包括基板、栅极、栅绝缘层、有源层、源极和漏极、钝化层的封闭结构，也可以进一步包括平坦层、反射电极、像素定义层等，还可以与其它器件集成等。
对于实施例12的薄膜晶体管，可以为仅包括基板、有源层、栅绝缘层、栅极、间隔层、源极和漏极的封闭结构，也可以进一步包括钝化层、以及像素定义层等，还可以与其它器件集成等。
性能检测与效果测试
1、光响应特征表征
采用商用白色LED光源，以5000nits的光照强度，照射实施例9-12的薄膜晶体管器件的有源层，通过评估光照和无光照条件下器件的转移特性，提取器件开启电压的变化情况来评估其强弱；其中，器件开启电压定义为源漏电极两端电流为10-9A时所对应的栅极电压。光响应特征用光照和无光照条件下器件开启电压变化幅度△Von表示，值大表明其光生电流特性强，反之则弱。
2、负偏压光照稳定性表征
采用商用白色LED光源，以5000nits的光照强度，照射实施例9-12的薄膜晶体管器件的有源层04，同时在器件的栅极加上-30V的电压，源漏电极两端加0V偏压；通过间隔一段时间后测试器件的转移特性曲线可以得到器件在光照射下的负向偏压稳定性特性。器件特性变化幅度大表明其稳定性差，反之则优。
3、光致发光光谱和寿命测试
从原理上讲，光照射到样品上，被样品吸收，产生光激发过程。光激发导致电子跃迁到较高的激发态，然后在驰豫过程后释放能量，电子回到较低的能级。该过程中的光辐射或者发光就称为光致发光，即PL。采用商用的PL测试系统对本发明中未掺杂和掺杂的薄膜样品进行PL表征，探索光照后薄膜中光生载流子的输运情况。另外，通过对其寿命进行测试表征，进一步评估其复合机制。
实施例9的薄膜晶体管组器件1-7的具体参数和器件性能如下表所示，另外当y＝0.10时器件的光生电流特性和负偏压光照稳定性如图4(a)和4(b)所示。
表1
Figure BDA0002209158900000201
实施例10的薄膜晶体管组器件1-7的具体参数和器件性能如下表所示，另外当y＝0.10时器件的光生电流特性和负偏压光照稳定性如图5(a)和5(b)所示。
表2
Figure BDA0002209158900000202
实施例11的薄膜晶体管组器件1-3的具体参数和器件性能如下表所示，另外当y＝0.10时器件的光生电流特性和负偏压光照稳定性如图6(a)和6(b)所示。
表3
Figure BDA0002209158900000211
实施例12的薄膜晶体管组器件1-7的具体参数和器件性能如下表所示，另外当y＝0.10时器件的光生电流特性和负偏压光照稳定性如图7(a)和7(b)所示。
表4
由表1-4可知，稀土氧化物的掺入对器件性能有非常明显的影响，未掺入稀土氧化物的器件(对应y＝0)具有相对较高的迁移率，较小的亚阈值摆幅和较负的阈值电压，但是其光生电流特性非常强，即在有光照射条件下器件特性发生非常明显的变化，表现在阈值电压负向漂移，亚阈值摆幅退化严重。但是，在掺入一定量的氧化镱或氧化镨后器件的光生电流特性得到了明显的抑制。当然，随着镱或镨含量的增加，器件的迁移率等特性也进一步退化，△Von减小，光生电流特性进一步改善。当过量的镱或镱掺入后，器件的迁移率明显退化，虽然器件的光生电流特性极弱，但是这极大地限制了其应用的领域。因此，在实际应用中需要权衡二者的关系，选择适当的掺入量。
从表1-4中可知，稀土氧化物掺入金属氧化物半导体的摩尔比，即y值，与阈值电压呈、亚阈值摆幅、稳定性呈正相关，与迁移率、电流开关比、光生电流特征呈负相关；
根据图4-7可知，在掺入一定量的稀土氧化镨或氧化镱后，使镨或镱的掺杂摩尔比为0.10∶1，器件的光生电流特性和负偏压光照稳定性都非常优异，极大地提升了其在实际应用中的潜力。
图8为对本发明中实施例7中的未掺杂(y＝0)和掺杂(y＝0.1)镨的氧化铟锡锌薄膜进行PL光谱和寿命测试的表征结果。由图8(a)可知，未掺杂样品的发射光谱强度较弱，掺杂镨后强度整体进一步降低。由图8(b)可知，根据其寿命测试结果表明，载流子寿命未有明显变化，都为几个纳秒。以上可推测出薄膜中载流子的驰豫过程主要为非辐射跃迁的复合过程，也即薄膜中存在光生载流子快速复合中心。
从综合性能来考虑，从表1可知，氧化镱掺入氧化铟锡半导体薄膜形成的有源层中，当y为0.02-0.40时，器件的综合性能较佳，更优地，当y为0.02-0.20时，器件的综合性能更佳，当y为0.10-0.20时，器件的综合性能最佳；即当掺杂比在0.10-0.20时，在光照条件下，器件的阈值电压几乎不发生变化，表面优异的光照稳定性。
由表2可知，氧化镱掺杂氧化铟锡锌半导体薄膜形成的有源层中，当y为0.02-0.40时，器件的综合性能较佳，更优地，当y为0.02-0.20时，器件的综合性能更佳，当y为0.10-0.20时，器件的综合性能最佳；
由表3可知，氧化镨掺杂氧化铟锡锌半导体薄膜形成的有源层中，当y为0.02-0.40时，器件的综合性能较佳，当y为0.02-0.20时，器件的综合性能更佳，当y为0.10-0.20时，器件的综合性能最佳；需要说明是，随着氧化镨的掺入，器件的亚阈值摆幅有较明显的增加，表现为器件转移曲线的亚阈值区域有“变缓”的趋势；特别是在低载流子的基体材料中表现得更为明显。表明在有源层材料的导带底附近有新的“陷阱”产生，结合材料的相关测试表征表明，其对光生载流子的“湮灭”作用是该材料光生特性改善的主要原因。
由表4可知，氧化镨掺杂氧化铟锡锌半导体薄膜形成的有源层中，当y为0.02-0.40时，器件的综合性能较佳，当y为0.02-0.20时，器件的综合性能更佳，当y为0.10-0.20时，器件的综合性能最佳。
总的来说，本发明中，稀土氧化物掺杂入氧化铟锡或氧化铟锡锌中的摩尔比优选为0.02-0.40，更优选的为0.02-0.20，最优选的为0.10-0.20。在最优选的状态下，器件的阈值电压低于2V，亚阈值摆幅低于0.40V/decade，电流开关比在107至109数量级之间，光生电流特征弱，稳定性优异。
实施例9-12得到的薄膜晶体管可以应用于显示面板，该薄膜晶体管用于驱动显示面板中的显示单元。或是应用于探测器，该薄膜晶体管用于驱动探测器的探测单元。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (10)

1.掺杂型金属氧化物半导体，其特征在于，该掺杂型金属氧化物半导体为掺杂有稀土氧化物的氧化铟锡或氧化铟锡锌；
所述稀土氧化物为氧化镨和/或氧化镱；镨和/或镱与氧化铟锡或氧化铟锡锌的掺杂摩尔比为0.002-0.4:1；
所述掺杂型金属氧化物半导体存在光生载流子快速复合中心。
2.如权利要求1所述的掺杂型金属氧化物半导体，其特征在于，所述氧化铟锡中，In和Sn的摩尔比为2-5:1。
3.如权利要求1所述的掺杂型金属氧化物半导体，其特征在于，所述氧化铟锡锌中，In、Sn、Zn三种金属元素的原子比例关系如下：0.2≤In/(In+Sn+Zn)≤0.8，0.2≤Sn/(In+Sn+Zn)≤0.4，0≤Zn/(In+Sn+Zn)≤0.5。
4.如权利要求1所述的掺杂型金属氧化物半导体，其特征在于，镨和/或镱与氧化铟锡或氧化铟锡锌的掺杂摩尔比为0.02-0.40:1。
5.薄膜晶体管，其特征在于，包括有源层，所述有源层由如权利要求1-4任一项所述的掺杂型金属氧化物半导体经物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺、激光沉积工艺或者溶液法制备而成；
所述薄膜晶体管在光照和非光照条件下开启电压变化△Von量小于2V。
6.如权利要求5所述的薄膜晶体管，其特征在于，所述有源层经磁控溅射工艺制备而成，溅射气压为0.1-0.6Pa，溅射氛围中氧气体积占比为10-50％，衬底温度为室温至300℃。
7.如权利要求5所述的薄膜晶体管，其特征在于，还包括基板、栅极、栅绝缘层、源漏极和钝化层，所述薄膜晶体管采用刻蚀阻挡型结构或自对准型结构。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述钝化层为氧化硅薄膜，或氮化硅和氧化硅组成的叠层结构。
9.如权利要求5所述的薄膜晶体管，其特征在于，还包括基板、栅极、栅绝缘层、源漏极和钝化层，所述薄膜晶体管采用背沟道刻蚀型结构，采用铝酸基刻蚀液。
10.如权利要求5-9任一项所述的薄膜晶体管在显示面板或探测器中的应用。
CN201910896373.4A 2019-09-18 2019-09-18 掺杂型金属氧化物半导体及薄膜晶体管与应用 Pending CN110797395A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910896373.4A CN110797395A (zh) 2019-09-18 2019-09-18 掺杂型金属氧化物半导体及薄膜晶体管与应用
US16/678,116 US11894467B2 (en) 2019-09-18 2019-11-08 Doped metal oxide semiconductor and thin-film transistor made therefrom and its application
JP2021543119A JP7424658B2 (ja) 2019-09-18 2020-09-08 ドーピングされた金属酸化物半導体および薄膜トランジスタとその応用
PCT/CN2020/114043 WO2021052218A1 (zh) 2019-09-18 2020-09-08 掺杂型金属氧化物半导体及薄膜晶体管与应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910896373.4A CN110797395A (zh) 2019-09-18 2019-09-18 掺杂型金属氧化物半导体及薄膜晶体管与应用

Publications (1)

Publication Number Publication Date
CN110797395A true CN110797395A (zh) 2020-02-14

Family

ID=69439654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910896373.4A Pending CN110797395A (zh) 2019-09-18 2019-09-18 掺杂型金属氧化物半导体及薄膜晶体管与应用

Country Status (4)

Country Link
US (1) US11894467B2 (zh)
JP (1) JP7424658B2 (zh)
CN (1) CN110797395A (zh)
WO (1) WO2021052218A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289863A (zh) * 2020-09-25 2021-01-29 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
WO2021052218A1 (zh) * 2019-09-18 2021-03-25 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
CN112582466A (zh) * 2020-11-20 2021-03-30 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板
CN113066599A (zh) * 2021-02-03 2021-07-02 华南理工大学 一种金属氧化物透明导电薄膜及其应用
CN114032517A (zh) * 2021-10-22 2022-02-11 芜湖映日科技股份有限公司 稀土离子掺杂ito靶材的制备方法
CN115881826A (zh) * 2022-11-11 2023-03-31 中山大学 一种光电子弛豫型薄膜晶体管
CN116288181A (zh) * 2022-09-09 2023-06-23 长沙壹纳光电材料有限公司 一种镧系金属掺杂izo靶材及其制备方法与应用
CN116813310A (zh) * 2023-06-01 2023-09-29 先导薄膜材料（广东）有限公司 一种稀土元素掺杂氧化铟锡镓靶材及其制备方法
CN119730345A (zh) * 2024-12-20 2025-03-28 华南理工大学 一种金属氧化物半导体薄膜和薄膜晶体管

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法
KR102741597B1 (ko) * 2024-07-10 2024-12-16 한국세라믹기술원 산화물 반도체 및 이를 포함하는 반도체 소자
CN119133336A (zh) * 2024-08-05 2024-12-13 湖南蓝芯微电子科技有限公司 提升防电极迁移能力的芯片制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200500484A (en) * 2003-04-24 2005-01-01 Tosoh Corp Transparent conductive film and sputtering target
CN101268211A (zh) * 2005-09-20 2008-09-17 出光兴产株式会社 溅射靶、透明导电膜及透明电极
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US20120168748A1 (en) * 2007-03-23 2012-07-05 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
US20140042437A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103928082A (zh) * 2014-04-28 2014-07-16 南昌欧菲光科技有限公司 一种导电膜及其制备方法
CN104951165A (zh) * 2015-07-10 2015-09-30 张家港康得新光电材料有限公司 透明导电膜与包含其的电容式触摸屏
CN105742340A (zh) * 2014-12-31 2016-07-06 三星显示有限公司 薄膜晶体管及包括其的有机发光显示装置及液晶显示装置
CN106489209A (zh) * 2014-09-02 2017-03-08 株式会社神户制钢所 薄膜晶体管
CN106571174A (zh) * 2016-11-09 2017-04-19 宜昌南玻显示器件有限公司 透明导电薄膜的制备方法及透明导电薄膜
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
WO2018155301A1 (ja) * 2017-02-22 2018-08-30 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1869277B (zh) * 2002-08-02 2010-09-29 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
WO2004070812A1 (ja) * 2003-02-05 2004-08-19 Idemitsu Kosan Co.,Ltd. 半透過半反射型電極基板の製造方法、及び反射型電極基板並びにその製造方法、及びその反射型電極基板の製造方法に用いるエッチング組成物
TWI370449B (en) * 2003-07-25 2012-08-11 Panasonic Corp Information recording medium and method for producing the same
ATE440072T1 (de) * 2005-11-12 2009-09-15 Evonik Degussa Gmbh Verfahren zur herstellung dotierter metalloxidpartikel
US8038911B2 (en) * 2006-08-10 2011-10-18 Idemitsu Kosan Co., Ltd. Lanthanoid-containing oxide target
CN102593161B (zh) * 2007-03-20 2014-11-05 出光兴产株式会社 半导体器件
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5213135B2 (ja) * 2007-05-16 2013-06-19 独立行政法人産業技術総合研究所 圧電セラミックス及びこれを用いた圧電・誘電・焦電素子
KR20090063946A (ko) * 2007-12-14 2009-06-18 삼성코닝정밀유리 주식회사 산화인듐주석 타겟 및 이를 이용한 투명 도전막의 제조방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101969253B1 (ko) * 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI547468B (zh) * 2010-07-26 2016-09-01 Nissan Chemical Ind Ltd An amorphous metal oxide semiconductor layer forming precursor composition, an amorphous metal oxide semiconductor layer, a method for manufacturing the same, and a semiconductor device
KR20200052993A (ko) * 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9630127B2 (en) * 2011-07-19 2017-04-25 Hayward Industries, Inc. Filter vessel assembly and related methods of use
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI425532B (zh) * 2011-11-29 2014-02-01 Leader Well Technology Co Ltd 一種使氧化鋅變阻器同時提高電位梯度及非線性係數的製法
JP6147992B2 (ja) * 2011-11-30 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101375846B1 (ko) * 2012-04-10 2014-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
KR101438039B1 (ko) * 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
DE112013003041T5 (de) * 2012-06-29 2015-03-12 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
EP2738815B1 (en) * 2012-11-30 2016-02-10 Samsung Electronics Co., Ltd Semiconductor materials, transistors including the same, and electronic devices including transistors
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
WO2015199122A1 (ja) * 2014-06-26 2015-12-30 住友金属鉱山株式会社 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
KR102589754B1 (ko) * 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
KR102470714B1 (ko) 2017-08-01 2022-11-25 이데미쓰 고산 가부시키가이샤 스퍼터링 타깃, 산화물 반도체 박막, 박막 트랜지스터 및 전자 기기
US10886033B2 (en) * 2017-09-28 2021-01-05 Regents Of The University Of Minnesota Conductive films
JP6869157B2 (ja) 2017-09-29 2021-05-12 出光興産株式会社 酸化物焼結体、スパッタリングターゲット、非晶質酸化物半導体薄膜、および薄膜トランジスタ
KR102669149B1 (ko) * 2019-01-10 2024-05-24 삼성전자주식회사 반도체 장치
CN110008936A (zh) * 2019-04-19 2019-07-12 广州新视界光电科技有限公司 一种指纹识别模组和指纹识别设备
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200500484A (en) * 2003-04-24 2005-01-01 Tosoh Corp Transparent conductive film and sputtering target
CN101268211A (zh) * 2005-09-20 2008-09-17 出光兴产株式会社 溅射靶、透明导电膜及透明电极
US20120168748A1 (en) * 2007-03-23 2012-07-05 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US20140042437A1 (en) * 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103928082A (zh) * 2014-04-28 2014-07-16 南昌欧菲光科技有限公司 一种导电膜及其制备方法
CN106489209A (zh) * 2014-09-02 2017-03-08 株式会社神户制钢所 薄膜晶体管
CN105742340A (zh) * 2014-12-31 2016-07-06 三星显示有限公司 薄膜晶体管及包括其的有机发光显示装置及液晶显示装置
CN104951165A (zh) * 2015-07-10 2015-09-30 张家港康得新光电材料有限公司 透明导电膜与包含其的电容式触摸屏
CN106571174A (zh) * 2016-11-09 2017-04-19 宜昌南玻显示器件有限公司 透明导电薄膜的制备方法及透明导电薄膜
WO2018155301A1 (ja) * 2017-02-22 2018-08-30 出光興産株式会社 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
CN107146816A (zh) * 2017-04-10 2017-09-08 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
CN108987470A (zh) * 2018-07-16 2018-12-11 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
刘永智，杨开愚 等: "《液晶显示技术》", 31 December 2000 *
曹国华，张宝庆 等: "《有机电致发光器件及载流子输运特性》", 30 November 2018 *
王君容，薛召南等: "《光电子器件》", 30 June 1982 *
郑有炓 等: "《中国战略新兴产业 新材料 第三代半导体材料》", 31 December 2017, 中国铁道出版社 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021052218A1 (zh) * 2019-09-18 2021-03-25 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
WO2022062454A1 (zh) * 2020-09-25 2022-03-31 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN112289863A (zh) * 2020-09-25 2021-01-29 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN112289863B (zh) * 2020-09-25 2024-07-19 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN112582466A (zh) * 2020-11-20 2021-03-30 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
WO2022105174A1 (zh) * 2020-11-20 2022-05-27 华南理工大学 一种金属氧化物半导体及薄膜晶体管与应用
CN112713196A (zh) * 2020-12-11 2021-04-27 广州国显科技有限公司 一种薄膜晶体管及其制备方法和阵列基板
CN113066599A (zh) * 2021-02-03 2021-07-02 华南理工大学 一种金属氧化物透明导电薄膜及其应用
CN114032517A (zh) * 2021-10-22 2022-02-11 芜湖映日科技股份有限公司 稀土离子掺杂ito靶材的制备方法
CN116288181A (zh) * 2022-09-09 2023-06-23 长沙壹纳光电材料有限公司 一种镧系金属掺杂izo靶材及其制备方法与应用
CN115881826A (zh) * 2022-11-11 2023-03-31 中山大学 一种光电子弛豫型薄膜晶体管
CN116813310A (zh) * 2023-06-01 2023-09-29 先导薄膜材料（广东）有限公司 一种稀土元素掺杂氧化铟锡镓靶材及其制备方法
CN116813310B (zh) * 2023-06-01 2024-06-07 先导薄膜材料（广东）有限公司 一种稀土元素掺杂氧化铟锡镓靶材及其制备方法
CN119730345A (zh) * 2024-12-20 2025-03-28 华南理工大学 一种金属氧化物半导体薄膜和薄膜晶体管

Also Published As

Publication number Publication date
JP2022518521A (ja) 2022-03-15
JP7424658B2 (ja) 2024-01-30
WO2021052218A1 (zh) 2021-03-25
US11894467B2 (en) 2024-02-06
US20210083124A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
JP7424659B2 (ja) 複合金属酸化物半導体および薄膜トランジスタとその応用
CN110797395A (zh) 掺杂型金属氧化物半导体及薄膜晶体管与应用
US11677031B2 (en) Oxide semiconductor thin-film and thin-film transistor consisted thereof
TWI453915B (zh) Thin film transistor
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP6296463B2 (ja) 薄膜トランジスタおよびその製造方法
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
WO2022105174A1 (zh) 一种金属氧化物半导体及薄膜晶体管与应用
CN102082170B (zh) 非晶态氧化物半导体材料、场效应晶体管和显示装置
WO2022062454A1 (zh) 一种金属氧化物半导体及薄膜晶体管与应用
TW201234593A (en) Semiconductor device
US20220059661A1 (en) Oxide semiconductor material, thin film transistor and preparation method therefor, and display panel
CN114481054B (zh) 氧化物半导体靶材、薄膜、薄膜晶体管及提高其稳定性的方法
US11545581B2 (en) Metal oxide (MO) semiconductor and thin-film transistor and application thereof
US11545580B2 (en) Metal oxide (MO semiconductor and thin-film transistor and application thereof
CN113348562B (zh) 氧化物半导体薄膜、薄膜晶体管及溅射靶
CN109638082B (zh) 薄膜晶体管以及制备方法
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
US20230094925A1 (en) Rare-Earth Doped Semiconductor Material, Thin-Film Transistor, and Application
Watanabe et al. P. 142L: Late‐News Poster: Electron Injecting Material for OLEDs driven by Oxide TFTs: Amorphous C12A7 Electride
CN104037234A (zh) 一种氢钝化氧化锌基薄膜晶体管及其制备方法
JP2015144154A (ja) 薄膜トランジスタおよびその製造方法
CN118969823A (zh) 一种金属氧化物半导体及其制备方法和应用
Liu et al. Exposure Light Wavelength Effects on Charge Trapping and Detrapping of nc-MoOx Embedded ZrHfO High-k Stack

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20200214

Assignee: Shenzhen Yonghang Technology Co.,Ltd.

Assignor: SOUTH CHINA University OF TECHNOLOGY

Contract record no.: X2021980006808

Denomination of invention: Doped metal oxide semiconductors and thin film transistors and their applications

License type: Exclusive License

Record date: 20210726

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230418

Address after: Unit 604, Building 4, Unit 2, Zone 58, Science Park, No. 2 Qingwu Road, Science Park Community, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, 518057

Applicant after: Shenzhen Yonghang Technology Co.,Ltd.

Address before: 510640 No. five, 381 mountain road, Guangzhou, Guangdong, Tianhe District

Applicant before: SOUTH CHINA University OF TECHNOLOGY

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200214